JP4123957B2 - 電圧依存性抵抗器 - Google Patents
電圧依存性抵抗器 Download PDFInfo
- Publication number
- JP4123957B2 JP4123957B2 JP2003032637A JP2003032637A JP4123957B2 JP 4123957 B2 JP4123957 B2 JP 4123957B2 JP 2003032637 A JP2003032637 A JP 2003032637A JP 2003032637 A JP2003032637 A JP 2003032637A JP 4123957 B2 JP4123957 B2 JP 4123957B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- voltage
- metal oxide
- zno
- oxide compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧依存性抵抗器に関し、詳しくは、特性安定性、耐熱性、耐サージ特性に優れた電圧依存性抵抗器に関する。
【０００２】
【従来の技術】
電圧依存性抵抗器の一つに、セラミックスの粒界障壁を利用した積層型バリスタがある（例えば、特許文献１参照）。
この積層型バリスタは、ＺｎＯを主成分とし、Ｂｉを添加した半導体セラミックス層と内部電極層とを交互に積層して一体焼結し、この焼結体の両端面に外部電極を形成するとともに、該外部電極に上記内部電極の一端面を交互に電気的に接続して構成されている。
【０００３】
また、電圧依存性抵抗器の別の一つに、セラミックスの電位障壁を利用した接合型電圧依存性抵抗器がある（例えば、特許文献２参照）。
この接合型電圧依存性抵抗器は、図４に示すように、基板５１上に配設された電極５２上に、ＺｎＯを主成分とし、層形成時に結晶化されたＺｎＯ層５３と、ＺｎＯ層５３上に、該ＺｎＯ層５３と電位障壁５５を形成する、層形成時に結晶化された金属酸化物層５４とを、一層以上互いに接合するように交互に形成するとともに、導電経路が接合面を通過するように電極５６を設けたＺｎＯバリスタである。
【０００４】
このＺｎＯバリスタは、金属酸化物層５４が層形成時に結晶化されており、電位障壁５５が確実に形成されるため、非直線性が改善されるとともに、熱的安定性が向上するという特徴を有しており、さらに、金属酸化物層５４を形成した後の熱処理が不要であることから、ＺｎＯ層５３や金属酸化物層５４にクラックが発生することを防止できるという特徴を有している。
【０００５】
【特許文献１】
特開平５−２２６１１６号公報
【特許文献２】
特開平１−２００６０４号公報
【０００６】
【発明が解決しようとする課題】
ところで、特許文献１のＺｎＯバリスタは、Ｂｉを添加することによって結晶粒界に生じる電位障壁を利用して、粒界でバリスタ特性を取得する電圧依存性抵抗器である。このため、酸素などの粒界への吸着濃度や粒成長による結晶粒径の変動などによって、バリスタ特性を生じる電位障壁の数やバリスタ電圧が変動し、目標とするバリスタ特性を精度よく実現することが困難であるという問題点がある。
【０００７】
また、特許文献２のような接合型電圧依存性抵抗器におけるＺｎＯ層、及び金属酸化物層はいずれもスパッタリングにおいて形成される薄膜層からなる。このような薄膜層を形成するためには、高度にクリーンな雰囲気や高真空などが必要であり、かつ半導体であるＺｎＯの欠陥制御も非常に困難である。また、一体焼成されていないため、得られた接合型電圧依存性抵抗器に電圧を流した場合、接合面において互いに拡散してしまうという問題が生じる。さらに、薄膜であるため、薄膜を形成する基板との熱膨張差によりクラックを発生しやすい。その結果、十分なエネルギーに耐えられず、満足なサージ耐量を得ることができなくなるという問題がある。
【０００８】
本発明は、上記問題点を解決するものであり、結晶粒径の変動による特性のばらつきをなくし、電圧及び熱に強く、小型で、所望の特性を備えた信頼性の高い接合型の電圧依存性抵抗器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、発明者は種々の実験、検討を行い、ＺｎＯを主成分とする半導体セラミック層と、Ｓｒ及びＢａのうちの少なくとも一方と、Ｍｎ及びＣｏのうちの少なくとも一方と、希土類元素のうちの少なくとも一種とを含む金属酸化化合物層として両者を接合させることにより、接合部において電位障壁を形成することが可能で、所望の電圧非直線抵抗特性を生じさせることができることを知り、さらに実験、検討を行って、本発明を完成するに至った。
【００１０】
すなわち、本発明（請求項１）の電圧依存性抵抗器は、
ＺｎＯを主成分とする半導体セラミックと、下記の一般式(１)で表される金属酸化化合物半導体とが面によって接合され、かつ、前記半導体セラミックと前記金属酸化化合物半導体との接合面を１以上有する接合構造体と、前記半導体セラミックと前記金属酸化化合物半導体との接合面を導電経路が通過するように、前記接合構造体の所定の位置に配設された電極とを具備し、
前記半導体セラミックと、前記金属酸化化合物半導体の接合部で電圧非直線抵抗を生じる電圧依存性抵抗器であって、
前記半導体セラミックと、前記金属酸化化合物半導体とを、未焼結の状態で接合させ、一体に焼結させることにより形成されたものであること
を特徴としている。
Ｍ1-xＡxＢＯ3 …… ( １ )
ただし、Ｍ：希土類元素
Ａ：Ｓｒ及びＢａのうち少なくとも一方
Ｂ：Ｍｎ及びＣｏのうち少なくとも一方
ｘ≦０．４
【００１１】
ＺｎＯを主成分とする半導体セラミックと、上記一般式(１)で表される金属酸化化合物半導体とが面によって接合され、かつ、半導体セラミックと金属酸化化合物半導体との接合面を１以上有する構造とすることにより、ＺｎＯを主成分とする半導体セラミック（ｎ型半導体層）と、金属酸化化合物半導体（ｐ型もしくはＭ型半導体層）の接合部（ｐ−ｎ接合部、もしくはＭ−ｎ接合部）で良好な電圧非直線抵抗を生じさせることが可能になり、電圧非直線性が高く、低抵抗かつ特性の安定した電圧依存性抵抗器（例えば、ダイオードやダイオード型バリスタ）を提供することが可能になる。
【００１２】
なお、本発明の電圧依存性抵抗器は、本質的に粒界に電位障壁が形成されるものではなく、ｐ−ｎ接合による電位障壁を利用したものであることから、ＺｎＯを主成分とする半導体セラミックの抵抗が低いこと（すなわち、ＺｎＯを主成分とする半導体セラミックがあくまでも半導体として機能するものであること）が必要になる。
具体的には、本発明の電圧依存性抵抗器は、半導体セラミックと金属酸化化合物半導体との接合面における電位障壁を利用したものであり、結晶粒界の電位障壁を利用するものではない。
また、本発明の電圧依存性抵抗器においては、内部電極を特に必要としないが、内部電極を備えた構成とすることも可能である。ただし、内部電極としては半導体セラミック、もしくは金属酸化化合物半導体の各層に対して良好なオーミック接触が得られるものを用いる必要がある。例えば、内部電極としてＰｔあるいはＰｄを用いる場合は、内部電極は金属酸化化合物半導体側に形成される必要がある。これは、内部電極を良好なオーミック接触が得られない側に形成すると、余分な電位障壁が形成されてしまうことによる。
また、本発明において、接合面を導電経路が通過するように接合構造体の所定の位置に配設される電極として、例えば一対の電極を配設する場合においては、半導体セラミック層と金属酸化化合物半導体層を接合させた接合構造体の同一層（すなわち、同じ１つの半導体セラミック層か、同じ１つの金属酸化化合物半導体層）に一対の電極の両方を配設するのでなければいずれの層に配設してもよく、同一種類の異なる層に一対の電極を配設することも可能である。
【００１３】
また、金属酸化化合物半導体として、一般式：Ｍ1-xＡxＢＯ3で表されるものであって、Ｍが希土類元素、ＡがＳｒ及びＢａのうち少なくとも一方、ＢがＭｎ及びＣｏのうち少なくとも一方で、ｘが０．４以下であるような金属酸化化合物半導体を用いているので、さらに確実に、所望の特性を備えた電圧依存性抵抗器を提供することが可能になる。
なお、本発明の電圧依存性抵抗器において用いることが好ましい金属酸化化合物半導体としては、例えば、Ｌａ1-xＳｒxＭｎＯ3を挙げることができる。Ｓｒを含有することによって、低抵抗になるため、高電流域の非直線性を向上させることができる。
また、Ｍ1-xＡxＢＯ3中のｘの値は、金属酸化化合物半導体層の抵抗を低くするとともに、電圧抑制能力を向上させてサージなどの過渡電圧に対する耐性を向上させる見地から、０．４以下とすることが望ましい。ｘの値が０．４を超える場合、ＺｎＯとの一体焼結が困難になり、ＺｎＯと金属酸化化合物半導体の十分な接合性を得ることが困難になる。
【００１４】
また、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを未焼結の状態で接合し、一体に焼結して接合構造体を形成するようにしているので、特性のばらつきのない信頼性の高い電圧依存性抵抗器（ダイオード又はバリスタ）を形成することが可能になる。
なお、積層型の電圧依存性抵抗器である場合に、一体に焼結されることにより、確実に一体化された信頼性の高い電圧依存性抵抗器を得ることが可能になり、特に有意義である。
また、本発明の電圧依存性抵抗器は一体焼結して形成されるため、得られた電圧依存性抵抗器に電力や熱を加えた場合にも、接合面において各材料が互いに拡散することがないため、安定した特性を得ることが可能になる。
【００１５】
また、請求項２の電圧依存性抵抗器は、前記ＺｎＯを主成分とする半導体セラミックに３価の半導体化剤が添加されていることを特徴としている。
【００１６】
ｎ型半導体層となるＺｎＯを主成分とする半導体セラミックに３価の半導体化剤を添加した場合、３価の半導体化剤がＺｎＯに対してドナーとして働くため、直列成分となる半導体セラミックの抵抗を下げることが可能になり、電圧非直線性をより高くすることが可能になる。
なお、３価の半導体化剤の添加量は１００ppm以下とすることが好ましい。これは、３価の半導体化剤の添加量が１００ppmを超えると絶縁抵抗が低下するため好ましくないことによる。
【００１７】
また、請求項３の電圧依存性抵抗器は、前記接合構造体が、前記ＺｎＯを主成分とする半導体セラミックと前記金属酸化化合物半導体とを複数積み重ねた積層構造を有していることを特徴としている。
【００１８】
ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを複数積み重ねて積層構造とすることにより、特性の制御幅を大きくして、設計の自由度を向上させることが可能になる。
なお、ＺｎＯを主成分とする半導体セラミック（ＺｎＯ半導体セラミック）と金属酸化化合物半導体とを複数積み重ねる態様としては、
(ａ)単数枚のＺｎＯ半導体セラミックと、単数枚の金属酸化化合物半導体を交互に積み重ねる態様、
(ｂ)複数枚のＺｎＯ半導体セラミックを重ねたＺｎＯ半導体セラミックブロックと、複数枚の金属酸化化合物半導体を重ねた金属酸化化合物半導体ブロックを交互に積み重ねる態様、
(ｃ)上記(ａ)と(ｂ)を組み合わせた態様
などが例示されるが、積層数や積層態様など、具体的な積層構造については特別の制約はない。
【００１９】
また、請求項４の電圧依存性抵抗器は、前記接合構造体の表面の前記電極が形成されていない領域には絶縁層が形成されていることを特徴としている。
【００２０】
接合構造体の表面の、電極が形成されていない領域に絶縁層を形成することにより、耐電圧性、耐候性や耐環境性を向上させることが可能になり、製品の信頼性をさらに向上させることが可能になる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００２２】
(１)Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｇｄ、Ｄｙ、Ｅｒの酸化物と、Ｓｒ、Ｂａの炭酸塩と、Ｍｎ、Ｃｏの酸化物を、それぞれ表１に示すような組成となるように秤量して、ボールミルで湿式混合し、蒸発乾燥させた後、１０００℃で熱処理して、仮反応させ、Ｍ1-XＡxＢＯ3化合物を得た。
なお、ここで仮焼を行うようにしているのは、ＭｎもしくはＣｏをその他の金属酸化化合物半導体の材料と十分に熱反応させることにより、半導体セラミックと金属酸化化合物半導体とを一体焼成する際のＭｎもしくはＣｏの拡散を抑制することが可能になることによる、なお、ＣｏよりもＭｎの方がＺｎＯへの拡散が小さく、一体焼結しやすい。
それから、上述のようにして得た反応物をボールミルにて１μm以下まで粉砕して、金属酸化化合物半導体原料を調製した。
なお、表１において、Run.No.に＊を付したＭは、ＳｒＣＯ3の割合がモル比で０．５と、本発明の範囲（ｘ≦０．４（モル比））を外れたものであり、その他は本発明の範囲内のものである
【００２３】
【表１】
【００２４】
(２)次に、ＺｎＯに対し、表２に示すような割合でＡｌ2Ｏ3、Ｉｎ2Ｏ3、又はＧａ2Ｏ3を添加し、湿式混合した後、蒸発乾燥し、１０００℃で熱処理して仮焼した。この仮焼物をボールミルにて１μm以下まで粉砕して、ＺｎＯを主成分とする半導体セラミック原料を調製した。なお、半導体セラミック原料には、ＢｉやＰｒなどは含まれていない。
【００２５】
【表２】
【００２６】
(３)そして、上述のように調製した金属酸化化合物半導体原料とＺｎＯを主成分とする半導体セラミック原料のそれぞれに、エタノールとトルエン、及び分散材を加えて分散させた後、バインダー、及び可塑剤を加えスラリーとした。
【００２７】
(４)それから、得られたスラリーを用いて、ドクターブレード法によりシート成形を行い、ＺｎＯを主成分とするＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートとを得た。なお、このときのシート厚みは３０±２μmとした。
【００２８】
(５)得られたＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートとを所定の大きさに打ち抜き、図１(ａ)，図２(ａ)，図３(ａ)に分解斜視図を示すような態様で、ＺｎＯ半導体原料シート１と金属酸化化合物半導体原料シート２を積層し、圧着することにより所定の厚みの積層体（接合構造体）３（図１(ｂ)，図２(ｂ)，及び図３(ｂ)参照）を形成した。なお、図１(ｂ)，図２(ｂ)，図３(ｂ)においては、それぞれ焼成後の積層体（接合構造体）３ａを示している。
【００２９】
図１(ａ)，(ｂ)に示す積層体３は、所定枚数のＺｎＯ半導体原料シート１を積層したＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）１ａの間に、所定枚数の金属酸化化合物半導体原料シート２を積層した金属酸化化合物半導体ブロック（金属酸化化合物半導体）２ａが挟み込まれた構造を有している。
また、図２(ａ)，(ｂ)に示す積層体３は、所定枚数の金属酸化化合物半導体原料シート２を積層した金属酸化化合物半導体ブロック（金属酸化化合物半導体）２ａの間に、所定枚数のＺｎＯ半導体原料シート１を積層したＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）１ａが挟み込まれた構造を有している。
また、図３(ａ)，(ｂ)に示す積層体３は、所定枚数のＺｎＯ半導体原料シート１を積層したＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）１ａと、所定枚数の金属酸化化合物半導体原料シート２を積層した金属酸化化合物半導体ブロック（金属酸化化合物半導体）２ａとが接合された構造を有している。
各積層体３の厚みは、外側の層となるＺｎＯ半導体原料シート１の厚み（積み枚数）を調整することにより、圧着後の積層体３の厚みが１mmとなるようした。
【００３０】
なお、積層体３（３ａ）としては、図１(ｃ)に示すように、ＺｎＯ半導体原料シート１を積層してなる３枚のＺｎＯ半導体セラミックブロック１ａと、金属酸化化合物半導体原料シート２を積層してなる２枚の金属酸化化合物半導体ブロック２ａとを交互に積層した構造のもの（試料番号２２）、特に図示しないが、４枚のＺｎＯ半導体セラミックブロック１ａと、３枚の金属酸化化合物半導体ブロック２ａとを交互に積層した構造のもの（試料番号２３）、図２(ｃ)に示すように、３枚の金属酸化化合物半導体ブロック２ａと２枚のＺｎＯ半導体セラミックブロック１ａを交互に積層した構造のもの（試料番号２５）、特に図示しないが、４枚の金属酸化化合物半導体ブロック２ａと、３枚のＺｎＯ半導体セラミックブロック１ａとを交互に積層した構造のもの（試料番号２６）も作製した。
【００３１】
(６)そして、圧着後の積層体（接合構造体）３を０．５mm□にダイサーでカットし、６００℃の温度条件で脱脂した後、１３００℃で焼成した。
【００３２】
(７)それから、図１(ｂ) ，図２(ｂ)，図３(ｂ)に示すように、焼成後の積層体（接合構造体）３ａの、積層方向と平行な面に電気絶縁性のガラスペーストを塗布して焼き付けることにより、積層方向と平行な４面に絶縁層４を形成する。
【００３３】
(８)ついで、残る２面（両端面）に、焼成後の積層体３ａを構成する各材料に対しオーミック性を有する電極ペーストを塗布して焼き付けることにより一対の電極５ａ，５ｂを形成した。これにより、本発明の電圧依存性抵抗器を得た。
【００３４】
なお、焼成後の積層体３ａを構成する各材料に対しオーミック性を有する電極５ａ，５ｂを形成するにあたっては、電極５ａ，５ｂを形成すべき、焼成後の積層体３ａの最外層がＺｎＯを主成分とする半導体セラミックの場合にはＺｎ電極を形成し、最外層が金属酸化化合物半導体である場合には金電極を形成した。
【００３５】
すなわち、図１(ａ)，(ｂ)の構造のように、最外層がＺｎＯを主成分とする半導体セラミックの場合はＺｎ電極、図２(ａ)，(ｂ)の構造のように、最外層が金属酸化化合物半導体である場合は金電極を形成した。
【００３６】
また、図３(ａ)，(ｂ)に示すように、最外層がＺｎＯを主成分とする半導体セラミックである部分と、金属酸化化合物半導体金属である部分の両方を備えている場合には、ＺｎＯを主成分とする半導体セラミック上にはＺｎ電極を、金属酸化化合物半導体金属上には金電極を形成した。
【００３７】
上述のようにして作製した各試料（電圧依存性抵抗器）について、電流−電圧特性を測定し、ブレークダウン電圧Ｖ(1mA)、電圧非直線係数αを求めた。
ここで、ブレークダウン電圧は１ｍＡのＤＣ電流を流したときの試料両端電圧を示す。
【００３８】
また、電圧非直線係数αは０．１ｍＡのＤＣ電流を流したときの試料両端電圧Ｖ(0.1mA)とブレークダウン電圧から、下記の式により求めた。
α＝{log(Ｉ(1mA)／Ｉ(0.1mA))／{log(Ｖ(1mA)／Ｖ (0.1mA))
【００３９】
また、１μＡのＤＣ電流を流したときの試料両端電圧（Ｖ(1μA)）を測定し、Ｖ(1mA)との比を下記の式により求めた。
Ｖ(1μA)／Ｖ(1mA)
【００４０】
さらに、８×２０μ秒の三角波形でかつ１Ａの電流ピークを有する電流サージを試料に印加して試料両端電圧を測定し、そのピーク電圧をＶ(1A)とし、制限電圧比としてＶ(1A)／Ｖ(1mA)を求めた。
【００４１】
また、８×２０μ秒の三角波形でかつ５０Ａの電流ピークを有する電流サージを試料に印加し、バリスタ電圧の変化（％）を調べた。
また、得られた電圧依存性抵抗器に、３Ｗ／mm3の電力を１０sec間、通電し、通電の前後のＶ(1mA)の変化（電力試験後のＶ(1mA)の変化）を調べた。
これらの結果を表３及び表４に併せて示す。
【００４２】
【表３】
【００４３】
【表４】
【００４４】
表３及び表４の素子の構造の欄において、ａは図１(ｂ)に示すような構造、ｂは図２(ｂ)に示すような構造、ｃは図３(ｂ)に示すような構造を有するものであることを示している。
【００４５】
表３及び４に示すように、本発明の要件を満たす各試料においては、実用可能な良好な特性が得られているのに対し、試料番号１３の、ＳｒＣＯ3の割合がモル比で０．５と、本発明の範囲（ｘ≦０．４（モル比））を外れた試料については、Ｖ(1μA)／Ｖ(1mA)の値が小さく、また、バリスタ電圧の変化が大きくなっていることがわかる。
また、本発明の要件を満たす上記実施形態の各試料においては、Ｖ(1mA)の値、及びＶ(1mA)のバラツキの値が、概ね市販の積層バリスタ（ＺｎＯにＢｉ添加の特許文献１と同じ構成の積層バリスタであり、サイズが１．６×０．８×０．８mm）より小さくなっており、バリスタ電圧の変化も市販の積層バリスタより小さくなっていることがわかる。
【００４６】
また、表４の試料番号２８〜３０は、試料番号１と同じ条件の試料を、５０℃℃のステップで温度条件を異ならせて焼成した試料であり、各試料の焼成温度は、試料番号２８が１２００℃、試料番号２９が１２５０℃、試料番号３０が１３５０℃である。
試料番号２８〜３０を試料番号１と比較すると、焼成温度を１２００〜１３５０℃の範囲で異ならせても電気特性に大きな変化がないことがわかる。なお、焼成温度を上げると、それぞれの材料の結晶成長も進むが、その影響はほとんどない。
なお、電力試験後のＶ(1mA)の変化については、試料番号１〜３０のいずれもが０．５未満であったが、市販の積層バリスタは焼損した。
このように、本発明によれば、従来の粒径制御を行う必要のあるバリスタに比べて極めて容易に、かつばらつきを抑制しつつ特性を制御することが可能になる。
なお、金属酸化化合物半導体として、Ｓｒ，Ｂａを含有しないものを用いた場合、金属酸化化合物半導体の焼結性が悪くなるとともに、抵抗値が上昇するので好ましくない。また、２価のアルカリ金属のうち、Ｓｒ，Ｂａを用いるようにしたのは、Ｓｒ，Ｂａより原子量の小さい元素を用いた場合、ＺｎＯへの拡散が起こりやすくなり、好ましくないことによる。なお、Ｓｒ，ＢａはＺｎＯに固溶しにくく、かつＺｎＯと障壁を形成しやすい性質があり、一体焼結に重要な役割を果たす。
【００４７】
なお、本発明は、上記実施形態に限定されるものではなく、ＺｎＯを主成分とする半導体セラミックや金属酸化化合物半導体の具体的な組成、積層構造とする場合の積層数、電極の配設態様などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００４８】
【発明の効果】
上述のように、本発明（請求項１）の電圧依存性抵抗器は、ＺｎＯを主成分とする半導体セラミックと、上述の一般式(１)で表される金属酸化化合物半導体とが面によって接合された構造とすることにより、ＺｎＯを主成分とする半導体セラミック（ｎ型半導体層）と、金属酸化化合物半導体（ｐ型もしくはＭ型半導体層）の接合部（ｐ−ｎ接合部、もしくはＭ−ｎ接合部）で良好な電圧非直線抵抗を生じさせることが可能になり、電圧非直線性が高く、低抵抗かつ特性の安定した電圧依存性抵抗器（例えば、ダイオードやダイオード型バリスタ）を提供することが可能になる。
また、ＺｎＯを主成分とする半導体セラミック及び金属酸化化合物半導体は、いずれも比抵抗が０．００１〜数Ωmm程度と低く、接合面をつなぐための電極などは不要で、構造を簡略化して、小型化、低コスト化を図ることが可能になる。
また、本発明の電圧依存性抵抗器においては、内部電極を特に必要としないが、内部電極を備えた構成とすることも可能である。
【００４９】
また、金属酸化化合物半導体として、一般式：Ｍ1-xＡxＢＯ3で表されるものであって、Ｍが希土類元素、ＡがＳｒ及びＢａのうち少なくとも一方、ＢがＭｎ及びＣｏのうち少なくとも一方で、ｘが０．４以下であるような金属酸化化合物半導体を用いるようにしているので、さらに確実に、所望の特性を備えた電圧依存性抵抗器を提供することが可能になる。
【００５０】
また、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを未焼結の状態で接合し、一体に焼結して接合構造体を形成するようにしているので、特性のばらつきのない信頼性の高い電圧依存性抵抗器（ダイオード又はバリスタ）を形成することが可能になる。
なお、積層型の電圧依存性抵抗器である場合において、一体に焼結することにより、各層が確実に一体化された信頼性の高い電圧依存性抵抗器を得ることが可能になり、特に有意義である。
また、本発明の電圧依存性抵抗器は一体焼結して形成されるため、得られた電圧依存性抵抗器に電力や熱を加えた場合にも、接合面において各材料が互いに拡散することがないため、安定した特性を得ることが可能になる。
【００５１】
また、請求項２の電圧依存性抵抗器のように、ｎ型半導体層となるＺｎＯを主成分とする半導体セラミックに３価の半導体化剤を添加した場合、３価の半導体化剤がＺｎＯに対してドナーとして働くため、直列成分となる半導体セラミックの抵抗を下げることが可能になり、電圧非直線性をより高くすることが可能になる。
【００５２】
また、請求項３の電圧依存性抵抗器のように、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを複数積み重ねた積層構造とする（すなわち、ｐ−ｎ接合面が積層された構造とする）ことにより、特性の制御幅を大きくして、設計の自由度を向上させることが可能になる。
例えば、請求項３の電圧依存性抵抗器のように、ｐ−ｎ接合面を積層することにより、ブレークダウンが約４Ｖの倍数となる素子を得ることが可能になる。また、各接合面でのばらつきは小さく、素子としてのばらつきを、通常の積層型バリスタと比較して、１／１０程度にすることが可能になる。また、非直線性も市販のバリスタと比較して約２倍の値とすることが可能になる。
さらに、ＺｎＯを主成分とする半導体セラミック及び金属酸化化合物半導体は、いずれも比抵抗が低く、また、高温での焼結を進めることが可能で、制限電圧が低く、サージによる変化の小さい電圧依存性抵抗器を効率よく製造することができる。
また、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを複数積み重ねた積層構造の厚みやカッティングサイズを小さくすることにより、容易に小型化を図ることが可能になる。
【００５３】
また、請求項４の電圧依存性抵抗器のように、接合構造体の表面の、電極が形成されていない部分に絶縁層を形成することにより、耐電圧性、耐候性や耐環境性を向上させることが可能になり、本発明をさらに実効あらしめることができる。
また、本発明の電圧依存性抵抗器においては、内部電極を特に必要としないが、内部電極を備えた構成とすることも可能である。
【図面の簡単な説明】
【図１】 (ａ)本発明の実施形態にかかる電圧依存性抵抗器の製造方法を説明する図であって、ＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートの積層態様を示す斜視図、(ｂ)は本発明の一実施形態にかかる電圧依存性抵抗器を示す断面図、(ｃ)はその変形例を示す断面図である。
【図２】 (ａ)本発明の実施形態にかかる他の電圧依存性抵抗器の製造方法を説明する図であって、ＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートの積層態様を示す斜視図、(ｂ)は本発明の他の実施形態にかかる電圧依存性抵抗器を示す断面図、(ｃ)はその変形例を示す断面図である。
【図３】 (ａ)本発明の実施形態にかかるさらに他の電圧依存性抵抗器の製造方法を説明する図であって、ＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートの積層態様を示す斜視図、(ｂ)は本発明のさらに他の実施形態にかかる電圧依存性抵抗器を示す断面図である。
【図４】 従来のＺｎＯバリスタの構造を示す図である。
【符号の説明】
１ ＺｎＯ半導体原料シート
１ａ ＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）
２ 金属酸化化合物半導体原料シート
２ａ 金属酸化化合物半導体ブロック（金属酸化化合物半導体）
３ 積層体（接合構造体）
３ａ 焼成後の積層体（接合構造体）
４ 絶縁層
５ａ，５ｂ 電極
【発明の属する技術分野】
本発明は、電圧依存性抵抗器に関し、詳しくは、特性安定性、耐熱性、耐サージ特性に優れた電圧依存性抵抗器に関する。
【０００２】
【従来の技術】
電圧依存性抵抗器の一つに、セラミックスの粒界障壁を利用した積層型バリスタがある（例えば、特許文献１参照）。
この積層型バリスタは、ＺｎＯを主成分とし、Ｂｉを添加した半導体セラミックス層と内部電極層とを交互に積層して一体焼結し、この焼結体の両端面に外部電極を形成するとともに、該外部電極に上記内部電極の一端面を交互に電気的に接続して構成されている。
【０００３】
また、電圧依存性抵抗器の別の一つに、セラミックスの電位障壁を利用した接合型電圧依存性抵抗器がある（例えば、特許文献２参照）。
この接合型電圧依存性抵抗器は、図４に示すように、基板５１上に配設された電極５２上に、ＺｎＯを主成分とし、層形成時に結晶化されたＺｎＯ層５３と、ＺｎＯ層５３上に、該ＺｎＯ層５３と電位障壁５５を形成する、層形成時に結晶化された金属酸化物層５４とを、一層以上互いに接合するように交互に形成するとともに、導電経路が接合面を通過するように電極５６を設けたＺｎＯバリスタである。
【０００４】
このＺｎＯバリスタは、金属酸化物層５４が層形成時に結晶化されており、電位障壁５５が確実に形成されるため、非直線性が改善されるとともに、熱的安定性が向上するという特徴を有しており、さらに、金属酸化物層５４を形成した後の熱処理が不要であることから、ＺｎＯ層５３や金属酸化物層５４にクラックが発生することを防止できるという特徴を有している。
【０００５】
【特許文献１】
特開平５−２２６１１６号公報
【特許文献２】
特開平１−２００６０４号公報
【０００６】
【発明が解決しようとする課題】
ところで、特許文献１のＺｎＯバリスタは、Ｂｉを添加することによって結晶粒界に生じる電位障壁を利用して、粒界でバリスタ特性を取得する電圧依存性抵抗器である。このため、酸素などの粒界への吸着濃度や粒成長による結晶粒径の変動などによって、バリスタ特性を生じる電位障壁の数やバリスタ電圧が変動し、目標とするバリスタ特性を精度よく実現することが困難であるという問題点がある。
【０００７】
また、特許文献２のような接合型電圧依存性抵抗器におけるＺｎＯ層、及び金属酸化物層はいずれもスパッタリングにおいて形成される薄膜層からなる。このような薄膜層を形成するためには、高度にクリーンな雰囲気や高真空などが必要であり、かつ半導体であるＺｎＯの欠陥制御も非常に困難である。また、一体焼成されていないため、得られた接合型電圧依存性抵抗器に電圧を流した場合、接合面において互いに拡散してしまうという問題が生じる。さらに、薄膜であるため、薄膜を形成する基板との熱膨張差によりクラックを発生しやすい。その結果、十分なエネルギーに耐えられず、満足なサージ耐量を得ることができなくなるという問題がある。
【０００８】
本発明は、上記問題点を解決するものであり、結晶粒径の変動による特性のばらつきをなくし、電圧及び熱に強く、小型で、所望の特性を備えた信頼性の高い接合型の電圧依存性抵抗器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、発明者は種々の実験、検討を行い、ＺｎＯを主成分とする半導体セラミック層と、Ｓｒ及びＢａのうちの少なくとも一方と、Ｍｎ及びＣｏのうちの少なくとも一方と、希土類元素のうちの少なくとも一種とを含む金属酸化化合物層として両者を接合させることにより、接合部において電位障壁を形成することが可能で、所望の電圧非直線抵抗特性を生じさせることができることを知り、さらに実験、検討を行って、本発明を完成するに至った。
【００１０】
すなわち、本発明（請求項１）の電圧依存性抵抗器は、
ＺｎＯを主成分とする半導体セラミックと、下記の一般式(１)で表される金属酸化化合物半導体とが面によって接合され、かつ、前記半導体セラミックと前記金属酸化化合物半導体との接合面を１以上有する接合構造体と、前記半導体セラミックと前記金属酸化化合物半導体との接合面を導電経路が通過するように、前記接合構造体の所定の位置に配設された電極とを具備し、
前記半導体セラミックと、前記金属酸化化合物半導体の接合部で電圧非直線抵抗を生じる電圧依存性抵抗器であって、
前記半導体セラミックと、前記金属酸化化合物半導体とを、未焼結の状態で接合させ、一体に焼結させることにより形成されたものであること
を特徴としている。
Ｍ1-xＡxＢＯ3 …… ( １ )
ただし、Ｍ：希土類元素
Ａ：Ｓｒ及びＢａのうち少なくとも一方
Ｂ：Ｍｎ及びＣｏのうち少なくとも一方
ｘ≦０．４
【００１１】
ＺｎＯを主成分とする半導体セラミックと、上記一般式(１)で表される金属酸化化合物半導体とが面によって接合され、かつ、半導体セラミックと金属酸化化合物半導体との接合面を１以上有する構造とすることにより、ＺｎＯを主成分とする半導体セラミック（ｎ型半導体層）と、金属酸化化合物半導体（ｐ型もしくはＭ型半導体層）の接合部（ｐ−ｎ接合部、もしくはＭ−ｎ接合部）で良好な電圧非直線抵抗を生じさせることが可能になり、電圧非直線性が高く、低抵抗かつ特性の安定した電圧依存性抵抗器（例えば、ダイオードやダイオード型バリスタ）を提供することが可能になる。
【００１２】
なお、本発明の電圧依存性抵抗器は、本質的に粒界に電位障壁が形成されるものではなく、ｐ−ｎ接合による電位障壁を利用したものであることから、ＺｎＯを主成分とする半導体セラミックの抵抗が低いこと（すなわち、ＺｎＯを主成分とする半導体セラミックがあくまでも半導体として機能するものであること）が必要になる。
具体的には、本発明の電圧依存性抵抗器は、半導体セラミックと金属酸化化合物半導体との接合面における電位障壁を利用したものであり、結晶粒界の電位障壁を利用するものではない。
また、本発明の電圧依存性抵抗器においては、内部電極を特に必要としないが、内部電極を備えた構成とすることも可能である。ただし、内部電極としては半導体セラミック、もしくは金属酸化化合物半導体の各層に対して良好なオーミック接触が得られるものを用いる必要がある。例えば、内部電極としてＰｔあるいはＰｄを用いる場合は、内部電極は金属酸化化合物半導体側に形成される必要がある。これは、内部電極を良好なオーミック接触が得られない側に形成すると、余分な電位障壁が形成されてしまうことによる。
また、本発明において、接合面を導電経路が通過するように接合構造体の所定の位置に配設される電極として、例えば一対の電極を配設する場合においては、半導体セラミック層と金属酸化化合物半導体層を接合させた接合構造体の同一層（すなわち、同じ１つの半導体セラミック層か、同じ１つの金属酸化化合物半導体層）に一対の電極の両方を配設するのでなければいずれの層に配設してもよく、同一種類の異なる層に一対の電極を配設することも可能である。
【００１３】
また、金属酸化化合物半導体として、一般式：Ｍ1-xＡxＢＯ3で表されるものであって、Ｍが希土類元素、ＡがＳｒ及びＢａのうち少なくとも一方、ＢがＭｎ及びＣｏのうち少なくとも一方で、ｘが０．４以下であるような金属酸化化合物半導体を用いているので、さらに確実に、所望の特性を備えた電圧依存性抵抗器を提供することが可能になる。
なお、本発明の電圧依存性抵抗器において用いることが好ましい金属酸化化合物半導体としては、例えば、Ｌａ1-xＳｒxＭｎＯ3を挙げることができる。Ｓｒを含有することによって、低抵抗になるため、高電流域の非直線性を向上させることができる。
また、Ｍ1-xＡxＢＯ3中のｘの値は、金属酸化化合物半導体層の抵抗を低くするとともに、電圧抑制能力を向上させてサージなどの過渡電圧に対する耐性を向上させる見地から、０．４以下とすることが望ましい。ｘの値が０．４を超える場合、ＺｎＯとの一体焼結が困難になり、ＺｎＯと金属酸化化合物半導体の十分な接合性を得ることが困難になる。
【００１４】
また、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを未焼結の状態で接合し、一体に焼結して接合構造体を形成するようにしているので、特性のばらつきのない信頼性の高い電圧依存性抵抗器（ダイオード又はバリスタ）を形成することが可能になる。
なお、積層型の電圧依存性抵抗器である場合に、一体に焼結されることにより、確実に一体化された信頼性の高い電圧依存性抵抗器を得ることが可能になり、特に有意義である。
また、本発明の電圧依存性抵抗器は一体焼結して形成されるため、得られた電圧依存性抵抗器に電力や熱を加えた場合にも、接合面において各材料が互いに拡散することがないため、安定した特性を得ることが可能になる。
【００１５】
また、請求項２の電圧依存性抵抗器は、前記ＺｎＯを主成分とする半導体セラミックに３価の半導体化剤が添加されていることを特徴としている。
【００１６】
ｎ型半導体層となるＺｎＯを主成分とする半導体セラミックに３価の半導体化剤を添加した場合、３価の半導体化剤がＺｎＯに対してドナーとして働くため、直列成分となる半導体セラミックの抵抗を下げることが可能になり、電圧非直線性をより高くすることが可能になる。
なお、３価の半導体化剤の添加量は１００ppm以下とすることが好ましい。これは、３価の半導体化剤の添加量が１００ppmを超えると絶縁抵抗が低下するため好ましくないことによる。
【００１７】
また、請求項３の電圧依存性抵抗器は、前記接合構造体が、前記ＺｎＯを主成分とする半導体セラミックと前記金属酸化化合物半導体とを複数積み重ねた積層構造を有していることを特徴としている。
【００１８】
ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを複数積み重ねて積層構造とすることにより、特性の制御幅を大きくして、設計の自由度を向上させることが可能になる。
なお、ＺｎＯを主成分とする半導体セラミック（ＺｎＯ半導体セラミック）と金属酸化化合物半導体とを複数積み重ねる態様としては、
(ａ)単数枚のＺｎＯ半導体セラミックと、単数枚の金属酸化化合物半導体を交互に積み重ねる態様、
(ｂ)複数枚のＺｎＯ半導体セラミックを重ねたＺｎＯ半導体セラミックブロックと、複数枚の金属酸化化合物半導体を重ねた金属酸化化合物半導体ブロックを交互に積み重ねる態様、
(ｃ)上記(ａ)と(ｂ)を組み合わせた態様
などが例示されるが、積層数や積層態様など、具体的な積層構造については特別の制約はない。
【００１９】
また、請求項４の電圧依存性抵抗器は、前記接合構造体の表面の前記電極が形成されていない領域には絶縁層が形成されていることを特徴としている。
【００２０】
接合構造体の表面の、電極が形成されていない領域に絶縁層を形成することにより、耐電圧性、耐候性や耐環境性を向上させることが可能になり、製品の信頼性をさらに向上させることが可能になる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００２２】
(１)Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｇｄ、Ｄｙ、Ｅｒの酸化物と、Ｓｒ、Ｂａの炭酸塩と、Ｍｎ、Ｃｏの酸化物を、それぞれ表１に示すような組成となるように秤量して、ボールミルで湿式混合し、蒸発乾燥させた後、１０００℃で熱処理して、仮反応させ、Ｍ1-XＡxＢＯ3化合物を得た。
なお、ここで仮焼を行うようにしているのは、ＭｎもしくはＣｏをその他の金属酸化化合物半導体の材料と十分に熱反応させることにより、半導体セラミックと金属酸化化合物半導体とを一体焼成する際のＭｎもしくはＣｏの拡散を抑制することが可能になることによる、なお、ＣｏよりもＭｎの方がＺｎＯへの拡散が小さく、一体焼結しやすい。
それから、上述のようにして得た反応物をボールミルにて１μm以下まで粉砕して、金属酸化化合物半導体原料を調製した。
なお、表１において、Run.No.に＊を付したＭは、ＳｒＣＯ3の割合がモル比で０．５と、本発明の範囲（ｘ≦０．４（モル比））を外れたものであり、その他は本発明の範囲内のものである
【００２３】
【表１】
(２)次に、ＺｎＯに対し、表２に示すような割合でＡｌ2Ｏ3、Ｉｎ2Ｏ3、又はＧａ2Ｏ3を添加し、湿式混合した後、蒸発乾燥し、１０００℃で熱処理して仮焼した。この仮焼物をボールミルにて１μm以下まで粉砕して、ＺｎＯを主成分とする半導体セラミック原料を調製した。なお、半導体セラミック原料には、ＢｉやＰｒなどは含まれていない。
【００２５】
【表２】
(３)そして、上述のように調製した金属酸化化合物半導体原料とＺｎＯを主成分とする半導体セラミック原料のそれぞれに、エタノールとトルエン、及び分散材を加えて分散させた後、バインダー、及び可塑剤を加えスラリーとした。
【００２７】
(４)それから、得られたスラリーを用いて、ドクターブレード法によりシート成形を行い、ＺｎＯを主成分とするＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートとを得た。なお、このときのシート厚みは３０±２μmとした。
【００２８】
(５)得られたＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートとを所定の大きさに打ち抜き、図１(ａ)，図２(ａ)，図３(ａ)に分解斜視図を示すような態様で、ＺｎＯ半導体原料シート１と金属酸化化合物半導体原料シート２を積層し、圧着することにより所定の厚みの積層体（接合構造体）３（図１(ｂ)，図２(ｂ)，及び図３(ｂ)参照）を形成した。なお、図１(ｂ)，図２(ｂ)，図３(ｂ)においては、それぞれ焼成後の積層体（接合構造体）３ａを示している。
【００２９】
図１(ａ)，(ｂ)に示す積層体３は、所定枚数のＺｎＯ半導体原料シート１を積層したＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）１ａの間に、所定枚数の金属酸化化合物半導体原料シート２を積層した金属酸化化合物半導体ブロック（金属酸化化合物半導体）２ａが挟み込まれた構造を有している。
また、図２(ａ)，(ｂ)に示す積層体３は、所定枚数の金属酸化化合物半導体原料シート２を積層した金属酸化化合物半導体ブロック（金属酸化化合物半導体）２ａの間に、所定枚数のＺｎＯ半導体原料シート１を積層したＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）１ａが挟み込まれた構造を有している。
また、図３(ａ)，(ｂ)に示す積層体３は、所定枚数のＺｎＯ半導体原料シート１を積層したＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）１ａと、所定枚数の金属酸化化合物半導体原料シート２を積層した金属酸化化合物半導体ブロック（金属酸化化合物半導体）２ａとが接合された構造を有している。
各積層体３の厚みは、外側の層となるＺｎＯ半導体原料シート１の厚み（積み枚数）を調整することにより、圧着後の積層体３の厚みが１mmとなるようした。
【００３０】
なお、積層体３（３ａ）としては、図１(ｃ)に示すように、ＺｎＯ半導体原料シート１を積層してなる３枚のＺｎＯ半導体セラミックブロック１ａと、金属酸化化合物半導体原料シート２を積層してなる２枚の金属酸化化合物半導体ブロック２ａとを交互に積層した構造のもの（試料番号２２）、特に図示しないが、４枚のＺｎＯ半導体セラミックブロック１ａと、３枚の金属酸化化合物半導体ブロック２ａとを交互に積層した構造のもの（試料番号２３）、図２(ｃ)に示すように、３枚の金属酸化化合物半導体ブロック２ａと２枚のＺｎＯ半導体セラミックブロック１ａを交互に積層した構造のもの（試料番号２５）、特に図示しないが、４枚の金属酸化化合物半導体ブロック２ａと、３枚のＺｎＯ半導体セラミックブロック１ａとを交互に積層した構造のもの（試料番号２６）も作製した。
【００３１】
(６)そして、圧着後の積層体（接合構造体）３を０．５mm□にダイサーでカットし、６００℃の温度条件で脱脂した後、１３００℃で焼成した。
【００３２】
(７)それから、図１(ｂ) ，図２(ｂ)，図３(ｂ)に示すように、焼成後の積層体（接合構造体）３ａの、積層方向と平行な面に電気絶縁性のガラスペーストを塗布して焼き付けることにより、積層方向と平行な４面に絶縁層４を形成する。
【００３３】
(８)ついで、残る２面（両端面）に、焼成後の積層体３ａを構成する各材料に対しオーミック性を有する電極ペーストを塗布して焼き付けることにより一対の電極５ａ，５ｂを形成した。これにより、本発明の電圧依存性抵抗器を得た。
【００３４】
なお、焼成後の積層体３ａを構成する各材料に対しオーミック性を有する電極５ａ，５ｂを形成するにあたっては、電極５ａ，５ｂを形成すべき、焼成後の積層体３ａの最外層がＺｎＯを主成分とする半導体セラミックの場合にはＺｎ電極を形成し、最外層が金属酸化化合物半導体である場合には金電極を形成した。
【００３５】
すなわち、図１(ａ)，(ｂ)の構造のように、最外層がＺｎＯを主成分とする半導体セラミックの場合はＺｎ電極、図２(ａ)，(ｂ)の構造のように、最外層が金属酸化化合物半導体である場合は金電極を形成した。
【００３６】
また、図３(ａ)，(ｂ)に示すように、最外層がＺｎＯを主成分とする半導体セラミックである部分と、金属酸化化合物半導体金属である部分の両方を備えている場合には、ＺｎＯを主成分とする半導体セラミック上にはＺｎ電極を、金属酸化化合物半導体金属上には金電極を形成した。
【００３７】
上述のようにして作製した各試料（電圧依存性抵抗器）について、電流−電圧特性を測定し、ブレークダウン電圧Ｖ(1mA)、電圧非直線係数αを求めた。
ここで、ブレークダウン電圧は１ｍＡのＤＣ電流を流したときの試料両端電圧を示す。
【００３８】
また、電圧非直線係数αは０．１ｍＡのＤＣ電流を流したときの試料両端電圧Ｖ(0.1mA)とブレークダウン電圧から、下記の式により求めた。
α＝{log(Ｉ(1mA)／Ｉ(0.1mA))／{log(Ｖ(1mA)／Ｖ (0.1mA))
【００３９】
また、１μＡのＤＣ電流を流したときの試料両端電圧（Ｖ(1μA)）を測定し、Ｖ(1mA)との比を下記の式により求めた。
Ｖ(1μA)／Ｖ(1mA)
【００４０】
さらに、８×２０μ秒の三角波形でかつ１Ａの電流ピークを有する電流サージを試料に印加して試料両端電圧を測定し、そのピーク電圧をＶ(1A)とし、制限電圧比としてＶ(1A)／Ｖ(1mA)を求めた。
【００４１】
また、８×２０μ秒の三角波形でかつ５０Ａの電流ピークを有する電流サージを試料に印加し、バリスタ電圧の変化（％）を調べた。
また、得られた電圧依存性抵抗器に、３Ｗ／mm3の電力を１０sec間、通電し、通電の前後のＶ(1mA)の変化（電力試験後のＶ(1mA)の変化）を調べた。
これらの結果を表３及び表４に併せて示す。
【００４２】
【表３】
【表４】
表３及び表４の素子の構造の欄において、ａは図１(ｂ)に示すような構造、ｂは図２(ｂ)に示すような構造、ｃは図３(ｂ)に示すような構造を有するものであることを示している。
【００４５】
表３及び４に示すように、本発明の要件を満たす各試料においては、実用可能な良好な特性が得られているのに対し、試料番号１３の、ＳｒＣＯ3の割合がモル比で０．５と、本発明の範囲（ｘ≦０．４（モル比））を外れた試料については、Ｖ(1μA)／Ｖ(1mA)の値が小さく、また、バリスタ電圧の変化が大きくなっていることがわかる。
また、本発明の要件を満たす上記実施形態の各試料においては、Ｖ(1mA)の値、及びＶ(1mA)のバラツキの値が、概ね市販の積層バリスタ（ＺｎＯにＢｉ添加の特許文献１と同じ構成の積層バリスタであり、サイズが１．６×０．８×０．８mm）より小さくなっており、バリスタ電圧の変化も市販の積層バリスタより小さくなっていることがわかる。
【００４６】
また、表４の試料番号２８〜３０は、試料番号１と同じ条件の試料を、５０℃℃のステップで温度条件を異ならせて焼成した試料であり、各試料の焼成温度は、試料番号２８が１２００℃、試料番号２９が１２５０℃、試料番号３０が１３５０℃である。
試料番号２８〜３０を試料番号１と比較すると、焼成温度を１２００〜１３５０℃の範囲で異ならせても電気特性に大きな変化がないことがわかる。なお、焼成温度を上げると、それぞれの材料の結晶成長も進むが、その影響はほとんどない。
なお、電力試験後のＶ(1mA)の変化については、試料番号１〜３０のいずれもが０．５未満であったが、市販の積層バリスタは焼損した。
このように、本発明によれば、従来の粒径制御を行う必要のあるバリスタに比べて極めて容易に、かつばらつきを抑制しつつ特性を制御することが可能になる。
なお、金属酸化化合物半導体として、Ｓｒ，Ｂａを含有しないものを用いた場合、金属酸化化合物半導体の焼結性が悪くなるとともに、抵抗値が上昇するので好ましくない。また、２価のアルカリ金属のうち、Ｓｒ，Ｂａを用いるようにしたのは、Ｓｒ，Ｂａより原子量の小さい元素を用いた場合、ＺｎＯへの拡散が起こりやすくなり、好ましくないことによる。なお、Ｓｒ，ＢａはＺｎＯに固溶しにくく、かつＺｎＯと障壁を形成しやすい性質があり、一体焼結に重要な役割を果たす。
【００４７】
なお、本発明は、上記実施形態に限定されるものではなく、ＺｎＯを主成分とする半導体セラミックや金属酸化化合物半導体の具体的な組成、積層構造とする場合の積層数、電極の配設態様などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００４８】
【発明の効果】
上述のように、本発明（請求項１）の電圧依存性抵抗器は、ＺｎＯを主成分とする半導体セラミックと、上述の一般式(１)で表される金属酸化化合物半導体とが面によって接合された構造とすることにより、ＺｎＯを主成分とする半導体セラミック（ｎ型半導体層）と、金属酸化化合物半導体（ｐ型もしくはＭ型半導体層）の接合部（ｐ−ｎ接合部、もしくはＭ−ｎ接合部）で良好な電圧非直線抵抗を生じさせることが可能になり、電圧非直線性が高く、低抵抗かつ特性の安定した電圧依存性抵抗器（例えば、ダイオードやダイオード型バリスタ）を提供することが可能になる。
また、ＺｎＯを主成分とする半導体セラミック及び金属酸化化合物半導体は、いずれも比抵抗が０．００１〜数Ωmm程度と低く、接合面をつなぐための電極などは不要で、構造を簡略化して、小型化、低コスト化を図ることが可能になる。
また、本発明の電圧依存性抵抗器においては、内部電極を特に必要としないが、内部電極を備えた構成とすることも可能である。
【００４９】
また、金属酸化化合物半導体として、一般式：Ｍ1-xＡxＢＯ3で表されるものであって、Ｍが希土類元素、ＡがＳｒ及びＢａのうち少なくとも一方、ＢがＭｎ及びＣｏのうち少なくとも一方で、ｘが０．４以下であるような金属酸化化合物半導体を用いるようにしているので、さらに確実に、所望の特性を備えた電圧依存性抵抗器を提供することが可能になる。
【００５０】
また、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを未焼結の状態で接合し、一体に焼結して接合構造体を形成するようにしているので、特性のばらつきのない信頼性の高い電圧依存性抵抗器（ダイオード又はバリスタ）を形成することが可能になる。
なお、積層型の電圧依存性抵抗器である場合において、一体に焼結することにより、各層が確実に一体化された信頼性の高い電圧依存性抵抗器を得ることが可能になり、特に有意義である。
また、本発明の電圧依存性抵抗器は一体焼結して形成されるため、得られた電圧依存性抵抗器に電力や熱を加えた場合にも、接合面において各材料が互いに拡散することがないため、安定した特性を得ることが可能になる。
【００５１】
また、請求項２の電圧依存性抵抗器のように、ｎ型半導体層となるＺｎＯを主成分とする半導体セラミックに３価の半導体化剤を添加した場合、３価の半導体化剤がＺｎＯに対してドナーとして働くため、直列成分となる半導体セラミックの抵抗を下げることが可能になり、電圧非直線性をより高くすることが可能になる。
【００５２】
また、請求項３の電圧依存性抵抗器のように、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを複数積み重ねた積層構造とする（すなわち、ｐ−ｎ接合面が積層された構造とする）ことにより、特性の制御幅を大きくして、設計の自由度を向上させることが可能になる。
例えば、請求項３の電圧依存性抵抗器のように、ｐ−ｎ接合面を積層することにより、ブレークダウンが約４Ｖの倍数となる素子を得ることが可能になる。また、各接合面でのばらつきは小さく、素子としてのばらつきを、通常の積層型バリスタと比較して、１／１０程度にすることが可能になる。また、非直線性も市販のバリスタと比較して約２倍の値とすることが可能になる。
さらに、ＺｎＯを主成分とする半導体セラミック及び金属酸化化合物半導体は、いずれも比抵抗が低く、また、高温での焼結を進めることが可能で、制限電圧が低く、サージによる変化の小さい電圧依存性抵抗器を効率よく製造することができる。
また、ＺｎＯを主成分とする半導体セラミックと金属酸化化合物半導体とを複数積み重ねた積層構造の厚みやカッティングサイズを小さくすることにより、容易に小型化を図ることが可能になる。
【００５３】
また、請求項４の電圧依存性抵抗器のように、接合構造体の表面の、電極が形成されていない部分に絶縁層を形成することにより、耐電圧性、耐候性や耐環境性を向上させることが可能になり、本発明をさらに実効あらしめることができる。
また、本発明の電圧依存性抵抗器においては、内部電極を特に必要としないが、内部電極を備えた構成とすることも可能である。
【図面の簡単な説明】
【図１】 (ａ)本発明の実施形態にかかる電圧依存性抵抗器の製造方法を説明する図であって、ＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートの積層態様を示す斜視図、(ｂ)は本発明の一実施形態にかかる電圧依存性抵抗器を示す断面図、(ｃ)はその変形例を示す断面図である。
【図２】 (ａ)本発明の実施形態にかかる他の電圧依存性抵抗器の製造方法を説明する図であって、ＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートの積層態様を示す斜視図、(ｂ)は本発明の他の実施形態にかかる電圧依存性抵抗器を示す断面図、(ｃ)はその変形例を示す断面図である。
【図３】 (ａ)本発明の実施形態にかかるさらに他の電圧依存性抵抗器の製造方法を説明する図であって、ＺｎＯ半導体原料シートと金属酸化化合物半導体原料シートの積層態様を示す斜視図、(ｂ)は本発明のさらに他の実施形態にかかる電圧依存性抵抗器を示す断面図である。
【図４】 従来のＺｎＯバリスタの構造を示す図である。
【符号の説明】
１ ＺｎＯ半導体原料シート
１ａ ＺｎＯ半導体セラミックブロック（ＺｎＯを主成分とする半導体セラミック）
２ 金属酸化化合物半導体原料シート
２ａ 金属酸化化合物半導体ブロック（金属酸化化合物半導体）
３ 積層体（接合構造体）
３ａ 焼成後の積層体（接合構造体）
４ 絶縁層
５ａ，５ｂ 電極
Claims (4)
- ＺｎＯを主成分とする半導体セラミックと、下記の一般式(１)で表される金属酸化化合物半導体とが面によって接合され、かつ、前記半導体セラミックと前記金属酸化化合物半導１体との接合面を１以上有する接合構造体と、前記半導体セラミックと前記金属酸化化合物半導体との接合面を導電経路が通過するように、前記接合構造体の所定の位置に配設された電極とを具備し、
前記半導体セラミックと、前記金属酸化化合物半導体の接合部で電圧非直線抵抗を生じる電圧依存性抵抗器であって、
前記半導体セラミックと、前記金属酸化化合物半導体とを、未焼結の状態で接合させ、一体に焼結させることにより形成されたものであること
を特徴とする電圧依存性抵抗器。
Ｍ1-xＡxＢＯ3 …… ( １ )
ただし、Ｍ：希土類元素
Ａ：Ｓｒ及びＢａのうち少なくとも一方
Ｂ：Ｍｎ及びＣｏのうち少なくとも一方
ｘ≦０．４ - 前記ＺｎＯを主成分とする半導体セラミックに３価の半導体化剤が添加されていることを特徴とする請求項１記載の電圧依存性抵抗器。
- 前記接合構造体が、前記ＺｎＯを主成分とする半導体セラミックと前記金属酸化化合物半導体とを複数積み重ねた積層構造を有していることを特徴とする請求項１または２記載の電圧依存性抵抗器。
- 前記接合構造体の表面の前記電極が形成されていない領域には絶縁層が形成されていることを特徴とする請求項１〜３のいずれかに記載の電圧依存性抵抗器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032637A JP4123957B2 (ja) | 2003-02-10 | 2003-02-10 | 電圧依存性抵抗器 |
| US10/756,459 US7015787B2 (en) | 2003-02-10 | 2004-01-14 | Voltage-dependent resistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032637A JP4123957B2 (ja) | 2003-02-10 | 2003-02-10 | 電圧依存性抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247346A JP2004247346A (ja) | 2004-09-02 |
| JP4123957B2 true JP4123957B2 (ja) | 2008-07-23 |
Family
ID=32820937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032637A Expired - Fee Related JP4123957B2 (ja) | 2003-02-10 | 2003-02-10 | 電圧依存性抵抗器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7015787B2 (ja) |
| JP (1) | JP4123957B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2942789A2 (en) | 2014-03-19 | 2015-11-11 | NGK Insulators, Ltd. | Voltage nonlinear resistive element and method for manufacturing the same |
| JP7465541B2 (ja) | 2020-09-11 | 2024-04-11 | 株式会社コムテック | ドライブレコーダ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948603B1 (ko) * | 2007-10-31 | 2010-03-24 | 한국전자통신연구원 | 박막형 바리스터 소자 및 그의 제조 방법 |
| JP5212059B2 (ja) * | 2008-03-14 | 2013-06-19 | パナソニック株式会社 | 電圧非直線性抵抗体組成物および積層バリスタ |
| US7973638B2 (en) * | 2008-03-14 | 2011-07-05 | Panasonic Corporation | Voltage non-linear resistor ceramic composition and multilayer varistor using the same |
| JP5696623B2 (ja) * | 2011-08-29 | 2015-04-08 | Tdk株式会社 | チップバリスタ |
| CN103632784B (zh) * | 2013-11-23 | 2016-04-13 | 华中科技大学 | 一种叠层片式热压敏复合电阻器及其制备方法 |
| KR20150109292A (ko) | 2014-03-19 | 2015-10-01 | 엔지케이 인슐레이터 엘티디 | 전압 비직선 저항 소자 및 그 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52556B2 (ja) * | 1972-02-16 | 1977-01-08 | ||
| JPS5070898A (ja) * | 1973-10-29 | 1975-06-12 | ||
| US3953371A (en) * | 1973-11-12 | 1976-04-27 | General Electric Company | Controlled grain size metal oxide varistor and process for making |
| US4097834A (en) * | 1976-04-12 | 1978-06-27 | Motorola, Inc. | Non-linear resistors |
| US4285839A (en) * | 1978-02-03 | 1981-08-25 | General Electric Company | Varistors with upturn at high current level |
| US4272754A (en) * | 1979-12-17 | 1981-06-09 | General Electric Company | Thin film varistor |
| US4383237A (en) * | 1980-05-07 | 1983-05-10 | Matsushita Electric Industrial Co., Ltd. | Voltage-dependent resistor |
| US4400683A (en) * | 1981-09-18 | 1983-08-23 | Matsushita Electric Industrial Co., Ltd. | Voltage-dependent resistor |
| JPH01125902A (ja) * | 1987-11-11 | 1989-05-18 | Murata Mfg Co Ltd | バリスタ |
| JPH01200604A (ja) | 1988-02-05 | 1989-08-11 | Tdk Corp | ＺｎＯバリスタおよびその製造方法 |
| DE3823698A1 (de) * | 1988-07-13 | 1990-01-18 | Philips Patentverwaltung | Nichtlinearer spannungsabhaengiger widerstand |
| JPH02214101A (ja) * | 1989-02-14 | 1990-08-27 | Tdk Corp | 電圧非直線性抵抗素子 |
| JPH05226116A (ja) | 1992-02-14 | 1993-09-03 | Murata Mfg Co Ltd | 積層型バリスタ |
| JPH0621531A (ja) * | 1992-07-01 | 1994-01-28 | Rohm Co Ltd | ニューロ素子 |
-
2003
- 2003-02-10 JP JP2003032637A patent/JP4123957B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-14 US US10/756,459 patent/US7015787B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2942789A2 (en) | 2014-03-19 | 2015-11-11 | NGK Insulators, Ltd. | Voltage nonlinear resistive element and method for manufacturing the same |
| US9679685B2 (en) | 2014-03-19 | 2017-06-13 | Ngk Insulators, Ltd. | Voltage nonlinear resistive element and method for manufacturing the same |
| JP7465541B2 (ja) | 2020-09-11 | 2024-04-11 | 株式会社コムテック | ドライブレコーダ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040155750A1 (en) | 2004-08-12 |
| JP2004247346A (ja) | 2004-09-02 |
| US7015787B2 (en) | 2006-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183747B2 (en) | Piezoelectric porcelain composition, and piezoelectric ceramic electronic component | |
| US8035474B2 (en) | Semi-conductive ceramic material and NTC thermistor using the same | |
| JP2006188414A (ja) | 圧電磁器組成物、及び圧電セラミック電子部品 | |
| WO2012035938A1 (ja) | 半導体セラミック素子およびその製造方法 | |
| JP4915153B2 (ja) | 積層バリスタ | |
| TW201832253A (zh) | 積層陶瓷電容器及其製造方法 | |
| JP4123957B2 (ja) | 電圧依存性抵抗器 | |
| EP0548394B1 (en) | A laminated semiconductor ceramic capacitor with a grain boundary-insulated structure and a method for producing the same | |
| JP4780306B2 (ja) | 積層型サーミスタ及びその製造方法 | |
| US6627119B2 (en) | Chip type varistor and method of manufacturing the same | |
| JP2004022976A (ja) | 積層型電圧非直線抵抗体、及びその製造方法 | |
| JP2727626B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP4888264B2 (ja) | 積層型サーミスタ及びその製造方法 | |
| KR100973058B1 (ko) | 써미스터-바리스터 복합칩 소자 및 그 제조방법 | |
| WO2007108147A1 (ja) | 熱電半導体、熱電変換素子および熱電変換モジュール | |
| JP2705221B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP2005183593A (ja) | 接合型電圧依存性抵抗器およびその製造方法 | |
| JP2707706B2 (ja) | 粒界絶縁型半導体セラミックコンデンサ及びその製造方法 | |
| JP4292801B2 (ja) | 積層バリスタの製造方法 | |
| JP2850355B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JPH06251903A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2725357B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP2737280B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JPH05283209A (ja) | 積層型バリスタ | |
| JP2715529B2 (ja) | セラミックコンデンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |