CN103632784B - 一种叠层片式热压敏复合电阻器及其制备方法 - Google Patents

一种叠层片式热压敏复合电阻器及其制备方法 Download PDF

Info

Publication number
CN103632784B
CN103632784B CN201310601977.4A CN201310601977A CN103632784B CN 103632784 B CN103632784 B CN 103632784B CN 201310601977 A CN201310601977 A CN 201310601977A CN 103632784 B CN103632784 B CN 103632784B
Authority
CN
China
Prior art keywords
electrode
piezo
resistance
thermistor
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310601977.4A
Other languages
English (en)
Other versions
CN103632784A (zh
Inventor
傅邱云
周东祥
胡云香
郑志平
罗为
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201310601977.4A priority Critical patent/CN103632784B/zh
Publication of CN103632784A publication Critical patent/CN103632784A/zh
Priority to US14/320,323 priority patent/US9159477B2/en
Application granted granted Critical
Publication of CN103632784B publication Critical patent/CN103632784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49085—Thermally variable

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明公开了一种叠层片式热压敏复合电阻器及其制备方法，复合电阻器由压敏电阻部分、中间过渡层部分及热敏电阻部分叠加组成，压敏电阻部分的结构为压敏电阻瓷片—第一电极层—压敏电阻瓷片—第二电极层的交叠层压组合，第一电极层与第二电极层分别错开；热敏电阻部分的结构为：热敏电阻瓷片—第三电极层—热敏电阻瓷片—第四电极层的交叠层压组合，第三电极层与第四电极层分别错开，中间过渡层部分位于热敏电阻部分与压敏电阻部分的中间。本发明采用贱金属镍为内电极的共烧技术，可降低成本、简化制备工艺，提高器件的可靠性，减少热传导路径，加强热敏器件对压敏电阻的保护作用，同时可以实现电路的过热过电流过电压等多重保护。

Description

一种叠层片式热压敏复合电阻器及其制备方法
技术领域
本发明属于电子陶瓷元件制备技术领域，具体涉及一种叠层片式热压敏复合电阻器及其制备方法。
背景技术
电子电器正在飞速向小型化、低成本、高密集成方向发展，促使半导体敏感陶瓷元器件也逐步走向叠层片式化和多功能化。三维集成是实现无源电子器件多功能、多器件集成的最佳解决方案，需要金属内电极和陶瓷材料共烧制备。金属内电极材料在高温下极易被氧化，因此需要在还原或惰性保护气氛下进行共烧，但由于多数半导体陶瓷在这种气氛中烧结将降低甚至失去电性能，为获得优良的电性能，必须再在低于烧结温度下于空气中或氧气中对共烧体进行再氧化处理，这种方法称之为还原再氧化方法。采用这种方法制备的片式元件可以采用贱金属作为内电极，为各种功能陶瓷元件的片式化、多功能复合和降低成本提供了有效途径。
钛酸钡基正温度系数（PTC）热敏陶瓷和氧化锌基电压敏陶瓷是半导体陶瓷中最为典型的晶粒半导化和晶界反常效应相结合的敏感陶瓷材料，也是应用最为广泛的两种半导体陶瓷材料。钛酸钡基PTC热敏陶瓷具有显著的热开关特性，利用该特性可用作对异常过热及异常过电流实现自动保护、自动恢复的过载保护元件。而ZnO压敏电阻具有优异的电压非线性特性，可对IC器件及其电子电路进行过电压保护，防止因静电释放、浪涌及其它瞬态电流（如雷击等）冲击而造成的损坏。可见，ZnO压敏电阻和BaTiO3热敏电阻是两类功能互补的电路保护元件，若将它们制备成热/压敏复合元件即可同时实现过电压、过电流等综合保护，应用前景十分广阔。而且，PTC热敏电阻对压敏电阻器本身也具有保护作用，可避免压敏电阻因过负荷（例如电压波动过大、元件承受能量过大及性能退化等）导致失效甚至引发灾害，对提高电子设备的可靠性、安全性起到重要作用。
热敏／压敏多功能复合片式敏感元件，其研究最早可以追溯到1989年，但近20年来始终未取得突破。迄今热敏/压敏复合陶瓷元件的95项国际专利中，片式复合专利只有7项。1989年日本村田专利JP1152704、2005年韩国专利KR20060093628、2011年德国德恩及索恩两合股份有限公司在中国申请的专利CN102047353均是采用机械贴装的方式制备热/压敏复合元件，但是这种方法制备工艺复杂、成本昂贵、可靠性低。
发明内容
针对现有技术的以上缺陷和改进需求，本发明提供了一种叠层片式热压敏复合电阻器及其制备方法，本发明采用共烧技术，以贱金属镍为内电极制备片式热/压敏复合电阻。采用贱金属镍为内电极的共烧技术可以降低成本、简化制备工艺，实现热/压敏器件的真正复合，提高器件的可靠性，减少热传导路径，加强热敏器件对压敏电阻的保护作用，同时可以实现电路的过热过电流过电压等多重保护。
为实现上述目的，按照本发明的一个方面，提供了一种叠层片式热压敏复合电阻器的制备方法，包括：
（1）利用压敏电阻及热敏电阻的配方粉料分别流延成型生成压敏电阻流延坯片和热敏电阻流延坯片，流延坯片的厚度为20μm-60μm，其中所述压敏电阻的配方粉料为，将氧化锌（ZnO）和氧化铋（Bi2O3）混合物中掺入锰（Mn）和钴（Co）的氧化物，加入去离子水进行球磨混合后，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93%-98.7%，Bi2O3的摩尔分数为0.2%-5%，所述Mn和Co的氧化物摩尔分数均为0.01%-5%；所述热敏电阻配方粉料为,掺杂有三价稀土元素或五价金属元素的纳米或亚微米钛酸钡（BaTiO3）热敏陶瓷粉体，其中掺杂的三价稀土元素与钡（Ba）元素原子比不超过1%，掺杂的五价金属元素与钛（Ti）元素原子比不超过1%，钡（Ba）元素加上三价稀土元素与钛（Ti）元素加上五价金属元素原子比在0.99-1.01范围内；；
（2）将上述热敏电阻及压敏电阻的配方粉料，按照质量比为1:2—2：1的比例混合，球磨使其混合均匀，将混合后的粉料流延成型生成流延坯片，以用作过渡层坯片，流延坯片厚度为20μm-60μm；
（3）将压敏电阻的流延坯片与镍（Ni）电极交叠层压，然后叠压一层过渡层坯片，再在过渡层坯片上面进行热敏电阻的流延坯片与Ni电极的交叠层压，再将其等静压，将压好的坯片根据电极图案切割成需要的尺寸；
（4）将切割后的电阻器生片在空气中用500℃以下的温度处理；
（5）将处理后的电阻器在保护气氛中以850～1150℃烧结，再在氧气或空气中以500～800℃热处理，涂上端银电极，烧渗银（Ag）电极。
优选地，所述步骤（2）中的热敏陶瓷粉体通过纳米粉体制备方法制备。
优选地，所述纳米粉体制备方法具体为水热法或溶胶凝胶法。
优选地，所述步骤（1）中，在所述ZnO和Bi2O3混合物中还掺入有铝（Al）和/或铌（Nb）的氧化物，加入量不超过4mol%。
优选地，所述步骤（1）中，在所述ZnO和Bi2O3混合物中还掺入有铬（Cr），或者锑（Sb），或者硅（Si），或者钒（V）中任一种或多种的氧化物，加入量不超过8mol%。
优选地，所述步骤（1）中球磨混合的时间为3-5小时。
优选地，所述步骤（1）中热敏陶瓷粉体的平均粉体粒径不超过200nm。
按照本发明的另一方面，还提供了一种利用上述方法制备的叠层片式热压敏复合电阻器。
按照本发明的另一个方面，还提供了一种叠层片式热压敏复合电阻器，所述叠层片式热压敏复合电阻器由压敏电阻部分、中间过渡层部分及热敏电阻部分叠加组成，其中，所述压敏电阻部分的结构为压敏电阻瓷片——第一电极层——压敏电阻瓷片——第二电极层的交叠层压组合，第一电极层与第二电极层分别错开，第一电极层的露出端为热压敏复合电阻器的共用端内电极，第二电极层的露出端为压敏电阻的端头内电极；所述热敏电阻部分的结构为：热敏电阻瓷片——第三电极层——热敏电阻瓷片——第四电极层的交叠层压组合，第三电极层与第四电极层分别错开，第三电极层的露出端为热压敏复合电阻器的共用电极端，第四电极层的露出端为热敏电阻的端头内电极；所述中间过渡层部分位于所述热敏电阻部分与压敏电阻部分的中间。
优选地，所述第一电极层、第二电极层、第三电极层与第四电极层的电极材料均为镍（Ni）。
本发明具有以下优点：
（1）本发明采用共烧技术将压敏电阻与热敏电阻制备成复合元件，简化了工艺过程，降低成本；
（2）本发明将热敏电阻与压敏电阻烧成一体，缩短了压敏电阻受热后将热量传递到热敏电阻的路径和时间，有利于对压敏电阻的及时保护；
（3）本发明在热压敏电阻之间采用过渡层，可以实现热压敏电阻共烧时良好匹配；
（4）本发明采用贱金属Ni为内电极，可以大幅度降低多层片式压敏电阻器材料成本；
（5）本发明使用的热敏材料是纳米粉体，并通过添加助烧剂和控制密度，可以使其与压敏材料烧结温度和致密化速度一致，实现共烧的目的。
附图说明
图1是本发明叠层片式热压敏复合电阻器的分解示意图；
图2是本发明叠层片式热压敏复合电阻器的立体示意图；
图3是本发明所提供的叠层片式热压敏复合电阻器的制备方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明采用共烧技术，以贱金属镍为内电极制备片式热/压敏复合电阻。采用贱金属镍为内电极的共烧技术可以降低成本、简化制备工艺，实现热/压敏器件的真正复合，提高器件的可靠性，减少热传导路径，加强热敏器件对压敏电阻的保护作用。
为达到上述目的，本发明采用流延工艺分别制备出热敏和压敏陶瓷坯片，采用贱金属材料镍制备出内电极浆料，采用层压和印刷工艺制备出图一所示复合元件坯体，在保护气氛下烧结成瓷体，然后再在空气或氧气气氛下氧化。
本发明涉及到的压敏陶瓷材料是以ZnO为主要成分，Bi的氧化物以及Mn和Co的氧化物为必要添加成分，其他成分可以是Al和/或Nb的氧化物；或者Cr，或者Sb，或者Si，或者V中任一种或多种的氧化物。
本发明涉及到的热敏陶瓷材料是以BaTiO3为主要成分的纳米粉体，钇（Y）元素或三价稀土元素或五价金属元素中的一种为必要添加成分，其他成分可以是Ca、Sr、Pb、Ti、Mn、Si、B中的一种或一种以上金属氧化物。
本发明涉及到的过渡层坯片由本发明所用热敏和压敏陶瓷材料按一定比例混合而成。
保护性气氛中烧结的温度在850～1150℃之间。最佳烧结温度与组分含量相关，温度过低则未完全形成瓷体，温度过高则会减低器件电性能。然后再在氧气或空气中500～800℃加热，这样就可以制作形成叠层片式热压敏复合电阻器。
如图1所示，为本发明本发明的叠层片式热压敏复合电阻器的分解示意图，本发明的叠层片式热压敏复合电阻器的结构分为几个部分，分别是压敏电阻部分1、中间过渡层部分2和热敏电阻部分3，其中所述压敏电阻部分1的结构为：压敏电阻瓷片11——第一电极层12——压敏电阻瓷片11——第二电极层13的交叠层压组合，第一电极层12与第二电极层13分别错开，第一电极层12的露出端为热压敏复合电阻器的共用端内电极，第二电极层13的露出端为压敏电阻的端头内电极；热敏电阻部分3的结构为：热敏电阻瓷片31——第三电极层32——热敏电阻瓷片31——第四电极层33的交叠层压组合，第三电极层32与第四电极层33分别错开，第三电极层32的露出端为热压敏复合电阻器的共用电极端，第四电极层33的露出端为热敏电阻的端头内电极；热敏电阻部分3与压敏电阻部分1的中间为中间过渡层部分2。
优选地，所述第一电极层12、第二电极层13、第三电极层32与第四电极层33的电极材料均为Ni。
将图1所示的各部分结构层叠起来，并在端头涂渗银电极，就构成了叠层片式热压敏复合电阻器的立体结构，立体示意图如图2所示，根据其电极区域可将立体结构分为4个区域，即热压敏复合电阻器瓷体1A，压敏外电极2A，热敏外电极3A，共用端外电极4A。
为了制造上述叠层片式热压敏复合电阻器，下述为一种优选的制作上述叠层片式热压敏复合电阻器的实施方式，如图3所示，具体的包括以下步骤：
（1）利用压敏电阻及热敏电阻的配方粉料分别流延成型生成流延坯片，流延坯片的厚度为20μm-60μm，其中所述压敏电阻的配方粉料为，将ZnO和Bi2O3混合物中掺入Mn和Co的氧化物，加入去离子水进行球磨混合，优选地，球磨混合的时间为3-5小时，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93%-98.7%，Bi2O3的摩尔分数为0.2%-5%，所述Mn和Co的氧化物摩尔分数均为0.01%-5%；所述热敏电阻配方粉料为掺杂有三价稀土元素或五价金属元素的纳米或亚微米BaTiO3热敏陶瓷粉体，其中掺杂的三价稀土元素与钡（Ba）元素原子比不超过%，掺杂的五价金属元素与钛（Ti）元素原子比不超过1%，钡（Ba）元素加上三价稀土元素与钛（Ti）元素加上五价金属元素原子比为0.99-1.01；优选地，所述粉体的平均粒径不超过200nm；
（2）将上述热敏电阻及压敏电阻的配方粉料，按照质量比为1:2—2：1的比例混合，球磨使其混合均匀，将混合后的粉料流延成型生成流延坯片，以用作过渡层坯片，流延坯片厚度为20μm-60μm；
（3）将压敏电阻的流延坯片与Ni电极交叠层压，然后叠压一层过渡层坯片，再在过渡层坯片上面进行热敏电阻坯片与Ni电极的交叠层压，再将其等静压，将压好的生坯片用精密切割机根据电极图案切割成需要的尺寸；
（4）将切割后的电阻器生片在空气中用500℃以下的温度处理，排除生片中的有机物；
（5）将排胶后的电阻器在保护气氛中以850～1150℃烧结，再在氧气或空气中以500～800℃热处理，涂上端银电极，烧渗银电极。
优选地，所述步骤（2）中的热敏陶瓷粉体通过纳米粉体制备方法制备。
优选地，所述纳米粉体制备方法具体为水热法或溶胶凝胶法。
优选地，所述步骤（1）中，在所述ZnO和Bi2O3混合物中还掺入有Al和/或Nb的氧化物，加入量不超过4mol%。
优选地，所述步骤（1）中，在所述ZnO和Bi2O3混合物中还掺入有Cr，或者Sb，或者Si，或者V中任一种或多种的氧化物，加入量不超过8mol%。
本发明具有以下优点：
（1）本发明采用共烧技术将压敏电阻与热敏电阻制备成复合元件，简化了工艺过程，降低成本；
（2）本发明将热敏电阻与压敏电阻烧成一体，缩短了压敏电阻受热后将热量传递到热敏电阻的路径和时间，有利于对压敏电阻的及时保护；
（3）本发明在热压敏电阻之间采用过渡层，可以实现热压敏电阻共烧时良好匹配；
（4）本发明采用贱金属Ni为内电极，可以大幅度降低多层片式压敏电阻器材料成本；
（5）本发明使用的热敏材料是纳米粉体，并通过添加助烧剂和控制密度，可以使其与压敏材料烧结温度和致密化速度一致，实现共烧的目的。
本发明方法所制备出的热压敏复合元件中的压敏电阻器非线性系数可达到30以上，压敏电压小于20V；热敏电阻器升阻比可以达到3个数量级以上，热敏电阻室温电阻可以达到0.2以下。
本发明中粉料与有机溶剂的比例是常规有机流延所用比例，可根据成膜质量进行调整。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种叠层片式热压敏复合电阻器的制备方法，其特征在于，所述方法包括：
(1)利用压敏电阻及热敏电阻的配方粉料分别流延成型生成压敏电阻流延坯片和热敏电阻流延坯片，流延坯片的厚度为20μm-60μm，其中
所述压敏电阻的配方粉料为，将氧化锌(ZnO)和氧化铋(Bi2O3)混合物中掺入锰(Mn)和钴(Co)的氧化物，加入去离子水进行球磨混合后，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93％-98.7％，Bi2O3的摩尔分数为0.2％-5％，所述Mn和Co的氧化物摩尔分数均为0.01％-5％；
所述热敏电阻配方粉料为,掺杂有三价稀土元素或五价金属元素的纳米或亚微米钛酸钡(BaTiO3)热敏陶瓷粉体，其中掺杂的三价稀土元素与钡(Ba)元素原子比不超过1％，掺杂的五价金属元素与钛(Ti)元素原子比不超过1％，Ba元素加上三价稀土元素与钛(Ti)元素加上五价金属元素原子比在0.99-1.01范围内；
(2)将上述热敏电阻及压敏电阻的配方粉料，按照质量比为1:2—2：1的比例混合，球磨使其混合均匀，将混合后的粉料流延成型生成流延坯片，以用作过渡层坯片，流延坯片厚度为20μm-60μm；
(3)将压敏电阻的流延坯片与镍(Ni)电极交叠层压，然后叠压一层过渡层坯片，再在过渡层坯片上面进行热敏电阻的流延坯片与Ni电极的交叠层压，再将其等静压，将压好的坯片根据电极图案切割成需要的尺寸；
(4)将切割后的电阻器生片在空气中用500℃以下的温度处理；
(5)将处理后的电阻器在保护气氛中以850～1150℃烧结，再在氧气或空气中以500～800℃热处理，涂上端银电极，烧渗银(Ag)电极。
2.如权利要求1所述的方法，其特征在于，所述步骤(2)中的热敏陶瓷粉体通过纳米粉体制备方法制备。
3.如权利要求2所述的方法，其特征在于，所述纳米粉体制备方法具体为水热法或溶胶凝胶法。
4.如权利要求1或2所述的方法，其特征在于，所述步骤(1)中，在所述ZnO和Bi2O3混合物中还掺入有铝(Al)和/或铌(Nb)的氧化物，加入量不超过4mol％。
5.如权利要求1或2所述的方法，其特征在于，所述步骤(1)中，在所述ZnO和Bi2O3混合物中还掺入有铬(Cr)，或者锑(Sb)，或者硅(Si)，或者钒(V)中任一种或多种的氧化物，加入量不超过8mol％。
6.如权利要求1或2所述的方法，其特征在于，所述步骤(1)中球磨混合的时间为3-5小时。
7.如权利要求1或2所述的方法，其特征在于，所述步骤(1)中热敏陶瓷粉体的平均粉体粒径不超过200nm。
8.一种利用所述权利要求1至7任一项方法制备的叠层片式热压敏复合电阻器。
9.一种利用所述权利要求1至7任一项方法制备的叠层片式热压敏复合电阻器，其特征在于，所述叠层片式热压敏复合电阻器由压敏电阻部分(1)、中间过渡层部分(2)及热敏电阻部分(3)叠加组成，其中，所述压敏电阻部分(1)的结构为压敏电阻瓷片(11)——第一电极层(12)——压敏电阻瓷片(11)——第二电极层(13)的交叠层压组合，第一电极层(12)与第二电极层(13)分别错开，第一电极层(12)的露出端为热压敏复合电阻器的共用端内电极，第二电极层(13)的露出端为压敏电阻的端头内电极；所述热敏电阻部分(3)的结构为：热敏电阻瓷片(31)——第三电极层(32)——热敏电阻瓷片(31)——第四电极层(33)的交叠层压组合，第三电极层(32)与第四电极层(33)分别错开，第三电极层(32)的露出端为热压敏复合电阻器的共用电极端，第四电极层(33)的露出端为热敏电阻的端头内电极；所述中间过渡层部分(2)位于所述热敏电阻部分(3)与压敏电阻部分(1)的中间。
10.如权利要求9所述的叠层片式热压敏复合电阻器，其特征在于，所述第一电极层(12)、第二电极层(13)、第三电极层(32)与第四电极层(33)的电极材料均为镍(Ni)。
CN201310601977.4A 2013-11-23 2013-11-23 一种叠层片式热压敏复合电阻器及其制备方法 Active CN103632784B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310601977.4A CN103632784B (zh) 2013-11-23 2013-11-23 一种叠层片式热压敏复合电阻器及其制备方法
US14/320,323 US9159477B2 (en) 2013-11-23 2014-06-30 Laminated chip composite resistor combining thermistor and varistor and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310601977.4A CN103632784B (zh) 2013-11-23 2013-11-23 一种叠层片式热压敏复合电阻器及其制备方法

Publications (2)

Publication Number Publication Date
CN103632784A CN103632784A (zh) 2014-03-12
CN103632784B true CN103632784B (zh) 2016-04-13

Family

ID=50213725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310601977.4A Active CN103632784B (zh) 2013-11-23 2013-11-23 一种叠层片式热压敏复合电阻器及其制备方法

Country Status (2)

Country Link
US (1) US9159477B2 (zh)
CN (1) CN103632784B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632784B (zh) * 2013-11-23 2016-04-13 华中科技大学 一种叠层片式热压敏复合电阻器及其制备方法
CN104086170B (zh) * 2014-06-11 2015-10-28 广东风华高新科技股份有限公司 低压压敏电阻陶瓷片及其制备方法、低压压敏电阻器的制备方法
CN106033844B (zh) * 2015-03-20 2020-10-13 深圳光启高等理工研究院 陶瓷基超材料及其制造方法
CN106548840B (zh) * 2015-09-18 2018-04-24 华中科技大学 一种叠层片式ZnO压敏电阻器及其制备方法
CN105575573B (zh) * 2015-12-18 2017-12-01 深圳顺络电子股份有限公司 一种多层片式压敏电阻器及其制备方法
USD864959S1 (en) 2017-01-04 2019-10-29 Mentor Acquisition One, Llc Computer glasses
CN108109789B (zh) 2017-12-20 2020-01-21 广东爱晟电子科技有限公司 一种复合热敏电阻芯片及其制备方法
US10790075B2 (en) * 2018-04-17 2020-09-29 Avx Corporation Varistor for high temperature applications
CN112611473B (zh) * 2020-12-02 2023-04-07 句容市双诚电子有限公司 一种带ntc热敏芯片的温度传感器及其制备工艺
TWI810594B (zh) * 2021-06-28 2023-08-01 佳邦科技股份有限公司 多層式壓敏電阻及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553552A (zh) * 2003-05-27 2004-12-08 李帮庆 过压断路保护器
CN201111299Y (zh) * 2007-06-22 2008-09-03 深圳市亚特尔科技有限公司 一种复合型过热保护电阻器
CN103632784A (zh) * 2013-11-23 2014-03-12 华中科技大学 一种叠层片式热压敏复合电阻器及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981633A (en) * 1988-04-29 1991-01-01 Alfred University Process for preparing a PTC thermistor
DE4142523A1 (de) * 1991-12-21 1993-06-24 Asea Brown Boveri Widerstand mit ptc - verhalten
US5379022A (en) * 1993-05-03 1995-01-03 Fluke Corporation Thermistor device with extended operating range
DE19800470A1 (de) * 1998-01-09 1999-07-15 Abb Research Ltd Widerstandselement
US6535105B2 (en) * 2000-03-30 2003-03-18 Avx Corporation Electronic device and process of making electronic device
DE10202915A1 (de) * 2002-01-25 2003-08-21 Epcos Ag Elektrokeramisches Bauelement mit Innenelektroden
JP2004031793A (ja) * 2002-06-27 2004-01-29 Koa Corp チップ型複合部品及び複合部品の製造方法
JP4123957B2 (ja) * 2003-02-10 2008-07-23 株式会社村田製作所 電圧依存性抵抗器
TWI270195B (en) * 2003-07-30 2007-01-01 Innochips Technology Complex laminated chip element
EP1911047B1 (en) * 2005-07-29 2009-04-01 Tyco Electronics Corporation Circuit protection device having thermally coupled mov overvoltage element and pptc overcurrent element
KR100821274B1 (ko) * 2006-07-19 2008-04-10 조인셋 주식회사 칩 세라믹 전자부품
EP2019395B1 (en) * 2007-07-24 2011-09-14 TDK Corporation Stacked electronic part and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553552A (zh) * 2003-05-27 2004-12-08 李帮庆 过压断路保护器
CN201111299Y (zh) * 2007-06-22 2008-09-03 深圳市亚特尔科技有限公司 一种复合型过热保护电阻器
CN103632784A (zh) * 2013-11-23 2014-03-12 华中科技大学 一种叠层片式热压敏复合电阻器及其制备方法

Also Published As

Publication number Publication date
US20150145639A1 (en) 2015-05-28
US9159477B2 (en) 2015-10-13
CN103632784A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103632784B (zh) 一种叠层片式热压敏复合电阻器及其制备方法
TWI375665B (zh)
US9236170B2 (en) ZnO multilayer chip varistor with base metal inner electrodes and preparation method thereof
JP4988451B2 (ja) 非鉛系圧電セラミックス用焼結助剤、非鉛系圧電セラミックスおよび非鉛系圧電セラミックスの製造方法
TW201003683A (en) A method of making zinc oxide varistor
KR101150406B1 (ko) 산화물 전극 소재 및 이를 구비한 적층세라믹 전자부품
JP2004026562A (ja) 電圧非直線性抵抗体磁器組成物および電子部品
CN104341146A (zh) 一种高性能避雷器用氧化锌压敏陶瓷材料
JP3710062B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
CN106548840B (zh) 一种叠层片式ZnO压敏电阻器及其制备方法
JP2727626B2 (ja) セラミックコンデンサ及びその製造方法
JP2005022900A (ja) 電圧非直線性抵抗体磁器組成物、電子部品及び積層チップバリスタ
JP3853748B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP2697095B2 (ja) セラミックコンデンサ及びその製造方法
KR102615494B1 (ko) ZnO계 바리스터 조성물과, 그 바리스터 및 이의 제조 방법
KR102666011B1 (ko) ＺｎＯ계 바리스터 조성물과 이의 제조방법 및 바리스터
JP3930843B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP2850355B2 (ja) セラミックコンデンサ及びその製造方法
JP2725357B2 (ja) セラミックコンデンサ及びその製造方法
TWI384500B (zh) 突波吸收器的陶瓷材料配方組成及使用這種材料的突波吸收器製法
JP2006245111A (ja) ビスマス系酸化亜鉛バリスタ
JP2737280B2 (ja) セラミックコンデンサ及びその製造方法
JP2715529B2 (ja) セラミックコンデンサ及びその製造方法
JP2707707B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JPH05283209A (ja) 積層型バリスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant