JP2004031793A - チップ型複合部品及び複合部品の製造方法 - Google Patents
チップ型複合部品及び複合部品の製造方法 Download PDFInfo
- Publication number
- JP2004031793A JP2004031793A JP2002188150A JP2002188150A JP2004031793A JP 2004031793 A JP2004031793 A JP 2004031793A JP 2002188150 A JP2002188150 A JP 2002188150A JP 2002188150 A JP2002188150 A JP 2002188150A JP 2004031793 A JP2004031793 A JP 2004031793A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- forming
- thermistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【目的】サーミスタと抵抗を１チップで直列に接続した複合チップ部品及びその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにする。
【構成】アルミナ基体１の一方端部近傍に内部電極Ａ２を形成し、その上にサーミスタ層３を形成する。サーミスタ層３上部よりアルミナ基体１の他方端部側にかけて内部電極Ｂ４を形成する。アルミナ基体１上の内部電極Ｂ４を覆うように抵抗体層５を形成する。抵抗体層５上からアルミナ基体１の他方端部にかけて内部電極Ｃ６を形成し、サーミスタ層３、内部電極Ｂ４、抵抗体層５の上面露出部を保護コート７で覆い、両端部に端子電極Ａ８、端子電極Ｂ９を形成する。
【選択図】 図１
【構成】アルミナ基体１の一方端部近傍に内部電極Ａ２を形成し、その上にサーミスタ層３を形成する。サーミスタ層３上部よりアルミナ基体１の他方端部側にかけて内部電極Ｂ４を形成する。アルミナ基体１上の内部電極Ｂ４を覆うように抵抗体層５を形成する。抵抗体層５上からアルミナ基体１の他方端部にかけて内部電極Ｃ６を形成し、サーミスタ層３、内部電極Ｂ４、抵抗体層５の上面露出部を保護コート７で覆い、両端部に端子電極Ａ８、端子電極Ｂ９を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は基体上にサーミスタと抵抗素子を直列に接続してなるチップ型複合部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
一定電圧を印加する回路にて、例えばＮＴＣサーミスタを使用した場合、サーミスタを動作状態とするとサーミスタの電流が流れ、どうしても温度上昇が起きる。温度上昇が起きると、サーミスタの特性からサーミスタの抵抗値が減少するため消費電力が増加し、サーミスタ自体の自己発熱により周囲の温度検知を正確に行うことが出来なくなる。
【０００３】
即ち、消費電力（Ｗ）＝｛電圧（Ｖ）｝２／抵抗値（Ｒ）であり、温度上昇に伴って抵抗値が減少すればサーミスタに印加される電力が増加してしまう。このためますます温度上昇が進むという悪循環を引き起こしてしまう。
【０００４】
従来はこのようなサーミスタに供給される電力の増加を抑えるために直列に抵抗素子を接続して、温度上昇によるサーミスタの抵抗値減少に伴う印加電力の上昇（サーミスタの自己発熟量の上昇）を直列に接続された抵抗に電圧を分圧することにより防ぎ、温度の誤検知を防ぐ方法が取られていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来は抵抗素子とサーミスタをそれぞれ個別に用意し、例えば基板上に実装することにより直列接続を実現していた。このため、どうしてもサーミスタと抵抗素子それぞれの実装スペースが必要であり、小型化には限界があった。
【０００６】
小型化のためにひとつのチップにサーミスタと抵抗素子とを搭載するものもあったが、例えば、特開２０００−１２４００８号に記載のように、従来の積層技術ではサーミスタと抵抗素子を並列に接続することが出来るに過ぎなかった。このため、サーミスタと抵抗を直列に接続した複合チップの実現が待たれていた。
【０００７】
【課題を解決するための手段】
本発明は、上述した課題を解決することを目的としてなされたもので、サーミスタと抵抗を１チップで直列に接続した複合チップその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにすることを目的とする。そして、係る目的を達成し、上述した課題を解決する一手段として例えば以下の構成を備える。
【０００８】
即ち、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品であって、前記基体上の一方端部側に形成されたサーミスタ層と、前記基体の他方端部側に形成された抵抗体層と、前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第１の電極と、前記基体の他方端部端面から前記抵抗体層の一方面に形成される第２の電極と、前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成される第３の電極とを備え、前記第１の電極からサーミスタ層、第３の電極、抵抗体層、第２の電極が直列に接続されていることを特徴とする。
【０００９】
そして例えば、前記基体上に前記第１の電極を形成し、前記第１の電極上から前記基体中央部上に前記サーミスタ層を形成し、前記サーミスタ層上から前記基体上に前記第３の電極を形成し、前記第３の電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第２の電極を形成してなることを特徴とする。
【００１０】
また例えば、前記基体上に前記第１の電極及び前記第３の電極を形成し、前記第１の電極上から前記基体中央部上に前記サーミスタ層を形成すると共に、前記第３の電極上から前記基体中央部上に抵抗体層を形成し、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第２の電極を形成してなることを特徴とする。
【００１１】
さらに例えば、前記基体上に前記第２の電極を形成し、前記２の電極の中央部近傍から前記基体の一方端部近傍上に前記サーミスタ層を形成すると共に、前記第２の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成し、前記サーミスタ層上から前記基体一方端部上に前記第１の電極を形成し、前記抵抗体層上から前記基体の他方端部上に前記第３の電極を形成してなることを特徴とする。
【００１２】
さらにまた例えば、前記基体上に前記第１の電極、第２の電極、第３の電極をそれぞれ所定間隔をもって列状に形成し、前記１の電極と前記第２の電極をまたいで前記サーミスタ層を形成し、前記第２の電極と前記第３の電極をまたいで前記抵抗体層を形成してなることを特徴とする。
【００１３】
また例えば、さらにその上にコート層を形成して保護コートとすると共に、前記第１の電極及び前記第３の電極にそれぞれ接続された外部接続電極を形成することを特徴とする。
【００１４】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部端面から中央に延出する第１の電極を形成する第１電極形成工程と、前記１の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記サーミスタ層上から前記基体上に前記第３の電極を形成する第３電極形成工程と、前記第３の電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、前記抵抗体層上から前記基体の他方端部に前記第２の電極を形成する第２電極形成工程とを有するチップ型複合部品の製造方法であることを特徴とする。
【００１５】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部面から中央に延出する第１の電極を形成する第１電極形成工程と、前記基体の他方端部端面から中央に延出するに前記第２の電極を形成する第２電極形成工程と、前記第１の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記第３の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第２の電極を形成する第２電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【００１６】
さらにまた、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の中央部に第２の電極を形成する第２電極形成工程と、前記２の電極の中央部近傍から前記基体一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、前記第２の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成する抵抗体層形成工程と、前記サーミスタ層上から前記基体一方端部上に前記第１の電極を形成する第１電極形成工程と、前記抵抗体層上から前記基体の他方端部上に前記第３の電極を形成する第３電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【００１７】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部端面から中央に延出する第１の電極を形成する第１電極形成工程と、前記基体の中央部に第２の電極を形成する第２電極形成工程と、前記基体の他方端部面から中央に延出する第３の電極を形成する第３電極形成工程と、前記１の電極と前記第２の電極をまたいで前記サーミスタ層を形成するサーミスタ層形成工程と、前記第２の電極と前記第３の電極をまたいで前記抵抗体層を形成する抵抗体層形成工程とを有し、前記基体上に形成される前記第１の電極、第２の電極、第３の電極をそれぞれ所定間隔をもって列状に形成されることを特徴とするチップ型複合部品の製造方法とする。
【００１８】
そして例えば、上記各チップ型複合部品の製造方法において、さらにその上にコート層を形成して保護コートと形成する保護コート形成工程と、前記第１の電極及び前記第３の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
〔第１の実施の形態例〕
図１は本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図、図２は本実施の形態例の複合チップの上面図であり、図１のＡ−Ａ図断面を上面から見た図である。また、図１は図２のＢ−Ｂ面断面図である。
【００２０】
本実施の形態例では、複合チップの例として、アルミナ基体の上にサーミスタと抵抗体とを直列に接続した状態にする例を説明する。
【００２１】
図において、１は電気絶縁性を有するアルミナ基体であり、アルミナ基体１はアルミナ焼結体により形成されている。本実施の形態例では、複合チップ完成時にほぼ実装面積１．２８ｍｍ２（１．６ｍｍ×０．８ｍｍ×０．８ｍｍサイズの複合チップ）程度に成形する。
【００２２】
２はアルミナ基体１の一方端部端面より中央部にかけて形成された内部電極Ａ、３は内部電極Ａ２の端部を除く全面を覆うように形成されたサーミスタ層である。本実施の形態例のサーミスタ層３はほぼ正方形状に成形している。
【００２３】
４はサーミスタ層３の上面からアルミナ基体１の他方側にかけて形成された内部電極Ｂ、５は内部電極Ｂ４のアルミナ基体１上の部分を覆うように形成された抵抗体層であり、本実施の形態例では抵抗体層５をほぼ正方形状に成形している。
【００２４】
６は抵抗体層５の上面からアルミナ基体１の他方側端部端面まで形成された内部電極Ｃである。７はサーミスタ層３と抵抗体層５や内部電極をコートする保護コートである。このようにしてアルミナ基体１上にサーミスタ層３と抵抗体層５を内部電極により直列に接続した後、アルミナ基体１の両端部を除いて保護コート７により表面をコートすることにより経年変化などから防ぐことができる。
【００２５】
そして最後にアルミナ基体１の両端部に端子電極Ａ８と端子電極Ｂ９を形成する。端子電極Ａ８は内部電極Ａ２に接続され、端子電極Ｂ９は内部電極Ｃ６に接続されている。この結果、図３に示す接続状態となり、サーミスタと抵抗とが直列に接続された１チップ複合部品が実現する。
【００２６】
なお、本実施の形態例で用いるアルミナ基体１は、例えば９６％Ａｌ２Ｏ３のアルミナ基板を用い、基板の厚さはチップサイズに合わせて適当な厚さのものを選択することが望ましい。
【００２７】
内部電極Ａ２、Ｂ４、Ｃ６は、Ａｇ、Ａｇ／Ｐｄ，Ｐｔ、Ａｕなどの任意の貴金属をスパッタリング、スクリーン印刷などにより形成できる。例えば、Ａｇ−Ｐｄ−ガラスのメタルグレーズをスクリーン印刷などにより形成することができる。なお、内部電極をＡｕ又はＡｇで形成してもよい。
【００２８】
同じくサーミスタ層３は任意の特性を持つサーミスタペーストをスクリーン印刷などにより形成する。本実施の形態例で用いるサーミスタペーストは、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ａｌ，Ｃｕの中より特性に応じて３から４種類選択した複合酸化物を用いる。サーミスタ層３の焼成温度は８５０度Ｃ〜１３００度Ｃとすることができるが、望ましくは１０００度Ｃ以下とする。
【００２９】
焼成温度を低く設定した場合、例えば１０００度Ｃ以下であるような場合には、低温での焼結性を良くして、内部電極Ａ２やアルミナ基体１への密着性の増大を図るため、サーミスタペースト内にガラス材料を添加する。
【００３０】
具体的には、例えば以下の方法で製造する。
【００３１】
▲１▼サーミスタ成分比がＭｎ：３０〜６０ｍｏｌ％、Ｎｉ：１０〜３０ｍｏｌ％、Ｃｏ：１０〜３０ｍｏｌ％、Ｆｅ：１０〜３０ｍｏｌ％になる割合の各種金属の酸化物を原料として、溶媒には水又はアルコールを用いて湿式ボールミルにより混合してスラリーを製造する。出発原料として用いる金属酸化物としては、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３０４，Ｆｅ２０３等とすることが望ましい。
【００３２】
▲２▼混合したスラリーを乾燥工程において乾燥させて水分又はアルコールを除去した後、８００度Ｃ〜１０００度Ｃにて仮焼成を行い、原料粉末を作る。
【００３３】
▲３▼仮焼成を行った粉末を湿式ボールミルにより粉砕する。このとき溶媒は水又はアルコールを用いる。
【００３４】
▲４▼得られたスラリーを乾燥工程において乾燥させ、水分又はアルコール成分を除去した後、エチルセルロース、α一テルピネオールを加え３本ロールミルを用いてサーミスタペーストを作成する。
【００３５】
▲５▼ガラスをサーミスタペースト内に加える場合はホウ珪酸ガラス粉末をサーミスタペースト内に添加して３本ロールミルによりペースト化する。
【００３６】
以上のようにしてサーミスタペーストを製造し、このサーミスタペーストをスクリーン印刷でアルミナ基体１に形成することにより、小型でありながら性能のよいサーミスタが製造できる。
【００３７】
また、本実施の形態例の抵抗体層５は、任意の特性を持つ抵抗体ペーストをスクリーン印刷で形成するほか、抵抗体材料をスパッタリングなどにより形成してもよい。ここで用いる抵抗体材料はＲｕＯ２、ＳｎＯ２などを用いることができ、抵抗値により任意のものを選択可能である。
【００３８】
抵抗体層５をスクリーン印刷により形成する場合は、抵抗体の粉末をペースト化して用いる。この場合の抵抗体層５の焼成温度は６００度Ｃ〜１０００度Ｃとすることが望ましい。サーミスタ層３と焼成温度を同じとする場合は、サーミスタ層３と抵抗体層３（内部電極Ｂ４を含む。）を同時焼成により形成してもよい。
【００３９】
端子電極Ａ８、Ｂ９は、Ａｇ、Ａｇ／Ｐｄ、Ｎｉ／Ｃｒ，Ｃｕなどの任意の導電材料をディッピング又はスパッタリングなどにより形成し、その上にニッケル、半田又はＳｎを電界めっきなどにより形成して半田付け性を確保する。
【００４０】
保護コート７は、ガラスまたは耐熱性の樹脂のなかから任意に選択してスクリーン印刷などにより形成する。例えば、ホウ珪酸ガラスを用いたペースト又はエポキシ、ポリイミド系の樹脂を用いることができる。
【００４１】
このようにして製造した複合チップのサーミスタ特性及び抵抗素子の抵抗値特性は、サーミスタ層、抵抗層又は内部電極のレーザートリミングまたは、内部電極・構造（電間距離）により調整が可能である。
【００４２】
次に、以上に構成を説明した複合チップの製造方法を図４乃至図１２を参照して説明する。図４乃至図１２は本実施の形態例の複合チップの製造方法を説明するための図であり、各製造工程を模式的に表している。
【００４３】
図４は絶縁基板であるアルミナ基体上に内部電極Ａを形成する工程を示し、図５はその上にサーミスタ層を形成する工程を示し、図６は内部電極Ｂを形成する工程を示し、図７はその上に抵抗体層を形成する工程を示し、図８はその上に内部電極Ｃを形成する工程を示し、図９はさらにその上に保護コートを形成する工程を示し、図１０は短冊状の列状集合部品形状に切断する工程を示し、図１１はさらに端子電極を形成する工程を示し、図１２は短冊状の集合部品を各個別の複合チップ部品に切断する工程を示している。
【００４４】
まず、図４に示すように所定大きさのアルミナ焼結体の絶縁基板（以下の説明は１２個の複合チップを製造する場合の例を説明する。）１０１の上に内部電極Ａ１０２を例えばＡｇ−Ｐｄ−ガラスメタルグレーズにより印刷する。
【００４５】
続いて図５に示すように、各内部電極Ａ１０２毎に端部を除く延長部の上面にかけて先の製造方法で製造したサーミスタペースト（例えば、サーミスタ特性を有する粒径数μｍ程度の複合金属酸化物（ＣＯ２Ｏ３＋ＮｉＯ＋Ｍｎ２Ｏ３）とガラスフリットと有機質ビヒクルとの塗料）を印刷し、例えば約８５０度Ｃで焼成することにより各サーミスタ層１０３を形成する。
【００４６】
次に、図６に示すように、各サーミスタ層１０３毎にサーミスタ層１０３上面よりアルミナ基板１０１上にかけて内部電極Ｂ１０４を例えばＡｇ−Ｐｄ−ガラスメタルグレーズにより印刷する。さらに、図７に示すように、各内部電極Ｂ１０４上からアルミナ基板１０１上にかけて抵抗体ペーストを印刷して各抵抗体層１０５を形成する。
【００４７】
そして図８に示すように各抵抗体層１０５毎に抵抗体層１０５上面よりアルミナ基板１０１上にかけて内部電極Ｃ１０６を例えばＡｇ−Ｐｄ−ガラスメタルグレーズにより印刷する。そして、例えば約８５０度Ｃで焼成することにより各抵抗体層１０５を形成する。
【００４８】
なお、サーミスタ層１０３と抵抗体層１０５を同じ温度で焼成する場合には、サーミスタ層１０３形成後に焼成するのではなく、最後に一括して焼成してもよい。
【００４９】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部電極Ｃ６をレーザ光により抵抗体層１０５上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極Ｃ１０６を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【００５０】
次に、図９に示すように、各内部電極Ａ１０２と各内部電極Ｃ１０６の両端部を除く内部電極Ｂ１０４、サーミスタ層１０２、抵抗体層１０５とを被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート１０７を形成する。
【００５１】
そして図１０に示すように、各複合チップ片の長さ方向を幅方向として破線で示す部分（あらかじめ分割溝を形成していてもよい。）から絶縁基板１０１を分割して短冊様分割体１２０を得る。
【００５２】
次に、図１１に示すように、短冊様分割体１２０の幅方向の両側に連続した端子電極１０８、１０９を形成し、一方の端子電極を内部電極１０２に、他方の端子電極を内部電極Ｃ１０６とをそれぞれ接続する。端子電極１０８、１０９の形成は、Ｎｉ−Ｃｒの真空蒸着による方法、Ａｇ−Ｐｄ−ガラスメタルグレーズの塗布、焼成による方法、Ａｇを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【００５３】
最後に短冊様分割体１２０を各複合チップごとに、例えば図１２の破線位置（あらかじめ分割溝を形成していてもよい。）で切断して個別の複合チップを完成させる。
【００５４】
以上説明したように本実施の形態例によれば、アルミナ基体１の一方端部近傍に内部電極Ａ２を形成し、その上にサーミスタ層３を形成し、サーミスタ層３上部よりアルミナ基体１の他方端部側にかけて内部電極Ｂ４を形成し、アルミナ基体１上の内部電極Ｂ４を覆うように抵抗体層５を形成し、抵抗体層５上からアルミナ基体１の他方端部にかけて内部電極Ｃ６を形成し、サーミスタ層３、内部電極Ｂ４、抵抗体層５の上面露出部を保護コート７で覆い、両端部に端子電極Ａ８、端子電極Ｂ９を形成することにより、サーミスタ素子と抵抗素子を同一の小型チップ上に直列に形成することができ、サーミスタ素子の発熱による抵抗値の減少があっても、その影響を最小限に抑えることができる。
【００５５】
〔第２の実施の形態例〕
以上の説明においては、内部電極Ａ２の上にサーミスタ層３、その上に内部電極Ｂ４、その上に抵抗体層５、その上に内部電極Ｃ６というように順次重ねあわせて各層を形成する例について説明した。しかし、本発明は以上の例に限定されるものではなく、例えば内部電極Ａ２、内部電極Ｃ６を共にアルミナ基体１上に形成し、内部電極Ａ２、内部電極Ｃ６上にサーミスタ層３と抵抗体層５を形成し、サーミスタ層３と抵抗体層５上に内部電極Ｂ４を形成してもよい。このように形成することにより製造工程を簡略化できる。
【００５６】
このように形成する本発明に係る第２の実施の形態例を以下図１３及び図１４を参照して説明する。図１３は本発明に係る第２の実施の形態例の複合チップの構成を説明するための断面図、図１４は第２の実施の形態例の複合チップの上面図であり、図１３のＡ−Ａ図断面を上面から見た図である。また、図１４は図１３のＢ−Ｂ面断面図である。上述した第１の実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【００５７】
第２の実施の形態例では、まず、アルミナ基体上に第１の実施の形態例とほぼ同様形状の内部電極Ａ２を印刷する。続いて第１の実施の形態例と上面積がほぼ同様形状の内部電極Ｃ２０６を印刷する。
【００５８】
そして、次に内部電極２の上に第１の実施の形態例とほぼ同様にサーミスタペーストを印刷し、例えば約８５０度Ｃで焼成することにより各サーミスタ層３を形成する。次に内部電極Ｃ２０６の上に端部を除いた内部電極Ｃ２０６を覆うように抵抗体ペーストを印刷し、サーミスタ層２と抵抗体層２０５の少なくとも中央部上面を覆ように内部電極Ｂ２０４を印刷し、例えば約８５０度Ｃで焼成する。
【００５９】
なお、サーミスタ層３と抵抗体層２０５を同じ温度で焼成する場合には、サーミスタペースト印刷後に焼成するのではなく、内部電極Ｂ２０４印刷後に一括して焼成してもよい。
【００６０】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部抵抗Ｂ２０４を例えばレーザ光により抵抗体層１０５上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極Ｂ２０４を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【００６１】
その後各内部電極Ａ２、Ｃ２０６の両端部を除くサーミスタ層２、内部電極Ｂ２０４、抵抗体層２０５露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート２０７を形成する。
【００６２】
そして最後にアルミナ基体１の両端部に端子電極Ａ２０８と端子電極Ｂ２０９を形成する。
【００６３】
以上説明したように第２の実施の形態例によれば、電極とサーミスタ層、抵抗体層を形成するのに、３層に形成するのみで複合チップ部品を製造でき、例えば内部電極Ａ、Ｂを同時に印刷できるなど製造工程の簡略化が実現する。
【００６４】
さらに、それぞれの層の形成精度も第１の実施の形態例に比し余裕を待たせることができ、小型チップの製造に非常の大きなメリットが得られる。
【００６５】
〔第３の実施の形態例〕
以上に説明した第２の実施の形態例では、まず内部電極Ａ２と内部電極Ｃ２０６をアルミナ基体１上に印刷してその上にサーミスタ層３、抵抗体層２０５を形成し、その上に内部電極Ｂ２０４を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極Ｂを形成してもよい。最初に内部電極Ｂを形成する本発明に係る第３の実施の形態例を以下図１５及び図１６を参照して説明する。図１５は本発明に係る第３の実施の形態例の複合チップの構成を説明するための断面図、図１６は第３の実施の形態例の複合チップの上面図であり、図１５のＡ−Ａ図断面を上面から見た図である。また、図１６は図１５のＢ−Ｂ面断面図である。上述した実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【００６６】
第３の実施の形態例では、まず、アルミナ基体の中央部上に図１６に示すようにほぼ長方形状の内部電極Ｂ３０４を印刷などにより形成する。
【００６７】
続いてこの内部電極Ｂ３０４の少なくとも中央部を除く一方端部を覆うように第１の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約８５０度Ｃで焼成することによりサーミスタ層３０３を形成する。次に内部電極Ｂ３０４の他方端部を覆うように第１の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、さらに、サーミスタ層２と抵抗体層２０５の少なくとも中央部上面を覆うように内部電極Ａ３０２と内部電極Ｃ３０６を印刷し、例えば約８５０度Ｃで焼成する。
【００６８】
なお、サーミスタ層３と抵抗体層２０５を同じ温度で焼成する場合には、サーミスタペースト印刷後に焼成するのではなく、内部電極Ａ３０２と内部電極Ｃ３０６を印刷後に一括して焼成してもよい。
【００６９】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部抵抗Ｃ３０６を例えばレーザ光により抵抗体層３０５上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極Ｃ３０６を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【００７０】
その後各内部電極Ａ３０２、Ｃ３０６の両端部を除くサーミスタ層３０２、内部電極Ｂ３０４、抵抗体層３０５露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート３０７を形成する。
【００７１】
そして最後にアルミナ基体１の両端部に端子電極Ａ３０８と端子電極Ｂ３０９を形成する。
【００７２】
以上説明したように第３の実施の形態例によれば、第２の実施の形態例と同様に３層に形成するのみで複合チップ部品を製造でき、製造工程の簡略化が実現する。
【００７３】
〔第４の実施の形態例〕
以上に説明した第２の実施の形態例では、まず内部電極Ａ２と内部電極Ｃ２０６をアルミナ基体１上に印刷してその上にサーミスタ層３、抵抗体層２０５を形成し、その上に内部電極Ｂ２０４を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極Ａ、Ｂ、Ｃを形成してもよい。最初にすべての内部電極を形成する本発明に係る第４の実施の形態例を以下図１７及び図１８を参照して説明する。図１７は本発明に係る第４の実施の形態例の複合チップの構成を説明するための断面図、図１８は第４の実施の形態例の複合チップの上面図であり、図１７のＡ−Ａ図断面を上面から見た図である。また、図１７は図１８のＢ−Ｂ面断面図である。上述した実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【００７４】
第４の実施の形態例では、まず、アルミナ基体１の中央部に図１８に示すように列状に所定間隔で内部電極Ａ４０２、Ｂ４０４，Ｃ４０６を印刷などにより形成する。
【００７５】
続いてこの内部電極Ａ４０２と内部電極Ｂ４０４をまたいで第１の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約８５０度Ｃで焼成することによりサーミスタ層４０３を形成する。次に内部電極Ｂ４０４と内部電極Ｃ４０６をまたいで第１の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、例えば約８５０度Ｃで焼成する。
【００７６】
なお、サーミスタ層３と抵抗体層２０５を同じ温度で焼成する場合には、サーミスタペーストと抵抗体ペーストを連続して、又は同時に印刷し、その後に一括して焼成してもよい。
【００７７】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、例えばレーザ光により抵抗体層３０５の一部を切断し、内部電極との接触位置を（或いは接触面積を）切溝位置によって変更し、抵抗値を調整する。
【００７８】
その後サーミスタ層４０３、抵抗体層４０５、内部電極Ｂ４０４の上面露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート４０７を形成する。
【００７９】
そして最後にアルミナ基体１の両端部に端子電極Ａ４０８と端子電極Ｂ４０９を形成する。
【００８０】
以上説明したように第４の実施の形態例によれば、最初に直接アルミナ基体１上に内部電極を印刷などにより形成するため、電極の形成を平坦面に対して行えばよく、容易に形成できる。また、内部電極を一度に印刷することができ、製造工程を簡略化することができる。また、内部電極上に形成するサーミスタ層４０３と抵抗体層４０５も、内部電極の厚さがさほど厚くないため、同じく形成が容易であり、形成すべき位置精度にも余裕があり、容易に小型チップを提供できる。
【００８１】
【発明の効果】
以上説明したように本発明によれば、ひとつのチップ上にサーミスタ素子と抵抗素子を直列に形成でき、少ない占有面積で発熱などで特性が変化することの少ない高精度のサーミスタ特性を有する複合チップ部品を提供できる。
【図面の簡単な説明】
【図１】本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図２】本実施の形態例の複合チップの上面図である。
【図３】本実施の形態例の複合チップの接続状態を模式的に示した図である。
【図４】本実施の形態例の複合チップの製造方法を説明するための図である。
【図５】本実施の形態例の複合チップの製造方法を説明するための図である。
【図６】本実施の形態例の複合チップの製造方法を説明するための図である。
【図７】本実施の形態例の複合チップの製造方法を説明するための図である。
【図８】本実施の形態例の複合チップの製造方法を説明するための図である。
【図９】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１０】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１１】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１２】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１３】本発明に係る第２の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図１４】第２の実施の形態例の複合チップの上面図である。
【図１５】本発明に係る第３の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図１６】第３の実施の形態例の複合チップの上面図である。
【図１７】本発明に係る第４の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図１８】第４の実施の形態例の複合チップの上面図である。
【符号の説明】
１、１０１ アルミナ基体
２、１０２、３０２、４０２ 内部電極Ａ
３、１０３、３０３、４０３ サーミスタ層
４、１０４、２０４、３０４、４０４ 内部電極Ｂ
５、１０５、２０５、３０５、４０５ 抵抗体層
６、１０６、２０６、３０６、４０６ 内部電極Ｃ
７、１０７、２０７、３０７、４０７ 保護コート
８、１０８、２０８、３０８、４０８ 端子電極Ａ
９、１０９、２０９、３０９、４０９ 端子電極Ｂ
【発明の属する技術分野】
本発明は基体上にサーミスタと抵抗素子を直列に接続してなるチップ型複合部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
一定電圧を印加する回路にて、例えばＮＴＣサーミスタを使用した場合、サーミスタを動作状態とするとサーミスタの電流が流れ、どうしても温度上昇が起きる。温度上昇が起きると、サーミスタの特性からサーミスタの抵抗値が減少するため消費電力が増加し、サーミスタ自体の自己発熱により周囲の温度検知を正確に行うことが出来なくなる。
【０００３】
即ち、消費電力（Ｗ）＝｛電圧（Ｖ）｝２／抵抗値（Ｒ）であり、温度上昇に伴って抵抗値が減少すればサーミスタに印加される電力が増加してしまう。このためますます温度上昇が進むという悪循環を引き起こしてしまう。
【０００４】
従来はこのようなサーミスタに供給される電力の増加を抑えるために直列に抵抗素子を接続して、温度上昇によるサーミスタの抵抗値減少に伴う印加電力の上昇（サーミスタの自己発熟量の上昇）を直列に接続された抵抗に電圧を分圧することにより防ぎ、温度の誤検知を防ぐ方法が取られていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来は抵抗素子とサーミスタをそれぞれ個別に用意し、例えば基板上に実装することにより直列接続を実現していた。このため、どうしてもサーミスタと抵抗素子それぞれの実装スペースが必要であり、小型化には限界があった。
【０００６】
小型化のためにひとつのチップにサーミスタと抵抗素子とを搭載するものもあったが、例えば、特開２０００−１２４００８号に記載のように、従来の積層技術ではサーミスタと抵抗素子を並列に接続することが出来るに過ぎなかった。このため、サーミスタと抵抗を直列に接続した複合チップの実現が待たれていた。
【０００７】
【課題を解決するための手段】
本発明は、上述した課題を解決することを目的としてなされたもので、サーミスタと抵抗を１チップで直列に接続した複合チップその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにすることを目的とする。そして、係る目的を達成し、上述した課題を解決する一手段として例えば以下の構成を備える。
【０００８】
即ち、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品であって、前記基体上の一方端部側に形成されたサーミスタ層と、前記基体の他方端部側に形成された抵抗体層と、前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第１の電極と、前記基体の他方端部端面から前記抵抗体層の一方面に形成される第２の電極と、前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成される第３の電極とを備え、前記第１の電極からサーミスタ層、第３の電極、抵抗体層、第２の電極が直列に接続されていることを特徴とする。
【０００９】
そして例えば、前記基体上に前記第１の電極を形成し、前記第１の電極上から前記基体中央部上に前記サーミスタ層を形成し、前記サーミスタ層上から前記基体上に前記第３の電極を形成し、前記第３の電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第２の電極を形成してなることを特徴とする。
【００１０】
また例えば、前記基体上に前記第１の電極及び前記第３の電極を形成し、前記第１の電極上から前記基体中央部上に前記サーミスタ層を形成すると共に、前記第３の電極上から前記基体中央部上に抵抗体層を形成し、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第２の電極を形成してなることを特徴とする。
【００１１】
さらに例えば、前記基体上に前記第２の電極を形成し、前記２の電極の中央部近傍から前記基体の一方端部近傍上に前記サーミスタ層を形成すると共に、前記第２の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成し、前記サーミスタ層上から前記基体一方端部上に前記第１の電極を形成し、前記抵抗体層上から前記基体の他方端部上に前記第３の電極を形成してなることを特徴とする。
【００１２】
さらにまた例えば、前記基体上に前記第１の電極、第２の電極、第３の電極をそれぞれ所定間隔をもって列状に形成し、前記１の電極と前記第２の電極をまたいで前記サーミスタ層を形成し、前記第２の電極と前記第３の電極をまたいで前記抵抗体層を形成してなることを特徴とする。
【００１３】
また例えば、さらにその上にコート層を形成して保護コートとすると共に、前記第１の電極及び前記第３の電極にそれぞれ接続された外部接続電極を形成することを特徴とする。
【００１４】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部端面から中央に延出する第１の電極を形成する第１電極形成工程と、前記１の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記サーミスタ層上から前記基体上に前記第３の電極を形成する第３電極形成工程と、前記第３の電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、前記抵抗体層上から前記基体の他方端部に前記第２の電極を形成する第２電極形成工程とを有するチップ型複合部品の製造方法であることを特徴とする。
【００１５】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部面から中央に延出する第１の電極を形成する第１電極形成工程と、前記基体の他方端部端面から中央に延出するに前記第２の電極を形成する第２電極形成工程と、前記第１の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記第３の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第２の電極を形成する第２電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【００１６】
さらにまた、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の中央部に第２の電極を形成する第２電極形成工程と、前記２の電極の中央部近傍から前記基体一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、前記第２の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成する抵抗体層形成工程と、前記サーミスタ層上から前記基体一方端部上に前記第１の電極を形成する第１電極形成工程と、前記抵抗体層上から前記基体の他方端部上に前記第３の電極を形成する第３電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【００１７】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部端面から中央に延出する第１の電極を形成する第１電極形成工程と、前記基体の中央部に第２の電極を形成する第２電極形成工程と、前記基体の他方端部面から中央に延出する第３の電極を形成する第３電極形成工程と、前記１の電極と前記第２の電極をまたいで前記サーミスタ層を形成するサーミスタ層形成工程と、前記第２の電極と前記第３の電極をまたいで前記抵抗体層を形成する抵抗体層形成工程とを有し、前記基体上に形成される前記第１の電極、第２の電極、第３の電極をそれぞれ所定間隔をもって列状に形成されることを特徴とするチップ型複合部品の製造方法とする。
【００１８】
そして例えば、上記各チップ型複合部品の製造方法において、さらにその上にコート層を形成して保護コートと形成する保護コート形成工程と、前記第１の電極及び前記第３の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
〔第１の実施の形態例〕
図１は本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図、図２は本実施の形態例の複合チップの上面図であり、図１のＡ−Ａ図断面を上面から見た図である。また、図１は図２のＢ−Ｂ面断面図である。
【００２０】
本実施の形態例では、複合チップの例として、アルミナ基体の上にサーミスタと抵抗体とを直列に接続した状態にする例を説明する。
【００２１】
図において、１は電気絶縁性を有するアルミナ基体であり、アルミナ基体１はアルミナ焼結体により形成されている。本実施の形態例では、複合チップ完成時にほぼ実装面積１．２８ｍｍ２（１．６ｍｍ×０．８ｍｍ×０．８ｍｍサイズの複合チップ）程度に成形する。
【００２２】
２はアルミナ基体１の一方端部端面より中央部にかけて形成された内部電極Ａ、３は内部電極Ａ２の端部を除く全面を覆うように形成されたサーミスタ層である。本実施の形態例のサーミスタ層３はほぼ正方形状に成形している。
【００２３】
４はサーミスタ層３の上面からアルミナ基体１の他方側にかけて形成された内部電極Ｂ、５は内部電極Ｂ４のアルミナ基体１上の部分を覆うように形成された抵抗体層であり、本実施の形態例では抵抗体層５をほぼ正方形状に成形している。
【００２４】
６は抵抗体層５の上面からアルミナ基体１の他方側端部端面まで形成された内部電極Ｃである。７はサーミスタ層３と抵抗体層５や内部電極をコートする保護コートである。このようにしてアルミナ基体１上にサーミスタ層３と抵抗体層５を内部電極により直列に接続した後、アルミナ基体１の両端部を除いて保護コート７により表面をコートすることにより経年変化などから防ぐことができる。
【００２５】
そして最後にアルミナ基体１の両端部に端子電極Ａ８と端子電極Ｂ９を形成する。端子電極Ａ８は内部電極Ａ２に接続され、端子電極Ｂ９は内部電極Ｃ６に接続されている。この結果、図３に示す接続状態となり、サーミスタと抵抗とが直列に接続された１チップ複合部品が実現する。
【００２６】
なお、本実施の形態例で用いるアルミナ基体１は、例えば９６％Ａｌ２Ｏ３のアルミナ基板を用い、基板の厚さはチップサイズに合わせて適当な厚さのものを選択することが望ましい。
【００２７】
内部電極Ａ２、Ｂ４、Ｃ６は、Ａｇ、Ａｇ／Ｐｄ，Ｐｔ、Ａｕなどの任意の貴金属をスパッタリング、スクリーン印刷などにより形成できる。例えば、Ａｇ−Ｐｄ−ガラスのメタルグレーズをスクリーン印刷などにより形成することができる。なお、内部電極をＡｕ又はＡｇで形成してもよい。
【００２８】
同じくサーミスタ層３は任意の特性を持つサーミスタペーストをスクリーン印刷などにより形成する。本実施の形態例で用いるサーミスタペーストは、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ａｌ，Ｃｕの中より特性に応じて３から４種類選択した複合酸化物を用いる。サーミスタ層３の焼成温度は８５０度Ｃ〜１３００度Ｃとすることができるが、望ましくは１０００度Ｃ以下とする。
【００２９】
焼成温度を低く設定した場合、例えば１０００度Ｃ以下であるような場合には、低温での焼結性を良くして、内部電極Ａ２やアルミナ基体１への密着性の増大を図るため、サーミスタペースト内にガラス材料を添加する。
【００３０】
具体的には、例えば以下の方法で製造する。
【００３１】
▲１▼サーミスタ成分比がＭｎ：３０〜６０ｍｏｌ％、Ｎｉ：１０〜３０ｍｏｌ％、Ｃｏ：１０〜３０ｍｏｌ％、Ｆｅ：１０〜３０ｍｏｌ％になる割合の各種金属の酸化物を原料として、溶媒には水又はアルコールを用いて湿式ボールミルにより混合してスラリーを製造する。出発原料として用いる金属酸化物としては、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３０４，Ｆｅ２０３等とすることが望ましい。
【００３２】
▲２▼混合したスラリーを乾燥工程において乾燥させて水分又はアルコールを除去した後、８００度Ｃ〜１０００度Ｃにて仮焼成を行い、原料粉末を作る。
【００３３】
▲３▼仮焼成を行った粉末を湿式ボールミルにより粉砕する。このとき溶媒は水又はアルコールを用いる。
【００３４】
▲４▼得られたスラリーを乾燥工程において乾燥させ、水分又はアルコール成分を除去した後、エチルセルロース、α一テルピネオールを加え３本ロールミルを用いてサーミスタペーストを作成する。
【００３５】
▲５▼ガラスをサーミスタペースト内に加える場合はホウ珪酸ガラス粉末をサーミスタペースト内に添加して３本ロールミルによりペースト化する。
【００３６】
以上のようにしてサーミスタペーストを製造し、このサーミスタペーストをスクリーン印刷でアルミナ基体１に形成することにより、小型でありながら性能のよいサーミスタが製造できる。
【００３７】
また、本実施の形態例の抵抗体層５は、任意の特性を持つ抵抗体ペーストをスクリーン印刷で形成するほか、抵抗体材料をスパッタリングなどにより形成してもよい。ここで用いる抵抗体材料はＲｕＯ２、ＳｎＯ２などを用いることができ、抵抗値により任意のものを選択可能である。
【００３８】
抵抗体層５をスクリーン印刷により形成する場合は、抵抗体の粉末をペースト化して用いる。この場合の抵抗体層５の焼成温度は６００度Ｃ〜１０００度Ｃとすることが望ましい。サーミスタ層３と焼成温度を同じとする場合は、サーミスタ層３と抵抗体層３（内部電極Ｂ４を含む。）を同時焼成により形成してもよい。
【００３９】
端子電極Ａ８、Ｂ９は、Ａｇ、Ａｇ／Ｐｄ、Ｎｉ／Ｃｒ，Ｃｕなどの任意の導電材料をディッピング又はスパッタリングなどにより形成し、その上にニッケル、半田又はＳｎを電界めっきなどにより形成して半田付け性を確保する。
【００４０】
保護コート７は、ガラスまたは耐熱性の樹脂のなかから任意に選択してスクリーン印刷などにより形成する。例えば、ホウ珪酸ガラスを用いたペースト又はエポキシ、ポリイミド系の樹脂を用いることができる。
【００４１】
このようにして製造した複合チップのサーミスタ特性及び抵抗素子の抵抗値特性は、サーミスタ層、抵抗層又は内部電極のレーザートリミングまたは、内部電極・構造（電間距離）により調整が可能である。
【００４２】
次に、以上に構成を説明した複合チップの製造方法を図４乃至図１２を参照して説明する。図４乃至図１２は本実施の形態例の複合チップの製造方法を説明するための図であり、各製造工程を模式的に表している。
【００４３】
図４は絶縁基板であるアルミナ基体上に内部電極Ａを形成する工程を示し、図５はその上にサーミスタ層を形成する工程を示し、図６は内部電極Ｂを形成する工程を示し、図７はその上に抵抗体層を形成する工程を示し、図８はその上に内部電極Ｃを形成する工程を示し、図９はさらにその上に保護コートを形成する工程を示し、図１０は短冊状の列状集合部品形状に切断する工程を示し、図１１はさらに端子電極を形成する工程を示し、図１２は短冊状の集合部品を各個別の複合チップ部品に切断する工程を示している。
【００４４】
まず、図４に示すように所定大きさのアルミナ焼結体の絶縁基板（以下の説明は１２個の複合チップを製造する場合の例を説明する。）１０１の上に内部電極Ａ１０２を例えばＡｇ−Ｐｄ−ガラスメタルグレーズにより印刷する。
【００４５】
続いて図５に示すように、各内部電極Ａ１０２毎に端部を除く延長部の上面にかけて先の製造方法で製造したサーミスタペースト（例えば、サーミスタ特性を有する粒径数μｍ程度の複合金属酸化物（ＣＯ２Ｏ３＋ＮｉＯ＋Ｍｎ２Ｏ３）とガラスフリットと有機質ビヒクルとの塗料）を印刷し、例えば約８５０度Ｃで焼成することにより各サーミスタ層１０３を形成する。
【００４６】
次に、図６に示すように、各サーミスタ層１０３毎にサーミスタ層１０３上面よりアルミナ基板１０１上にかけて内部電極Ｂ１０４を例えばＡｇ−Ｐｄ−ガラスメタルグレーズにより印刷する。さらに、図７に示すように、各内部電極Ｂ１０４上からアルミナ基板１０１上にかけて抵抗体ペーストを印刷して各抵抗体層１０５を形成する。
【００４７】
そして図８に示すように各抵抗体層１０５毎に抵抗体層１０５上面よりアルミナ基板１０１上にかけて内部電極Ｃ１０６を例えばＡｇ−Ｐｄ−ガラスメタルグレーズにより印刷する。そして、例えば約８５０度Ｃで焼成することにより各抵抗体層１０５を形成する。
【００４８】
なお、サーミスタ層１０３と抵抗体層１０５を同じ温度で焼成する場合には、サーミスタ層１０３形成後に焼成するのではなく、最後に一括して焼成してもよい。
【００４９】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部電極Ｃ６をレーザ光により抵抗体層１０５上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極Ｃ１０６を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【００５０】
次に、図９に示すように、各内部電極Ａ１０２と各内部電極Ｃ１０６の両端部を除く内部電極Ｂ１０４、サーミスタ層１０２、抵抗体層１０５とを被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート１０７を形成する。
【００５１】
そして図１０に示すように、各複合チップ片の長さ方向を幅方向として破線で示す部分（あらかじめ分割溝を形成していてもよい。）から絶縁基板１０１を分割して短冊様分割体１２０を得る。
【００５２】
次に、図１１に示すように、短冊様分割体１２０の幅方向の両側に連続した端子電極１０８、１０９を形成し、一方の端子電極を内部電極１０２に、他方の端子電極を内部電極Ｃ１０６とをそれぞれ接続する。端子電極１０８、１０９の形成は、Ｎｉ−Ｃｒの真空蒸着による方法、Ａｇ−Ｐｄ−ガラスメタルグレーズの塗布、焼成による方法、Ａｇを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【００５３】
最後に短冊様分割体１２０を各複合チップごとに、例えば図１２の破線位置（あらかじめ分割溝を形成していてもよい。）で切断して個別の複合チップを完成させる。
【００５４】
以上説明したように本実施の形態例によれば、アルミナ基体１の一方端部近傍に内部電極Ａ２を形成し、その上にサーミスタ層３を形成し、サーミスタ層３上部よりアルミナ基体１の他方端部側にかけて内部電極Ｂ４を形成し、アルミナ基体１上の内部電極Ｂ４を覆うように抵抗体層５を形成し、抵抗体層５上からアルミナ基体１の他方端部にかけて内部電極Ｃ６を形成し、サーミスタ層３、内部電極Ｂ４、抵抗体層５の上面露出部を保護コート７で覆い、両端部に端子電極Ａ８、端子電極Ｂ９を形成することにより、サーミスタ素子と抵抗素子を同一の小型チップ上に直列に形成することができ、サーミスタ素子の発熱による抵抗値の減少があっても、その影響を最小限に抑えることができる。
【００５５】
〔第２の実施の形態例〕
以上の説明においては、内部電極Ａ２の上にサーミスタ層３、その上に内部電極Ｂ４、その上に抵抗体層５、その上に内部電極Ｃ６というように順次重ねあわせて各層を形成する例について説明した。しかし、本発明は以上の例に限定されるものではなく、例えば内部電極Ａ２、内部電極Ｃ６を共にアルミナ基体１上に形成し、内部電極Ａ２、内部電極Ｃ６上にサーミスタ層３と抵抗体層５を形成し、サーミスタ層３と抵抗体層５上に内部電極Ｂ４を形成してもよい。このように形成することにより製造工程を簡略化できる。
【００５６】
このように形成する本発明に係る第２の実施の形態例を以下図１３及び図１４を参照して説明する。図１３は本発明に係る第２の実施の形態例の複合チップの構成を説明するための断面図、図１４は第２の実施の形態例の複合チップの上面図であり、図１３のＡ−Ａ図断面を上面から見た図である。また、図１４は図１３のＢ−Ｂ面断面図である。上述した第１の実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【００５７】
第２の実施の形態例では、まず、アルミナ基体上に第１の実施の形態例とほぼ同様形状の内部電極Ａ２を印刷する。続いて第１の実施の形態例と上面積がほぼ同様形状の内部電極Ｃ２０６を印刷する。
【００５８】
そして、次に内部電極２の上に第１の実施の形態例とほぼ同様にサーミスタペーストを印刷し、例えば約８５０度Ｃで焼成することにより各サーミスタ層３を形成する。次に内部電極Ｃ２０６の上に端部を除いた内部電極Ｃ２０６を覆うように抵抗体ペーストを印刷し、サーミスタ層２と抵抗体層２０５の少なくとも中央部上面を覆ように内部電極Ｂ２０４を印刷し、例えば約８５０度Ｃで焼成する。
【００５９】
なお、サーミスタ層３と抵抗体層２０５を同じ温度で焼成する場合には、サーミスタペースト印刷後に焼成するのではなく、内部電極Ｂ２０４印刷後に一括して焼成してもよい。
【００６０】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部抵抗Ｂ２０４を例えばレーザ光により抵抗体層１０５上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極Ｂ２０４を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【００６１】
その後各内部電極Ａ２、Ｃ２０６の両端部を除くサーミスタ層２、内部電極Ｂ２０４、抵抗体層２０５露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート２０７を形成する。
【００６２】
そして最後にアルミナ基体１の両端部に端子電極Ａ２０８と端子電極Ｂ２０９を形成する。
【００６３】
以上説明したように第２の実施の形態例によれば、電極とサーミスタ層、抵抗体層を形成するのに、３層に形成するのみで複合チップ部品を製造でき、例えば内部電極Ａ、Ｂを同時に印刷できるなど製造工程の簡略化が実現する。
【００６４】
さらに、それぞれの層の形成精度も第１の実施の形態例に比し余裕を待たせることができ、小型チップの製造に非常の大きなメリットが得られる。
【００６５】
〔第３の実施の形態例〕
以上に説明した第２の実施の形態例では、まず内部電極Ａ２と内部電極Ｃ２０６をアルミナ基体１上に印刷してその上にサーミスタ層３、抵抗体層２０５を形成し、その上に内部電極Ｂ２０４を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極Ｂを形成してもよい。最初に内部電極Ｂを形成する本発明に係る第３の実施の形態例を以下図１５及び図１６を参照して説明する。図１５は本発明に係る第３の実施の形態例の複合チップの構成を説明するための断面図、図１６は第３の実施の形態例の複合チップの上面図であり、図１５のＡ−Ａ図断面を上面から見た図である。また、図１６は図１５のＢ−Ｂ面断面図である。上述した実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【００６６】
第３の実施の形態例では、まず、アルミナ基体の中央部上に図１６に示すようにほぼ長方形状の内部電極Ｂ３０４を印刷などにより形成する。
【００６７】
続いてこの内部電極Ｂ３０４の少なくとも中央部を除く一方端部を覆うように第１の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約８５０度Ｃで焼成することによりサーミスタ層３０３を形成する。次に内部電極Ｂ３０４の他方端部を覆うように第１の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、さらに、サーミスタ層２と抵抗体層２０５の少なくとも中央部上面を覆うように内部電極Ａ３０２と内部電極Ｃ３０６を印刷し、例えば約８５０度Ｃで焼成する。
【００６８】
なお、サーミスタ層３と抵抗体層２０５を同じ温度で焼成する場合には、サーミスタペースト印刷後に焼成するのではなく、内部電極Ａ３０２と内部電極Ｃ３０６を印刷後に一括して焼成してもよい。
【００６９】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部抵抗Ｃ３０６を例えばレーザ光により抵抗体層３０５上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極Ｃ３０６を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【００７０】
その後各内部電極Ａ３０２、Ｃ３０６の両端部を除くサーミスタ層３０２、内部電極Ｂ３０４、抵抗体層３０５露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート３０７を形成する。
【００７１】
そして最後にアルミナ基体１の両端部に端子電極Ａ３０８と端子電極Ｂ３０９を形成する。
【００７２】
以上説明したように第３の実施の形態例によれば、第２の実施の形態例と同様に３層に形成するのみで複合チップ部品を製造でき、製造工程の簡略化が実現する。
【００７３】
〔第４の実施の形態例〕
以上に説明した第２の実施の形態例では、まず内部電極Ａ２と内部電極Ｃ２０６をアルミナ基体１上に印刷してその上にサーミスタ層３、抵抗体層２０５を形成し、その上に内部電極Ｂ２０４を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極Ａ、Ｂ、Ｃを形成してもよい。最初にすべての内部電極を形成する本発明に係る第４の実施の形態例を以下図１７及び図１８を参照して説明する。図１７は本発明に係る第４の実施の形態例の複合チップの構成を説明するための断面図、図１８は第４の実施の形態例の複合チップの上面図であり、図１７のＡ−Ａ図断面を上面から見た図である。また、図１７は図１８のＢ−Ｂ面断面図である。上述した実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【００７４】
第４の実施の形態例では、まず、アルミナ基体１の中央部に図１８に示すように列状に所定間隔で内部電極Ａ４０２、Ｂ４０４，Ｃ４０６を印刷などにより形成する。
【００７５】
続いてこの内部電極Ａ４０２と内部電極Ｂ４０４をまたいで第１の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約８５０度Ｃで焼成することによりサーミスタ層４０３を形成する。次に内部電極Ｂ４０４と内部電極Ｃ４０６をまたいで第１の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、例えば約８５０度Ｃで焼成する。
【００７６】
なお、サーミスタ層３と抵抗体層２０５を同じ温度で焼成する場合には、サーミスタペーストと抵抗体ペーストを連続して、又は同時に印刷し、その後に一括して焼成してもよい。
【００７７】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、例えばレーザ光により抵抗体層３０５の一部を切断し、内部電極との接触位置を（或いは接触面積を）切溝位置によって変更し、抵抗値を調整する。
【００７８】
その後サーミスタ層４０３、抵抗体層４０５、内部電極Ｂ４０４の上面露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約１３０度Ｃで樹脂を硬化させ保護コート４０７を形成する。
【００７９】
そして最後にアルミナ基体１の両端部に端子電極Ａ４０８と端子電極Ｂ４０９を形成する。
【００８０】
以上説明したように第４の実施の形態例によれば、最初に直接アルミナ基体１上に内部電極を印刷などにより形成するため、電極の形成を平坦面に対して行えばよく、容易に形成できる。また、内部電極を一度に印刷することができ、製造工程を簡略化することができる。また、内部電極上に形成するサーミスタ層４０３と抵抗体層４０５も、内部電極の厚さがさほど厚くないため、同じく形成が容易であり、形成すべき位置精度にも余裕があり、容易に小型チップを提供できる。
【００８１】
【発明の効果】
以上説明したように本発明によれば、ひとつのチップ上にサーミスタ素子と抵抗素子を直列に形成でき、少ない占有面積で発熱などで特性が変化することの少ない高精度のサーミスタ特性を有する複合チップ部品を提供できる。
【図面の簡単な説明】
【図１】本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図２】本実施の形態例の複合チップの上面図である。
【図３】本実施の形態例の複合チップの接続状態を模式的に示した図である。
【図４】本実施の形態例の複合チップの製造方法を説明するための図である。
【図５】本実施の形態例の複合チップの製造方法を説明するための図である。
【図６】本実施の形態例の複合チップの製造方法を説明するための図である。
【図７】本実施の形態例の複合チップの製造方法を説明するための図である。
【図８】本実施の形態例の複合チップの製造方法を説明するための図である。
【図９】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１０】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１１】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１２】本実施の形態例の複合チップの製造方法を説明するための図である。
【図１３】本発明に係る第２の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図１４】第２の実施の形態例の複合チップの上面図である。
【図１５】本発明に係る第３の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図１６】第３の実施の形態例の複合チップの上面図である。
【図１７】本発明に係る第４の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図１８】第４の実施の形態例の複合チップの上面図である。
【符号の説明】
１、１０１ アルミナ基体
２、１０２、３０２、４０２ 内部電極Ａ
３、１０３、３０３、４０３ サーミスタ層
４、１０４、２０４、３０４、４０４ 内部電極Ｂ
５、１０５、２０５、３０５、４０５ 抵抗体層
６、１０６、２０６、３０６、４０６ 内部電極Ｃ
７、１０７、２０７、３０７、４０７ 保護コート
８、１０８、２０８、３０８、４０８ 端子電極Ａ
９、１０９、２０９、３０９、４０９ 端子電極Ｂ
Claims (11)
- 絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品であって、
前記基体上の一方端部側に形成されたサーミスタ層と、
前記基体の他方端部側に形成された抵抗体層と、
前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第１の電極と、
前記基体の他方端部端面から前記抵抗体層の一方面に形成される第２の電極と、
前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成される第３の電極とを備え、前記第１の電極からサーミスタ層、第３の電極、抵抗体層、第２の電極が直列に接続されていることを特徴とするチップ型複合部品。 - 前記基体上に前記第１の電極を形成し、前記１の電極上から前記基体中央部上に前記サーミスタ層を形成し、前記サーミスタ層上から前記基体上に前記第３電極を形成し、前記第３の電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第２の電極を形成してなることを特徴とする請求項１記載のチップ型複合部品。
- 前記基体上に前記第１の電極及び前記第２の電極を形成し、前記１の電極上から前記基体中央部上に前記サーミスタ層を形成すると共に、前記第２の電極上から前記基体中央部上に抵抗体層を形成し、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第３の電極を形成してなることを特徴とする請求項１記載のチップ型複合部品。
- 前記基体上に前記第３の電極を形成し、前記３の電極の中央部近傍から前記基体の一方端部近傍上に前記サーミスタ層を形成すると共に、前記第３の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成し、前記サーミスタ層上から前記基体一方端部上に前記第１の電極を形成し、前記抵抗体層上から前記基体の他方端部上に前記第２の電極を形成してなることを特徴とする請求項１記載のチップ型複合部品。
- 前記基体上に前記第１の電極、第２の電極、第３の電極をそれぞれ所定間隔をもって列状に形成し、前記１の電極と前記第３の電極をまたいで前記サーミスタ層を形成し、前記第２の電極と前記第３の電極をまたいで前記抵抗体層を形成してなることを特徴とする請求項１記載のチップ型複合部品。
- さらにその上にコート層を形成して保護コートとすると共に、前記第１の電極及び前記第２の電極にそれぞれ接続された外部接続電極を形成することを特徴とする請求項１乃至請求項５のいずれかに記載の複合チップ型部品。
- 絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、
前記基体の一方端部端面から中央に延出する第１の電極を形成する第１電極形成工程と、
前記１の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、
前記サーミスタ層上から前記基体上に前記第３の電極を形成する第３電極形成工程と、
前記第３の電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、
前記抵抗体層上から前記基体の他方端部に前記第２の電極を形成する第２電極形成工程とを有することを特徴とするチップ型複合部品の製造方法。 - 絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、
前記基体の一方端部面から中央に延出する第１の電極を形成する第１電極形成工程と、
前記基体の他方端部端面から中央に延出するに前記第３の電極を形成する第３電極形成工程と、
前記１の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、
前記第２の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、
前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第３の電極を形成する第３電極形成工程を有することを特徴とするチップ型複合部品の製造方法。 - 絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、
前記基体の中央部に第３の電極を形成する第３電極形成工程と、
前記第３の電極の中央部近傍から前記基体の一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、
前記第３の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成する抵抗体層形成工程と、
前記サーミスタ層上から前記基体一方端部上に前記第１の電極を形成する第１電極形成工程と、
前記抵抗体層上から前記基体の他方端部上に前記第２の電極を形成する第２電極形成工程を有することを特徴とするチップ型複合部品の製造方法。 - 絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、
前記基体の一方端部端面から中央に延出する第１の電極を形成する第１電極形成工程と、
前記基体の中央部に第３の電極を形成する第３電極形成工程と、
前記基体の他方端部面から中央に延出する第２の電極を形成する第２電極形成工程と、
前記第１の電極と前記第３の電極をまたいで前記サーミスタ層を形成するサーミスタ層形成工程と、
前記第２の電極と前記第３の電極をまたいで前記抵抗体層を形成する抵抗体層形成工程とを有し、
前記基体上に形成される前記第１の電極、第２の電極、第３の電極をそれぞれ所定間隔をもって列状に形成することを特徴とするチップ型複合部品の製造方法。 - さらにその上にコート層を形成して保護コートと形成する保護コート形成工程と、
前記第１の電極及び前記第２の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程とを備えることを特徴とする請求項７乃至請求項１０のいずれかに記載のチップ型複合部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188150A JP2004031793A (ja) | 2002-06-27 | 2002-06-27 | チップ型複合部品及び複合部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188150A JP2004031793A (ja) | 2002-06-27 | 2002-06-27 | チップ型複合部品及び複合部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031793A true JP2004031793A (ja) | 2004-01-29 |
Family
ID=31182982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002188150A Withdrawn JP2004031793A (ja) | 2002-06-27 | 2002-06-27 | チップ型複合部品及び複合部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103632784A (zh) * | 2013-11-23 | 2014-03-12 | 华中科技大学 | 一种叠层片式热压敏复合电阻器及其制备方法 |
-
2002
- 2002-06-27 JP JP2002188150A patent/JP2004031793A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103632784A (zh) * | 2013-11-23 | 2014-03-12 | 华中科技大学 | 一种叠层片式热压敏复合电阻器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0829886B1 (en) | Chip resistor and a method of producing the same | |
| US9754705B2 (en) | Resistor, method of manufacturing the same, and board having the same | |
| US7277003B2 (en) | Electrostatic discharge protection component | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| EP3109868B1 (en) | Preparation method for electronic components with an alloy electrode layer | |
| JP5221794B1 (ja) | 静電気保護素子とその製造方法 | |
| JP2000277306A (ja) | 積層チップ型バリスタ | |
| JP2004031800A (ja) | チップ型複合部品及び複合部品の製造方法 | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| JP2004031793A (ja) | チップ型複合部品及び複合部品の製造方法 | |
| JPS643323B2 (ja) | ||
| JP2004031796A (ja) | チップ型複合部品及び複合部品の製造方法 | |
| JP2004031795A (ja) | チップ型複合部品及び複合部品の製造方法 | |
| JP2004031794A (ja) | チップ型複合部品及び複合部品の製造方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JP2008218619A (ja) | 低抵抗チップ抵抗器およびその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2001110601A (ja) | 抵抗器およびその製造方法 | |
| JP2007095926A (ja) | チップ抵抗器 | |
| JP2005191406A (ja) | チップ抵抗器およびその製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPS6145464Y2 (ja) | ||
| JP2003289001A (ja) | 厚膜電子部品 | |
| WO1997050094A1 (fr) | Resistance pastille a faible resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |