JP2007004514A - 人工神経回路 - Google Patents
人工神経回路 Download PDFInfo
- Publication number
- JP2007004514A JP2007004514A JP2005184353A JP2005184353A JP2007004514A JP 2007004514 A JP2007004514 A JP 2007004514A JP 2005184353 A JP2005184353 A JP 2005184353A JP 2005184353 A JP2005184353 A JP 2005184353A JP 2007004514 A JP2007004514 A JP 2007004514A
- Authority
- JP
- Japan
- Prior art keywords
- artificial neural
- circuit unit
- learning
- internal node
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 入力信号Inの入力履歴を記憶する学習回路部10と、学習回路部10に接続された出力回路部20と、学習回路部10の入力履歴をリセットするリセット回路部30とを備える。学習回路部10は、入力履歴に応じて出力回路部20に含まれる内部ノードAの電位変動特性を変化させ、出力回路部20は、内部ノードAの電位がしきい値を超えた場合に出力動作を開始する。学習回路部10は、内部ノードAに接続された可変抵抗素子を含んでいることが好ましく、可変抵抗素子は、カルコゲナイド材料を含む相変化材料によって構成されていることが好ましい。本発明によれば、入力信号の入力履歴に応じた出力動作、例えば発振動作などが行われることから、実際の神経回路により近い動作を行うことが可能となる。
【選択図】 図2
Description
11 可変抵抗素子
12 入力スイッチ
20 出力回路部
21〜23 インバータ
24 トランジスタ
25,28 コンデンサ
27,26 抵抗
30 リセット回路部
31 リセット用スイッチ
32 切断用スイッチ
A,B 内部ノード
C 出力ノード
Claims (18)
- 入力信号の入力履歴を記憶する学習回路部と、前記学習回路部に接続された出力回路部とを備え、前記学習回路部は、前記入力履歴に応じて前記出力回路部に含まれる内部ノードの電位変動特性を変化させ、前記出力回路部は、前記内部ノードの電位がしきい値を超えた場合に出力動作を開始することを特徴とする人工神経回路。
- 前記学習回路部は、前記入力信号が活性化したことに応答して前記内部ノードの電位を変化させることを特徴とする請求項1に記載の人工神経回路。
- 前記学習回路部は、前記入力履歴に応じて、前記入力信号の活性化に応答した前記内部ノードの電位変化速度を変化させることを特徴とする請求項2に記載の人工神経回路。
- 前記学習回路部は、前記内部ノードと所定の電源電位との間に接続された可変抵抗素子を含んでいることを特徴とする請求項1乃至3のいずれか1項に記載の人工神経回路。
- 前記可変抵抗素子は、カルコゲナイド材料を含む相変化材料によって構成されていることを特徴とする請求項4に記載の人工神経回路。
- 前記学習回路部は、前記可変抵抗素子に対して直列接続された入力スイッチをさらに含み、前記入力スイッチの制御端子には前記入力信号が供給されることを特徴とする請求項5に記載の人工神経回路。
- 前記学習回路部の前記入力履歴をリセットするリセット回路部をさらに備えることを特徴とする請求項4乃至6のいずれか1項に記載の人工神経回路。
- 前記リセット回路部は、前記可変抵抗素子にリセット電流を供給するためのリセット用スイッチと、前記学習回路部と前記出力回路部を切断するための切断用スイッチとを含んでいることを特徴とする請求項7に記載の人工神経回路。
- 前記出力回路部は、前記内部ノードの電位がしきい値を超えた場合に、発振動作を開始することを特徴とする請求項1乃至8のいずれか1項に記載の人工神経回路。
- 前記出力回路部は、前記内部ノードの電位がしきい値を超えた場合に、出力信号の論理レベルを反転させることを特徴とする請求項1乃至8のいずれか1項に記載の人工神経回路。
- 内部ノードの電位がしきい値を超えた場合に出力動作を開始する人工神経回路であって、前記内部ノードと第1の電源電位との間に直列に接続された可変抵抗素子及び入力スイッチと、前記内部ノードと第2の電源電位との間に接続された容量素子とを備えることを特徴とする人工神経回路。
- 前記可変抵抗素子は、カルコゲナイド材料を含む相変化材料によって構成されていることを特徴とする請求項11に記載の人工神経回路。
- 第3の電源電位と前記可変抵抗素子との間に接続されたリセット用スイッチと、前記内部ノードと前記可変抵抗素子との間に接続された切断用スイッチとをさらに備えることを特徴とする請求項11又は12のいずれか1項に記載の人工神経回路。
- 前記リセット用スイッチと前記切断用スイッチは、相補的に導通状態となることを特徴とする請求項13に記載の人工神経回路。
- コンデンサと、入力信号の積分量に応じて前記コンデンサからの放電速度又は前記コンデンサへの充電速度が変化する学習回路部と、前記コンデンサの電圧がしきい値を超えた場合に活性化される手段とを備えることを特徴とする人工神経回路。
- 前記学習回路部は、抵抗値が前記入力信号の積分量に応じた値をとる可変抵抗素子を含むことを特徴とする請求項15に記載の人工神経回路。
- 前記手段が活性化されると、前記入力信号が非活性化されるまで発振動作をおこなうことを特徴とする請求項15又は16に記載の人工神経回路。
- 前記手段が活性化されると、前記入力信号が非活性化されるまで出力信号を反転させることを特徴とする請求項15又は16に記載の人工神経回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184353A JP4728055B2 (ja) | 2005-06-24 | 2005-06-24 | 人工神経回路 |
US11/473,127 US7548894B2 (en) | 2005-06-24 | 2006-06-23 | Artificial neural network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184353A JP4728055B2 (ja) | 2005-06-24 | 2005-06-24 | 人工神経回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007004514A true JP2007004514A (ja) | 2007-01-11 |
JP4728055B2 JP4728055B2 (ja) | 2011-07-20 |
Family
ID=37568776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005184353A Expired - Fee Related JP4728055B2 (ja) | 2005-06-24 | 2005-06-24 | 人工神経回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7548894B2 (ja) |
JP (1) | JP4728055B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008152908A1 (ja) * | 2007-06-14 | 2008-12-18 | Sony Corporation | 抵抗素子、ニューロン素子、及びニューラルネットワーク情報処理装置 |
JP2009282782A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
JP2010146514A (ja) * | 2008-12-22 | 2010-07-01 | Sharp Corp | 情報処理装置及びこれを用いたニューラルネットワーク回路 |
JP2012527668A (ja) * | 2009-05-21 | 2012-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相変化メモリを用いたスパイク・タイミング依存可塑性を有する電子学習シナプス |
JP2012527669A (ja) * | 2009-05-21 | 2012-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・スイッチング素子を用いたスパイク・タイミング依存可塑性を有する電子学習シナプス |
JP2013122760A (ja) * | 2011-12-09 | 2013-06-20 | Samsung Electronics Co Ltd | スパイクニューロン基盤のワーキングメモリ装置 |
WO2013108299A1 (ja) * | 2012-01-20 | 2013-07-25 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
WO2013111200A1 (ja) * | 2012-01-23 | 2013-08-01 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
US9361577B2 (en) | 2013-09-09 | 2016-06-07 | Kabushiki Kaisha Toshiba | Processing device and computation device |
KR101806833B1 (ko) | 2015-12-31 | 2017-12-11 | 인천대학교 산학협력단 | 인공 신경망의 희소 활동을 활용하는 동기 직접 회로의 소비 전력 절감 장치 및 방법 |
US11580374B2 (en) | 2016-04-11 | 2023-02-14 | Universite De Lille | Artificial neuron |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8031517B2 (en) * | 2008-07-30 | 2011-10-04 | Samsung Electronics Co., Ltd. | Memory device, memory system having the same, and programming method of a memory cell |
US8990132B2 (en) | 2010-01-19 | 2015-03-24 | James Ting-Ho Lo | Artificial neural networks based on a low-order model of biological neural networks |
FR2977077B1 (fr) * | 2011-06-27 | 2013-08-02 | Commissariat Energie Atomique | Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase |
US8903746B2 (en) * | 2012-03-22 | 2014-12-02 | Audrey Kudritskiy | System and method for viewing, modifying, storing, and running artificial neural network components |
JP5659361B1 (ja) | 2013-07-04 | 2015-01-28 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク回路、およびその学習方法 |
US10318861B2 (en) | 2015-06-17 | 2019-06-11 | International Business Machines Corporation | Artificial neuron apparatus |
US10949737B2 (en) | 2016-07-13 | 2021-03-16 | Samsung Electronics Co., Ltd. | Method for neural network and apparatus performing same method |
US9852790B1 (en) | 2016-10-26 | 2017-12-26 | International Business Machines Corporation | Circuit methodology for highly linear and symmetric resistive processing unit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0589268A (ja) * | 1991-09-26 | 1993-04-09 | Hitachi Ltd | 神経回路素子 |
JPH0621531A (ja) * | 1992-07-01 | 1994-01-28 | Rohm Co Ltd | ニューロ素子 |
JPH0721139A (ja) * | 1993-06-30 | 1995-01-24 | Takayama:Kk | 信号統合回路 |
JP2003163332A (ja) * | 2001-06-22 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004133798A (ja) * | 2002-10-11 | 2004-04-30 | Honda Motor Co Ltd | 神経回路素子および神経回路学習装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2595051B2 (ja) * | 1988-07-01 | 1997-03-26 | 株式会社日立製作所 | 半導体集積回路 |
EP0384689B1 (en) * | 1989-02-20 | 1997-12-29 | Fujitsu Limited | A learning system and learning method for a data processing apparatus |
US5247206A (en) * | 1992-03-12 | 1993-09-21 | Intel Corporation | Neural network accommodating parallel synaptic weight adjustments in a single cycle |
JPH06266867A (ja) | 1993-03-16 | 1994-09-22 | Hitachi Ltd | シナプス回路およびそれを用いたニューロコンピュータ |
JPH06290286A (ja) | 1993-04-06 | 1994-10-18 | Ricoh Co Ltd | シナプス回路 |
KR970007006B1 (ko) | 1993-08-31 | 1997-05-01 | 한국전자통신연구원 | 인공 신경 회로와 패턴 분리 및 인식용 발진 신경 망의 구조 |
US7277758B2 (en) * | 1998-08-05 | 2007-10-02 | Neurovista Corporation | Methods and systems for predicting future symptomatology in a patient suffering from a neurological or psychiatric disorder |
JP2003108914A (ja) | 2001-10-02 | 2003-04-11 | Matsushita Electric Ind Co Ltd | シナプス回路及びこれを用いたニューロ回路 |
JP2003223790A (ja) | 2001-11-26 | 2003-08-08 | Eng Kk | シナプス素子およびそれを含む集積回路装置 |
US6889216B2 (en) * | 2002-03-12 | 2005-05-03 | Knowm Tech, Llc | Physical neural network design incorporating nanotechnology |
JP2004193312A (ja) | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 抵抗変化素子を用いたメモリセルとその制御方法 |
JP2005050424A (ja) | 2003-07-28 | 2005-02-24 | Renesas Technology Corp | 抵抗値変化型記憶装置 |
-
2005
- 2005-06-24 JP JP2005184353A patent/JP4728055B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-23 US US11/473,127 patent/US7548894B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0589268A (ja) * | 1991-09-26 | 1993-04-09 | Hitachi Ltd | 神経回路素子 |
JPH0621531A (ja) * | 1992-07-01 | 1994-01-28 | Rohm Co Ltd | ニューロ素子 |
JPH0721139A (ja) * | 1993-06-30 | 1995-01-24 | Takayama:Kk | 信号統合回路 |
JP2003163332A (ja) * | 2001-06-22 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004133798A (ja) * | 2002-10-11 | 2004-04-30 | Honda Motor Co Ltd | 神経回路素子および神経回路学習装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311381A (ja) * | 2007-06-14 | 2008-12-25 | Sony Corp | 抵抗素子、ニューロン素子、及びニューラルネットワーク情報処理装置 |
WO2008152908A1 (ja) * | 2007-06-14 | 2008-12-18 | Sony Corporation | 抵抗素子、ニューロン素子、及びニューラルネットワーク情報処理装置 |
JP2009282782A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
JP2010146514A (ja) * | 2008-12-22 | 2010-07-01 | Sharp Corp | 情報処理装置及びこれを用いたニューラルネットワーク回路 |
US8682822B2 (en) | 2009-05-21 | 2014-03-25 | International Business Machines Corporation | Electronic learning synapse with spike-timing dependent plasticity using memory-switching elements |
JP2012527668A (ja) * | 2009-05-21 | 2012-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相変化メモリを用いたスパイク・タイミング依存可塑性を有する電子学習シナプス |
JP2012527669A (ja) * | 2009-05-21 | 2012-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・スイッチング素子を用いたスパイク・タイミング依存可塑性を有する電子学習シナプス |
JP2013122760A (ja) * | 2011-12-09 | 2013-06-20 | Samsung Electronics Co Ltd | スパイクニューロン基盤のワーキングメモリ装置 |
JP5289646B1 (ja) * | 2012-01-20 | 2013-09-11 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
WO2013108299A1 (ja) * | 2012-01-20 | 2013-07-25 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
WO2013111200A1 (ja) * | 2012-01-23 | 2013-08-01 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
JP5289647B1 (ja) * | 2012-01-23 | 2013-09-11 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
US9361577B2 (en) | 2013-09-09 | 2016-06-07 | Kabushiki Kaisha Toshiba | Processing device and computation device |
KR101806833B1 (ko) | 2015-12-31 | 2017-12-11 | 인천대학교 산학협력단 | 인공 신경망의 희소 활동을 활용하는 동기 직접 회로의 소비 전력 절감 장치 및 방법 |
US11580374B2 (en) | 2016-04-11 | 2023-02-14 | Universite De Lille | Artificial neuron |
Also Published As
Publication number | Publication date |
---|---|
JP4728055B2 (ja) | 2011-07-20 |
US20060294034A1 (en) | 2006-12-28 |
US7548894B2 (en) | 2009-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728055B2 (ja) | 人工神経回路 | |
Kim et al. | NVM neuromorphic core with 64k-cell (256-by-256) phase change memory synaptic array with on-chip neuron circuits for continuous in-situ learning | |
JP6829260B2 (ja) | 人工ニューロン装置およびニューロモーフィック・システム | |
Ambrogio et al. | Unsupervised learning by spike timing dependent plasticity in phase change memory (PCM) synapses | |
US11017292B2 (en) | Artificial neuron apparatus | |
JP7336819B2 (ja) | 抵抗処理ユニット・アレイのクロスポイント・デバイスに重みを記憶するための方法、そのクロスポイント・デバイス、ニューラル・ネットワークを実施するためのクロスポイント・アレイ、そのシステム、およびニューラル・ネットワークを実施するための方法 | |
KR100773095B1 (ko) | 상 변화 메모리 장치 및 그것의 프로그램 방법 | |
US7082051B2 (en) | Method and driver for programming phase change memory cell | |
US20080016271A1 (en) | Semiconductor memory device | |
US20100149859A1 (en) | Phase-change memory device | |
US11861483B2 (en) | Spike neural network circuit including comparator operated by conditional bias current | |
US8243505B2 (en) | Phase change memory device having write driving control signal corresponding to set/reset write time | |
KR101218605B1 (ko) | 반도체 메모리 장치 | |
JP2010123209A (ja) | メモリ装置及びその書き込み方法 | |
KR101201840B1 (ko) | 반도체 메모리 장치 | |
KR101153813B1 (ko) | 반도체 메모리 장치 | |
JP2003281885A (ja) | 強誘電体記憶装置 | |
JP2011233220A (ja) | 半導体メモリ装置及びプログラミング電流パルス生成方法 | |
US8134858B2 (en) | Semiconductor device for supplying stable voltage to control electrode of transistor | |
KR101001146B1 (ko) | 상변화 메모리 장치 | |
US8027189B2 (en) | Nonvolatile memory device | |
US20230385616A1 (en) | Spike neural network circuit and method of operation thereof | |
WO2023084916A1 (ja) | 半導体回路、駆動方法、および電子機器 | |
US20220101141A1 (en) | Neural network devices based on phase change material | |
JP2020047349A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |