JPH0621349A

JPH0621349A - アモルファス半導体素子

Info

Publication number: JPH0621349A
Application number: JP17455992A
Authority: JP
Inventors: Takashi Nakamura; 孝中村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1992-07-01
Filing date: 1992-07-01
Publication date: 1994-01-28

Abstract

(57)【要約】【目的】電気信号のみで抵抗値の可変が可能で、しか
も電源を切っても抵抗値を保持できる可変抵抗器を提供
する。【構成】厚みを連続的に順次変化させたカルゴゲン化
合物３０を、一対の第１電極１０および第２電極２０で
挟持して、対向位置に応じて両電極１０，２０間の距離
を連続的に順次変化させている。【効果】電極同士の対向位置に応じて、電界強度が連
続的に順次変化するため、両電極間に印加される印加電
圧の大きさを変えることにより、カルゴゲン化合物が結
晶化する範囲を自由に変化させることができる。また、
印加電圧が除去されても、カルゴゲン化合物は結晶状態
を持続するので、可変された抵抗値を保持する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、可変抵抗器、論理ＬＳ
Ｉまたは不揮発性メモリ等に利用されるアモルファス半
導体素子に関する。

【０００２】

【従来の技術】従来より、ＬＳＩ等で用いられている可
変抵抗器としては、主として、半導体の不純物濃度を変
化させるものが知られている。その一種として、ＦＥＴ
(feildeffect transistor) のＯＮ抵抗を変化させるも
のがある。例えば、ＭＯＳ型ＦＥＴは、図１０の如く、
チャネル領域１ならびにチャネル領域１を挟んでＮ⁺型
ソース領域２およびＮ⁺型ドレイン領域３が形成された
Ｐ型シリコン基板４と、シリコン基板４上の、ソース領
域２およびドレイン領域３を橋渡すかたちでチャネル領
域１上に形成されたゲート絶縁膜５と、チャネル領域１
上に、ゲート絶縁膜５を介して設けられたゲート電極６
とを備えている。

【０００３】このＭＯＳ型ＦＥＴの動作原理は、次の通
りである。図１１（ａ）のように、ソース領域２、ドレ
イン領域３およびゲート電極６が接地電位０Ｖとされて
いる場合、ソース領域２およびドレイン領域３に溜まっ
ている電子は、互いに離間している。そして、図１１
（ｂ）のように、例えばゲート電極６に対してしきい値
Ｖ_TH以上の電圧５Ｖを印加すると、チャネル領域１のポ
テンシャルが下がり、チャネル領域１に電子が整列し、
ソース領域２とドレイン領域３との間にチャネルが形成
される。このチャネルを形成する電子は、丁度ゲート電
極６の正電荷を打ち消すように現れる。さらに、図１１
（ｃ）のように、例えばドレイン領域３に対して５Ｖを
印加すると、ドレイン領域３のポテンシャルが下がり、
ソース領域２側からドレイン領域３側に向かって電子が
流れる。したがって、電流がドレイン領域３からソース
領域２に向かって流れる。そして、図１１（ｄ）のよう
に、ゲート電極６のみ接地電位に戻すと、チャネル領域
１のポテンシャルが持ち上がり、ソース領域２側からの
電子の流出が遮断され、電流が流れなくなる。

【０００４】つまり、ゲート電圧とドレイン電流との関
係は、図１２のようになっている。図１２において、横
軸はゲート電圧Ｖ_G、縦軸はドレイン電流Ｉ_Dをそれぞ
れ示している。このように、ＭＯＳ型ＦＥＴは、ゲート
電極６に対してしきい値電圧Ｖ_THを越える電圧が印加さ
れなければＯＮ動作せず、ＯＮ状態では、Ｖ_GとＩ_Dと
の間に一定の比例関係が成立する。これを、一般にＦＥ
ＴのＯＮ抵抗と称している。このＦＥＴのＯＮ抵抗は、
ソース領域２および／またはドレイン領域３の不純物濃
度を変化させれば、変化させ得る。それゆえ、上記ソー
ス領域２および／またはドレイン領域３の不純物濃度を
調整することで、所望のＯＮ抵抗のＦＥＴを得ることが
でき、ＬＳＩ等の可変抵抗器として用いることができ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、不純物
拡散は、温度変化等の影響を受けやすいため、ソース領
域および／またはドレイン領域の不純物濃度を所望の濃
度とするには、微妙な不純物拡散技術が要求され、不純
物濃度を調整するのが非常に困難となっていた。また、
ゲート電圧を僅かに変化させるだけで、ＦＥＴの抵抗は
急激に変化するので、ゲート電圧を厳密に制御しなけれ
ばならいが、その制御が難しいものとなっていた。

【０００６】さらに、ＦＥＴを可変抵抗器に用いると、
ゲート電圧を保持しなければ、抵抗値を保持できない。
本発明は、上記に鑑み、電気信号のみで抵抗値の可変が
可能で、しかも電源を切っても抵抗値を保持できるアモ
ルファス半導体素子の提供を目的とする。

【０００７】

【課題を解決するための手段】本発明請求項１による課
題解決手段は、第１電極と、第１電極に対して所定間隔
をあけて対向して配置された第２電極と、両電極の間に
充たされ、アモルファス状態において高抵抗を有し、結
晶状態において低抵抗を有し、かつ電気信号により、ア
モルファス状態および結晶状態の２状態間の転移を可逆
的に切り換え可能な半導体物質とを備え、上記第１電極
と第２電極との間隔は、対向位置に応じて連続的または
段階的に順次変化されており、上記半導体物質のアモル
ファス状態となる領域と、結晶状態となる領域との占有
割合が、両電極間に印加される印加電圧の大きさに応じ
て変化するよう構成されているものである。

【０００８】請求項２による課題解決手段は、請求項１
記載のアモルファス半導体素子において、第１電極およ
び第２電極は、共に面状電極であり、第１電極と第２電
極とは、その一部同士が対向するよう配置されているも
のである。請求項３による課題解決手段は、請求項１記
載のアモルファス半導体素子において、第１電極と第２
電極とが同一平面上に並置されており、第１電極の対向
端辺と第２電極の対向端辺との間隔が対向位置に応じて
連続的または段階的に順次変化されているものである。

【０００９】

【作用】上記請求項１ないし３による課題解決手段にお
いて、対向位置に応じて両電極間の距離を連続的または
段階的に順次変化させているので、電極同士の対向位置
に応じて、電界強度が連続的または段階的に順次変化す
ることになる。したがって、両電極間に印加される印加
電圧の大きさを変えることにより、半導体物質が結晶化
する範囲を自由に変化させることができ、電気信号のみ
で抵抗値の可変が可能となる。また、印加電圧が除去さ
れても、半導体物質は結晶状態を持続するので、可変さ
れた抵抗値を保持することができる。

【００１０】

【実施例】以下、本発明に係るアモルファス半導体素子
を図１ないし図９に基づき詳述する。Ｓ、Ｓｅ、Ｔｅの
ようなＶＩ族元素をベースとしたカルゴゲン化合物３０
は、アモルファス状態において高抵抗を有し、結晶状態
において低抵抗を有しており、このカルゴゲン化合物３
０を、図９の如く、グランドに接地される第１電極１０
および所定の印加電圧パルスが印加される第２電極２０
で挟み、両電極１０，２０間に電気信号を与えることに
より、カルゴゲン化合物３０のアモルファス状態および
結晶状態の２状態間の転移を可逆的に切り換え可能なこ
とが知られている。

【００１１】図９はカルゴゲン化合物のアモルファス状
態および結晶状態の２状態間の転移動作を示す図であ
る。上記カルゴゲン化合物の一連の動作について、図９
を参照して詳しく説明する。図９（ａ）のように、初期
状態において、カルゴゲン化合物３０はアモルファス状
態となっており、抵抗値Ｒ_Aは大となり、電極１０，２
０間は高抵抗状態となっている。そして、図９（ｂ）の
ように、電極１０，２０間に与えられたしきい値Ｖ_TH以
上の電圧パルスＶ１（＞Ｖ_TH＞０）を印加すると、カル
ゴゲン化合物３０に、比較的低抵抗なフィラメント結晶
経路が発生し、カルゴゲン化合物３０は結晶状態に転移
する。そのため、カルゴゲン化合物３０の抵抗値Ｒ_Bは
小となり、電極１０，２０間は低抵抗状態となる。この
状態で、図９（ｃ）のように、印加電圧Ｖ１が除去され
ても、カルゴゲン化合物３０は結晶状態を持続し、電極
１０，２０間の低抵抗状態は保持されたままとなる。そ
の後、図９（ｄ）のように、適当な時期にリセット電圧
パルスＶ_r（＜０）を印加することにより、高抵抗のア
モルファス状態に戻る。

【００１２】上記電極１０，２０間が高抵抗となるカル
ゴゲン化合物３０のアモルファス状態から電極１０，２
０間が低抵抗となるカルゴゲン化合物３０の結晶状態へ
の転移に必要なしきい値電圧Ｖ_TH（以下、「書込電圧」
という）は、カルゴゲン化合物３０の厚みを変化させる
ことにより、１Ｖ以下の低電圧から２５Ｖ以上の高電圧
まで任意に設定することができる。また、リセット電圧
パルスＶ_rは、書込電圧Ｖ_THより低い値で、大きな電流
を短時間かける。

【００１３】適当なカルゴゲン化合物３０としては、
Ｓ、Ｓｅ、Ｔｅのような単体でも効果を示すが、より安
定した効果を得るには、Ｇｅ、Ａｓ等との化合物である
Ｇｅ_XＴｅ_1-XやＡｓ_xＳ_1-XまたはさらにＳｂ等を添
加したＧｅ₂₄Ｔｅ₇₂Ｓｂ₂Ｓ₂のようなＧｅ_AＴｅ_BＸ
_CＹ_Dという形の化合物にするのが好ましい。とういう
のは、これらの化合物は、成分元素の種類や配合比を変
化することにより、抵抗値、書込電圧等が変化するた
め、用途に合ったものを選択することができる。

【００１４】すなわち、カルゴゲン化合物３０を用いた
アモルファス半導体素子は、一旦電気信号により、アモ
ルファス状態から結晶状態に転移して、所定の抵抗値と
なると、電源を切っても所定の抵抗値を保持する特性を
有する抵抗体となる。本発明は、上記カルゴゲン化合物
３０を用いて、電気的に抵抗値が可変可能でかつ不揮発
性を有するアモルファス半導体素子を提供するものであ
る。

【００１５】ここで、本発明に係るアモルファス半導体
素子の基本的な原理について、図１を参照しつつ説明す
る。図１においては、電極１０，２０間の距離ｄ１，ｄ
２（ｄ１＞ｄ２）を異ならせた抵抗体４０Ａ，４０Ｂを
並列に接続してアモルファス半導体素子を構成してい
る。すなわち、抵抗体４０Ｂの抵抗の長さが抵抗体４０
Ａの抵抗の長さよりも短くなっている。

【００１６】今、両方の抵抗体４０Ａ，４０Ｂのカルゴ
ゲン化合物３０がアモルファス状態（高抵抗状態）にな
っているとする。この状態で、各抵抗体４０Ａ，４０Ｂ
に電圧Ｖ２を印加すると、各抵抗体４０Ａ，４０Ｂの電
極１０，２０間にそれぞれ電圧Ｖ２がかかるので、単位
体積当たりの電圧の大きさ（電界強度）は、電極１０，
２０間の距離が長い抵抗体４０Ａの方が、電極１０，２
０間の距離が短い抵抗体４０Ｂよりも小さくなる。

【００１７】ここで、抵抗体４０Ａのアモルファス→結
晶転移電圧をＶ_T1、抵抗体４０Ｂのアモルファス→結晶
転移電圧をＶ_T2とし、Ｖ_T1＞Ｖ２＞Ｖ_T2＞０という条件
下で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ₂すると、電極
１０，２０間の距離が短い抵抗体４０Ｂの方が、電極１
０，２０間の距離が長い抵抗体４０Ａよりも電界強度が
大きいので、図１のように、抵抗体４０Ｂのカルゴゲン
化合物３０のみがアモルファス状態から結晶状態への転
移を起こし、低抵抗状態Ｒ_B2となり、抵抗体４０Ａのカ
ルゴゲン化合物３０は結晶状態に転移せず、高抵抗状態
Ｒ_A1を保持する。

【００１８】したがって、上記アモルファス半導体素子
の全抵抗値Ｒ１は、下記（１）式で表される。

【００１９】

【数１】

【００２０】また、Ｖ２＞Ｖ_T1＞Ｖ_T2＞０という条件下
で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ２を印加した場
合、両抵抗体４０Ａ，４０Ｂのカルゴゲン化合物３０
は、アモルファス状態から結晶状態に転移し、低抵抗状
態Ｒ_B1，Ｒ_B2となり、全抵抗値Ｒ２は、下記（２）式で
表される。

【００２１】

【数２】

【００２２】さらに、Ｖ_T1＞Ｖ_T2＞Ｖ２＞０という条件
下で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ２を印加した場
合、両抵抗体４０Ａ，４０Ｂのカルゴゲン化合物３０
は、アモルファス状態から結晶状態に転移せず、高低抵
抗状態Ｒ_A1，Ｒ_A2となり、全抵抗値Ｒ３は、下記（３）
式で表される。

【００２３】

【数３】

【００２４】すなわち、印加電圧Ｖ２の大きさを変化さ
せることにより、アモルファス半導体素子の全抵抗値
は、上記（１）（２）（３）式で示されるＲ１，Ｒ２，
Ｒ３という三値のいずれかを選択することができる。こ
れに基づき、本発明においては、アモルファス半導体素
子を、電極１０，２０間に印加される印加電圧の変化に
応じて、カルゴゲン化合物３０がアモルファス状態とな
る領域と、結晶状態となる領域との占有割合が変化する
よう構成したものである。以下、具体的な実施例につい
て述べる。

【００２５】まず、第１実施例に係るアモルファス半導
体素子を図２ないし図６に基づいて説明する。図２は本
発明第１実施例に係るアモルファス半導体素子の構成を
示す図である。図２を参照して、本実施例のアモルファ
ス半導体素子の構成を説明する。本実施例のアモルファ
ス半導体素子は、図２の如く、厚みを連続的に順次変化
させたカルゴゲン化合物３０を、導電体からなる一対の
第１電極１０および第２電極４０で挟持し、対向位置に
応じて電極１０，２０間の距離を連続的に順次変化さ
せ、印加電圧の大きさにより、カルゴゲン化合物３０の
結晶化する範囲、すなわち結晶化する長さｓが変化する
よう構成されている。

【００２６】今、図２に示すように、カルゴゲン化合物
３０の設計条件を、幅ｗ、長さｓ₁、傾斜角θ₁、最小
電極間距離（最小厚さ）ｘ₀、最大電極間距離（最大厚
み）ｘ₁としたとき、電極１０，２０間の距離がｘとな
る領域ｓまでカルゴゲン化合物３０がアモルファス状態
から結晶状態に転移するように、電極１０，２０間に電
圧を印加したとする。

【００２７】このときの、図において左側の結晶状態領
域（低抵抗状態領域）の抵抗値Ｒ_B、右側のアモルファ
ス状態領域（高抵抗状態領域）の抵抗値Ｒ_Aは、下記
（４）（５）式で表される。なお、式中、Ｒ_B0は、図３
に示したカルゴゲン化合物３０の幅、長さ、高さをそれ
ぞれｅとする単位体積あたりの低抵抗状態領域の抵抗
値、Ｒ_A0は同じく単位体積あたりの高抵抗状態領域の抵
抗値である。

【００２８】

【数４】

【００２９】故に、アモルファス半導体素子の全抵抗値
Ｒは、上記（４）（５）式より、下記（６）式で表され
る。

【００３０】

【数５】

【００３１】上記（６）式において、Ｒ_A／Ｒ_B＝１０
⁴、θ₁≒１１度としたとき、カルゴゲン化合物３０の
結晶化領域の長さｌを変化させたときの抵抗値の変化を
図４に示す。図４において、横軸はｓ／ｓ₁、縦軸は抵
抗値（任意単位）をそれぞれ示している。図４から明ら
かなように、ｓ／ｓ₁、すなわちカルゴゲン化合物３０
の結晶状態領域およびアモルファス状態領域の占有割合
を変化させれば、アモルファス半導体素子の全抵抗値が
変化することがわかる。

【００３２】このように、本実施例においては、厚みを
連続的に順次変化させたカルゴゲン化合物３０を、第１
電極１０および第２電極４０で挟持して、対向位置に応
じて電極１０，２０間の距離を連続的に順次変化させて
いる。そのため、１つのアモルファス半導体素子におい
て、電極１０，２０の対向位置に応じて、電界強度が連
続的に順次変化することになる。

【００３３】したがって、電極１０，２０間に印加され
る印加電圧の大きさを変えることにより、カルゴゲン化
合物３０が結晶化する範囲、すなわち結晶化する長さｌ
を自由に変化させることができ、電気信号のみで抵抗値
の可変が可能となる。また、上述したように、印加電圧
が除去されても、カルゴゲン化合物３０は結晶状態を持
続するといった不揮発性を有しているので、可変された
抵抗値を保持することができ、信頼性が高いものとな
る。

【００３４】よって、本実施例のアモルファス半導体素
子は、可変抵抗器として非常に有用なものとなる。本実
施例のアモルファス半導体素子は、図５の断面図に示す
ように、シリコン基板５０上に、ＳｉＯ₂等からなる酸
化絶縁膜５１を介して設けられている。図６はこのアモ
ルファス半導体素子の製造方法を工程順に示す断面図で
ある。図６を参照しつつ、上記アモルファス半導体素子
の製造方法について説明する。

【００３５】まず、図６（ａ）のように、熱酸化によ
り、シリコン基板５０上にＳｉＯ₂等からなる酸化絶縁
膜５１を形成する。そして、図６（ｂ）のように、スパ
ッタリング等により、酸化シリコン膜５１上に白金等の
導電体膜を蒸着した後、エッチングにより、所定箇所を
残して導電体膜の一部を除去して第１電極１０を形成す
る。

【００３６】次に、図６（ｃ）のように、蒸着法、スパ
ッタリング法等の従来公知の半導体プロセスにおける成
膜装置により、カルゴゲン化合物３０を、第１電極１０
を覆うかたちで積層させた後、図６（ｄ）のように、カ
ルゴゲン化合物３０上にポジ型レジスト６０を塗布す
る。その後、図６（ｅ）のように、厚さが段階的に順次
変化するクロムマスク６１を用いて、ポジ型レジスト６
０の露光を行う。そうすると、クロムマスク６１の厚さ
が段階的に順次変化しているため、クロムマスク６１を
透過する光量が段階的に変化し、ポジ型レジスト６０に
はその露光量に段階的な変化が生じる。したがって、露
光後、現像を行うと、図６（ｆ）のように、クロムマス
ク６１の厚さが薄く、十分に露光された領域ではポジ型
レジスト６０が多く除去され、一方クロムマスク６１の
厚さが厚く、十分に露光さない領域ではポジ型レジスト
６０があまり除去されないので、厚さが連続的に変化す
るポジ型レジスト６０が得られる。

【００３７】そして、図６（ｆ）の状態でポジ型レジス
ト６０のエッチングを行う。そうすると、ポジ型レジス
ト６０の厚さが薄い領域では、ポジ型レジスト６０のエ
ッチングすべき深さが浅いので、エッチング液がカルゴ
ゲン化合物３０まで浸透し、カルゴゲン化合物３０が多
く除去され、一方ポジ型レジスト６０の厚さが厚い領域
では、ポジ型レジスト６０のエッチングすべき深さが深
いので、エッチング液がカルゴゲン化合物３０まであま
り浸透せず、カルゴゲン化合物３０があまり除去されな
いので、図６（ｇ）のように、厚さが連続的に変化する
カルゴゲン化合物３０が得られる。

【００３８】その後、図６（ｈ）のように、スパッタリ
ング等により、カルゴゲン化合物３０上に白金等の導電
体膜を蒸着した後、エッチングにより、所定箇所を残し
て導電体膜の一部を除去して第２電極２０を形成する。
次に、本発明の第２実施例を図７に基づいて説明する。
図７は本発明第２実施例に係るアモルファス半導体素子
を示す図である。

【００３９】本実施例においては、図７の如く、カルゴ
ゲン化合物３０の厚みを一定とし、カルゴゲン化合物３
０を挟んで、板状の第１電極１０および第２電極２０の
一部分同士が重なり合うよう、両電極１０，２０を対向
して配置することで、電極１０，２０間の距離を対向位
置に応じて連続的に変化させている。上記構成において
も、１つのアモルファス半導体素子において、電極１
０，２０の対向位置に応じて、電界強度が連続的に順次
変化させることができるので、第１実施例と同様のアモ
ルファス半導体素子が得られる。

【００４０】さらに、本発明の第３実施例を図８に基づ
いて説明する。図８は本発明第３実施例に係るアモルフ
ァス半導体素子を示しており、同図（ａ）は正面図、同
図（ｂ）は同図（ａ）のＡ−Ａ断面図である。本実施例
においては、図８の如く、第１電極１０と、第１電極１
０との対向端辺を連続的に順次変化させた第２電極２０
とを、同一平面上でかつ所定間隔をあけて対向配置し、
両電極１０，２０をカルゴゲン化合物３０で覆うこと
で、両電極１０，２０間の距離を対向位置に応じて連続
的に順次変化させているので、第１実施例と同様のアモ
ルファス半導体素子が得られる。

【００４１】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。例えば、上記第１実施例
において、カルゴゲン化合物３０の厚みを段階的に順次
変化させることにより、両電極１０，２０間の距離を段
階的に順次変化させてもよい。この場合、電極１０，２
０の対向位置に応じて、電界強度が段階的に順次変化さ
せることができる。

【００４２】また、第３実施例において、第２電極２０
の第１電極１０との対向面を段階的に順次変化させても
よく、あるいは両電極１０，２０の対向面を連続的また
は段階的に順次変化させる構成としてもよい。さらに、
第１、第３実施例において、第１電極１０または第２電
極２０の少なくとも一方を、区画された小電極部を有す
る構成としてもよい。

【００４３】

【発明の効果】以上の説明から明らかな通り、本発明請
求項１ないし３によると、電極同士の対向位置に応じ
て、電界強度が連続的または段階的に順次変化するた
め、両電極間に印加される印加電圧の大きさを変えるこ
とにより、半導体物質が結晶化する範囲を自由に変化さ
せることができ、電気信号のみで抵抗値の可変が可能と
なる。また、印加電圧が除去されても、半導体物質は結
晶状態を持続するので、可変された抵抗値を保持するこ
とができる。

【００４４】したがって、本発明のアモルファス半導体
素子は、可変抵抗器とすて多用途に利用可能である。特
に、論理ＬＳＩ、メモリ回路等に有用なものとなる。

【図面の簡単な説明】

【図１】本発明に係るアモルファス半導体素子の基本的
原理の説明図である。

【図２】本発明第１実施例のアモルファス半導体素子を
示す図である。

【図３】カルゴゲン化合物の低抵抗状態および高抵抗状
態における単位体積当たりの抵抗値を示す図である。

【図４】カルゴゲン化合物の結晶化領域の長さを変化さ
せたときの抵抗値の変化を示す図である。

【図５】アモルファス半導体素子をシリコン基板上に設
けた状態を示す断面図である。

【図６】アモルファス半導体素子の製造方法を工程順に
示す断面図である。

【図７】本発明第２実施例に係るアモルファス半導体素
子を示す図である。

【図８】本発明第３実施例に係るアモルファス半導体素
子を示す図である。

【図９】カルゴゲン化合物のアモルファス状態および結
晶状態の２状態間の転移動作を示す図である。

【図１０】ＦＥＴの原理的構成を示す概念図である。

【図１１】ＦＥＴの動作原理を示す図である。

【図１２】ＦＥＴのＯＮ抵抗特性を示す図である。

【符号の説明】

１０第１電極２０第２電極３０カルゴゲン化合物

Claims

【特許請求の範囲】

【請求項１】第１電極と、第１電極に対して所定間隔をあけて対向して配置された
第２電極と、両電極の間に充たされ、アモルファス状態において高抵
抗を有し、結晶状態において低抵抗を有し、かつ電気信
号により、アモルファス状態および結晶状態の２状態間
の転移を可逆的に切り換え可能な半導体物質とを備え、上記第１電極と第２電極との間隔は、対向位置に応じて
連続的または段階的に順次変化されており、上記半導体物質のアモルファス状態となる領域と、結晶
状態となる領域との占有割合が、両電極間に印加される
印加電圧の大きさに応じて変化するよう構成されている
ことを特徴とするアモルファス半導体素子。
【請求項２】請求項１記載のアモルファス半導体素子に
おいて、第１電極および第２電極は、共に面状電極であり、第１
電極と第２電極とは、その一部同士が対向するよう配置
されていることを特徴とするアモルファス半導体素子。
【請求項３】請求項１記載のアモルファス半導体素子に
おいて、第１電極と第２電極とが同一平面上に並置されており、第１電極の対向端辺と第２電極の対向端辺との間隔が対
向位置に応じて連続的または段階的に順次変化されてい
ることを特徴とするアモルファス半導体素子。