CN111477739B - 可调电阻元件 - Google Patents

可调电阻元件 Download PDF

Info

Publication number
CN111477739B
CN111477739B CN202010064953.XA CN202010064953A CN111477739B CN 111477739 B CN111477739 B CN 111477739B CN 202010064953 A CN202010064953 A CN 202010064953A CN 111477739 B CN111477739 B CN 111477739B
Authority
CN
China
Prior art keywords
terminal
resistive
control signal
layer
electrical control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010064953.XA
Other languages
English (en)
Other versions
CN111477739A (zh
Inventor
J·丰佩伊里内
Y·波普夫
S·亚伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111477739A publication Critical patent/CN111477739A/zh
Application granted granted Critical
Publication of CN111477739B publication Critical patent/CN111477739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/257—Multistable switching devices, e.g. memristors having switching assisted by radiation or particle beam, e.g. optically controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0095—Write using strain induced by, e.g. piezoelectric, thermal effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Chemical & Material Sciences (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

可调电阻元件包括第一端子、第二端子和具有可调电阻材料的电阻层。电阻层布置在第一端子和第二端子之间。电阻元件进一步包括具有压电材料的压电层。压电层适于向电阻层施加应力。可调电阻材料的电阻取决于施加到第一端子和第二端子的第一电控制信号以及取决于由压电层施加到电阻层的应力。由压电层施加的应力取决于施加到压电层的第二电控制信号。

Description

可调电阻元件
主导该申请的项目已根据资助协议第[H2020-ICT-2015-688282]号获得来自欧盟的Horizon 2020研究与创新计划[PETMEM(PiezoElectronic Transduction MEMory设备)，2015年12月1日至2019年5月31日]的资助。
技术领域
本发明特别涉及可调电阻元件。
本发明进一步涉及包括可调电阻元件的相关设备、包括可调电阻元件的神经形态网络以及设计结构。
背景技术
纳米级存储器设备的电阻取决于所施加的电信号的历史，纳米级存储器设备可能成为新的计算范式(诸如脑启发式计算和内存计算)中的关键构建块。
纳米级存储器设备的一个有前途的示例是相变存储(PCM)设备。PCM是一种非易失性固态存储技术，该技术是在具有不同电阻的状态之间利用相变材料(特别是硫族化合物，诸如GST(锗-锑-碲))的可逆的热辅助切换。可以将基本存储单元(“单元”)编程为表现不同电阻特性的许多不同状态或级别。可编程单元状态可用于表示不同的数据值，从而允许存储信息。
另一个领先的解决方案是电阻RAM(RRAM)。其涉及使用称为软击穿的过程来产生例如电介质(诸如HfO2)中的氧空位的细丝。随后在操作期间将细丝关闭(SET(置位))或打开(RESET(复位))。强还原金属(例如钛)可以用作电极中的一个电极，以增强细丝的形成。然而，由于开关的丝状性质以及难以与电极交换氧，因此SET过程相当局部且突然。
使用反向传播(BP)算法的人工神经网络(ANN)的能量有效训练需要专用硬件。前瞻性方法是在具有金属-绝缘体-金属结构(MIM)的电阻元件的矩阵上运行BP所需的矩阵操作。电阻元件的理想特性(G相对脉冲)是对称的。
因此，需要电阻元件的进一步改进。
发明内容
根据第一方面，可调电阻元件包括第一端子、第二端子以及包括可调电阻材料的电阻层。电阻层被布置在第一端子和第二端子之间。电阻元件进一步包括包含压电材料的压电层。压电层适于向电阻层施加应力。可调电阻材料的电阻是取决于被施加到第一端子和第二端子的第一电控制信号以及取决于由压电层施加到电阻层的应力。由压电层施加的应力是取决于被施加到压电层的第二电控制信号。
进一步的可选方面涉包括多个根据第一方面的电阻元件的设备和包括多个根据第一方面的电阻元件作为神经突触的神经形态网络。
根据第二方面，一种设计结构有形地体现在机器可读介质中，用于设计、制造或测试集成电路。设计结构包括根据第一方面的可调电阻元件。
下面将参考附图通过说明性和非限制性示例来更详细地描述另外的实施例。
附图说明
图1示出了根据示例实施例的设备的框图；
图2示出了根据示例实施例的可调电阻元件和对应的控制单元的示意性横截面图；
图3示出了根据另一示例实施例的可调电阻元件的示意性横截面图；
图4示出了根据图2的可调电阻元件的三维图；
图5示出了根据另一示例实施例的可调电阻元件的示意性横截面图；
图6示出了根据实施例的神经网络；
图7a示出了随时间推移被施加到电阻元件的电阻层的第一电控制信号的图；
图7b示出了随时间推移被施加到电阻元件的压电层的对应的第二控制信号的图；
图7c示出了对应的电导率-第一电控制信号曲线；
图8a示出了随时间推移被施加到电阻元件的电阻层的第一电控制信号的另一图；
图8b示出了随时间推移被施加到电阻元件的压电层的对应的第二控制信号的图；
图8c示出了对应的电导率-第一电控制信号曲线；以及
图9示出了根据示例实施例的设计结构。
具体实施方式
参考图1-9，描述了本发明的示例实施例的一些一般方面和术语。
根据本发明的实施例，可调电阻材料可被定义为可通过向可调电阻材料施加电信号使其电阻被调节或改变的材料。电信号可以是例如流过设备的电流，或被施加到可调电阻材料的电压。电流和/或电压可以例如以脉冲形式施加到电阻元件。结果，电阻元件的电阻是取决于已经施加到电阻存储器元件的电信号的历史。
可调电阻材料可以特别地用作存储器元件。因此，电阻存储器元件基于在电流或电场的作用下改变其电阻的材料中发生的物理现象。该改变通常是非易失性且可逆的。已知几种类型的电阻存储器元件，范围是从金属氧化物到硫族化合物。典型的电阻存储器元件是金属/绝缘体/金属结构，其中金属成分用作电极，并且绝缘体是电阻开关材料。这些电阻存储器元件在功耗、集成密度潜力、保持力和耐久性方面表现出好的性能。
电阻存储器设备的一个特别有希望的示例是电阻随机存取存储器(RRAM)。这是一种非易失性存储技术，其中基本存储单元(“单元”)包括位于一对电极之间的RRAM材料。这些单元中的RRAM材料是电绝缘矩阵，其通常表现出对电流的高抵抗性。然而，由于RRAM矩阵的特性或矩阵和电极材料的组合的特性，RRAM单元的特定特性是可以通过向电极施加适当的电信号(特别是电压)在高电阻矩阵内形成导电路径。该导电路径在电极之间的方向中延伸穿过矩阵。可以通过向电极施加另一个“RESET”信号来断开或消除导电路径，从而使单元回到高电阻RESET状态。因此，通过在一个或多个数据写入操作中适当施加SET和RESET脉冲，可以将各个单元编程为具有可测量的不同电阻值的状态。可以在读取操作中使用单元电阻作为单元状态的度量来确定编程的单元状态。在向电极施加读取电压后，流过单元的电流取决于单元的电阻，由此可以测量单元电流以确定单元状态。读取电压通常明显低于用于编程的写入电压，使得读取操作不干扰被编程的单元状态。
导电路径可以在RRAM单元中通过多种不同机制来形成，特别是通过在介电层中形成氧空位的细丝来形成。
可调电阻材料的另一示例是相变材料，例如，VO2。相变材料从非晶态转变为结晶态，并且从第一晶体结构转变为第二不同的晶体结构。
可以根据本发明的实施例使用的另一种类型的可调电阻材料是例如在铁电RAM中使用的铁电材料。根据此类实施例，铁电材料层被用作可调电阻材料层。铁电材料在施加的电场和在铁电材料中存储的电荷之间具有非线性关系。更特别地，铁电材料示出相对于所施加的电场的磁滞回线。
本发明的实施例将受控级别的应力施加到可调电阻材料，以增强或抑制电阻元件的相对切换机制(扩散、相变、铁电性)。施加的应力导致可调电阻材料的应变(strain)。应变状态可以特别取决于可调电阻元件的电阻或脉冲符号。
图1是体现实施例的可能示例的设备10的简化示意框图。设备10可以体现为存储器设备，特别是体现为内存计算设备，并且可以包括多级电阻处理单元11，用于将数据存储在下面描述的电阻存储器元件的一个或多个集成阵列中。由控制单元12执行针对电阻处理单元11的数据读取和写入。控制单元12包括通常已知形式的电路，用于在数据写入操作期间对电阻存储器元件进行编程，并在数据读取操作期间进行读取测量以检测元件状态。在这些操作期间，控制单元可以通过向电阻处理单元11中的字线和位线阵列施加适当的控制信号来寻址各个电阻存储器元件。输入到设备10的用户数据在被作为写入信号，特别是作为写入电压提供给电阻处理单元11之前，可以进行一些形式的写入处理，诸如用于纠错目的的编码。类似地，从电阻处理单元11接收的读取信号可以由控制单元12的读取处理模块进行处理，例如用于代码字检测和/或纠错，以恢复原始的输入用户数据。
图2是根据另一示例实施例的可调电阻元件20的简化横截面图。可调电阻元件20包括第一端子21、第二端子22和包括可调电阻材料的电阻层25。电阻层25被布置在第一端子21和第二端子22之间。根据实施例，电阻层25的可调电阻材料可以特别地是其电阻是取决于被施加到该材料的应力的材料。
可调电阻元件20进一步包括包含压电材料的压电层26。压电层26被布置在第二端子22和第三端子23之间。压电层26适于向电阻层25施加应力。可调电阻元件20进一步包括机械夹持层27，机械夹持层27被布置在第一端子21的顶部。可调电阻元件20进一步包括基板28，基板28可以特别地被配置为半导体基板并且用作用于制造可调电阻元件20的基础基板。电阻层25和压电层26被布置在机械夹持层27和基板28之间。机械夹持层27机械地固定到基板28。更特别地，机械夹持层27以如下方式固定到基板28：即使在压电层26的致动时，基板28和机械夹持层27之间的距离d保持相同或基本上相同。这允许通过压电层26在电阻层25上施加应力。
可调电阻元件20耦合至控制单元12，例如图1的控制单元12。控制单元12被配置为将第一控制信号CS1和第二控制信号CS2施加到电阻元件20。第一控制信号CS1是电控制信号并且被施加到第一端子21和第二端子22，更特别地是施加在第一端子21和第二端子22之间。第一控制信号CS1可以是例如在第一端子21和第二端子22之间施加的电压。
第二控制信号CS2也是电控制信号，并且被施加在第三端子23与第二端子22之间，即跨压电层26施加。第二控制信号CS2可以例如是第三端子23和第二端子22之间施加的电压。
电阻层25的可调电阻材料的电阻R以及相应的电导率G可以由第一控制信号CS1控制，并且因此取决于施加到第一端子21和第二端子22的第一电控制信号CS1。另外，电阻层25的可调电阻材料的电阻R以及相应的电导率G可以由第二控制信号CS2控制。更特别地，根据本发明的实施例，可以借助于第二控制信号CS2将应力施加到电阻层25。第二控制信号CS2激活压电层26，并且从而借助于压电层26将应力施加到电阻层25。被施加到电阻层25的应力改变电阻层25的电阻。因此，电阻层25的电阻不仅是取决于第一控制信号CS1，而且取决于被施加到压电层26的第二电控制信号CS2。根据实施例，第二控制信号CS2可以以各种方式用于更改/改变电阻层25的电阻特性。
根据一些实施例，层25的可调电阻材料可以是电阻RAM材料。根据实施例，电阻RAM材料可以特别地是介电材料，例如，金属氧化物材料，诸如TiO2、HfO2、CeO2、Ta2O5、WO3和RE2O3，其中RE是稀土材料。
根据实施例，电阻RAM材料是离子传导材料。根据实施例，电阻RAM材料是SrCoO3-x。如在Advanced Functional Materials 2016的J.Petrie的文件“Strain Control ofOxygen Vacancies in Epitaxial Strontium Cobaltite Films”中所述，氧空位的形成和运动以及因此材料的电阻率取决于材料的应变，并且因此可以通过对其施加应力进行调节。
根据其它实施例，电阻层25的可调电阻材料可包括相变材料，特别是硫族化合物，诸如GST(锗-锑-碲)。相变材料可以包括一些或全部元素Ge、Sb和Te的其它化合物，诸如Ge2Sb2Te5、GeTe和Ge15Sb85。此类化合物还可以具有添加的成分，诸如例如碳、氮、硅或二氧化硅。其它可能的材料包括In-Ge-Te合金、Si-Sb-Te合金和Si-Sb合金。
如例如在M.Xu等人的NAS 2012年5月1日的109(18)E1055-E1062的“Pressuretunes electrical resistivity by four orders of magnitude in amorphousGe2Sb2Te5 phase-change memory alloy”的文件中所报道，可以通过施加应力来调节Ge2Sb2Te5的电阻率。
根据另一个实施例，可调电阻材料可以是铁电材料，例如铁电RAM中使用的铁电材料。根据此类实施例，铁电材料可以特别是锆钛酸铅(PZT)。
根据实施例，压电层的压电材料可以包括PZT或PMN-PT(压电陶瓷)。根据另外的其它实施例，可以使用BaTiO3(BTO)或K基和Na基材料。根据其它实施例，可以使用III-V族材料，诸如AlN和GaP。
图3是根据另一示例实施例的可调电阻元件30的简化横截面图。可调电阻元件30部分地对应于图2的可调电阻元件20，并且包括第一端子31、第二端子32和包括可调电阻材料的电阻层35。电阻层35被布置在第一端子31和第二端子32之间。可调电阻元件30进一步包括包含压电材料的压电层36。压电层36还适于向电阻层35施加应力。电阻元件30进一步包括第三端子33和第四端子34。此外，介电层39被布置在第二端子32和第四端子34之间。压电层36被布置在第三端子33和第四端子34之间。介电层39提供第二端子32和第四端子34的电绝缘。
可调电阻元件30进一步包括：被布置在第一端子31的顶部的机械夹持层37，以及基板38，基板38可以特别地被配置为半导体基板并且用作用于制造可调电阻元件30的基础基板。机械夹持层37机械地固定到基板38。更特别地，机械夹持层37以如下方式固定到基板38：即使在致动压电层36时基板38和机械夹持层37之间的距离d保持相同或基本上相同。这允许借助于压电层36在电阻层35上施加应力。
可调电阻元件30还耦合至控制单元12，例如，图1的控制单元12。控制单元12被配置为将第一电控制信号CS1和第二电控制信号CS2施加到电阻元件30。第一控制信号CS1被施加到第一端子31和第二端子32，更特别地施加在第一端子31和第二端子32之间，并且第二控制信号CS2被施加在第三端子33和第四端子34之间，即跨压电层36施加。
电阻层35的可调电阻材料可以与以上参考图2的实施例所述的电阻层25的材料相同，并且压电层36的材料可以与以上参考图2的实施例描述的压电层36的材料相同。
根据实施例，设备10的控制单元12可以被配置为在写入模式中向第一端子21和第二端子22施加一个或多个写入信号，特别是写入电压，用于写入电阻状态。另外，控制单元12可以在读取模式中向第一端子21和第二端子22施加读取信号，特别是读取电压，用于读取电阻状态。
图4示出了参考图2描述的可调电阻元件20的三维图的示例性实施例。应注意的是，图4的三维图的尺寸不是相对于图2的尺寸而按比例绘制的。
图5示出了根据另一示例实施例的可调电阻元件50的示例性横截面图。图5的实施例可以特别地促进通过CMOS处理技术的制造。
可调电阻元件50包括第一端子51、第二端子52和包括可调电阻材料的电阻层55。电阻层55被布置在第一端子51和第二端子52之间。
可调电阻元件50进一步包括包含压电材料的压电层56。压电层56被布置在第二端子52和第三端子53之间。压电层56适于向电阻层55施加应力。可调电阻元件50进一步包括机械夹持层57，机械夹持层57以大体积的形式体现，并且部分地直接布置在基板58上并且部分地布置在第三端子53上。结果，机械夹持层57机械地固定到基板58。基板58体现为半导体基板并且用作用于制造可调电阻元件50的基础基板。电阻层55和压电层56被布置在机械夹持层57和基板58之间。更特别地，根据该实施例，以固定电阻层55相对于压电层58的位置的方式，将电阻层55和压电层56嵌入在机械夹持层57和基板58之间。这便于借助于压电层58将应力施加到电阻层55。在压电层56的致动时，电阻层55将由于应力而被挤压/压缩，而电阻层55的垂直位置保持不变或基本上不变。可调电阻元件50包括空气部分59，空气部分59便于压电层56的运动。空气部分59可以例如首先通过牺牲Si的制造和随后的蚀刻工艺来形成。基板58可以特别是Si基板，并且夹持层57可以例如由SiO2形成。由于SiO2在机械上相当软，因此SiO2夹持层57可以采用例如Si3N4或SiC增强，用于机械稳定性。第一端子51、第二端子52和第三端子53可以特别地体现为金属电极。第一端子51包括电触点51a，第二端子52包括电触点52a，并且第三端子53包括电触点53a。电触点51a、52a和53a在机械夹持层57中被体现为通孔。
图6示出了根据另一示例实施例的神经形态网络600。
神经形态网络600包括输入层610、一个或多个隐藏层620和输出层630。输入层610包括多个输入节点611，并且输出层630包括多个输出节点631。隐藏层620包括多个神经元640和多个神经突触650。神经突触650可以体现为电阻元件，例如，如参考图2、3、4和5所述，体现为电阻元件20、30、40或50。根据本发明的实施例的可调电阻元件特别适合用作神经突触，因为可以借助于第二控制信号将其电阻调节为对称的电阻特性，如将在下面进一步说明的。因此，本发明的实施例实现在非对称电阻神经突触中电导的对称变化。
根据本发明的实施例的可调电阻性元件可以用于各种神经形态或神经网络，包括例如前馈神经网络，但也可以是更复杂的网络，诸如递归神经网络。
将参考图7a至图7c和图8a至8c更详细地解释电阻状态的编程。
图7a、7b和7c示出了由控制单元12执行的示例性控制机制，用于控制可调电阻元件的电阻，例如如上描述的可调电阻元件20、30、40或50的电阻。
更特别地，图7a和图7b示出了第一控制信号CS1和第二控制信号CS2分别随时间推移的图。图7a的y轴表示第一控制信号CS1，并且x轴表示时间t。图7b的y轴表示第二控制信号CS2，并且x轴表示时间t。图7c示出了对应的电导率-第一电控制信号曲线，该曲线示出了取决于施加的第一电控制信号CS1的电阻层(例如图2的电阻层25)的电导率G，其中假设与第一电控制信号CS1并行的，图7b的第二电控制信号CS2也被施加到电阻元件。
第一电控制信号CS1包括多个写入信号，写入信号被体现为具有正极性的电置位脉冲701和具有负极性的电复位脉冲702。通过将电置位脉冲701施加到电阻元件，可以增加电导率G。此外，通过将电复位脉冲702施加到电阻元件，可以减小电导率G。
根据实施例，控制单元12可以特别地通过利用反馈回路或闭环的迭代程序和验证过程来对电阻元件20的电阻状态进行编程。
第二电控制信号CS2是零，或者换句话说，在图7a和图7b的图的左侧部分703中施加置位脉冲701期间关断。
然而，第二电控制信号CS2是非零，或者换句话说，在图的右侧部分704中在施加复位脉冲702期间接通。根据该实施例，第二控制信号CS2在施加复位脉冲期间是非恒定的，并且在施加复位脉冲期间改变其值。更特别地，第二电控制信号CS2在第一复位脉冲处具有其最大值，并且在随后的复位脉冲处减小其值。根据其它实施例，在施加复位脉冲期间，第二电控制信号CS2可以保持恒定。第二电控制信号CS2控制借助于压电层26施加到电阻层25的应力。因此，第一复位脉冲伴有被施加到电阻层25的最高应力，而随后的复位脉冲伴有被施加到电阻层25的减小水平的应力。通过这样施加应力，第二电控制信号CS2成形或换句话说调节电导率-第一电控制信号曲线。更特别地，根据该示例，其使图7c的电导率-第一控制信号曲线相对于第一控制信号CS1的极性对称。在该方面，图7c的虚线曲线711示出了在不施加第二控制信号CS2的情况下电导率-第一电控制信号曲线。该虚线曲线711相对于电控制信号CS1的极性是不对称的。
当控制单元12根据该实施例仅在图7a和图7b的图的右侧部分704上施加第二控制信号CS2时，第二控制信号CS2取决于第一控制信号CS1的极性。此外，如图7b中所示，第二控制信号在图的右侧部分704中不是恒定的，而是取决于可调电阻材料的电阻。更特别地，电导率G越高，控制信号CS2越高。
图8a、8b和8c示出了根据本发明的另一实施例的由控制单元12执行的示例性控制机制，用于控制可调电阻元件的电阻，例如可调电阻元件20、30或50的电阻。
更特别地，图8a和图8b分别示出了第一控制信号CS1和第二控制信号CS2随时间推移的图。图8a的y轴表示第一控制信号CS1，并且x轴表示时间t。图8b的y轴表示第二控制信号CS2，并且x轴表示时间t。图8c示出了对应的电导率-第一电控制信号曲线，该曲线示出了取决于施加的第一电控制信号CS1的电阻层(例如图2的电阻层25)的电导率G，其中假设与第一电控制信号CS1并行的，图8b的第二电控制信号CS2也被施加到电阻元件，以便以所需的方式调节电导率-第一电控制信号曲线的特性。
第一电控制信号CS1包括多个写入信号，该写入信号被体现为具有正极性的电置位脉冲801和具有负极性的电复位脉冲802。通过将电置位脉冲801施加到电阻元件，可以增加电导率G。此外，通过将电复位脉冲802施加到电阻元件，可以减小电导率G。
根据如图8a至8c中所示的实施例，第二电控制信号CS2被施加在该图的左侧部分803以及右侧部分804。因此，在施加正置位脉冲801期间以及在施加负复位脉冲802期间施加第二电信号CS2。因此，通过在图的左侧部分803中以及在右侧部分804中以及在左侧部分803和右侧部分804二者中施加第二电控制信号CS2来调节电导率-第一电控制信号曲线810，并且将应力施加到电阻层，导致应变。
第二控制信号CS2在置位脉冲801的施加期间和复位脉冲802的施加期间是非恒定的，并且在置位脉冲801和复位脉冲802的施加期间改变其值，以微调电阻元件的电阻特性。更特别地，控制单元12被配置为通过施加第二控制信号CS2来拉直电阻-第一控制信号曲线。在左侧部分803中，第二电控制信号CS2随着脉冲数/时间推移而增加其值，而在右侧部分804中，第二电控制信号CS2随着脉冲数或时间推移而减小其值。第二电控制信号CS2控制例如借助于压电层26施加到电阻层25的应力。因此，在左侧部分803中随时间推移施加增加的应力，而在右侧部分804中随时间推移向电阻层施加减小水平的应力。通过这样施加应力，第二电控制信号CS2拉直了电导率-第一电控制信号曲线。在该方面，图8c的虚线曲线811示出了在不施加第二控制信号CS2的情况下的电导率-第一电控制信号曲线。由于可调电阻材料的滞后行为，虚线曲线811相对于第一电控制信号CS1的极性是不对称的，而施加第二控制信号CS2的电导率-第一电控制信号曲线810是对称的。
应注意的是，图7a、7b和7c以及图8a、8b和8c是高度示意性的并且被简化以示出本发明的实施例的基本原理。
虽然图7b和图8b示出了第二控制信号CS2的两个示例性图，但是应注意的是，可根据示例实施例以选择的用于相应应用的第二控制信号CS2的相应形式取决于许多因素。首先，其取决于材料，更特别地取决于相应的可调电阻材料的电阻-第一电控制信号曲线，而无需借助第二控制信号施加应力。此外，这取决于施加第二控制信号CS2的电阻层的期望的电阻-第一电控制信号曲线。该期望的电阻-第一电控制信号曲线特别取决于相应的应用，电阻元件将被用于该相应的应用。
作为示例，一些可调电阻材料(诸如铁电材料和电阻RAM材料)提供了滞后行为。电阻元件的电阻可以在高电导率Gset和低电导率GReset之间改变(见图7c)。
通过施加复位脉冲，可以降低电导率，并且通过施加置位脉冲，可以提高电导率。
本发明的实施例可以通过施加第二控制信号来提供电阻元件的对称滞后行为。这便于电阻元件的电阻值的双向编程。换句话说，根据实施例，电阻元件在施加第一电控制信号和第二电控制信号时提供基本对称的双向电阻曲线。因此，本发明的实施例可以提供一种连续可调电阻器作为2端子设备。
图9示出了例如在半导体IC逻辑设计、仿真、测试、布图和制造中使用的示例性设计流程900的框图。设计流程900包括用于处理设计结构或设备的过程、机器和/或机制，以生成在逻辑上或其它功能上与上述以及例如在图1至图5中所示的设计结构和/或设备等效的表示。由设计流程900处理和/或生成的设计结构可以在机器可读的传输或存储介质上编码，以包括数据和/或指令，该数据和/或指令当在数据处理系统上执行或以其它方式处理时，生成在逻辑、结构、机械或其它功能上的硬件组件、电路、设备或系统的等效的表示。机器包括但不限于IC设计过程中使用的任何机器，诸如设计、制造或仿真电路、组件、设备或系统。例如，机器可以包括：光刻机器、用于生成掩模的机器和/或设备(例如，电子束写入器)、用于仿真设计结构的计算机或设备、在制造或测试过程中使用的任何装置，或用于将功能等效的设计结构表示编程到任何介质中的任何机器(例如，用于对可编程门阵列进行编程的机器)。
设计流程900可以取决于要设计的表示的类型而变化。例如，用于构建专用IC(ASIC)的设计流程900可以不同于用于设计标准组件的设计流程900，或可以不同于用于将设计实例化为可编程阵列的设计流程900。可编程门阵列(PGA)或现场可编程门阵列(FPGA)的一个示例可以由或/>提供。
图9示出了多个此类设计结构，包括优选地由设计过程910处理的输入设计结构920。设计结构920可以是由设计过程910生成和处理的逻辑仿真设计结构，以产生硬件设备的逻辑等效功能表示。设计结构920还可以或可替代地包括数据和/或程序指令，该数据和/或程序指令当由设计过程910处理时，生成硬件设备的物理结构的功能表示。无论表示功能和/或结构设计特征，都可以使用诸如由核心开发者/设计者实施的电子计算机辅助设计(ECAD)来生成设计结构920。当在机器可读数据传输、门阵列或存储介质上编码时，设计结构920可由设计过程910内的一个或多个硬件和/或软件模块访问和处理，以仿真或以其它方式在功能上表示电子组件、电路、电子或逻辑模块、装置、设备或系统(诸如图1至5中所示)。因此，设计结构920可以包括文件或其它数据结构，包括人和/或机器可读的源代码、编译的结构以及计算机可执行代码结构，当由设计或仿真数据处理系统处理时，可以在功能上仿真或以其它方式表示电路或其它级别的硬件逻辑设计。此类数据结构可以包括硬件描述语言(HDL)设计实体或其它数据结构，其符合和/或兼容于诸如Verilog和VHDL的较低级HDL设计语言和/或诸如C或C++的较高级设计语言。
设计过程910优选采用以及结合用于合成、转换或以其它方式处理图1-5中所示的组件、电路、设备或逻辑结构的设计/仿真功能等效的硬件和/或软件模块，以生成网表980，网表980可以包含诸如设计结构920的设计结构。网表980可以例如包括代表线路、分立组件、逻辑门、控制电路、I/O设备、模型等的列表的编译或以其它方式处理的数据结构，其描述了与集成电路设计中的其它元件和电路的连接。可以使用迭代过程来合成网表980，其中取决于设备的设计规范和参数对网表980重新合成一次或多次。如同在此描述的其它设计结构类型，网表980可以记录在机器可读数据存储介质上，或编程为可编程门阵列。介质可以是非易失性存储介质，诸如磁盘或光盘驱动器、可编程门阵列、紧凑型闪存或其它闪存。另外地或可替代地，介质可以是系统或高速缓冲存储器、缓冲空间、或电或光导设备和材料，可以经由互联网或其它联网的合适部件在其上传输数据包以及中间地存储数据包。
设计过程910可以包括用于处理各种输入数据结构类型(包括网表980)的硬件和软件模块。此类数据结构类型可以驻留在例如库元素930内，并且包括针对给定制造技术(例如，不同的技术节点，32nm、45nm、90nm等)的一组常用的元素、电路和设备，包括模型、布图和符号表示。数据结构类型可以进一步包括设计规范940、特征数据950、验证数据960、设计规则970和测试数据文件985，其可以包括输入测试模式、输出测试结果和其它测试信息。设计过程910可以进一步包括例如标准机械设计过程，诸如应力分析、热分析、机械事件仿真，用于诸如铸造、模制和模压成型的操作的过程仿真等。机械设计领域的普通技术人员之一可以理解在设计过程910中使用的可能的机械设计工具和应用的程度，而不背离本发明的范围和精神。设计过程910也可以包括用于执行标准电路设计过程(诸如时序分析、验证、设计规则检查、布局和布线操作等)的模块。
设计过程910采用并结合了诸如HDL编译器和仿真模型构建工具的逻辑和物理设计工具，以与一些或全部所示的支持数据结构以及任何附加机械设计或数据(如果适用)一起来处理设计结构920，从而生成第二设计结构970。设计结构990以用于机械设备和结构的数据交换的数据格式驻留在存储介质或可编程门阵列上(例如，以IGES、DXF、ParasolidXT、JT、DRG或用于存储或呈现此类机械设计结构的任何其它合适格式存储的信息)。与设计结构920类似，设计结构990优选地包括一个或多个文件、数据结构或其它计算机编码的数据或指令，其位于传输或数据存储介质上，并且当由ECAD系统处理时生成图1至图5中所示的本发明的一个或多个实施例的逻辑上或其它功能上等效的形式。在一个实施例中，设计结构990可以包括编译的可执行的HDL仿真模型，其在功能上仿真图1-5中所示的设备。
设计结构990还可采用用于交换集成电路的布图数据的数据格式和/或符号数据格式(例如，以GDSII(GDS2)、GL1、OASIS、地图文件或用于存储此类设计数据结构的任何其它合适格式存储的信息)。设计结构990可以包括信息，诸如例如符号数据、map文件、测试数据文件、设计内容文件、制造数据、布图参数、线路、金属级别、通孔、形状，用于通过制造线来布线的数据，以及制造商或其它设计者/开发者生产如上所述和图1-5中所示的设备或结构所需的任何其它数据。然后，设计结构990可以进入阶段995，例如，设计结构990：进行流片，发布到制造，发布到掩模室，发送到另一个设计室，发送回客户等。
为了说明的目的已经给出了对本发明的各种实施例的描述，但是这些描述并不旨在是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择在此使用的术语是为了最好地解释实施例的原理、对市场上发现的技术的实际应用或技术改进，或者使本领域的其他普通技术人员能够理解在此公开的实施例。
通常，针对一个实施例描述的修改可以适当地应用于另一实施例。

Claims (20)

1.一种可调电阻元件，其包括：
第一端子；
第二端子；
电阻层，其包括可调电阻材料，所述电阻层被布置在所述第一端子和所述第二端子之间；以及
压电层，其包括压电材料，所述压电层适于向所述电阻层施加应力，
其中，所述可调电阻材料的电阻是取决于被施加到所述第一端子和所述第二端子的第一电控制信号以及取决于由所述压电层施加到所述电阻层的所述应力；以及
其中，由所述压电层施加的所述应力是取决于被施加到所述压电层的第二电控制信号，
其中，所述可调电阻元件被配置为在施加所述第一电控制信号和所述第二电控制信号时提供对称的双向电阻曲线。
2.根据权利要求1所述的可调电阻元件，进一步包括：机械夹持层，其中，所述机械夹持层适于固定所述电阻层相对于所述压电层的位置，以便于由所述压电层向所述电阻层施加应力。
3.根据权利要求2所述的可调电阻元件，进一步包括：
基板；
其中，所述电阻层和所述压电层被布置在所述机械夹持层和所述基板之间；以及
其中，所述机械夹持层被机械地固定到所述基板。
4.根据权利要求1所述的可调电阻元件，进一步包括：
第三端子；
其中，所述压电层被布置在所述第二端子和所述第三端子之间；以及
其中，所述可调电阻元件被配置为在所述第二端子和所述第三端子之间接收所述第二电控制信号。
5.根据权利要求1所述的可调电阻元件，进一步包括：
第三端子；
第四端子；以及
介电层，其被布置在所述第二端子和所述第四端子之间；
其中，所述压电层被布置在所述第三端子和所述第四端子之间；以及
其中，所述可调电阻元件被配置为在所述第三端子和所述第四端子之间接收所述第二电控制信号。
6.根据权利要求1所述的可调电阻元件，其中，所述可调电阻材料包括电阻RAM材料。
7.根据权利要求1所述的可调电阻元件，其中，所述可调电阻材料包括相变材料。
8.根据权利要求1所述的可调电阻元件，其中，所述可调电阻材料包括铁电材料。
9.根据权利要求1所述的可调电阻元件，其中，所述电阻元件被配置为在施加设置脉冲和复位脉冲作为所述第一电控制信号时提供所述对称的双向电阻曲线。
10.一种设备，包括多个根据权利要求1所述的可调电阻元件，所述设备包括控制单元，所述控制单元被配置为将第一电控制信号和第二电控制信号施加到所述多个可调电阻元件。
11.根据权利要求10所述的设备，其中，所述第二电控制信号被配置为形成电阻-第一电控制信号曲线，其中，所述电阻-第一电控制信号曲线指定取决于所施加的第一电控制信号的所述电阻层的所述电阻。
12.根据权利要求10所述的设备，其中，所述控制单元被配置为取决于所述第一电控制信号的极性来施加所述第二电控制信号。
13.根据权利要求10所述的设备，其中，所述控制单元被配置为取决于所述可调电阻材料的所述电阻来施加所述第二电控制信号。
14.根据权利要求10所述的设备，其中，所述控制单元被配置为通过施加所述第二电控制信号来使所述电阻-第一电控制信号曲线对称。
15.根据权利要求10所述的设备，其中，所述控制单元被配置为通过施加所述第二电控制信号来拉直所述电阻-第一电控制信号曲线。
16.根据权利要求10所述的设备，其中，所述设备是存储器设备，并且所述控制单元被配置为：
在写入模式中，将一个或多个写入电压作为第一控制信号施加到所述第一端子和所述第二端子，以用于写入电阻状态；
将一个或多个调节电压作为第二控制信号施加到所述压电层，以用于调节所述电阻层的所述电阻状态；以及
在读取模式中，将读取电压施加到所述第一端子和所述第二端子，以用于读取所述电阻层的电阻状态。
17.根据权利要求10所述的设备，其中，所述控制单元被配置为通过迭代程序和验证过程来对所述电阻元件的电阻状态编程。
18.一种神经形态网络，包括多个根据权利要求1所述的可调电阻元件作为神经突触。
19.根据权利要求18所述的神经形态网络，其中，所述神经突触被配置为提供对称切换行为。
20.一种设计结构，其有形地体现在机器可读介质中，用于设计、制造或测试集成电路，所述设计结构包括：
可调电阻元件，其包括：
第一端子；
第二端子；
电阻层，其包括可调电阻材料，所述电阻层被布置在所述第一端子和所述第二端子之间；以及
压电层，其包括压电材料，所述压电层适于向所述电阻层施加应力；
其中，所述可调电阻材料的电阻是取决于施加到所述第一端子和所述第二端子的第一电控制信号以及取决于由所述压电层施加到所述电阻层的所述应力；以及
其中，由所述压电层施加的所述应力是取决于被施加到所述压电层的第二电控制信号，
其中，所述可调电阻元件被配置为在施加所述第一电控制信号和所述第二电控制信号时提供对称的双向电阻曲线。
CN202010064953.XA 2019-01-23 2020-01-20 可调电阻元件 Active CN111477739B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/255,085 US10727404B1 (en) 2019-01-23 2019-01-23 Tunable resistive element
US16/255085 2019-01-23

Publications (2)

Publication Number Publication Date
CN111477739A CN111477739A (zh) 2020-07-31
CN111477739B true CN111477739B (zh) 2023-08-11

Family

ID=71609193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010064953.XA Active CN111477739B (zh) 2019-01-23 2020-01-20 可调电阻元件

Country Status (2)

Country Link
US (1) US10727404B1 (zh)
CN (1) CN111477739B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744165B (zh) * 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
CN113673175B (zh) * 2021-10-21 2022-01-18 中国石油大学(华东) 基于bp-dematel-ism模型的钻井井筒压力失衡影响因素分析方法
US20240147873A1 (en) * 2022-11-01 2024-05-02 International Business Machines Corporation Piezoelectric memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889312A (zh) * 2007-12-12 2010-11-17 索尼公司 存储装置及信息再记录方法
US9570169B1 (en) * 2016-06-03 2017-02-14 International Business Machines Corporation Resistive memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876603B2 (en) * 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8031518B2 (en) * 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8159854B2 (en) 2009-06-30 2012-04-17 International Business Machines Corporation Piezo-effect transistor device and applications
US8275727B2 (en) 2009-11-13 2012-09-25 International Business Machines Corporation Hardware analog-digital neural networks
WO2013017131A2 (de) 2011-07-12 2013-02-07 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integrierte nichtflüchtige speicherelemente, aufbau und verwendung
US9058868B2 (en) 2012-12-19 2015-06-16 International Business Machines Corporation Piezoelectronic memory
US9368714B2 (en) * 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9472368B2 (en) 2014-10-31 2016-10-18 International Business Machines Corporation Piezoelectronic switch device for RF applications
GB2532086A (en) 2014-11-10 2016-05-11 Provost Fellows Found Scholars & Other Members Board College Holy & Und An associative memory learning device
KR101664649B1 (ko) * 2015-01-05 2016-10-10 현대자동차주식회사 연료 전지 차량용 이온필터 수명 감지 장치
US10103317B2 (en) * 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10892330B2 (en) 2016-07-06 2021-01-12 International Business Machines Corporation FET based synapse network
US10714242B2 (en) * 2017-12-20 2020-07-14 International Business Machines Corporation Symmetrically tunable electrical resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889312A (zh) * 2007-12-12 2010-11-17 索尼公司 存储装置及信息再记录方法
US9570169B1 (en) * 2016-06-03 2017-02-14 International Business Machines Corporation Resistive memory device

Also Published As

Publication number Publication date
CN111477739A (zh) 2020-07-31
US20200235294A1 (en) 2020-07-23
US10727404B1 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111477739B (zh) 可调电阻元件
US10275706B2 (en) Neuristor-based reservoir computing devices
KR100855855B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
TWI434408B (zh) 電阻式記憶體及處理電阻式記憶體之方法
KR100816759B1 (ko) 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
JP6084521B2 (ja) 相変化デバイス
JP4529654B2 (ja) 記憶素子及び記憶装置
Merkel et al. Reconfigurable N-level memristor memory design
JP2003283003A (ja) 集積回路装置及びニューロ素子
US10714242B2 (en) Symmetrically tunable electrical resistor
CN111149168B (zh) 电阻式存储器设备
US10957854B2 (en) Tunable resistive element
TWI783457B (zh) 頂峰阻障記憶體及選擇器裝置以及製造其之方法
Flak et al. Solid-state memcapacitors and their applications
KR20040101037A (ko) 비대칭 메모리 셀
CN111712838B (zh) 仿神经网络及其制造方法
Vera-Tasama et al. Memristors: A perspective and impact on the electronics industry
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
US20140374693A1 (en) Varied multilayer memristive device
US12046282B2 (en) Device with reconfigurable short term data retention
Chakraverty et al. A qualitative study of materials and fabrication methodologies for two terminal memristive systems
Carraria Martinotti A Physical Model of Filamentary TaOx/HfO2 ReRAM Devices
KR101047099B1 (ko) 멀티 비트 저항 소자
JP2024056638A (ja) 非二元論理用の強誘電体ナノ粒子キャパシタおよび動作方法
Levy Multi-pole NEM relays and multiple-bits-per-cell RRAM for efficient 3-D ICs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant