WO2013017131A2 - Integrierte nichtflüchtige speicherelemente, aufbau und verwendung - Google Patents

Integrierte nichtflüchtige speicherelemente, aufbau und verwendung Download PDF

Info

Publication number
WO2013017131A2
WO2013017131A2 PCT/DE2012/200047 DE2012200047W WO2013017131A2 WO 2013017131 A2 WO2013017131 A2 WO 2013017131A2 DE 2012200047 W DE2012200047 W DE 2012200047W WO 2013017131 A2 WO2013017131 A2 WO 2013017131A2
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
contact
layer
integrated
electrode
Prior art date
Application number
PCT/DE2012/200047
Other languages
English (en)
French (fr)
Other versions
WO2013017131A3 (de
Inventor
Heidemarie Schmidt
Yao Shuai
Shengqiang Zhou
Ilona Skorupa
Xin OU
Nan DU
Christian Mayr
Wenbo LUO
Original Assignee
Helmholtz-Zentrum Dresden - Rossendorf E.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102011051767.7A external-priority patent/DE102011051767B4/de
Priority claimed from DE201210102326 external-priority patent/DE102012102326A1/de
Priority claimed from DE201210104425 external-priority patent/DE102012104425B4/de
Application filed by Helmholtz-Zentrum Dresden - Rossendorf E.V. filed Critical Helmholtz-Zentrum Dresden - Rossendorf E.V.
Priority to US14/131,956 priority Critical patent/US9520445B2/en
Publication of WO2013017131A2 publication Critical patent/WO2013017131A2/de
Publication of WO2013017131A3 publication Critical patent/WO2013017131A3/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the invention relates to an integrated electronic component, as
  • non-volatile memory device or analog memory or as
  • integrable electrode with non-volatilely positionable, static positive and / or static negatively charged boundary layers can be used.
  • a transistor is an electronic semiconductor device used for switching and amplifying electric currents.
  • the term is a short form for the English term transient resistor, which means the
  • Transistor should describe as a current controllable resistor.
  • the field effect transistor (FET - field effective transistor) is an active
  • the control electrode may be a metal oxide semiconductor field effect transistor (MOSFET) structure, a junction field effect transistor (JFET) or a metal semiconductor field effect transistor (MESFET) contact.
  • MOSFET metal oxide semiconductor field effect transistor
  • JFET junction field effect transistor
  • MESFET metal semiconductor field effect transistor
  • the FET is a unipolar transistor whose current consists only of majority charge carriers. Therefore, the FET does not care if the current flows from source to drain or vice versa. It can therefore switch AC currents in contrast to bipolar transistors.
  • the use of the different types of field effect transistors depends above all on the requirements of stability and noise behavior. Basically, there are field effect transistors for all applications, but the MOSFETs are more likely in the
  • FETs are used both on the basis of silicon and on the basis of III / V semiconductors, in particular gallium arsenide GaAs.
  • FETs on the Based on the Ill / V semiconductor GaAs one uses MESFETs. Drain and source terminals are ohmic contacts, while the gate terminal is a Schottky contact.
  • a differentiation of the FETs depends on the channel type used: In the enrichment FET, the line channel is interrupted as long as there is no sufficient gate voltage. In the depletion FET, the channel is conductive unless it is pinched off by a sufficiently large gate voltage.
  • FETs are usually characterized by lower losses than bipolar transistors. They allow a very fast switching and are therefore suitable for very high frequencies. FETs are characterized by the fact that they have no storage time as in
  • Bipolar transistors (BJT - bipolar junction transistor) possess. FETs can easily be connected in parallel.
  • FETs are i.d.R. cheaper than comparable bipolar transistors. They can be driven without power in the static case, but this leads to high transient losses at the gate.
  • FETs also have disadvantages. They are only conditionally for high voltages
  • TK positive temperature coefficient
  • RDS-on on-resistance
  • a FeFET is a ferroelectric oxide MOSFET.
  • Ferroelectric layer Bi Ti 3 Oi 2 was realized in 1974 [Wu, SY: IEEE Electronic Devices ED-21 (1974) 499].
  • the gate insulation is a ferroelectric
  • Dielectric replaced (analogous to the floating gate during flash storage). The electrical polarization of this dielectric influences the current-voltage characteristics of the source-drain junction
  • Polarization direction locks the transistor or switches to passage.
  • the FeFET by applying a corresponding voltage between the gate and source.
  • the FeFET is read by measuring the current when a voltage is applied between source and drain.
  • FeFETs In comparison to standard flash memories, FeFETs have ferroelectric, nonvolatile memories. FeFETs are characterized by a high
  • ferroelectric layer must be formed very precisely. Unfortunately, they can only have a small lattice mismatch, otherwise uncontrolled interface states or traps will occur. To avoid the
  • Interfacial states are introduced by thin, low crystalline interlayers between the substrate and the ferroelectric layer.
  • the ferroelectric layer must be pinhole-free.
  • FRAM Ferroelectric Random Access Memory are the so-called 1T1 C and 2T2C cells, each with one or two
  • Transistors and capacitors with ferroelectric dielectric The transistor will in any case be used to select the ones to be described Memory cell required because ferroelectrics have no sharp switching voltage, but the switching probability with the strength of
  • the cells are described by setting the polarization of the ferroelectric by a voltage pulse after selection of the desired memory cell via the word and bit lines.
  • the switching between memory and erase process is realized in each case by a polarization change in a ferroelectric layer.
  • FRAMs need no power supply for data retention compared to conventional read-only memories. Even after switching off the electric field, the set state of the cell is maintained. FRAMs are still compatible with popular EEPROMs and have a virtually unlimited lifetime, theoretically 10 quadrillion read / write cycles, with 10 10 write / read cycles guaranteed. The write time is approximately 100 ns comparable with standard SRAM.
  • the reading of the cell state is carried out by the creation of a
  • Reading procedure as in the case of DRAM has a destructive effect, ie the cell content is deleted, followed by a write operation after each read operation.
  • ReRAM Resistive Random Access Memory
  • FeFETs ferroelectric memory field effect transistors (FEMFET), in which the gate electrode a
  • the channel in US 2005/0111252 A1 comprises a switchable material whose conductivity is reversibly switchable between a state of low conductivity and high conductivity. Each state of the conductive channel can be switched persistently.
  • the field effect transistor described in US 2005/0111252 A1 has the disadvantage that the channel can not be switched to the low-conductive state. It is only the circuit of the channel in the higher conductive state by applying an electrical voltage, injection of charge carriers, heat and / or laser radiation, described.
  • the switchable materials (SrZrO 3 , BaSrTiOs, Ta 2 O 5 ,
  • Ca 2 Nb 2 O 7 are piezoelectrically and not persistently switchable.
  • Switching mechanism filament formation A filament formation is disadvantageous because it is not controllable adjustable.
  • Voltage e.g. the gate-source voltage controls the extension of the conductive channel in the semiconductive layer.
  • the maximum voltage that can be applied to the MISFET (20 V) is due to the low
  • Breakthrough field strength of the amorphous AI2O3 (4 MVcm "1 ) is not so large that the channel is completely pinched-off by applying a negative voltage
  • the conductivity of the channel is only transient over the
  • Gate voltage controllable The channel always has the conductivity value when applying no gate voltage, which corresponds to a gate voltage of zero volts, regardless of which gate voltage was previously applied.
  • Resistor memory devices that replace the aforementioned conversion steps reduce application overhead and make the circuit more robust.
  • microphysical cause of the resistive switching processes is for
  • Resistor memory devices with different materials different.
  • resistive switching in resistive memory devices made of Cu-doped Geo.3Seo.7 solid state electrolytes is probably based on the
  • Resistive memory devices with filament formation can switch between two resistance states.
  • Non-volatility operation at low voltages and currents, a large ratio R 0 ff / R 0 n between the resistors in the "off” (R 0 ff) and in the “on” (R on ) state, fast switching times and long life.
  • the resistive switching in resistance memory devices made of piezoelectric or ferroelectric solids with metal contacts based on the redistribution of free charge carriers at the interface between the metal contacts and the piezoelectric and ferroelectric solids and shifting the position of the polarization charge when applying a voltage.
  • Non-volatile multilevel resistive switching will not be possible in filament-forming resistive memory devices due to the stochastic nature of filament formation.
  • a neural network is constructed in matrix form and has at column or
  • nonvolatile analog storage elements are required.
  • Phase change materials change their phase above the
  • the problem is the very high to be used
  • phase change materials must be thermally isolated. For example, are the current densities to reach the
  • Phase transition temperature of 600 ° C in GeSbTe more than 10 7 A / cm 2 (Lee, Benjamin C. et al.: Phase Change Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S .: 131-141.].
  • an electric field is formed.
  • Dielectric properties of the solid, liquid or gaseous material determined.
  • Photobuck elements for example solar cells, photoelements and photodiodes, are constructed in principle like semiconductor diodes and do not differ fundamentally in the physical mode of action. Due to the photovoltaic effect, photogenerated charge carriers are separated in the electric field of the space charge zone of the semiconductor diode. Photodiodes and
  • Photovoltaic cells are generally used to measure radiation, while solar cells are used to convert solar energy into electrical energy.
  • photogenerated charge carriers contribute to the photocurrent in the semiconductor photo-component, the photogenerated charge carriers must reach the contact electrodes, without recombining on the way there.
  • Charge carriers whose separation and transport is based on the contact electrodes, have hitherto been preferably used photo-components with absorbing regions in which space charge zones can form due to doping.
  • Substrate material can be significantly reduced.
  • Ferroelectric materials for example BiFeO3, exhibit ferroelectric domains with the same orientation and the same absolute amount of spontaneous polarization without the application of an external electrical voltage.
  • Piezoelectric materials such as BaTiO3, have piezoelectric domains with the same orientation and absolute magnitude of spontaneous polarization upon application of an external electrical voltage.
  • intrinsic electric fields are formed in the domains of piezoelectric and ferroelectric materials.
  • the lateral extent of the domains ranges from a few nanometers to a few micrometers to millimeters. The extension of the domain boundaries is a few nanometers.
  • leakage currents at crystallographic defects or at domain boundaries in piezo or ferroelectric materials interfere with the drift current in the intrinsic fields in piezo or ferroelectric domains.
  • Open circuit voltage depends on the lateral extent of the ferroelectric domains.
  • the short-circuit current flows in the direction of the ferroelectric polarization.
  • the photovoltaic effect in doped semiconductors and in ferroelectrics is fundamentally different.
  • the photocurrent in ferroelectrics is a few nA / cm 2 compared to some ⁇ cm 2 in doped semiconductors.
  • BiFeO3 Surface of BiFeO3 is determined by the intrinsic electric field in which photogenerated charge carriers can drift without
  • This intrinsic electric field is about 7 kVcm "1 in doped semiconductors and 50 kVcm in each domain wall of the ferroelectric material " [SY Yang et al .: Above-bandgap voltages from
  • the object of the invention is the description of an arrangement of piezoelectric and / or ferroelectric layers with at least two, metallically conductive contacts in electrical components that can be used as conductive channels in non-volatile memory devices.
  • the object of the invention to integrate the arrangement of a nonvolatile ferroelectric memory in a FET with ferroelectric channel.
  • a further object is the description of an arrangement with at least one voltage-connected, non-volatile resistance value and the specification of a structure of an integratable on different length scales electrode with static charge for the formation of electric fields between the integrable electrode and an electrically conductive counter electrode.
  • the object of constructing a FET 1 B is achieved by using a ferroelectric layer 11 as a conductive channel in an integrated non-volatile memory device between surface contact S and associated mating contact O, wherein at least one of the two contacts is formed as a rectifying contact. In that case, one or two nonvolatile space charge zones 15 are formed in the top and / or bottom connection region in the ferroelectric layer 11.
  • Memory element 1A is on a rectifying or
  • non-rectifying bottom contact O a ferroelectric layer 11 applied.
  • ferroelectric layer modified locally The modification of the areas can by means of ion implantation, eg oxygen, helium, or Ar, and subsequent thermal treatment in the area of
  • the extension of the principle of the memory component to the structure of an integrable electrode C is achieved by the use of an active capacitor structure of at least two areas with piezo or ferroelectric material with metallically conductive contacts S and O, wherein the structural, electronic and / or polarization properties of adjacent piezoelectric or ferroelectric materials, and wherein at the interfaces between the piezoelectric or ferroelectric materials in each case forms a statically charged boundary layer, and wherein the distance of the statically charged boundary layer can be set or moved non-volatile by applying a voltage.
  • Fig. 1 shows an integrated nonvolatile memory device.
  • Fig. 2 shows an integrated nonvolatile memory device.
  • Fig. 3 shows an integrated field effect transistor 1 B with source contact GS, gate contact GG and drain contact GD.
  • FIG. 4 shows an integrated field effect transistor 1 B with source contact GS, gate contact GG and drain contact GD and insulating layer 16.
  • Fig. 5 shows an integrated analog memory 1 C with piezo or
  • Fig. 6 shows the current I at the read voltage Ui ese in an analog memory
  • Fig. 7 shows an integrated analog memory 1 C in Array réelle with a mounted on different sides surface contact S and
  • Fig. 8 shows the structure of the integratable electrode (a) without and (b) with
  • Fig. 1 describes the use of the integrable electrode with Counter electrode 20 in a device with active region Y.
  • Fig. 12 describes the use of (a) an integratable electrode having
  • Fig. 13 describes the use of the integrable electrode Cj with
  • Fig. 15 describes the use of multiple integrable electrodes for combination with different functions.
  • the object is achieved by using a ferroelektnschen layer 11 as a conductive channel in an integrated nonvolatile memory device 1A, between bottom contact O and top contact S, wherein at least one of the two contacts is formed as a rectifying contact.
  • a ferroelektnschen layer 11 as a conductive channel in an integrated nonvolatile memory device 1A, between bottom contact O and top contact S, wherein at least one of the two contacts is formed as a rectifying contact.
  • one or two nonvolatile space charge zones 15 are formed in the top and / or bottom connection region in the ferroelectric layer 11.
  • Memory device is on a rectifying or
  • ferroelectric layer modified locally Modification of the regions can be achieved by ion implantation, e.g. Oxygen, helium, or ar, and
  • the expansion of the integrated nonvolatile memory device 1A integrated field effect transistors 1 B is possible by a local modification of the structure of the FETs.
  • the object is achieved by using a passive one
  • Piezo or ferroelectric materials may have different phases. Different phases differ with respect to their crystal structure, their electronic band structure and their band gap, as well as their piezoelectric or ferroelectric properties and their spontaneous polarization charges.
  • Effect i. the change of the volume in an electric field, controlled by an electric field by applying an electric voltage.
  • the piezoelectric or ferroelectric material changes its phase when a critical field strength is exceeded.
  • the critical electric field strength in BiFeO3 is 176 MV / m [Pice Chen et al .: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFe ⁇ 3 on SrT / 3 . Appl.
  • BiFeO3 changes its structure from rhombohedral to tetragonal, its band gap from 2.1 eV to 2.7 eV and its spontaneous polarization charge from 100 ⁇ / ⁇ 2 to 150 ⁇ / ⁇ 2 .
  • Distortions caused by high electric fields lead to a structural change in other piezo and ferroelectric materials. This was also in other thin films and
  • the non-volatility of this localization depends on the band alignment, that is, on the stepwise change of the electronic band structure at the structural interface.
  • the areal density of the spontaneous polarization charge localized at the structural interface depends on the difference of the spontaneous polarization charge in the different phases.
  • Counter contacts are. Another possibility is the use of a structured, epitaxial piezoelectric or ferroelectric material having feature sizes smaller than the lateral extent of the surface contacts or mating contacts.
  • Polarization charges between different phases of the piezoelectric or ferroelectric material determines the value of the resistance of the piezoelectric or ferroelectric material between opposing contacts, and thus the non-volatile state of the resistive memory device, which are controlled by an externally applied voltage.
  • phase change materials which require very high current densities to change their phase above a phase transition temperature from crystalline to amorphous, the current flow is at phase change
  • Fig. 5 shows the use of the integrated invention
  • the regions 11, 11 'and 11 "in the piezoelectric or ferroelectric material have a different extension d, d' and d" and different electrical properties due to the modification during the layer growth or by modification by means of ion beams, laser beams, heat rays and / or electron beams 2 conductivities. It is advisable to modify the piezoelectric or ferroelectric layer 11 preferably over a large area by means of laser and / or ion beams and to detect the regions 11 '.
  • the electrical conductivity is lowest in the regions 11 "and 11 'near the front-side contact S and / or near the rear-side contact O, so that an externally applied voltage U drops mainly in the regions 11" and 11' and at Exceeding a critical electric field strength or the threshold voltage Ukrit a
  • the structure boundary 16S separates the regions of high conductivity in a stress-free piezoelectric or ferroelectric phase from the regions of low conductivity in a stress-stable piezo or ferroelectric phase.
  • Differences in the electronic band structure and in the spontaneous polarization charge of both phases at the structure boundary 16S cause a step change of the conduction band and the valence band of the piezo or ferroelectric material.
  • the stepwise change of the conduction band and the valence band causes the localization of spontaneous polarization charge at the structure boundary 16S.
  • the voltage U is switched off, the localized polarization charge can not drift or diffuse away from the structure boundary 16 due to the stepwise change of the conduction band and the valence band.
  • An externally applied voltage U shifts the polarization charge located at the structure boundary 16S and thus the structure boundary itself.
  • the resistance of the integrated nonvolatile memory depends on the position of the structure boundary 16S and is large when the structure boundary is widely shifted in the piezoelectric or ferroelectric material. If the structural boundary is close to one of the two opposite contacts (FIG. 5 a)) or the contacts arranged on the same side (FIG. 5 b), the resistance of the resistance memory is small.
  • Fig. 6 shows the read current I at the read voltage Ui ese in response to the write voltage U SC rub-
  • the write voltage U SC hreib can assume values between U m in and ILax. If the write voltage is less than U m in, then the resistance value of the non-volatile integrated
  • Write voltages U SC hrei b for different resistance values must be so far apart that the time-dependent change of the read currents Al (d) does not overlap with the time-dependent change of the read currents of another resistance value.
  • the time-dependent change of the read currents Al (d, d ', d") is least when the conductive regions 11' and 11 "are locally modified, in which case the largest number of different
  • the region 11 "and the other resulting regions can also be further modified.
  • Fig. 7 shows the use of the article according to the invention in an array in the case where a maximum of two areas between opposing contacts S and O are modified.
  • Mating contacts O can be carried out, for example, as strips, with S and O being rotated at an angle, ideally 90 °, to one another. If a voltage U (m, n) is applied between the top side contact S (m) and the associated mating contact O (n), then, when a voltage U (m, n) is applied between the contacts S (m), O (n ) an electric field in the crossing point of the two contacts S (m), O (n).
  • Threshold voltage of the individual locally modified regions 11 '(FIG. 7 b)) or 11 "(FIG. 7 c) or both regions 11' and 11" (FIG. 7 d) be adjusted by means of modification.
  • this array can be used as a non-volatile analog memory for neuromorphic applications or as a non-volatile analog memory in calibration devices, with the state-of-the-art implementation in CMOS circuits being particularly interesting.
  • Concentration of the free charge carriers before the modification in a range of 10 15 to 10 18 cm “3 and the modification is carried out by means of laser irradiation and ion irradiation.
  • Fig. 8 shows the structure of the integrable static electrode Ci, comprising a surface contact S and a mating contact O, and two areas with piezo or ferroelectric material Xi, X2 with different structural, electronic and / or polarization properties between the contacts S and O. At the interface between the piezoelectric or ferroelectric materials X1, X 2 forms a statically charged
  • Boundary layer GCi at a distance pci from the surface contact S aus.
  • the distance Pci of the statically charged boundary layer Gci can be set or shifted non-volatile by applying a voltage.
  • a material can be introduced outside the contacts (FIG. 1 (a)) or outside and inside the contacts (FIG. 1 (b)), whereby the functionality of the integratable electrode C is not affected by the material 1 1.
  • Fig. 8 The arrangement shown in Fig. 8 can be applied to a plurality of piezo or
  • ferroelectric materials Xj, Xi + i can be extended to i> 1, with at least one of the properties of adjacent materials being
  • the structure of the integrable electrode CAS in the capacitive energy store is identical to the integrable electrode Ci described in FIG. 9, the area AAS of the statically charged boundary layer GCAS of the integrable electrode Ci being chosen to be very large in relation to the adjacent areas so that sufficiently large capacitances can be realized.
  • the position of the statically charged boundary layer GCAS can be shifted by applying a voltage between the electrodes S and O.
  • Fig. 10 describes the structure of an integratable electrode with three
  • the piezo or ferroelectric material in the region X1 and X3 has a larger electronic band gap than the piezo or ferroelectric material in the region X 2 .
  • the region X2 is referred to as quantum well Q.
  • the statically charged boundary layers GC1 and GC2 can be positively or negatively charged.
  • Boundary layers GC1 and GC2 are charged equally, then oppositely charged free charge carriers from the boundary layers GC1 and GC2
  • Quantum well thickness increases the energetic distance of the discrete electronic states in quantum well Q and the number of discrete electronic states in quantum well Q. This can be used to electrically control the quantum confinement of free charge carriers in a quantum well Q.
  • Boundary layers GC1 and GC2 attracted and collected at the edge of the tunnel barrier T. Equally charged free charge carriers are used by the
  • Boundary layers GC1 and GC2 repelled and collected outside the tunnel barrier T. If two adjacent statically charged boundary layers are oppositely charged, then the free charge carriers drift to the respectively oppositely charged, static charged boundary layer and accumulate there. This serves to shift the charge center outside the tunnel barrier T.
  • the tunnel barrier thickness decreases, the likelihood increases that free carriers can tunnel through the tunnel barrier T. This can be used to electrically control the tunneling effect of free charge carriers through a tunnel barrier T.
  • Counter electrode 20 forms an electric field.
  • U c By creating a external voltage U c , the statically charged boundary layer GCi is shifted in the integrable electrode Ci and the region Z in the active region Y.
  • Fig. 12 describes the use of (a) an integrable electrode Ci with
  • Boundary layer GCi and the counterelectrode 20 (FIG. 12 (a)) or in the area of the zy active regions Yi, Y 2 and Y 3 between the statically charged
  • Boundary layers GCi and GC j forms an electric field. By applying an external voltage, the range Z, Zy is shifted.
  • the active regions Yi, Y 2 and Y 3 are absorber materials for absorbing electromagnetic waves 22, then the arrangement in FIG. 5 can be used as a photo-component.
  • the active regions Yi, Y 2 and Y 3 are absorber materials for the absorption of charged and uncharged particles 22, then the arrangement in Fig. 5 can be used as a particle detector.
  • Fig. 13 describes the use of the integrable electrode Ci with the active areas Yi, Y 2 and Y 3 and counter electrode 20 in one
  • Electrode Ci and the counter electrode 20 can be used as a control electrode.
  • a voltage USD between the source electrode GS and the drain electrode GE the expansion of the electric field between the source electrode GS and the drain electrode GE by the non-volatile set electric field in the region Z between the
  • Control electrode can be used.
  • a voltage USD is applied between the source electrode GS and the drain electrode GE, the expansion of the electric field between the source electrode GS and the drain electrode GE by the nonvolatilely set electric field in the region Zy between the integratable electrodes Cj and C j controlled.
  • FIG. 15 describes the use of several integrable electrodes in FIG.
  • the integrated nonvolatile memory device comprises a bottom contact O and top contact S, wherein at least one of these two contacts is designed as a rectifying contact, and a ferroelectric layer 11 as a conductive channel between bottom contact O and top contact S
  • Memory element is applied to a rectifying or non-rectifying bottom contact a ferroelectric layer.
  • the conductivity of the ferroelectric layer is locally modified.
  • the modification of the regions can be effected by means of ion implantation, preferably oxygen, helium or argon ions, and subsequent thermal treatment in the region of the growth temperature of the ferroelectric layer.
  • the growth temperature is between room temperature and 1000 ° C, preferably between 500 ° C and 600 ° C for BiFeO 3 . Thereafter, a rectifying or non-rectifying top contact is applied.
  • Crystallization be applied.
  • the advantage of this layer is that the conductive modified region does not touch the bottom contact.
  • the ferroelectric layer does not necessarily need to be pin-hole free.
  • the rectifying contact may be designed as a Schottky contact, although other rectifying contacts are possible.
  • An integrated field effect transistor with nonvolatile memory device comprises a drain terminal GD, a source terminal GS, a
  • Control gate terminal GG conductive channels in a ferroelectric layer 11, wherein the conductive channel of the control gate terminal GG is a ferroelectric layer and the conductivity between the
  • Drain connection and the source terminal can be controlled via the control gate connection.
  • ferroelectric layer also in the drain and source terminal areas.
  • the fabrication of the integrated field effect transistor is accomplished by depositing a ferroelectric layer on the substrate or on a bulk electrode if a MOSFET with integrated memory device is to be fabricated. Within individual areas, the conductivity of the ferroelectric layer is locally modified. The modification of the areas can by means of
  • Growth temperature is between room temperature and 1000 ° C, preferably between 500 ° C and 600 ° C for BiFeO3. Thereafter, the rectifying control gate contact GG and the source and drain contacts GS, GD are applied.
  • an insulating layer having a high crystallization temperature may be applied to the substrate or the bulk electrode prior to the application of the ferroelectric layer.
  • the rectifying contacts are preferably as Schottky contacts
  • the ferroelectric layer is preferably made of BiFeO3.
  • ferroelectric layer can also be other piezoelectric or
  • pyroelectric materials are used.
  • a further advantageous embodiment of the invention is the use of ferromagnetic contact materials with in-plane magnetization M for coupling to the ferroelectric layer with out-of-plane ferroelectricity P.
  • the coupling thus generated is proportional to the cross product M x P.
  • the arrangement according to the invention in array form can be used as an adaptive synaptic matrix or individual elements as adaptive synapses for the
  • the analog memory according to the invention is able to store processing functions without time limit.
  • CMOS integrated analog-to-digital converters Integrated non-volatile analog memory in CMOS integrated analog-to-digital converters
  • the arrangement according to the invention can be used as permanently storing
  • Calibration element for example, for characteristic correction, are used.
  • the realization takes place according to the current state of the art
  • the arrangement according to the invention can be used as a photo component with
  • integrable electrode and statically charged boundary layer are used whose position by applying a voltage between the
  • the charged boundary layer can be used as the anode or cathode of a photodiode, if in addition to the piezoelectric or ferroelectric region, outside the range between
  • Anode is introduced or mounted, which is ideally at a distance perpendicular to the charged boundary layer at a light-absorbing region, which may consist of different light-absorbing materials, introduced or mounted.
  • the photoelement can be used as a photodetector with an arbitrarily positionable charged boundary layer, whereby the photocurrent can be modulated in the light-absorbing region.
  • Statements about the spectral composition of the incident light can be made by the arrangement of several counterelectrodes and simultaneous use of different absorber materials.
  • the photo-component can be used as a solar cell with arbitrarily configurable electrical field distributions in the absorber material. A major advantage is that the absorber material in this solar cell can do without the previously required intrinsic electric fields and is not shaded by contact electrodes.
  • Recombination probability for photogenerated charge carriers on the way between anode and cathode is reduced.
  • the arrangement according to the invention can be described as nonvolatile capacitive
  • Energy storage can be used.
  • the implementation is carried out according to the current state of the art preferably as an integrable electrode with a statically charged boundary layer with a large area, the position of the charged boundary layer is non-volatile during loading and unloading of the capacitive energy storage.
  • Polarization charge is at most a few 100 ⁇ / cm 2 and it can be reached at most capacitive storable energy densities of several 100 ⁇ / cm 2 .
  • the effective area can be reduced by nanostructuring or by roll-up methods up to 100 to 1000, so that capacitively storable energy densities of 10 4 to 10 7 ⁇ / cm 2 are conceivable.
  • a main advantage is that the arrangement according to the invention can be performed as a solar cell combined with the inventive arrangement as a capacitive energy storage, see FIG.
  • Source contact connection region 13 Drain contact connection region 14 Top contact connection region 15 Area of lowest conductivity between surface contact S and associated mating contact O, in which the stressed phase is set above the critical electric field strength or threshold voltage Ukrit
  • Electrode Ci between contacts S and O

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung beschreibt die Herstellung und den Aufbau eines integrierten Speicherbauelementes, umfassend mindestens einen gleichrichtenden Bottom-Kontakt und einen Top-Kontakt und eine ferrroelektrische oder piezoelektrische Schicht als leitfähigen Kanal zwischen den Kontakten. Weiterhin wird der Aufbau des Speicherbauelementes mit einem zusätzlichen Drain-Anschluss und einem zusätzlichen Source-Anschluss zur nichtflüchtigen Steuerung der Leitfähigkeit zwischen dem Source- und Drain-Anschluss über den gleichrichtenden Bottom-Kontakt oder Top-Kontakt beschrieben. Das Prinzip und der Aufbau wird anschließend auf nichtflüchtige Analogspeicher erweitert, wobei die Leitfähigkeit der piezo- oder ferroelektrischen Schicht zwischen den Kontakten und/oder unter dem Oberflächenkontakt und/oder unter dem zugehörigen Gegenkontakt modifiziert ist, so dass eine an gegenüberliegenden Kontakten von außen angelegte Spannung nicht gleichmäßig in der piezo- oder ferroelektrischen Schicht abfällt und das elektrische Feld lokal groß/klein ist und ein großes elektrisches Feld eine Phasenumwandlung der piezo- oder ferroelektrischen Schicht induzieren kann. Weiterhin wird die Integration und Verwendung des nichtflüchtigen Analogspeichers in einer Arraystruktur für neuromorphe Anwendungen und als Kalibrierelement mit darunterliegender CMOS-Analogschaltung beschrieben. Das Prinzip des Aufbaus des erfindungsgemäßen Speicherbauelements ist weiterhin als integrierbare Elektrode mit nichtflüchtig positionierbarer, statisch geladener Grenzschicht erweiterbar. Dazu wird die Verwendung der integrierbaren Elektrode in Photobauelementen, Teilchendetektoren, in kapazitiven Energiespeichern und in Logikbauelementen beschrieben

Description

Integrierte nichtflüchtige Speicherelemente, Aufbau und Verwendung Technisches Gebiet
[0001 ] Die Erfindung betrifft ein integriertes elektronisches Bauelement, das als
nichtflüchtiges Speicherbauelement oder Analogspeicher oder als
integrierbare Elektrode mit nichtflüchtig positionierbarer, statisch positiv und/oder statisch negativ geladenen Grenzschichten verwendet werden kann.
Stand der Technik
[0002] Ein Transistor ist ein elektronisches Halbleiterbauelement, das zum Schalten und Verstärken von elektrischen Strömen verwendet wird. Die Bezeichnung ist eine Kurzform für die englische Bezeichnung transient resistor, die den
Transistor als einen durch Strom steuerbaren Widerstand beschreiben sollte.
[0003] Der Feldeffekttransistor (FET - field effective transistor) ist ein aktives
nichtlineares Halbleiter-Bauelement. In einem FET wird der Stromfluss
(Quelle-Senke-Strom, Source-Drain-Strom) zwischen Source und Drain durch eine Spannung an der Steuerelektrode (Gate) gesteuert. Ein vierter Anschluss Bulk (Substrat) ist bei Einzeltransistoren i.d.R. mit der Source verbunden und nicht extra herausgeführt. Die Steuerelektrode kann eine M OS-Struktur (MOSFET - metal oxide semiconductor field effect transistor), ein p-n- Übergang (JFET - junction field effect transistor) oder ein Schottky-Kontakt (MESFET - metal semiconductor field effect transistor) sein. Der FET ist ein unipolarer Transistor, dessen Strom nur aus Majoritätsladungsträgern besteht. Deswegen ist es dem FET egal, ob der Strom von Source nach Drain oder umgekehrt fließt. Er kann deshalb im Gegensatz zu bipolaren Transistoren Wechselströme schalten. Der Einsatz der verschiedenen Bauformen der Feldeffekttransistoren ist vor allem von den Ansprüchen an Stabilität und Rauschverhalten abhängig. Grundsätzlich gibt es Feldeffekttransistoren für alle Einsatzgebiete, dabei werden jedoch die MOSFETs eher in der
Digitaltechnik eingesetzt, JFETs und MESFETs eher in der
Hochfrequenztechnik. Für Anwendungen in der Hochfrequenztechnik werden FETs sowohl auf der Basis von Silizium als auch auf der Basis von lll/V- Halbleitern, insbesondere Galliumarsenid GaAs, eingesetzt. Für FETs auf der Basis des Ill/V-Halbleiters GaAs verwendet man MESFETs. Drain- und Source-Anschlüsse sind ohmsche Kontakte, während es sich beim Gate- Anschluss um einen Schottky-Kontakt handelt. Eine Unterscheidung der FETs ist abhängig vom verwendeten Kanaltyp: Im Anreicherungs-FET ist der Leitungskanal unterbrochen, solange keine hinreichende Gate-Spannung anliegt. Im Verarmungs-FET ist der Kanal leitend, solange er nicht durch eine genügend große Gate-Spannung abgeschnürt wird. FETs zeichnen sich durch meist niedrigere Verluste als Bipolartransistoren aus. Sie ermöglichen ein sehr schnelles Schalten und sind damit für sehr hohe Frequenzen geeignet. FETs zeichnen sich dadurch aus, dass sie keine Speicherzeit wie bei
Bipolartransistoren (BJT - bipolar junction transistor) besitzen. FETs können einfach parallelgeschaltet werden.
[0004] FETs sind i.d.R. preiswerter als vergleichbare Bipolartransistoren. Sie können leistungslos im statischen Fall angesteuert werden, dies führt jedoch zu hohen Umladeverlusten am Gate.
[0005] Ein großer Vorteil von FETs ist die relative Unempfindlichkeit gegen
Überspannung zwischen Drain und Source. Bei Überschreitung der
Maximalspannung zwischen Drain und Source findet ein sogenannter
"Durchbruch" statt. Dies ist vergleichbar mit dem Zener-Effekt. Ist die
Energiemenge begrenzt, ist dieser Durchbruch reversibel und der dabei eingetragene FET wird nicht zerstört.
[0006] FETs haben auch Nachteile. Sie sind nur bedingt für hohe Spannungen
geeignet, weil Verluste ab ca. 250 V höher als bei einem Bipolartransistor mit isolierter Gate-Elektrode (IGBT = Insulated Gate Bipolar Transistor) sind. Die parasitäre Diode parallel zur Drain-Source Strecke ist immer enthalten. Das Ab-Schaltverhalten dieser Dioden ist meist schlechter als bei separaten Dioden, was häufig zu unerwünschten Schwingungen führt. FETs sind empfindlicher gegen Electrostatic Discharge (ESD) am Gate als BJT. FETs haben einen positiven Temperaturkoeffizient (TK), der Einschaltwiderstand (RDS-on) ist stark temperaturabhängig und steigt ungefähr um den Faktor 2 im Temperaturbereich von 25°C (Datenblattangabe) bis ~150°C. Dadurch steigen auch die Verluste und damit die Erwärmung des Bauteiles. [0007] Die prinzipielle Funktionsweise des ferroelektrischen Feldeffekttransistoren FeFETs wurde 1963 von Moll und Tarui vorhergesagt [Moll, J. L: IEEE Electronic Devices ED-10 (1963) 338]. Ein FeFET ist ein MOSFET mit ferroelektrischer Oxidschicht. Der erste Si-basierte FeFET mit der
ferroelektrischen Schicht Bi Ti3Oi2 wurde 1974 realisiert [Wu, S. Y.: IEEE Electronic Devices ED-21 (1974) 499].
[0008] Bei einem FeFET ist die Gate-Isolation durch ein ferroelektrisches
Dielektrikum ersetzt (analog zum floating gate beim Flash-Speichern). Durch die elektrische Polarisation dieses Dielektrikums wird die Strom-Spannungs- Charakteristik des Source-Drain-Übergangs beeinflusst: Je nach
Polarisationsrichtung sperrt der Transistor oder schaltet auf Durchgang.
Beschrieben wird der FeFET durch Anlegen einer entsprechenden Spannung zwischen Gate und Source. Ausgelesen wird der FeFET durch Messung des Stroms bei Anlegen einer Spannung zwischen Source und Drain. Der
Auslesevorgang ist nicht destruktiv.
[0009] Im Vergleich zu Standard-Flash-Speichern haben FeFETs ferroelektrische, nichtflüchtige Speicher. FeFETs zeichnen sich durch eine hohe
Langzeitspeicherung des Geschriebenen aus, sie kommen mit kleinen
Schreibspannungen aus, haben einen kleinen Stromverbrauch und eine hohe Strahlungsresistenz (radiation hardness)
[0010] FeFETs sind ungünstig, weil die Grenzfläche zwischen Halbleiter und
ferroelektrischer Schicht sehr genau ausgebildet sein muss. Sie können leider nur eine geringe Gitterfehlanpassung besitzen, da sonst unkontrollierte Grenzflächenzustände oder Traps auftreten. Zur Vermeidung der
Grenzflächenzustände werden dünne gering kristalline Zwischenschichten zwischen Substrat und ferroelektrischer Schicht eingefügt. Die ferroelektrische Schicht muss pinhole-frei sein.
[001 1] Die gebräuchlichste Schaltungsvariante für ferroelektrische Speicher mit
wahlfreiem Zugriff (FRAM Ferroelektrischer Random Access Memory) sind die sogenannten 1T1 C- bzw. 2T2C-Zellen mit jeweils einem bzw. zwei
Transistoren und Kondensatoren mit ferroelektrischem Dielektrikum. Der Transistor wird in jedem Fall zur Auswahl der zu beschreibenden Speicherzelle benötigt, da Ferroelektrika keine scharfe Umschaltspannung besitzen, sondern die Umschaltwahrscheinlichkeit mit der Stärke der
Spannung und der Dauer des Spannungspulses steigt. Die Zellen werden beschrieben, indem nach Auswahl der gewünschten Speicherzelle über die Wort- und Bitleitungen die Polarisation des Ferroelektrikums durch einen Spannungspuls gesetzt wird. Die Umschaltung zwischen Speicher- und Löschvorgang wird jeweils durch eine Polarisationsänderung in einer ferroelektrischen Schicht realisiert.
[0012] Vorteilhaft ist, dass FRAMs gegenüber herkömmlichen Festwertspeichern keine Stromversorgung für den Datenerhalt benötigen. Auch nach dem Abschalten des elektrischen Feldes bleibt der eingestellte Zustand der Zelle erhalten. FRAMs sind weiterhin kompatibel zu den gängigen EEPROMs und besitzen eine praktisch unbegrenzte Lebensdauer, aufgrund von theoretisch 10 Billiarden Schreib-/Lese-Zyklen, wobei 1010 Schreib-/Lesezyklen garantiert werden. Die Schreibzeit ist mit ca. 100 ns etwa vergleichbar mit Standard- SRAM.
[0013] Das Auslesen des Zellenzustands erfolgt durch das Anlegen eines
elektrischen Feldes. Wenn ein Polarisationswechsel hervorgerufen wurde, ändert sich die Stärke des Stroms, der durch die Zelle fließt. Da das
Leseverfahren wie bei DRAM zerstörend wirkt, also der Zellinhalt gelöscht wird, folgt nach jedem Lesevorgang ein Schreibvorgang.
[0014] Eine Weiterentwicklung der FRAMs sind Nichtflüchtige Widerstandsspeicher (ReRAM = Resistive Random Access Memory), bei denen das Sichern der im RAM befindlichen Daten im ausgeschalteten Zustand möglich ist. Sie zeichnen sich dadurch aus, dass sie nicht flüchtig sind, beim Lesen die Zustände nicht zerstört werden, und geringe Leistung verbrauchen. Mit ReRAMs ist ein kompaktes Zell-Design möglich, was wiederum zu hohen Integrationsdichten führt.
[0015] Eine Weiterentwicklung der FeFETs sind Ferroelektrische Speicher- Feldeffekttransistoren (FEMFET), bei denen die Gateelektrode ein
Mehrschichtsystem bestehend aus einem Isolator einem Ferroelektrikum und einem Metall ist. FEMFETs vereinen alle Vorteile der FeFETs. Beim FEMFET als auch beim FeFET ist im Vergleich zum FET nur die Gateelektrode durch ein Mehrschichtsystem mit ferroelektrischer Schicht ersetzt. Nachteilig ist, dass sich FEMFETs nur bei hohen Temperaturen prozessieren lassen. Die Pufferschicht ist sehr dick, da das Verhältnis der Dicke der ferroelektrischen Schicht zur Dicke der Pufferschicht etwa 3 bis 5 beträgt. Nachteilig ist ebenfalls, dass als ferroelektrisches Material i. d. R. seltene Erd-Manganite, wie CeMnO3, YMnO3 oder Blei-Zirkonium-Titanat (PZT) oder Bariumtitanat (BaTiOs) in Frage kommen. Ebenfalls kann Strontium-Wismut-Tantalat (SBT) als ferroelektrische Schicht verwendet werden. Die Dielektrizitätskonstante εΓ der Pufferschicht beträgt εΓ~20 bis 50.
[0016] US 2005/0111252 A1 beschreibt einen Feldeffekttransistor mit einer
Sourceelektrode, einer Drainelektrode, einem Kanal zwischen der Source- und Drainelektrode und einer Gateelektrode, welche von dem Kanal durch eine durchgehende isolierende Schicht oder durch eine Schottky-Barriere getrennt ist. Der Kanal in US 2005/0111252 A1 umfasst ein schaltbares Material, dessen Leitfähigkeit zwischen einem Zustand geringer Leitfähigkeit und hoher Leitfähigkeit reversibel schaltbar ist. Jeder Zustand des leitfähigen Kanals ist persistent schaltbar. Der in US 2005/0111252 A1 beschriebene Feldeffekttransistor hat den Nachteil, dass der Kanal nicht in den niedrig leitenden Zustand geschaltet werden kann. Es ist nur die Schaltung des Kanals in den höher leitenden Zustand durch Anlegen einer elektrischen Spannung, Injektion von Ladungsträgern, Wärme- und/oder Laserstrahlung, beschrieben. Die schaltbaren Materialien (SrZrO3, BaSrTiOs, Ta2O5,
Ca2Nb2O7) sind piezoelektrisch und nicht persistent schaltbar. Der
Polarisationszustand in diesen Materialien ändert sich mit Hilfe von elektrischen Feldern, Injektion von Ladungsträgern und Erwärmung. Das in US 2005/0111252 A1 angegebene Material (SrTiO3) zeigt als
Schaltmechanismus Filamentbildung. Eine Filamentbildung ist nachteilig, da sie nicht kontrollierbar einstellbar ist.
[0017] [Ueno, K. [u.a.]: Field-effect transistor on SrTiO3 with sputtered AI2O3 gate insulator. In: Appl. Phys. Lett. Vol. 83, No. 9, 1 September 2003, S. 1755- 1757, S.35] verwendet einen MISFET mit einem Isolator (amorphes AI2O3) auf einer halbleitenden Schicht (SrTiOs). Das Steuergate besteht aus dem Isolator und einem Metallkontakt und die an das Steuergate angelegte
Spannung, z.B. die Gate-Source-Spannung steuert die Ausdehnung des leitenden Kanals in der halbleitenden Schicht. Die am MISFET höchstens anlegbare negative Spannung (20 V) ist aufgrund der geringen
Durchbruchfeldstärke des amorphen AI2O3 (4 MVcm"1) nicht so groß wählbar, dass der Kanals durch Anlegen einer negativen Spannung komplett gesperrt (pinched-off) ist. Die Leitfähigkeit des Kanals ist nur flüchtig über die
Gatespannung steuerbar. Der Kanal hat beim Anlegen keiner Gatespannung immer den Leitfähigkeitswert, welcher einer Gatespannung von Null Volt entspricht, unabhängig davon, welche Gatespannung vorher angelegt wurde.
[0018] Ein sehr großes Problem sind nur wenige Tage Speicherzeit anstelle von
üblichen 10 Jahren und das Auftreten von Leckströmen an der
Steuerelektrode oder von Depolarisationsfeldern, die die Polarisationsladung des ferroelektrischen Materials und damit die Speicherzeit reduzieren [Ma, T.P. et al.: Why is nonvolatile Ferrocelectric Memory Field Effect Transistor Still Elusive. IEEE ELECTRON DEVICE LETTERS, VOL. 23, NO. 7, Juli 2002, S. 386-389].
[0019] Wenn Analogsignale für einen längeren Zeitraum bzw. rauschunabhängig
gespeichert werden sollen (z.B. als Referenz- oder Kalibrierungssignale), werden diese im Allgemeinen in Digitalsignale umgewandelt, welche zur Verwendung in einer analogen Schaltung wieder in Analogwerte gewandelt werden müssen. Schon durch die Verwendung von flüchtigen
Widerstandsspeicherbauelementen, die die genannten Umwandlungsschritte ersetzen, wird der Anwendungsaufwand reduziert und die Schaltung robuster gemacht.
[0020] Die mikrophysikalische Ursache der resistiven Schaltprozesse ist für
Widerstandsspeicherbauelemente mit verschiedenen Materialien verschieden.
[0021] Das resistive Schalten in Widerstandsspeicherbauelementen aus Cu-dotierten Geo.3Seo.7 Festkörperelektrolyten beruht wahrscheinlich auf dem
elektrochemischen Wachstum und auf der elektrochemischen Auflösung metallischer, fadenförmiger Pfade (Filamentbildung), die sich in dem Festkörperelektrolyten zwischen einer oxidierbaren Elektrode (Cu) und einer inerten Elektrode (Pt) beim Anlegen einer Spannung ausbilden.
[0022] Widerstandsspeicherbauelemente mit Filamentbildung können zwischen zwei Widerstandszuständen schalten.
[0023] Die Leistungsmerkmale von Widerstandsspeicherbauelementen sind die
Nichtflüchtigkeit, der Betrieb bei niedrigen Spannungen und Strömen, ein großes Verhältnis R0ff/R0n zwischen den Widerständen im„abgeschalteten" (R0ff) und im„eingeschalteten" (Ron) Zustand, schnelle Schaltzeiten und lange Standzeiten.
[0024] Das resistive Schalten in Widerstandsspeicherbauelementen aus piezo- oder ferroelektrischen Festkörpern mit Metallkontakten beruht auf der Umverteilung von freien Ladungsträgern an der Grenzfläche zwischen den Metallkontakten und den piezo- und ferroelektrischen Festkörpern und dem Verschieben der Position der Polarisationsladung beim Anlegen einer Spannung.
[0025] Nichtflüchtiges resistives Multilevel-Schalten wird in Widerstandsspeicherbauelementen mit Filamentbildung aufgrund der stochastischen Natur der Filamentbildung nicht möglich sein.
[0026] Ein neuronales Netz ist matrixförmig aufgebaut und besitzt an Spalten- bzw.
Zeilenenden Neuronen, die der Matrix entsprechend über die
Kreuzungsstellen, die sogenannten Synapsen, alle miteinander verbunden sind.
[0027] Für eine optimale Hardware-Realisierung neuronaler Netze sind nichtflüchtige Analogspeicherelemente erforderlich.
[0028] Phase Change Materialien ändern ihre Phase oberhalb der
Phasenumwandlungstemperatur von kristallin zu amorph und werden derzeit hauptsächlich zur Latentwärmespeicherung sowie zur Datenspeicherung verwendet. Problematisch sind die zu verwendenden sehr hohen
Stromdichten, welche zu Elektromigration in den Metallbahnen führen können. Außerdem müssen diese Phase Change Materialien thermisch isoliert werden. Z.B. betragen die Stromdichten zum Erreichen der
Phasenumwandlungstemperatur von 600 °C in GeSbTe mehr als 107 A/cm2 [Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131 -141 .].
[0029] Zwischen einer statisch geladenen Grenzschicht und einer elektrisch leitenden Gegenelektrode bildet sich ein elektrisches Feld aus.
[0030] Ist der Bereich zwischen zwei elektrisch leitenden Elektroden mit einem
festen, flüssigen oder gasförmigen Material ausgefüllt, dann ist beim Anlegen einer äußeren elektrischen Spannung die Verteilung der elektrischen
Feldlinien zwischen den elektrisch leitenden Elektroden durch die
Dielektrizitätseigenschaften des festen, flüssigen oder gasförmigen Materials bestimmt.
[0031] Die elektrischen Feldlinien beginnen bei der positiv geladenen Elektrode und enden bei der negativ geladenen Elektrode und veranschaulichen die
Coulombkraft auf elektrische Ladungen (Elektronen, Löcher, Ionen, geladene Teilchen) im Bereich zwischen der positiv und negativ geladenen Elektrode.
[0032] Ist die Coulombkraft ausreichend groß, können elektrische Ladungen in dem elektrischen Feld zwischen den Elektroden bis zu der entgegengesetzt geladenen Elektrode (Elektronen zu einer positiv geladenen Elektrode) driften und auf dem Weg dorthin mit anderen Teilchen wechselwirken, diese ionisieren oder mit anderen Teilchen rekombinieren.
[0033] Ist der Abstand der Elektroden zu groß und/oder ist die von außen angelegte elektrische Spannung zu klein, dann driften nicht alle elektrischen Ladungen in dem elektrischen Feld bis zu der entgegengesetzt geladenen Elektrode, sondern rekombinieren mit anderen geladenen und ungeladenen Teilchen.
[0034] Halbleitermaterialien weisen bei unterschiedlicher Verteilung von elektrisch aktiven Fremdatomen (Donatoren und Akzeptoren) intrinsische elektrische Felder auf, ohne dass von außen eine elektrische Spannung an das dotierte Halbleitermaterial angelegt werden muss. Elektrische Ladungen bewegen sich in intrinsischen elektrischen Feldern gerichtet (Drift).
[0035] Photobauelemente, z.B. Solarzellen, Photoelemente und Photodioden, sind prinzipiell wie Halbleiterdioden aufgebaut und unterscheiden sich nicht grundlegend im physikalischen Wirkprinzip. Aufgrund des photovoltaischen Effektes, werden photogenerierte Ladungsträger im elektrischen Feld der Raumladungszone der Halbleiterdiode getrennt. Photodioden und
Photoelemente dienen im Allgemeinen der Strahlungsmessung, Solarzellen hingegen der Umwandlung von Solarenergie in elektrische Energie.
[0036] Damit die im absorbierenden Bereich von Photobauelementen
photogenerierten Ladungsträger zum Photostrom im Halbleiter- Photobauelement beitragen, müssen die photogenerierten Ladungsträger die Kontaktelektroden erreichen, ohne auf dem Weg dorthin zu rekombinieren.
[0037] Sind die Kontaktelektroden nicht verbunden, dann liegt eine Leerlaufspannung in Durchlassrichtung an dem Halbleiter-Photobauelement an. Die
Leerlaufspannung kann bei Verwendung nur eines Absorbermaterials nicht größer als die Bandlücke des Absorbermaterials sein. Sind die Kontakte verbunden, dann fließt ein Photostrom als Kurzschlussstrom durch das Photobauelement.
[0038] Da die Kontaktelektroden in unmittelbarer Nähe zum absorbierenden Bereich des Fotobauelementes liegen müssen und da das physikalische Wirkprinzip der Fotobauelemente auf der Generation von photogenerierten
Ladungsträgern, deren Separation und Transport zu den Kontaktelektroden beruht, sind bisher vorzugsweise Fotobauelemente mit absorbierenden Bereichen, in denen sich aufgrund von Dotierung Raumladungszonen ausbilden können, verwendet worden.
[0039] Durch die Verwendung transparenter leitender Kontaktelektroden sowie von transparentem Substratmaterial kann die Abschattung des absorbierenden Bereichs des Fotobauelementes durch Kontaktelektroden und
Substratmaterial signifikant reduziert werden.
[0040] Eine Solarzelle mit nur einer Art Absorbermaterial kann die Solarenergie nur mit geringer Effizienz umsetzen. Eine optimale Umwandlung erfolgt nur für die Solarstrahlung, deren Energie derjenigen der elektronischen Bandlücke des Absorbermaterials entspricht. Eine Tandem-Solarzelle kombiniert Solarzellen aus mehreren, über Tunnelbarrieren, two-terminal verbundenen Absorbermaterialien oder über transparente Kontaktelektroden multi-terminal verknüpfte Absorbermaterialien. Der Fotostrom ist in beiden Arten von
Tandem-Solarzellen vergleichbar und signifikant gegenüber dem Fotostrom einer Einzelsolarzelle erhöht. Die Leerlaufspannung einer Tandem-Solarzelle mit Tunnelbarrieren kann nicht größer als die Summe der Bandlücken aller verwendeten Absorbermaterialien sein.
[0041] Ferroelektrische Materialien, beispielsweise BiFeO3, weisen ohne Anlegen einer äußeren elektrischen Spannung ferroelektrische Domänen mit gleicher Ausrichtung und gleichem Absolutbetrag der spontanen Polarisation auf. Piezoelektrische Materialien, beispielsweise BaTiO3, weisen beim Anlegen einer äußeren elektrischen Spannung piezoelektrische Domänen mit gleicher Ausrichtung und gleichem Absolutbetrag der spontanen Polarisation auf. Zwischen den Domänengrenzen bilden sich in den Domänen von piezo- und ferroelektrischen Materialien intrinsische elektrische Felder aus. Die laterale Ausdehnung der Domänen reicht von wenigen Nanometern bis zu einigen Mikrometern bis Millimetern. Die Ausdehnung der Domänengrenzen beträgt wenige Nanometer.
[0042] Aufgrund komplizierter Domänenformen ist der Zusammenhang zwischen dem Transport von elektrischen Ladungen und den intrinsischen Feldern in piezo- oder ferroelektrischen Domänen bisher wenig untersucht.
[0043] Außerdem überlagern Leckströme an kristallographischen Defekten oder an Domänengrenzen in piezo- oder ferroelektrischen Materialien den Driftstrom in den intrinsischen Feldern in piezo- oder ferroelektrischen Domänen.
[0044] Es wurden gerichtete Photoströme in ferroelektrischen Materialien ohne eine von außen angelegte elektrische Spannung entlang der Richtung intrinsischer elektrischer Felder in ferroelektrischen Domänen beobachtet. Die
Leerlaufspannung hängt von der lateralen Ausdehnung der ferroelektrischen Domänen ab. Der Kurzschlussstrom fließt in Richtung der ferroelektrischen Polarisation.
[0045] Der photovoltaische Effekt in dotierten Halbleitern und in Ferroelektrika ist grundlegend verschieden. Der Photostrom in Ferroelektrika beträgt einige nA/cm2 im Vergleich zu einigen μΑ cm2 in dotierten Halbleitern.
[0046] Die Nutzung des photovoltaischen Effektes in Ferroelektrika setzt die
Entwicklung von Ferroelektrika mit geringen elektronischen Bandlücken und guten Volumenleitfähigkeitseigenschaften voraus.
[0047] So beträgt der photovoltaische Effekt in BiFeO3 mit halbtransparenten
Goldelektroden bei Absorption von elektromagnetischen Wellen mit einer Wellenlänge von 630 nm und 20 mW/cm2 Bestrahlungsstärke 7,35 μΑ cm2 [T. Choi u.a.: Switchable ferroelectric diode and photovoltaic effect in BiFeÖ3. Science 324, 63 (2009)].
[0048] Aufgrund der Trennung von photogenerierten Ladungsträgern an den wenige Nanometer ausgedehnten Domänenwänden im BiFeO3 wurden
Leerlauspannungen von 16 V und Kurzschlussströme von 120 μΑ cm2 beobachtet [S. Y. Yang u.a.: Above-bandgap voltages from ferroelectric photovoltaic devices. Nature Nanotechnology 5, 143 (2010)].
[0049] Der Potentialabfall an den Domänenwänden in BiFeO3 wurde zu 10 mV
bestimmt und die Leerlaufspannung zwischen zwei Kontakten an der
Oberfläche von BiFeO3 wird durch das intrinsische elektrische Feld bestimmt, in welchem photogenerierte Ladungsträger driften können, ohne zu
rekombinieren. Dieses intrinsische elektrische Feld beträgt in dotierten Halbleitern ca. 7 kVcm"1 und in jeder Domänenwand des ferroelektrischen Materials 50 kVcm"1 [S. Y. Yang u.a.: Above-bandgap voltages from
ferroelectric photovoltaic devices. Nature Nanotechnology 5, 143 (2010)].
[0050] Es wurde beobachtet, dass eine Elektrode mit einer Kontaktfläche von
wenigen Nanometern effektiv photogenerierte Ladungsträger in BiFeO3 einsammeln kann [M. Alexe u. a.: Tip-enhanced photovoltaic effects in bismuth ferrite. Nature Communications 2:256, 1 -4 (201 1 )].
[0051] Durch eine Überlagerung von photovoltaischem und piezoelektrischem Effekt kann das Volumen ferroelektrischer Materialien bei Bestrahlung mit elektromagnetischen Wellen geändert werden [B. Kundys u.a.: Light-induced size changes in BiFeÖ3 crystals. Nature Materials 9, 803 (2010)]. Aufgabe
[0052] Aufgabe der Erfindung ist die Beschreibung einer Anordnung von piezo- und/oder ferroelektrischen Schichten mit mindestens zwei, metallisch leitenden Kontakten in elektrischen Bauelementen, die als leitfähige Kanäle in nichtflüchtigen Speicherbauelementen genutzt werden können.
[0053] Dabei sollen bei der Verwendung in einem FET, keine Leckströme an der Steuerelektrode und keine Depolarisationsfelder aufgrund der Ausgestaltung des FETs mit einem ferroelektrischen Kanal entstehen.
[0054] Weiterhin ist die Aufgabe der Erfindung, die Anordnung eines nichtflüchtigen ferroelektrischen Speichers in einen FET mit ferroelektrischem Kanal zu integrieren.
[0055] Eine weitere Aufgabe ist die Beschreibung einer Anordnung mit mindestens einem spannungsgeschalteten, nichtflüchtigen Widerstandswert und die Angabe eines Aufbaus einer auf verschiedenen Längenskalen integrierbaren Elektrode mit statischer Ladung zur Ausbildung elektrischer Felder zwischen der integrierbaren Elektrode und einer elektrisch leitenden Gegenelektrode.
[0056] Für alle Anordnungen werden der Aufbau und deren
Verwendungsmöglichkeiten angegeben.
Lösung
[0057] Die Aufgabe zum Aufbau eines FET 1 B wird gelöst durch Verwendung einer ferroelektrischen Schicht 11 als leitfähigen Kanal in einem integrierten nichtflüchtigen Speicherbauelement zwischen Oberflächenkontakt S und zugehörigem Gegenkontakt O, wobei mindestens einer der beiden Kontakte als gleichrichtender Kontakt ausgebildet ist. In dem Fall bildet sich eine bzw. bilden sich zwei nichtflüchtige Raumladungszonen 15 im Top- und/oder Bottom-Anschlussbereich in der ferroelektrischen Schicht 11.
[0058] Für die Herstellung eines erfindungsgemäßen integrierten nichtflüchtigen
Speicherelements 1A wird auf einem gleichrichtenden oder
nichtgleichrichtenden Bottom-Kontakt O eine ferroelektrische Schicht 11 aufgebracht. Innerhalb einzelner Bereiche wird die Leitfähigkeit der
ferroelektrischen Schicht lokal modifiziert. Die Modifizierung der Bereiche kann mittels Ionenimplantation, z.B. Sauerstoff, Helium, oder Ar, und anschließender thermischen Behandlung im Bereich der
Wachstumstemperatur der ferroelektrischen Schicht, z.B. bei 550°C bei BiFeO3, erfolgen. Danach wird ein gleichrichtender oder nichtgleichrichtender Top-Kontakt aufgebracht. Wichtig dabei ist, dass mindestens einer der beiden Kontakte als gleichrichtender Kontakt ausgebildet ist.
[0059] Optional kann vor dem Aufbringen der ferroelektrischen Schicht 11 auf den Bottom-Kontakt O eine isolierende Schicht 161 mit hoher
Kristallisationstemperatur aufgebracht werden.
[0060] Die Erweiterung des integrierten nichtflüchtigen Speicherelements 1A zu integrierten Feldeffekttransistoren 1 B ist möglich durch eine lokale
Modifikation des Aufbaus des FeFETs.
[0061] Die Erweiterung des Aufbaus des integrierten nichtflüchtigen
Speicherbauelements 1A auf Analogspeicher 1 C wird gelöst durch
Verwendung einer passiven Kondensatorstruktur aus einem piezo- oder ferroelektrischen Material 11 mit lokal unterschiedlichen Leitfähigkeiten mit einer vom elektrischen Feld abhängigen Phase, mit metallisch leitenden Oberflächen- und zugehörigen Rückseitenkontakten, und der Einstellung eines lokal unterschiedlichen Spannungsabfalls in dem piezo- oder ferroelektrischen Material.
[0062] Die Erweiterung des Prinzips des Speicherbauelements auf den Aufbau einer integrierbaren Elektrode C wird gelöst durch die Verwendung einer aktiven Kondensatorstruktur aus mindestens zwei Bereichen mit piezo- oder ferroelektrischem Material mit metallisch leitenden Kontakten S und O, wobei sich die strukturellen, elektronischen und/oder Polarisationseigenschaften angrenzender piezo- oder ferroelektrischer Materialien unterscheiden, und wobei sich an den Grenzflächen zwischen den piezo- oder ferroelektrischen Materialien jeweils eine statisch geladene Grenzschicht ausbildet, und wobei der Abstand der statisch geladenen Grenzschicht durch Anlegen einer Spannung nichtflüchtig eingestellt oder verschoben werden kann. Kurze Bildbeschreibung
[0063] Fig. 1 zeigt ein integriertes nichtflüchtiges Speicherbauelement. Mit
Oberflächenkontakt S und zugehörigem Gegenkontakt O.
[0064] Fig. 2 zeigt ein integriertes nichtflüchtiges Speicherbauelement. Mit
Oberflächenkontakt S und zugehörigem Gegenkontakt O und isolierender Schicht 16.
[0065] Fig. 3 zeigt einen integrierten Feldeffekttransistor 1 B mit Sourcekontakt GS, Gatekontakt GG und Drainkontakt GD.
[0066] Fig. 4 zeigt einen integrierten Feldeffekttransistor 1 B mit Sourcekontakt GS, Gatekontakt GG und Drainkontakt GD und isolierender Schicht 16.
[0067] Fig. 5 zeigt einen integrierten Analogspeicher 1 C mit piezo- oder
ferroelektrischer Schicht in der verspannungsfreien Phase 11 und mit modifizierten, ferroelektrischen Bereichen 11 ' und 11 ", wobei der
Oberflächenkontakt S und der Gegenkontakt O (a) an verschiedenen Seiten und (b) an gleichen Seiten des Analogspeichers 1 C angebracht sind.
[0068] Fig. 6 zeigt den Strom I bei der Lesespannung Uiese in einem Analogspeicher
1 C als Funktion der Schreibspannung USChreib für einen Analogspeicher 1 C mit 11 , mit 11 und 11 ' mit 11 und 11 " und mit 11 , 11 ' und 11 ".
[0069] Fig. 7 zeigt einen integrierten Analogspeicher 1 C in Arraystruktur mit einem an verschiedenen Seiten angebrachten Oberflächenkontakt S und
zugehörigem Gegenkontakt O und mit (a) 11 , (b) mit 11 und 11 ', (c) mit 11 und 11 " und (d) mit 11 , 11 ' und 11 " zwischen S und O.
[0070] Fig. 8 zeigt den Aufbau der integrierbaren Elektrode (a) ohne und (b) mit
einem Material 11 zum Aufbau und zur Integration.
[0071] Fig. 9 beschreibt den Aufbau der integrierbaren Elektrode CAS im kapazitiven Energiespeicher.
[0072] Fig. 10 beschreibt den Aufbau der integrierbaren Elektrode mit drei Bereichen piezo- oder ferroelektrischer Materialien (a-c) mit unterschiedlich positionierten statisch geladenen Grenzschichten GCj.
[0073] Fig. 1 1 beschreibt die Verwendung der integrierbaren Elektrode mit Gegenelektrode 20 in einem Bauelement mit aktiven Gebiet Y.
[0074] Fig. 12 beschreibt die Verwendung (a) einer integrierbaren Elektrode mit
Gegenelektrode und (b) zweier integrierbarer Elektroden in einem Bauelement mit aktiven Gebieten Yj.
[0075] Fig. 13 beschreibt die Verwendung der integrierbaren Elektrode Cj mit
Gegenelektrode 20 und Fig. 14 beschreibt die Verwendung zweier
integrierbarer Elektroden Cj und Cj in einem Logikbauelement
[0076] Fig. 15 beschreibt die Verwendung mehrerer integrierbarer Elektroden zur Kombination mit unterschiedlichen Funktionen.
Wege zur Lösung der Aufgabe
[0077] Die Aufgabe wird gelöst durch Verwendung einer ferroelektnschen Schicht 11 als leitfähigen Kanal in einem integrierten nichtflüchtigen Speicherbauelement 1A, zwischen Bottom-Kontakt O und Top-Kontakt S, wobei mindestens einer der beiden Kontakte als gleichrichtender Kontakt ausgebildet ist. In dem Fall bildet sich eine bzw. bilden sich zwei nichtflüchtige Raumladungszonen 15 im Top- und/oder Bottom-Anschlussbereich in der ferroelektnschen Schicht 11.
[0078] Für die Herstellung eines erfindungsgemäßen integrierten nichtflüchtigen
Speicherbauelements wird auf einem gleichrichtenden oder
nichtgleichrichtenden Bottom-Kontakt eine ferroelektrische Schicht
aufgebracht. Innerhalb einzelner Bereiche wird die Leitfähigkeit der
ferroelektrischen Schicht lokal modifiziert. Die Modifizierung der Bereiche kann mittels Ionenimplantation, z.B. Sauerstoff, Helium, oder Ar, und
anschließender thermischen Behandlung im Bereich der
Wachstumstemperatur der ferroelektrischen Schicht, z.B. bei 550°C bei BiFeO3, erfolgen. Danach wird ein gleichrichtender oder nichtgleichrichtender Top-Kontakt aufgebracht. Wichtig dabei ist, dass mindestens einer der beiden Kontakte als gleichrichtender Kontakt ausgebildet ist.
[0079] Optional kann vor dem Aufbringen der ferroelektrischen Schicht 11 auf den Bottom-Kontakt eine isolierende Schicht 161 mit hoher
Kristallisationstemperatur aufgebracht werden.
[0080] Die Erweiterung des integrierten nichtflüchtigen Speicherbauelements 1A zu integrierten Feldeffekttransistoren 1 B ist möglich durch eine lokale Modifikation des Aufbaus des FETs.
[0081] Die Aufgabe wird gelöst durch Verwendung einer passiven
Kondensatorstruktur aus einem piezo- oder ferroelektrischen Material mit lokal unterschiedlichen Leitfähigkeiten mit einer vom elektrischen Feld abhängigen Phase, mit metallisch leitenden Oberflächen- und zugehörigen
Rückseitenkontakten, und der Einstellung eines lokal unterschiedlichen Spannungsabfalls in dem piezo- oder ferroelektrischen Material.
[0082] Piezo- oder ferroelektrische Materialien (PF-Material) können verschiedene Phasen besitzen. Verschiedene Phasen unterscheiden sich bezüglich ihrer Kristallstruktur, ihrer elektronischen Bandstruktur und ihrer Bandlücke sowie bezüglich ihrer piezo- oder ferroelektrischen Eigenschaften und ihrer spontanen Polarisationsladungen.
[0083] Für jeden Verspannungszustand des piezo- oder ferroelektrischen Materials gibt es eine Phase minimaler Energie. Der Verspannungszustand in piezo- oder ferroelektrischen Materialien wird aufgrund des piezoelektrischen
Effektes, d.h. der Änderung des Volumens in einem elektrischen Feld, über ein elektrisches Feld durch Anlegen einer elektrischen Spannung gesteuert.
[0084] Beim Anlegen einer Spannung zwischen gegenüberliegenden Kontakten fällt aufgrund der unterschiedlichen lokalen Leitfähigkeit im PF-Material in den Bereichen geringster Leitfähigkeit der Großteil der Spannung ab, so dass sich in den Bereichen geringer Leitfähigkeit ein sehr großes elektrisches Feld ausbilden kann.
[0085] Das piezo- oder ferroelektrische Material ändert beim Überschreiten einer kritischen Feldstärke seine Phase. Zum Beispiel beträgt die kritische elektrische Feldstärke in BiFeO3 176 MV/m [Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeÖ3 on SrT/ 3. Appl.
Phys. Lett. 100, 062906 (2012)]. Beim Überschreiten dieser Feldstärke ändert BiFeO3 seine Struktur von rhomboedrisch zu tetragonal, seine Bandlücke von 2,1 eV zu 2,7 eV und seine spontane Polarisationsladung von 100 μθ/αη2 zu 150 μθ/αη2. Durch hohe elektrische Felder hervorgerufene Verspannungen führen auch in anderen piezo- und ferroelektrischen Materialien zu einer Strukturänderung. Das wurde auch in anderen Dünnfilmen und
Nanostrukturen beobachtet, z.B. in SrTiO3-Dünnfilmen [K. C. Park u.a.:
Electric field dependence of ferroelectric phase transition in epitaxial SrT/ 3 films on SrRu03 and Lao.sSro.sCoOs. Appl. Phys. Lett. 77, 435 (2000)] und in KNO3 [M.K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971 ) 465].
[0086] Es werden spontane Polarisationsladungen an den Strukturgrenzflächen
zwischen dem piezo- oder ferroelektrischen Material verschiedener Phasen lokalisiert. Die Nichtflüchtigkeit dieser Lokalisierung hängt von dem Band- Alignment, das heißt von der stufenförmigen Änderung der elektronischen Bandstruktur an der Strukturgrenzfläche ab. Die Flächendichte der an der Strukturgrenzfläche lokalisierten spontanen Polarisationsladung hängt von dem Unterschied der spontanen Polarisationsladung in den verschiedenen Phasen ab.
[0087] Für die nichtflüchtige Lokalisierung der spontanen Polarisationsladung an der Strukturgrenzfläche ist es sinnvoll, dass die spontanen Polarisationsladungen lateral im Bereich zwischen den Kontakten gehalten werden und nicht in andere Bereiche driften können. Sinnvoll ist die Verwendung eines
polykristallinen piezo- oder ferroelektrischen Materials, wobei die Kristallite kleiner als die laterale Ausdehnung der Oberflächenkontakte oder
Gegenkontakte sind. Eine andere Möglichkeit ist die Verwendung eines strukturierten, epitaktischen piezo- oder ferroelektrischen Materials mit Strukturgrößen kleiner als die laterale Ausdehnung der Oberflächenkontakte oder Gegenkontakte.
[0088] Die Position der Grenzfläche und der Unterschied in den spontanen
Polarisationsladungen zwischen verschiedenen Phasen des piezo- oder ferroelektrischen Materials bestimmt den Wert des Widerstandes des piezo- oder ferroelektrischen Materials zwischen gegenüberliegenden Kontakten und damit den nichtflüchtigen Zustand des Widerstandsspeicherbauelementes, der durch eine von außen angelegte Spannung kontrolliert verändert werden. [0089] Im Vergleich zu Phase Change Materialien, welche sehr hohe Stromdichten zur Änderung ihrer Phase oberhalb einer Phasenumwandlungstemperatur von kristallin zu amorph benötigen, ist der Stromfluss bei Phase Change
Materialien, welche ihre Phase oberhalb einer kritischen elektrischen
Feldstärke ändern (PF-Materialien), gering und hängt nur davon ab, wohin die Strukturgrenze zwischen den verschiedenen piezo- oder ferroelektrischen Phasen zwischen zwei gegenüberliegenden Kontakten verschoben wird und wie groß der Unterschied der spontanen Polarisationsladung der beiden verschiedenen piezo- oder ferroelektrischen Phasen ist. Der Stromfluss ist außerdem durch die Zeit bestimmt, welche benötigt wird, um den
Lokalisierungsort der spontanen Polarisationsladung durch Anlegen einer äußeren Spannung zu ändern.
[0090] Durch den geringen Stromfluss (Verschiebestrom zur Änderung der Position der spontanen Polarisationsladung) kann gleichzeitig Elektromigration in den Metallbahnen der verwendeten Kontakte vermieden werden. Außerdem bedarf es keiner gleichzeitigen thermischen Isolation der Phase Change Materialien, welche ihre Phase oberhalb einer kritischen elektrischen
Feldstärke ändern.
[0091] Fig. 5 zeigt die Verwendung des erfindungsgemäßen integrierten
nichtflüchtigen Analogspeichers in einem piezo- oder ferroelektrischen
Dünnfilm auf einem Trägermaterial 17 mit einem Rückseitenkontakt O und einem gegenüberliegenden Vorderseitenkontakt S (Fig. 5 a)) oder mit einem Rückseitenkontakt O und einem auf der gleichen Seite des piezo- oder ferroelektrischen Materials angebrachten Vorderseitenkontakt S (Fig. 5 b)). Die Bereiche 11 , 11 ' und 11 " in dem piezo- oder ferroelektrischem Material besitzen aufgrund der Modifikation während des Schichtwachstums oder durch Modifikation mittels lonenstrahlen, Laserstrahlen, Wärmestrahlen und/oder Elektronenstrahlen 2 eine unterschiedliche Ausdehnung d, d' und d" und unterschiedliche elektrische Leitfähigkeiten. Empfehlenswert ist, die piezo- oder ferroelektrischen Schicht 11 vorzugsweise großflächig mittels Laser- und/oder lonenstrahlen zu modifizieren und die Bereiche 11 '
vorzugweise lokal mittels Ionen- und/oder Elektronenstrahlen zu modifizieren. [0092] Vorzugsweise ist die elektrische Leitfähigkeit in den Bereichen 11 " und 11 ' nahe dem Vorderseitenkontakt S und/oder nahe dem Rückseitenkontakt O am geringsten, so dass eine von außen angelegte Spannung U hauptsächlich in den Bereichen 11 " und 11 ' abfällt und beim Überschreiten einer kritischen elektrischen Feldstärke bzw. der Schwellwert-Spannung Ukrit einen
strukturellen Phasenübergang verursacht. Die Strukturgrenze 16S trennt die Bereiche hoher Leitfähigkeit in einer ohne Verspannung stabilen piezo- oder ferroelektrischen Phase von den Bereichen geringer Leitfähigkeit in einer unter Verspannung stabilen piezo- oder ferroelektrischen Phase. Die
Unterschiede in der elektronischen Bandstruktur und in der spontanen Polarisationsladung beider Phasen an der Strukturgrenze 16S verursachen eine stufenförmige Änderung des Leitungsbandes und des Valenzbandes des piezo- oder ferroelektrischen Materials. Die stufenförmige Änderung des Leitungsbandes und des Valenzbandes verursacht die Lokalisation von spontaner Polarisationsladung an der Strukturgrenze 16S. Beim Abschalten der Spannung U kann die lokalisierte Polarisationsladung aufgrund der stufenförmigen Änderung des Leitungsbandes und des Valenzbandes nicht von der Strukturgrenze 16 wegdriften oder wegdiffundieren. Eine von außen angelegte Spannung U verschiebt die an der Strukturgrenze 16S lokalisierte Polarisationsladung und damit die Strukturgrenze selber. Der Widerstand des integrierten nichtflüchtigen Widerstandsspeichers hängt von der Position der Strukturgrenze 16S ab und ist groß, wenn die Strukturgrenze weit in das piezo- oder ferroelektrische Material verschoben ist. Liegt die Strukturgrenze nahe an einem der beiden gegenüberliegenden Kontakte (Fig. 5 a)) oder der auf der gleichen Seite angeordneten Kontakte (Fig. 5 b)), ist der Widerstand des Widerstandsspeichers klein.
[0093] Fig. 6 zeigt den Lesestrom I bei der Lesespannung Uiese in Abhängigkeit von der Schreibspannung USChreib- Die Schreibspannung USChreib kann Werte zwischen Umin und ILax annehmen. Ist die Schreibspannung kleiner als Umin, dann wird der Widerstandswert des nichtflüchtigen integrierten
Analogspeichers beim Anlegen dieser kleinen Schreibspannung USChreib nicht geändert. Ist die Schreibspannung USChreib größer als ILax, dann fließt beim Schreiben durch das piezo- oder ferroelektrische Material ein zu großer Schreibstrom chreib und das piezo- oder ferroelektrische Material wird zumindest zwischen den beiden Kontakten, an denen eine zu große
Spannung U angelegt wurde, zerstört. Für jede Schreibspannung USChreib zwischen Umin und ILax lässt sich ein Widerstandswert des piezo- oder ferroelektrischen Materials einstellen. Die Konstanz dieses Widerstandswertes R = Uiese / liese wird durch die Änderung ΔΙ des Lesestroms liese bei konstanter Lesespannung Uiese erfasst. Der Lesestrom sinkt bei konstanter
Lesespannung Uiese mit zunehmender Zeit ab. Schreibspannungen USChreib für verschiedene Widerstandswerte müssen so weit auseinander liegen, dass die zeitabhänge Änderung der Leseströme Al(d) nicht mit der zeitabhängigen Änderung der Leseströme eines anderen Widerstandswertes überlappt. Durch eine lokale Modifikation der leitfähigen Bereiche 11 ' oder 11 ", durch lonenstrahlen, Laserstrahlen, Wärmestrahlen und/oder Elektronenstrahlen verringert sich die zeitabhängige Änderung der Leseströme Al(d,d') und
Al(d,d"). Die zeitabhängige Änderung der Leseströme Al(d,d',d") ist am geringsten, wenn die leitfähigen Bereiche 11 ' und 11 " lokal modifiziert werden. In diesem Fall kann die größte Zahl an verschiedenen
Schreibspannungen USChreib definiert werden.
[0094] Der Bereich 11 " und die weiteren entstandenen Bereiche können ebenfalls weiter modifiziert werden.
[0095] Fig. 7 zeigt die Verwendung des erfindungsgemäßen Gegenstands in einem Array für den Fall, dass maximal zwei Bereiche zwischen gegenüberliegenden Kontakten S und O modifiziert sind. Die Kontakte S und zugehörigen
Gegenkontakte O können beispielsweise als Streifen ausgeführt werden, wobei S und O in einem Winkel - idealerweise 90° - zueinander verdreht sind. Wird eine Spannung U(m,n) zwischen dem Oberseitenkontakt S(m) und dem zugehörigen Gegenkontakt O(n) angelegt, dann bildet sich beim Anlegen einer Spannung U(m,n) zwischen den Kontakten S(m), O(n) ein elektrisches Feld im Kreuzungspunkt der beiden Kontakte S(m), O(n) aus. Die
Schwellwerte-Spannung der einzelnen lokal modifizierten Bereiche 11 ' (Fig. 7 b)) oder 11 " (Fig. 7 c) oder beider Bereiche 11 ' und 11 " (Fig. 7 d) kann mittels Modifizierung eingestellt werden. Dieses Array kann speziell als nichtflüchtiger Analogspeicher für neuromorphe Anwendungen oder als nichtflüchtiger Analogspeicher in Kalibrierungselementen verwendet werden, wobei die Realisierung nach heutigem Stand der Technik in CMOS- Schaltkreisen besonders interessant ist.
[0096] Um eine sinnvolle Ausdehnung der elektrischen Felder in den Bereichen 1 1 , 1 1 ', 1 1 " zu erreichen, ist es empfehlenswert o dass das piezo- oder ferroelektrische Material der Schicht 1 1 eine
elektrische Restleitfähigkeit hat und die Konzentration der freien Ladungsträger im Bereich von ca. 1014 bis ca. 1019 cm"3, vorzugsweise im Bereich von 1015 bis 1018 cm"3, liegt, o dass die elektrische Restleitfähigkeit der modifizierten Bereich 1 1 ' und 1 1 " im Vergleich zur elektrischen Restleitfähigkeit der Schicht 1 1 geändert ist und die Konzentration der freien Ladungsträger der modifizierten Bereich 1 1 ' und 1 1 " zwischen ca. 1012 und ca. 1023 cm"3 variieren sollte.
[0097] Für eine Schicht 1 1 aus BiFeO3 ist es besonders sinnvoll, dass die
Konzentration der freien Ladungsträger vor der Modifikation in einem Bereich von 1015 bis 1018 cm"3 liegt und die Modifikation mittels Laserbestrahlung und lonenbestrahlung erfolgt.
[0098] Fig. 8 zeigt den Aufbau der integrierbaren statischen Elektrode Ci, umfassend einen Oberflächenkontakt S und einen Gegenkontakt O, und zwei Bereiche mit piezo- oder ferroelektrischem Material Xi, X2 mit unterschiedlichen strukturellen, elektronischen und/oder Polarisationseigenschaften zwischen den Kontakten S und O. An der Grenzfläche zwischen den piezo- oder ferroelektrischen Materialien X1, X2 bildet sich eine statisch geladene
Grenzschicht GCi im Abstand pci vom Oberflächenkontakt S aus. Der Abstand Pci der statisch geladenen Grenzschicht Gci kann durch Anlegen einer Spannung nichtflüchtig eingestellt oder verschoben werden. Zum Aufbau und zur Integration der integrierbaren Elektrode C kann ein Material außerhalb der Kontakte (Fig. 1 (a)) oder außerhalb und innerhalb der Kontakte (Fig. 1 (b)) eingebracht werden, wobei die Funktionalität der integrierbaren Elektrode C durch das Material 1 1 nicht beeinflusst wird.
[0099] Die in Fig. 8 gezeigte Anordnung kann auf mehrere piezo- oder
ferroelektrische Materialien Xj, Xi+i, mit i >1 erweitert werden, wobei mindestens eine der Eigenschaften angrenzender Materialien sich
unterscheiden muss, damit sich dort jeweils eine statisch geladene
Grenzschicht ausbildet.
[00100] Fig. 9 beschreibt den Aufbau der integrierbaren Elektrode CAS im kapazitiven Energiespeicher. Der Aufbau des kapazitiven Energiespeichers ist identisch mit der in Fig. 9 beschriebenen integrierbaren Elektrode Ci, wobei die Fläche AAS der statisch geladenen Grenzschicht GCAS der integrierbaren Elektrode Ci sehr groß im Verhältnis zu den angrenzenden Bereichen gewählt wird, damit man ausreichend große Kapazitäten realisieren kann. Die Position der statisch geladenen Grenzschicht GCAS kann durch Anlegen einer Spannung zwischen den Elektroden S und O verschoben werden.
[00101] Fig. 10 beschreibt den Aufbau einer integrierbaren Elektrode mit drei
Bereichen piezo- oder ferroelektrischer Materialien Xi, X2 und X3 mit unterschiedlich positionierten statisch geladenen Grenzschichten GCj. Das piezo- oder ferroelektrische Material im Bereich X1 und X3 hat eine größere elektronische Bandlücke als das piezo- oder ferroelektrische Material in dem Bereich X2. Bei diesem Verlauf der elektronischen Bandstruktur und einer Ausdehnung des Bereiches auf der Nanometer-Längenskale wird der Bereich X2 als Quantengraben Q bezeichnet. Die statisch geladenen Grenzschichten GC1 und GC2 können positiv oder negativ geladen sein. Sind beide
Grenzschichten GC1 und GC2 gleich geladen, dann werden entgegengesetzt geladene freie Ladungsträger von den Grenzschichten GC1 und GC2
angezogen und am Rand des Quantengrabens Q gesammelt. Gleich geladene freie Ladungsträger werden von den Grenzschichten GC1 und GC2 abgestoßen und in der Mitte des Quantengrabens Q gesammelt. Sind zwei angrenzende statisch geladene Grenzschichten entgegengesetzt geladen, dann driften die freien Ladungsträger zu der jeweils entgegengesetzt geladenen statischen geladenen Grenzschicht und sammeln sich dort. Das dient der Verschiebung des Ladungsschwerpunktes im Quantengraben Q. [00102] Die Ausdehnung des Quantengrabens Q wird durch Anlegen einer äußeren Spannung UC12 verändert. Beträgt die Ausdehnung des Quantengrabens Q nur noch wenige Nanometer, sind die elektronischen Zustände für freie Ladungsträger im Quantengraben Q diskret. Mit abnehmender
Quantengrabendicke (Fig. 3 (a) bis Fig. 3 (c)) nimmt der energetische Abstand der diskreten elektronischen Zustände im Quantengraben Q zu und die Zahl der diskreten elektronischen Zustände im Quantengraben Q ab. Das kann zur elektrischen Kontrolle des Quantenconfinements von freien Ladungsträgern in einem Quantengraben Q genutzt werden.
[00103] Hat das piezo- oder ferroelektrische Material im Bereich X2 eine größere
elektronische Bandlücke als das piezo- oder ferroelektrische Material in den Bereichen Xi und X3, dann wird der Bereich X2 als Tunnelbarriere T
bezeichnet. Sind beide Grenzschichten GC1 und GC2 gleich geladen, dann werden entgegengesetzt geladene freie Ladungsträger von den
Grenzschichten GC1 und GC2 angezogen und am Rand der Tunnelbarriere T gesammelt. Gleich geladene freie Ladungsträger werden von den
Grenzschichten GC1 und GC2 abgestoßen und außerhalb der Tunnelbarriere T gesammelt. Sind zwei angrenzende statisch geladene Grenzschichten entgegengesetzt geladen, dann driften die freien Ladungsträger zu der jeweils entgegengesetzt geladenen statischen geladenen Grenzschicht und sammeln sich dort. Das dient der Verschiebung des Ladungsschwerpunktes außerhalb der Tunnelbarriere T.
[00104] Mit abnehmender Tunnelbarrierendicke nimmt die Wahrscheinlichkeit zu, dass freie Ladungsträger durch die Tunnelbarriere T tunneln können. Das kann zur elektrischen Kontrolle des Tunneleffektes von freien Ladungsträgern durch eine Tunnelbarriere T genutzt werden.
[00105] Fig. 1 1 beschreibt die Verwendung der integrierbaren Elektrode Cj mit
Gegenelektrode 20 in einem Bauelement mit aktiven Gebiet Y. Die
integrierbare Elektrode Cj und die Gegenelektrode 20 grenzen an
unterschiedlichen Stellen des aktiven Gebietes Y an und berühren sich nicht. In dem Bereich Z zwischen der integrierbaren Elektrode Cj und der
Gegenelektrode 20 bildet sich ein elektrisches Feld aus. Durch Anlegen einer äußeren Spannung Uc wird die statisch geladene Grenzschicht GCi in der integrierbaren Elektrode Ci und der Bereich Z im aktiven Gebiet Y verschoben.
[00106] Fig. 12 beschreibt die Verwendung (a) einer integrierbaren Elektrode Ci mit
Gegenelektrode 20 und (b) zweier integrierbarer Elektroden Ci und Cj in einem Bauelement mit aktiven Gebieten Yi, Y2 und Y3. An jedes aktive Gebiet Y1, Y2 und Y3 grenzen die integrierbaren Elektroden Ci und Cj (Fig. 12 (a)) oder die integrierbare Elektrode Ci und die Gegenelektrode 20 (Fig. 12 (b)) an unterschiedlichen Stellen, ohne sich dabei direkt zu berühren. Im Bereich Z in den aktiven Gebieten Yi, Y2 und Y3 zwischen der statisch geladenen
Grenzschicht GCi und der Gegenelektrode 20 (Fig. 12 (a)) oder im Bereich Zy aktiven Gebieten Yi, Y2 und Y3 zwischen den statisch geladenen
Grenzschichten GCi und GCj bildet sich ein elektrisches Feld aus. Durch Anlegen einer äußeren Spannung wird der Bereich Z, Zy verschoben.
[00107] Sind die aktiven Gebiete Yi, Y2 und Y3 Absorbermaterialien zur Absorption elektromagnetischer Wellen 22, dann kann die Anordnung in Abb. 5 als Photobauelement verwendet werden.
[00108] Sind die aktiven Gebiete Yi, Y2 und Y3 Absorbermaterialien zur Absorption geladener und ungeladener Teilchen 22, dann kann die Anordnung in Abb. 5 als Teilchendetektor verwendet werden.
[00109] Fig. 13 beschreibt die Verwendung der integrierbaren Elektrode Ci mit den aktiven Gebieten Yi, Y2 und Y3 und mit Gegenelektrode 20 in einem
Logikbauelement, wobei an das aktive Gebiet Yi eine Source-Elektrode GS und eine Drain-Elektrode GE angeschlossen ist und die integrierbare
Elektrode Ci und die Gegenelektrode 20 als Steuerelektrode verwendet werden. Beim Anlegen einer Spannung USD zwischen der Source-Elektrode GS und der Drain-Elektrode GE, wird die Ausdehnung des elektrischen Feldes zwischen der Source-Elektrode GS und der Drain-Elektrode GE durch das nichtflüchtig eingestellte elektrische Feld im Bereich Z zwischen der
integrierbaren Elektrode Ci und der Gegenelektrode 20 gesteuert.
[001 10] Fig. 14 beschreibt die Verwendung der integrierbaren Elektroden GCi und GCj mit den aktiven Gebieten Yi, Y2 und Y3 in einem Logikbauelement, wobei an das aktive Gebiet Yi eine Source-Elektrode GS und eine Drain-Elektrode GE angeschlossen ist und die integrierbaren Elektroden Cj und Cj als
Steuerelektrode verwendet werden. Beim Anlegen einer Spannung USD zwischen der Source-Elektrode GS und der Drain-Elektrode GE, wird die Ausdehnung des elektrischen Feldes zwischen der Source-Elektrode GS und der Drain-Elektrode GE durch das nichtflüchtig eingestellte elektrische Feld im Bereich Zy zwischen den integrierbaren Elektroden Cj und Cj gesteuert.
[001 1 1] Fig. 15 beschreibt die Verwendung mehrerer integrierbarer Elektroden in
Kombination. Gezeigt wird die Verwendung der integrierbaren Elektrode C mit Gegenelektrode 20 und angrenzenden aktiven Gebieten Yi, Y2 und Y3 zur Absorption elektromagnetischer Wellen 22 und/oder zur Absorption geladener und ungeladener Teilchen, sowie die Verwendung eines kapazitiven
Energiespeichers CAS in Kombination mit einem Lastwiderstand RL.
Ausführungsbeispiele
[001 12] Das erfindungsgemäße integrierte nichtflüchtige Speicherbauelement umfasst einen Bottom-Kontakt O und Top-Kontakt S, wobei mindestens einer dieser beiden Kontakte als gleichrichtender Kontakt ausgebildet ist, und eine ferroelektrische Schicht 11 als leitfähigen Kanal zwischen Bottom-Kontakt O und Top-Kontakt S
[001 13] Für die Herstellung eines erfindungsgemäßen integrierten nichtflüchtigen
Speicherelements wird auf einem gleichrichtenden oder nichtgleichrichtenden Bottom-Kontakt eine ferroelektrische Schicht aufgebracht. Innerhalb einzelner Bereiche wird die Leitfähigkeit der ferroelektrischen Schicht lokal modifiziert. Die Modifizierung der Bereiche kann mittels Ionenimplantation, vorzugsweise Sauerstoff-, Helium- oder Argon-Ionen, und anschließender thermischen Behandlung im Bereich der Wachstumstemperatur der ferroelektrischen Schicht erfolgen. Die Wachstumstemperatur liegt zwischen Raumtemperatur und 1000°C, bevorzugt zwischen 500°C und 600°C für BiFeO3. Danach wird ein gleichrichtender oder nichtgleichrichtender Top-Kontakt aufgebracht.
Wichtig dabei ist, dass mindestens einer der beiden Kontakte als
gleichrichtender Kontakt ausgebildet ist. [001 14] Optional kann vor dem Aufbringen der ferroelektrischen Schicht 11 auf den Bottom-Kontakt eine isolierende Schicht 161 mit hoher
Kristallisationstemperatur aufgebracht werden. Der Vorteil dieser Schicht ist, dass der leitfähige modifizierte Bereich nicht den Bottom-Kontakt berührt. Außerdem muss für eine Reduktion der Leckströme die ferroelektrische Schicht nicht notwendigerweise pin-hole frei sein.
[001 15] Der gleichrichtende Kontakt kann als Schottky-Kontakt ausgeführt werden, wobei auch andere gleichrichtende Kontakte möglich sind.
Erweiterung des integrierten nichtflüchtigen Speicherbauelements zu einem integrierten Feldeffekttransistor
[001 16] Ein integrierter Feldeffekttransistor mit nichtflüchtigem Speicherbauelement umfasst einen Drainanschluss GD, einen Sourceanschluss GS, einen
Steuergate-Anschluss GG leitfähige Kanäle in einer ferroelektrischen Schicht 11 , wobei der leitfähige Kanal des Steuergate-Anschlusses GG eine ferroelektrische Schicht ist und die Leitfähigkeit zwischen dem
Drainanschluss und dem Sourceanschluss über den Steuergateanschluss gesteuert werden kann.
[001 17] Eine weitere erfindungsgemäße Ausführung ist die Verwendung der
ferroelektrischen Schicht auch in den Drain- und Sourceanschlussbereichen.
[001 18] Die Herstellung des integrierten Feldeffektransistors erfolgt durch Aufbringen einer ferroelektrischen Schicht auf das Substrat oder auf eine Bulk-Elektrode, wenn ein MOSFET mit integriertem Speicherbauelement hergestellt werden soll. Innerhalb einzelner Bereiche wird die Leitfähigkeit der ferroelektrischen Schicht lokal modifiziert. Die Modifizierung der Bereiche kann mittels
Ionenimplantation, vorzugsweise Sauerstoff-, Helium- oder Argon-Ionen, und anschließender thermischen Behandlung im Bereich der
Wachstumstemperatur der ferroelektrischen Schicht erfolgen. Die
Wachstumstemperatur liegt zwischen Raumtemperatur und 1000°C, bevorzugt zwischen 500°C und 600°C für BiFeO3. Danach wird der gleichrichtende Steuergate-Kontakt GG und die Source- und Drain-Kontakte GS, GD aufgebracht.
[001 19] Optional kann nicht nur im Steuergate-Anschlussbereich 14 sondern auch im Source- und/oder Drain-Anschlussbereich 12,13 die Leitfähigkeit der ferroelektrischen Schicht lokal mittels Ionenimplantation und anschließender thermischen Ausheilung modifiziert werden.
[00120] Optional kann wie beim integrierten Speicherbauelement eine isolierende Schicht mit hoher Kristallisationstemperatur auf das Substrat bzw. die Bulk- Elektrode vor dem Auftragen der ferroelektrischen Schicht aufgetragen werden.
[00121] Die gleichrichtenden Kontakte sind vorzugsweise als Schottky-Kontakte
ausgeführt, wobei auch andere gleichrichtende Kontakte verwendet werden können.
[00122] Die ferroelektrische Schicht besteht vorzugsweise aus BiFeO3. Als
ferroelektrische Schicht können auch andere piezoelektrische oder
pyroelektrische Materialien verwendet werden.
[00123] Eine weitere vorteilhafte Ausgestaltung der Erfindung ist die Nutzung von ferromagnetischen Kontaktmaterialien mit in-plane Magnetisierung M zur Kopplung an die ferroelektrische Schicht mit out-of-plane Ferroelektrizität P. Die damit erzeugte Kopplung ist proportional zum Kreuzprodukt M x P.
Integrierter nichtflüchtiger Analogspeicher in adaptiver synaptischer Matrix
[00124] Die erfindungsgemäße Anordnung in Arrayform kann als adaptive synaptische Matrix oder einzelne Elemente können als adaptive Synapsen für die
Realisierung kognitiver Verarbeitungsfunktionen, beispielsweise in CMOS- Schaltkreisen, verwendet werden. Eine deutliche Verbesserung gegenüber dem Stand der Technik ergibt sich dabei zum einen aus der höheren
Integrationsdichte des erfindungsgemäßen Analogspeichers, wodurch komplexere Verarbeitungsfunktionen möglich werden. Zusätzlich sind vergleichbare bisher bekannte Analogspeicher in CMOS-Schaltkreisen flüchtig, wodurch die Fixierung einer einmal programmierten
Verarbeitungsfunktion erschwert wird. Der erfindungsgemäße Analogspeicher ist in der Lage, Verarbeitungsfunktionen ohne Zeitbegrenzung zu speichern.
Integrierter nichtflüchtiger Analogspeicher in CMOS integrierten Analog-Digital- Wandlern [00125] Die erfindungsgemäße Anordnung kann als dauerhaft speicherndes
Kalibrierungselement, beispielsweise zur Kennlinienkorrektur, eingesetzt werden. Die Realisierung erfolgt nach heutigem Stand der Technik
vorzugsweise in CMOS-Schaltkreisen. Im Vergleich mit den bisher in CMOS- Technologie eingesetzten lasergetrimmten Widerständen, erreicht man unter Verwendung des erfindungsgemäßen Gegenstandes höhere Packungsdichten und kann schneller und rein elektrisch das Kalibrierungselement
programmieren. Dadurch wird die Endfertigung der Schaltkreise
kostengünstiger und die Verwendung der dauerhaft speichernden
Kalibrierungselemente ist energieeffizienter.
Photobauelement mit integrierbarer Elektrode
[00126] Die erfindungsgemäße Anordnung kann als Photobauelement mit
integrierbarer Elektrode und statisch geladener Grenzschicht verwendet werden, deren Position durch Anlegen einer Spannung zwischen dem
Oberflächenkontakt und dem Gegenkontakt der integrierbaren Elektrode nichtflüchtig verändert wird. Die geladene Grenzschicht kann als Anode oder Kathode einer Fotodiode genutzt werden, wenn zusätzlich in die piezo- oder ferroelektrische Bereich, außerhalb des Bereichs zwischen
Oberflächenkontakt und zugehörigem Gegenkontakt, eine Kathode bzw.
Anode eingebracht bzw. angebracht wird, die idealerweise in einem Abstand senkrecht zur geladenen Grenzschicht an einem lichtabsorbierenden Bereich, der aus unterschiedlichen lichtabsorbierenden Materialien bestehen kann, eingebracht bzw. angebracht ist. Das Photoelement kann als Photodetektor mit beliebig positionierbarer geladener Grenzschicht genutzt werden, wobei dadurch der Photostrom im lichtabsorbierenden Bereich moduliert werden kann. Aussagen über die spektrale Zusammensetzung des einfallenden Lichtes können durch die Anordnung mehrerer Gegenelektroden und gleichzeitiger Verwendung unterschiedlicher Absorbermaterialien gemacht werden. Das Photobauelement kann als Solarzelle mit beliebig gestaltbaren elektrischen Feldverteilungen im Absorbermaterial verwendet werden. Ein Hauptvorteil ist, dass das Absorbermaterial in dieser Solarzelle ohne die bisher notwendigen intrinsischen elektrischen Feldern auskommt und nicht durch Kontaktelektroden abgeschattet wird. Dadurch werden größere Photoströme zwischen der integrierbaren statisch geladener Elektrode und Gegenelektrode generiert. Möglich ist bei der Verwendung der Anordnung als Solarzelle, verschiedene Absorbermaterialien wie in einer Tandem-Solarzelle anzuordnen. Ein Hauptvorteil ist, dass die in einem Absorbermaterial photogenerierten Ladungsträger durch die schaltbare Verteilung des elektrischen Feldes nicht notwendigerweise in ein anderes benachbartes Absorbermaterial der Tandem-Solarzelle driften und dass dadurch die
Rekombinationswahrscheinlichkeit für photogenerierte Ladungsträger auf dem Weg zwischen Anode und Kathode reduziert wird.
Kapazitiver Enerqiespeicher
[00127] Die erfindungsgemäße Anordnung kann als nichtflüchtiger kapazitiver
Energiespeicher eingesetzt werden. Die Realisierung erfolgt nach heutigem Stand der Technik vorzugsweise als integrierbare Elektrode mit statisch geladener Grenzschicht mit großer Fläche, wobei die Position der geladenen Grenzschicht beim Be- und Entladen des kapazitiven Energiespeichers nichtflüchtig verschoben wird. Die kapazitiv gespeicherte Energie
(0,5 x Kapazität x Spannung x Spannung) beträgt in integrierbaren Elektroden d mit dem ferroelektrischen Material BiFeO3 in zwei verschiedenen Phasen ungefähr 8 μϋ/cm2. Für Nanomotoren und anderen Lab-on-the-Chip- Anwendungen werden Energien in der Größenordnung von wenigen nJ/cm2 benötigt. Die kapazitiv gespeicherte Energie hängt besonders von den Polarisationseigenschaften, hier der Polarisationsladung angrenzender piezo- oder ferroelektrischer Materialien Xj, Xi+i ab. Der Unterschied in der
Polarisationsladung beträgt maximal einige 100 μθ/cm2 und es sind maximal kapazitiv speicherbare Energiedichten von einigen 100 μϋ/cm2 erreichbar. Die wirksame Fläche (foot print) kann jedoch durch Nanostrukturierung oder durch Roll-up-Verfahren bis zu 100 bis 1000 verkleinert werden, so dass kapazitiv speicherbare Energiedichten von 104 bis 107 μθ/cm2 denkbar sind.
[00128] Ein Hauptvorteil ist, dass die erfindungsgemäße Anordnung als Solarzelle mit der erfindungsgemäßen Anordnung als kapazitiver Energiespeicher kombiniert ausgeführt werden kann, siehe Fig. 15. Dadurch wird die
Erzeugung und Speicherung von Energie auf Schaltkreisen kostengünstiger und energieeffizienter.
Bezugszeichen
S, O Oberflächenkontakt (Topkontakt) und zugehöriger Gegenkontakt
(Bottomkontakt)
GS Source-Kontakt
GG Top-Kontakt (Gate)
GD Drain-Kontakt
1A Integrierbares, nichtflüchtiges Speicherbauelement
1 B Integrierbarer Feldeffekttransistor
1 C Integrierbarer Analogspeicher
C, Cj, Cj Integrierbare Elektrode
2 modifizierende Strahlen z.B. Laser-, Wärme-, Ionen- oder
Elektronenstrahlen
6 Bereich zwischen zwei Kontakten, in dem sich bei angelegter
Spannung U an die beiden Kontakte ein elektrisches Feld ausbildet und Strom fließen kann
11 piezo- oder ferroelektrische Schicht in der verspannungsfreien Phase,
Material in und/oder außerhalb der integrierbaren Elektrode C zum Aufbau und zur Integration der integrierbaren Elektrode C, wobei die Funktionalität der integrierbaren Elektrode C durch das Material 11 nicht beeinflusst wird
11 ' modifizierter, ferroelektrischer Bereich von 11
11 " modifizierter, ferroelektrischer Bereich von 11 ' in Kontakt zum
Oberflächenkontakt S und/oder zum zugehörigen Gegenkontakt O d Dicke der piezo- oder ferroelektrischen Schicht vor Modifikation
zwischen S und O d', d" Dicke des modifizierten, ferroelektnschen, leitenden Bereiches 11 ' (d') und 11 " (d")
U, Ui, Spannung
I, Ii, l2, Strom
"ü
R, R1, Widerstand
R2> Rij
12 Source-Kontakt-Anschlussbereich 13 Drain-Kontakt-Anschlussbereich 14 Top-Kontakt-Anschlussbereich 15 Bereich geringster Leitfähigkeit zwischen Oberflächenkontakt S und zugehörigem Gegenkontakt O, in dem oberhalb der kritischen elektrischen Feldstärke bzw. Schwellwert-Spannung Ukrit die verspannungsbehaftete Phase eingestellt wird
161 Isolierende Schicht 16S Strukturgrenze zwischen zwei verschiedenen Phasen der piezo- oder ferroelektnschen Schicht
17 Substrat / Trägermaterial / integrierter Schaltkreis
18 Gegenkontakt-Anschlussbereich
20 Gegenelektrode zur integrierbaren Elektrode C
22 elektromagnetische Wellen, Teilchen d Dicke der piezo- oder ferroelektrischen Schicht vor Modifikation d', d" Dicke des modifizierten, ferroelektrischen, leitenden Bereiches 11 ' (d')
und 11 " (d")
Uschreib Schreibspannung (Uwrite)
Uiese Lesespannung (Uread)
Ukrit Schwellwert-Spannung zur Einstellung der verspannungsbehafteten Phase der Bereichs 15 I @ Strom bei Anliegen einer Lesespannung Uiese
At Speicherzeit (engl.: retention time)
Al(d) Stromänderung während der Speicherzeit At für ein nicht
modifiziertes, integriertes Widerstandbauelement (d' = d" = 0)
Al(d, Stromänderung während der Speicherzeit At für ein integriertes d') Widerstandbauelement (d" = 0) mit modifiziertem ferroelektrischen
Bereich 11 ' (d > d')
Al(d, Stromänderung während der Speicherzeit At für ein integriertes d") Widerstandbauelement (d' = 0 ) mit modifiziertem ferroelektrischen
Bereich 11 " (d > d")
Al(d, d', Stromänderung während der Speicherzeit At für ein integriertes d") Widerstandbauelement mit modifizierten ferroelektrischen Bereichen
11 ' und 11 " (d > d' > d")
GCi statisch geladene Grenzschicht in der integrierbaren Elektrode Ci
Pci Position der statisch geladenen Grenzschicht GCi in der integrierbaren
Elektrode Ci zwischen den Kontakten S und O
X, Xj Bereiche aus piezo- oder ferroelektrischem Material mit
unterschiedlichen strukturellen, elektronischen und/oder
Polarisationseigenschaften
Y, Yj aktives Gebiet eines Halbleiterbauelementes
AY, VY Ober- / Unterfläche und Volumen des aktiven Gebietes Y
Uci von außen angelegte Spannung zur Positionierung der statisch
geladenen Grenzschicht GCi in der integrierbaren Elektrode Ci
Qi, Tj elektrisch schaltbare Quantengräben Q und Tunnelbarrieren T
Zj Bereich zwischen der statisch geladenen Grenzschicht GCi in der integrierbaren Elektrode Ci und der zugehörigen Gegenelektrode 20, in dem sich ein elektrisches Feld ausbildet Bereich zwischen der statisch geladenen Grenzschicht GCj in der integrierbaren Elektrode Cj und der zugehörigen statisch geladenen Grenzschicht GCj in der integrierbaren Gegenelektrode Cj, in dem sich ein elektrisches Feld ausbildet
Strom der durch die Absorption von elektromagnetischen Wellen 22 im Absorbermaterial Yj im Photobauelement erzeugten, freien
Ladungsträger, die in Z, oder Zy getrennt werden und die zugehörigen Elektroden C, Cj, Cj, 20 erreichen oder Strom, der durch die
eingefangenen Teilchen 22 im Teilchendetektor erzeugt wird
Spannung zwischen Source-Elektrode GS und Drain-Elektrode GD
Lastwiderstand

Claims

Patentansprüche
1 . Integriertes nichtflüchtiges Bauelement, umfassend einen Oberflächen kontakt S mit zugehörigem Gegenkontakt O, dadurch gekennzeichnet, dass eine
ferroelektrische Schicht 11 als leitfähiger Kanal mit veränderlicher Leitfähigkeit verwendet wird und der Oberflächen-Kontakt S und/oder der zugehörige Gegen- Kontakt O als gleichrichtender Kontakt ausgebildet ist und sich durch eine angelegte Spannung zwischen Oberflächen-Kontakt S und zugehörigem
Gegenkontakt-Kontakt O eine nichtflüchtige Raumladungszone 15 in dem
Oberflächen-Kontakt-Anschlussbereich 14 und/oder Gegenkontakt- Anschlussbereich 18 in der ferroelektrischen Schicht 11 ausbildet.
2. Integriertes nichtflüchtiges Bauelement nach Anspruch 1 , dadurch
gekennzeichnet, dass der Oberflächen-Kontakt-Anschlussbereich 14 und/oder der Gegenkontakt-Anschlussbereich 18 lokal modifiziert ist, vorzugsweise durch Ionenimplantation mit anschließender thermischer Behandlung.
3. Integriertes nichtflüchtiges Bauelement nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass der gleichrichtende Kontakt als Schottky-Kontakt ausgeführt ist.
4. Integriertes nichtflüchtiges Bauelement nach einem der vorhergehenden
Ansprüche, wobei eine isolierende Schicht 161, vorzugsweise aus amorph high-k- Materialien, zwischen der ferroelektrischen Schicht 11 und dem Gegenkontakt O eingebracht wird und die isolierende Schicht 161 im Gegenkontakt- Anschlussbereich 18 unterbrochen ist.
5. Integriertes nichtflüchtiges Bauelement nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, dass der Widerstand der nichtflüchtigen Raumladungszone 15 durch Anlegen einer Spannung zwischen Oberflächen- Kontakt S und zugehörigem Gegenkontakt O und durch das verwendete Material definiert ist.
6. Integriertes nichtflüchtiges Bauelement nach einem der vorhergehenden
Ansprüche, wobei das Speicherbauelement einen zusätzlichen Drain-Anschluss GD und ein zusätzlichen Source-Anschluss GS umfasst und der Oberflächen- Kontakt S wie ein Steuergate-Anschluss GG eines Feldeffekttransistors verwendet werden kann und die Leitfähigkeit zwischen dem Drain-Anschluss und dem Source-Anschluss über den Steuergate-Anschluss gesteuert werden kann.
7. Integriertes nichtflüchtiges Bauelement nach Anspruch 5 dadurch
gekennzeichnet, dass die Leitfähigkeit in der ferroelektrischen Schicht 11 in dem Drain-Anschlussbereich 13, dem Source-Anschlussbereich 12 durch Modifikation des Bereiches, vorzugsweise durch Ionenimplantation mit anschließender thermischen Behandlung, definiert wird.
8. Integriertes nichtflüchtiges Bauelement nach einem der vorhergehenden
Ansprüche, wobei die ferroelektrische Schicht 11 aus BiFeO3 besteht.
9. Integriertes nichtflüchtiges Bauelement nach einem der vorhergehenden
Ansprüche, wobei die ferroelektrische Schicht durch piezoelektrisches oder pyroelektrisches Material ersetzt wird.
10. Integriertes nichtflüchtiges Bauelement nach einem der vorhergehenden
Ansprüche, wobei mindestens einer der Kontakte O, GG, GD, GS aus
ferromagnetischen Material mit in-plane Magnetisierung M besteht, um eine Kopplung an die out-of-plane Ferroelektrizität P der ferroelektrischen Schicht zu erreichen.
1 1 . Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 , umfassend einen Oberflächenkontakt S und einen zugehörigen Gegenkontakt O, dadurch gekennzeichnet, dass eine piezo- oder ferroelektrische Schicht 11 so modifiziert wird, dass zwischen dem Oberflächenkontakt S und dem zugehörigen
Gegenkontakt O ein Bereich 11 ' der Dicke d' entsteht, welcher zusätzlich in dem Bereich unter dem Oberflächenkontakt S und/oder in dem Bereich unter dem zugehörigen Gegenkontakt O so in einem Bereich 11 " der Dicke d" modifiziert wird, wobei o die elektrische Leitfähigkeit der Bereiche 11 , 11 ', 11 " unterschiedlich ist, o das piezo- oder ferroelektrische Material im nichtflüchtigen Analogspeicher
1 verschiedene verspannungsabhängige strukturelle Phasen mit unterschiedlicher Bandlücke und/oder unterschiedlicher
Polarisationsladung aufweist, und o durch Anlegen einer Spannung zwischen einem Oberflächenkontakt S und einem zugehörigem Gegenkontakt O in mindestens einem Bereich 11, 11 ', 11 " eine Schwellwert-Spannung Ukrit überschritten wird, so dass sich die strukturelle Phase des Bereiches oder der Bereiche mit überschrittener Schwellwert-Spannung Ukrit verändert. .
12. Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 nach Anspruch 1 1 , wobei mehrere Oberflächenkontakte S(m) und mehrere Gegenkontakte O(n) in einem Array angeordnet sind und wobei jeder Bereich 11 ' und 11 " unter einem Oberflächen- und/oder Gegenkontakt individuell modifiziert sein kann.
13. Integriertes nichtflüchtiges Bauelement als Analogspeicher nach Anspruch 12, wobei die Anzahl m der Oberflächenkontakte und die Anzahl n der
Gegenkontakte unterschiedlich sein kann.
14. Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 nach einem der Ansprüchen bis 13, dadurch gekennzeichnet, dass unterschiedliche
Schwellwert-Spannungen Ukrit zum Ändern der strukturellen Phase in mindestens einem der Bereiche 11 , 11 ', 11 " beim Anlegen einer Schreibspannung USChreib zwischen einem Oberflächen- S(m) und einem Gegenkontakt O(n) notwendig sind, wobei die Pulslänge der Schreibspannung USChreib vorzugsweise auf der Piko- bis Millisekunden-Zeitskala, besonders bevorzugt auf der Nano- bis
Mikrosekunden-Zeitskala, liegt.
15. Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 nach einem der Ansprüche 1 1 bis 14, dadurch gekennzeichnet, dass die Schicht 11 und die Bereiche 11 ' während der Schichtherstellung und/oder mit Laser-, Ionen-, Wärme- und/oder Elektronenstrahlen 2 modifiziert werden, wobei die piezo- oder ferroelektrischen Schicht 11 vorzugsweise großflächig mittels Laser- und/oder lonenstrahlen modifiziert wird, und die Bereiche 11 ' vorzugweise lokal mittels Ionen- und/oder Elektronenstrahlen modifiziert werden.
16. Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 nach einem der Ansprüche 1 1 bis 15, wobei die Kristallite des polykristallinen piezo- oder ferroelektrischen Materials der Schicht 11 oder die Strukturgrößen von
einkristallinem piezo- oder ferroelektrischen Material der Schicht 11 kleiner als die laterale Ausdehnung der Oberflächenkontakte S(m) oder Gegenkontakte O(n) sind.
17. Integriertes nichtflüchtige Bauelement als Analogspeicher 1 nach einem der
Ansprüche 1 1 bis 16, wobei das piezo- oder ferroelektrische Material der Schicht 11 eine elektrische Restleitfähigkeit hat und die Konzentration der freien
Ladungsträger im Bereich von ca. 1014 bis ca. 1019 cm"3, vorzugsweise im
Bereich von 1015 bis 1018 cm"3, beträgt.
18. Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 nach einem der Ansprüche 1 1 bis 17, wobei die elektrische Restleitfähigkeit der modifizierten Bereiche 11 ' und 11 " im Vergleich zur elektrischen Restleitfähigkeit der Schicht 11 geändert ist und die Konzentration der freien Ladungsträger der modifizierten Bereiche 11 ' und 11 " zwischen ca. 1012 und ca. 1023 cm"3 variieren kann.
19. Integriertes nichtflüchtiges Bauelement als Analogspeicher 1 nach einem der Ansprüche 1 1 bis 18, wobei das piezo- oder ferroelektrische Material der Schicht 11 aus BiFeO3 und dessen Konzentration der freien Ladungsträger vor der Modifikation in einem Bereich von 1015 bis 1018 cm"3 liegt und bei dem die
Modifikation idealerweise mittels Laserbestrahlung und lonenbestrahlung erfolgt.
20. Verwendung des integrierten nichtflüchtigen Analogspeichers 1 nach einem der Ansprüche 1 1 bis19, wobei die Anordnung als einzelne adaptive Synapse oder als adaptive synaptische Matrix verwendet wird, um kognitive
Verarbeitungsfunktionen, vorzugsweise in integrierten CMOS-Schaltkreisen, technisch zu realisieren.
21 .Verwendung des integrierten nichtflüchtigen Analogspeichers 1 nach einem der Ansprüche 1 1 bis 19 als Kalibrierungselement, vorzugsweise als dauerhaft speicherndes Kalibrierungselement zur Kennlinienkorrektur von analogen
Bauelementen, vorzugsweise in integrierter CMOS-Technologie ausgeführt.
22. Integrierbare Elektrode Cj, umfassend einen Oberflächenkontakt S, einen
zugehörigen Gegenkontakt O und mindestens zwei Bereiche mit piezo- und/oder ferroelektrischem Material Xj, Xi+i zwischen den Kontakten S und O, o wobei sich die strukturellen, elektronischen und/oder
Polarisationseigenschaften angrenzender piezo- oder ferroelektrischer Materialen Xj, Xi+i unterscheiden, und o wobei sich an den Grenzflächen zwischen den piezo- oder
ferroelektrischen Materialien Xj, Xi+i jeweils eine statisch geladene Grenzschicht GCj im Abstand pci vom Oberflächenkontakt S ausbildet, und o wobei der Abstand pci der statisch geladenen Grenzschicht GCj durch Anlegen einer Spannung nichtflüchtig eingestellt oder verschoben werden kann.
23. Verwendung der integrierbaren Elektrode Ci nach Anspruch 22 als nichtflüchtigen kapazitiven Energiespeicher, wobei die Fläche AAs der statisch geladenen Grenzschicht GCAS vorzugsweise möglichst groß gewählt ist, um eine hohe Speicherkapazität zu erreichen.
24. Integrierbare Elektrode Ci, nach Anspruch 22 mit drei Bereichen piezo- oder ferroelektrischer Materialen Xi, X2 und X3 zwischen den Kontakten S und O, wobei die elektronischen Eigenschaften des piezo- oder ferroelektrischen
Materials X2, das zwischen X1 und X3 angeordnet ist, sich derart von den elektronischen Eigenschaften der Materials X1 und X3 unterscheidet, dass die Bandlücke des Materials X2 kleiner als die Bandlücke der Materialien X1 und X3 ist oder die Bandlücke des Materials X2 größer als die Bandlücke der Materialien
Figure imgf000040_0001
25. Verwendung der integrierbaren Elektrode Ci nach Anspruch 24 zur elektrisch schaltbaren Lokalisierung von Ladungsträgern in mindestens einem piezo- oder ferroelektrischen Material Xj zur Beeinflussung der Stärke und der Anzahl der Ladungen, in der statisch geladenen Grenzschicht GCj
26. Verwendung der integrierbaren Elektrode Ci nach einem der vorhergehenden Ansprüche in einem Halbleiterbauelement mit mindestens einem aktivem Gebiet Y, Yj und mindestens einer Gegenelektrode 20 oder einer Gegenelektrode Cj mit mindestens einer statisch geladenen Grenzschicht, wobei an jedes aktive Gebiet Y, Yj mindestens zwei Elektroden Cj(i), 20(i), Cj(i) an unterschiedlichen Stellen angrenzen ohne sich dabei direkt zu berühren und sich im Bereich Z, zwischen der integrierbaren Elektrode Cj(i) und der zugehörigen Gegenelektrode 20(i), Cj(i) ein elektrisches Feld ausbildet.
27. Verwendung nach Anspruch 26, wobei das aktive Gebiet Y, Yj ein Absorbermaterial zur Absorption elektromagnetischer Wellen ist, als Photobauelement.
28. Verwendung nach Anspruch 26, wobei das aktive Gebiet Y, Yj ein
Absorbermaterial zur Absorption geladener und ungeladener Teilchen ist, als Teilchendetektor.
29. Verwendung nach Anspruch 26, wobei an das aktive Gebiet Y, Yj eine Source- Elektrode GS und eine Drain-Elektrode GE angeschlossen ist und mindestens eine der Elektroden Cj(i), 20(i), Cj(i) als Steuerelektrode verwendet wird und das aktive Gebiet Y, Yj den leitenden Kanal eines Logikbauelementes bildet.
PCT/DE2012/200047 2011-07-12 2012-07-12 Integrierte nichtflüchtige speicherelemente, aufbau und verwendung WO2013017131A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/131,956 US9520445B2 (en) 2011-07-12 2012-07-12 Integrated non-volatile memory elements, design and use

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE102011051767.7A DE102011051767B4 (de) 2011-07-12 2011-07-12 Integriertes nichtflüchtiges Speicherbauelement mit einer ferroelektrischen Schicht
DE102011051767.7 2011-07-12
DE201210102326 DE102012102326A1 (de) 2012-03-20 2012-03-20 Integrierter nichtflüchtiger Analogspeicher
DE102012102326.3 2012-03-20
DE201210104425 DE102012104425B4 (de) 2012-05-23 2012-05-23 Integrierbare Elektrode mit nichtflüchtig positionierbarer, statisch geladener Grenzschicht, Aufbau und Verwendung
DE102012104425.2 2012-05-23

Publications (2)

Publication Number Publication Date
WO2013017131A2 true WO2013017131A2 (de) 2013-02-07
WO2013017131A3 WO2013017131A3 (de) 2013-04-25

Family

ID=47629732

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2012/200047 WO2013017131A2 (de) 2011-07-12 2012-07-12 Integrierte nichtflüchtige speicherelemente, aufbau und verwendung

Country Status (2)

Country Link
US (1) US9520445B2 (de)
WO (1) WO2013017131A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014111481A3 (de) * 2013-01-16 2014-09-18 Helmholtz-Zentrum Dresden-Rossendorf E.V. Komplementärer widerstandsschalter, kontaktierte polykristalline piezo- oder ferroelektrische dünnschicht, verfahren zum verschlüsseln einer bitfolge
US10061617B2 (en) 2016-06-07 2018-08-28 International Business Machines Corporation Smart memory analog DRAM
US10549041B2 (en) * 2014-12-29 2020-02-04 Erbe Elektromedizin Gmbh Instrument head, application instrument having said instrument head, application system and method of operating a supply system
US11056533B1 (en) 2020-02-28 2021-07-06 Globalfoundries U.S. Inc. Bipolar junction transistor device with piezoelectric material positioned adjacent thereto

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9526436B2 (en) * 2015-05-19 2016-12-27 Samsung Electronics Co., Ltd Amplifiers including tunable tunnel field effect transistor pseudo resistors and related devices
US10176425B2 (en) * 2016-07-14 2019-01-08 University Of Dayton Analog neuromorphic circuits for dot-product operation implementing resistive memories
US10635970B2 (en) 2016-08-04 2020-04-28 International Business Machines Corporation Racetrack synapse for neuromorphic applications
US9966137B2 (en) 2016-08-17 2018-05-08 Samsung Electronics Co., Ltd. Low power analog or multi-level memory for neuromorphic computing
US10141923B2 (en) 2016-08-25 2018-11-27 Toyota Motor Engineering & Manufacturing North America, Inc. System and method for eliminating gate voltage oscillation in paralleled power semiconductor switches
US10727404B1 (en) 2019-01-23 2020-07-28 International Business Machines Corporation Tunable resistive element
US10978485B2 (en) 2019-09-09 2021-04-13 Macronix International Co., Ltd. Vertical-channel ferroelectric flash memory
CN114342075A (zh) * 2019-09-26 2022-04-12 华为技术有限公司 一种存储器、存储器阵列以及存储器的数据读写方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050111252A1 (en) 2003-11-26 2005-05-26 International Business Machines Corporation Field effect device with a channel with a switchable conductivity

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE545324A (de) * 1955-02-18
JPS5636518B2 (de) 1974-02-04 1981-08-25
US4243895A (en) * 1978-01-04 1981-01-06 Nazarian Artashes R Integrated injection circuit
US4638342A (en) * 1982-09-17 1987-01-20 International Business Machines Corporation Space charge modulation device
KR950000156B1 (ko) * 1989-02-08 1995-01-10 세이꼬 엡슨 가부시끼가이샤 반도체 장치
JP3092140B2 (ja) * 1990-06-01 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
US5262983A (en) * 1990-12-19 1993-11-16 The Charles Stark Draper Laboratories Ferroelectric space charge capacitor analog memory
US5372859A (en) * 1992-10-20 1994-12-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
US6013950A (en) * 1994-05-19 2000-01-11 Sandia Corporation Semiconductor diode with external field modulation
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
US5578846A (en) * 1995-03-17 1996-11-26 Evans, Jr.; Joseph T. Static ferroelectric memory transistor having improved data retention
JP3082671B2 (ja) * 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
JPH1056088A (ja) 1996-08-09 1998-02-24 Hitachi Ltd 強誘電体記憶素子及びその素子を用いた強誘電体記憶装置
DE19819542C2 (de) 1998-04-30 2002-10-24 Infineon Technologies Ag Schaltungsanordnung mit einem Sensorelement und einem nichtflüchtigen Speichermittel
KR20010030023A (ko) * 1999-08-20 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 유전체막 및 그 제조방법
JP2002141503A (ja) 2000-08-24 2002-05-17 National Institute Of Advanced Industrial & Technology 自己整合型トランジスタの製造方法
AU2002331580A1 (en) 2002-08-14 2004-03-03 Intel Corporation Method for reading a structural phase-change memory
NO317905B1 (no) 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
KR20060010785A (ko) 2003-05-08 2006-02-02 마쯔시다덴기산교 가부시키가이샤 전기 스위치 및 그것을 사용한 기억 소자
WO2005122260A1 (ja) * 2004-06-11 2005-12-22 Fujitsu Limited 容量素子、集積回路および電子装置
JP2006303040A (ja) 2005-04-18 2006-11-02 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその動作方法
US20070029592A1 (en) 2005-08-04 2007-02-08 Ramamoorthy Ramesh Oriented bismuth ferrite films grown on silicon and devices formed thereby
JP4775849B2 (ja) * 2006-01-13 2011-09-21 富士通セミコンダクター株式会社 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法
JP4693634B2 (ja) 2006-01-17 2011-06-01 株式会社東芝 スピンｆｅｔ
JP5012795B2 (ja) * 2006-03-29 2012-08-29 富士通株式会社 半導体記憶装置及びその製造方法
US8736151B2 (en) * 2006-09-26 2014-05-27 Velos Industries, LLC Electric generator
KR100893764B1 (ko) 2006-12-15 2009-04-20 주식회사 이페로 강유전 물질과, 이를 이용한 강유전체층 형성방법
JP5426861B2 (ja) 2007-10-24 2014-02-26 富士フイルム株式会社 強誘電性酸化物とその製造方法、圧電体、圧電素子
US7961493B2 (en) 2008-06-06 2011-06-14 International Business Machines Corporation Programmable device
US20110181345A1 (en) 2008-08-01 2011-07-28 President And Fellows Of Harvard College Phase transition devices and smart capacitive devices
US7821808B2 (en) * 2009-01-30 2010-10-26 Seagate Technology Llc Multilayer ferroelectric data storage system with regenerative read
JP4810581B2 (ja) 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
JP2010278074A (ja) * 2009-05-26 2010-12-09 Fujitsu Semiconductor Ltd 電子装置およびその製造方法
US20120280224A1 (en) 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
DE102009035425A1 (de) 2009-07-31 2011-02-17 Epcos Ag Piezoelektrische Keramikzusammensetzung, Verfahren zur Herstellung der Zusammensetzung und elektrisches Bauelement, umfassend die Zusammensetzung
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2011100551A1 (en) 2010-02-12 2011-08-18 Rutgers, The State University Of New Jersey Ferroelectric diode and photovoltaic devices and methods
JP5616126B2 (ja) * 2010-05-27 2014-10-29 富士フイルム株式会社 ペロブスカイト型酸化物、酸化物組成物、酸化物体、圧電素子、及び液体吐出装置
US20120020140A1 (en) 2010-07-20 2012-01-26 Industrial Technology Research Institute Resistive memory cell and operation thereof, and resistive memory and operation and fabrication thereof
US8785995B2 (en) * 2011-05-16 2014-07-22 International Business Machines Corporation Ferroelectric semiconductor transistor devices having gate modulated conductive layer
US9336870B1 (en) * 2013-08-16 2016-05-10 Sandia Corporation Methods for resistive switching of memristors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050111252A1 (en) 2003-11-26 2005-05-26 International Business Machines Corporation Field effect device with a channel with a switchable conductivity

Non-Patent Citations (13)

* Cited by examiner, † Cited by third party
Title
B. KUNDYS: "Light-induced size changes in BiFe03 crystals", NATURE MATERIALS, vol. 9, 2010, pages 803, XP055199390, DOI: doi:10.1038/nmat2807
K. C. PARK: "Electric field dependence of ferroelectric phase transition in epitaxial SrTi03 films on SrRu03 and La0.5Sro.5C003", APPL. PHYS. LETT., vol. 77, 2000, pages 435, XP012027076, DOI: doi:10.1063/1.127001
LEE, BENJAMIN C.: "Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin", IEEE MICRO, vol. 30, 2010, pages 131 - 141
M. ALEXE: "Tip-enhanced photovoltaic effects in bismuth ferrite", NATURE COMMUNICATIONS, vol. 2, no. 256, 2011, pages 1 - 4
M.K. TENG: "Pressure induced ferroelectric phase transition in potassium nitrate", SOLID STATE COMMUNICATION, vol. 9, 1971, pages 465, XP024415819, DOI: doi:10.1016/0038-1098(71)90323-1
MA, T.P. ET AL.: "Why is nonvolatile Ferrocelectric Memory Field Effect Transistor Still Elusive.", IEEE ELECTRON DEVICE LETTERS, vol. 23, no. 7, July 2002 (2002-07-01), pages 386 - 389
MOLL, J. L., IEEE ELECTRONIC DEVICES ED-10, 1963, pages 338
PICE CHEN: "Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFe03 on SrTi03", APPL. PHYS. LETT., vol. 100, 2012, pages 062906
S. Y. YANG: "Above-bandgap voltages from ferroelectric photovoltaic devices", NATURE NANOTECHNOLOGY, vol. 5, 2010, pages 143
S. Y. YANG: "Above-bandgap voltages from ferroelectric photovoltaic devices.", NATURE NANOTECHNOLOGY, vol. 5, 2010, pages 143
T. CHOI U.A.: "Switchable ferroelectric diode and photovoltaic effect in BiFe03", SCIENCE, vol. 324, 2009, pages 63, XP055053774, DOI: doi:10.1126/science.1168636
UENO, K.: "Field-effect transistor on SrTi03 with sputtered AI203 gate insulator", APPL. PHYS. LETT., vol. 83, no. 9, 1 September 2003 (2003-09-01), pages 1755 - 1757,S.35, XP012035940, DOI: doi:10.1063/1.1605806
WU, S. Y., IEEE ELECTRONIC DEVICES ED-21, 1974, pages 499

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014111481A3 (de) * 2013-01-16 2014-09-18 Helmholtz-Zentrum Dresden-Rossendorf E.V. Komplementärer widerstandsschalter, kontaktierte polykristalline piezo- oder ferroelektrische dünnschicht, verfahren zum verschlüsseln einer bitfolge
EP2940749A1 (de) * 2013-01-16 2015-11-04 Helmholtz-Zentrum Dresden - Rossendorf e.V. Komplementärer widerstandsschalter
US9583704B2 (en) 2013-01-16 2017-02-28 Helmholtz-Zentrum Dresden-Rossendorf E.V. Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
US9812640B2 (en) 2013-01-16 2017-11-07 Helmholtz-Zentrum Dresden-Rossendorf E.V Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
US10549041B2 (en) * 2014-12-29 2020-02-04 Erbe Elektromedizin Gmbh Instrument head, application instrument having said instrument head, application system and method of operating a supply system
US10061617B2 (en) 2016-06-07 2018-08-28 International Business Machines Corporation Smart memory analog DRAM
US11056533B1 (en) 2020-02-28 2021-07-06 Globalfoundries U.S. Inc. Bipolar junction transistor device with piezoelectric material positioned adjacent thereto

Also Published As

Publication number Publication date
WO2013017131A3 (de) 2013-04-25
US9520445B2 (en) 2016-12-13
US20140312400A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
WO2013017131A2 (de) Integrierte nichtflüchtige speicherelemente, aufbau und verwendung
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
Xu et al. Resistive switching memories in MoS2 nanosphere assemblies
Jin Hu et al. Optically controlled electroresistance and electrically controlled photovoltage in ferroelectric tunnel junctions
DE102015015854B4 (de) Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US10854812B2 (en) Systems and methods for gated-insulator reconfigurable non-volatile memory devices
US7038935B2 (en) 2-terminal trapped charge memory device with voltage switchable multi-level resistance
EP2940749B1 (de) Komplementärer widerstandsschalter
DE19739673C2 (de) Nichtflüchtiges ferroelektrisches Speicherbauelement, Verfahren zu dessen Betrieb und Verfahren zu dessen Herstellung
DE2409568C2 (de) Halbleiter-Speicherelement
DE60203321T2 (de) Ferroelektrische oder elektret-speicherschaltung
DE2418808A1 (de) Ferroelektrisches speicherelement
US20170104031A1 (en) Selector Elements
DE102010026098A1 (de) Ionisch gesteuertes Dreitorbauelement
Kaneko et al. A 60 nm channel length ferroelectric-gate field-effect transistor capable of fast switching and multilevel programming
EP2436011A2 (de) Speicherelement, stapelung, speichermatrix und verfahren zum betreiben
DE112021005671B4 (de) Ferroelektrische mehrniveau-feldeffekttransistoreinheiten
EP0158588A2 (de) MOS-dosimeter und Verfahren zu seiner Herstellung
Liu et al. Ferroresistive diode currents in nanometer-thick cobalt-doped BiFeO3 films for memory applications
Liu et al. Ultrafast flash memory with large self-rectifying ratio based on atomically thin MoS2-channel transistor
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
Wu et al. Tunable and nonvolatile multibit data storage memory based on MoTe2/boron nitride/graphene heterostructures through contact engineering
WO2018069359A1 (de) Kapazitive matrixanordnung und verfahren zu deren ansteuerung
EP1315215A2 (de) Floatinggate-Feldeffekttransistor
US8519372B2 (en) Electroforming-free nanoscale switching device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12794626

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 14131956

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12794626

Country of ref document: EP

Kind code of ref document: A2