JP2002141503A - 自己整合型トランジスタの製造方法 - Google Patents

自己整合型トランジスタの製造方法

Info

Publication number
JP2002141503A
JP2002141503A JP2000380782A JP2000380782A JP2002141503A JP 2002141503 A JP2002141503 A JP 2002141503A JP 2000380782 A JP2000380782 A JP 2000380782A JP 2000380782 A JP2000380782 A JP 2000380782A JP 2002141503 A JP2002141503 A JP 2002141503A
Authority
JP
Japan
Prior art keywords
gate
region
insulating film
diffusion source
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000380782A
Other languages
English (en)
Inventor
Tatsuro Maeda
辰郎 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2000380782A priority Critical patent/JP2002141503A/ja
Priority to US09/751,109 priority patent/US6365470B1/en
Publication of JP2002141503A publication Critical patent/JP2002141503A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Abstract

(57)【要約】 【課題】 ゲート絶縁膜の材料として熱的に耐性のない
材料を用いた場合においても、トランジスタの高速化を
図って電気的特性を改善すること。 【解決手段】 ソース領域４およびドレイン領域５に加
熱処理によって拡散源層２中の拡散源を自己整合的に拡
散させ、この自己整合的な熱拡散後に、ゲート領域３お
よび熱拡散された拡散源層２の上部にゲート絶縁膜７、
金属のゲート電極８を積層し、リフトオフによってゲー
ト領域３のみにゲート絶縁膜７とゲート電極８とが積層
されたゲート積層構造を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＩＳ（Metal In
sulator Semiconductor）型ＦＥＴ（Field Effect Tran
sistor）等の分野で適用可能な、自己整合型トランジス
タの製造方法に関する。
【０００２】
【従来の技術】従来における自己整合型のトランジスタ
の製造方法について説明する。
【０００３】まず、半導体基板上に、ゲート絶縁膜、ゲ
ート電極を順次積層する。次に、それら積層された層を
マスクとして、イオン注入を行う。その後、イオン注入
された半導体基板に対して熱アニールを施すことによ
り、自己整合的に、ゲート領域、ソース領域、ドレイン
領域を形成することによって、自己整合型のトランジス
タを作製する。
【０００４】
【発明が解決しようとする課題】上記の自己整合型のト
ランジスタの作製において、ゲート絶縁膜およびゲート
電極の材料は、その後行われる熱アニールによる熱処理
工程に対して、破壊や変質等を起こさない材料を用いる
必要がある。
【０００５】従って、従来の製造方法においては、ゲー
ト絶縁膜としてシリコン酸化膜（ＳｉＯ2）を用い、ゲ
ート電極として多結晶シリコン（ポリシリコン）が用い
られてきた。
【０００６】しかし、近年、トランジスタの高性能化を
図るため、高速化が進められており、このため、電流駆
動能力の向上、ゲート電力の低抵抗化、閾値電圧のばら
つきの抑制等、いわゆる電気的特性の改善が必要とな
る。
【０００７】このような電気的特性の改善を図るための
一手段として、ゲート絶縁膜として、熱的に耐性のない
材料を用いることが考えられる。しかも、この場合、周
知の半導体製造プロセス技術をできるだけ変更すること
なく利用した方が、製造コスト的にも有利である。
【０００８】しかし、ゲート絶縁膜の材料として熱的に
耐性のない材料を用いてトランジスタを作製しようとし
ても、上記従来の製造方法では、ゲート絶縁膜を形成し
た後に熱処理工程を行うため、そのような熱的に耐性の
ない材料を使用することができないという問題がある。
【０００９】そこで、本発明の目的は、ゲート絶縁膜の
材料として熱的に耐性のない材料を用いた場合において
も、トランジスタの高速化等の電気的特性の改善を図り
信頼性を向上させると共に、安価なトランジスタ素子を
作製することが可能な自己整合型トランジスタの製造方
法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、自己整合型の
トランジスタの製造方法であって、基板上の、ゲート領
域とソース領域とドレイン領域とに対応した領域に、拡
散を行うための拡散源を含む拡散源層を積層する工程
と、前記積層された拡散源層に前記ゲート領域に対応し
たパターンを形成し、さらに、該パターンに対応する拡
散源層を除去することによって前記ゲート領域を形成す
る工程と、前記ゲート領域以外の前記ソース領域および
前記ドレイン領域に、加熱処理によって前記拡散源層中
の前記拡散源を自己整合的に拡散させる工程と、前記ゲ
ート領域および前記熱拡散された拡散源層の上部にゲー
ト絶縁膜を積層し、さらに、該積層されたゲート絶縁膜
の上部に金属からなるゲート電極を積層する工程と、前
記拡散源層の除去と、該拡散源層上に積層された前記ゲ
ート絶縁膜および前記ゲート電極の除去とを行うことに
よって、前記ゲート領域のみに前記ゲート絶縁膜と前記
ゲート電極とが積層されたゲート積層構造を形成する工
程とを具えることによって、自己整合型トランジスタの
製造方法を提供する。
【００１１】ここで、ゲート絶縁膜および前記ゲート電
極として、熱的に耐性のない材料を用いてもよい。
【００１２】ゲート絶縁膜として、シリコン酸化膜より
も高い誘電率を有する材料を用い、金属からなるゲート
電極として、ポリシリコンの抵抗率よりも低い抵抗率を
有する材料を用いてもよい。
【００１３】ゲート絶縁膜として、磁性体又は強誘電体
を用いてもよい。
【００１４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
【００１５】本発明に係る電界効果トランジスタの製造
方法を、図１および図２を用いて説明する。
【００１６】本例では、電界効果トランジスタとして、
ＭＩＳ型ＦＥＴを作製する例について説明する。
【００１７】（工程１）まず、図１（ａ）において、半
導体基板１を用意する。半導体基板１としては、ｐ型若
しくはｎ型低濃度のシリコン基板を用意する。ここで
は、ｎ型低濃度（ｎ-として表記）のシリコン（Ｓｉ）
基板を用いる。
【００１８】低濃度の値としては、１０15〜１０18／ｃ
ｍ3の範囲とする。基板の厚さは、０．１ｍｍ〜１ｍｍ
とする。
【００１９】なお、シリコン基板１の表層領域には、他
のデバイス素子も同時に作り込まれるか若しくは既に作
り込まれているが、ここでの説明は省略する。半導体基
板１としては、シリコン基板に限定されるものではな
く、ＧａＡｓ等の他の基板を用いてもよい。
【００２０】（工程２）次に、図１（ｂ）において、シ
リコン基板１（ｎ-）上に、ソース領域４およびゲート
領域５に拡散するための拡散源をもつ拡散源層２を積層
する。この積層方法としては、周知のＣＶＤ（Chemical
Vapor Deposition）法等を用いる。
【００２１】ここでは、拡散源として、シリコン基板１
とは逆のタイプ、すなわち、ｐ型の拡散源（例えば、ボ
ロン）を用いる。ボロンを用いた場合、その濃度は１０
ｗｔ％（上限値）とする。
【００２２】拡散源層２としては、ボロン等のｐ型の拡
散源を含んだ、シリコン酸化膜やポリシリコン膜を用い
る。この拡散源層２の厚さは、１０ｎｍ〜２０００ｎｍ
とする。
【００２３】なお、ｎ型の拡散源としては、リン、砒
素、アンチモン等の元素を用いる。
【００２４】（工程３）次に、図１（ｃ）において、ゲ
ート領域３に対応した位置の拡散源層２を下方のシリコ
ン基板１の領域までエッチングして、ゲート領域３を形
成する。
【００２５】すなわち、露光技術を用いてゲート領域３
に対応した拡散源層２（シリコン酸化膜やポリシリコン
膜）をエッチングによってシリコン基板１の表面が露出
するまでエッチングして、パターン化された所定の幅を
もつゲート領域３を形成する。
【００２６】（工程４）次に、図２（ａ）において、ゲ
ート領域３が形成されたシリコン基板１上に、熱処理を
用いて、拡散源層２のソース領域４およびドレイン領域
５のみに拡散源を自己整合的に拡散させて、ソース領域
４およびドレイン領域５にそれぞれ拡散層６を形成す
る。
【００２７】すなわち、熱拡散炉を所定の熱処理条件で
使用し、ｐ型の高濃度（ｐ+と表記する）な拡散源をソ
ース領域４およびドレイン領域５に自己整合的に拡散さ
せることによって、高濃度ｐ+ の拡散層６を形成する。
【００２８】また、この熱拡散処理において拡散層６を
自己整合的に形成したことによって、ソース領域４およ
びドレイン領域５と、ゲート領域３とは、ｐｎ接合によ
って電気的に分離された状態になる。
【００２９】ここで、ｐ型の高濃度の値としては、最大
値として、１０21／ｃｍ3とする。また、熱処理条件と
しては、例えば、窒素若しくは酸素の雰囲気中、最大温
度１２００℃、数時間の熱処理時間という条件に設定す
る。
【００３０】（工程５）次に、図２（ｂ）において、熱
拡散処理がなされたシリコン基板１上に、ゲート絶縁膜
７およびゲート電極８を積層する。
【００３１】すなわち、シリコン基板１上の全面に渡っ
てゲート絶縁膜７を１ｎｍ〜１００ｎｍだけ堆積させた
後、さらに、そのゲート絶縁膜７上にゲート電極８を５
ｎｍ〜１００ｎｍ堆積させる。
【００３２】ゲート絶縁膜７およびゲート電極８を構成
する材料として、熱的に耐性のない材料を用いることが
有効である。
【００３３】ここでいう、熱的に耐性のない材料とは、
熱拡散の工程によって、蒸発、分解、原子種の拡散、さ
らには反応等が起こり、絶縁膜および電極としての機能
を果たさなくなるだけでなく、機能を隣接する材料に対
しても影響を及ぼしうる材料のことをいう。例えば、シ
リコンに対して金属汚染が考えられる全ての金属材料お
よびこれら材料を含んだ絶縁膜材料、シリコンと反応す
る金属材料とその酸化物材料、融点の低い有機系の化合
物材料等が挙げられる。
【００３４】また、ゲート絶縁膜７としてシリコン酸化
膜よりも高い誘電率を有する材料を用い、ゲート電極８
としてポリシリコンの抵抗率よりも低い抵抗率を有する
金属材料を用いると、トランジスタの高性能化に有効で
ある。
【００３５】さらに、ゲート絶縁膜７として、磁性体又
は強誘電体の材料を用いてもよい。
【００３６】以下、具体的な材料の例について説明す
る。
【００３７】ゲート絶縁膜７を構成する高誘電体とし
て、Ａｌ2Ｏ3、Ｌａ2Ｏ3、ＺｒＯ2、ＨｆＯ2、ＬａＡｌ
Ｏ3、Ｔａ2Ｏ5、Ｙ2Ｏ3、ＳｒＴｉＯ3、ＭｇＯ、ＣａＦ
2、ＢａＦ2 等がある。
【００３８】ゲート絶縁膜７を構成する強誘電体とし
て、ＳｒＢｉ2ＴａＯ9、Ｂｉ4Ｔｉ3Ｏ 12、ＹＭｎＯ3、
ＢａＴｉＯ3 等がある。
【００３９】ゲート絶縁膜７を構成する強磁性体とし
て、（Ｌａ、Ｓｒ）ＭｎＯ3、ＢｉＦｅＯ3、ＢｉＭｎＯ
3、ＳｒＲｕＯ3、Ｆｅ3Ｏ4 等がある。
【００４０】ゲート電極８を構成する金属として、Ｔ
ｉ、Ｚｒ、Ｈｆ、Ｖ、Ｍｏ、Ｔａ、Ｗ、Ｃｏ、Ｎｉ，Ｐ
ｄ、Ｐｔ、ＴｉＳｉ2、ＺｒＳｉ2、ＨｆＳｉ2、ＶＳ
ｉ2、ＭｏＳｉ2、ＷＳｉ2、ＣｏＳｉ2、ＮｉＳｉ2、Ｐ
ｄＳｉ2、ＰｔＳｉ2 等がある。
【００４１】なお、以上代表的な材料を例に挙げたが、
これに限るものではなく、各種の組成の材料を適用でき
るものである。
【００４２】（工程６）最後に、図２（ｃ）において、
エッチング液を用いて、拡散源層２の除去、該拡散源層
２上に積層されたゲート絶縁膜７およびゲート電極８の
除去を行うことにより、ゲート絶縁膜７とゲート電極８
とが積層されたゲート積層構造を形成する。
【００４３】エッチング液としては、拡散源層２が、シ
リコン酸化膜の場合にはフッ酸系の溶液を用い、ポリシ
リコン膜の場合にはアルカリ溶液を用いる。ただし、い
ずれの場合においても、ゲート絶縁膜７や金属のゲート
電極８を溶かさない溶液を用いる。
【００４４】そして、このようなエッチング液を用い
て、リフトオフ（ｌｉｆｔ−ｏｆｆ）法によって、拡散
源層２を剥離すると同時に、ゲート領域３以外のソース
領域４およびドレイン領域５に対応したゲート絶縁膜７
とゲート電極８とを除去する。これにより、ゲート領域
３のみにゲート絶縁膜７とゲート電極８とが積層された
ゲート積層構造を形成して、ゲート領域３とソース領域
４およびドレイン領域５とが自己整合したトランジスタ
を作製することができる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
ソース領域およびドレイン領域に加熱処理によって拡散
源層中の拡散源を自己整合的に拡散させ、この自己整合
的な熱拡散後に、ゲート領域および熱拡散された拡散源
層の上部にゲート絶縁膜、金属のゲート電極を積層し、
リフトオフによってゲート領域のみにゲート絶縁膜とゲ
ート電極とが積層されたゲート積層構造を形成したの
で、ゲート絶縁膜およびゲート電極として、熱的に耐性
のない材料を用いることが可能となり、これにより、ト
ランジスタの高速化等の電気的特性を改善して信頼性を
向上させるできる。
【００４６】また、本発明によれば、このようなＭＩＳ
型ＦＥＴに代表されるようなトランジスタは、周知の半
導体プロセス技術をそのまま適用できることから、製造
コストを抑えることができ、これにより、低コストなト
ランジスタ素子を作製することが可能となる。
【図面の簡単な説明】
【図１】本発明の第1の実施の形態である、ＭＩＳ型Ｆ
ＥＴの製造方法を示す工程図である。
【図２】図１に続く製造方法を示す工程図である。
【符号の説明】
１ 半導体基板 ２ 拡散源層 ３ ゲート領域 ４ ソース領域 ５ ドレイン領域 ６ 拡散層 ７ ゲート絶縁膜 ８ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 Ｈ０１Ｌ 29/78 ３０１Ｇ Ｆターム(参考） 4M104 AA01 AA05 BB04 BB05 BB06 BB07 BB13 BB14 BB16 BB17 BB18 BB20 BB21 BB22 BB23 BB24 BB25 BB26 BB28 CC05 DD02 DD68 EE03 EE16 GG09 5F040 DA01 DA06 DC03 EC04 ED03 FB09 FB10 FC25

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 自己整合型のトランジスタの製造方法で
    あって、 基板上の、ゲート領域とソース領域とドレイン領域とに
    対応した領域に、拡散を行うための拡散源を含む拡散源
    層を積層する工程と、 前記積層された拡散源層に前記ゲート領域に対応したパ
    ターンを形成し、さらに、該パターンに対応する拡散源
    層を除去することによって前記ゲート領域を形成する工
    程と、 前記ゲート領域以外の前記ソース領域および前記ドレイ
    ン領域に、加熱処理によって前記拡散源層中の前記拡散
    源を自己整合的に拡散させる工程と、 前記ゲート領域および前記熱拡散された拡散源層の上部
    にゲート絶縁膜を積層し、さらに、該積層されたゲート
    絶縁膜の上部に金属からなるゲート電極を積層する工程
    と、 前記拡散源層の除去と、該拡散源層上に積層された前記
    ゲート絶縁膜および前記ゲート電極の除去とを行うこと
    によって、前記ゲート領域のみに前記ゲート絶縁膜と前
    記ゲート電極とが積層されたゲート積層構造を形成する
    工程とを具えたことを特徴とする自己整合型トランジス
    タの製造方法。
  2. 【請求項２】 前記ゲート絶縁膜および前記ゲート電極
    として、熱的に耐性のない材料を用いたことを特徴とす
    る請求項１記載の自己整合型トランジスタの製造方法。
  3. 【請求項３】 前記ゲート絶縁膜として、シリコン酸化
    膜よりも高い誘電率を有する材料を用い、 前記金属からなるゲート電極として、ポリシリコンの抵
    抗率よりも低い抵抗率を有する材料を用いたことを特徴
    とする請求項１又は２記載の自己整合型トランジスタの
    製造方法。
  4. 【請求項４】 前記ゲート絶縁膜として、磁性体又は強
    誘電体を用いたことを特徴とする請求項１又は２記載の
    自己整合型トランジスタの製造方法。
JP2000380782A 2000-08-24 2000-12-14 自己整合型トランジスタの製造方法 Pending JP2002141503A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000380782A JP2002141503A (ja) 2000-08-24 2000-12-14 自己整合型トランジスタの製造方法
US09/751,109 US6365470B1 (en) 2000-08-24 2000-12-29 Method for manufacturing self-matching transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-253369 2000-08-24
JP2000253369 2000-08-24
JP2000380782A JP2002141503A (ja) 2000-08-24 2000-12-14 自己整合型トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2002141503A true JP2002141503A (ja) 2002-05-17

Family

ID=26598351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000380782A Pending JP2002141503A (ja) 2000-08-24 2000-12-14 自己整合型トランジスタの製造方法

Country Status (2)

Country Link
US (1) US6365470B1 (ja)
JP (1) JP2002141503A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012795B2 (ja) * 2006-03-29 2012-08-29 富士通株式会社 半導体記憶装置及びその製造方法
US8324018B2 (en) 2005-01-28 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8487436B2 (en) 2005-01-28 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
CN103545188A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7193893B2 (en) * 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US6790791B2 (en) * 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US7192824B2 (en) 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
JP4309320B2 (ja) * 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
JP2006176366A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US20060289948A1 (en) * 2005-06-22 2006-12-28 International Business Machines Corporation Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
US7759237B2 (en) * 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
EP2264765A1 (en) * 2009-06-19 2010-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Housing for an infrared radiation micro device and method for fabricating such housing
WO2013017131A2 (de) * 2011-07-12 2013-02-07 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integrierte nichtflüchtige speicherelemente, aufbau und verwendung
DE102011051767B4 (de) * 2011-07-12 2018-10-11 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integriertes nichtflüchtiges Speicherbauelement mit einer ferroelektrischen Schicht

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466615A (en) * 1993-08-19 1995-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application
US5545579A (en) * 1995-04-04 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6204133B1 (en) * 2000-06-02 2001-03-20 Advanced Micro Devices, Inc. Self-aligned extension junction for reduced gate channel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324018B2 (en) 2005-01-28 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8487436B2 (en) 2005-01-28 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8648346B2 (en) 2005-01-28 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US9356152B2 (en) 2005-01-28 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP5012795B2 (ja) * 2006-03-29 2012-08-29 富士通株式会社 半導体記憶装置及びその製造方法
CN103545188A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
US20020025637A1 (en) 2002-02-28
US6365470B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
JP2002141503A (ja) 自己整合型トランジスタの製造方法
TWI288432B (en) Semiconductor device and method for manufacturing the same
JP3600476B2 (ja) 半導体装置の製造方法
JP2007507905A (ja) 等方性エッチングプロセスを使ったショットキーバリアｍｏｓｆｅｔ製造方法
US20090203183A1 (en) Method for integrating SIGE NPN and Vertical PNP Devices
JP2006179870A (ja) ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法
JPH0697192A (ja) 半導体装置及びその製造方法
KR940011478B1 (ko) 반도체 장치의 제조방법
JP3283458B2 (ja) 半導体装置の製造方法
JPH1140683A (ja) 半導体記憶装置及びその製造方法
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
US7642609B2 (en) Metal-oxide-semiconductor device with a doped titanate body
US20060115972A1 (en) Multi-step process for patterning a metal gate electrode
US6586291B1 (en) High density memory with storage capacitor
KR100789922B1 (ko) 반도체 소자의 제조방법 및 이를 통해 제조된 반도체 소자
TW468200B (en) Manufacturing method of semiconductor device with high isolation technique
KR100588780B1 (ko) 반도체 소자의 제조 방법
JP2007158299A (ja) ショットキー障壁トンネルトランジスタ及びその製造方法
KR100334866B1 (ko) 반도체소자의트랜지스터형성방법
KR100545902B1 (ko) 반도체 소자의 제조 방법
KR100297325B1 (ko) 반도체장치의 실리사이드 형성방법
KR100613279B1 (ko) 모스 트랜지스터 및 그 제조 방법
JPH06204420A (ja) 半導体装置の製造方法
KR100678296B1 (ko) 반도체 소자의 제조 방법
JPH05198589A (ja) 半導体装置及び半導体装置の製造方法