JP2007507905A - 等方性エッチングプロセスを使ったショットキーバリアｍｏｓｆｅｔ製造方法 - Google Patents
等方性エッチングプロセスを使ったショットキーバリアｍｏｓｆｅｔ製造方法 Download PDFInfo
- Publication number
- JP2007507905A JP2007507905A JP2006534203A JP2006534203A JP2007507905A JP 2007507905 A JP2007507905 A JP 2007507905A JP 2006534203 A JP2006534203 A JP 2006534203A JP 2006534203 A JP2006534203 A JP 2006534203A JP 2007507905 A JP2007507905 A JP 2007507905A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- schottky
- etching
- etching rate
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000005530 etching Methods 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000004888 barrier function Effects 0.000 title abstract description 14
- 230000008569 process Effects 0.000 title abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000012212 insulator Substances 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 6
- -1 palladium silicon compound Chemical class 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- DSJHYZNNAZPDNA-UHFFFAOYSA-N [Si][Ir] Chemical compound [Si][Ir] DSJHYZNNAZPDNA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052787 antimony Inorganic materials 0.000 claims 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LCPPBVFBAXMXER-UHFFFAOYSA-N [Er].[Si] Chemical class [Er].[Si] LCPPBVFBAXMXER-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical class [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- MZESXDGUMAFERT-UHFFFAOYSA-N [Si][Dy] Chemical class [Si][Dy] MZESXDGUMAFERT-UHFFFAOYSA-N 0.000 description 1
- BRWNQZHCDHXZSB-UHFFFAOYSA-N [Si][Yb] Chemical class [Si][Yb] BRWNQZHCDHXZSB-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical class [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Abstract
【課題】電流の流れを調整するトランジスタデバイスの組立て方法において、更なる駆動電流を可能にし、デバイスの動作を最適化するプロセスを提供すること。
【解決手段】本発明の一実施形態における方法は、チャンネル領域に対するショットキーバリア接合位置のより良い制御を与えるために、メタルソースドレイン接触の形成に先行して等方性エッチングプロセスを利用する。このショットキーバリア１０接合の配置の制御性からの改善により、更なる駆動電流を可能にし、デバイスの動作を最適化する。
【選択図】図６
【解決手段】本発明の一実施形態における方法は、チャンネル領域に対するショットキーバリア接合位置のより良い制御を与えるために、メタルソースドレイン接触の形成に先行して等方性エッチングプロセスを利用する。このショットキーバリア１０接合の配置の制御性からの改善により、更なる駆動電流を可能にし、デバイスの動作を最適化する。
【選択図】図６
Description
（関連出願との相互参照）
本願は、ここに参照によって完全な形で組み込まれた、２００３年１０月３日出願の米国特許仮出願番号６０／５０９，１４２の利益及び優先権を主張するものである。
本願は、ここに参照によって完全な形で組み込まれた、２００３年１０月３日出願の米国特許仮出願番号６０／５０９，１４２の利益及び優先権を主張するものである。
本発明は、電流のフローを調節するための半導体デバイスに関し、特に、集積回路（「ＩＣ」）に関連してこれらデバイスの製造に関する。さらには、本発明は、チャネル領域に対してショットキー又はショットキーの様な接触を形成する金属ソース及び／又はドレインを有する、電流のフローを調節するためのトランジスタに関する。
当業界におけるトランジスタの一類型は、ショットキーバリア金属酸化膜半導体電界効果トランジスタ（「ショットキーバリアＭＯＳＦＥＴ」又は「ＳＢ−ＭＯＳ」）である。図１に示したように、ＳＢ−ＭＯＳデバイス１００は、半導体基板１１０を含んでいるが、その中には、ソース電極１２０及びドレイン電極１２５が形成され、チャネル不純物（channel dopant）を有するチャネル領域１４０によって分離されている。このチャネル領域１４０は、基板１１０の電流搬送領域である。本発明の目的のために、半導体基板１１０のチャネル領域１４０は、縦に、絶縁体ゲート１５０より下方に向かって、ソース１２０の下端及びドレイン１２５の下端とほぼ一致する（直線になる）境界まで伸びている。チャネル不純物は、典型的には最小の不純物濃度１１５を有しており、典型的にはソース１２０及びドレイン１２５の下方、したがって、チャネル領域１４０の外側にある。
ＳＢ−ＭＯＳデバイスでは、ソース１２０又はドレイン１２５の接触の少なくとも一つが、部分的又は全体的にケイ化物（silicide）で構成される。ソース１２０又はドレイン１２５の接触の少なくとも一つが金属の部分で構成されているので、これらは、基板１１０及びチャネル領域１４０とのショットキー又はショットキーの様な接触を形成する。ここで、ショットキー接触とは、金属及び半導体の間の密接な接触により形成される接触として定義されるもので、ショットキーの様な（Schottky-like）接触とは、半導体及び金属のごく間近な接近によって形成される接触として定義されるものである。ショットキー接触又はショットキーの様な接触又は接合１３０、１３５は、金属ケイ化物からソース１２０又はドレイン１２５が形成されることによって与えられる。チャネル長は、チャネル領域１４０を横方向に横断するソース１２０接触からドレイン１２５接触までの距離として定義される。
ショットキー又はショットキーの様な接触又は接合１３０，１３５は、ソース１２０及びドレイン１２５接触の間に形成された、チャネル領域１４０に近接した領域に配置される。絶縁層１５０は、チャネル領域１４０の上に配置される。この絶縁層１５０は、二酸化ケイ素（silicon dioxide）のような材料で構成される。チャネル領域１４０は、絶縁層１５０から縦に、ソース１２０及びドレイン１２５電極の下まで伸びている。ゲート電極１６０は、絶縁層１５０の上に配置され、薄い絶縁層１７０がこのゲート電極１６０を取り囲んでいる。この薄い絶縁層１７０は、スペーサとしても知られている。ゲート電極１６０は、ポリシリコンが添加されていてもよい。ソース１２０及びドレイン１２５電極は、スペーサ１７０及びゲート電極１６０の下を横方向に伸びてもよい。酸化物領域１９０は、お互い電気的に隔離されたデバイスである。典型的なショットキーバリアデバイスは、Ｓｐｉｎｎａｋｅｒの米国特許６，３０３，４７９号に開示されている。
産業界では、改善された性能、製造工業性、そして、コストの利点を伴ったＳＢ−ＭＯＳデバイスを供給するためのＳＢ‐ＭＯＳ製造方法が必要とされている。
一つの局面において、本発明は、ショットキーバリアＭＯＳＦＥＴ（「ＳＢ−ＭＯＳ」）デバイスの製造方法を与え、ここではソース及びドレイン接触区域の少なくとも一つが金属で構成され、この金属ソース及び／又はドレイン区域は製造的に制御される。本発明の他の局面においては、金属ソース及び／又はドレイン区域の配置は、部分的な等方性エッチングによって制御される。
複数の実施形態が開示される一方で、本発明の実施形態を説明的に開示し記述した以下の詳細な記述から、当業者にとって本発明の他の実施形態は、なお明らかである。また、本発明は、多くの明白な局面において、本発明の趣旨及び範囲を越えない範囲で修正可能であることが理解できるであろう。したがって、図面及び詳細な記述は、制限的なものではなく、自然界における例示的なものとして考慮されるべきである。
一般的に、本発明はＳＢ‐ＭＯＳデバイスの製造方法を与える。本発明の一実施形態において、ＳＢ−ＭＯＳデバイスの製造方法は、半導体基板を与えること及びこの半導体基板とチャネル領域とを添加することを含む。本発明は、さらに、半導体基板との接触において電気的な絶縁層を与えることを含む。本発明は、さらに、この絶縁層上にゲート電極を与え、このゲート電極の周囲に薄い絶縁層を与え、このゲート電極に隣接した一又はそれ以上の領域上の基体を露出することを含む。本方法は、さらに、部分的な等方性エッチングを使ってこのゲート電極に隣接する露出領域にエッチングすることを含む。本発明は、さらに、金属薄膜を蒸着（depositing）し露出基板と反応させて、基板上に金属ケイ化物を形成することを含む。本発明は、さらに、未反応金属を除去することを含む。
本発明の利点の一つは、金属のソース及びドレイン電極が、寄生的な直列抵抗（〜１０Ω‐μｍ）及び接触抵抗（１０-8Ω‐ｃｍ2以下）を有意に低減させることである。ショットキー接触での固有のショットキーバリアは、オフ状態漏れ電流（off-state leakage current）の上位制御を与える。このデバイスは、実質的に寄生的なバイポーラ作用（bipolar action）を除去し、ラッチアップ、スナップバック効果、メモリ及びロジックにおけるマルチセルのソフトエラー、に対する絶対的な安全性をもたらす。バイポーラ作用の除去は、単一事象の反転、単一セルのソフトエラーといった、寄生的なバイポーラ作用に関連する他の有害な効果の発生をも減少させる。本発明のデバイスは、簡単に製造でき、ソース／ドレイン形成のための２つのより少ないマスクを要求するだけであり、薄い拡張（shallow extension）又は深いソース／ドレイン注入を要せず、低温のソース／ドレイン形成工程である。低温処理によって、高いＫの絶縁体ゲート、ひずみシリコン及び金属ゲートといった、新しく、潜在的に決定的な材料の集積が容易になる。
図２に、トランジスタを互いに電気的に隔離するための手段を有するシリコン基板２１０を示す。ここでの議論を通して、ＳＢ−ＭＯＳデバイスがその上に形成される半導体基板に言及した例をいくつか与える。本発明は、半導体基板をいずれの特定類型にも限定しない。当業者であれば、例えば、シリコン、シリコンゲルマニウム、ガリウムヒ化物、インジウムリン化物、ひずみ半導体基板、シリコン・オン・インシュレータ（ＳＯＩ）を含む、多くの半導体基板をＳＢ−ＭＯＳデバイスのために使用できることを、容易に理解できるであろう。これらの基板材料及び他の半導体基板のいずれを使用してもよく、その場合も本発明の教示範囲内である。
図２に示したように、薄い遮蔽酸化物（thin screen oxide）２２０が、注入マスクとして作用するように基板２１０上で成長している。一実施形態において、この酸化物は、略２００Åの厚みに成長する。そして、適当なチャネル不純物の種２３０が、遮蔽酸化物を通してイオン注入され、このとき、最大添加濃度２４０がシリコン中の予め定められた深さＤ１（２５０）に与えられるように注入される。一実施形態において、このチャネル不純物の種は、Ｐ形デバイスのためのヒ素及びＮ形デバイスのためのインジウムである。しかし、Ｐ形又はＮ形デバイスのためのトランジスタで一般的に使用される他のいずれかの適当なチャネル不純物が、本発明の原則に従って使用され得るものと評価される。他の実施形態において、チャネル不純物濃度の水準は、縦方向には有意に変化するが横方向には一般的に一定である。さらなる実施形態において、不純物濃度の最大値である深さＤ１（２５０）は、略２０〜２００ｎｍである。
図３に示したように、遮蔽酸化物は、化学的エッチングにおいて除去され、シリコン酸化物のような薄い絶縁体ゲート３１０を成長させる。一実施形態において、遮蔽酸化物エッチングはフッ化水素酸を含む。しかしながら、ウェット及びドライエッチングの両方を含む酸化物エッチングに一般に使用される他のいずれかの適当な化学物質が、本発明の原則に従って使用され得る。他の実施形態において、薄い絶縁体ゲートは略６〜５０Åの厚みのシリコン酸化物を含む。さらなる実施形態において、高い誘電率（高いＫ）を有する材料が与えられる。高いＫを有する材料の例としては、例えば窒化された二酸化ケイ素を含む二酸化ケイ素（silicon dioxide）、窒化ケイ素（silicon nitride）、ＴｉＯ2、Ａｌ2Ｏ3、Ｌａ2Ｏ3、ＨｆＯ2、ＺｒＯ2、ＣｅＯ2、Ｔａ2Ｏ5、ＷＯ3、Ｙ2Ｏ3、ＬａＡｌＯ3等の金属酸化物、の誘電率よりも大きな誘電率を有する材料が挙げられる。絶縁体ゲートの成長は、その場所で添加されたシリコン膜の供給によって直ちに追従される。その膜は、例えば、Ｎ系デバイスのためのリン、Ｐ形デバイスのためのボロンが多量に添加されている。石版印刷技術（lithographic technique）及びシリコンエッチングの使用により、ゲート電極３２０は、図３に説明された処理動作３００に示されたようなパターニングが施される。一実施形態において、次に続くゲート電極パターニング及び追加のチャネル不純物が与えられて、チャネル不純物濃度水準は、縦及び横方向の両方において有意に変化するようになる。
図４に示したように、薄い絶縁体は、シリコンゲート電極３２０の上部表面４２５及び側壁４１０に与えられる。一実施形態において、薄い絶縁体は、熱によって成長した酸化物であり、略５０〜５００Åの厚みである。他の実施形態において、熱により成長した薄い酸化物は、０．０〜６０秒の休止時間に９００〜１２００℃の最高温度を有する、急速な熱酸化（ＲＴＯ）処理によって与えられる。当業者であれば、蒸着（deposition）のような薄い絶縁層を与えるための多くの製造方法が存在することを容易に理解できるであろう。また、当業者であれば、窒化物のような他の材料も薄い絶縁体に使用できること、絶縁層は、多数の絶縁材料を含んでもよいこと、を容易に理解できるであろう。そして、異方性エッチングが水平表面上の絶縁層を取り除くために使用され（このようにして、シリコン４２０及び４２５を露出する）、それによって、垂直表面上の絶縁層を維持している間、水平表面が露出する。このようにして、側壁の絶縁体４１０が形成される。シリコン基板上のこの薄い絶縁層の中の開口（opening）がゲート電極３２０と隣接するように、ゲート電極３２０及び側壁絶縁体４１０が異方性エッチングに対するマスクとして機能するものと当業者に評価されるであろう。この実施形態において、この薄い絶縁体は略５０〜５００Åであり、この薄い絶縁層の開口はゲート電極３２０に隣接し、ゲート電極３２０より略５０〜５００Å離れた横方向の距離内に配置される。典型的な一実施例において、シリコン表面４２０には、絶縁体ゲートの下部より下方に、略１ｎｍ〜略５ｎｍの深さＤ２（４３０）なる凹所が設けられている。この実施形態において、ＲＴＯ処理は側壁の絶縁体を与えるために使用され、デバイスのゲート電極中及びチャネル領域中の双方の不純物は、図４に説明した工程動作４００に示したように、側壁絶縁体の形成と同時に電気的に活性化される。
図５に示したように、第二のエッチング処理動作により、半導体基板を横方向及び縦方向にエッチングする。このエッチングは、部分的な等方性エッチングとして知られているものである。一実施形態において、縦方向エッチング速度の少なくとも１０％の横方向エッチング速度を有する部分的な等方性エッチングが使用される。他の実施形態においては、横方向エッチング速度の少なくとも１０％の縦方向エッチング速度を有する部分的な等方性エッチングが使用される。第二のエッチングの深さは、Ｄ３（５１０）である。横方向エッチングは、半導体基板５２０の露出した縦方向の側壁、横方向には側壁の酸化物４１０の端から電極ゲート３２０の下の位置までのＬ１（５３０）の距離、を置き換える。エッチングは、部分的な等方性なので、Ｌ１はＤ３の１０倍よりも少ないか又は等しく、あるいは、Ｄ３がＬ１の１０倍よりも少ないか又は等しい。さらに他の実施形態においては、縦方向のエッチング速度に略等しい横方向のエッチング速度を有するエッチングが使用される。この実施例では、Ｄ３が略Ｌ１に等しくなるであろう。さらに他の実施形態において、部分的な等方性エッチングは、ＳＦ6ドライエッチング、ＨＦ：ＨＮＯ3ウェットエッチング、半導体材料をエッチングする目的のために一般に使用される何れかのウエット又はドライエッチング、の何れか又はそれらの組み合わせによって与えられる。
図６に示したように、次の動作では、すべての露出した表面上を覆う膜として適当な金属を蒸着して取り囲む。蒸着は、スパッタリング若しくは蒸発処理のいずれかによって与えられてもよいし、または、もっと一般的な薄膜形成処理の何れかによって与えられてもよい。一実施形態において、基板は、金属蒸着の間熱せられて、絶縁体ゲートの下の露出したシリコン表面５２０に衝突する金属原子の拡散を促進する。一実施形態において、この金属は略２５０Åの厚みであるが、より一般には、略５０〜１０００Åの厚みである。ここでの議論を通して、ＩＣ製造に関するショットキー及びショットキーの様な障壁及び接触に言及する、いくつかの例示が与えられるであろう。本発明は、本発明の範囲の影響下で、どのタイプのショットキーインタフェースが使用され得るのかについての何れの限定も確認するものではない。このように、本発明は、電導性材料又は合金のいずれかの形態に生成されるための、接触のこれらのタイプを具体的に予想するのである。例えば、Ｐ形デバイスでは、金属ソース及びドレイン６１０、６２０は、白金シリサイド、パラジウムケイ素化合物、イリジウムケイ素化合物の何れか一つ又はこれらの組み合わせから形成され得る。Ｎ形デバイスでは、金属ソース及びドレイン６１０、６２０は、例えばエルビウムケイ素化合物、ジスプロシウムケイ素化合物またはイッテルビウムケイ素化合物又はこれらの組み合わせ、といった希土類ケイ素化合物（Rare Earth Silicides）から構成されるグループの材料から形成され得る。チタン、コバルトなどといった、トランジスタレベルで一般に使用される適当な他の金属の何れかが、余りあるより新種の金属及び他の合金と同様に使用できるものと評価できる。他の実施例において、ケイ化物のソース／ドレインは、多くの金属ケイ素化合物の層から構成されてもよく、この場合、他の典型的なケイ化物、例えばチタンケイ素化合物やタングステンケイ素化合物、が使用されてもよい。
そして、ウェーハは、特定の時間、特定の温度でアニーリングされ、そうして、金属がシリコンと直接接触している全ての場所で化学反応が起こり、金属が金属ケイ素化合物６１０、６２０、６３０に転化される。一実施形態において、例えばウェーハは、約４００℃で約４５分間アニーリングされ、より一般的には、略３００〜７００℃で略１〜１２０分間アニーリングされる。側壁ゲートスペーサ４１０のような非シリコン表面と直接接触している金属は、未反応のまま残留し、それによっては影響されない。
そして、接触されていない金属ケイ素化合物を残す一方で、化学的なウェットエッチングにより、未反応の金属が取り除かれる。一実施形態において、白金を取り除くために王水が使用され、エルビウムを取り除くためにＨＮＯ3が使用される。他の適切なエッチング用化学物質のいずれかが白金やエルビウムのエッチングを目的として一般に使用され、或いは、ショットキー又はショットキーの様な接触を形成するために使用される他の適切な金属システムのいずれかが本発明の範囲内で使用できるものと評価される。チャネル注入された、ショートチャネルＳＢ−ＭＯＳデバイスは、ここに完成し、図６に説明した処理動作６００において示したように、ゲート３２０、ソース６１０、ドレイン６２０との電気的接触のための準備が整ったことになる。
この典型的な処理の結果として、ショットキー又はショットキーの様な接触がチャネル領域５４０及び基板２１０のそれぞれに対して形成され、ここでは、ショットキー接触が、部分的な等方性エッチング処理によって制御された位置に配置される。一実施形態において、チャネル領域５４０に対するソース６１０及びドレイン６２０電極のインタフェース５２０が、スペーサ４１０の下方に横方向に配置され、ゲート電極６４０の両側の端に対して位置調整される。他の実施形態においては、チャネル領域５４０に対するソース６１０及びドレイン６２０電極のインタフェース５２０は、スペーサ４１０の下方に横方向であってゲート電極３２０の下方に部分的にかかるように配置される。さらに他の実施形態において、チャネル領域５４０に対するソース６１０及びドレイン６２０電極のインタフェース５２０と、ゲート電極６４０の両側の端との間に間隙が形成される。
伝統的なショットキー接触が急激であるにも関わらず、本発明は、いくつかの状況下で、界面層がシリコン基板及び金属の間で利用されるということを具体的に予想する。これら界面層は極薄であり、略１０ｎｍ又はそれ以下の厚みを有する。それゆえ、本発明は、本発明の実施において有益な、ショットキーの様な接触及びその均等物を具体的に予測する。さらに、この界面層には、導電性の、半導電性の、及び／又は、絶縁体のような特性をもった材料が含まれる。例えば、数ある中でも、酸化物又は窒化物絶縁体の極薄の界面層を使用してもよいし、不純物分離技術により形成された極薄の不純物層を使用してもよいし、或いは、ゲルマニウムのような半導体の極薄の界面層をショットキーの様な接触を形成するために使用してもよい。
ＳＢ−ＭＯＳデバイスの重要な性能特性の一つはドライブ電流（Ｉd）であり、これは、印加されたソース電圧（Ｖs）が接地されゲート電圧（Ｖg）及びドレイン電圧（Ｖd）が供給電圧（Ｖdd）でバイアスされたときの、ソースからドレインへの電流である。ＳＢ−ＭＯＳデバイスの他の重要な特性は、総合ゲート静電容量（Ｃg）であり、これは、絶縁体ゲート３１０、周縁領域（fringing field）の静電容量、重複静電容量といった、多くの静電容量によって決定されるものである。ドライブ電流及び総合ゲート静電容量は、回路の性能を決める二つの決定的なパラメータである。例えば、トランジスタスケールの切替え速度をＩd／Ｃgとして、より高いドライブ電流デバイスとより低い総合ゲート静電容量デバイスとをより高速に切替えるようにすると、その結果、より高性能な集積回路がもたらされることになる。ＳＢ−ＭＯＳデバイスのドライブ電流及び総合ゲート静電容量に作用し得る変数は多く存在する。例えば、図６に示したように、ゲート電極６４０の端との関係における、ショットキー又はショットキーの様な接触５２０の横方向の位置もこれに含まれる。
ＳＢ−ＭＯＳデバイスにおいて、ショットキーバリアを貫くチャネルへのトンネル電流密度（ＪSB）によって一般的に決定されるドライブ電流は、ソース及びチャネル領域の接触面に位置するゲート誘導電界（gate induced electric field）（ＥS）によって強く制御される。ゲート（Ｖg）に印加される電圧が増加すると、ＥSもまた増加する。Ｅsの増加は、ＪSBが等式（１）に略従って増加するようにショットキーバリアを修正する。ここで、ＪSBはＥSに対して指数的に感応し、Ａ及びＢは定数であり、ＪSB及びＥSの単位は、それぞれ（Ａ／ｃｍ2）及び（Ｖ／Ｍ）である。
Ｖgに加えて、ＥSもまた、ゲート電極６４０の端に隣接するショットキーバリアチャネル領域インタフェース５２０による強い影響を受ける。インタフェース５２０がゲート電極３２０の下に位置していないときは、ＥS及び、それゆえ、ＪSBとＩdも実質的に減少し、そのインタフェース（境界面）がゲート電極６４０の端から横方向にさらに遠ざかるにつれて、減少し続ける。したがって、本発明は、部分的な等方性エッチングを使用することにより、ゲート電極に関して正確に制御されるショットキー又はショットキーの様なソース及びドレイン領域の配置を可能にする、ＳＢ−ＭＯＳデバイスの製造方法を与える。本発明の処理は、電界ＥS及びドライブ電流Ｉdを最大化し、デバイス性能を最適化する手段を与える。
総合ゲート静電容量Ｃgに関し、ゲート電極６４０の端との関係でのインタフェース５２０の最適位置は、デバイス設計及び性能要求の関数となる。特に、インタフェース５２０とゲート電極６４０の端との間の距離が大きくなるにつれて、総合ゲート静電容量Ｃgは小さくなるであろう。同時に、一方では、すでに述べたようにドライブ電流Ｉdは減少するであろう。性能の最適化のためには、ドライブ電流Ｉd及び総合ゲート静電容量Ｃgのトレードオフが必要であり、これは本発明の教示によって、より制御的に与えられる。例えば、本発明における部分的な等方性エッチングを使用することにより、ゲート電極６４０の端との関係でのインタフェース５２０の位置は、ゲート静電容量Ｃg及びドライブ電流Ｉdのトレードオフが最適化されるように与えられる。
本発明の技術を使用することにより、これに制限されるものではないが、次の利点が生じる。第一に、部分的な等方性エッチング動作は、ゲート電極の下のショットキー又はショットキーの様な接触配置の正確な位置についての、付加的な製造制御を与える。結果のショットキー又はショットキーの様な接触位置は、それゆえ、ゲート電極下の横方向の位置に制御的に配置されて、ドライブ電流を最大化し、総合ゲート静電容量を最小化し、デバイス動作を最適化する。第二の利益は、ゲート電極の下のエッチングにより、有効チャネル長が減少することである。より短いチャネル長がドライブ電流をさらに改善するものと評価される。
本発明は、特にチャネル長の範囲が１００ｎｍ以下の、ショートチャネル長ＭＯＳＦＥＴの製造場面での使用にとりわけ適している。しかしながら、本発明において教示した事項は、これらショートチャネル長デバイスに対する本発明の教示の適用を何ら制限するものではない。何れの寸法のチャネル長であっても、本発明の教示の有利な効果がもたらされる。
本発明を、好適な実施形態に関して記述してきたが、当業者であれば、本発明の趣旨及び範囲を逸脱しない限り、形態及び細部の変更が可能であるということが理解できるであろう。本発明は、いくつかのチャネルの何れか、基板、良好に注入されたプロファイルとともに使用され得る。本発明は、ＳＯＩ基板、ひずみシリコン基板、ＳｉＧｅ基板、ＦｉｎＦＥＴ技術、高いＫを有する絶縁体ゲート、金属ゲートを使用するかどうかに関わらず、金属ソースドレイン技術の使用の何れにも応用できる。このリストは限定ではない。金属ソース−ドレイン接触を使用する電流のフロー調節のためのデバイスであれば、いずれもここで述べた利点をもたらすであろう。
本発明は、特にＳＢ−ＭＯＳ半導体デバイスとの使用に適しているが、他の半導体デバイスに適用してもよい。このように、本明細書ではＳＢ−ＭＯＳデバイスと共に使用するための製造処理について言及したが、この用語は、二又はそれ以上の電気的接触を持ち、これら電気的接触のうち少なくとも一つはショットキー又はショットキーの様な接触であるような、導電性チャネルを有する電流のフローを調節するためのいずれのデバイスをも含めて広く解されるべきである。
１００ ＳＢ−ＭＯＳデバイス
１１０ 半導体基板
１２０ ソース電極
１２５ ドレイン電極
１４０ チャネル領域
１５０ 絶縁体ゲート
２１０ シリコン基板
２２０ 遮蔽酸化物
３１０ 絶縁体ゲート
３２０ ゲート電極
１１０ 半導体基板
１２０ ソース電極
１２５ ドレイン電極
１４０ チャネル領域
１５０ 絶縁体ゲート
２１０ シリコン基板
２２０ 遮蔽酸化物
３１０ 絶縁体ゲート
３２０ ゲート電極
Claims (25)
- 電流の流れを調節するためのデバイスを製造する方法であって、
半導体基板を与え、
前記半導体基板上にゲート電極を与え、
前記ゲート電極に隣接する領域の前記半導体基板を露出し、
部分的な等方性エッチングを使って前記露出した領域上の半導体基板をエッチングし、
前記半導体基板のエッチングされた領域に金属の薄膜を蒸着し、
前記金属を前記基板に反応させてショットキー又はショットキーの様なソース電極又はドレイン電極を形成することを含む方法。 - 請求項１記載の方法において、前記半導体基板は、シリコン、ひずみシリコン、シリコン・オン・インシュレーター、シリコンゲルマニウム、ガリウムヒ素、又は、リン化インジウム、を含む方法。
- 請求項１記載の方法において、前記エッチング動作は、縦方向のエッチング速度の約１０分の１から１０倍の横方向のエッチング速度を有するエッチングを使って実行される方法。
- 請求項１記載の方法において、
前記部分的な等方性エッチングは前記半導体基板の縦方向のエッチング速度と前記半導体基板の横方向のエッチング速度とを含み、
前記縦方向のエッチング速度は前記横方向のエッチング速度の略１０倍である方法。 - 請求項１記載の方法において、
前記部分的な等方性エッチングは前記半導体基板の横方向のエッチング速度と前記半導体基板の縦方向のエッチング速度とを含み、
前記横方向のエッチング速度は前記縦横方向のエッチング速度の略１０倍である方法。 - 請求項１記載の方法において、
前記部分的な等方性エッチングは前記半導体基板の横方向のエッチング速度と前記半導体基板の縦方向のエッチング速度とを含み、
前記横方向及び縦方向のエッチング速度は略同じである方法。 - 請求項１記載の方法において、
前記半導体基板上に薄い絶縁層を与え、
前記絶縁層上に導電性薄膜を蒸着し、
前記導電性膜にパターニング及びエッチングをしてゲート電極を形成し、
前記ゲート電極の一又はそれ以上の側壁に一又はそれ以上の薄い絶縁層を形成する
ことからなるステップによって前記ゲート電極が与えられる方法。 - 請求項１記載の方法において、前記ショットキー又はショットキーの様なソース及びドレイン電極を形成した後、前記デバイスから未反応の金属を取り除くことをさらに含む方法。
- 請求項１記載の方法において、前記反応ステップはアニーリングによって実行される方法。
- 請求項１記載の方法において、前記ソース電極及びドレイン電極は、白金シリサイド、パラジウムケイ素化合物、イリジウムケイ素化合物のうちのいずか一つ又はそれらの組み合わせである方法。
- 請求項１記載の方法において、前記ソース電極及びドレイン電極は希土類ケイ素化合物である方法。
- 請求項１記載の方法において、ショットキー又はショットキーの様な接触は、少なくとも前記ゲート電極の下のチャネル区域に近接した領域において形成される方法。
- 請求項１記載の方法において、ソース電極及びドレイン電極の少なくとも一つの全体の表面が、前記半導体基板とのショットキー又はショットキーの様な接触を形成する方法。
- 請求項１記載の方法において、
前記ゲート電極を与える動作の前に前記半導体基板の中に不純物が導入され、
前記ソース及びドレイン電極間のチャネル領域中の不純物は、ヒ素、リン、又は、アンチモンを含む方法。 - 請求項１記載の方法において、
前記ゲート電極を与える動作の前に前記半導体基板の中に不純物が導入され、
前記ソース及びドレイン電極間のチャネル領域中の不純物は、ボロン、インジウム、又は、ガリウムを含む方法。 - 請求項１４記載の方法において、前記半導体基板は、縦方向においては有意に変化して横方向には略一定の、チャネル不純物濃度を有する方法。
- 請求項１４記載の方法において、前記半導体基板は、縦方向及び横方向において有意に変化するチャネル不純物濃度を有する方法。
- 請求項１５記載の方法において、前記半導体基板は、縦方向においては有意に変化して横方向には略一定の、チャネル不純物濃度を有する方法。
- 請求項１５記載の方法において、前記半導体基板は、縦方向及び横方向において有意に変化するチャネル不純物濃度を有する方法。
- 電流の流れを調節するためのデバイスを製造する方法であって、
ゲート電極に隣接する領域における半導体基板を露出し、
部分的な等方性エッチングを使って前記露出した領域上の半導体基板をエッチングし、
前記半導体基板に金属薄膜を蒸着し、アニーリングし、ショットキー又はショットキーの様なソース電極又はドレイン電極を形成する方法。 - 請求項２０記載の方法において、
前記部分的な等方性エッチングは前記半導体基板の縦方向のエッチング速度と前記半導体基板の横方向のエッチング速度とを含み、
前記縦方向のエッチング速度は前記横方向のエッチング速度の略１０倍である方法。 - 請求項２０記載の方法において、
前記部分的な等方性エッチングは前記半導体基板の横方向のエッチング速度と前記半導体基板の縦方向のエッチング速度とを含み、
前記横方向のエッチング速度は前記縦方向のエッチング速度の略１０倍である方法。 - 請求項２０記載の方法において、
前記部分的な等方性エッチングは前記半導体基板の横方向のエッチング速度と前記半導体基板の縦方向のエッチング速度とを含み、
前記横方向及び縦方向のエッチング速度は略同じである方法。 - 請求項２０記載の方法において、前記エッチング動作は、縦方向のエッチング速度の約１０分の１から１０倍の横方向のエッチング速度を有するエッチングを使って実行される方法。
- 請求項２０記載の方法において、前記半導体基板は、前記蒸着ステップの間加熱されて前記半導体基板中に金属原子が拡散することを促進する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50914203P | 2003-10-03 | 2003-10-03 | |
| PCT/US2004/032539 WO2005036631A1 (en) | 2003-10-03 | 2004-10-04 | Schottky-barrier mosfet manufacturing method using isotropic etch process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007507905A true JP2007507905A (ja) | 2007-03-29 |
| JP2007507905A5 JP2007507905A5 (ja) | 2007-11-22 |
Family
ID=34434946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006534203A Pending JP2007507905A (ja) | 2003-10-03 | 2004-10-04 | 等方性エッチングプロセスを使ったショットキーバリアｍｏｓｆｅｔ製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7291524B2 (ja) |
| EP (1) | EP1676305A1 (ja) |
| JP (1) | JP2007507905A (ja) |
| CN (1) | CN1868045A (ja) |
| RU (1) | RU2006114833A (ja) |
| WO (1) | WO2005036631A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| KR100560432B1 (ko) * | 2004-12-21 | 2006-03-13 | 한국전자통신연구원 | Ｎ형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법 |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8658053B2 (en) * | 2005-06-24 | 2014-02-25 | Mitsubishi Gas Chemical Company, Inc. | Etching composition for metal material and method for manufacturing semiconductor device by using same |
| US7816240B2 (en) * | 2006-02-23 | 2010-10-19 | Acorn Technologies, Inc. | Method for making semiconductor insulated-gate field-effect transistor having multilayer deposited metal source(s) and/or drain(s) |
| WO2007112066A2 (en) | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| US7799592B2 (en) | 2006-09-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| WO2008051503A2 (en) | 2006-10-19 | 2008-05-02 | Amberwave Systems Corporation | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US7553717B2 (en) * | 2007-05-11 | 2009-06-30 | Texas Instruments Incorporated | Recess etch for epitaxial SiGe |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| DE112008002387B4 (de) | 2007-09-07 | 2022-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung, |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| WO2010033813A2 (en) | 2008-09-19 | 2010-03-25 | Amberwave System Corporation | Formation of devices by epitaxial layer overgrowth |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| CN102379046B (zh) | 2009-04-02 | 2015-06-17 | 台湾积体电路制造股份有限公司 | 从晶体材料的非极性平面形成的器件及其制作方法 |
| US8513765B2 (en) | 2010-07-19 | 2013-08-20 | International Business Machines Corporation | Formation method and structure for a well-controlled metallic source/drain semiconductor device |
| US9691898B2 (en) * | 2013-12-19 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Germanium profile for channel strain |
| CN103745929A (zh) * | 2013-12-24 | 2014-04-23 | 上海新傲科技股份有限公司 | 肖特基势垒mosfet的制备方法 |
| JP6697909B2 (ja) * | 2016-03-15 | 2020-05-27 | エイブリック株式会社 | 半導体装置とその製造方法 |
| US10249542B2 (en) * | 2017-01-12 | 2019-04-02 | International Business Machines Corporation | Self-aligned doping in source/drain regions for low contact resistance |
| RU2688861C1 (ru) * | 2018-03-12 | 2019-05-22 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводникового прибора |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61237470A (ja) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | 半導体装置 |
| JP2003517210A (ja) * | 1999-12-16 | 2003-05-20 | スピネカ セミコンダクター， インコーポレイテッド | Ｍｏｓｆｅｔデバイスのシステムおよび方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834793A (en) * | 1985-12-27 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor devices |
| JP3761918B2 (ja) * | 1994-09-13 | 2006-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US6949787B2 (en) | 2001-08-10 | 2005-09-27 | Spinnaker Semiconductor, Inc. | Transistor having high dielectric constant gate insulating layer and source and drain forming Schottky contact with substrate |
| JP3833903B2 (ja) * | 2000-07-11 | 2006-10-18 | 株式会社東芝 | 半導体装置の製造方法 |
| EP1468440A2 (en) | 2002-01-23 | 2004-10-20 | Spinnaker Semiconductor, Inc. | Field effect transistor having source and/or drain forming schottky or schottky−like contact with strained semiconductor substrate |
| US6974737B2 (en) | 2002-05-16 | 2005-12-13 | Spinnaker Semiconductor, Inc. | Schottky barrier CMOS fabrication method |
-
2004
- 2004-10-04 JP JP2006534203A patent/JP2007507905A/ja active Pending
- 2004-10-04 CN CNA200480028742XA patent/CN1868045A/zh active Pending
- 2004-10-04 RU RU2006114833/28A patent/RU2006114833A/ru not_active Application Discontinuation
- 2004-10-04 WO PCT/US2004/032539 patent/WO2005036631A1/en active Application Filing
- 2004-10-04 US US10/957,913 patent/US7291524B2/en not_active Expired - Fee Related
- 2004-10-04 EP EP04794042A patent/EP1676305A1/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61237470A (ja) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | 半導体装置 |
| JP2003517210A (ja) * | 1999-12-16 | 2003-05-20 | スピネカ セミコンダクター， インコーポレイテッド | Ｍｏｓｆｅｔデバイスのシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1868045A (zh) | 2006-11-22 |
| WO2005036631A1 (en) | 2005-04-21 |
| US20050118793A1 (en) | 2005-06-02 |
| RU2006114833A (ru) | 2007-11-10 |
| US7291524B2 (en) | 2007-11-06 |
| EP1676305A1 (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007507905A (ja) | 等方性エッチングプロセスを使ったショットキーバリアｍｏｓｆｅｔ製造方法 | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US8058167B2 (en) | Dynamic Schottky barrier MOSFET device and method of manufacture | |
| US9281390B2 (en) | Structure and method for forming programmable high-K/metal gate memory device | |
| US8022459B2 (en) | Metal source and drain transistor having high dielectric constant gate insulator | |
| JP4110085B2 (ja) | 二重ゲート型電界効果トランジスタの製造方法 | |
| US20070194353A1 (en) | Metal source/drain Schottky barrier silicon-on-nothing MOSFET device and method thereof | |
| JP2005516389A (ja) | 歪み半導体基板を用いてショットキまたはショットキのような接触を形成するソースおよび／またはドレインを有する電界効果トランジスタ | |
| KR20080058341A (ko) | 낮은 밀러 용량 및 향상된 구동 전류를 위한 단일 게이트상의 다중 저유전율 및 고유전율 게이트 산화막 | |
| US20050009285A1 (en) | Semiconductor component and method of manufacture | |
| JP3874716B2 (ja) | 半導体装置の製造方法 | |
| US20080070356A1 (en) | Trench replacement gate process for transistors having elevated source and drain regions | |
| US7148096B2 (en) | Method of manufacturing a semiconductor device having a gate electrode containing polycrystalline silicon-germanium | |
| JP4110089B2 (ja) | 二重ゲート型電界効果トランジスタの製造方法 | |
| KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| US20060079059A1 (en) | Transistor having high dielectric constant gate insulating layer and source and drain forming schottky contact with substrate | |
| KR100579854B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2004031529A (ja) | 半導体装置及びその製造方法 | |
| JPH06334135A (ja) | 相補型ｍｉｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111031 |