RU2688861C1 - Способ изготовления полупроводникового прибора - Google Patents

Способ изготовления полупроводникового прибора Download PDF

Info

Publication number
RU2688861C1
RU2688861C1 RU2018108935A RU2018108935A RU2688861C1 RU 2688861 C1 RU2688861 C1 RU 2688861C1 RU 2018108935 A RU2018108935 A RU 2018108935A RU 2018108935 A RU2018108935 A RU 2018108935A RU 2688861 C1 RU2688861 C1 RU 2688861C1
Authority
RU
Russia
Prior art keywords
increase
contact resistance
semiconductor device
silicide
nm
Prior art date
Application number
RU2018108935A
Other languages
English (en)
Inventor
Гасан Абакарович Мустафаев
Абдулла Гасанович Мустафаев
Арслан Гасанович Мустафаев
Наталья Васильевна Черкесова
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ)
Priority to RU2018108935A priority Critical patent/RU2688861C1/ru
Application granted granted Critical
Publication of RU2688861C1 publication Critical patent/RU2688861C1/ru

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current

Abstract

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления приборов с пониженным контактным сопротивлением. Целью изобретения является снижение контактного сопротивления, обеспечение технологичности, улучшение параметров работы приборов, повышение качества и увеличение процента выхода годных. Сущность: силицидные контакты к элементам формируют на основе силицида палладия Pd2Si путем нанесения электронно-лучевым распылением пленки палладия толщиной 50 нм в вакууме 2,7⋅10-5 Па, со скоростью осаждения 0,5 нм/с, при температуре подложки 100°C с последующей термообработкой при температуре 250°C в течение 30 мин в инертной среде. Технический результат заключается в снижении контактного сопротивления, обеспечении технологичности, улучшении параметров структур, повышении качества и увеличении процента выхода годных. 1 табл.

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления приборов с пониженным контактным сопротивлением.

Известен способ изготовления полупроводникового прибора [Патент 5323053 США, МКИ H01L 29/48] с улучшенными характеристиками контактов к областям стока/истока. В n+ областях стока/истока в подложке кремния p-типа проводимости с ориентацией (100) вытравливаются V-канавки, на (111) - стенках которого выращиваются эпитаксиальные слои силицида иттрия. Эти слои с малой высотой барьеров Шоттки обеспечивают низкие контактные сопротивления.

В таких приборах из-за нетехнологичности процесса формирования силицида иттрия ухудшаются характеристики приборов и повышаются токи утечки.

Известен способ изготовления полупроводникового прибора [Патент 5322809 США, МКИ H01L 21/336], который предусматривает формирование силицидных контактов. Структура транзистора размещена в изолирующем кармане на подложке кремния и содержит поликремниевый электрод затвора с элементами боковой изоляции из нитрида кремния, расположенный между ионно-легированными областями исток-сток. Силицидные контакты к элементам формируют одновременно с помощью напыления титана и последующей термообработки в атмосфере азота N2.

Недостатками этого способа являются: повышенные значения контактного сопротивления; низкая технологичность; высокая дефектность.

Задача, решаемая изобретением: снижение контактного сопротивления, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.

Задача решается формированием слоя силицида палладия Pd2Si путем нанесения электронно-лучевым распылением пленки палладия в вакууме 2,7*10-5 Па толщиной 50 нм, со скоростью осаждения 0,5 нм/с, при температуре подложки 100°C с последующей термообработки при температуре 250°C в течение 30 мин в инертной среде.

Технология способа состоит в следующем: на n+ областях стока/истока сформированные на пластинах кремния p-типа проводимости, формировали пленку палладия толщиной 50 нм электронно-лучевым распылением в вакууме 2,7*10-5 Па со скоростью осаждения 0,5 нм/с, при температуре подложки 100°C. Затем для формирования слоя силицида палладия Pd2Si проводили термообработку при температуре 250°C в течение 30 мин в инертной среде. В последующем формировали слой металлизации по стандартной технологии.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.

Figure 00000001

Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 14,7%.

Предложенный способ изготовления полупроводникового прибора формированием слоя силицида палладия Pd2Si путем нанесения электроннолучевым распылением пленки палладия толщиной 50 нм в вакууме 2,7*10-5 Па, со скоростью осаждения 0,5 нм/с, при температуре подложки 100°C с последующей термообработки при температуре 250°C в течение 30 мин. в инертной среде, позволяет повысит процент выхода годных приборов и улучшит их надежность.

Технический результат: снижение контактного сопротивления, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличения процента выхода годных.

Claims (1)

  1. Способ изготовления полупроводникового прибора, включающий подложку, процессы формирования областей стока, истока, затвора, контактов к этим областям и подзатворного диэлектрика, отличающийся тем, что силицидные контакты к элементам формируют на основе силицида палладия Pd2Si путем нанесения электронно-лучевым распылением пленки палладия толщиной 50 нм в вакууме 2,7*10-5 Па со скоростью осаждения 0,5 нм/с, при температуре подложки 100°C с последующей термообработкой при температуре 250°C в течение 30 мин в инертной среде.
RU2018108935A 2018-03-12 2018-03-12 Способ изготовления полупроводникового прибора RU2688861C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018108935A RU2688861C1 (ru) 2018-03-12 2018-03-12 Способ изготовления полупроводникового прибора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018108935A RU2688861C1 (ru) 2018-03-12 2018-03-12 Способ изготовления полупроводникового прибора

Publications (1)

Publication Number Publication Date
RU2688861C1 true RU2688861C1 (ru) 2019-05-22

Family

ID=66636946

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018108935A RU2688861C1 (ru) 2018-03-12 2018-03-12 Способ изготовления полупроводникового прибора

Country Status (1)

Country Link
RU (1) RU2688861C1 (ru)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229920B2 (en) * 2005-01-11 2007-06-12 United Microelectronics Corp. Method of fabricating metal silicide layer
RU2006114833A (ru) * 2003-10-03 2007-11-10 Спиннэйкер Семикондактор, Инк. (Us) Способ изготовления полевого транзистора моп-структуры с барьером шотки с использованием процесса изотропного травления
RU2369669C2 (ru) * 2007-08-09 2009-10-10 Сабир Абенович Айтхожин Подложка для выращивания эпитаксиальных слоев нитрида галлия
RU2392688C1 (ru) * 2009-05-20 2010-06-20 Федеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования Рязанский государственный радиотехнический университет Способ создания омических контактов в тонкопленочных устройствах на аморфных нелегированных полупроводниках
US20120181636A1 (en) * 2007-07-17 2012-07-19 Aditi Chandra Printing of Contact Metal and Interconnect Metal Via Seed Printing and Plating
RU2591237C1 (ru) * 2015-05-20 2016-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора
RU2610056C1 (ru) * 2015-11-19 2017-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2006114833A (ru) * 2003-10-03 2007-11-10 Спиннэйкер Семикондактор, Инк. (Us) Способ изготовления полевого транзистора моп-структуры с барьером шотки с использованием процесса изотропного травления
US7229920B2 (en) * 2005-01-11 2007-06-12 United Microelectronics Corp. Method of fabricating metal silicide layer
US20120181636A1 (en) * 2007-07-17 2012-07-19 Aditi Chandra Printing of Contact Metal and Interconnect Metal Via Seed Printing and Plating
RU2369669C2 (ru) * 2007-08-09 2009-10-10 Сабир Абенович Айтхожин Подложка для выращивания эпитаксиальных слоев нитрида галлия
RU2392688C1 (ru) * 2009-05-20 2010-06-20 Федеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования Рязанский государственный радиотехнический университет Способ создания омических контактов в тонкопленочных устройствах на аморфных нелегированных полупроводниках
RU2591237C1 (ru) * 2015-05-20 2016-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора
RU2610056C1 (ru) * 2015-11-19 2017-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Similar Documents

Publication Publication Date Title
US7510916B2 (en) High performance FET devices and methods thereof
TWI411100B (zh) 用於增進通道載子移動性之具有高應力襯料之基於Si-Ge的半導體裝置
US8912070B2 (en) Method for manufacturing semiconductor device
KR100943554B1 (ko) 심층 탄소 도핑 영역과 상승된 도너 도핑 소스 및 드레인을특징으로 하는 스트레인드 nmos 트랜지스터
US20090095992A1 (en) Semiconductor device including mos field effect transistor and method for manufacturing the semiconductor device
CN1762056B (zh) 具有拉伸应变基片的半导体及其制备方法
CN100499168C (zh) 半导体器件
CN101667595B (zh) 半导体装置
CN100527421C (en) CMOS structures and methods using self-aligned dual stressed layers
JP2848299B2 (ja) 半導体装置及びその製造方法
US20070200176A1 (en) Formation of silicided surfaces for silicon/carbon source/drain regions
CN100411175C (zh) 将应力施加到pfet和nfet晶体管沟道的结构和制造方法
US7528028B2 (en) Super anneal for process induced strain modulation
DE102010037736A1 (de) Tunnel-Feldeffekttransistoren
US20110024840A1 (en) Soi transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US7494884B2 (en) SiGe selective growth without a hard mask
DE102007004789B4 (de) Halbleiteranordnung, Multi-Gate-Feldeffekttransistor und Verfahren zur Herstellung einer Halbleiteranordnung
TW200541072A (en) A recessed polysilicon gate structure for a stained silicon MOSFET device
US7612389B2 (en) Embedded SiGe stressor with tensile strain for NMOS current enhancement
CN101159290A (zh) 一种半导体结构及其制造方法
CN102511081A (zh) 用于形成具有嵌入应力源的高性能场效应晶体管的方法和结构
TW201342433A (zh) 具凹入合併鰭及襯底的絕緣層上半導體鰭式場效電晶體用以加強應力偶合
JPH05326952A (ja) 半導体装置およびその製造方法
CN101834206B (zh) 半导体器件结构及其形成方法
CN1741274A (zh) 集成电路元件及其形成方法