RU2515334C1 - Способ изготовления тонкопленочного транзистора - Google Patents

Способ изготовления тонкопленочного транзистора Download PDF

Info

Publication number
RU2515334C1
RU2515334C1 RU2012149345/28A RU2012149345A RU2515334C1 RU 2515334 C1 RU2515334 C1 RU 2515334C1 RU 2012149345/28 A RU2012149345/28 A RU 2012149345/28A RU 2012149345 A RU2012149345 A RU 2012149345A RU 2515334 C1 RU2515334 C1 RU 2515334C1
Authority
RU
Russia
Prior art keywords
layer
silicon
thickness
film transistor
type
Prior art date
Application number
RU2012149345/28A
Other languages
English (en)
Inventor
Гасан Абакарович Мустафаев
Абдулла Гасанович Мустафаев
Арслан Гасанович Мустафаев
Марьям Мустафаевна Уянаева
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ)
Priority to RU2012149345/28A priority Critical patent/RU2515334C1/ru
Application granted granted Critical
Publication of RU2515334C1 publication Critical patent/RU2515334C1/ru

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления тонкопленочных транзисторов. В способе изготовления тонкопленочного транзистора на подложку из монокристаллического кремния с термически выращенным слоем окиси кремния последовательно плазмохимическим осаждением из газовой фазы при температуре подложки 300оС осаждают слой нелегированного α-Si n--типа толщиной 300 нм и слой легированного фосфором микрокристаллического кремния n+-типа толщиной 20 нм, между стоком и истоком формируют термически слой оксида кремния толщиной 200 нм, углубленный в слой аморфного кремния, затем наносят 500 нм слой SiO2 методом химического осаждения из газовой фазы при 250°C, затем образцы отжигают в атмосфере водорода при 350°C в течение 30 минут. Техническим результатом изобретения является снижение токов утечек, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных приборов. 1 табл.

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления тонкопленочных транзисторов.
Известен способ изготовления тонкопленочного транзистора (патент 4990977 США, МКИ H01L 29/78) путем последовательного формирования на подложке слоя электрода затвора, подзатворного диэлектрика, полоски электрода истока, полупроводникового слоя, покрывающего диэлектрик и окружающего полоски истока и электрод стока. При этом канал транзистора состоит из участка между полосками истока и диэлектрика, где ток течет параллельно поверхности подложки, и участка между полосками с линиями тока, перпендикулярным поверхности подложки. В таких тонкопленочных транзисторах образуются механические напряжения, которые приводят к созданию дефектов, ухудшающих параметры приборов.
Наиболее близким является способ изготовления транзистора (заявка 2133929 Япония, МКИ H01L 21/336) путем формирования толстого слоя окисла вокруг активной структуры и сильнолегированного слоя под этим окислом для уменьшения утечек. Участок p-подложки для формирования истока-канала-стока защищают поверх окисла затвора маской, препятствующий окислению, проводят имплантацию As для образования сильнолегированного слоя и глубокое окисление для изоляции. Далее проводят имплантацию бора B для легирования слоя канала, формируют электрод затвора, проводят имплантацию As для создания областей истока и стока, а также операции формирования контактно-металлизационной системы.
Недостатками этого способа являются:
- низкая стабильность;
- низкая технологическая воспроизводимость;
- повышенные токи утечки.
Задача, решаемая изобретением, - снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.
Задача решается путем формирования на подложку из монокристаллического кремния с термически выращенным слоем окиси кремния слоя аморфного кремния n--типа толщиной 300 нм и 20 нм слоя легированного фосфором микрокристаллического кремния n+-типа.
Технология способа состоит в следующем: на подложку из монокристаллического кремния с термически выращенным 400-нм слоем окиси кремния, плазмохимическим осаждением из газовой фазы при температуре подложки 300°С последовательно осаждают слой нелегированного α-Si n--типа толщиной 300 нм и 20-нм слой легированного фосфором микрокристаллического кремния n+-типа. Между стоком и истоком формируют термически слой оксида кремния толщиной 200 нм, углубленный в слой аморфного кремния, который служит в качестве подзатворного диэлектрика. Затем наносят 500-нм слой SiO2 методом химического осаждения из газовой фазы при 250°C и с помощью фотолитографии стравливают этот слой, оставляя его только на областях истока и стока. Области истока и стока выполнены из микрокристаллического кремния, который обладает низким удельным сопротивлением, обеспечивает уменьшение паразитного сопротивления истока и стока и снижения токов утечки. Потом вскрываются контактные окна, напыляется Al и формируется рисунок металлизации. Затем образцы отжигают в атмосфере водорода при 350°C в течение 30 мин. По предлагаемому способу были изготовлены и исследованы тонкопленочные транзисторы. Результаты обработки представлены в таблице.
Параметры полупроводниковых структур, изготовленных по стандартной технологии Параметры полупроводниковых структур, изготовленных по предлагаемой технологии
Ток утечки I ут·1010 A Плотность дефектов, см-2 Ток утечки 1 ут·1010 A Плотность дефектов, см-2
4,7 1,5·104 0,6 3,4·102
4,5 1,8·104 0,4 4,6·102
4,5 2,7·104 0,5 3,4·102
5,3 1,2·104 од 1,1·102
5,2 2,5·104 0,6 1,5·102
5,7 1·104 0,7 0,7·102
4,6 4,6·104 0,3 7,5·102
4,9 3,5·104 0,6 2,2·102
4,4 8·104 0,2 8,9·102
4,9 2·104 0,4 2,1·102
4,7 3,2·104 0,6 2,4·102
5,4 1,7-Ю4 0,7 1,9-Ю2
5,0 5·104 0,3 4,4·102
Экспериментальные исследования показали, что выход годных полупроводниковых структур, на партии пластин, сформированных в оптимальном режиме, увеличился на 18,5%.
Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных приборов.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.
Предложенный способ изготовления тонкопленочного транзистора путем формирования на подложку из монокристаллического кремния с термически выращенным слоем окиси кремния слоя аморфного кремния n--типа толщиной 300 нм и 20-нм слоя легированного фосфором микрокристаллического кремния n+-типа позволяет повысить процент выхода годных приборов, улучшить их качество и надежность.

Claims (1)

  1. Способ изготовления тонкопленочного транзистора, включающий формирование электродов затвора, контактов истока и стока, изолирование затвора слоем диоксида кремния, отличающийся тем, что на подложку из монокристаллического кремния с термически выращенным слоем кремния последовательно плазмохимическим осаждением из газовой фазы при температуре подложки 300°C осаждают слой нелегированного α-Si n--типа толщиной 300 нм и слой легированного фосфором микрокристаллического кремния n+-типа толщиной 20 нм, между стоком и истоком формируют термически слой оксида кремния толщиной 200 нм, углубленный в слой аморфного кремния, затем наносят 500-нм слой SiO2 методом химического осаждения из газовой фазы при 250°C, затем образцы отжигают в атмосфере водорода при 350°C в течение 30 мин.
RU2012149345/28A 2012-11-19 2012-11-19 Способ изготовления тонкопленочного транзистора RU2515334C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012149345/28A RU2515334C1 (ru) 2012-11-19 2012-11-19 Способ изготовления тонкопленочного транзистора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012149345/28A RU2515334C1 (ru) 2012-11-19 2012-11-19 Способ изготовления тонкопленочного транзистора

Publications (1)

Publication Number Publication Date
RU2515334C1 true RU2515334C1 (ru) 2014-05-10

Family

ID=50629797

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012149345/28A RU2515334C1 (ru) 2012-11-19 2012-11-19 Способ изготовления тонкопленочного транзистора

Country Status (1)

Country Link
RU (1) RU2515334C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2722859C1 (ru) * 2019-10-10 2020-06-04 Акционерное общество «Российская корпорация ракетно-космического приборостроения и информационных систем» (АО «Российские космические системы») Способ формирования структуры полевого силового радиационно-стойкого тренч-транзистора
RU2755175C1 (ru) * 2020-11-02 2021-09-13 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2035800C1 (ru) * 1992-04-13 1995-05-20 Малое научно-производственное предприятие "ЭЛО" Способ изготовления тонкопленочных транзисторов
RU2069417C1 (ru) * 1994-06-08 1996-11-20 Акционерное общество открытого типа "Научно-исследовательский институт молекулярной электроники и завод "Микрон" Способ изготовления тонкопленочных транзисторов матриц жидкокристаллических экранов
US6001714A (en) * 1996-09-26 1999-12-14 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing polysilicon thin film transistor
US6717178B2 (en) * 2000-05-22 2004-04-06 Sharp Laboratories Of America, Inc. Semiconductor devices fabricated using sputtered silicon targets
US7413966B2 (en) * 2001-12-29 2008-08-19 Lg Phillips Lcd Co., Ltd Method of fabricating polysilicon thin film transistor with catalyst
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2035800C1 (ru) * 1992-04-13 1995-05-20 Малое научно-производственное предприятие "ЭЛО" Способ изготовления тонкопленочных транзисторов
RU2069417C1 (ru) * 1994-06-08 1996-11-20 Акционерное общество открытого типа "Научно-исследовательский институт молекулярной электроники и завод "Микрон" Способ изготовления тонкопленочных транзисторов матриц жидкокристаллических экранов
US6001714A (en) * 1996-09-26 1999-12-14 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing polysilicon thin film transistor
US6717178B2 (en) * 2000-05-22 2004-04-06 Sharp Laboratories Of America, Inc. Semiconductor devices fabricated using sputtered silicon targets
US7413966B2 (en) * 2001-12-29 2008-08-19 Lg Phillips Lcd Co., Ltd Method of fabricating polysilicon thin film transistor with catalyst
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2722859C1 (ru) * 2019-10-10 2020-06-04 Акционерное общество «Российская корпорация ракетно-космического приборостроения и информационных систем» (АО «Российские космические системы») Способ формирования структуры полевого силового радиационно-стойкого тренч-транзистора
RU2755175C1 (ru) * 2020-11-02 2021-09-13 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Similar Documents

Publication Publication Date Title
KR100809327B1 (ko) 반도체 소자 및 그 제조방법
US20100102394A1 (en) Semiconductor device and method of manufacturing the same
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
US8039844B2 (en) Microcrystalline silicon thin film transistor and method for manufacturing the same
RU2515334C1 (ru) Способ изготовления тонкопленочного транзистора
RU2584273C1 (ru) Способ изготовления полупроводникового прибора
RU2466476C1 (ru) Способ изготовления полупроводникового прибора
RU2522930C2 (ru) Способ изготовления тонкопленочного транзистора
RU2671294C1 (ru) Способ изготовления полупроводникового прибора
RU2674413C1 (ru) Способ изготовления полупроводникового прибора
RU2476955C2 (ru) Способ формирования легированных областей полупроводникового прибора
US20100197124A1 (en) Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby
RU2734094C1 (ru) Способ изготовления полупроводникового прибора
RU2633799C1 (ru) Способ изготовления полупроводникового прибора
RU2596861C1 (ru) Способ изготовления полупроводникового прибора
CN104952921B (zh) 晶体管及其形成方法
RU2723982C1 (ru) Способ изготовления полупроводникового прибора
RU2688881C1 (ru) Способ изготовления полупроводникового прибора
RU2506660C2 (ru) Способ изготовления полупроводникового прибора
RU2749493C1 (ru) Способ изготовления тонкопленочного транзистора
RU2748455C1 (ru) Способ изготовления полупроводникового прибора
RU2428764C1 (ru) Способ изготовления полупроводникового прибора
RU2654960C1 (ru) Способ изготовления полупроводникового прибора
RU2586444C1 (ru) Способ изготовления полупроводникового прибора
RU2785083C1 (ru) Способ изготовления полупроводникового прибора

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20151120