JP2006179870A - ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法 - Google Patents

ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法 Download PDF

Info

Publication number
JP2006179870A
JP2006179870A JP2005321264A JP2005321264A JP2006179870A JP 2006179870 A JP2006179870 A JP 2006179870A JP 2005321264 A JP2005321264 A JP 2005321264A JP 2005321264 A JP2005321264 A JP 2005321264A JP 2006179870 A JP2006179870 A JP 2006179870A
Authority
JP
Japan
Prior art keywords
layer
rare earth
metal silicide
earth metal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005321264A
Other languages
English (en)
Inventor
Yark Yeon Kim
キム、ヤク、ヨン
Gyu Jang Moon
ジャン、ムン、ギュ
Jae Heon Shin
シン、ジェ、ヒョン
Seung-Jae Lee
リー、ソン、ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2006179870A publication Critical patent/JP2006179870A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact

Abstract

【課題】ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法を提供する。
【解決手段】チャンネル領域が形成されるシリコン層、シリコン層上にチャンネル領域上に重畳されるように形成され、シリコン層との界面にゲート誘電層を伴うゲート、シリコン層上にチャンネル領域を挟むソース／ドレインから形成された希土類金属シリサイド層及び遷移金属シリサイド層を備える二重層により構成されるｎ型ショットキー障壁貫通トランジスタ素子である。
【選択図】図１

Description

本発明は、半導体素子に係り、特にｎ型ショットキー障壁貫通トランジスタ（ＳＢＴＴ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｔｕｎｎｅｌ Ｔｒａｎｓｉｓｔｏｒ）素子及びその製造方法に関する。
半導体素子は、サイズが微細化されるにつれ、短チャンネル効果による漏れ電流が非常に大きくなるという現象が伴い、素子の動作特性が悪化させている。かかる問題点を克服するための多様な研究が進められており、一例としてＳＢＴＴが提示されている。
ＳＢＴＴは、現在ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の縮小化によって引き起こされている短チャンネル効果を抑制するための核心要素技術であるソースとドレイン電極とチャンネルとの間の浅い接合に伴う問題と共に、ゲート酸化膜に伴う問題も付随的に解決可能であるという可能性を有している素子として認識されている。
かかるショートキートンネル障壁を利用したトランジスタは、特許文献１に提示されている。それにもかかわわらず、かかる提示されたトランジスタは、チャンネル領域を金属性物質から構成しており、ナノミリメータサイズの素子を製作するのに困難さがあると予測される。
かかるＳＢＴＴで、ｎ型の場合、ソースとドレインとに希土類金属をシリコンと反応させて形成されている希土類金属シリサイドが使われている。希土類金属シリサイドは、仕事関数が低く、シリコンに対して相当に低いショットキー障壁を有し、従って遷移金属のシリサイドに比べ、高い飽和電流を有すると知られている。それにもかかわわらず、実質的に希土類金属シリサイドは、熱的安定性に非常に劣り、電気比抵抗が比較的高く、実質的な飽和電流値が比較的低いと考られる。
これまでのｎ型ＳＢＴＴのソースとドレイン形成に関する研究は、主に仕事関数が小さい希土類金属をシリコン基板上に蒸着した後、熱処理して単一層の希土類金属シリサイドを形成させる過程に集されてきた。それにもかかわわらず、単一層の希土類金属シリサイドから形成されたソース及びドレインを構成するとき、比較的電気抵抗が大きいために、さらに大きい飽和電流を得られないという状態である。従って、かかる短所を克服するためには、希土類金属シリサイドにより形成されているソースとドレインの低いショットキー障壁を阻害せずに、大きい電気的比抵抗によって不必要に発生しうる寄生抵抗を減少させることが非常に重要であると認識される。
大韓民国特許１０−１９８８−００４２７１７号明細書（｛ショットキートンネル障壁を利用した単一電子トランジスタ及びその製造方法｝、１９９８年１０月１３日登録）
本発明の一観点は、低いショットキー障壁を形成するために、希土類金属シリサイドを導入しつつも寄生抵抗を減少させることができるソース／ドレイン構造を有するｎ型ＳＢＴＴ素子及びその製造方法を提示するところにある。
前記本発明の一観点によれば、チャンネル領域が形成されるシリコン層と、前記シリコン層上に前記チャンネル領域上に重畳されるように形成され、前記シリコン層との界面にゲート誘電層を伴うゲートと、前記シリコン層上に前記チャンネル領域を挟むソース／ドレインから形成された希土類金属シリサイド層と、前記希土類金属シリサイド層上に形成され、前記希土類金属シリサイド層と共に前記ソース及びドレインをなす遷移金属シリサイド層とを備えて構成されるｎ型ＳＢＴＴ素子を提示する。
前記希土類金属シリサイド層は、前記ゲート下に一部重畳されるように、前記チャンネル領域方向に延びているものでもありうる。
前記シリコン層は、前記希土類金属シリサイド層下の前記シリコン層部分の表面に比べ、前記チャンネル領域の前記シリコン層部分の表面が相対的に高く段差が形成されている表面を有するものでもありうる。
また、本発明の他の観点は、チャンネル領域が形成されるシリコン層を導入するステップと、前記シリコン層上に前記チャンネル領域上に重畳され、前記シリコン層との界面にゲート誘電層を伴うゲートを形成するステップと、前記ゲート近傍の前記シリコン層上に希土類金属シリサイド層を形成するステップと、前記希土類金属シリサイド層上に遷移金属シリサイド層を形成し、前記希土類金属シリサイド層及び前記遷移金属シリサイド層のソース／ドレインを形成するステップとを含むｎ型ＳＢＴＴの製造方法を提示する。
このとき、前記希土類金属シリサイド層を形成するステップは、前記シリコン層上に希土類金属層を形成するステップと、前記希土類金属層を熱処理してシリコンと反応させて前記希土類金属シリサイド層を形成し、前記熱処理を持続して前記希土類金属シリサイド層表面にシリコンを拡散析出させ、シリコン析出層を形成するステップとを含んで行われうる。
また、前記遷移金属シリサイド層を形成するステップは、前記シリコン析出層上に遷移金属層を形成するステップと、前記遷移金属層を前記希土類金属シリサイド層のための熱処理より低い温度で熱処理してシリコン析出層と反応させ、前記遷移金属層を形成するステップとを含んで行われうる。
また、本発明のさらに他の観点は、チャンネル領域が形成されるシリコン層を導入するステップと、前記シリコン層上に前記チャンネル領域上に重畳され、前記シリコン層との界面にゲート誘電層を伴うゲートを形成するステップと、前記ゲート近傍の前記シリコン層上に希土類金属層を形成するステップと、前記希土類金属層上に遷移金属層を形成するステップと、前記希土類金属層及び遷移金属層を熱処理し、前記希土類金属シリサイド層及び遷移金属シリサイド層の二重層を備えるソース／ドレインを形成するステップとを含んで行われるｎ型ＳＢＴＴの製造方法を提示する。
ここで、前記希土類金属シリサイド層は、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕのような希土類金属のシリサイド物を備えて形成可能である。
前記遷移金属シリサイド層は、Ｎｉ、Ｔｉ、Ｃｏ、ＦｅまたはＭｏのような遷移金属のシリサイド物を備えて形成可能である。
前記シリコン層は、ＳＯＩ基板の上側シリコン層でありうる。
また、前記希土類金属シリサイド層を形成する前に、前記ゲート側壁にスペーサを形成するステップをさらに含み、前記スペーサ形成のためのスペーサエッチングをオーバーエッチングを含んで行い、前記スペーサ近傍の前記ソース／ドレインが形成される前記シリコン層部分に段差を発生させることができる。
本発明によれば、低いショットキー障壁を形成するが、比較的電気抵抗の大きい希土類金属シリサイドの寄生抵抗を減少させるために、電導度に非常にすぐれる遷移金属シリサイドを希土類金属シリサイド上に形成して飽和電流を向上させることができる。
以下、添付図面を参照し、本発明の実施形態を詳細に説明する。しかし、本発明の実施形態は、さまざまな他の形態に変形可能であり、本発明の範囲が後述の実施形態により限定されるものと解釈されることがあってはならず、当業界で当業者に本発明をさらに完全に説明するために提供されるものと解釈されることが望ましい。
本発明の実施形態では、ソースとドレインとを希土類金属シリサイドに代替して製造されるＮ型ＳＢＴＴで、ソースとドレインの寄生抵抗を減少させ、ＳＢＴＴの動作特性を改善するために、ショットキー障壁の所望しない増加なしに、二層構造のシリサイドを形成する方法を提示する。
ｎ型ＳＢＴＴのソース／ドレインのための希土類金属シリサイドの導入は、希土類金属シリサイドの小さい仕事関数に起因し、シリコンに対してかなり低いショットキー障壁を有するためである。これにより、希土類金属シリサイドは、遷移金属によるシリサイドに比べ、高い飽和電流を有するようになる。一方、希土類金属シリサイドは、熱的安定性が脆弱であり、電気比抵抗が比較的高いという短所を有している。かかる短所を克服するためには、希土類金属シリサイドにより形成されているソース／ドレインの低いショットキー障壁に対する増加なしに寄生抵抗を効果的に減少させることが非常に重要であると考慮されねばならない。
かかる希土類金属シリサイドを導入したソース／ドレイン構造の問題点を解消するために、希土類金属シリサイドの酸化防止層や、または電気抵抗の比較的小さな金属電極の導入を考慮できる。本発明では、二層膜シリサイド構造により形成されたソース／ドレインを介してかかる希土類金属シリサイド単一構造の問題点を解決する。すなわち、シリコンチャンネルと出合うシリサイド層は、希土類金属シリサイドで形成し、外部電極に該当する面は、電導性に相対的にすぐれる遷移金属シリサイドで形成する構造を提示する。これにより、本発明の実施形態による素子は、希土類金属シリサイドの熱的脆弱性とソース／ドレインに伴う寄生抵抗とを減少させることができる。
また、かかる二層膜シリサイド構造の導入は、シリコンチャンネルと希土類金属シリサイドとの界面の損傷によるショットキー障壁高さの増加を実質的に防止できるという長所を有する。すなわち、遷移金属シリサイドがシリコンチャンネルと直接出合う場合、ショットキー障壁高さが増加し、むしろ飽和電流値が減少しうる。従って、本発明の実施形態では、二層膜構造のシリサイドを形成するが、希土類金属シリサイドと遷移金属シリサイドとの間の境界を明確にする。
かかる二層膜構造のシリサイドは、次の二種の方法で形成可能である。まず、ソース／ドレイン領域のシリコン上に希土類金属と遷移金属とを順に蒸着した後、熱処理温度を高める方法を考慮できる。かかる方法を行えば、希土類金属シリサイドの場合、シリコンが拡散子であるから、シリコンが希土類金属の方向に広がり、希土類金属シリサイドを形成した後、引続き遷移金属の方向に拡散する。結局、表面で遷移金属とシリコンの拡散により、遷移金属シリサイドが形成される。この方法は、温度と時間とに対してかなり敏感な工程になる。
他の方法は、まず希土類金属をシリコン領域に蒸着した後、熱処理して希土類金属シリサイドを形成する。このとき、熱処理条件により、シリコンが希土類金属シリサイドを形成した後、表面に広がって析出されるようにする。析出されたシリコン層上に、遷移金属を蒸着した後、希土類金属シリサイドの場合より低い温度で熱処理し、遷移金属シリサイドを形成する。このようにすれば、ショットキー障壁高さの実質的な増加なく、ソース／ドレインの寄生抵抗を減少させ、飽和電流を増加させることができる。このとき、遷移金属のシリサイド反応温度は、希土類金属シリサイドの形成温度より低くなければならず、かかる遷移金属の代表的な例としては、Ｎｉを考慮できる。
図１は、本発明の実施形態によるｎ型ＳＢＴＴ素子を説明するために概略的に図示した断面図である。図２から図５は、本発明の実施形態によるＮ型ＳＢＴＴ素子を製造する方法の一例を説明するために概略的に図示した断面図である。
図１に提示された構造を考慮して図２を参照すれば、本発明の実施形態によるＳＢＴＴ素子は、半導体基板、例えばｐ型ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成される。ＳＯＩ基板は、機械的な支持のためのシリコン基板層１１０、埋め込み絶縁酸化層の絶縁層１３０、及び絶縁層１３０の活性（ａｃｔｉｖｅ）シリコン層１５０を備えて形成される。シリコン層１５０をドライエッチングなどでパターニングし、ソース／ドレインが形成される活性領域のシリコン層１５０を形成する。
このとき、ＳＯＩ基板のシリコン層１５０を薄くして素子を製造すれば、ゲートが制御するチャンネル領域が薄くなり、反転層の形成を非常に容易に調節でき、これは、結果的にトランジスタのソースとドレインとの間の漏れ電流を減らすという効果を具現できる。
図３を参照すれば、シリコン層１５０上にゲート誘電層２１０を形成し、その上にゲートのための層を形成した後、パターニングしてゲート２３０を形成する。すなわち、このとき、ゲート誘電層２１０は、シリコン酸化膜、アルミニウム酸化膜、ハフニウム酸化膜のような絶縁層を備えて形成でき、ゲート２３０は、導電性のポリシリコン層を備えて形成可能である。ゲート２３０のパターニングは、フォトレジストを利用したフォトエッチング工程を利用してマスクを形成し、マスクを利用した選択的ドライエッチングなどで行われうる。
図４を参照すれば、ソース、ドレインとゲート２３０との間にスペーサ２５０を形成するために、熱的にシリコン酸化膜を形成した後、ドライエッチングでシリコン酸化膜をスペーサエッチングしてスペーサ２５０を形成する。
ＳＢＴＴは、基板に不純物を拡散させてソース、ドレインを形成する電界効果トランジスタ（ＦＥＴ）とは異なり、熱処理温度に多くの融通性を提供するので、ゲートスペーサを形成するために、非常に簡単な熱処理工程が活用されうる。また、ソースとドレイン及びゲート電極が形成される領域は、ドライエッチングを利用し、ゲートスペーサ２５０を除外した部分の酸化膜が除去され、このとき、飽和電流の向上のために、ソースとドレインとが形成される領域は、後で形成されるシリサイドとゲート２３０との重畳（ｏｖｅｒｌａｐ）を向上させるために、図４に提示されているように、オーバーエッチングがなされることが望ましい。
図５を参照すれば、二層膜構造のシリサイドを形成するための最初の方法として、ソースとドレインとに希土類金属層と遷移金属層とを順次に蒸着する。このとき、希土類金属層は、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕを利用でき、遷移金属はＮｉ、Ｔｉ、Ｃｏ、ＦｅまたはＭｏを利用できる。
その後、急速加熱炉（ｆｕｒｎａｃｅ ｆｏｒ ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）や一般加熱炉を利用して熱処理し、シリサイド化されていない金属層部分を選択的に除去し、二層構造のシリサイド３１０，４１０を形成する。二層構造のシリサイドは、希土類金属層による希土類金属シリサイド層３１０と遷移金属層による遷移金属シリサイド層４１０との積層構造により形成可能である。かかる二層構造のシリサイド３１０，４１０の形成により、ソース／ドレインが形成される。
このとき、希土類金属シリサイド層は、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕのような希土類金属のシリサイド物を含んで形成され、遷移金属シリサイド層は、Ｎｉ、Ｔｉ、Ｃｏ、ＦｅまたはＭｏのような遷移金属のシリサイド物を含んで形成可能である。
一方、かかるシリサイド過程で露出されたゲート２３０上には、希土類金属シリサイド層３１１及び遷移金属シリサイド層４１１が残留しうる。
図６から図９は、本発明の実施形態によるＮ型ＳＢＴＴ素子を製造する方法の他の一例を説明するために、概略的に図示した断面図である。
図１の構造を考慮して図６を参照すれば、図２から図４を参照して説明したように、ゲート２３０及びゲートスペーサ２５０を形成した後、ソースとドレインとに希土類金属層を蒸着した後、急速加熱炉や一般加熱炉で加熱し、シリコンを希土類金属と反応させて希土類金属シリサイド層３２０を形成する。このとき、シリサイド化されていない金属層部分は、選択的に除去可能である。また、露出されたゲート２３０上にも、希土類金属シリサイド層３２１が残留しうる。
図７を参照すれば、前記の希土類金属シリサイド層３２０を形成するシリサイド化過程を、希土類金属シリサイド層３２０の表面にシリコンが広がってシリコンが析出されるように行うことができる。すなわち、シリサイド化のための熱処理を続けて行えば、ソース／ドレインのシリコンがさらに拡散し、希土類金属シリサイド層３２０の表面に析出されうる。これにより、希土類金属シリサイド層３２０の表面に、シリコン析出層５００が形成されうる。
図８を参照すれば、シリコン析出層５００上に、遷移金属層４２０を蒸着する。このとき、図８では、シリコン析出層５００上にだけ遷移金属層４２０が存在すると図示されているが、実質的に他の部分にも延びることができる。
図９を参照すれば、遷移金属層４２０を蒸着した後、希土類金属シリサイドの形成温度より低い温度で望ましくシリサイド化反応を行う。これにより、希土類金属シリサイド層３２０上に遷移金属シリサイド層４２５が形成され、ソース／ドレインに二層膜構造のシリサイド構造３２０，４２５がなされる。このとき、ゲート２３０上にも、やはり二層膜のシリサイド構造３２１，４２１が形成されうる。
このとき、遷移金属はＮｉが適切であると考慮される。かかるＮｉは、析出されたシリコンとほぼ３５０℃以上でシリサイド反応が可能である。従って、遷移金属シリサイド層４２５を形成する熱処理は、少なくともほぼ３５０℃以上の温度で行われうる。
以上、図面を参照して説明した一連の工程を利用すれば、図１で提示されているような、本発明で提案する信頼性ある二層膜シリサイド構造のＳＢＴＴを製造できる。
図１を参照すれば、本発明の実施形態によるＳＢＴＴは、ソース及びドレインは、シリコンと希土類金属とから形成された希土類金属シリサイド層３００上に、遷移金属とシリコンとから形成された遷移金属シリサイド層４００の二層構造により形成される。すなわち、シリコン層１５０チャンネル領域と出合う境界面は、仕事関数の小さい希土類金属シリサイド層３００で形成されており、遷移金属シリサイド層４００の場合、チャンネル領域と直接的に接触されない。このとき、ゲート２３０上にも、希土類金属シリサイド層３０１及び遷移金属シリサイド層４０１が付随的に形成されてゲート電極として利用可能である。
以上、本発明を具体的な実施形態を介して詳細に説明したが、本発明は、それに限定されるものではなく、本発明の技術的思想内で当分野の当業者によりその変形や改良が可能であることは、明白である。
本発明は、メモリ（ｍｕｌｔｉ−ｂｉｔ ｍｅｍｏｒｙ）素子を具現するのに効果的に適用可能である。
本発明の実施形態によるｎ型ＳＢＴＴ素子を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の他の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の他の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の他の一例を説明するために概略的に図示した断面図である。 本発明の実施形態によるｎ型ＳＢＴＴ素子を製造する方法の他の一例を説明するために概略的に図示した断面図である。
符号の説明
１１０ シリコン基板
１３０ 絶縁層
１５０ シリコン層
２１０ ゲート誘電層
２３０ ゲート
２５０ ゲートスペーサ
３００，３０１ 希土類金属シリサイド層
４００，４０１ 遷移金属シリサイド層

Claims (11)

  1. チャンネル領域が形成されるシリコン層と、
    前記シリコン層上に前記チャンネル領域上に重畳されるように形成され、前記シリコン層との界面にゲート誘電層を伴うゲートと、
    前記シリコン層上に前記チャンネル領域を挟むソース／ドレインから形成された希土類金属シリサイド層と、
    前記希土類金属シリサイド層上に形成され、前記希土類金属シリサイド層と共に前記ソース及びドレインをなす遷移金属シリサイド層とを備えることを特徴とするｎ型ショットキー障壁貫通トランジスタ。
  2. 前記希土類金属シリサイド層は、前記ゲートの下に一部重畳されるように、前記チャンネル領域方向に延びていることを特徴とする請求項１に記載のｎ型ショットキー障壁貫通トランジスタ。
  3. 前記シリコン層は、前記希土類金属シリサイド層下の前記シリコン層部分の表面に比べ、前記チャンネル領域の前記シリコン層部分の表面が相対的に高く段差が形成されている表面を有することを特徴とする請求項１に記載のｎ型ショットキー障壁貫通トランジスタ。
  4. 前記希土類金属シリサイド層は、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕを含む一群から選択されるいずれか１つの希土類金属のシリサイド物を備えて形成されていることを特徴とする請求項１に記載のｎ型ショットキー障壁貫通トランジスタ。
  5. 前記遷移金属シリサイド層は、Ｎｉ、Ｔｉ、Ｃｏ、Ｆｅ及びＭｏを含む一群から選択されるいずれか１つの遷移金属のシリサイド物を備えて形成されていることを特徴とする請求項１に記載のｎ型ショットキー障壁貫通トランジスタ。
  6. 前記シリコン層は、ＳＯＩ基板の上側シリコン層を備えることを特徴とする請求項１に記載のｎ型ショットキー障壁貫通トランジスタ。
  7. チャンネル領域が形成されるシリコン層を導入するステップと、
    前記シリコン層上に前記チャンネル領域上に重畳され、前記シリコン層との界面にゲート誘電層を伴うゲートを形成するステップと、
    前記ゲート近傍の前記シリコン層上に希土類金属シリサイド層を形成するステップと、
    前記希土類金属シリサイド層上に遷移金属シリサイド層を形成し、前記希土類金属シリサイド層及び前記遷移金属シリサイド層のソース／ドレインを形成するステップとを含むことを特徴とするｎ型ショットキー障壁貫通トランジスタの製造方法。
  8. 前記希土類金属シリサイド層を形成するステップは、
    前記シリコン層上に希土類金属層を形成するステップと、
    前記希土類金属層を熱処理してシリコンと反応させて前記希土類金属シリサイド層を形成し、前記熱処理を持続して前記希土類金属シリサイド層の表面にシリコンを拡散析出させ、シリコン析出層を形成するステップとを含むことを特徴とする請求項７に記載のｎ型ショットキー障壁貫通トランジスタの製造方法。
  9. 前記遷移金属シリサイド層を形成するステップは、
    前記シリコン析出層上に遷移金属層を形成するステップと、
    前記遷移金属層を前記希土類金属シリサイド層のための熱処理より低い温度で熱処理してシリコン析出層と反応させ、前記遷移金属層を形成するステップとを含むことを特徴とする請求項８に記載のｎ型ショットキー障壁貫通トランジスタの製造方法。
  10. 前記希土類金属シリサイド層を形成する前に、
    前記ゲート側壁にスペーサを形成するステップをさらに含み、
    前記スペーサ形成のためのスペーサエッチングをオーバーエッチングを含んで行い、前記スペーサ近傍の前記ソース／ドレインが形成される前記シリコン層部分に段差を発生させるステップをさらに含むことを特徴とする請求項７に記載のｎ型ショットキー障壁貫通トランジスタの製造方法。
  11. チャンネル領域が形成されるシリコン層を導入するステップと、
    前記シリコン層上に前記チャンネル領域上に重畳され、前記シリコン層との界面にゲート誘電層を伴うゲートを形成するステップと、
    前記ゲート近傍の前記シリコン層上に希土類金属層を形成するステップと、
    前記希土類金属層上に遷移金属層を形成するステップと、
    前記希土類金属層及び遷移金属層を熱処理し、前記希土類金属シリサイド層及び遷移金属シリサイド層の二重層を備えるソース／ドレインを形成するステップとを含むことを特徴とするｎ型ショットキー障壁貫通トランジスタの製造方法。
JP2005321264A 2004-12-21 2005-11-04 ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法 Pending JP2006179870A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109298A KR100560432B1 (ko) 2004-12-21 2004-12-21 Ｎ형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법

Publications (1)

Publication Number Publication Date
JP2006179870A true JP2006179870A (ja) 2006-07-06

Family

ID=36594596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321264A Pending JP2006179870A (ja) 2004-12-21 2005-11-04 ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法

Country Status (3)

Country Link
US (2) US7566642B2 (ja)
JP (1) JP2006179870A (ja)
KR (1) KR100560432B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235618A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698013B1 (ko) * 2005-12-08 2007-03-23 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조 방법
FR2897202B1 (fr) * 2006-02-08 2008-09-12 St Microelectronics Crolles 2 Transistor mos a barriere de schottky sur film semi-conducteur entierement appauvri et procede de fabrication d'un tel transistor.
KR100770012B1 (ko) 2006-11-29 2007-10-25 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
KR100770013B1 (ko) * 2006-12-01 2007-10-25 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 제조방법
US8878363B2 (en) * 2009-06-26 2014-11-04 Intel Corporation Fermi-level unpinning structures for semiconductive devices, processes of forming same, and systems containing same
CN102222687B (zh) * 2011-06-23 2012-12-19 北京大学 一种锗基nmos器件及其制备方法
CN106898552A (zh) * 2017-03-06 2017-06-27 北京大学 一种锗基mos晶体管的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214062B2 (ja) 1992-05-13 2001-10-02 ソニー株式会社 半導体装置の電極部及び電極部の形成方法
US6339005B1 (en) * 1999-10-22 2002-01-15 International Business Machines Corporation Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
JP2002305029A (ja) 2001-04-06 2002-10-18 Mitsubishi Materials Corp リチウムイオンポリマー二次電池
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
JP2004140262A (ja) 2002-10-18 2004-05-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2007507905A (ja) * 2003-10-03 2007-03-29 スピンネイカー セミコンダクター インコーポレイテッド 等方性エッチングプロセスを使ったショットキーバリアｍｏｓｆｅｔ製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235618A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060131664A1 (en) 2006-06-22
US7566642B2 (en) 2009-07-28
US20090250756A1 (en) 2009-10-08
KR100560432B1 (ko) 2006-03-13

Similar Documents

Publication Publication Date Title
TW556273B (en) Method for establishing ultra-thin gate insulator using anneal in ammonia
JP5126930B2 (ja) 半導体装置の製造方法
JP2006179870A (ja) ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法
JP2024001352A (ja) 半導体装置の製造方法
JP2003324197A (ja) 半導体装置およびその製造方法
JP3798377B2 (ja) ショットキー障壁トンネルトランジスタの製造方法
KR100592740B1 (ko) 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
JP4065985B2 (ja) 半導体素子の形成方法
JP2009123944A (ja) 半導体装置及びその製造方法
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
KR100698013B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조 방법
JP2007043208A (ja) トレンチ構造を有する半導体装置及びその製造方法
JP2000223670A (ja) 電界効果型トランジスタ及びその製造方法
KR19990018279A (ko) 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
JPH10335645A (ja) シリサイドを利用したスイッチング素子及びその製造方法
KR100456316B1 (ko) 반도체 소자의 게이트 형성 방법
JP2007081424A (ja) トレンチ構造を有する半導体装置及びその製造方法
JP2007043209A (ja) トレンチ構造を有する半導体装置及びその製造方法
JP2007158299A (ja) ショットキー障壁トンネルトランジスタ及びその製造方法
JP2006186180A (ja) 半導体装置およびその製造方法
KR20040059931A (ko) 반도체소자의 듀얼 게이트 산화막 제조방법
KR100297325B1 (ko) 반도체장치의 실리사이드 형성방법
KR100334866B1 (ko) 반도체소자의트랜지스터형성방법
KR101102775B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080104