CN101889312A - 存储装置及信息再记录方法 - Google Patents

Abstract

本发明提供了一种存储装置和信息再记录方法。该存储装置能够减少多值记录时进行校验所需的循环数。将校验时的开关晶体管的栅极和源极之间的电位差VGS设定为根据多值信息的电阻值等级变化的值。在写入侧执行3值记录的情况下，当“01”是信息时，将初始值VGS01设定为小于与目标电阻值等级“01”对应的VGS＝1.7V，而当“00”为信息时，将值设定为低于与目标电阻值等级“00”对应的VGS＝2.2V而高于上述的VGS01。这可以减少校验过程中所需的循环数。

Description

存储装置及信息再记录方法

技术领域

本发明涉及一种包括具有存储元件和开关元件的存储单元的存储装置和一种再记录信息的方法，更具体地，涉及一种通过校验控制执行再记录的存储装置。

背景技术

在诸如计算机的信息装置中，能够高速运行的高密度DRAM(动态随机存取存储器)已经被广泛地使用。然而，在DRAM中，与电子装置中通常使用的逻辑电路和信号处理电路相比，由于制造过程复杂，所以存在制造成本高的问题。此外，DRAM是易失性存储器(通过关闭电源擦除其中的信息)，并且需要频繁地执行刷新操作。

因而，作为即使关闭电源也不擦除其中的信息的非易失性存储器，例如，已经提出了FeRAM(铁电随机存取存储器)、MRAM(磁阻随机存取存储器)等。在这些存储器中，可以持续地长时间保持写入的信息，而不需要提供电功率，此外，由于不需要执行刷新操作，相应地可减少功耗。然而，在FeRAM中存在不易小型化的问题，而在MRAM中存在写入电流大的问题(例如，非专利文献1)。

因而，作为适于加快数据的写入速度的存储器，已经提出了图16和图17中所示的新型存储装置。

图16示出了存储装置的存储单元100。该存储单元100包括可变电阻元件110(在图17中示出了其横截面结构)以及MOS晶体管120(开关元件)。可变电阻元件110通过堆叠电极111、离子源层112、高电阻层113以及电极114来形成。分别地，电极111电连接至位线BLR，且电极114电连接至MOS晶体管120的一个端子。分别地，MOS晶体管120的另一个端子电连接至位线BLT，且MOS晶体管120的栅极电连接至和字线WL。

在这种存储装置中，当将电压施加至电极114和电极111以便电流从离子源层112流向高电阻层113时，高电阻层113变为具有低电阻值，数据被写入。另一方面，当将电压施加至电极114和电极111以便电流从高电阻层113流向离子源层112时，高电阻层113变为具有高电阻值，数据被擦除。

在这种存储装置中，与现有的非易失性存储器等相比，可以以简单的结构形成存储单元，从而不存在元件的尺寸依赖性，并且可以获得大的信号，从而具有抵抗缩减的特性(characteristic resistantto scaling)。此外，存在很大的一个优点，即，通过控制记录电流和记录电压可以在一个存储单元中进行多值记录(即，存储3位或以上的数据)(专利文献1)。

非专利文献1：Nikkei Electronics，2007.7.16，第98页

专利文献1：日本未审查专利公开第2005-235360号

发明内容

然而，为了在上述的新型存储装置中执行多值记录，与单值记录相比，需要将存储单元的电阻值限定在特定的窄范围内，并且需要为每个单元的每次写入操作适当地调整电阻值。作为这种方法，考虑将校验读取和校验重写入组合(下文中简称为“组合校验”)的方法。即，在写入操作之后执行校验读取，并且在当电阻值为预定低电阻值而成功写入时，完成写入操作，而在当电阻值为等于或高于预定值的高电阻值而写入失败时，执行重写入。而且，尽管重复该循环到上限值，但是仍期望尽可能地减少循环数以提高速度。

鉴于上述问题，本发明的目的是提供一种能够在多值记录时减少校验所需的循环数的存储装置，以及一种再记录信息的方法。

本发明的存储装置包括多个存储单元，存储单元具有：存储元件，其具有一对电极，并通过将电压施加至电极来记录多值信息；以及开关元件，其具有第一输入-输出端子、第二输入-输出端子以及控制端子，并且其中第一输入-输出端子连接至存储元件的一个电极。所述存储装置包括：校验控制装置，用于确定信息是否被正确地记录在存储元件中，并响应于结果执行再记录；以及初始值设定装置，用于当多值信息被记录在存储元件中时，根据多值信息，单独设定开关元件的控制端子和第二输入-输出端子之间的电位差在校验时的初始值。

本发明的再记录信息的方法在包括多个存储单元的存储装置中执行以下操作：确定信息是否被正确地记录在存储元件中并响应于结果执行再记录的校验操作；以及当多值信息被记录在存储元件中时，根据多值信息，单独地设定开关元件的控制端子和第二输入-输出端子之间的电位差在校验时的初始值，其中，存储单元具有：存储元件，其具有一对电极并通过将电压施加至电极来记录多值信息；以及开关元件，其具有第一输入-输出端子、第二输入-输出端子以及控制端子，并且其中第一输入-输出端子连接至存储元件的一个电极。

在本发明的存储装置和再记录信息的方法中，确定信息是否被正确地记录在存储元件中，并且响应于结果执行再记录，然而，那时，根据多值信息单独地设定开关元件的控制端子与第二输入-输出端子之间的电位差在校验控制时的初始值，即，将该初始值设定为初始值对应于多值的电阻值等级的幅度而变化的值，从而正确地执行校验控制。

根据本发明的存储装置和再记录信息的方法，由于根据多值信息单独地设定开关元件的控制端子和第二输入-输出端子之间的电位差在校验时的初始值，所以可以减少校验所需要的循环数，从而可以大幅地减少多值记录所需的时间。

此外，通过根据多值信息改变开关元件的控制端子和第二输入-输出端子之间的电位差的增量(步进电压)，提高了电阻值等级的调整能力，并且可以充分确保电阻值等级之间的必要的余量。

附图说明

图1是根据本发明第一实施方式的存储装置(存储单元)的电路结构图。

图2是示出了图1所示的存储单元的结构的截面图。

图3是在图1示出的存储单元中写入信息时的等效电路图。

图4是用来说明校验控制的波形图。

图5是示出了存储单元的VGS-单元记录电阻特性的示图。

图6是用来说明电阻值的转变状态(transition state)的示图。

图7是在另一存储单元中写入信息时的等效电路图。

图8是用来说明单元记录电阻关于VGS幅度，以及VGS的初始值设定实例的示图。

图9是用来说明第一实施方式中的校验控制的波形图。

图10是用来说明单元记录电阻的变化宽度关于与VGS幅度的示图。

图11是用来说明第二实施方式中的校验控制的波形图。

图12是示出第一实施方式中的校验数和位数的关系的示图。

图13是根据变形实例的等效电路图。

图14是用来说明图13的电路中的校验控制的波形图。

图15是用来说明另一校验控制的波形图。

图16是现有存储装置(存储单元)的电路结构图。

图17是示出了图16中示出的存储单元的结构的截面图。

具体实施方式

下文中，将参照附图对本发明的实施方式进行详细的描述。

[第一实施方式]

图1示出了根据本发明第一实施方式的存储装置的存储单元L存储单元1包括：存储器元件，例如，图2中示出的可变电阻元件10；以及作为开关元件的N沟道MOS型晶体管20。在该存储装置中，通过将存储单元1视为存储单位而以阵列状态或矩阵状态来设置多个存储单元1。图3示出了存储单元1的写入操作时的等效电路。

例如，通过堆叠电极11、离子源层12、高电阻层(可变电阻层)13以及电极14来形成可变电阻元件10。

电极11和14例如由诸如Al、Cu以及W的金属材料构成。高电阻层13例如由金属材料、稀土元素、金属材料和稀土元素的混合物的氧化物或氮化物、或半导体材料来形成，并且具有如下所述的功能，即，电阻值根据在两个电极11和14之间施加电压而在电极11和14之间产生的电场的方向而变化(将在随后描述)。

例如，离子源层12包含金属元素Cu、Ag和Al中的至少一种以及硫族元素Te、S和Se中的至少一种，并且由例如CuTeSi、GeSbTeSi、CuGeTeSi、AgGeTeSi、AgTeSi、AlTeSi、AlGeTeSi、ZrTeAl、CuZrTeAl、CuSSi、CuGeSSi、CuSeSi、CuGeSeSi等形成。

上述的Cu和Ag是当为正离子时，易于在离子源层12和高电阻层13中移动的元素。Te是当导通可变电阻元件10时能够将离子源层12的电阻值减小到小于高电阻层13的电阻值的元素。因而，在离子源层12中，在Te用作硫族元素的情况下，可以将电阻值极大地改变的部分限制为高电阻层13，并且可以改善存储器操作的稳定性。此外，在离子源层12中，在Cu用作变为正离子的元素，并且Te用作硫族元素的情况下，当导通可变电阻元件10时，可以将离子源层12的电阻值减小为充分小于高电阻层13的电阻值，因而可以进一步改善存储器操作的稳定性。

此外，在可变电阻元件10从低电阻状态切换到高电阻状态时，上述的Al形成化学稳定的氧化物，从而改善了擦除状态(高电阻状态)的保持特性。Si是能够使离子源层12非晶化并能够提高离子源层12的结晶温度的元素。因而，在离子源层12中含有适量的Si的情况下，抑制了在处理过程中由接收到的热等引起的诸如结晶的状态变化，并且可以改善存储器操作的稳定性。在离子源层12中，例如可以进一步包含比如TeAlZrOx、O(氧)，从而可以改善数据写入时的保持特性和电阻值控制性。

分别地，可变电阻元件10的一个电极11电连接至图1中示出的位线BLR，而另一个电极14电连接至晶体管20的第一输入/输出端子(漏极/源极)20a。分别地，晶体管20的第二输入-输出端子(源极/漏极)20b电连接至位线BLT，而晶体管20的控制端子20c(栅极端子)电连接至字线WL。

从第一电源21通过位线BLR向可变电阻元件10的电极11供给第一脉冲电压(VBLR)，并且从第二电源22通过字线WL向晶体管20的控制端子20c供给第二脉冲电压(VWL)。尽管可以从第三电源23将第三脉冲电压(VBLT)供给至晶体管20的第二输入-输出端子20b，但是第二输入-输出端子20b也可以通过位线BLT接地(GND)(参照图7)。

这里，在本实施方式中，第一电源21和第三电源23为固定电压源，其中各写入电压值(脉冲高度)是恒定的，而另一方面，第二电源22的电压值可以由调整电路24(调整装置)改变。即，在信息写入时，可任意减少或增加施加至晶体管20的控制端子20c的电压值。

具体地，例如，第二电源22具有包括多个用于写入的DC电源的结构，这些DC电源具有不同的电压值(脉冲高度)，并且由调整电路24来执行其选择。此外，在脉冲电压中，例如，不但包括字面意义上的脉冲波形的电压，还包括斜坡形波形的电压。

在该实施方式中，由于从第二电源22供给的VWL以这种方式变化，所以根据如后所述的多值信息(电阻值等级)单独地设定晶体管20的控制端子20c和第二输入-输出端子20b之间的电位差(源极与栅极之间的电压VGS＝VWL-VBLT)在校验控制时的初始值。具体地，VGS的初始值在对应于多值信息的每个值的电阻值等级大的情况下被设定为小，而在电阻值等级小的情况下被设定为大。此外，这时将初始值设定为与低于对应于多值信息的每个值的电阻值等级的电阻值对应的值。

此外，WL调整电路24通过校验控制为每次再记录而增大VWL(增量ΔVWL)，并且该ΔVWL被设定为在执行多值记录的情况下随着多值信息的每个电阻值等级而变化的值。具体地，ΔVWL是根据可变电阻元件10的记录电阻值的变化宽度相对于电流的大小关系而变化的值，并且在记录电阻值的变化宽度相对于电流为大(晶体管20的源极与栅极之间的电压VGS为小)的区域中，将ΔVWL设置为小，而在记录电阻的变化宽度为小(VGS为大)的区域中，将其设定为大。此外，本发明的校验控制装置、初始值设定装置、以及电位差改变装置的具体实例由上述的第一电源21至第三电源23以及WL调整电路24构成。

接下来，将描述本实施方式的存储装置(存储单元1)的操作。

(写入)

当分别通过第一电源21和第三电源23将负电位(-电位)施加给电极14而将正电位(+电位)施加至电极11，并且电流从离子源层12流向高电阻层13时，金属元素Cu、Ag以及Zn中的至少一种被电离并且从离子源层12向高电阻层13内部扩散，从而与电极14侧上的电子结合并析出，或保持在扩散到高电阻层13的内部的状态。结果，在高电阻层13的内部形成了包含大量上述金属元素的电流通路，或在高电阻层13的内部形成了由上述金属元素导致的大量缺陷，从而减小了高电阻层13的电阻值。此时，由于与写入之前的高电阻层13的电阻值相比，离子源层12的电阻值最初比较低，所以通过减小高电阻层13的电阻值还减小了整个可变电阻元件10的电阻值(即，导通了可变电阻元件10)。此外，此时的整个可变电阻元件10的电阻值变为写入电阻值。之后，当施加至电极11和14的电位被设定为零时，施加至可变电阻元件10的电压被设置为零，可变电阻元件10的电阻值保持在低状态。以这种方式，执行信息的写入。

(擦除)

接着，当分别通过第一电源21和第三电源23将正电位(+电位)施加至电极14而将负电位(一电位)施加至电极11，并且电流从高电阻层13流向离子源层12时，构成在高电阻层13中形成的电流通路或杂质能级(impurity level)的上述金属元素被电离，并且在高电阻层13中运动以返回离子源层12侧。结果，消除了在高电阻层13中的电流通路或缺陷，高电阻层13的电阻值增加。此时，由于离子源层12的电阻值最初比较低，所以通过增加高电阻层13的电阻值还增加了整个可变阻值元件10的电阻值(即，截止了可变电阻元件10)。此外，此时的整个可变电阻元件10的电阻值变为擦除电阻值。之后，当将施加至电极11和14的电位设定为零时，施加至可变电阻元件10的电压设置为零，可变电阻元件10的电阻值保持在高状态。以这种方式，执行写入信息的擦除。

通过重复这样的过程，可以在可变电阻元件10中重复地执行信息的写入和写入信息的擦除。

此时，例如，在整个可变电阻元件10中，当电阻为写入电阻值(低电阻值状态)的状态对应于信息“1”，而电阻为擦除电阻值(高电阻值状态)的状态对应于信息“0”时，可以通过将负电位施加至电极14来将可变电阻10的信息从“0”改变成“1”，而可以通过将正电位施加至电极14来将可变电阻元件10的信息从“1”改变成“0”。

此外，在可变电阻元件10中，可以将电阻值保持在宽范围内，并且可以通过控制流向单元的电流量来限制电流通路的幅度。因此，在高电阻值状态和低电阻值状态的至少一个中，可以形成具有多级(step)幅度的电流通路，并且可以稳定地保持该状态。因此，通过使对应于电流通路的幅度的多个电阻值等级和信息相关联，可以进行3值或以上的多值记录，并且可以实现高容量。

例如，在可变电阻元件10中，当写入电阻值为最低的状态对应于“11”，写入电阻值为第二低的状态对应于“10”，写入电阻值为第三低的状态对应于“01”以及擦除状态对应于“00”时，可以在可变电阻元件10的电阻值变低的方向上改变信息，从而通过对电极14施加负电位并同时控制流向可变电阻元件10的电流，使可变电阻元件10的信息从“00”变为“01”、从“01”变为“11”或从“10”变为“11”。同样地，通过对电极14施加正电位，可以使可变电阻元件10的信息从“01”、“10”、或“11”返回到“00”。

(读取)

在执行如上所述记录的信息的读取的情况下，当将不发生写入操作的程度的负电位施加至电极14而将正电位施加至电极11，或以相反的方式，当将不发生删除操作的程度的正电位施加至电极14而将负电位施加至电极11，并且电流流向离子源层12和高电阻层13时，对应于写入状态的电阻值或擦除状态的电阻值的微弱电流流动。例如，通过用安装在存储单元阵列外部的传感放大器等检测该电流值，可以确定可变电阻元件10是处于低电阻值状态(“1”)还是处于高电阻值状态(“0”)。在多值的情况下同样如此。

以这种方式，由于该实施方式的可变电阻元件10具有仅通过堆叠电极11、离子源层12、高电阻层13以及电极14的简单结构，所以甚至在将可变电阻元件10小型化时也可以执行信息的写入和擦除。并且由于可以保持高电阻层13的电阻值而无需供给电功率，所以可以长期存储信息。此外，由于读取不改变可变电阻值层13的电阻值，并且无需执行刷新操作，所以可以相应地减小功耗。

(校验)

如上所述，在校验控制中，在写入操作后执行读取(校验读取)，并且在当可变电阻元件10具有低电阻值而成功写入时完成写入操作，而在当可变电阻元件10具有高电阻值而使写入失败时执行重写入。重复该循环至上限值。下文中，将描述校验控制。

在图3示出的等效电路图中，单元施加电流可以如下式近似。

[式1]

这里，W为沟道宽度，L为沟道长度，μs为载流子表面迁移率，Cox为每个单位面积的栅极电容，Vg为栅极电压，Vs(＝0V)为源极电压，Vt为阈值电压，VWL为字线电压以及VBLT为位线BLT电压。

通过使用上述电流等式，主要由晶体管20的栅极和源极之间的电位差(VGS)来调整校验时的写入电流，具体地，由VWL和施加至位线BLT的电压VBLT中的一个或二者来调整校验时的写入电流。当执行再写入而没有达到预定电阻值等级时，电压增加到大于VGS中之前写入的电压，并调整记录电阻值。图4示意性地示出了该状态。在该实例中，VGSmin是初始值，循环上限是10，执行校验直到达到电压上限VGSmax。每次电压以ΔVGS增加。在图中，尽管未示出校验读取，但是在施加电压脉冲之后插入校验读取。

然而，在多值记录的情况下，当与多值信息的所有电阻值等级对应的VGS的初始值VGSmin是固定值时，如下所述，存在校验所需时间变长的问题。

图5示出了上述VGS和单元记录电阻值的关系的实例。在该多值记录实例中，当存在2位/单元(即，4值/单元)的多值存储器时，4值中的3值在写入侧实现，而剩余的1值在擦除侧实现，需要调整上述校验操作，同时逐步增加VGS直到达到如图4(校验示意图)和图6(电阻值的转变)所示的电阻值等级。然而，当与所有3值的多值信息对应的VGS的初始值VGSmin被设定为同一固定值时，根据预定的电阻值等级，与另一电阻值等级相比，校验数较大，结果，校验所需时间变长。因而，在该实施方式中，如下所述，存储单元1的VGS的初始值被设定为根据多值信息的每个电阻值等级而变化。

在图7中，为了简要描述，在图3的等效电路中，位线BLT接地，从而，流向可变电阻元件10的电流通过WL调整电路24仅用VWL来控制。以下将描述此时的单元施加电流。

[式2]

图8示出了存储单元10的VGS(＝VWL)-单元记录电阻特性，以及VGS(VWL)的初始值设定实例。这里，为了在写入侧上实现2位/单元(即，4值/单元)的3值，并且在擦除侧上实现剩余的1值，在写入侧上执行3值的记录。对于信息“01”，将初始值VGS01设定为小于与目标电阻值等级“01”对应的VGS(VWL)＝1.7V，而对于信息“00”，将低于与目标电阻值等级“00”对应的VGS＝2.2V而高于上述VGS01的值设定为初始值VGS00。从而，可以减少校验所需的循环数。

图9(A)至(C)示出了以这种方式根据多值信息进行校验控制的实例。在图9(A)至(C)的所有等级中，在写入操作之后执行校验读取，在当电阻值为低电阻值而成功写入时完成写入操作，而在当电阻值为高电阻值而使写入失败时执行重写入。重复该循环到某个上限值。在执行重写入的情况下，电压增加到大于VWL中之前的写入的电压，并且增加写入电流以调整电阻值等级。

此外，在上述中，为了简要描述，尽管已经描述了位线BLT接地的实例，但是本发明可应用于如图3所示的从第三电源23向位线BLT施加VBLT的情况。此外，此时，通过考虑VGS＝VWL-VBL来执行校验控制。此时单元施加电流如式1所示。

如上所述，在该实施方式中，由于根据多值信息的每个电阻值等级而单独地设定晶体管20的栅极和源极之间的电位差VGS的初始值，所以减少了校验所需的循环数，并且可以大幅度减少多值记录所需的时间。

此外，图12示出了校验数和位数(任意轴)之间的关系，图12(A)示出了通过假设VWL的初始值在每个电阻值等级中都相同来执行校验的情况下的结果，图12(B)示出了通过根据每个电阻值等级对VWL的初始值进行优化来执行校验的情况下的结果。从而，应该理解，通过根据每个电阻值等级对VWL的初始值进行优化可以大幅度减少校验数。

接着，将描述本发明的第二实施方式。与第一实施方式共有的组件的描述将省略，并且只描述不同点。

[第二实施方式]

在该实施方式中，以与第一实施方式相同的方式，在校验控制时，除了根据多值信息的每个电阻值等级单独地设定晶体管20的VGS的初始值之外，通过在再记录时将增量ΔVGS设定为根据每个电阻值等级变化的值，可以充分地确保电阻值等级之间需要的余量(margin)。

在校验控制中，在存储单元的电阻值变化为线性的情况下，在多值信息的所有电阻值等级中ΔVGS为固定值，然而，在电阻值变化为非线性的情况下，优选地将ΔVGS设定为因每个电阻值等级而变化的值。下文中，将描述其原因。

如上所述，在校验控制中，尽管需要通过使VGS逐步增加或逐步减小直至达到预定电阻值等级来调整校验控制，但是如图5所示，VGS与单元记录电阻的关系并非一直是线性形状。因而，当步进量相同时，根据预定多值等级，发生通过校验而使电阻值溢出的现象，结果存在不能保持等级之间需要的余量的情况。在这种情况下，可以执行如下所述的校验控制。

图10示出了存储单元1的VGS(此处，VGS＝VWL)-单元记录电阻特性中的单元记录电阻的变化状态。根据图10，可以理解的是，单元记录电阻的变化宽度在记录电流小(即，VGS为小)的区域中较大，而单元记录电阻值的变化宽度随着记录电流的增加(即，VGS的增加)而逐渐地减小。因此，当对具有这样特性的单元执行多值记录时，将校验中的VGS步进电压ΔVGS设定为小于在记录电阻的变化宽度为大(VGS为小)的区域中的另一步进电压设定值，并且以相反的方式，将校验中的VGS步进电压ΔVGS设定为大于在记录电阻的变化宽度为小(VGS为大)的区域中的另一步进电压设定值。即，相应于记录电阻值的变化宽度的幅度关系(对应于图10的斜率)，设定步进电压是有效的。

图11(A)至图11(C)示出了这种情况下的校验控制的示意图。这里，与图9中类似，示出了这样的一个实例，其中，在写入侧上执行3值的记录以在写入侧上实现2位/单元(即，4值/单元)的3值，而在擦除侧上实现剩余的1值。在全部图11(A)至图11(C)中，在写入操作之后执行校验读取，并且在当电阻值为低电阻值而成功写入时完成写入操作，在电阻值为高电阻值而使写入失败时执行重写入。重复该循环到上限值。在执行重写入的情况下，电压增加到大于VWL中之前的写入的电压，并且增大写入电流以提高写入的成功率。

在该实施方式中，当记录对应于最低电阻值等级的信息“00”时，如图11(A)所示设定大于另一信息的步进电压的步进电压ΔVWL00，当记录对应于最高电阻值等级的信息“10”时，如图11(C)所示设定小于另一信息的步进电压的步进电压ΔVWL10，当记录两者之间的中间电阻值等级“01”时，并且如图11(B)所示设定在两者的中间步进电压ΔVWL01。

如上所述，在该实施方式中，由于ΔVGS根据多值信息的电阻值等级变化，所以提高了电阻值等级的调整能力，并且可以充分地确保电阻值等级之间所需的余量。其他操作效果与第一实施方式相同。

上文中，尽管用实施方式描述了本发明，但是本发明不局限于上述实施方式，并且可以进行各种变形。例如，在上述实施方式中，尽管流向可变电阻元件10的电流通过WL调整电路24仅用VWL来控制，如图13和图14所示，但是VWL是恒定的，而第三电源23的VBTL通过调整电路25是可变的，从而可以改变VGS(＝VWL-VBLT)。

此外，在上述实施方式中，尽管晶体管20的栅极和源极之间的电位差的增量ΔVGS对于每个循环都是同一值，但是，例如，如图15所示，对于每个循环ΔVGS可以按顺序增加，比如ΔVGS1、ΔVGS2、ΔVGS3、……。

此外，在上述实施方式中，尽管已经对其中一个可变电阻元件10连接至一个选择晶体管的存储单元(所谓的1T-1R型存储单元)的实例进行了描述，但是本发明可应用于具有其中多个可变电阻元件10连接至一个选择晶体管的结构的存储单元。

此外，可变电阻元件10的结构不限于上述实施方式的那些，并且可以应用另一结构，例如，可以应用在图2中的截面结构中将离子源层12和高电阻层13的堆叠顺序颠倒的结构、离子源层12中使用的金属元素包含在高电阻层13中而代替设置离子源层12的结构、或进一步地，离子源层12中使用的金属元素包含在电极中，而电极还用作离子源层12的结构，并且本发明可应用于使用这样的可变电阻元件的所有存储装置中。此外，存储元件不限于上述的可变电阻元件10，而可以使用另外的元件，例如，相变存储器，并且可以使用采用这样的存储器的存储装置。

此外，尽管将具有NMOS结构的晶体管20用作开关元件，但是可以使用具有PMOS结构的晶体管。此外，本发明的开关元件可以为任意的，只要其具有两个输入-输出端子和一个控制端子，除了MOS晶体管之外，还可以使用双极性晶体管。

Claims (18)

1.一种存储装置，包括多个存储单元，所述存储单元具有：存储元件，其具有一对电极，并通过将电压施加至所述电极来记录多值信息；以及开关元件，其具有第一输入-输出端子、第二输入-输出端子以及控制端子，并且其中所述第一输入-输出端子连接至所述存储元件的一个电极，所述存储装置包括：校验控制装置，用于确定信息是否被正确地记录在存储元件中，并响应于结果执行再记录；以及

初始值设定装置，用于当所述多值信息被记录在所述存储元件中时，根据所述多值信息，单独地设定所述开关元件的所述控制端子和所述第二输入-输出端子之间的电位差在校验控制时的初始值。

2.根据权利要求1所述的存储装置，其中，所述存储元件是非易失性可变电阻元件，其中通过在所述电极之间施加不同极性的电压来在高电阻值状态和低电阻值状态之间可逆地改变阻值。

3.根据权利要求2所述的存储装置，其中，所述初始值设定装置在对应于所述多值信息的电阻值等级为大的情况下将所述电位差在校验控制时的初始值设定为小，而在所述电阻值等级为小的情况下将所述电位差在校验控制时的初始值设定为大。

4.根据权利要求3所述的存储装置，其中，所述初始值设定装置将所述电位差在校验控制时的初始值设定为对应于比与所述多值信息对应的所述电阻值等级低的等级的值。

5.根据权利要求4所述的存储装置，进一步包括电位差改变装置，其在通过所述校验控制装置执行所述再记录时，将所述开关元件的所述控制端子和所述第二输入-输出端子之间的电位差增加为大于之前的记录的电位差。

6.根据权利要求5所述的存储装置，其中，所述电位差改变装置将所述电位差的增量设定为随对应于所述多值信息的每个值的每个电阻值等级而变化的值。

7.根据权利要求6所述的存储装置，其中，所述电位差改变装置将所述电位差的增量设定为根据所述可变电阻元件的记录电阻值的变化宽度相对于电流的大小关系而变化的值。

8.根据权利要求6所述的存储装置，其中，在所述可变电阻元件的所述记录电阻值的变化宽度相对于电流为大的区域中，所述电位差改变装置将所述电位差的增量设定为小，而在所述记录电阻值的所述变化宽度为小的区域中将其设定为大。

9.根据权利要求1所述的存储装置，其中，所述电位差改变装置通过改变施加至所述开关元件的所述控制端子的电压来增加所述电位差。

10.根据权利要求1所述的存储装置，其中，所述电位差改变装置通过改变施加至所述开关元件的所述第二输入-输出端子的电压来增加所述电位差。

11.根据权利要求1所述的存储装置，其中，所述开关元件是MOS晶体管，并且所述电位差改变装置改变所述MOS晶体管的栅极和源极之间的电压(VGS)。

12.根据权利要求2所述的存储装置，其中，所述存储元件在所述电极之间还具有高电阻层，以及与所述高电阻层相接触并含有容易电离的金属元素的离子源层。

13.根据权利要求2所述的存储装置，其中，所述存储元件在所述电极之间具有高电阻层，并且在所述高电阻层中含有容易电离的金属元素。

14.根据权利要求12所述的存储装置，其中，所述金属元素是元素Cu、Ag以及Al中的至少一种。

15.根据权利要求12所述的存储装置，其中，元素S、Se、Te以及O中的至少一种包含在与所述高电阻层接触的层中，或包含在所述高电阻层中。

16.根据权利要求12所述的存储装置，其中，当将第一脉冲电压施加在所述电极之间时，被电离的金属元素从所述离子源层移动至所述高电阻层的内部，从而减小所述存储元件的电阻。

17.一种再记录信息的方法，所述方法在包括多个存储单元的存储装置中执行以下操作：确定信息是否被正确地记录在所述存储元件上并响应于结果执行再记录的校验操作，其中，所述存储单元具有：存储元件，其具有一对电极，并且通过将电压施加至所述电极来记录多值信息；以及开关元件，其具有第一输入-输出端子、第二输入-输出端子以及控制端子，并且其中所述第一输入-输出端子连接至所述存储元件的一个电极，其中

当所述多值信息被记录在所述存储元件中时，根据所述多值信息，单独地设定所述开关元件的所述控制端子和所述第二输入-输出端子之间的电位差在校验控制时的初始值。

18.根据权利要求17所述的再记录信息的方法，其中，所述存储元件是非易失性可变电阻元件，其中，通过在所述电极之间施加不同极性的脉冲电压来在高电阻值状态和低电阻值状态之间可逆地改变阻值。

Images