CN103620688B - 对于带有开关的相变存储器的快速验证 - Google Patents

对于带有开关的相变存储器的快速验证 Download PDF

Info

Publication number
CN103620688B
CN103620688B CN201280030234.XA CN201280030234A CN103620688B CN 103620688 B CN103620688 B CN 103620688B CN 201280030234 A CN201280030234 A CN 201280030234A CN 103620688 B CN103620688 B CN 103620688B
Authority
CN
China
Prior art keywords
memory element
voltage
pcms
state
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280030234.XA
Other languages
English (en)
Other versions
CN103620688A (zh
Inventor
D·C·考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103620688A publication Critical patent/CN103620688A/zh
Application granted granted Critical
Publication of CN103620688B publication Critical patent/CN103620688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

带开关的相变存储器(PCMS)通过在编程之后为验证操作利用比编程操作之后至少预定的时间长度发生的读取操作较低的划界电压，来补偿阈值电压漂移。

Description

对于带有开关的相变存储器的快速验证
技术领域
本主题一般涉及包括半导体存储器设备的电子设备领域。更具体而言，本主题涉及相变存储器设备。
背景
计算机或其他电子设备的存储器可包括集成到较大的集成电路或独立集成电路中的存储器单元块。有许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)、闪存和相变存储器。相变存储器设备使用在它们的结晶和无定形相位上具有不同的电特性的材料。可以通过将存储器单元中的材料置于结晶相或者无定形相，来对相变存储器单元进行编程，从而提供不要求功率即可保留其内容的非易失性存储器。相变存储器常常使用由电流所生成的热量来编程，以控制相变材料的状态。
相变存储器单元可以由硫族化物材料制成。硫族化物材料包括来自元素周期表的组VI A的至少一种元素。硫族化物相变材料，如果被加热到高于其熔点的温度并使其快速地冷却，将保持在带有高电阻的无定形玻璃样的状态中。硫族化物相变材料，如果被加热到高于其玻璃态转化(glasstransition)温度Tg但是低于熔点的温度，将转变成具有低得多的电阻并带有低得多的电压阈值的结晶相，以开始电流的流动。可以使用硫族化物材料的无定形和结晶相之间的材料性质的这种差异来制造相变存储器设备。
附图简述
纳入到本说明书中并构成其一部分的附图示出所要求保护的主题的各实施例。与一般描述一起，附图用于说明所要求保护的主题的原理。然而它们不应该将所要求保护的主题限制到所描述的特定实施例，但是，用于说明和理解所要求保护的主题。这样的主题可以通过参考下列与各个附图一起阅读的详细描述来理解，其中：
图1是示出了根据一实施例的后面跟随着快速验证和两个读取操作的编程时间段的时序图；
图2是示出了适合用于快速验证的各种实施例中的带开关的相变存储器(PCMS)单元的图示；
图3是示出了作为PCMS单元电压和PCMS单元的阈值电压分布的函数的PCMS单元电流的表示的一对图示；
图4是示出了PCMS单元的阈值电压与时间的对数关系的表示的图；
图5是示出了PCMS单元阈值电压在多个离散时间点的分布的一组图示；
图6是使用相变存储器的快速验证的实施例的系统的框图；
图7A是PCMS存储器的快速验证的实施例的流程图；以及
图7B是描述了用于PCMS存储器的快速验证的各实施例中的验证或读取操作的实施例的流程图。
详细描述
在下面的详细描述中，作为示例阐明了众多具体细节以提供对相关原理全面的理解。然而，对那些精通本技术的人员显而易见的是，当前原理也可以在没有这样的细节的情况下实施。在其他情况下，以比较高的级别，没有细节地描述了已知的方法、过程和组件，以便避免对当前概念的各方面造成不必要的模糊。使用了若干个描述性术语和短语来描述所要求保护的主题的各实施例。这些描述性术语和短语被用来向所属领域的技术人员传达一般性地协商一致的含义，除非在此说明书中给出了不同的定义。
图1是根据带有开关的相变存储器的快速验证的实施例的概念时序图100，示出了编程时间段101，后面跟着快速验证102和两个读取操作104，105。垂直轴表示增大的电压，而水平轴表示时间推移。此图的任一轴都不应该解释为是线性的，对数的，或与任何比例一致，除了在垂直轴上较高的位置表示较高的电压，水平轴上的靠右的位置表示稍后的时间。尽管下面的描述引用了带有开关设备的相变存储器，但是，在其他实施例中，也可以使用在阈值电压方面表现出漂移的其他类型的设备。
编程时间段101被用来对存储元件进行编程，并在时间t0结束，并且在各种实施例中，可以具有表现出与针对编程时间段101示出的波形不同的电压和/或电流特征的电的波形，这取决于实施例。对存储元件进行编程可以使设备的阈值电压VTH_set(VTH_设置)和VTH_Reset(VTH_复位)返回到额定值。在下面的几节讨论了编程时间段101的各个特征。在某些实施例中，编程时间段101可以包括t0之前的冷却时间，其中没有向存储元件施加电压或电流。
存储元件可能在VTH_set和VTH_Reset(统称为VTH)上表现出与它们的额定值的漂移。在下文中更详细地描述VTH的漂移的现象。由于VTH的漂移，可以使用不同的划界电压(VDM)来确定存储元件在不同的时间的状态。对于可以在存储元件和/或开关中使用玻璃相变材料的大多数实施例，由于玻璃松弛物理性能，这样的漂移可能会导致VTH随着时间的推移而增大，但是其他材料可能带有不同的特征地漂移。
快速验证102可以在t0之后但在自从t0以来流逝了tverify(t验证)时间之前的时间发生，并可以由一些实施例启动，无需来自处理器或其他电路的任何外部参与，虽然其他实施例可以涉及启动验证操作的各种其他电路、软件或其他方法或设备。tverify的值可以在不同的实施例中极大地变化，取决于所使用的材料，设备的几何形状及其他因素。在许多实施例中，tverify的值可以小于大约1微秒(μs)。在某些实施例中，tverify的值可以大约100纳秒(ns)或者甚至更小，诸如通常大约10-50ns或者甚至对于一些实施例而言，不足10ns。快速验证102可以在从t0到tverify的时段期间，跨存储元件施加等于VVerify(V验证)112的划界电压VDM，该划界电压VDM介于处在设置状态VTH_set和复位状态VTH_Reset的存储元件的阈值电压之间。通过跨存储元件施加VDM，存储元件可以在一种状态下比在其他状态下传导更多电流，从而可使存储元件的状态被验证为在编程时间段101被正确地编程。在某些实施例中，如果快速验证102示出了存储元件在编程时间段101没有被适当地编程，则重新编程和重新验证存储元件，通过创建新t0，为图示100的各种后面的时间创建新起始点。
用于访问存储元件的主要使用时段可以从tinit开始，在tfin结束。tinit和tfin的时间值可以极大地变化，这取决于实施例。在许多实施例中，tfin可以是至少1年，但是一些实施例可以使用比一年更长或稍短的tfin。在许多实施例中，tinit可以至少1微秒(μs)。在某些实施例中，tinit可以在1ms和10ms之间，诸如在至少一个实施例中，大约3ms。
可以选择等于Vread(V读取)114的在主要使用时段有效的划界电压VDM，以便在tinit和tfin之间产生的任何读取请求都可以通过跨存储元件施加Vread114(诸如读取操作104和读取操作105)以及检测流过存储元件的电流以确定存储元件的状态来处理。在某些实施例中，设备的使用寿命可能仅限于tfin，因为可能涉及高于设备的操作电压的电压以读取或编程已经被允许自从它最后一次编程以来超过tfin的存储元件。在其他实施例中，可以使用其他方法或机制来确保在没有被编程的情况下没有存储元件被允许年龄达到tfin。这样的方法或机制可以包括刷新电路或执行类似于动态随机存取存储器(RAM)设备的刷新电路的操作的软件程序，虽然在长得多的时标上。
读取操作104可以在tinit和tfin之间的任何时间发生。读取操作104，105可以在从tinit到tfin的时段期间跨存储元件施加等于Vread114的划界电压VDM，该电压介于处在设置状态VTH_set和复位状态VTH_Reset的存储元件的阈值电压之间。由于可能已经流逝了tverify和tinit/tfin之间的时间，因此，VTH在tinit和tfin可能比在tverify时更高，如此Vread114可以是比VVerify112更高的电压。如果存储元件处于低电阻状态，则施加Vread114可能会使VTH_set返回到额定值，但是，如果在高电阻状态向存储元件施加Vread114，则即使有也没多少电流可以流过存储元件，如此，VTH_Reset可能不会返回到额定值。
在某些实施例中，如果在t0和tinit之间的时段接收到读取请求，则读取操作可以延迟，直到tinit之后，并且可以使用Vread114来确定存储元件的状态。在其他实施例中，在tverify和tinit之间的时段接收到的读取请求可以使用不同的划界电压来处理，该电压可以在Vverify112和Vread114之间。
如果只有单个VDM将被用于验证和读取操作，则由于PCMS单元被读取到直到时间tfin的要求，PCMS单元200不能被验证，直到tinit。这种延迟可能会显著影响PCMS存储器设备的性能。与对于验证和读取操作使用VDM的单个值的存储器设备相比，此处所描述的快速验证可以显著提高PCMS存储器设备的性能。
图2是示出了作为存储元件的适合用于快速验证的各种实施例中的带开关的相变存储器(PCMS)单元200的图示。在所示出的实施例中，PCMS单元200耦合到PCMS单元200的相对的两边的列线210和行线220，以选择性地实现将数据写入到PCMS单元200和/或从其中读取数据。列线210和/或行线220可以称为地址线，其中，可以使用给定线对来在编程或读取期间寻址PCMS单元200。列线210和/或行线220还可被称为位线和/或字线，这取决于列线210和/或行线220是否或者如何用于访问特定一个PCMS单元或多个不同的PCMS单元。
PCMS单元200可以包括双向阈值开关(OTS)202，以选择性地将PCMS单元200与传导电流、中间电极204、用以维护表示特定所存储的数据值的状态的相变状态材料206、以及底电极208隔离开。如前所述的元件可以通过列线210和行线220之间的连续层来形成，或在其他几何关系，取决于实施例。应该理解，PCMS单元200可以不包括所描述的元件中的全部，根据各实施例，可以包括各种额外的和/或可选的结构中的任何一种，只要结构分别地或组合地提供带有如此处所描述的一个或多个VTH漂移特征的PCMS单元200。
相变材料206可以是具有诸如电阻、电容，之类的电特性，或其他电特性的材料，这些电特性可以通过施加诸如，例如，热、光、电压电势，或电流之类的能量而变化。可以选择带有广泛地不同的属性的许多相变材料类型来作为相变状态材料206。相变状态材料206可以包括化学计量或非化学计量化合物。相变状态材料206可以包括共晶或包晶材料。相变状态材料206可以包括单相或多相材料。相变状态材料206可以掺杂各种元素。在各种实施例中，相变状态材料206可以具有二元结构、三元结构，或四元结构，或由更多元素构成。在另一个实施例中，相变状态材料206可以具有伪二元结构。在某些实施例中，相变存储器单元可以由硫族化物材料制成。
相变状态材料206可以在工作温度范围内在两个相位中的一个或两个相位的组合中本地保持稳定，并在无定形相与晶相上表现出不同的电特性。在各种实施例中，相变状态材料206可以包括两个属性：(a)在室温下，它可以局部地存在于无定形相状态，而在诸如几年内之类的长时间内不会结晶，以及(b)如果温度上升，无定形相可以快速地结晶。相变状态材料206的准确的特征取决于所使用的材料类型和材料的相位，但是，在某些实施例中，相变状态材料206可以置于高电阻状态或低电阻状态。高电阻状态可以称为复位状态，低电阻状态可以称为设置状态，但是在某些实施例中，术语可以颠倒。在某些实施例中，高电阻状态可以通过将相变状态材料206置于占优势的无定形相来产生，而低电阻状态可以通过将相变状态材料206的至少一部分置于结晶相来产生。其他实施例可以通过使用相位的不同组合来产生两种以上的逻辑状态，以产生不同的电阻范围。
还应注意，在某些实施例中，两种状态可以不以纯电阻为特征，而是可以以大量的电流开始流动的阈值电压的变化为特征。带有低阈值电压的状态可以称为低电阻状态，带有较高阈值电压的状态可以称为高电阻状态，尽管在阈值电压被超出的情况下，任一状态都可以具有低电阻。如此，在下面的描述中，对改变电阻的引用可以实际意味着，阈值电压变化，且对低或高电阻状态的引用可以实际意味着低或高电压阈值，取决于实施例。相变状态材料206的示例可以包括硫族化物材料或双向材料。双向材料可以是接受电子或结构变化并在施加电压电势、电流、光、热等等的情况下充当半导体的材料。双向材料可以用于存储器元件或电子开关中。
硫族化物材料可以是包括来自元素周期表的组VI A的至少一种元素的材料。元素周期表的组VI A包括诸如硫(S)、硒(Se)，以及碲(Te)之类的元素。相变材料常常还包括来自元素周期表的其他组的元素，诸如组III A(镓(Ga)和铟(In))、组IV A(硅(Si)、锗(Ge)，以及锡(Sn))、组V A(磷(P)、砷(As)、锑(Sb)，以及铋(Bi))、组I B(银(Ag)和金(Au))，和/或组VIII B(钴(Co)和钯(Pd))。相变状态材料206可以是碲-锗-锑(TexGeySbz)材料或GeSbTe合金的类的硫族化物元素成分，但是，各实施例不仅限于这些。
相变状态材料206可以通过向相变状态材料206施加电信号以在结晶相和无定形相之间改变相变状态材料206的至少某些的相位，来编程到至少两个存储器状态中的一种。对相变状态材料206编程以改变材料的相位可以通过向中间电极204和底电极208施加电压电势来实现，由此生成跨相变状态材料206的电压电势。电流可以响应于施加的电压电势，流过相变状态材料206的一部分，并可以导致相变状态材料206的变热，这会改变相变状态材料206的至少某些的相位，并由此改变相变状态材料206的电阻。相变状态材料206还可被称为可编程电阻材料或简单地，可编程材料。
在一个实施例中，可以通过向电极204施加大约3V以及向电极208施加大约0V，来跨相变状态材料206的一部分施加大约三伏特(3V)的电压电势差。电流可以响应于施加的电压电势，流过相变状态材料206，并可以导致相变状态材料120变热。这种变热以及随后的冷却可以改变相变状态材料120的存储器状态或相位。可以通过改变流过相变状态材料120的电流的量以及持续时间来实现相变状态材料206的各种电阻来存储信息。
一般而言，相变状态材料206的结晶时间随着温度的上升而减小。例如，如果一个实施例的无定形相变状态材料206被加热到摄氏～150(C)，则它可以在大约一分钟内结晶。如果无定形相变状态材料206的实施例被快速地加热到～200C，则它可以在一秒钟内结晶。如果无定形相变状态材料206的实施例被非常快地加热到～300C，诸如通过脉冲，则它可以在一微秒内或者甚至更快地结晶。对于相变状态材料206，结晶相比无定形相在能量方面更有利(较低的自由能)。但是，如果相变状态材料206的实施例的结晶体积(crystalline volume)被加热到高于相变状态材料206的熔解温度，诸如至温度>～650C，然后，使其快速地冷却，则相变状态材料206可以回到无定形相。
在设置状态下，相变状态材料206的一部分可以处于结晶或半结晶状态，或至少相变状态材料206的小细丝(small filament)可以是导电的。在复位状态，相变状态材料206的至少一部分可以是无定形或半无定形状态。无定形或半无定形状态下的相变状态材料206的电阻可以大于结晶或半结晶状态下的相变状态材料206的电阻。应该理解，复位和设置分别与无定形和结晶状态的关联是惯例(convention)，至少可以采用相对惯例。
存储在PCMS单元200中的信息可以通过检查PCMS单元200的VTH来读取，这可能间接地测量相变状态材料206的电阻。作为示例，为读取PCMS单元200的状态，可以使用列线210和行线220，向PCMS单元200提供划界电压VDM，并且可以使用例如感应放大器(未示出)，对照阈值电流比较流过PCMS单元200的结果电流。如果VDM大于PCMS单元200的VTH，则可能有大于阈值电流的大量的电流流过PCMS单元200，这指示相变状态材料206处于设置状态。如果VDM小于PCMS单元200的VTH，则流过PCMS单元200的电流可能比阈值电流小得多，这指示相变状态材料206处于复位状态。在替换实施例中，可以对源电阻施加VDM，可以感应所产生的跨相变状态材料的电压，代替电流。
在对相变状态材料206编程或读取过程中，可以使用OTS202来访问相变状态材料206。OTS202可以包括作为开关来操作的双向材料，该开关取决于跨双向材料施加的电压电势的量而断开或接通。off(断开)状态可以是基本上不导电的状态，on(接通)状态可以是基本上导电的状态。例如，OTS202可以具有VTH，如果跨OTS202施加小于OTS202的VTH的电压电势，那么，OTS202可以保持断开或处于相对较高的电阻状态，以便很少或没有电流流过PCMS单元200。可另选地，如果跨OTS202施加大于OTS202的阈值电压的电压电势，那么，OTS202可以接通并在相对较低的电阻状态下操作，以便电流流过PCMS单元200。换言之，如果跨OTS202施加小于VTH，则OTS202可以处于基本上不导电的状态，如果跨OTS202施加大于VTH，则OTS202可以处于基本上导电的状态。OTS202还可被称为访问设备或隔离设备。其他实施例还可以使用其他设备作为访问设备或隔离设备，诸如传统的二极管或场效应晶体管(FET)。
在某些实施例中，OTS202可以使用硫族化物或双向材料，并可以称为双向阈值开关，或简单地，双向开关。OTS202的开关材料可以是位于两个电极之间的处于基本上无定形状态的材料，其通过施加预定电流或电压电势，可以重复地并且可逆地在较高电阻off状态(可以大于大约10兆欧姆(MΩ))和相对较低的电阻on状态(可以小于大约1000欧姆(Ω))之间切换。在所示出的实施例中，OTS202可以是两端子设备，其可以具有类似于处于无定形状态的相变存储器元件的电流-电压(I-V)特征。然而，与相变存储器元件不同的是，OTS202的开关材料可以不改变相位。即，OTS202的开关材料可能不是可编程的材料，结果，OTS202可以不是能够存储信息的存储器设备。例如，OTS202的开关材料可以永久地保持无定形，I-V特征在整个使用寿命内保持不变。
图3是示出了作为图350中的PCMS单元电压和图360中的PCMS单元200的阈值电压分布的函数的PCMS单元电流的表示。更具体而言，图350包括对于跨PCMS单元200施加的电压范围，在PCMS单元200的相变状态材料206处于结晶/半结晶相位的情况下，由PCMS单元200携带的单元电流的曲线356。图350还包括对于跨PCMS单元200施加的电压范围，在相变状态材料206处于无定形/半无定形相位或复位状态的情况下，由PCMS单元200携带的单元电流的曲线358。
如图350所示，设置阈值电压VTH_set370对应于曲线356中的拐点，在那里，处于设置状态的PCMS单元200对于单元电压中的细微的变化，开始表现出非常大的单元电流的变化，大于阈值电流ITH，352。例如，在某些实施例中，在跨PCMS单元200施加的电压小于VTH_set370的低电压或低电场模式下，PCMS单元200可以关闭或有效地不导电，并表现出可能大于大约10MΩ的相对较高的电阻。在其他实施例中，高电阻状态下的PCMS单元200的电阻可能比10MΩ低得多，诸如大约100kΩ。PCMS单元200的绝对电阻不重要，只要可以可靠地区别设置和复位状态下的PCMS单元200的电阻的相对差。PCMS单元200可以保持基本上不导电，直到施加至少等于大约VTH_set370的电压，其可以将PCMS单元200切换为导电——相对低电阻on状态。如果跨PCMS单元200施加大于大约VTH_set370的电压电势，则针对施加的电压的细微的变化，由PCMS单元200携带的电流显著变化，如在曲线356的高度导电区域353可以看出的。
类似地，复位的阈值电压VTH_Reset380对应于曲线358中的拐点，在那里，处于复位状态的PCMS单元200对于单元电压中的细微的变化，开始表现出非常大的单元电流的变化，大于ITH352。例如，如果跨PCMS单元200施加至少大约VTH_Reset380的电压电势，则针对施加的电压的细微的变化，由PCMS单元200携带的电流显著变化，如在曲线358的高度导电区域353可以看出的。在设备被编程之后非常短的时间长度，诸如100微微秒(ps)，VTH_set370和VTH_Reset380的值可以称为额定VTH值。
在一个或多个实施例中，跨PCMS单元200施加的用以确定PCMS单元200的当前状态的目标电压(可以在VTH_Set370和VTH_Reset380之间)，可以称为划界电压(VDM)。由于如图356、358所示的PCMS单元200的非线性特性，如果跨处于设置状态的PCMS单元200维持VDM，则施加VDM可能导致非常高的电流。随着通过电阻跨PCMS单元200施加VDM，可以跨PCMS单元200创建可能依赖于PCMS单元200的当前状态的电压波形。电阻可以是与VDM的源串联的单独的元件，或者它可以是用于将VDM的源连接到PCMS单元200的驱动器或开关中所固有的。通过尝试跨处于设置状态的PCMS单元200施加VDM所产生的电压波形可能决不会达到VDM，虽然它可能不会超出VDM，并可能在较短时间内上升到阈值电压VTH_Set370，然后，下降回导电电压351，该导电电压351随着电流的大的变化而可能只有稍微的变化，如曲线356的高度导电的区域353所示。通过尝试跨处于复位状态的PCMS单元200施加VDM所产生的电压波形可能上升到VDM，并停留在该电压处或其靠近。在设置或者复位状态下，PCMS单元200的电压波形的长度，取决于在实施例中所使用的技术的细节，但是，可以长至足以使PCMS单元200的状态被确定。
图360示出了多个PCMS单元的电压阈值分布的概念表示。更具体而言，图360示出了多个PCMS单元的相应的设置阈值电压和复位阈值电压是如何沿着单元电压范围分布的，其中，垂直轴可以被视为在特定状态下在特定电压电平表现出VTH的PCMS单元的百分比。分布可以表示单一集成电路管芯上的或分布在多个集成电路管芯上的大量的PCMS单元，还可表示各种操作电压、操作温度上的变化，进程变化或可能影响VTM的其他参数。在生产环境中，可以测试集成电路管芯，或表示集成电路管芯的较大的组的管芯的样本，以确保该管芯或管芯组的VTM落在由目标分布所表示的设计参数内。
图360的第一分布DSet372表示在相变状态材料处于设置状态的情况下多个PCMS单元的VTH的示例性组。DSet372可由一个或多个参数来表征，这些参数包括但不限于，一个或多个统计度量(诸如，但不限于，分布平均值、中值、标准偏差等等)的各种组合中的任何一种。在至少一个实施例中，VTH_set370可以是DSet372的平均值。类似地，图360的第二分布DReset382表示在单元处于复位状态的情况下多个PCMS单元的VTH的示例性组。DReset382也可由如上文所描述的一个或多个参数来表征，并且在至少一个实施例中，VTH_Reset380可以是DReset382的平均值。
作为示例而非限制，DSet372被示为以VTH_set370为中心，并具有扩展374。特定设备的设置状态下的单元的VTH可以落在VTH_set370±扩展374的范围内。DReset382被示为以VTH_Reset380为中心，带有扩展384。特定设备的复位状态下的单元的VTH可以落在VTH_Reset380±扩展384的范围内。应该理解，沿着单元电压范围的DSet372和DReset382中的任何一个或者两者的位置和/或形状可以变化，这取决于不同的实施例。
图4是示出了PCMS单元200的VTH_Reset与时间的对数关系的表示的示图440。可以为VTH_set绘制可比较的图，并且虽然绝对电压电平将较低，但是这样的图的基本特点可以是类似的。由于PCMS系统的双向的或其他相变状态材料的结构松弛，因此，PCMS单元200在设置或者复位状态下的VTH可以随着时间的推移而增大。这样的增大此处被称为阈值电压漂移。
图440示出了PCMS单元200的VTH_Reset的阈值电压漂移ΔVdrift(ΔV漂移)460的概念表示，基于可以通过模拟来确定的多个离散数据点461-465，单个PCMS单元200的测量值、单个集成电路管芯上的多个PCMS单元的测量值，或多个集成电路管芯上的多个PCMS单元的测量值。ΔVdrift460示出了在使用对数时间标度表示的时域内VTH_Reset范围上的变化。由于可允许测试的时间量的约束，可以测试以累积离散数据点461-465的时域可能是有限的，但是，对于许多实施例，由于相变状态材料206的物理性能，ΔVdrift460的斜率可以是相对固定的，甚至对于用于获取离散数据点461-465的时域之前和之后的时间。
在各种实施例中，VTH中的变化实质上与时间对数线性地变化。因此，可以通过计算VTH的漂移率Rdrift(R漂移)，来预测PCMS单元200被编程之后的特定时间的PCMS单元200的VTH值。在某些实施例中，可以通过对PCMS设备的性能的设计测试，来确定VTH漂移的Rdrift，其可以是ΔVdrift460的斜率。作为示例而非限制，PCMS单元(或多个单元)的阈值电压VTH可被重复地评估，诸如在PCMS单元200中编程了特定状态之后的时间t1，以及再次地在编程之后的时间t2。可以计算斜率Rdrift，例如，按照：
Rdrift=[VTH(t2)-VTH(t1)]/[log(t2)-log(t1)]=[VTH(t2)-VTH(t1)]/[log(t2/t1)]
在某些实施例中，VTH_set可以以与VTH_Reset不同的速率漂移——给定Rdrift的不同的值，取决于PCMS单元200的状态，但是各实施例不仅限于此方面。应该理解，ΔVdrift只是示例性的，以及ΔVdrift460可以不同地表现出阈值电压值的各种变化中的任何一种，这些变化实质上与各种时间值中的任何时间值的对数成线性关系。其他实施例可以具有随着时间的推移而漂移的不同的电特性，诸如存储器单元的电阻。其他实施例可以表现出不与时间对数成线性关系的漂移特征。只要漂移在至少tfin之前的时间是单调的、可重复的并且可预测的，那么漂移的准确的特征可以是不重要的，且材料可以适于各实施例。
一旦确定了Rdrift，就可以使用Rdrift来预测未来时间点的VTH。例如，如果ΔVdrift460示出了在PCMS单元200被编程为复位状态之后的1ms的时间VTH_Reset穿过大约2.8V，且Rdrift每十秒具有大约0.07V的值，则可以预料，VTH_Reset的值在编程之后的1秒可大约是3.1V，而在编程之后的一年，大约3.6V：
VTH_Reset@1yr=3.1V+0.7V＊log(3.15x107)=3.6V
图5是一组图510、520、540、550，示出了PCMS单元阈值电压在多个离散时间点的分布。如就图360所描述的，分布可以表示单一集成电路管芯上的或分布在多个集成电路管芯上的大量的PCMS单元，并且还可表示各种操作电压、操作温度上的变化，进程变化或可能影响VTM的其他参数。图510示出了在时间t0+Δ的DSet(t0)512和DReset(t0)514，时间t0+Δ是t0之后发生的非常短时间长度，诸如在时间t0之后的100ps。图520示出了在时间tverify的DSet(tverify)(D设置(t验证))522和DReset(tVerify)(D复位(t验证))524。图540示出了在时间tinit的DSet(tinit)542和DReset(tinit)544。图550示出了在时间tfin的Dset(tfin)552和DReset(tfin)554。不同的时间点具有下列相对关系：
t0<tverify≤tinit<tfin
查看各种图形，可以看到VTH漂移的效果，DSet(t0)512在DSet(tverify)522之前，而DSet(tverify)522在DSet(tinit)542之前，依次类推。同样，DReset(t0)514在DReset(tVerify)524之前发生，依次类推。为确定可以被用作VVerify112的VDM，可以选择Dset(tverify)522的最大值和DReset(t0)的最小值之间的值，诸如Vverify112。可以用于Vread114的VDM可以在Dset(tfin)552的最大值和DReset(tinit)544的最小值之间选择。
可以使用因素集合来帮助确定tfin和tinit，该因素集合包括设备的目标操作电压，特定相变状态材料206的Dset(t0)512和DReset(t0)514、期望的tverify时间，以及VTH的漂移率，。可以计算tfin的值，以便DReset(tfin)554的最大值可以刚好低于设备的目标操作电压，以确保任何PCMS单元200都可以被编程，而不会超出操作电压。如果设备具有电荷泵或用于提供大于操作电压的电压的其他机构，则较长的tfin也是可能的。一旦确定了tfin，就可以计算tinit的值，以便DReset(tinit)544的最小值不小于DSet(tfin)552的最大值，且带有一些余量，从而允许为Vread114选择有效值，该有效值将在tinit和tfin之间的任何时间点将打开处于设置状态的任何单元并且不打开处于复位状态的任何单元。可以基于目标设备性能，来选择tverify的值，以便可以快速地验证编程操作，而不依赖于为tfin或tinit选择的值。
其他实施例可以首先基于性能要求，选择tinit的值，然后，将tfin选择为比DReset(tinit)544的最小值更低的具有DSet(tfin)552的最大值的最长可能时间。一些实施例还可包括用于选择tfin和tinit的Vread周围的额外余量，以允许Vread的轻微变化。
图6是使用带有开关的相变存储器的快速验证的实施例的计算或存储系统600的框图，包括耦合到存储器设备610的处理器601，带有控制/地址线603和数据线604。在某些实施例中，数据和控制可以使用相同线。处理器601可以是外部微处理器、微控制器，或某种其他类型外部控制电路。在某些实施例中，处理器601可以与存储器设备610集成在相同封装中或者甚至相同管芯中。在某些实施例中，处理器601可以与控制电路611集成，从而使相同电路中的某些用于两种功能。处理器601可以具有外部存储器，诸如随机存取存储器(RAM)和只读存储器(ROM)，用于存储程序和中间数据，或者它可以具有内部RAM或ROM。在某些实施例中，处理器可以使用存储器设备610来进行程序或数据存储。在处理器601上运行的程序可以实现许多不同的功能，包括，但不仅限于，操作系统、文件系统、坏单元或块映射，存储器刷新以确保没有PCMS单元年龄超过tfin、对特定PCMS单元延迟读取操作直到已流逝tinit时间，以及错误管理。计算或存储系统600的框图已经简化，以聚焦于对理解本发明有帮助的存储器的特征。
在某些实施例中，提供了外部连接602。外部连接602耦合到处理器601，并使处理器601与外部设备进行通信。在存储系统的情况下，可以使用外部连接602来提供带有非易失性存储器的外部设备。可以使用外部连接602来使用标准或专有的通信协议连接到计算机或诸如手机或数码相机之类的其他智能设备。外部连接可以与其兼容的计算机通信协议的示例包括，但不仅限于，下列协议的任何版本：通用串行总线(USB)、串行高级技术附件(SATA)、小型计算机系统互连(SCSI)、光纤通道、并行高级技术附件(PATA)、集成驱动器电子电路(IDE)、以太网、IEEE-1394、安全数字卡接口(SD卡)、Compact Flash(紧凑闪速)接口、存储器棒接口、外围组件互连(PCI)或PCI Express。
存储器设备610可以包括此处所讨论的带有开关的相变存储器单元的阵列620。PCMS阵列620中的相应的PCMS单元200包括相变状态材料206的一部分，并可以可任选地包括诸如底电极208和中间电极204之类的加热元件，和/或诸如双向阈值开关(OTS)设备202之类的访问/隔离设备。PCMS阵列620可按成排的字线行和成排的位线列来布置，且相应的行使用行线220，相应的列使用列线210。
可以由控制电路611接收和解码地址信号和控制信号603，控制电路611可以控制行解码器624以控制到PCMS阵列620的行线，以及控制列解码器625来控制列线。I/O电路613可以耦合到数据线604，从而使数据从处理器601接收到并发送到处理器601。感测电路626可以耦合到PCMS阵列620，并确定选择的PCMS单元的逻辑状态。定时器614可以测量时间长度，以允许确定诸如tverify、和tinit之类的时间间隔并将其传递到存储器设备610内的各种其他电路。定时器614可以在存储器设备610内、在处理器601内，或实现为存储器设备610或处理器601外部的单独的功能。在某些实施例中，计时器614可以使用自由运转的或选通时钟信号的计数器。定时器614的其他实施例可以使用通过电阻器或其他模拟技术来进行电容器充电，来测量时间。定时器614的一些实施例可以使用在存储器设备610内的控制器上运行的固件或单独的微控制器，而其他实施例可以使用在处理器601上运行的软件来实现定时器614。系统600可以使用上文所描述的方法或机制中的任何一种，或用于测量此处所描述的各种时间间隔的其他方法或机制。
编程电路615可以生成适合于改变PCMS单元200中的相变材料206的相位的电信号，并可以将那些电信号传递到存储器设备610中的各种其他电路，以编程如此处所描述的特定PCMS单元或PCMS单元组。验证电路可以通过与如此处所描述的存储器设备610的各种其他块进行通信，在PCMS单元被编程之后的tverify时间间隔内执行对任何PCMS单元的验证操作。读取电路619可以通过与如此处所描述的存储器设备610的各种其他块进行通信，响应于来自处理器601或其他设备的读取请求，执行读取操作。
诸如tverify、tinit、tfin、Vverify，以及Vread之类的各种参数可以不在设计设备时确定，并可以在制造集成电路管芯之后输入到存储器设备610或系统600中。在某些实施例中，标识的参数中的一些或全部可以使用可编程熔丝(fuse)或链路被编程到存储器设备610的管芯中。其他实施例可以使用用于在存储器设备610或系统600中确定参数的其他方法，诸如以软件或其他技术输入引脚短接(pin strapping)或常数。
存储器设备610的一些实施例可以包括跟踪在过去的一定量的时间内(诸如在tinit时间内)被编程的一组PCMS单元的跟踪列表。可以使用跟踪列表来判断在接收到读取请求时是否可以读取特定PCMS单元。在某些实施例中，如果在过去的tinit时间长度内PCMS单元被编程，则存储器设备610可以在执行读取操作之前进行等待直到已流逝tinit时间。在其他实施例中，如果PCMS单元被包括在跟踪列表中，存储器设备可以使用不同的VDM来读取PCMS单元。跟踪列表可以实现为内容可寻址存储器或允许一定数量的PCMS单元地址连同有关PCMS单元何时最后被编程的信息一起被存储的其他块。
图6中所示出的系统被简化以促进对存储器的特征的基本理解。许多不同的实施例也是可以的，包括使用单一处理器601来控制多个存储器设备610，以提供更多存储空间。在某些实施例中，可以包括附加功能，诸如驱动监视器，及其他面向人类的I/O的设备视频图形控制器。此外，处理器601还可以通过指令的程序，例如，软件，来配置，以实现此处所讨论的所要求保护的主题，以控制存储器设备610以及包括PCMS阵列620的其电路。在这样的实施例中，软件可以在此处所描述的设备和/或系统的各方面，在在其上存储了指令的制品上可触摸地实现，所述指令，如果由诸如处理器601之类的机器执行，执行如此处所描述的快速验证相变存储器阵列620的方法的各方面，但是所要求保护的主题的范围不限于此方面。
图7A是相变存储器的快速验证的实施例的流程图700。方法在701框，其中，可以接收将诸如“0”或“1”值之类的预期值写入到PCMS单元的请求。在框702，PCMS单元可以被编程为预期状态。在一个或多个实施例中，预期状态是已经适当地被编程为预期值的PCMS单元的状态，该预期值是作为对该PCMS单元的写入的一部分而被接收到的。在在PCMS单元被编程之后的时间(该时间在tverify时间间隔内)，在框703，可以使用VVerify作为VDM来验证PCMS单元。在框704，可以检查验证的结果以查看PCMS单元是否处于预期状态。在某些实施例中，如果由验证操作读取的数据不匹配被编程到PCMS单元的数据，则可以在框702重新编程PCMS单元，并且在框703，重新验证该PCMS单元。如果PCMS单元没有适当地验证，则其他实施例可以简单地标记错误，从而允许其他高级别进程管理错误。如果在框704验证判断PCMS单元已经被适当地编程，则方法在框705等待该PCMS单元的下一读取请求。如果接收到对于该PCMS单元的读取请求，则在框706，评估自PCMS单元被编程起已流逝的时间，以查看自PCMS单元被编程起是否已流逝了至少tinit时间。如果读取请求的时间是在tinit之后，则在框707，使用Vread作为VDM，读取PCMS单元，并且方法在框705再次等待对该PCMS单元的下一读取。如果在框704发现读取请求的时间是在tinit之前，则在框707中使用Vread作为VDM来读取PCMS单元之前，方法可以在框708中进行等待直至已流逝至少tinit时间。然后，方法可以在框705等待另一个读取请求。
图7B是描述用于带有开关的相变存储器的快速验证的各实施例(诸如流程图700中所描述的方法)的验证或读取操作的实施例的流程图730。可以使用由流程图730所描述的方法来提供关于在流程图700的框703和707出现的操作的更多细节。在框731，利用可以用于验证或读取操作的特定电压电平来请求对PCMS单元的读取或验证。在框732中，跨PCMS单元施加指定的特定电压电平，作为VDM。取决于PCMS单元的状态，所施加的VDM可以打开PCMS单元，从而允许电流流过PCMS单元，或关闭PCMS单元，此时，如果有电流流过PCMS单元的话，也是很小的。在框733，对照阈值电流ITH，评估流过PCMS单元的电流。如果流过PCMS单元的电流大于ITH，则在框735，PCMS单元被判断为被设置。如果流过PCMS单元的电流小于ITH，则在框734，PCMS单元被判断为被复位。
应该理解，参考示例性实施例说明了所要求保护的主题，所要求保护的主题不仅限于上文给出的具体细节。在说明书对其他实施例的引用属于当前所要求保护的主题的范围。
任何对设备的引用可以包括组件、电路、模块或其中设备可以实现如由放在设备之前的修改器所指示的目的或描述的任何这样的机制。然而，组件、电路、模块，或任何这样的机制不一定对设备构成特定限制。
说明书中对“一个实施例”、“一些实施例”、“其他实施例”等等的引用意味着结合实施例所描述的特定特征、结构或特征被包括在所要求保护的主题的至少一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”，或“一些实施例”的出现不一定都是指相同实施例。
如果说明书陈述组件、特征、结构，或特征“可能”、“可以”被包括，则该特定组件、特征、结构，或特征不一定必须被包括。如果说明书或权利要求书引用“一个”元素，则并不意味着只有一个元素。如果说明书或权利要求书引用“额外的”元素，则不排除有一个以上的额外的元素。如此处所使用的，术语“耦合”包括直接和间接连接。此外，在第一和第二设备耦合的情况下，包括有源设备的中间设备可以定位在它们之间。
了解本发明的优点的所属领域的技术人员将理解，在所要求保护的主题的范围内，可以作出前述的描述和附图的许多其他变体。实际上，所要求保护的主题不仅限于上文所描述的细节，显而易见的是，在不偏离所要求保护的主题的范围和/或意图的情况下，或在不牺牲所有其优点的情况下，可以对组件的形式、结构和/或布局作出各种更改，前面所描述的本文中的形式只是其说明性的实施例，和/或进一步说明而不会提供本质的更改。包含和/或包括这样的更改是权利要求的意图。

Claims (20)

1.一种用于对于带有开关的相变存储器的快速验证的方法，包括：
通过跨至少一个存储元件施加不超出第一划界电压的第一电压波形，来在将所述至少一个存储元件编程到预期状态之后的验证时间间隔内验证所述至少一个存储元件的状态处于所述预期状态；以及
通过跨所述至少一个存储元件施加不超出第二划界电压的第二电压波形，来在对所述至少一个存储元件编程之后的预定时间间隔之后，读取所述至少一个存储元件的所述状态，其中所述第二划界电压大于所述第一划界电压，并且所述预定时间间隔至少与所述验证时间间隔一样长；
其中所述至少一个存储元件具有随着时间而变化的电特性。
2.如权利要求1所述的方法，其特征在于，所述至少一个存储元件是带有开关的相变存储器PCMS存储元件，所述存储元件具有阈值电压，所述阈值电压是随着时间而变化的所述电特性；以及
其中通过对所述PCMS存储元件进行编程，所述阈值电压从漂移的阈值电压被返回到额定阈值电压，其中由于所述PCMS存储元件的所述阈值电压随时间的推移的漂移，所述漂移的阈值电压高于所述额定阈值电压。
3.如权利要求1所述的方法，其特征在于，所述验证时间间隔不大于大约1微秒(μs)。
4.如权利要求1所述的方法，其特征在于，所述验证时间间隔不大于大约100纳秒(ns)，且所述预定时间间隔在大约1毫秒(ms)和大约10毫秒之间。
5.如权利要求1所述的方法，其特征在于，还包括：
如果在对所述至少一个存储元件编程之后的所述预定时间间隔期间接收到读取请求，则在通过跨所述至少一个存储元件施加所述第二电压波形读取所述至少一个存储元件的所述状态之前，进行等待直至已流逝所述预定时间间隔。
6.如权利要求1所述的方法，其特征在于，还包括：
如果所述至少一个存储元件的所述状态未被验证为所述预期状态，则将所述至少一个存储元件重新编程为所述预期状态；以及
通过跨所述至少一个存储元件施加不超出所述第一划界电压的所述第一电压波形，在对所述至少一个存储元件重新编程之后的所述验证时间间隔内，重新验证所述至少一个存储元件的所述状态是所述预期状态。
7.一种用于对于带有开关的相变存储器的快速验证的设备，包括：
存储元件阵列，其中至少一个存储元件被包括在所述存储元件阵列中；
验证电路，用以通过跨所述至少一个存储元件施加不超出第一划界电压的第一电压波形，在对所述至少一个存储元件编程之后的验证时间间隔内，验证所述至少一个存储元件已被适当地编程；
读取电路，用于通过跨所述至少一个存储元件施加不超出第二划界电压的第二电压波形，来响应于读取请求而读取所述至少一个存储元件，所述第二划界电压大于所述第一划界电压；
其中所述至少一个存储元件具有随着时间而变化的电特性。
8.如权利要求7所述的设备，其特征在于，所述至少一个存储元件包括硫族化物材料。
9.如权利要求7所述的设备，其特征在于，所述至少一个存储元件是带有开关的相变存储器PCMS存储元件，所述存储元件具有阈值电压，所述阈值电压是随着时间而变化的所述电特性；以及
其中通过对所述PCMS存储元件进行编程，所述阈值电压从漂移的阈值电压被返回到额定阈值电压，其中由于所述PCMS存储元件的所述阈值电压随着时间的推移的漂移，所述漂移的阈值电压高于所述额定阈值电压。
10.如权利要求7所述的设备，其特征在于，所述验证时间间隔不大于大约1微秒(μs)。
11.如权利要求7所述的设备，其特征在于，还包括：
定时器，用于测量对所述至少一个存储元件编程之后的预定时间间隔，其中所述预定时间间隔至少与所述验证时间间隔一样长；
其中如果在所述预定时间间隔期间接收到读取请求，则所述读取电路在读取所述至少一个存储元件的状态之前，进行等待直至已流逝所述预定时间间隔。
12.如权利要求11所述的设备，其特征在于，所述验证时间间隔不大于大约100纳秒(ns)，并且所述预定时间间隔在大约1毫秒(ms)和大约10毫秒之间。
13.如权利要求11所述的设备，其特征在于，所述预定时间间隔是在晶片制造之后在所述设备中确定的。
14.一种用于对于带有开关的相变存储器的快速验证的系统，包括：
处理器；以及
耦合到所述处理器的存储器电路；
其中所述处理器能够读取数据和将数据写入到所述存储器电路中；以及
其中所述存储器电路包括：
至少一个存储元件；
验证电路，用于通过跨所述至少一个存储元件施加不超出第一划界电压的第一电压波形，在对所述至少一个存储元件编程之后的验证时间间隔内，验证所述至少一个存储元件已被适当地编程；
读取电路，用于通过跨所述至少一个存储元件施加不超出第二划界电压的第二电压波形，来响应于来自所述处理器的读取请求而读取所述至少一个存储元件，所述第二划界电压大于所述第一划界电压；
其中所述至少一个存储元件具有随着时间而变化的电特性。
15.如权利要求14所述的系统，其特征在于，所述至少一个存储元件是带有开关的相变存储器PCMS存储元件，所述存储元件具有阈值电压，所述阈值电压是随着时间而变化的所述电特性；以及
其中，通过对所述PCMS存储元件进行编程，所述阈值电压从漂移的阈值电压被返回到额定阈值电压，其中由于所述PCMS存储元件的所述阈值电压随着时间的推移的漂移，所述漂移的阈值电压高于所述额定阈值电压。
16.如权利要求14所述的系统，其特征在于，还包括：
定时器，用于测量对所述至少一个存储元件编程之后的预定时间间隔，其中所述预定时间间隔至少与所述验证时间间隔一样长；
其中如果在所述预定时间间隔期间接收到读取请求，则所述读取电路在读取所述至少一个存储元件的状态之前，进行等待直至已流逝所述预定时间间隔。
17.如权利要求16所述的系统，其特征在于，所述验证时间间隔不大于大约100纳秒(ns)，并且所述预定时间间隔在大约1毫秒(ms)和大约10毫秒之间。
18.如权利要求14所述的系统，其特征在于，所述至少一个存储元件包括硫族化物材料。
19.如权利要求14所述的系统，其特征在于，所述验证时间间隔不大于大约1微秒(μs)。
20.如权利要求16所述的系统，其特征在于，所述预定时间间隔是在晶片制造之后在所述存储器电路中确定的。
CN201280030234.XA 2011-06-20 2012-06-18 对于带有开关的相变存储器的快速验证 Active CN103620688B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/163,916 2011-06-20
US13/163,916 US8605531B2 (en) 2011-06-20 2011-06-20 Fast verify for phase change memory with switch
PCT/US2012/042877 WO2012177534A2 (en) 2011-06-20 2012-06-18 Fast verify for phase change memory with switch

Publications (2)

Publication Number Publication Date
CN103620688A CN103620688A (zh) 2014-03-05
CN103620688B true CN103620688B (zh) 2016-10-05

Family

ID=47353556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030234.XA Active CN103620688B (zh) 2011-06-20 2012-06-18 对于带有开关的相变存储器的快速验证

Country Status (5)

Country Link
US (1) US8605531B2 (zh)
KR (1) KR101577521B1 (zh)
CN (1) CN103620688B (zh)
TW (1) TWI506628B (zh)
WO (1) WO2012177534A2 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605531B2 (en) 2011-06-20 2013-12-10 Intel Corporation Fast verify for phase change memory with switch
FR2977077B1 (fr) * 2011-06-27 2013-08-02 Commissariat Energie Atomique Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase
US9294224B2 (en) 2011-09-28 2016-03-22 Intel Corporation Maximum-likelihood decoder in a memory controller for synchronization
EP2761472B1 (en) 2011-09-30 2020-04-01 Intel Corporation Memory channel that supports near memory and far memory access
CN103946814B (zh) 2011-09-30 2017-06-06 英特尔公司 计算机系统中的非易失性随机存取存储器的自主初始化
EP2761476B1 (en) 2011-09-30 2017-10-25 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
WO2013048467A1 (en) 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking
EP2761469B1 (en) 2011-09-30 2019-11-13 Intel Corporation Non-volatile random access memory (nvram) as a replacement for traditional mass storage
CN103946811B (zh) 2011-09-30 2017-08-11 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
CN103946826B (zh) 2011-09-30 2019-05-31 英特尔公司 用于在公共存储器通道上实现多级存储器层级的设备和方法
KR20130043469A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
CN103946824B (zh) 2011-11-22 2016-08-24 英特尔公司 一种用于非易失性随机访问存储器的访问控制方法、装置及系统
WO2013089686A1 (en) 2011-12-13 2013-06-20 Intel Corporation A method and system for providing instant responses to sleep state transitions with non-volatile random access memory
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
KR101915073B1 (ko) 2011-12-20 2018-11-06 인텔 코포레이션 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단
US9286205B2 (en) * 2011-12-20 2016-03-15 Intel Corporation Apparatus and method for phase change memory drift management
US9448922B2 (en) 2011-12-21 2016-09-20 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
DE112011106032B4 (de) 2011-12-22 2022-06-15 Intel Corporation Energieeinsparung durch Speicherkanal-Abschaltung
WO2013097105A1 (en) 2011-12-28 2013-07-04 Intel Corporation Efficient dynamic randomizing address remapping for pcm caching to improve endurance and anti-attack
US9747977B2 (en) 2013-03-14 2017-08-29 Intel Corporation Methods and systems for verifying cell programming in phase change memory
US10438658B2 (en) 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US9627055B1 (en) * 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US20170288885A1 (en) * 2016-03-31 2017-10-05 Intel Corporation System, Apparatus And Method For Providing A Physically Unclonable Function (PUF) Based On A Memory Technology
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US9824767B1 (en) * 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10452312B2 (en) 2016-12-30 2019-10-22 Intel Corporation Apparatus, system, and method to determine a demarcation voltage to use to read a non-volatile memory
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10310989B2 (en) * 2017-09-29 2019-06-04 Intel Corporation Time tracking with patrol scrub
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
JP2019164873A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
KR102641097B1 (ko) 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory
EP4016844A1 (en) * 2020-12-18 2022-06-22 Infineon Technologies AG Switch device, method for operating switch device and method for manufacturing switch device
US20240106420A1 (en) * 2022-09-23 2024-03-28 Psemi Corporation Temperature-controlled driver with built-in self testing of switch status
US11936374B1 (en) 2022-09-23 2024-03-19 Psemi Corporation Driver with built-in self testing of switch status

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889312A (zh) * 2007-12-12 2010-11-17 索尼公司 存储装置及信息再记录方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597790B1 (ko) * 2005-05-04 2006-07-06 삼성전자주식회사 멀티레벨 불휘발성 반도체 메모리 장치 및 이에 대한데이터 독출방법
US7239557B2 (en) * 2005-06-17 2007-07-03 Micron Technology, Inc. Program method with optimized voltage level for flash memory
KR100648286B1 (ko) * 2005-07-04 2006-11-23 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
TWI347607B (en) * 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
US7764477B2 (en) * 2008-03-31 2010-07-27 Ovonyx, Inc. Electrostatic discharge protection circuit including ovonic threshold switches
KR20090123244A (ko) 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
TWI402845B (zh) * 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
JP5150576B2 (ja) * 2009-07-23 2013-02-20 株式会社東芝 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置
US8289762B2 (en) 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US8385100B2 (en) * 2009-12-08 2013-02-26 Intel Corporation Energy-efficient set write of phase change memory with switch
US8605531B2 (en) 2011-06-20 2013-12-10 Intel Corporation Fast verify for phase change memory with switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889312A (zh) * 2007-12-12 2010-11-17 索尼公司 存储装置及信息再记录方法

Also Published As

Publication number Publication date
WO2012177534A2 (en) 2012-12-27
WO2012177534A3 (en) 2013-06-27
KR101577521B1 (ko) 2015-12-14
US8605531B2 (en) 2013-12-10
TW201320076A (zh) 2013-05-16
US20120320670A1 (en) 2012-12-20
CN103620688A (zh) 2014-03-05
TWI506628B (zh) 2015-11-01
KR20140012181A (ko) 2014-01-29

Similar Documents

Publication Publication Date Title
CN103620688B (zh) 对于带有开关的相变存储器的快速验证
CN111480200B (zh) 自动参考存储器单元读取的方法和存储器设备
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
TWI743415B (zh) 存取一自選擇記憶體裝置之技術
TWI681397B (zh) 多層自選擇記憶體裝置及其操作方法
CN102842341B (zh) 高耐用度相变存储器装置及其操作方法
Sarwat Materials science and engineering of phase change random access memory
CN101577141B (zh) 存储器装置及其操作方法
CN101354915B (zh) 相变存储器件、使用其的存储系统和读取存储器件的方法
CN109906482A (zh) 包含存储器单元的设备及其操作方法
TWI598877B (zh) 電阻式記憶體元件及其操作方法
CN102007541A (zh) 相变存储器自适应性编程
CN101140800A (zh) 利用来自存取器件的电流编程的存储器单元
CN101978427A (zh) 相变存储器
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
CN102016811A (zh) 用于实现pcram设备的自参考读取操作的方法和装置
Papandreou et al. Estimation of amorphous fraction in multilevel phase-change memory cells
US8467239B2 (en) Reversible low-energy data storage in phase change memory
CN104335350B (zh) 低功率相变存储器单元
TWI685844B (zh) 用於更新非揮發性記憶體中之一修整參數之技術
CN105931665A (zh) 一种相变存储器读出电路及方法
US10290348B1 (en) Write-once read-many amorphous chalcogenide-based memory
CN103646668A (zh) 一次性可编程存储器及其编程方法与读取方法
Wang et al. Design exploration of 3D stacked non-volatile memory by conductive bridge based crossbar
Kiouseloglou Characterization and design of architectures for phase-change memories based on alternative-to-GST materials

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant