TWI681397B - 多層自選擇記憶體裝置及其操作方法 - Google Patents

多層自選擇記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI681397B
TWI681397B TW107141584A TW107141584A TWI681397B TW I681397 B TWI681397 B TW I681397B TW 107141584 A TW107141584 A TW 107141584A TW 107141584 A TW107141584 A TW 107141584A TW I681397 B TWI681397 B TW I681397B
Authority
TW
Taiwan
Prior art keywords
self
memory cell
pulse
selecting memory
chalcogenide alloy
Prior art date
Application number
TW107141584A
Other languages
English (en)
Other versions
TW201933365A (zh
Inventor
安德利亞 瑞達里
伊諾珊卓 托托里
奧格斯提諾 波羅瓦諾
法比歐 佩里茲
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201933365A publication Critical patent/TW201933365A/zh
Application granted granted Critical
Publication of TWI681397B publication Critical patent/TWI681397B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明描述與一多層級自選擇記憶體裝置有關之方法、系統及裝置。一自選擇記憶體胞元可儲存藉由該自選擇記憶體胞元之不同臨限電壓表示之一或多個資料位元。可改變一程式化脈衝以藉由修改於期間跨該自選擇記憶體胞元維持一固定電壓位準或固定電流位準之一或多個持續時間而建立該等不同臨限電壓。該自選擇記憶體胞元可包含硫屬化物合金。該硫屬化物合金中之一元素之一非均勻分佈可判定該自選擇記憶體胞元之一特定臨限電壓。該程式化脈衝之形狀可經組態以基於該自選擇記憶體胞元之一所要邏輯狀態修改該硫屬化物合金中之該元素之一分佈。

Description

多層自選擇記憶體裝置及其操作方法
本發明技術領域係與多層自選擇記憶體裝置有關。
下文大體上係關於操作一記憶體陣列且更明確言之係關於一種多層級自選擇記憶體裝置。
記憶體裝置廣泛用於儲存各種電子裝置(諸如電腦、無線通信裝置、相機、數位顯示器及類似者)中之資訊。資訊係藉由程式化一記憶體裝置之不同狀態而予以儲存。例如，二進制裝置具有通常藉由一邏輯「1」或一邏輯「0」表示之兩個狀態。在其他系統中，可儲存兩個以上狀態。為存取該經儲存資訊，該電子裝置之一組件可讀取或感測該記憶體裝置中之經儲存狀態。為儲存資訊，該電子裝置之一組件可寫入或程式化該記憶體裝置中之狀態。
存在各種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁性RAM(MRAM)、電阻性RAM(RRAM)、快閃記憶體、相變記憶體(PCM)及其他。記憶體裝置可為揮發性或非揮發性的。非揮發性記憶體胞元即使在不存在一外部電源之情況下 亦可維持其等儲存之邏輯狀態達延長時間段。揮發性記憶體胞元可隨時間丟失其等儲存之狀態，除非其等藉由一外部電源週期性再新。
改良記憶體裝置通常可包含增加記憶體胞元密度、增加讀取/寫入速度、增大可靠性、增加資料保持、降低電力消耗或降低製造成本等等。可需要在一記憶體胞元中儲存一個以上資訊位元以增加一邏輯記憶體胞元密度而不會增加一實體記憶體胞元密度以降低每位元之成本。
在一些實施例中，一種操作記憶體裝置的方法包括：判定一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一極性及一振幅；及至少部分基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元。
在一些實施例中，一種操作記憶體裝置的方法包括：識別具有複數個電壓及一單一極性之一讀取脈衝；至少部分基於識別該讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元；至少部分基於施加該讀取脈衝而偵測該自選擇記憶體胞元之一臨限電壓；及至少部分基於偵測該自選擇記憶體胞元之該臨限電壓而判定該自選擇記憶體胞元之一邏輯狀態，該邏輯狀態表示一個以上資料位元。
在一些實施例中，一種操作記憶體裝置的方法包括：判定包括硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態；至少部分基於該自選擇記憶體胞元之該所要臨 限電壓而判定一程式化脈衝之一極性及一振幅；及藉由至少部分基於判定該程式化脈衝之該極性及該振幅將該程式化脈衝施加至該自選擇記憶體胞元而變更該硫屬化物合金之至少一部分之一空間分佈，其中該自選擇記憶體胞元之該所要臨限電壓係至少部分基於該硫屬化物合金之該至少一部分之該空間分佈。
在一些實施例中，一種操作記憶體裝置的方法包括：判定包括硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一形狀；及至少部分基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至該自選擇記憶體胞元。
在一些實施例中，一種記憶體裝置包括：一交叉點記憶體陣列，其包括一自選擇記憶體胞元；及一控制器，其與該交叉點記憶體陣列耦合。該控制器可操作以：判定該自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一極性及一振幅；及至少部分基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元。
100‧‧‧記憶體裝置
102‧‧‧三維(3D)記憶體陣列/記憶體陣列
105‧‧‧記憶體胞元/自選擇記憶體胞元
110‧‧‧存取線/字線
110-a‧‧‧字線
110-b‧‧‧字線
115‧‧‧位元線/數位線
115-a‧‧‧位元線
120‧‧‧列解碼器
125‧‧‧感測組件
125-a‧‧‧感測組件
130‧‧‧行解碼器
135‧‧‧輸入/輸出
140‧‧‧記憶體控制器
145‧‧‧記憶體胞元堆疊
202‧‧‧三維(3D)記憶體陣列/記憶體陣列
204‧‧‧基板
205‧‧‧第一陣列/第一層疊/層疊
210‧‧‧第二陣列/第二層疊/層疊
215-a‧‧‧第一電極
215-b‧‧‧第一電極
220-a‧‧‧硫屬化物合金
220-b‧‧‧硫屬化物合金
225-a‧‧‧第二電極
225-b‧‧‧第二電極
300‧‧‧記憶體胞元臨限電壓(VTH)分佈/VTH分佈
310‧‧‧VTH分佈
320‧‧‧VTH分佈
330‧‧‧VTH分佈
340‧‧‧VTH分佈
350‧‧‧讀取窗
360‧‧‧讀取窗
370‧‧‧讀取窗
400‧‧‧電脈衝
410-a‧‧‧脈衝/矩形脈衝
410-b‧‧‧脈衝/矩形脈衝
420-a‧‧‧脈衝/向下階梯形脈衝
420-b‧‧‧脈衝
430-a‧‧‧脈衝
430-b‧‧‧脈衝
440-a‧‧‧脈衝
440-b‧‧‧脈衝
500‧‧‧空間分佈
501‧‧‧圖式
501-a‧‧‧圖式
501-b‧‧‧圖式
501-c‧‧‧圖式
501-d‧‧‧圖式
505‧‧‧第一電極/電極
510‧‧‧硫屬化物合金
515‧‧‧第二電極/電極
520‧‧‧濃度輪廓
520-a‧‧‧濃度輪廓
520-b‧‧‧濃度輪廓
520-c‧‧‧濃度輪廓
520-d‧‧‧濃度輪廓
525-a‧‧‧軸
525-b‧‧‧軸
600‧‧‧臨限電壓對程式化電流(VTH-IPROG)曲線圖/VTH-IPROG曲線圖
700‧‧‧方塊圖
705‧‧‧記憶體陣列
710‧‧‧記憶體胞元/自選擇記憶體胞元
715‧‧‧記憶體控制器
720‧‧‧字線
730‧‧‧參考組件
731‧‧‧參考組件
735‧‧‧感測組件
736‧‧‧感測組件
740‧‧‧數位線
745‧‧‧鎖存器
746‧‧‧鎖存器
750‧‧‧偏壓組件
755‧‧‧時序組件
760‧‧‧參考線
761‧‧‧參考線
765‧‧‧感測控制線
766‧‧‧感測控制線
800‧‧‧方塊圖
815‧‧‧記憶體控制器
820‧‧‧偏壓組件
825‧‧‧時序組件
830‧‧‧程式化組件
835‧‧‧讀取組件
900‧‧‧系統
905‧‧‧裝置
910‧‧‧匯流排
915‧‧‧記憶體控制器
920‧‧‧記憶體胞元
925‧‧‧基本輸入/輸出系統(BIOS)組件
930‧‧‧處理器
935‧‧‧I/O控制器
940‧‧‧周邊組件
945‧‧‧輸入裝置
950‧‧‧輸出裝置
1000‧‧‧方法
1005‧‧‧方塊
1010‧‧‧方塊
1015‧‧‧方塊
1100‧‧‧方法
1105‧‧‧方塊
1110‧‧‧方塊
1115‧‧‧方塊
1120‧‧‧方塊
1200‧‧‧方法
1205‧‧‧方塊
1210‧‧‧方塊
1215‧‧‧方塊
1300‧‧‧方法
1305‧‧‧方塊
1310‧‧‧方塊
1315‧‧‧方塊
圖1繪示根據本發明之實施例之具有支援一多層級自選擇記憶體裝置之一三維記憶體胞元陣列之一記憶體裝置圖式之一實例。
圖2繪示根據本發明之實施例之支援一多層級自選擇記憶體裝置之一三維記憶體陣列之一實例。
圖3繪示根據本發明之實施例之支援一多層級自選擇記憶 體裝置之臨限電壓分佈之實例。
圖4繪示根據本發明之實施例之支援一多層級自選擇記憶體裝置之電脈衝之實施例。
圖5繪示根據本發明之實施例之支援一多層級自選擇記憶體裝置之硫屬化物合金之一成分之空間分佈之實例。
圖6繪示根據本發明之實施例之支援一多層級自選擇記憶體裝置之一臨限電壓對一程式化電流(VTH-IPROG)曲線圖之一實例。
圖7及圖8展示根據本發明之實施例之支援一多層級自選擇記憶體裝置之一裝置之方塊圖。
圖9繪示根據本發明之實施例之包含支援一多層級自選擇記憶體裝置之一記憶體陣列之一系統的一方塊圖。
圖10至圖13繪示根據本發明之實施例之用於一多層級自選擇記憶體裝置之方法。
本專利申請案主張由Redaelli等人於2017年12月14日申請之標題為「Multi-Level Self-Selecting Memory Device」之美國專利申請案第15/842,496號之優先權，該案讓渡給其受讓人且以引用的方式明確併入本文中。
包含硫屬化物合金之一自選擇記憶體胞元可經程式化以藉由使用一程式化脈衝之各種形狀而儲存一或多個資料位元。一程式化脈衝之形狀可具有一正極性或一負極性及不同振幅。該程式化脈衝之總體形狀可藉由改變該程式化脈衝之極性及振幅以及修改於期間維持一正極性或一負極性中之一固定電壓位準或一固定電流位準之一或多個持續時間而改 變。在一些情況中，一程式化脈衝之一形狀可包含其中電壓位準或電流位準改變之部分(例如，一斜坡電壓、一斜坡電流)。
在一些情況中，程式化脈衝可引起硫屬化物合金之一局部組合物之變動。此等變動可為基於藉由程式化脈衝建立之一電場之硫屬化物合金之一成分(其亦可被稱為一元素、一部分或一子組分)之遷移的結果。流動通過硫屬化物合金之一電流可加熱合金。在一些情況中，加熱硫屬化物合金可促進該成分之遷移。當程式化脈衝之極性反轉時，跨硫屬化物合金之電場之一方向可反轉。因此，在一些情況中，元素之遷移之一方向亦可經反轉以產生硫屬化物合金之局部組合物之進一步變動。在一些實例中，當程式化脈衝之振幅改變時，電場之一強度可改變。在一些情況中，該電場強度之此等變化可修改元素在電場下遷移之淨通量，同時可改變電流量以修改硫屬化物合金之加熱。
因此，合金中之成分之一非均勻分佈可產生，從而導致在施加程式化脈衝之後合金組合物之局部變動。當一讀取脈衝施加至自選擇記憶體胞元時，該自選擇記憶體胞元可展現可已藉由合金中之成分之濃度(例如，基於局部濃度)設定之一特定臨限電壓(VTH)。因此，自選擇記憶體胞元之數個臨限電壓(例如，三個或三個以上VTH位準)可經設定以藉由判定及應用程式化脈衝之適當形狀而儲存一個以上資料位元以實現一多層級單元操作。在一些情況中，自選擇記憶體胞元可包含兩個VTH位準以儲存一個資料位元。
在一些實施例中，程式化脈衝之不同形狀可用於針對一給定硫屬化物合金建立不同臨限電壓位準以使一自選擇記憶體裝置能夠儲存一個以上資料位元。程式化脈衝之形狀可基於胞元中所使用之硫屬化物合 金而組態。例如，一不同硫屬化物合金可用於其中該合金更適於回應於具有一相對較簡單形狀之一程式化脈衝而局部修改該合金之組合物之一自選擇記憶體裝置中。在選擇用於一自選擇記憶體裝置或一多層級裝置中之一特定硫屬化物合金時考量之其他因素可包含該合金在一製程期間之一熱穩定性、該合金在一製程期間之機械穩定性、一自選擇記憶體裝置之電特性(例如，一循環效能、隨時間之VTH穩定性、資料保持能力、在取消選擇偏壓下之一洩漏電流位準)，或其等之一組合。
下文在具有一交叉點架構之記憶體陣列之背景內容中進一步描述上文介紹之本發明之特徵。在一些實施例中接著描述用於操作與一多層級自選擇記憶體裝置有關之記憶體陣列之特定實例。本發明之此等及其他特徵係藉由與一多層級自選擇記憶體裝置有關之設備圖、系統圖及流程圖進一步繪示且參考其等進一步描述。
圖1繪示根據本發明之實施例之一實例性記憶體裝置100。記憶體裝置100亦可被稱為一電子記憶體設備。圖1係記憶體裝置100之各種組件及特徵之一闡釋性表示。因而，應瞭解，記憶體裝置100之組件及特徵經展示以繪示功能相互關係，而非其等在記憶體裝置100內之實際實體位置。在圖1之闡釋性實例中，記憶體裝置100包含一三維(3D)記憶體陣列102。3D記憶體陣列102包含可程式化以儲存不同狀態之記憶體胞元105。在一些實施例中，各記憶體胞元105可程式化以儲存表示為一邏輯0及一邏輯1之兩個狀態。在一些實施例中，一記憶體胞元105可經組態以儲存兩個以上邏輯狀態。在一些實施例中，一記憶體胞元105可包含一自選擇記憶體胞元。儘管圖1中所包含之一些元件係用一數字指示符標記，其他對應元件並未標記，然其等係相同的或將理解為相似的，以試圖增加 所描繪特徵之可見性及清晰度。
在一些情況中，記憶體胞元(例如，自選擇記憶體胞元)可包含保持於可具有與其相關聯之一臨限電壓(即，一電流可在一所施加電壓超過該臨限電壓之後流動)之一非晶狀態中之一材料。因此，若該所施加電壓小於該臨限電壓，則無可觀量之電流可流動。在一些實施例中，可藉由如參考圖1所描述之一感測組件125感測電流流動或無電流流動以讀取選定記憶體胞元中之經儲存資訊。在一些實施例中，該材料可為硫屬化物合金。該硫屬化物合金之組合物可在施加一程式化脈衝之後經局部修改且記憶體胞元105可展現特定數目個不同臨限電壓位準(例如，三個或三個以上臨限電壓位準)。因此，記憶體胞元105可能夠儲存一個以上資料位元。如下文所論述，設定記憶體胞元105之藉由其臨限電壓表示之一邏輯狀態可由加熱記憶體元件輔助。
3D記憶體陣列102可包含形成於彼此頂部上之兩個或兩個以上二維(2D)記憶體陣列。如相較於2D陣列，此可增加可放置或產生在一單一晶粒或基板上之記憶體胞元之數目，此繼而可降低生產成本或增加記憶體裝置之效能或兩者。基於圖1中所描繪之實例，記憶體陣列102包含記憶體胞元105之兩個層級且因此可被視為一3D記憶體陣列；然而，層級數並不限於兩個。各層級可經對準或定位使得記憶體胞元105可跨各層級彼此對準(完全地、重疊，或近似地)，從而形成一記憶體胞元堆疊145。在一些情況中，記憶體胞元堆疊145可包含鋪置於彼此頂部上同時兩者共用一存取線之多個自選擇記憶體胞元，如下文所闡釋。在一些情況中，自選擇記憶體胞元可為經組態以使用多層級儲存技術儲存一個以上資料位元之多層級自選擇記憶體胞元。
在一些實施例中，記憶體胞元105之各列連接至一存取線110，且記憶體胞元105之各行連接至一位元線115。存取線110及位元線115可實質上彼此垂直且可產生一記憶體胞元陣列。如圖1中所展示，一記憶體胞元堆疊145中之兩個記憶體胞元105可共用一共同導線(諸如一位元線115)。即，一位元線115可與上記憶體胞元105之底部電極及下記憶體胞元105之頂部電極電子通信。其他組態可行，例如，一第三層可與一下層共用一存取線110。一般而言，一個記憶體胞元105可定位於兩條導電線(諸如一存取線110及一位元線115)之相交點處。此相交點可被稱為一記憶體胞元之位址。一目標記憶體胞元105可為定位於一通電存取線110與位元線115之相交點處之一記憶體胞元105；即，存取線110及位元線115可經通電以便讀取或寫入在其等相交點處之一記憶體胞元105。與相同存取線110或位元線115電子通信(例如，連接至相同存取線110或位元線115)之其他記憶體胞元105可被稱為未標定記憶體胞元105。
如本文中所論述，電極可耦合至一記憶體胞元105及一存取線110或一位元線115。術語電極可係指一電導體，且在一些情況中，可用作至一記憶體胞元105之一電接觸件。一電極可包含在記憶體裝置100之元件或組件之間提供一導電路徑之一跡線、導線、導電線、導電層或類似者。在一些實施例中，一記憶體胞元105可包含定位於一第一電極與一第二電極之間的硫屬化物合金。該第一電極之一側可耦合至一存取線110且該第一電極之另一側耦合至該硫屬化物合金。另外，該第二電極之一側可耦合至一位元線115且該第二電極之另一側耦合至硫屬化物合金。第一電極與第二電極可為相同材料(例如，碳)或不同材料。
可藉由啟動或選擇存取線110及數位線115而對記憶體胞元 105執行操作(諸如讀取及寫入)。在一些實施例中，存取線110亦可被稱為字線110，且位元線115亦可被稱為數位線115。在不失理解或操作之情況下，對字線及位元線或其等類似物之引用可互換。啟動或選擇一字線110或一數位線115可包含施加一電壓至各自線。字線110及數位線115可由導電材料製成，諸如金屬(例如，銅(Cu)、鋁(Al)、金(Au)、鎢(W)、鈦(Ti))、金屬合金、碳、導電摻雜半導體，或其他導電材料、合金、化合物或類似者。
在一些架構中，一單元之邏輯儲存裝置(例如，一PCM胞元中之一暫存器、一FeRAM胞元中之一電容器)可藉由一選擇組件與數位線電隔離。字線110可連接至該選擇組件且可控制該選擇組件。例如，該選擇組件可為一電晶體且字線110可連接至該電晶體之閘極。啟動字線110導致一記憶體胞元105之電容器與其對應數位線115之間的一電連接或閉合電路。接著可存取數位線以讀取或寫入記憶體胞元105。在選擇一記憶體胞元105之後，可使用所得信號以判定經儲存之邏輯狀態。在一些情況中，一第一邏輯狀態可對應於無電流或非常小電流，而一第二邏輯狀態可對應於一有限電流。在一些情況中，一記憶體胞元105可包含具有兩個端子之一自選擇記憶體胞元且可不需要一單獨選擇組件。因而，該自選擇記憶體胞元之一個端子可電連接至一字線110且該自選擇記憶體胞元之另一端子可電連接至一數位線115。
存取記憶體胞元105可透過一列解碼器120及一行解碼器130加以控制。例如，一列解碼器120可自記憶體控制器140接收一列位址且基於該經接收之列位址啟動適當字線110。類似地，一行解碼器130可自記憶體控制器140接收一行位址且啟動適當數位線115。例如，記憶體 陣列102可包含標記為WL_1至WL_M之多個字線110及標記為DL_1至DL_N之多個數位線115，其中M及N取決於陣列大小。因此，藉由啟動一字線110及一數位線115(例如，WL_2及DL_3)，可存取在其等相交點處之記憶體胞元105。
在存取之後，可藉由感測組件125讀取或感測一記憶體胞元105以判定記憶體胞元105之經儲存狀態。例如，可施加一電壓至一記憶體胞元105(使用對應字線110及位元線115)且一所得電流之存在可取決於記憶體胞元105之所施加電壓及臨限電壓。在一些情況中，可施加一個以上電壓。此外，若一所施加電壓並未導致電流流動，則可施加其他電壓直至藉由感測組件125偵測一電流。藉由評估導致電流流動之電壓，可判定記憶體胞元105之經儲存邏輯狀態。在一些情況中，電壓可在量值上斜升直至偵測一電流流動。在其他情況中，可循序地施加預定電壓直至偵測一電流。同樣地，可將一電流施加至一記憶體胞元105且產生該電流之電壓之量值可取決於記憶體胞元105之電阻或臨限電壓。
在一些實施例中，可施加一系列預定電壓以判定儲存於一自選擇記憶體胞元中之三個或三個以上臨限電壓位準之一者。該等預定電壓位準可在量值上增加以偵測該自選擇記憶體胞元在線性模式中之一特定臨限電壓。替代性地，預定電壓位準可在量值上增加或減小以偵測自選擇記憶體胞元在二元搜尋模式中之一特定臨限電壓。預定電壓位準可具有與用於程式化自選擇記憶體胞元之一電壓相同之一極性。預定電壓位準可具有與用於程式化自選擇記憶體胞元之一電壓相反之一極性。預定電壓之一範圍可藉由自選擇記憶體胞元之臨限電壓之一範圍來判定。
感測組件125可包含各種電晶體或放大器以便偵測及放大 信號之一差異(此可被稱為鎖存)。接著可透過行解碼器130輸出記憶體胞元105之經偵測邏輯狀態作為輸出135。在一些情況中，感測組件125可為一行解碼器130或列解碼器120之部分。或者，感測組件125可連接至行解碼器130或列解碼器120或與行解碼器130或列解碼器120電子通信。圖1亦展示配置感測組件125-a(在虛線框中)之一替代選項。一般技術者將瞭解，感測組件可在不失去其功能目的之情況下與行解碼器或列解碼器相關聯。
可藉由類似地啟動相關字線110及數位線115而設定或寫入一記憶體胞元105且可將至少一邏輯值儲存於記憶體胞元105中。行解碼器130或列解碼器120可接受待寫入至記憶體胞元105之資料(例如，輸入/輸出135)。在包含硫屬化物合金之一自選擇記憶體胞元之情況中，一記憶體胞元105可藉由施加一程式化脈衝(例如，藉由修改該合金之一局部組合物)而經寫入以儲存資料。該程式化脈衝可取決於在該自選擇記憶體胞元處建立之一特定臨限電壓而具有各種形狀。此程序係在下文參考圖4至圖6更詳細論述。
在一些記憶體架構中，存取記憶體胞元105可使儲存之邏輯狀態降級或損毀儲存之邏輯狀態，且可執行重寫或再新操作以使原始邏輯狀態傳回至記憶體胞元105。例如，在DRAM中，電容器可在一感測操作期間部分或完全放電，從而破壞儲存之邏輯狀態。因此可在一感測操作之後重寫邏輯狀態。此外，啟動一單一字線110可導致列中之所有記憶體胞元放電；因此，可需要重寫列中之若干或所有記憶體胞元105。但在非揮發性記憶體(諸如自選擇記憶體、PCM、FeRAM或3D NAND記憶體)中，存取記憶體胞元105不會損毀邏輯狀態，且因此記憶體胞元105可不 需要在存取之後重寫。
記憶體控制器140可透過各種組件(例如，列解碼器120、行解碼器130及感測組件125)控制記憶體胞元105之操作(例如，讀取、寫入、重寫、再新、放電)。在一些情況中，列解碼器120、行解碼器130及感測組件125之一或多者可與記憶體控制器140共置。記憶體控制器140可產生列及行位址信號以便啟動所要字線110及數位線115。記憶體控制器140亦可產生及控制在記憶體裝置100之操作期間所使用之各種電壓或電流。例如，記憶體控制器140可基於對應於自選擇記憶體胞元之一所要邏輯狀態之一臨限電壓而判定自選擇記憶體胞元之該所要邏輯狀態及一程式化脈衝之一形狀，且將該程式化脈衝施加至自選擇記憶體胞元。一般而言，本文中所論述之一所施加電壓或電流之振幅、形狀、極性及/或持續時間可經調整或改變且可針對操作記憶體裝置100時所論述之各種操作而不同。此外，可同時存取記憶體陣列102內之一個、多個或所有記憶體胞元105；例如，可在其中將所有記憶體胞元105或記憶體胞元105之一群組設定為一單一邏輯狀態之一重設操作期間同時存取記憶體陣列102之多個或所有胞元。
圖2繪示根據本發明之實施例之支援一多層級自選擇記憶體裝置之一3D記憶體陣列202之一實例。記憶體陣列202可為參考圖1所描述之記憶體陣列102之部分之一實例。記憶體陣列202可包含定位於一基板204上方之記憶體胞元之一第一陣列或層疊205及位於第一陣列或層疊205之頂部上之記憶體胞元之第二陣列或層疊210。記憶體陣列202亦可包含字線110-a及字線110-b以及位元線115-a，其等可為如參考圖1所描述之字線110及位元線115之實例。第一層疊205及第二層疊210之記憶體胞元 各可具有一或多個自選擇記憶體胞元。儘管圖2中所包含之一些元件係用一數字指示符標記，其他對應元件並未標記，然其等係相同的或將理解為相似的，以試圖增大所描繪特徵之可見性及清晰度。
第一層疊205之自選擇記憶體胞元可包含第一電極215-a、硫屬化物合金220-a及第二電極225-a。另外，第二層疊210之自選擇記憶體胞元可包含一第一電極215-b、硫屬化物合金220-b及第二電極225-b。在一些實施例中，第一層疊205及第二層疊210之自選擇記憶體胞元可具有共同導電線使得各層疊205及210之對應自選擇記憶體胞元可共用如參考圖1所描述之位元線115或字線110。例如，第二層疊210之第一電極215-b及第一層疊205之第二電極225-a可耦合至位元線115-a使得位元線115-a由垂直相鄰之自選擇記憶體胞元共用。在一些實施例中，可添加一額外位元線(未展示)使得第二層疊210之第一電極215-b可與額外位元線耦合且第一層疊205之第二電極225-a可與位元線115-a耦合。該額外位元線可與位元線115-a電隔離(例如，藉由在額外位元線與位元線115-a之間具有一絕緣材料)。因此，在各層疊205及210可彼此獨立時，可分離第一層疊205及第二層疊210。
記憶體陣列202之架構可被稱為一交叉點架構，其中一記憶體胞元係形成於一字線與一位元線之間的一拓撲交叉點處，如圖2中所繪示。相較於其他記憶體架構，此一交叉點架構可以較低生產成本提供相對較高密度資料儲存。例如，該交叉點架構相較於其他架構可具有面積縮小且因此記憶體胞元密度增加之記憶體胞元。例如，相較於具有一6F2記憶體胞元面積之其他架構(諸如具有三端子選擇組件之架構)，該架構可具有一4F2記憶體胞元面積，其中F係最小特徵大小。例如，DRAM可使用 一電晶體(其係三端子裝置)作為用於各記憶體胞元之選擇組件且相較於交叉點架構可具有一更大記憶體胞元面積。
在一些架構(未展示)中，複數個字線可形成於平行於一基板之平行平面或階層上。該複數個字線可經組態以包含複數個孔以容許複數個位元線正交於字線之平面形成使得該複數個位元線之各者穿透一組垂直對準孔(例如，該等位元線相對於字線之平面及水平基板垂直安置)。包含儲存元件之記憶體胞元(例如，包含硫屬化物合金之自選擇記憶體胞元)可形成於字線與位元線之交叉處(例如，字線與位元線之間該組垂直對準孔中之空間)。以類似於本文中參考圖1所描述之一方式，可藉由選擇各自存取線(例如，一位元線及一字線)且施加電壓或電流脈衝而操作(例如，讀取及/或程式化)記憶體胞元(例如，包含硫屬化物合金之自選擇記憶體胞元)。
雖然圖2之實例展示兩個記憶體層疊，但其他組態亦可行。在一些實施例中，自選擇記憶體胞元之一單一記憶體層疊(其可被稱為二維記憶體陣列)可建構於一基板204上方。在一些實施例中，記憶體胞元之三個或四個記憶體層疊可以類似於一三維交叉點架構中之一方式組態。在一些實施例中，記憶體層疊之一或多者可包含包括硫屬化物合金220之自選擇記憶體胞元。例如，硫屬化物合金220可包含硫屬化物玻璃，舉例而言，諸如硒(Se)、碲(Te)、砷(As)、銻(Sb)、碳(C)、鍺(Ge)及矽(Si)之合金。在一些實施例中，主要具有硒(Se)、砷(As)及鍺(Ge)之硫屬化物合金可被稱為SAG合金。在一些實施例中，SAG合金可包含矽(Si)且此硫屬化物合金可被稱為SiSAG合金。在一些實施例中，硫屬化物玻璃可包含各呈原子或分子形式之額外元素，諸如氫(H)、氧(O)、氮(N)、氯 (Cl)或氟(F)。
在一些實施例中，包含硫屬化物合金220之一自選擇記憶體胞元可藉由使用一位元線115及一字線110將一程式化脈衝施加至該自選擇記憶體胞元而程式化以展現一特定臨限電壓。該特定臨限電壓(三個或三個以上臨限電壓位準之一者)可藉由修改硫屬化物合金220之一局部組合物而建立。硫屬化物合金220之局部組合物之此等修改可藉由本文中所描述之硫屬化物合金之一或多個元素之遷移而建立。在一些實施例中，硫屬化物合金之硒及/或其他元素可展現硫屬化物合金220內之一(若干)非均勻濃度輪廓，從而回應於所施加之程式化脈衝而修改硫屬化物合金220之一局部組合物。取決於預期用於自選擇記憶體胞元之一特定臨限電壓位準，程式化脈衝可具有各種形狀(例如，多個電壓或電流位準及持續時間)。
隨後，在一些實施例中，具有預定電壓之一系列讀取脈衝可使用位元線115及字線110施加至自選擇記憶體胞元。該等讀取脈衝之預定電壓位準可在量值上增加或減小以偵測自選擇記憶體胞元之特定臨限電壓。在一些實施例中，讀取脈衝之預定電壓可具有與用於程式化自選擇記憶體胞元之程式化脈衝之電壓相同之一極性。在一些實施例中，讀取脈衝之預定電壓可具有與用於程式化自選擇記憶體胞元之程式化脈衝之電壓相反之一極性。
圖3繪示根據本發明之實施例之支援一多層級自選擇記憶體裝置之記憶體胞元臨限電壓(VTH)分佈300之實例。一自選擇記憶體胞元可經組態以使用多層級儲存技術儲存包含多個資料位元之一邏輯狀態。在一些自選擇記憶體胞元中，硫屬化物合金可經修改以達成用於多層級儲存 之不同臨限電壓。當以此一方式修改該合金時，用於一邏輯狀態之確切電壓臨限值可根據一分佈自一預期值改變。VTH分佈300展示電壓臨限值可如何圍繞一自選擇記憶體胞元中之一中值改變。
VTH分佈300描繪依據一或多個記憶體胞元之臨限電壓(x軸)而變化之具有一特定VTH之記憶體胞元之數目(y軸)。在一些實施例中，自選擇記憶體胞元可包含如參考圖1及圖2所描述之硫屬化物合金。VTH分佈300可表示每胞元儲存至少兩位元之一多位階胞元操作方案。一VTH分佈310可展現一VTH中值VTH1。類似地，VTH分佈320、330及340可分別展現VTH中值VTH2、VTH3及VTH4。VTH分佈310、320、330及340各可分別表示每胞元儲存兩個位元之四個邏輯狀態(即，00、01、10及11)之一者。在一些實施例中，兩個分佈可具有一重疊部分且該兩個分佈之間可不存在明確分離。在一些實施例中，各分佈可未圍繞其中值VTH對稱。在一些實施例中，各分佈可展現不同範圍之VTH值。
一分佈(例如，VTH分佈310)之最高電壓與一相鄰分佈(例如，VTH分佈320)之最低電壓之間的一電壓差可被稱為一讀取窗(例如，讀取窗350)。在一些實施例中，一讀取窗可為正的或負的。在一些實施例中，一讀取窗可與相關聯於一讀取脈衝之一電壓位準有關。例如，施加至一自選擇記憶體胞元之一讀取脈衝之一電壓位準可落在一讀取窗(例如，讀取窗350)內以判定該自選擇記憶體胞元是否展現低於該讀取脈衝之電壓之一臨限電壓(例如，可為VTH分佈310之一部分之臨限電壓)或高於該讀取脈衝之電壓之一臨限電壓(例如，可為VTH分佈320、VTH分佈330或VTH分佈340之一部分之臨限電壓)。可基於在施加讀取脈衝之後是否開啟自選擇記憶體胞元(例如，自選擇記憶體胞元之VTH低於讀取脈衝之電壓)而進行 此判定。當自選擇記憶體胞元未開啟(例如，自選擇記憶體胞元之VTH高於讀取脈衝之電壓)時，讀取脈衝之電壓可增加至一值(例如，對應於讀取窗360或讀取窗370之一值)以判定可為VTH分佈320、330或340之一部分之自選擇記憶體胞元之特定VTH。
在一些實施例中，硫屬化物合金之一局部組合物之變動可產生自選擇記憶體胞元之不同VTH值(例如，VTH1、VTH2、VTH3或VTH4)。如圖4中所繪示之程式化脈衝形狀之變動可施加至自選擇記憶體胞元以藉由修改電場之一強度以遷移硫屬化物合金之一元素而產生硫屬化物合金之局部組合物之變動，同時可藉由流動通過該合金之一電流加熱該合金。
圖4繪示根據本發明之各項實施例之支援一多層級自選擇記憶體裝置之電脈衝400之實例。電脈衝400描繪施加至自選擇記憶體胞元之電壓或電流(y軸)相對於時間(x軸)之各種形狀。包含極性及振幅之變動之各種形狀可針對施加至自選擇記憶體胞元之一程式化脈衝而判定。一些以下實例出於圖解目的描述以電壓位準施加至自選擇記憶體胞元之程式化脈衝之各種形狀。應瞭解，可在不損失功能性之情況下類似地使用以電流位準施加至自選擇記憶體胞元之程式化脈衝之各種形狀。
脈衝410-a及410-b可被稱為矩形脈衝。脈衝410-a具有一正極性且可具有於期間維持一固定位準之電壓振幅V1或V2之一單一持續時間T1。一電壓V0可表示一脈衝基線且在一些實施例中可處於一第一電壓(例如，接地，虛擬接地，近似0V)。在一些實施例中，T1可為幾十奈秒(nsec)長，例如，20nsec至40nsec。在一些實施例中，V1可對應於流動通過一自選擇記憶體胞元之近似50微安(μA)之一電流位準，而V2對應於流動通過一自選擇記憶體胞元之近似100μA之一電流位準。在一些實施 例中，具有擁有一特定組合物之硫屬化物合金(例如，包含砷、鍺、硒或其等之任何組合之合金)之一自選擇記憶體胞元在接收具有V1之矩形脈衝410或具有V2之矩形脈衝410之後可不會展現臨限電壓之可觀差異。此硫屬化物合金之行為可歸因於其結晶結構且可需要矩形脈衝振幅之更顯著變化以起始該合金之一或多個元素之一空間輪廓分佈之可觀淨變化。
在一些實施例中，具有一經修改硫屬化物合金之一自選擇記憶體胞元可在施加具有V1之矩形脈衝410或具有V2之矩形脈衝410之後展現臨限電壓之可觀差異。此等修改可藉由憑藉添加本文中所列舉之一或多個元素改變硫屬化物合金中之原子之配置、類型或比率而完成。在一些實施例中，導致一自選擇記憶體胞元之一臨限電壓之一可觀差異之一電流位準可取決於該自選擇記憶體胞元之一實體大小、該自選擇記憶體胞元中所使用之硫屬化物合金，或其等之一組合而改變。
在一些實施例中，針對具有產生不同於脈衝410-a之一臨限電壓之硫屬化物合金之一自選擇記憶體胞元，可使用具有一負極性之脈衝410-b。脈衝410-b之一持續時間可與T1相同或不同。與脈衝410-b相關聯之電壓振幅-V1及-V2可與脈衝410-a之量值V1及V2相同或不同。換言之，脈衝410-b可具有與脈衝410-a相同之總體形狀(惟其極性除外)。如本文中所論述，施加至自選擇記憶體胞元之脈衝極性之反轉可反轉跨硫屬化物合金之一電場之一方向且可導致硫屬化物合金之一元素之一不同分佈(例如，經反轉)。
因此，自選擇記憶體胞元可在一讀取存取操作期間取決於自選擇記憶體胞元是否使用脈衝410-a或脈衝410-b程式化而展現一不同臨限電壓。另外，程式化脈衝振幅(例如，V1或V2)可增加或減小以進一步修 改硫屬化物合金之元素之分佈以不同地設定臨限電壓。因此，可藉由修改程式化脈衝之極性及振幅兩者而在自選擇記憶體胞元中儲存一個以上資料位元。在一些情況中，一程式化脈衝可包含一正極性部分及一負極性部分。例如，一程式化脈衝可包含脈衝410-a及410-b之一組合。
脈衝420-a及420-b可被稱為向下階梯形脈衝。在一些情況中，脈衝420-a及/或420-b可經修改為向上階梯形脈衝(未展示)。脈衝420-a具有於期間維持一正極性中之一固定位準之電壓振幅(例如，V3、V4、V5或V6)之一個以上持續時間(例如，四個持續時間T2a、T2b、T2c及T2d)。總持續時間T2可為該一個以上持續時間之一總和。在一些實施例中，T2可為幾十奈秒長，例如，20nsec至40nsec。因此，各持續時間(例如，T2a、T2b、T2c及T2d)可為近似5nsec至10nsec長。在一些實施例中，各持續時間可不同。在一些實施例中，近似50μA至100μA之一總電流位準可流動通過一自選擇記憶體胞元。
具有擁有一特定組合物之硫屬化物合金(例如，包含砷、鍺、硒或其等之任何組合之合金)之一自選擇記憶體胞元可在接收向下階梯形脈衝420-a或具有V2之矩形脈衝410-a以程式化該自選擇記憶體胞元之後展現臨限電壓之可觀差異。展現一不同臨限電壓之此硫屬化物合金之行為可歸因於該合金之一或多個元素之一空間輪廓分佈之一可觀淨變化。
該空間輪廓分佈之此等變化可在施加向下階梯形脈衝420-a時，至少部分歸因於跨合金之對應於持續時間T2a期間之電壓振幅V6之一較強電場(在與矩形脈衝410-a之電壓振幅V2相比時)而發生。在向下階梯形脈衝420-a之剩餘持續時間(例如，T2b、T2c及T2d)期間之電場可進一步促進一或多個元素之移動，同時流動通過硫屬化物合金之一電流可提供一 熱能以協助該一或多個元素之移動。
另外，可使用具有一負極性之脈衝420-b程式化自選擇記憶體胞元。脈衝420-b可具有與脈衝420-a相同之總體形狀(惟其極性除外)。如本文中所論述，脈衝420-b之相反極性可導致硫屬化物合金之一或多個元素之空間分佈之反轉，此繼而可產生一不同臨限電壓。因此，程式化脈衝之各種形狀(例如，一程式化脈衝之極性及振幅兩者)可用於使一特定硫屬化物合金展現不同臨限電壓以便儲存一個以上資料位元。在一些實施例中，與持續時間相關聯之固定電壓位準可增加或減小以建立自選擇記憶體胞元之一特定臨限電壓。在一些實施例中，一向上階梯形脈衝(未展示)可用於在一自選擇記憶體胞元中儲存一個以上資料位元。在一些情況中，一程式化脈衝可包含一正極性部分及一負極性部分。例如，一程式化脈衝可包含脈衝410-a、410-b、420-a、420-b之部分，或其等之一組合。
脈衝430-a及430-b可被稱為向上三角形脈衝。應瞭解，脈衝430-a可經修改為一向下三角形脈衝(未展示)。此一向下三角形脈衝可被視為脈衝420-a之一極端情況，其中增加持續時間之數目且減小各持續時間期間維持之各固定電壓位準之間的差異。在一些實施例中，脈衝430-a及430-b可包含其中電壓以連續性改變(例如，無階梯)之向上三角形脈衝(未展示)。在一些實施例中，一向上三角形脈衝可用作一讀取脈衝。
例如，當一向上三角形讀取脈衝施加至一自選擇記憶體胞元時，該自選擇記憶體胞元開啟(即，在該向上三角形讀取脈衝之電壓位準變得大於該自選擇記憶體胞元之一特定臨限電壓時)所花費之一持續時間可對應於自選擇記憶體胞元之特定臨限電壓。因此，藉由施加一向上三角形讀取脈衝及監測使自選擇記憶體胞元開啟所經過之一持續時間，判定 與自選擇記憶體胞元之一特定臨限電壓相關聯之一特定邏輯狀態係可行的。如本文中所論述，一程式化脈衝可在一正極性或一負極性中。一讀取脈衝可在一自選擇記憶體胞元之操作期間維持單一極性(正或負)。
可基於與儲存於自選擇記憶體胞元中之一邏輯狀態相關聯之最高臨限電壓而判定向上三角形讀取脈衝之一最大電壓位準(例如，V7)。可基於與儲存於自選擇記憶體胞元中之邏輯狀態相關聯之臨限電壓範圍(例如，參考圖3所描述之VTH分佈310至VTH分佈340)而判定與向上三角形讀取脈衝相關聯之一電壓位準範圍(例如，V7與V0之間的差)。可基於該電壓位準範圍及一程式化操作期間之臨限電壓放置之粒度而判定持續時間T3。在一些實施例中，可藉由將向上三角形讀取脈衝之一初始值(例如，V0)設定為一讀取窗(例如，讀取窗360)內之一電壓而修改與向上三角形讀取脈衝相關聯之電壓位準範圍以偵測所關注之臨限電壓分佈之一子集(例如，VTH分佈330及VTH分佈340)。類似地，可藉由將向上三角形讀取脈衝之最大電壓位準(例如，V7)設定為一讀取窗(例如，讀取窗350)內之一電壓而修改最大電壓位準以偵測臨限電壓分佈之一子集(例如，VTH分佈310)。
作為一實例，假定表示四個邏輯狀態之臨限電壓之總範圍保持相同，若一讀取窗相對較大(例如，圖3中之讀取窗350可相對較大以指示VTH分佈310及320可相對緊密圍繞其等中值電壓VTH1及VTH2)，則在與其中一讀取窗相對較小(例如，圖3中之讀取窗350可相對較小以指示VTH分佈310及320可相對較寬圍繞其等中值電壓VTH1及VTH2)之一情況相比時，脈衝430中之各固定電壓位準之間的差可相對較大且T3可相對較短。在一些情況中，一程式化脈衝可包含一正極性部分及一負極性部分。 例如，一程式化脈衝可包含脈衝410-a、410-b、420-a、420-b、430-a、430-b之部分，或其等之一組合。
脈衝440-a及440-b可表示經判定以產生包含特定種類之硫屬化物合金(例如，包含砷、鍺、硒、矽或其等之任何組合之合金)之一自選擇記憶體胞元之一特定臨限電壓之一程式化脈衝之形狀。在一些實施例中，類似於T1或T2，總持續時間T4可為幾十奈秒長，例如，20nsec至40nsec。電壓位準(例如，V8、V9或V10)可藉由該自選擇記憶體胞元之所要特定臨限電壓而判定。在T4期間流動通過自選擇記憶體胞元之總電流位準可自50μA改變至120μA，具有特定數目個中間值(例如，70μA及90μA)。各持續時間T4a、T4b、T4c可相等或不同。持續時間之數目可為如脈衝440-a中所繪示之三個或如脈衝410-a中所繪示般更小或如脈衝420-a中所繪示般更大。
在一些實施例中，一記憶體控制器可判定一自選擇記憶體胞元之一所要邏輯狀態及一對應臨限電壓，該所要邏輯狀態表示一個以上資料位元。該記憶體控制器可基於該自選擇記憶體胞元之臨限電壓判定一程式化脈衝之一極性及一振幅。該程式化脈衝之形狀之此判定可包含判定使用哪一極性及判定於期間維持一固定電壓振幅之一或多個持續時間或改變流動通過自選擇記憶體胞元之一電流位準以引起該程式化脈衝之形狀之變動。在一些情況中，一程式化脈衝可包含一正極性部分及一負極性部分。例如，一程式化脈衝可包含脈衝410-a、410-b、420-a、420-b、430-a、430-b、440-a、440-b之部分，或其等之一組合。
如本文中所繪示，一程式化脈衝之各種脈衝形狀可用於在一自選擇記憶體胞元中儲存一個以上資料位元。可需要一複雜脈衝形狀 (例如，脈衝420、脈衝440，或各種脈衝之一組合)以針對一給定硫屬化物合金建立兩個或兩個以上獨特臨限電壓分佈。相反地，一簡單脈衝形狀(例如，脈衝410)可用於針對另一硫屬化物合金建立兩個或兩個以上獨特臨限電壓分佈。如本文中所論述，用於設計一自選擇記憶體裝置之一特定硫屬化物合金之一選擇可包含其他考量，諸如該合金在一製程期間之一熱穩定性及一機械穩定性以及自選擇記憶體裝置之電特性(例如，一循環效能、隨時間之VTH穩定性、資料保持能力、在取消選擇偏壓下之一洩漏電流位準)，或其等之一組合。
圖5繪示根據本發明之各項實施例之支援一多層級自選擇記憶體裝置之硫屬化物合金之一成分之空間分佈500之圖式。該硫屬化物合金之該成分之空間分佈500可藉由在該自選擇記憶體胞元之一存取操作期間施加之一程式化脈衝而設定。空間分佈500可判定自選擇記憶體胞元之一臨限電壓且自選擇記憶體胞元之臨限電壓可判定儲存於自選擇記憶體胞元上之邏輯狀態。
圖式501繪示定位於一第一電極505與一第二電極515之間的硫屬化物合金510。硫屬化物合金510、第一電極505及第二電極515之複合堆疊可為參考圖2所繪示之自選擇記憶體裝置之一部分之一實例(例如，包含225-a、220-a及215-a之複合堆疊)。在一些實施例中，圖式501可繪示一特定硫屬化物合金中之一成分之一空間分佈。當自選擇記憶體裝置在無需經歷一電應力之情況下製造時，硫屬化物合金510之一均勻陰影可表示硫屬化物合金510內之該成分之一均勻分佈。儘管圖式501繪示一成分之一空間分佈以試圖增加所描繪特徵之可見性及清晰度，然本發明並不限於展現非均勻空間分佈之一單一成分。
第一電極505與第二電極515之間的硫屬化物合金510之一成分之一空間輪廓可表示為隨距第一電極505或第二電極515之距離而變化之成分之一濃度。該濃度可依指示硫屬化物合金510與第一電極505之間的一第一介面之軸525-a及指示硫屬化物合金510與第二電極515之間的一第二介面之軸525-b表示，如圖5中所繪示。當自選擇記憶體裝置在無需經歷一電應力之情況下製造時，一濃度輪廓520可表示成分之一均勻分佈。儘管圖5中所包含之一些元件係用一數字指示符標記，其他對應元件並未標記，然其等係相同的或將理解為相似的，以試圖增加所描繪特徵之可見性及清晰度。
一程式化脈衝可施加至硫屬化物合金510以程式化自選擇記憶體胞元。該程式化脈衝可為參考圖4所繪示之各種脈衝形狀之一者。該程式化脈衝可使用介於電連接至一存取線(例如，如參考圖2所繪示之位元線115-a)之第一電極505與電連接至另一存取線(例如，如參考圖2所繪示之字線110-a)之第二電極515之間的一電壓差施加至硫屬化物合金510。替代性地，程式化脈衝可使用自電連接至一存取線(例如，如參考圖2所繪示之位元線115-a)之第一電極505流動至電連接至另一存取線(例如，如參考圖2所繪示之字線110-a)之第二電極515之一電流施加至硫屬化物合金510或反之亦然。
程式化脈衝之極性可判定兩個電極之哪一者相對於另一電極採用一較高電位位準且因此可導致硫屬化物合金510之一元素之一不同空間輪廓。當針對一程式化脈衝實施兩個極性時，一自選擇記憶體裝置之一周邊電路可經設計以產生兩個極性之程式化脈衝之各種形狀。在一些實施例中，一讀取脈衝可依類似於該程式化脈衝之一方式藉由選擇電連接至 電極505及515之存取線(例如，如參考圖2所繪示之位元線115-a及字線110-a)之一組合而施加至硫屬化物合金510。在一些實施例中，該讀取脈衝可具有單一極性。
當一程式化脈衝施加至硫屬化物合金510時，可歸因於第一電極505與第二電極515之間的電位差而跨硫屬化物合金510建立一電場，且一電流可流動通過硫屬化物合金510。在該電場之影響下，硫屬化物合金510之可採用離子之一形式之一成分(其亦可被稱為一元素或一部分)可朝向第一電極505或第二電極515遷移。
(例如，同時地或另外地)流動通過硫屬化物合金510之一電流可歸因於硫屬化物合金510可展現之一電阻而加熱硫屬化物合金510。此加熱可幫助或促進在電場下之硫屬化物合金510中之離子移動。因此，硫屬化物合金510內之一成分之空間分佈之一非均勻、不對稱輪廓可回應於施加程式化脈衝至硫屬化物合金510而產生。此外，如參考圖4所繪示，程式化脈衝之各種形狀(例如，極性變動及振幅變動兩者)可藉由修改電場之一方向及一量值以及加熱之一強度而產生該成分之空間分佈之各種輪廓。此非均勻、不對稱空間分佈可導致硫屬化物合金510之組合物之局部變動。在一些實施例中，硫屬化物合金510之組合物之此等局部變動可導致硫屬化物合金510之電阻率之局部變動。
圖5中亦繪示藉由圖式501-a、501-b、501-c及501-d表示之硫屬化物合金510之四個不同狀態。例如，硫屬化物合金510之一非均勻陰影可表示回應於施加一程式化脈衝而建立之硫屬化物合金510之一成分之一非均勻空間分佈。換言之，在與一較淺陰影區域比較時，一較深陰影區域可指示硫屬化物合金510之具有該成分之一較高濃度之一部分。相 應地，濃度輪廓520-a、520-b、520-c及520-d可表示依據第一電極505與第二電極515之間的距離而變化之硫屬化物合金510之一成分之非均勻空間分佈。該等濃度輪廓可為線性或非線性的，如圖5中所繪示。應瞭解，陰影及輪廓可取決於所施加之程式化脈衝之極性而反轉(例如，在與圖式501-c比較時之圖式501-a，或在與濃度輪廓520-d比較時之濃度輪廓520-b)。亦應瞭解，可藉由施加具有如參考圖4所描述之不同形狀之程式化脈衝而獲得額外濃度輪廓(圖5中未展示)。該等額外濃度輪廓可具有一中間位準之濃度梯度或比圖5中所繪示之濃度輪廓更陡之一濃度輪廓。因而，本發明並不限於圖5中所描繪之具有四個不同濃度輪廓之闡釋性實例。
各圖式501-a、501-b、501-c或501-d可與施加至硫屬化物合金510之一特定程式化脈衝相關聯。例如，圖式501-a可表示在施加具有電壓振幅V1之脈衝410-a之後在硫屬化物合金之一成分之一濃度輪廓方面之硫屬化物合金510之一狀態，而圖式501-b可表示在施加具有電壓振幅V2之脈衝410-a之後在硫屬化物合金之該成分之一濃度輪廓方面之硫屬化物合金510之一狀態。另外，圖式501-c可表示在施加具有電壓振幅-V1之脈衝410-b之後在硫屬化物合金之該成分之一濃度輪廓方面之硫屬化物合金510之一狀態，而圖式501-d可表示在施加具有電壓振幅-V2之脈衝410-b之後在硫屬化物合金之該成分之一濃度輪廓方面之硫屬化物合金510之一狀態。其他形式之程式化脈衝(例如，如圖4中所繪示之脈衝420或脈衝440)可結合以硫屬化物合金510之一成分之一特定非均勻濃度輪廓為目標之脈衝極性及總電壓(或電流)振幅之變動或一特定局部組合物變動，或硫屬化物合金510內之一特定局部電阻率變動(其繼而可產生自選擇記憶體胞元之一特定臨限電壓)一起使用。
硫屬化物合金510之一成分之一特定非均勻、不對稱濃度輪廓可對應於在施加一讀取脈衝時包含硫屬化物合金510之自選擇記憶體裝置之一特定臨限電壓。如本文中所描述，包含非晶硫屬化物合金之一記憶體胞元(例如，自選擇記憶體胞元)可具有與其相關聯之一臨限電壓，即，可觀量之電流可在所施加之讀取電壓超過該臨限電壓之後流動。因此，若所施加之讀取電壓小於自選擇記憶體胞元之臨限電壓，則無可觀量之電流可流動。在一些實施例中，可藉由如參考圖1所描述之感測組件125感測電流流動或無電流流動以讀取選定之自選擇記憶體胞元中之經儲存資訊。在一些實施例中，臨限行為可取決於一特定成分之一局部濃度，或一局部組合物，或硫屬化物合金510之一局部電阻率。在一些實施例中，一自選擇記憶體裝置之一特定臨限電壓可基於在第一電極505或第二電極515處或附近硫屬化物合金510之一成分之一濃度而判定。因此，藉由圖式501-a、501-b、501-c及501-d以硫屬化物合金510之一成分之濃度輪廓表示之硫屬化物合金510之四個不同狀態可表示該自選擇記憶體裝置之四個特定臨限電壓(例如，VTH1、VTH2、VTH3及VTH4，如圖6中所繪示)，因此表示每胞元儲存兩個位元之一多位階胞元組態。藉由圖式501-a、501-b、501-c及501-d表示之硫屬化物合金510之該等狀態之各者可表示四個不同邏輯狀態00、01、10及11之一者。亦應瞭解，額外邏輯狀態(例如，四個以上邏輯狀態00、01、10及11)可藉由施加如參考圖4所描述之具有不同形狀之程式化脈衝而獲得。例如，藉由修改施加至自選擇記憶體胞元之程式化脈衝形狀，自選擇記憶體胞元之臨限電壓(未展示)之八個不同分佈可適用於表示儲存於自選擇記憶體胞元中之三個資訊位元。
當一記憶體控制器判定一程式化脈衝之一形狀以便獲得一 自選擇記憶體胞元之一特定臨限電壓時，該記憶體控制器可基於該自選擇記憶體胞元之一目前狀態及該自選擇記憶體胞元之所要特定臨限電壓而判定該程式化脈衝之極性及振幅。例如，具有V1之矩形脈衝410-a可足以使一自選擇記憶體胞元在該自選擇記憶體胞元目前展現一臨限電壓VTH1之情況下產生VTH2。然而，具有-V2之矩形脈衝410-b可用於相同自選擇記憶體胞元以產生VTH4。替代性地，可針對其中(例如)一自選擇記憶體胞元之一邏輯狀態自一邏輯狀態00(例如，VTH1)改變至一邏輯狀態11(例如，VTH4)或自一邏輯狀態10(例如，VTH3)改變至邏輯狀態11(例如，VTH4)之不同情況判定具有不同極性及振幅之脈衝440之不同形狀。
圖6繪示根據本發明之各項實施例之支援一多層級自選擇記憶體裝置之一臨限電壓對一程式化電流(VTH-IPROG)曲線圖600之一實例。該自選擇記憶體裝置可包含可為包含如參考圖5所繪示之一第一電極505及一第二電極515或如參考圖2所繪示之一第一電極215-a及一第二電極225-a之複合堆疊之一部分之硫屬化物合金510。在VTH-IPROG曲線圖600中，以垂直軸(即，y軸)表示依據水平軸(即，x軸)中之與一程式化脈衝相關聯之一電流而變化之一自選擇記憶體裝置之臨限電壓。應瞭解，在不偏離本發明之範疇之情況下，電流方向可相反(例如，I3及I4沿著一正方向且I1及I2沿著一負方向)。在圖6中，藉由圖式501-a、501-b、501-c及501-d以及VTH分佈300表示之硫屬化物合金510之四個不同狀態並列。VTH-IPROG曲線圖600可表示每胞元儲存兩個位元之一自選擇記憶體裝置之如藉由四個可區分臨限電壓分佈(各對應於00、01、10或11之一邏輯狀態)表示之四個邏輯狀態。圍繞一特定邏輯狀態之一中值VTH(例如，邏輯狀態00之VTH1)之變動可表示歸因於實際程式化電流及所得VTH值之波動之臨限電 壓之波動。
一程式化電流IPROG之極性之一變化可對應於一自選擇記憶體胞元中之臨限電壓之一變化。此外，一程式化電流IPROG在一個方向上之增加或減小可對應於該自選擇記憶體胞元之一臨限電壓之增加或減小。例如，當一程式化脈衝(例如，引起一電流I3流動通過硫屬化物合金510之一程式化脈衝)施加至自選擇記憶體胞元時，自選擇記憶體胞元可展現對應於VTH1之一臨限電壓。當一程式化脈衝(例如，引起一電流I4流動通過硫屬化物合金510之一程式化脈衝)施加至自選擇記憶體裝置時，自選擇記憶體裝置可展現對應於VTH2之一臨限電壓。臨限電壓之此增加可歸因於如參考圖5所繪示之在圖式501-a與圖式501-b之間的電極處或附近之一成分之不同濃度輪廓，因此硫屬化物合金之不同局部組合物或藉由增加之程式化電流IPROG建立之硫屬化物合金之不同局部電阻率。另外，當具有一相反極性之一程式化脈衝(例如，引起一電流I2在相反方向上流動通過硫屬化物合金510之一程式化脈衝)施加至自選擇記憶體胞元時，自選擇記憶體胞元可展現對應於VTH3之一臨限電壓。自選擇記憶體胞元之臨限電壓之此增加可歸因於如參考圖5所繪示之在圖式501-a與圖式501-c之間的一成分之濃度輪廓之反轉。可藉由使用較小步驟調整程式化電流位準而實施四個以上臨限電壓位準。例如，極性與I3及I4相同但具有中間振幅(例如，大於I3但小於I4)之程式化脈衝可導致一成分之不同濃度輪廓及/或局部濃度，其等各以未展示之不同臨限電壓(例如，大於VTH1但小於VTH2之臨限電壓)為特徵。
因此，如藉由其極性及振幅判定之一程式化脈衝之形狀可經修改以產生跨硫屬化物合金510之電場之一不同強度及一不同方向。電 場之不同強度及方向可變更硫屬化物合金510之一成分之一空間分佈。換言之，該程式化脈衝之形狀可經修改以達到一自選擇記憶體胞元中之一特定臨限電壓以實現一多位階胞元操作。應瞭解，圖6之實例繪示使用四個不同邏輯狀態每胞元儲存兩個位元之一多位階胞元方案，然而本發明並不限於每胞元兩個位元。
圖7展示根據本發明之實施例之支援一多層級自選擇記憶體裝置之一記憶體陣列705的一方塊圖700。記憶體陣列705可被稱為一電子記憶體設備，且可為如本文中所描述之一記憶體裝置100之一組件之一實例。
記憶體陣列705可包含一或多個記憶體胞元710、一記憶體控制器715、一字線720、一參考組件730、一感測組件735、一數位線740及一鎖存器745。此等組件可彼此電子通信且可執行本文中所描述之功能之一或多者。在一些情況中，記憶體胞元710可包含自選擇記憶體胞元。在一些情況中，記憶體控制器715可包含一偏壓組件750及一時序組件755。在一些情況中，一感測組件735可用作參考組件730。在其他情況中，參考組件730可為選用的。又，圖7展示配置一感測組件736、一鎖存器746、及一參考組件731(在虛線框中)之一替代示意性選項。感測組件736可與記憶體控制器715、字線720、鎖存器746及參考線761電子通信。一感測控制線766可與感測組件736及記憶體控制器715電子通信。一般技術者將瞭解，感測組件及相關聯組件(即，鎖存器及參考組件)可在不失去其等功能目的之情況下與一行解碼器或一列解碼器相關聯。
記憶體控制器715可與字線720、數位線740及感測組件735(其等可為參考圖1及圖2所描述之字線110、數位線115及感測組件125之 實例)電子通信。記憶體陣列705之組件可彼此電子通信且可執行參考圖1至圖6所描述之功能之態樣。在一些情況中，參考組件730、感測組件735及鎖存器745可為記憶體控制器715之組件。
在一些實施例中，數位線740與感測組件735及一自選擇記憶體胞元710電子通信。自選擇記憶體胞元710可用一邏輯狀態(例如，一第一、第二或第三邏輯狀態)寫入。字線720可與記憶體控制器715及自選擇記憶體胞元710電子通信。感測組件735可與記憶體控制器715、數位線740、鎖存器745及參考線760電子通信。參考組件730可與記憶體控制器715及參考線760電子通信。一感測控制線765可與感測組件735及記憶體控制器715電子通信。除了上文未列出之組件外，此等組件亦可經由其他組件、連接件或匯流排與記憶體陣列705內部及外部兩者之其他組件電子通信。
記憶體控制器715可經組態以藉由施加電壓至字線720、或數位線740而啟動該等各種節點。例如，偏壓組件750可經組態以施加一電壓以操作自選擇記憶體胞元710以讀取或寫入自選擇記憶體胞元710，如本文中所描述。在一些情況中，記憶體控制器715可包含如本文中所描述之一列解碼器、一行解碼器或兩者。此可使記憶體控制器715能夠存取如參考圖1所繪示之一或多個自選擇記憶體胞元105。偏壓組件750亦可提供電壓至參考組件730以便產生用於感測組件735之一參考信號。此外，偏壓組件750可提供用於感測組件735之操作之電壓。
在一些實施例中，記憶體控制器715可使用時序組件755執行其操作。例如，時序組件755可控制各種字線選擇或位元線偏壓之時序，包含用於執行本文中所論述之記憶體功能(諸如讀取及寫入)之切換及 電壓施加之時序。在一些情況中，時序組件755可控制偏壓組件750之操作。
參考組件730可包含用以產生用於感測組件735之一參考信號之各種組件。參考組件730可包含經組態以產生一參考信號之電路。在一些情況中，參考組件730可使用其他自選擇記憶體胞元105實施。感測組件735可比較(透過數位線740)來自自選擇記憶體胞元710之一信號與來自參考組件730之一參考信號。在判定邏輯狀態之後，感測組件接著可將輸出儲存於鎖存器745中，在鎖存器745中可根據一電子裝置(記憶體陣列705係其之一部分)之操作使用該輸出。感測組件735可包含與鎖存器745及自選擇記憶體胞元710電子通信之一感測放大器。
記憶體控制器715及/或其各種子組件中之至少一些子組件可實施於硬體、藉由一處理器執行之軟體、韌體或其等之任何組合中。若實施於藉由一處理器執行之軟體中，則記憶體控制器715及/或其各種子組件中之至少一些子組件之功能可藉由一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件，或經設計以執行本發明中所描述之功能之其等之任何組合而執行。記憶體控制器715及/或其各種子組件中之至少一些子組件可實體定位於各種位置處，包含經分佈使得功能之部分藉由一或多個實體裝置實施於不同實體位置處。在一些實施例中，記憶體控制器715及/或其各種子組件中之至少一些子組件可為根據本發明之各項實施例之一分離及相異組件。在其他實例中，記憶體控制器715及/或其各種子組件中之至少一些子組件可與一或多個其他硬體組件組合，該等硬體組件包含(但不限於)：一I/O組件、一收發器、一 網路伺服器、另一運算裝置、本發明中所描述之一或多個其他組件，或根據本發明之各項實施例之其等之一組合。
記憶體控制器715可：判定一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；基於該自選擇記憶體胞元之該所要邏輯狀態判定一程式化脈衝之一極性及一振幅；及基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元。
記憶體控制器715亦可：識別具有複數個電壓及單一極性之一讀取脈衝；基於識別該讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元；基於施加該讀取脈衝而偵測該自選擇記憶體胞元之一臨限電壓；及基於偵測該自選擇記憶體胞元之該臨限電壓而判定該自選擇記憶體胞元之一邏輯狀態，該邏輯狀態表示一個以上資料位元。
記憶體控制器715亦可：判定包含硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態；基於該自選擇記憶體胞元之該所要臨限電壓判定一程式化脈衝之一極性及一振幅；及藉由基於判定該程式化脈衝之該極性及該振幅將該程式化脈衝施加至該自選擇記憶體胞元而變更該硫屬化物合金之至少一部分之一空間分佈，其中該自選擇記憶體胞元之該所要臨限電壓係基於該硫屬化物合金之該至少一部分之該空間分佈。
記憶體控制器715亦可：判定包含硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位 元；基於該自選擇記憶體胞元之該所要邏輯狀態判定一程式化脈衝之一形狀；及基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至該自選擇記憶體胞元。
圖8展示根據本發明之實施例之支援一多層級自選擇記憶體裝置之一記憶體控制器815之一方塊圖800。記憶體控制器815可為參考圖7及圖9所描述之一記憶體控制器715及915之態樣之一實例。記憶體控制器815可包含一偏壓組件820、一時序組件825、一程式化組件830及一讀取組件835。此等模組之各者可彼此直接或間接通信(例如，經由一或多個匯流排)。
在一些實施例中，偏壓組件820可：基於判定程式化脈衝之極性及振幅而將程式化脈衝施加至自選擇記憶體胞元；基於加熱硫屬化物合金而起始介於硫屬化物合金之第一側與硫屬化物合金之第二側之間的硫屬化物合金之至少一部分之一淨移動；基於將程式化脈衝施加至自選擇記憶體胞元而產生該至少一部分在電場下之一淨移動以變更硫屬化物合金之局部組合物。
在一些實施例中，偏壓組件820可：基於識別一讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元；藉由基於判定程式化脈衝之極性及振幅將該程式化脈衝施加至該自選擇記憶體胞元而變更硫屬化物合金之至少一部分之一空間分佈，其中該自選擇記憶體胞元之所要臨限電壓係基於硫屬化物合金之該至少一部分之一空間分佈。
在一些實施例中，偏壓組件820可：基於判定程式化脈衝之形狀而將程式化脈衝施加至自選擇記憶體胞元；使用在施加程式化脈衝時之至少一持續時間期間在電場下流動通過自選擇記憶體胞元之一電流加 熱硫屬化物合金；基於產生該電流加熱硫屬化物合金；或基於流動通過自選擇記憶體胞元之一電流而起始硫屬化物合金之一溫度變化。
在一些情況中，將程式化脈衝施加至自選擇記憶體胞元可包含基於程式化脈衝之極性及振幅使用跨硫屬化物合金之一電場起始硫屬化物合金之至少一部分之淨移動。在一些情況中，將程式化脈衝施加至自選擇記憶體胞元可包含藉由基於程式化脈衝之極性及振幅建立跨硫屬化物合金之至少一部分之一電場及加熱(例如，同時加熱)硫屬化物合金而修改硫屬化物合金之局部組合物。在一些情況中，自選擇記憶體胞元可包含一第一電極與硫屬化物合金之一第一側之間的一第一介面及一第二電極與硫屬化物合金之一第二側之間的一第二介面，且其中將程式化脈衝施加至自選擇記憶體胞元進一步包含：產生流動通過硫屬化物合金之一電流。
在一些實施例中，時序組件825可設定在一或多個持續時間期間維持之具有一第一極性之程式化脈衝之一電流振幅。在一些情況中，判定程式化脈衝之形狀可包含判定於期間維持具有一第一極性之一固定電壓振幅之一或多個持續時間。
在一些實施例中，程式化組件830可：判定一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；改變程式化脈衝之形狀以改變在將程式化脈衝施加至自選擇記憶體胞元時之各持續時間期間跨硫屬化物合金之至少一部分之一電場之一強度、或一方向或兩者。
在一些實施例中，程式化組件830可：基於自選擇記憶體胞元之一目前狀態及自選擇記憶體胞元之所要邏輯狀態而判定程式化脈衝 之極性，其中自選擇記憶體胞元之所要邏輯狀態與一臨限電壓分佈相關聯且自選擇記憶體胞元之臨限電壓分佈係至少部分基於硫屬化物合金之一局部組合而設定；設定在一或多個持續時間期間維持之具有一極性之程式化脈衝之一電壓振幅；設定在該一或多個持續時間期間與一第一電極相關聯之程式化脈衝之一電流振幅；基於自選擇記憶體胞元之一當前邏輯狀態及自選擇記憶體胞元之所要邏輯狀態而判定程式化脈衝之極性或振幅，其中該極性及該振幅定義程式化脈衝之一形狀。
在一些實施例中，程式化組件830可：識別具有複數個電壓及單一極性之一讀取脈衝；使用具有與該讀取脈衝相同之一極性之一程式化脈衝程式化自選擇記憶體胞元；基於自選擇記憶體胞元之所要邏輯狀態判定一程式化脈衝之一極性及一振幅。
在一些實施例中，程式化組件830可判定包含硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態。
在一些實施例中，程式化組件830可：基於自選擇記憶體胞元之所要臨限電壓判定一程式化脈衝之一極性及一振幅；基於在自選擇記憶體胞元之一第一介面處之硫屬化物合金之至少一部分之一濃度而設定自選擇記憶體胞元之所要臨限電壓。
在一些實施例中，程式化組件830可：判定包含硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；基於該自選擇記憶體胞元之該所要邏輯狀態判定一程式化 脈衝之一形狀；使用具有不同於讀取脈衝之一極性之一程式化脈衝程式化該自選擇記憶體胞元。
在一些情況中，判定程式化脈衝之極性及振幅可包含基於自選擇記憶體胞元之一目前狀態及自選擇記憶體胞元之所要邏輯狀態而設定程式化脈衝之極性。
在一些實施例中，讀取組件835可基於施加讀取脈衝而偵測自選擇記憶體胞元之一臨限電壓且基於偵測自選擇記憶體胞元之該臨限電壓而判定自選擇記憶體胞元之一邏輯狀態，該邏輯狀態表示一個以上資料位元。
圖9展示根據本發明之實施例之包含支援一多層級自選擇記憶體裝置之一裝置905之一系統900之一圖式。裝置905可為如本文中(例如，參考圖1)所描述之記憶體裝置100之組件之一實例或包含記憶體裝置100之組件。裝置905可包含用於雙向語音及資料通信之組件，包含用於傳輸及接收通信之組件，包含一記憶體控制器915、記憶體胞元920、一基本輸入/輸出系統(BIOS)組件925、一處理器930、一I/O控制器935及一周邊組件940。此等組件可經由一或多個匯流排(例如，匯流排910)電子通信。
記憶體胞元920可儲存(例如，呈一邏輯狀態之形式之)資訊，如本文中所描述。在一些實施例中，記憶體胞元920可包含包括一自選擇記憶體胞元之一交叉點記憶體陣列。記憶體控制器915可與該交叉點陣列耦合且可操作以執行如上文參考圖8所描述之存取操作(例如，程式化或讀取)。在一些實施例中，記憶體控制器915可包含產生程式化脈衝之極性之一周邊電路。在一些實施例中，交叉點記憶體陣列可包含各包括硫屬 化物合金之自選擇記憶體胞元之兩個或兩個以上層疊，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接。在一些實施例中，自選擇記憶體胞元可具有與該第一電極介接之硫屬化物合金之第一側之一第一區域及與該第二電極介接之硫屬化物合金之第二側之一第二區域。
BIOS組件925係包含操作為韌體之BIOS之一軟體組件，其可初始化及運行各種硬體組件。BIOS組件925亦可管理一處理器與各種其他組件(例如，周邊組件、輸入/輸出控制組件等)之間的資料流。BIOS組件925可包含儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。
處理器930可包含一智慧硬體裝置(例如，一通用處理器、一DSP、一中央處理單元(CPU)、一微控制器、一ASIC、一FPGA、一可程式化邏輯裝置、一離散閘或電晶體邏輯組件、一離散硬體組件或其等之任何組合)。在一些情況中，處理器930可經組態以使用一記憶體控制器操作一記憶體陣列。在其他情況中，一記憶體控制器可整合至處理器930中。處理器930可經組態以執行儲存於一記憶體中之電腦可讀指令以執行各種功能(例如，支援一多層級自選擇記憶體裝置之功能或任務)。
I/O控制器935可管理用於裝置905之輸入及輸出信號。I/O控制器935亦可管理未整合至裝置905中之週邊設備。在一些情況中，I/O控制器935可表示至一外部週邊設備之一實體連接件或埠。在一些情況中，I/O控制器935可利用一作業系統，諸如iOS®、ANDROID®、MS-DOS®、MS-WINDOWS®、OS/2®、UNIX®、LINUX®或另一已知作業系統。在其他情況中，I/O控制器935可表示一數據機、一鍵盤、一滑鼠、 一觸控螢幕或一類似裝置或與其等互動。在一些情況中，I/O控制器935可實施為一處理器之部分。在一些情況中，一使用者可經由I/O控制器935或經由藉由I/O控制器935控制之硬體組件與裝置905互動。
周邊組件940可包含任何輸入或輸出裝置，或用於此等裝置之一介面。實例可包含：磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列或並列埠或周邊卡插槽(諸如周邊組件互連件(PCI)或加速圖形埠(AGP)插槽)。
輸入裝置945可表示在裝置905外部之提供輸入至裝置905或其組件之一裝置或信號。此可包含一使用者介面或與其他裝置介接或介於其他裝置之間的一介面。在一些情況中，輸入裝置945可藉由I/O控制器935管理，且可經由周邊組件940與裝置905互動。
輸出裝置950亦可表示在裝置905外部之經組態以自裝置905或其組件之任一者接收輸出之一裝置或信號。輸出裝置950之實例可包含一顯示器、音訊揚聲器、一印刷裝置、另一處理器或印刷電路板等。在一些情況中，輸出裝置950可為經由(若干)周邊組件940與裝置905介接之一周邊元件。在一些情況中，輸出裝置950可藉由I/O控制器935管理。
裝置905之組件可包含經設計以執行其等功能之電路。此可包含經組態以實行本文中所描述之功能之各種電路元件，例如，導電線、電晶體、電容器、導體、電阻器、放大器或其他作用或非作用元件。裝置905可為一電腦、一伺服器、一膝上型電腦、一筆記本電腦、一平板電腦、一行動電話、一可穿戴電子裝置、一個人電子裝置或類似者。或者，裝置905可為此一裝置之一部分或態樣。
圖10展示繪示根據本發明之實施例之用於一多層級自選擇 記憶體裝置之一方法1000的一流程圖。方法1000之操作可藉由如本文中所描述之一記憶體裝置100或其組件實施。例如，方法1000之操作可藉由如參考圖1及圖7至圖9所描述之一記憶體控制器執行。在一些實施例中，記憶體裝置100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體裝置100可使用專用硬體執行下文所描述之功能之態樣。
在方塊1005，記憶體裝置100可判定一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元。方塊1005之操作可根據本文中所描述之方法執行。在某些實例中，方塊1005之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1010，記憶體裝置100可至少部分基於自選擇記憶體胞元之所要邏輯狀態而判定一程式化脈衝之一極性及一振幅。方塊1010之操作可根據本文中所描述之方法執行。在某些實例中，方塊1010之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1015，記憶體裝置100可至少部分基於判定程式化脈衝之極性及振幅而將程式化脈衝施加至自選擇記憶體胞元。方塊1015之操作可根據本文中所描述之方法執行。在某些實例中，方塊1015之操作之態樣可藉由如參考圖7至圖9所描述之一偏壓組件來執行。
在一些情況中，方法1000亦可包含：判定一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一極性及一振幅；及至少部分基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元。在一些情況中，自選擇記憶體胞 元包括硫屬化物合金，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，其中自選擇記憶體胞元之所要邏輯狀態係與一臨限電壓分佈相關聯且自選擇記憶體胞元之臨限電壓分佈係至少部分基於硫屬化物合金之一局部組合物而設定。
在一些情況中，將程式化脈衝施加至自選擇記憶體胞元可包含藉由基於程式化脈衝之極性及振幅建立跨硫屬化物合金之至少一部分之一電場及加熱(例如，同時加熱)硫屬化物合金而修改硫屬化物合金之局部組合物。在一些情況中，硫屬化物合金之至少一部分包含矽(Si)、硒(Se)、砷(As)或鍺(Ge)，且方法1000可包含至少部分基於將程式化脈衝施加至自選擇記憶體胞元而產生該至少一部分在電場下之一淨移動以變更硫屬化物合金之局部組合物。
在一些情況中，程式化脈衝包括施加至自選擇記憶體胞元之一電壓差或流動通過自選擇記憶體胞元之一電流。在一些情況中，方法1000可包含至少部分基於自選擇記憶體胞元之一目前狀態及自選擇記憶體胞元之所要邏輯狀態而判定程式化脈衝之極性。在一些情況中，方法1000可包含設定在一或多個持續時間期間維持之具有一極性之程式化脈衝之一電壓振幅或設定在一或多個持續時間期間與一第一電極相關聯之程式化脈衝之一電流振幅。在一些情況中，方法1000可包含基於自選擇記憶體胞元之一當前邏輯狀態及自選擇記憶體胞元之所要邏輯狀態而判定程式化脈衝之極性或振幅，其中該極性及該振幅定義程式化脈衝之一形狀。
在一些情況中，程式化脈衝可包含具有一第一極性之一第一電壓振幅、具有該第一極性之一第二電壓振幅、具有一第二極性之該第一電壓振幅或具有該第二極性之該第二電壓振幅。在一些情況中，程式化 脈衝可包含自一第一電極流動之一電流之一第一電流振幅、自該第一電極流動之一電流之一第二電流振幅、流動至該第一電極之一電流之該第一電流振幅，或流動至該第一電極之一電流之該第二電流振幅。
在一些實施例中，描述用於一多層級自選擇記憶體裝置之一設備。該設備可包含：用於判定一自選擇記憶體胞元之一所要邏輯狀態之構件，該所要邏輯狀態表示一個以上資料位元；用於至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一極性及一振幅之構件；及用於至少部分基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元之構件。
在一些情況中，設備可包含用於藉由至少部分基於程式化脈衝之極性及振幅建立跨硫屬化物合金之至少一部分之一電場及加熱硫屬化物合金(例如，同時加熱)而修改硫屬化物合金之局部組合物之構件。在一些情況中，設備可包含用於至少部分基於將程式化脈衝施加至自選擇記憶體胞元而產生該至少一部分在該電場下之一淨移動以變更硫屬化物合金之局部組合物之構件，其中硫屬化物合金之至少一部分包含矽(Si)、硒(Se)、砷(As)或鍺(Ge)。
在一些情況中，設備可包含用於至少部分基於自選擇記憶體胞元之一目前狀態及自選擇記憶體胞元之所要邏輯狀態而判定程式化脈衝之極性之構件。在一些情況中，設備可包含用於設定在一或多個持續時間期間維持之具有一極性之程式化脈衝之一電壓振幅或設定在該一或多個持續時間期間與一第一電極相關聯之程式化脈衝之一電流振幅之構件。在一些情況中，設備可包含用於基於自選擇記憶體胞元之一當前邏輯狀態及自選擇記憶體胞元之所要邏輯狀態而判定程式化脈衝之極性或振幅之構 件，其中該極性及該振幅定義程式化脈衝之一形狀。
圖11展示繪示根據本發明之實施例之用於一多層級自選擇記憶體裝置之一方法1100的一流程圖。方法1100之操作可藉由如本文中所描述之一記憶體裝置100或其組件實施。例如，方法1100之操作可藉由如參考圖1及圖7至圖9所描述之一記憶體控制器執行。在一些實施例中，記憶體裝置100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體裝置100可使用專用硬體執行下文所描述之功能之態樣。
在方塊1105，記憶體裝置100可識別具有複數個電壓及單一極性之一讀取脈衝。方塊1105之操作可根據本文中所描述之方法執行。在某些實例中，方塊1105之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1110，記憶體裝置100可至少部分基於識別該讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元。方塊1110之操作可根據本文中所描述之方法執行。在某些實例中，方塊1110之操作之態樣可藉由如參考圖7至圖9所描述之一偏壓組件來執行。
在方塊1115，記憶體裝置100可至少部分基於施加讀取脈衝而偵測該自選擇記憶體胞元之一臨限電壓。方塊1115之操作可根據本文中所描述之方法執行。在某些實例中，方塊1115之操作之態樣可藉由如參考圖7至圖9所描述之一讀取組件來執行。
在方塊1120，記憶體裝置100可至少部分基於偵測自選擇記憶體胞元之臨限電壓而判定自選擇記憶體胞元之一邏輯狀態，該邏輯狀態表示一個以上資料位元。方塊1120之操作可根據本文中所描述之方法執 行。在某些實例中，方塊1120之操作之態樣可藉由如參考圖7至圖9所描述之一讀取組件來執行。
在一些情況中，方法1100可包含：識別具有複數個電壓及單一極性之一讀取脈衝；至少部分基於識別該讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元；至少部分基於施加該讀取脈衝而偵測該自選擇記憶體胞元之一臨限電壓；及至少部分基於偵測該自選擇記憶體胞元之該臨限電壓而判定該自選擇記憶體胞元之一邏輯狀態，該邏輯狀態表示一個以上資料位元。在一些情況中，方法1100可包含使用具有與讀取脈衝相同之一極性之一程式化脈衝程式化自選擇記憶體胞元。在一些情況中，方法1100可包含使用具有不同於讀取脈衝之一極性之一程式化脈衝程式化自選擇記憶體胞元。
在一些情況中，讀取脈衝在一預定電壓範圍內可具有相對於時間恆定之一電壓增加速率，其中該預定電壓範圍係與儲存表示一個以上資料位元之邏輯狀態之自選擇記憶體胞元之一臨限電壓範圍相關聯。在一些情況中，讀取脈衝可包含複數個持續時間，該複數個持續時間之各持續時間與複數個電壓之一電壓相關聯。
在一些實施例中，描述用於一多層級自選擇記憶體裝置之一設備。該設備可包含：用於識別具有複數個電壓及單一極性之一讀取脈衝之構件；用於至少部分基於識別該讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元之構件；用於至少部分基於施加該讀取脈衝而偵測該自選擇記憶體胞元之一臨限電壓之構件；及用於至少部分基於偵測該自選擇記憶體胞元之該臨限電壓而判定該自選擇記憶體胞元之一邏輯狀態之構件，該邏輯狀態表示一個以上資料位元。
在一些情況中，設備可包含用於使用具有與讀取脈衝相同之一極性之一程式化脈衝程式化自選擇記憶體胞元之構件。在一些情況中，設備可包含用於使用具有不同於讀取脈衝之一極性之一程式化脈衝程式化自選擇記憶體胞元之構件。
圖12展示繪示根據本發明之實施例之用於一多層級自選擇記憶體裝置之一方法1200的一流程圖。方法1200之操作可藉由如本文中所描述之一記憶體裝置100或其組件實施。例如，方法1200之操作可藉由如參考圖1及圖7至圖9所描述之一記憶體控制器執行。在一些實例中，記憶體裝置100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體裝置100可使用專用硬體執行下文所描述之功能之態樣。
在方塊1205，記憶體裝置100可判定包括硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態。方塊1205之操作可根據本文中所描述之方法執行。在某些實例中，方塊1205之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1210，記憶體裝置100可至少部分基於自選擇記憶體胞元之所要臨限電壓而判定一程式化脈衝之一極性及一振幅。方塊1210之操作可根據本文中所描述之方法執行。在某些實例中，方塊1210之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1215，記憶體裝置100可藉由至少部分基於判定程 式化脈衝之極性及振幅將程式化脈衝施加至自選擇記憶體胞元而變更硫屬化物合金之至少一部分之一空間分佈，其中自選擇記憶體胞元之所要臨限電壓係至少部分基於硫屬化物合金之該至少一部分之該空間分佈。方塊1215之操作可根據本文中所描述之方法執行。在某些實例中，方塊1215之操作之態樣可藉由如參考圖7至圖9所描述之一偏壓組件來執行。
在一些情況中，方法1200可包含：判定包括硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態；至少部分基於自選擇記憶體胞元之所要臨限電壓而判定一程式化脈衝之一極性及一振幅；及藉由至少部分基於判定該程式化脈衝之該極性及該振幅將該程式化脈衝施加至自選擇記憶體胞元而變更硫屬化物合金之至少一部分之一空間分佈，其中自選擇記憶體胞元之所要臨限電壓係至少部分基於硫屬化物合金之該至少一部分之該空間分佈。
在一些情況中，判定程式化脈衝之極性及振幅可包含至少部分基於自選擇記憶體胞元之一目前狀態及自選擇記憶體胞元之所要邏輯狀態而設定程式化脈衝之極性及設定在一或多個持續時間期間維持之具有一第一極性之程式化脈衝之一電流振幅。在一些情況中，將程式化脈衝施加至自選擇記憶體胞元可包含至少部分基於程式化脈衝之該極性及該振幅使用跨硫屬化物合金之一電場起始硫屬化物合金之至少一部分之淨移動，及至少部分基於流動通過自選擇記憶體胞元之一電流起始硫屬化物合金之一溫度變化。在一些情況中，方法1200可包含至少部分基於在自選擇記憶體胞元之一第一介面處之硫屬化物合金之至少一部分之一濃度而設定自 選擇記憶體胞元之所要臨限電壓。
在一些實施例中，描述用於一多層級自選擇記憶體裝置之設備。該設備可包含：用於判定包括硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓之構件，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態；用於至少部分基於自選擇記憶體胞元之所要臨限電壓而判定一程式化脈衝之一極性及一振幅之構件；及用於藉由至少部分基於判定該程式化脈衝之該極性及該振幅將該程式化脈衝施加至自選擇記憶體胞元而變更硫屬化物合金之至少一部分之一空間分佈之構件，其中自選擇記憶體胞元之所要臨限電壓係至少部分基於硫屬化物合金之該至少一部分之該空間分佈。
在一些情況中，設備可包含用於至少部分基於自選擇記憶體胞元之一目前狀態及自選擇記憶體胞元之所要邏輯狀態而設定程式化脈衝之極性之構件及用於設定在一或多個持續時間期間維持之具有一第一極性之程式化脈衝之一電流振幅之構件。在一些情況中，設備可包含用於至少部分基於程式化脈衝之該極性及該振幅使用跨硫屬化物合金之一電場起始硫屬化物合金之至少一部分之淨移動之構件，及用於至少部分基於流動通過自選擇記憶體胞元之一電流起始硫屬化物合金之一溫度變化之構件。在一些情況中，設備可包含用於至少部分基於在自選擇記憶體胞元之一第一介面處之硫屬化物合金之至少一部分之一濃度而設定自選擇記憶體胞元之所要臨限電壓之構件。
圖13展示繪示根據本發明之實施例之用於一多層級自選擇記憶體裝置之一方法1300的一流程圖。方法1300之操作可藉由如本文中 所描述之一記憶體裝置100或其組件實施。例如，方法1300之操作可藉由如參考圖1及圖7至圖9所描述之一記憶體控制器執行。在一些實施例中，記憶體裝置100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體裝置100可使用專用硬體執行下文所描述之功能之態樣。
在方塊1305，記憶體裝置100可判定包括硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元。方塊1305之操作可根據本文中所描述之方法執行。在某些實例中，方塊1305之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1310，記憶體裝置100可至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一形狀。方塊1310之操作可根據本文中所描述之方法執行。在某些實例中，方塊1310之操作之態樣可藉由如參考圖7至圖9所描述之一程式化組件來執行。
在方塊1315，記憶體裝置100可至少部分基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至自選擇記憶體胞元。方塊1315之操作可根據本文中所描述之方法執行。在某些實例中，方塊1315之操作之態樣可藉由如參考圖7至圖9所描述之一偏壓組件來執行。
在一些情況中，方法1300可包含：判定包括硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一形狀；及至少部分基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至該自選擇記憶體胞元。在一些情況中，判定程式化脈衝 之形狀可包含判定於期間維持具有一第一極性之一固定電壓振幅之一或多個持續時間。
在一些情況中，方法1300可包含：改變程式化脈衝之形狀以改變在將程式化脈衝施加至自選擇記憶體胞元時之各持續時間期間跨硫屬化物合金之至少一部分之一電場之一強度、或一方向或兩者；及使用在施加程式化脈衝時之至少一持續時間期間在該電場下流動通過自選擇記憶體胞元之一電流加熱硫屬化物合金。在一些情況中，自選擇記憶體胞元可包含一第一電極與硫屬化物合金之一第一側之間的一第一介面及一第二電極與硫屬化物合金之一第二側之間的一第二介面，且將程式化脈衝施加至自選擇記憶體胞元可進一步包含：產生流動通過硫屬化物合金之一電流；至少部分基於產生該電流加熱硫屬化物合金；及至少部分基於加熱硫屬化物合金而起始介於硫屬化物合金之第一側與硫屬化物合金之第二側之間的硫屬化物合金之至少一部分之一淨移動。
在一些實施例中，描述用於一多層級自選擇記憶體裝置之一設備。該設備可包含：用於判定包括硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態之構件，該所要邏輯狀態表示一個以上資料位元；用於至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一形狀之構件；及用於至少部分基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至該自選擇記憶體胞元之構件。在一些情況中，設備可包含用於判定於期間維持具有一第一極性之一固定電壓振幅之一或多個持續時間之構件。
在一些情況中，設備可包含：用於改變程式化脈衝之形狀以改變在將程式化脈衝施加至自選擇記憶體胞元時之各持續時間期間跨硫 屬化物合金之至少一部分之一電場之一強度、或一方向或兩者之構件；及用於使用在施加程式化脈衝時之至少一持續時間期間在該電場下流動通過自選擇記憶體胞元之一電流加熱硫屬化物合金之構件。在一些情況中，設備可包含：用於產生流動通過硫屬化物合金之一電流之構件；用於至少部分基於產生該電流而加熱硫屬化物合金之構件；及用於至少部分基於加熱硫屬化物合金而起始介於硫屬化物合金之第一側與硫屬化物合金之第二側之間的硫屬化物合金之至少一部分之一淨移動之構件。
在一些情況中，用於存取一多層級自選擇記憶體裝置之一方法亦可包含判定包括具有與一電極之一介面之硫屬化物合金之一自選擇記憶體胞元之一臨限電壓，該臨限電壓對應於表示一或多個資料位元之一所要邏輯狀態。在一些情況中，該自選擇記憶體胞元之該臨限電壓係至少部分基於該硫屬化物合金在該介面處之一局部組合物而設定。在一些情況中，自選擇記憶體胞元之臨限電壓係與硫屬化物合金在介面處之至少一成分之一濃度成比例。在一些情況中，方法亦可包含至少部分基於判定自選擇記憶體胞元之臨限電壓而判定具有單一極性之一程式化脈衝之一形狀。在一些情況中，方法亦可包含至少部分基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至自選擇記憶體胞元。
應注意，上文所描述之方法描述可能實施方案，且操作及步驟可經重新配置或以其他方式修改，且其他實施方案係可行的。此外，可組合來自方法之兩者或兩者以上之實施例。
本文中所描述之資訊及信號可使用各種不同科技及技術之任一者表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場 或光學粒子或其等之任何組合來表示。一些圖式可將信號繪示為單一信號；然而，一般技術者將理解，該信號可表示一信號匯流排，其中該匯流排可具有各種位元寬度。
如本文中所使用，術語「虛擬接地」係指保持於近似零伏特(0V)之一電壓但不直接與接地連接的一電路之一節點。據此，一虛擬接地之電壓可暫時波動且在穩定狀態下返回至近似0V。一虛擬接地可使用各種電子電路元件(諸如由運算放大器及電阻器組成之一分壓器)來實施。其他實施方案亦可行。「虛擬接地」或「經虛擬接地」意謂連接至近似0V。
術語「電子通信」及「耦合」係指支援組件之間的電子流之組件之間的一關係。此可包含組件之間的一直接連接或可包含中間組件。彼此電子通信或耦合之組件可主動交換電子或信號(例如，在一通電電路中)或可不主動地交換電子或信號(例如，在一斷電電路中)，但可經組態且可操作以在一電路通電之後交換電子或信號。例如，經由一開關(例如，一電晶體)實體連接之兩個組件電子通信或可耦合，而無關於該開關之狀態(即，斷開或閉合)。
如本文中所使用，術語「實質上」意謂修飾特性(例如，由術語實質上修飾之一動詞或形容詞)無需為絕對的，但足夠接近以便達成特性之優點。
如本文中所使用，術語「電極」可係指一電導體，且在一些情況中，可作為至一記憶體陣列之一記憶體胞元或其他組件之一電接觸件。一電極可包含提供記憶體裝置100之元件或組件之間的一導電路徑之一跡線、金屬線、導線、導電層或類似者。
硫屬化物材料可為包含元素S、Se及Te之至少一者之材料或合金。硫屬化物材料可包含以下各者之合金：S、Se、Te、Ge、As、Al、Si、Sb、Au、銦(In)、鎵(Ga)、錫(Sn)、鉍(Bi)、鈀(Pd)、鈷(Co)、氧(O)、銀(Ag)、鎳(Ni)、鉑(Pt)。實例性硫屬化物材料及合金可包含(但不限於)：Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文中所使用之帶連字符之化學組合物表示法指示一特定化合物或合金中所包含之元素且意欲表示涉及該等所指示元素之所有化學計量學。例如，Ge-Te可包含GexTey，其中x及y可為任何正整數。可變電阻材料之其他實例可包含包括兩種或兩種以上金屬(例如，過渡金屬、鹼土金屬及/或稀土金屬)之二元金屬氧化物材料或混合價氧化物。實施例並不限於與記憶體胞元之記憶體元件相關聯之一(或若干)特定可變電阻材料。例如，可變電阻材料之其他實例可用於形成記憶體元件且可包含硫屬化物材料、巨磁阻材料或聚合物基材料等等。
術語「隔離」係指其中電子目前無法在其等之間流動之組件之間的一關係；若組件之間存在一開路，則其等彼此隔離。例如，當一開關斷開時，藉由該開關實體連接之兩個組件可彼此隔離。
本文中所論述之裝置(包含一記憶體裝置100)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI) 基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)，或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於：磷、硼或砷)摻雜來控制基板或基板子區域之導電性。摻雜可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜方法而執行。
本文中所論述之一或若干電晶體可表示一場效電晶體(FET)且包括三端子裝置，包含一源極、汲極及閘極。該等端子可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區域。源極及汲極可藉由一輕度摻雜半導體區域或通道分離。若通道係n型(即，多數載子係電子)，則FET可被稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可被稱為一p型FET。通道可由一絕緣閘極氧化物封蓋。可藉由將一電壓施加至閘極而控制通道導電性。例如，分別將一正電壓或負電壓施加至一n型FET或一p型FET可導致通道變為導電。當將大於或等於一電晶體之臨限電壓之一電壓施加至電晶體閘極時，該電晶體可「接通」或「啟動」。當將小於該電晶體之臨限電壓之一電壓施加至該電晶體閘極時，該電晶體可「關斷」或「撤銷啟動」。
本文中所闡述之描述結合隨附圖式描述實例性組態且不表示可實施或可在發明申請專利範圍之範疇內之所有實例。本文中所使用之術語「例示性」意謂「用作一實例、例項或圖解」，而非「較佳」或「優於其他實例」。詳細描述包含用於提供對所描述技術之理解之目的之具體細節。然而，此等技術可在無此等具體細節之情況下實踐。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。
在附圖中，類似組件或特徵可具有相同參考標籤。此外， 可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。
可使用各種不同科技及技術之任一者來表示本文中所描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合來表示可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片。
可使用經設計以執行本文中所描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合來實施或執行結合本文中之揭示內容描述之各種闡釋性區塊及模組。一通用處理器可為一微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為運算裝置之一組合(例如，一數位信號處理器(DSP)及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。
可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中所描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或程式碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。舉例而言，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任意者之組合來實施上文所描述之功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。又，如本文中所使用，包含在發明申請專利範圍 中，如一物項清單(舉例而言，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包含清單，使得(舉例而言)A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC(即，A及B及C)。又，如本文中所使用，片語「基於」不應解釋為對一條件閉集之參考。例如，在不脫離本發明之範疇之情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中所使用，片語「基於」應按相同於片語「至少部分基於」之方式來解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式自一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可藉由一通用或專用電腦存取之任何可用媒體。藉由實例但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可擦除可程式化唯讀記憶體(EEPROM)、光碟(CD)ROM或其他光磁儲存器、磁碟儲存器或其他磁性儲存裝置，或可用於攜載或儲存呈指令或資料結構之形式之所要程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。又，任何連接適當地稱為一電腦可讀媒體。例如，若使用一同軸纜線、光纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技自一網站、伺服器或其他遠端源傳輸軟體，則同軸纜線、光纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中所使用，磁碟及光碟包含CD、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟(其中磁碟通常以磁性方式重現資料，而光碟使用雷射以光學方式重現資料)。上文之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述以使熟習此項技術者能夠製成或使用本 發明。熟習此項技術者將容易明白本發明之各種修改，且本文中所定義之通用原理可應用於其他變動而不脫離本發明之範疇。因此，本發明並不意欲限於本文中所描述之實例及設計，而應符合與本文中所揭示之原理及新穎特徵一致之最廣範疇。
310‧‧‧VTH分佈
320‧‧‧VTH分佈
330‧‧‧VTH分佈
340‧‧‧VTH分佈
501-a‧‧‧圖式
501-b‧‧‧圖式
501-c‧‧‧圖式
501-d‧‧‧圖式
600‧‧‧臨限電壓對程式化電流(VTH-IPROG)曲線圖/VTH-IPROG曲線圖

Claims (30)

  1. 一種操作記憶體裝置的方法，其包括：判定一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一極性及一振幅；及至少部分基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元。
  2. 如請求項1之方法，其中該自選擇記憶體胞元包括硫屬化物合金，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且其中該自選擇記憶體胞元之該所要邏輯狀態係與一臨限電壓分佈相關聯且該自選擇記憶體胞元之該臨限電壓分佈係至少部分基於該硫屬化物合金之一局部組合物而設定。
  3. 如請求項2之方法，其中將該程式化脈衝施加至該自選擇記憶體胞元包括：藉由至少部分基於該程式化脈衝之該極性及該振幅建立跨該硫屬化物合金之至少一部分之一電場及加熱該硫屬化物合金而修改該硫屬化物合金之該局部組合物。
  4. 如請求項3之方法，其中該硫屬化物合金之該至少一部分包含矽 (Si)、硒(Se)、砷(As)或鍺(Ge)，該方法進一步包括：至少部分基於將該程式化脈衝施加至該自選擇記憶體胞元而產生該至少一部分在該電場下之一淨移動以變更該硫屬化物合金之該局部組合物。
  5. 如請求項1之方法，其中該程式化脈衝包括施加至該自選擇記憶體胞元之一電壓差或流動通過該自選擇記憶體胞元之一電流。
  6. 如請求項1之方法，其進一步包括：至少部分基於該自選擇記憶體胞元之一目前狀態及該自選擇記憶體胞元之該所要邏輯狀態而判定該程式化脈衝之該極性。
  7. 如請求項1之方法，其進一步包括：設定在一或多個持續時間期間維持之具有一極性之該程式化脈衝之一電壓振幅；或設定在該一或多個持續時間期間與一第一電極相關聯之該程式化脈衝之一電流振幅。
  8. 如請求項1之方法，其進一步包括：至少部分基於該自選擇記憶體胞元之一當前邏輯狀態及該自選擇記憶體胞元之該所要邏輯狀態而判定該程式化脈衝之該極性或該振幅，其中該極性及該振幅定義該程式化脈衝之一形狀。
  9. 如請求項1之方法，其中該程式化脈衝包括：具有一第一極性之一第一電壓振幅；具有該第一極性之一第二電壓振幅；具有一第二極性之該第一電壓振幅；或具有該第二極性之該第二電壓振幅。
  10. 如請求項1之方法，其中該程式化脈衝包括：自一第一電極流動之一電流之一第一電流振幅；自該第一電極流動之該電流之一第二電流振幅；流動至該第一電極之一電流之該第一電流振幅；或流動至該第一電極之該電流之該第二電流振幅。
  11. 一種操作記憶體裝置的方法，其包括：識別具有複數個電壓及一單一極性之一讀取脈衝；至少部分基於識別該讀取脈衝而將該讀取脈衝施加至一自選擇記憶體胞元；至少部分基於施加該讀取脈衝而偵測該自選擇記憶體胞元之一臨限電壓；及至少部分基於偵測該自選擇記憶體胞元之該臨限電壓而判定該自選擇記憶體胞元之一邏輯狀態，該邏輯狀態表示一個以上資料位元。
  12. 如請求項11之方法，其進一步包括：使用具有與該讀取脈衝相同之一極性之一程式化脈衝程式化該自選 擇記憶體胞元。
  13. 如請求項11之方法，其進一步包括：使用具有不同於該讀取脈衝之一極性之一程式化脈衝程式化該自選擇記憶體胞元。
  14. 如請求項11之方法，其中該讀取脈衝在一預定電壓範圍內具有相對於時間恆定之一電壓增加速率。
  15. 如請求項14之方法，其中該預定電壓範圍係與儲存表示一個以上資料位元之該邏輯狀態之該自選擇記憶體胞元之該臨限電壓之一範圍相關聯。
  16. 如請求項11之方法，其中該讀取脈衝包括複數個持續時間，該複數個持續時間之各持續時間與該複數個電壓之一電壓相關聯。
  17. 一種操作記憶體裝置的方法，其包括：判定包括硫屬化物合金之一自選擇記憶體胞元之一所要臨限電壓，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且該所要臨限電壓對應於該自選擇記憶體胞元之表示一個以上資料位元之一所要邏輯狀態；至少部分基於該自選擇記憶體胞元之該所要臨限電壓而判定一程式化脈衝之一極性及一振幅；及 藉由至少部分基於判定該程式化脈衝之該極性及該振幅將該程式化脈衝施加至該自選擇記憶體胞元而變更該硫屬化物合金之至少一部分之一空間分佈，其中該自選擇記憶體胞元之該所要臨限電壓係至少部分基於該硫屬化物合金之該至少一部分之該空間分佈。
  18. 如請求項17之方法，其中判定該程式化脈衝之該極性及該振幅包括：至少部分基於該自選擇記憶體胞元之一目前狀態及該自選擇記憶體胞元之該所要邏輯狀態而設定該程式化脈衝之該極性；及設定在一或多個持續時間期間維持之具有一第一極性之該程式化脈衝之一電流振幅。
  19. 如請求項17之方法，其中將該程式化脈衝施加至該自選擇記憶體胞元包括：至少部分基於該程式化脈衝之該極性及該振幅使用跨該硫屬化物合金之一電場起始該硫屬化物合金之該至少一部分之淨移動；及至少部分基於流動通過該自選擇記憶體胞元之一電流起始該硫屬化物合金之一溫度變化。
  20. 如請求項17之方法，其進一步包括：至少部分基於該自選擇記憶體胞元之一第一介面處之該硫屬化物合金之該至少一部分之一濃度而設定該自選擇記憶體胞元之該所要臨限電壓。
  21. 一種操作記憶體裝置的方法，其包括：判定包括硫屬化物合金之一自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一形狀；及至少部分基於判定該程式化脈衝之該形狀而將該程式化脈衝施加至該自選擇記憶體胞元。
  22. 如請求項21之方法，其中判定該程式化脈衝之該形狀包括：判定於期間維持具有一第一極性之一固定電壓振幅之一或多個持續時間。
  23. 如請求項22之方法，其進一步包括：改變該程式化脈衝之該形狀以改變在將該程式化脈衝施加至該自選擇記憶體胞元時之各持續時間期間跨該硫屬化物合金之至少一部分之一電場之一強度、或一方向或兩者；及使用在施加該程式化脈衝時之至少一持續時間期間在該電場下流動通過該自選擇記憶體胞元之一電流加熱該硫屬化物合金。
  24. 如請求項21之方法，其中該自選擇記憶體胞元包括一第一電極與該硫屬化物合金之一第一側之間的一第一介面及一第二電極與該硫屬化物合金之一第二側之間的一第二介面，且其中將該程式化脈衝施加至 該自選擇記憶體胞元進一步包括：產生流動通過該硫屬化物合金之一電流；至少部分基於產生該電流而加熱該硫屬化物合金；及至少部分基於加熱該硫屬化物合金而起始介於該硫屬化物合金之該第一側與該硫屬化物合金之該第二側之間的該硫屬化物合金之至少一部分之一淨移動。
  25. 一種記憶體裝置，其包括：一交叉點記憶體陣列，其包括一自選擇記憶體胞元；一控制器，其與該交叉點記憶體陣列耦合，該控制器可操作以：判定該自選擇記憶體胞元之一所要邏輯狀態，該所要邏輯狀態表示一個以上資料位元；至少部分基於該自選擇記憶體胞元之該所要邏輯狀態而判定一程式化脈衝之一極性及一振幅；及至少部分基於判定該程式化脈衝之該極性及該振幅而將該程式化脈衝施加至該自選擇記憶體胞元。
  26. 如請求項25之記憶體裝置，其中該自選擇記憶體胞元包括硫屬化物合金，該硫屬化物合金之一第一側與一第一電極介接且該硫屬化物合金之一第二側與一第二電極介接，且其中該自選擇記憶體胞元之該所要邏輯狀態係與一臨限電壓分佈相關聯且該自選擇記憶體胞元之該臨限電壓分佈係至少部分基於該硫屬化物合金之一局部組合物而設定。
  27. 如請求項26之記憶體裝置，其中該控制器進一步可操作以：藉由至少部分基於該程式化脈衝之該極性及該振幅建立跨該硫屬化物合金之一電場及加熱該硫屬化物合金而修改該硫屬化物合金之該局部組合物。
  28. 如請求項25之記憶體裝置，其中該控制器進一步可操作以：至少部分基於該自選擇記憶體胞元之一目前狀態及該自選擇記憶體胞元之該所要邏輯狀態而判定該程式化脈衝之該極性。
  29. 如請求項25之記憶體裝置，其中該控制器進一步可操作以：設定在一或多個持續時間期間維持之具有一極性之該程式化脈衝之一電壓振幅；或設定在該一或多個持續時間期間與一電極相關聯之該程式化脈衝之一電流振幅。
  30. 如請求項29之記憶體裝置，其進一步包括：一周邊電路，其產生該程式化脈衝之該極性。
TW107141584A 2017-12-14 2018-11-22 多層自選擇記憶體裝置及其操作方法 TWI681397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/842,496 2017-12-14
US15/842,496 US10546632B2 (en) 2017-12-14 2017-12-14 Multi-level self-selecting memory device

Publications (2)

Publication Number Publication Date
TW201933365A TW201933365A (zh) 2019-08-16
TWI681397B true TWI681397B (zh) 2020-01-01

Family

ID=66815171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141584A TWI681397B (zh) 2017-12-14 2018-11-22 多層自選擇記憶體裝置及其操作方法

Country Status (8)

Country Link
US (3) US10546632B2 (zh)
EP (1) EP3724879B1 (zh)
JP (2) JP6972351B2 (zh)
KR (2) KR20200086379A (zh)
CN (1) CN111465987B (zh)
SG (1) SG11202005174PA (zh)
TW (1) TWI681397B (zh)
WO (1) WO2019118207A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985212B2 (en) * 2019-04-16 2021-04-20 Micron Technology, Inc. Multi-component cell architectures for a memory device
CN110707209B (zh) * 2019-09-03 2022-03-18 华中科技大学 一种三维堆叠相变存储器及其制备方法
TWI760924B (zh) * 2019-12-03 2022-04-11 美商美光科技公司 用於存取記憶體單元之方法及系統
JP2021149991A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 メモリシステムおよび方法
US11043277B1 (en) 2020-05-07 2021-06-22 Micron Technology, Inc. Two multi-level memory cells sensed to determine multiple data values
US11133062B1 (en) * 2020-05-07 2021-09-28 Micron Technology, Inc. Two memory cells sensed to determine one data value
US11295822B2 (en) 2020-08-14 2022-04-05 Micron Technology, Inc. Multi-state programming of memory cells
US11217308B1 (en) * 2020-08-14 2022-01-04 Micron Technology Programming memory cells using asymmetric current pulses
US11238945B1 (en) * 2020-08-28 2022-02-01 Micron Technology, Inc. Techniques for programming self-selecting memory
US11605418B2 (en) * 2020-10-26 2023-03-14 Micron Technology, Inc. Memory device architecture using multiple physical cells per bit to improve read margin and to alleviate the need for managing demarcation read voltages
US11417398B2 (en) 2020-12-01 2022-08-16 Micron Technology, Inc. Memory cells for storing operational data
US11903333B2 (en) * 2021-05-27 2024-02-13 Micron Technology, Inc. Sidewall structures for memory cells in vertical structures
US11825754B2 (en) * 2021-05-27 2023-11-21 Micron Technology, Inc. Memory cells with sidewall and bulk regions in planar structures
US11769566B2 (en) * 2021-07-02 2023-09-26 Micron Technology, Inc. Programming codewords for error correction operations to memory
CN113687872B (zh) * 2021-07-19 2024-03-29 三六零数字安全科技集团有限公司 选择组件控制方法、设备、存储介质及装置
US11942151B2 (en) 2022-04-14 2024-03-26 Micron Technology, Inc. Current references for memory cells
US11984191B2 (en) 2022-05-09 2024-05-14 Micron Technology, Inc. Pulse based multi-level cell programming
US20230386572A1 (en) * 2022-05-24 2023-11-30 Micron Technology, Inc. Wordline boost by charge sharing in a memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522576B2 (en) * 2000-07-18 2003-02-18 Micron Technology, Inc. Magneto-resistive memory array
TW201532041A (zh) * 2014-01-31 2015-08-16 Hewlett Packard Development Co 具電阻式及電容式儲存元件之記憶體胞元
TW201635288A (zh) * 2015-03-27 2016-10-01 英特爾公司 用於記憶體中之偏移消除的設備及方法
TW201735037A (zh) * 2015-12-10 2017-10-01 旺宏電子股份有限公司 記憶體裝置與其操作方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266744B1 (ko) 1997-12-29 2000-09-15 윤종용 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치
US6038166A (en) 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
KR100420125B1 (ko) 2002-02-02 2004-03-02 삼성전자주식회사 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
US6914801B2 (en) 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US7488968B2 (en) 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7564710B2 (en) 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7800951B2 (en) * 2007-08-20 2010-09-21 Marvell World Trade Ltd. Threshold voltage digitizer for array of programmable threshold transistors
US20090257275A1 (en) * 2008-04-09 2009-10-15 Karpov Ilya V Seasoning phase change memories
US7961495B2 (en) * 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
US8031516B2 (en) 2008-12-12 2011-10-04 Stephen Tang Writing memory cells exhibiting threshold switch behavior
US7885101B2 (en) * 2008-12-29 2011-02-08 Numonyx B.V. Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory
KR101678886B1 (ko) 2009-11-25 2016-11-23 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그 구동 방법
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
JP2013114737A (ja) * 2011-11-28 2013-06-10 Internatl Business Mach Corp <Ibm> 相変化メモリ・セルをプログラミングするための方法、コンピュータ・プログラム、および装置、ならびに相変化メモリ・デバイス（相変化メモリ・セルのプログラミング）
US8804399B2 (en) 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
US8934280B1 (en) * 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US8913425B2 (en) * 2013-03-12 2014-12-16 Intel Corporation Phase change memory mask
US10134470B2 (en) * 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US20170338282A1 (en) * 2016-05-20 2017-11-23 Intel Corporation Memory module with unpatterned storage material
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10446226B2 (en) * 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US10163982B2 (en) * 2017-03-30 2018-12-25 Intel Corporation Multi-deck memory device with inverted deck
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10424728B2 (en) * 2017-08-25 2019-09-24 Micron Technology, Inc. Self-selecting memory cell with dielectric barrier
US10381075B2 (en) * 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522576B2 (en) * 2000-07-18 2003-02-18 Micron Technology, Inc. Magneto-resistive memory array
TW201532041A (zh) * 2014-01-31 2015-08-16 Hewlett Packard Development Co 具電阻式及電容式儲存元件之記憶體胞元
TW201635288A (zh) * 2015-03-27 2016-10-01 英特爾公司 用於記憶體中之偏移消除的設備及方法
TW201735037A (zh) * 2015-12-10 2017-10-01 旺宏電子股份有限公司 記憶體裝置與其操作方法

Also Published As

Publication number Publication date
CN111465987B (zh) 2023-09-26
TW201933365A (zh) 2019-08-16
US11094377B2 (en) 2021-08-17
JP2022028706A (ja) 2022-02-16
CN111465987A (zh) 2020-07-28
US11769551B2 (en) 2023-09-26
WO2019118207A1 (en) 2019-06-20
EP3724879A1 (en) 2020-10-21
US20220036946A1 (en) 2022-02-03
US20200118621A1 (en) 2020-04-16
KR20200086379A (ko) 2020-07-16
US20190189203A1 (en) 2019-06-20
JP6972351B2 (ja) 2021-11-24
US10546632B2 (en) 2020-01-28
EP3724879B1 (en) 2024-01-03
JP2021507442A (ja) 2021-02-22
JP7197664B2 (ja) 2022-12-27
KR20220167339A (ko) 2022-12-20
SG11202005174PA (en) 2020-07-29
EP3724879A4 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
TWI681397B (zh) 多層自選擇記憶體裝置及其操作方法
TWI743415B (zh) 存取一自選擇記憶體裝置之技術
JP7271075B2 (ja) メモリセルをプログラムするための技術
KR20200090269A (ko) 임베디드 리프레시에 의한 드리프트 완화
TW202001889A (zh) 用於程式化多位階自選擇記憶體單元之技術
JP7303305B2 (ja) 垂直デコーダ
TW202228145A (zh) 用於一記憶體裝置之解碼
CN110827896B (zh) 用于操作基于隔离的存储器的方法和设备