CN111465987A - 多层自选择存储器装置 - Google Patents

多层自选择存储器装置 Download PDF

Info

Publication number
CN111465987A
CN111465987A CN201880079654.4A CN201880079654A CN111465987A CN 111465987 A CN111465987 A CN 111465987A CN 201880079654 A CN201880079654 A CN 201880079654A CN 111465987 A CN111465987 A CN 111465987A
Authority
CN
China
Prior art keywords
self
memory cell
selected memory
chalcogenide alloy
programming pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880079654.4A
Other languages
English (en)
Other versions
CN111465987B (zh
Inventor
A·雷达埃利
I·托尔托雷利
A·皮罗瓦诺
F·佩里兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111465987A publication Critical patent/CN111465987A/zh
Application granted granted Critical
Publication of CN111465987B publication Critical patent/CN111465987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述与多层自选择存储器装置有关的方法、系统及装置。自选择存储器单元可存储由所述自选择存储器单元的不同阈值电压表示的一或多个数据位。可改变编程脉冲以通过修改于其期间跨所述自选择存储器单元维持固定电压电平或固定电流电平的一或多个持续时间而建立所述不同阈值电压。所述自选择存储器单元可包含硫属化物合金。所述硫属化物合金中的元素的非均匀分布可确定所述自选择存储器单元的特定阈值电压。所述编程脉冲的形状可经配置以基于所述自选择存储器单元的所要逻辑状态修改所述硫属化物合金中的所述元素的分布。

Description

多层自选择存储器装置
交叉参考
本专利申请案主张由雷达埃利(Redaelli)等人于2017年12月14日申请的标题为“多层自选择存储器装置(Multi-Level Self-Selecting Memory Device)”的第15/842,496号美国专利申请案的优先权，所述案让渡给其受让人且其全文以引用的方式明确并入本文中。
背景技术
下文大体上涉及操作存储器阵列且更明确来说涉及一种多层自选择存储器装置。
存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)中的信息。信息是通过编程存储器装置的不同状态而予以存储。例如，二进制装置具有通常通过逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储两个以上状态。为存取所存储的信息，电子装置的组件可读取或感测存储器装置中的存储状态。为存储信息，电子装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器单元甚至可在不存在外部电源的情况下长时间维持其存储的逻辑状态。易失性存储器单元会随时间丢失其存储的状态，除非其通过外部电源周期性刷新。
改进存储器装置通常可包含提高存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保持、降低电力消耗或降低制造成本等等。可期望在存储器单元中存储一个以上信息位以提高逻辑存储器单元密度且不提高物理存储器单元密度以降低每位的成本。
附图说明
图1说明根据本发明的实施例的具有支持多层自选择存储器装置的三维存储器单元阵列的存储器装置图式的实例。
图2说明根据本发明的实施例的支持多层自选择存储器装置的三维存储器阵列的实例。
图3说明根据本发明的实施例的支持多层自选择存储器装置的阈值电压分布的实例。
图4说明根据本发明的实施例的支持多层自选择存储器装置的电脉冲的实施例。
图5说明根据本发明的实施例的支持多层自选择存储器装置的硫属化物合金的成分的空间分布的实例。
图6说明根据本发明的实施例的支持多层自选择存储器装置的阈值电压对编程电流(VTH-IPROG)曲线图的实例。
图7及8展示根据本发明的实施例的支持多层自选择存储器装置的装置的框图。
图9说明根据本发明的实施例的包含支持多层自选择存储器装置的存储器阵列的系统的框图。
图10到13说明根据本发明的实施例的用于多层自选择存储器装置的方法。
具体实施方式
包含硫属化物合金的自选择存储器单元可经编程以通过使用编程脉冲的各种形状而存储一或多个数据位。编程脉冲的形状可具有正极性或负极性及不同振幅。编程脉冲的总体形状可通过改变编程脉冲的极性及振幅以及修改于其期间维持正极性或负极性中的固定电压电平或固定电流电平的一或多个持续时间而改变。在一些情况中，编程脉冲的形状可包含其中电压电平或电流电平改变的部分(例如斜坡电压、斜坡电流)。
在一些情况中，编程脉冲可引起硫属化物合金的局部组成的变化。此类变化可为基于通过编程脉冲建立的电场的硫属化物合金的成分(其也可被称为元素、部分或子组分)迁移的结果。流动通过硫属化物合金的电流可加热合金。在一些情况中，加热硫属化物合金可促进成分迁移。当编程脉冲的极性反转时，跨硫属化物合金的电场的方向可反转。因此，在一些情况中，元素迁移的方向也可经反转以产生硫属化物合金的局部组成的进一步变化。在一些实例中，当编程脉冲的振幅改变时，电场的强度可改变。在一些情况中，电场强度的此类变化可修改元素在电场下迁移的净通量，同时可改变电流量以修改硫属化物合金的加热。
因此，合金中的成分的非均匀分布可产生，从而导致在施加编程脉冲之后合金组成的局部变化。当读取脉冲施加到自选择存储器单元时，自选择存储器单元可展现可已通过合金中的成分的浓度(例如，基于局部浓度)设置的特定阈值电压(VTH)。因此，自选择存储器单元的数个阈值电压(例如三个或三个以上VTH电平)可经设置以通过确定及应用编程脉冲的适当形状而存储一个以上数据位来实现多层单元操作。在一些情况中，自选择存储器单元可包含两个VTH电平来存储一个数据位。
在一些实施例中，编程脉冲的不同形状可用于针对给定硫属化物合金建立不同阈值电压电平以使自选择存储器装置能够存储一个以上数据位。编程脉冲的形状可基于单元中所使用的硫属化物合金而配置。例如，不同硫属化物合金可用于其中合金更适于响应于具有相对较简单形状的编程脉冲而局部修改合金的组成的自选择存储器装置中。在选择用于自选择存储器装置或多层装置中的特定硫属化物合金时要考虑的其它因素可包含合金在制造过程期间的热稳定性、合金在制造过程期间的机械稳定性、自选择存储器装置的电特性(例如循环性能、随时间的VTH稳定性、数据保持能力、在取消选择偏压下的泄漏电流电平)或其组合。
下文将在具有交叉点架构的存储器阵列的上下文中进一步描述上文介绍的本发明的特征。接着，在一些实施例中描述用于操作与多层自选择存储器装置有关的存储器阵列的特定实例。本发明的这些及其它特征是通过与多层自选择存储器装置有关的设备图、系统图及流程图进一步说明且参考其进一步描述。
图1说明根据本发明的实施例的实例性存储器装置100。存储器装置100也可称为电子存储器设备。图1是存储器装置100的各种组件及特征的说明性表示。因而，应了解，存储器装置100的组件及特征经展示以说明功能相互关系，而非其在存储器装置100内的实际物理位置。在图1的说明性实例中，存储器装置100包含三维(3D)存储器阵列102。3D存储器阵列102包含可编程以存储不同状态的存储器单元105。在一些实施例中，每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些实施例中，存储器单元105可经配置以存储两个以上逻辑状态。在一些实施例中，存储器单元105可包含自选择存储器单元。尽管图1中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但其是相同的或将理解为相似的，以试图增加所描绘特征的可见性及清晰度。
在一些情况中，存储器单元(例如自选择存储器单元)可包含保持于可具有与其相关联的阈值电压(即，电流可在外加电压超过阈值电压之后流动)的非晶状态中的材料。因此，如果外加电压小于阈值电压，那么无可观量的电流可流动。在一些实施例中，可通过参考图1所描述的感测组件125感测电流流动或无电流流动以读取所选择的存储器单元中的存储信息。在一些实施例中，材料可为硫属化物合金。硫属化物合金的组成可在施加编程脉冲之后经局部修改且存储器单元105可展现特定数目个不同阈值电压电平(例如三个或三个以上阈值电压电平)。因此，存储器单元105能够存储一个以上数据位。如下文将论述，设置存储器单元105的通过其阈值电压表示的逻辑状态可由加热存储器元件辅助。
3D存储器阵列102可包含彼此上下形成的两个或两个以上二维(2D)存储器阵列。与2D阵列相比，此可增加可放置或产生在单个裸片或衬底上的存储器单元的数目，此又可降低生产成本或提高存储器装置的性能或两者。基于图1中所描绘的实例，存储器阵列102包含存储器单元105的两个层级且因此可被视为3D存储器阵列；然而，层级数并不限于两个。每一层级可经对准或定位使得存储器单元105可跨每一层级彼此对准(完全地、重叠，或近似地)，从而形成存储器单元堆叠145。在一些情况中，存储器单元堆叠145可包含彼此上下铺置同时两者共享存取线的多个自选择存储器单元，如下文将解释。在一些情况中，自选择存储器单元可为经配置以使用多层存储技术存储一个以上数据位的多层自选择存储器单元。
在一些实施例中，存储器单元105的每一行连接到存取线110，且存储器单元105的每一列连接到位线115。存取线110及位线115可基本上彼此垂直且可产生存储器单元阵列。如图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享共同导线(例如位线115)。即，位线115可与上存储器单元105的底部电极及下存储器单元105的顶部电极电子通信。其它配置可行，例如，第三层可与下层共享存取线110。一般来说，一个存储器单元105可定位于两条导电线(例如存取线110及位线115)的相交点处。此相交点可称为存储器单元的地址。目标存储器单元105可为定位于通电存取线110与位线115的相交点处的存储器单元105；即，存取线110及位线115可经通电以便读取或写入在其相交点处的存储器单元105。与相同存取线110或位线115电子通信(例如，连接到相同存取线110或位线115)的其它存储器单元105可称为未标定存储器单元105。
如上文论述，电极可耦合到存储器单元105及存取线110或位线115。术语“电极”可指代电导体，且在一些情况中，可用作到存储器单元105的电接点。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、导线、导电线、导电层或类似物。在一些实施例中，存储器单元105可包含定位于第一电极与第二电极之间的硫属化物合金。第一电极的一侧可耦合到存取线110且第一电极的另一侧耦合到所述硫属化物合金。另外，第二电极的一侧可耦合到位线115且第二电极的另一侧耦合到硫属化物合金。第一电极与第二电极可为相同材料(例如碳)或不同材料。
可通过激活或选择存取线110及数字线115而对存储器单元105执行操作(例如读取及写入)。在一些实施例中，存取线110也可称为字线110，且位线115也可称为数字线115。在不失理解或操作的情况下，对字线及位线或其类似物的引用可互换。激活或选择字线110或数字线115可包含施加电压到相应线。字线110及数字线115可由导电材料制成，例如金属(例如铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂半导体，或其它导电材料、合金、化合物或类似物。
在一些架构中，单元的逻辑存储装置(例如PCM单元中的缓存器、FeRAM单元中的电容器)可通过选择组件与数字线电隔离。字线110可连接到选择组件且可控制选择组件。例如，选择组件可为晶体管且字线110可连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。接着，可存取数字线以读取或写入存储器单元105。在选择存储器单元105之后，可使用所得信号来确定所存储的逻辑状态。在一些情况中，第一逻辑状态可对应于无电流或非常小电流，而第二逻辑状态可对应于有限电流。在一些情况中，存储器单元105可包含具有两个端子的自选择存储器单元且可不需要单独选择组件。因而，自选择存储器单元的一个端子可电连接到字线110且自选择存储器单元的另一端子可电连接到数字线115。
存取存储器单元105可通过行解码器120及列解码器130加以控制。例如，行解码器120可从存储器控制器140接收行地址且基于接收到的行地址激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址且激活适当数字线115。例如，存储器阵列102可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如WL_2及DL_3)，可存取在其相交点处的存储器单元105。
在存取之后，可通过感测组件125读取或感测存储器单元105以确定存储器单元105的存储状态。例如，可施加电压到存储器单元105(使用对应字线110及位线115)且所得电流的存在可取决于存储器单元105的外加电压及阈值电压。在一些情况中，可施加一个以上电压。此外，如果外加电压并未导致电流流动，那么可施加其它电压直到通过感测组件125检测电流。通过评估导致电流流动的电压，可确定存储器单元105的存储逻辑状态。在一些情况中，电压的量值可斜升直到检测电流流动。在其它情况中，可循序地施加预定电压直到检测电流。同样地，可将电流施加到存储器单元105且产生电流的电压的量值可取决于存储器单元105的电阻或阈值电压。
在一些实施例中，可施加一系列预定电压以确定存储于自选择存储器单元中的三个或三个以上阈值电压电平中的一者。预定电压电平的量值可增大以检测自选择存储器单元在线性模式中的特定阈值电压。替代地，预定电压电平的量值可增大或减小以检测自选择存储器单元在二进制搜索模式中的特定阈值电压。预定电压电平可具有与用于编程自选择存储器单元的电压相同的极性。预定电压电平可具有与用于编程自选择存储器单元的电压相反的极性。预定电压的范围可通过自选择存储器单元的阈值电压的范围来确定。
感测组件125可包含各种晶体管或放大器以便检测及放大信号的差异(此可称为锁存)。接着，可通过列解码器130输出存储器单元105的检测到的逻辑状态作为输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。图1还展示布置感测组件125-a(在虚线框中)的替代选项。所属领域的一般技术人员将了解，感测组件可在不失去其功能目的的情况下与列解码器或行解码器相关联。
可通过类似地激活相关字线110及数字线115而设置或写入存储器单元105且可将至少一逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如输入/输出135)。在包含硫属化物合金的自选择存储器单元的情况中，存储器单元105可通过施加编程脉冲(例如，通过修改合金的局部组成)而写入以存储数据。编程脉冲可取决于在自选择存储器单元处建立的特定阈值电压而具有各种形状。此过程在下文参考图4到6更详细论述。
在一些存储器架构中，存取存储器单元105可使存储的逻辑状态降级或损毁存储的逻辑状态，且可执行重写或刷新操作以使原始逻辑状态传回到存储器单元105。例如，在DRAM中，电容器可在感测操作期间部分或完全放电，从而破坏存储的逻辑状态。可在感测操作之后重写逻辑状态。此外，激活单个字线110可导致行中的所有存储器单元放电；因此，需要重写行中的若干或所有存储器单元105。但在非易失性存储器(例如自选择存储器、PCM、FeRAM或3D NAND存储器)中，存取存储器单元105不会损毁逻辑状态，且存储器单元105因此不需要在存取之后重写。
存储器控制器140可通过各种组件(例如行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如读取、写入、重写、刷新、放电)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以便激活所要字线110及数字线115。存储器控制器140也可产生及控制在存储器装置100的操作期间使用的各种电压或电流。例如，存储器控制器140可基于对应于自选择存储器单元的所要逻辑状态的阈值电压而确定自选择存储器单元的所要逻辑状态及编程脉冲的形状，且将编程脉冲施加到自选择存储器单元。一般来说，本文中所论述的外加电压或电流的振幅、形状、极性及/或持续时间可经调整或改变且可因操作存储器装置100时所论述的各种操作而不同。此外，可同时存取存储器阵列102内的一个、多个或所有存储器单元105；例如，可在其中将所有存储器单元105或存储器单元105的群组设置为单个逻辑状态的复位操作期间同时存取存储器阵列102的多个或所有单元。
图2说明根据本发明的实施例的支持多层自选择存储器装置的3D存储器阵列202的实例。存储器阵列202可为参考图1所描述的存储器阵列102的部分的实例。存储器阵列202可包含定位于衬底204上方的存储器单元的第一阵列或层205及位于第一阵列或层205的顶部上的存储器单元的第二阵列或层210。存储器阵列202也可包含字线110-a及字线110-b以及位线115-a，其可为参考图1所描述的字线110及位线115的实例。第一层205及第二层210的存储器单元各自可具有一或多个自选择存储器单元。尽管图2中所包含的一些元件用数字指示符标记，其它对应元件并未标记，但其是相同的或将理解为相似的，以试图增大所描绘特征的可见性及清晰度。
第一层205的自选择存储器单元可包含第一电极215-a、硫属化物合金220-a及第二电极225-a。另外，第二层210的自选择存储器单元可包含第一电极215-b、硫属化物合金220-b及第二电极225-b。在一些实施例中，第一层205及第二层210的自选择存储器单元可具有共同导电线使得每一层205及210的对应自选择存储器单元可共享参考图1所描述的位线115或字线110。例如，第二层210的第一电极215-b及第一层205的第二电极225-a可耦合到位线115-a使得位线115-a由垂直相邻的自选择存储器单元共享。在一些实施例中，可添加额外位线(未展示)使得第二层210的第一电极215-b可与额外位线耦合且第一层205的第二电极225-a可与位线115-a耦合。所述额外位线可与位线115-a电隔离(例如，通过在额外位线与位线115-a之间具有绝缘材料)。因此，在每一层205及210可彼此独立时，可分离第一层205及第二层210。
存储器阵列202的架构可称为交叉点架构，其中存储器单元是形成于字线与位线之间的拓扑交叉点处，如图2中所说明。与其它存储器架构相比，此交叉点架构可以较低生产成本提供相对较高密度数据存储。例如，交叉点架构可具有比其它架构缩小的面积且因此存储器单元密度提高的存储器单元。例如，与具有6F2存储器单元面积的其它架构(例如具有三端子选择组件的架构)相比，架构可具有4F2存储器单元面积，其中F是最小特征大小。例如，DRAM可使用晶体管(其是三端子装置)作为用于每一存储器单元的选择组件且可具有比交叉点架构更大的存储器单元面积。
在一些架构(未展示)中，多个字线可形成于平行于衬底的平行平面或层上。多个字线可经配置以包含多个孔以允许多个位线正交于字线的平面形成使得多个位线中的每一者穿透一组垂直对准孔(例如，位线相对于字线的平面及水平衬底垂直安置)。包含存储元件的存储器单元(例如包含硫属化物合金的自选择存储器单元)可形成于字线与位线的交叉处(例如字线与位线之间垂直对准孔组中的空间)。以类似于上文参考图1所描述的方式，可通过选择相应存取线(例如位线及字线)且施加电压或电流脉冲而操作(例如读取及/或编程)存储器单元(例如包含硫属化物合金的自选择存储器单元)。
虽然图2的实例展示两个存储器层，但其它配置也可行。在一些实施例中，自选择存储器单元的单个存储器层(其可称为二维存储器)可建构于衬底204上方。在一些实施例中，存储器单元的三个或四个存储器层可以类似于三维交叉点架构中的方式配置。在一些实施例中，存储器层中的一或多者可包含包括硫属化物合金220的自选择存储器单元。例如，硫属化物合金220可包含硫属化物玻璃，举例来说，例如硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)及硅(Si)的合金。在一些实施例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物合金可称为SAG合金。在一些实施例中，SAG合金可包含硅(Si)且此硫属化物合金可称为SiSAG合金。在一些实施例中，硫属化物玻璃可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些实施例中，包含硫属化物合金220的自选择存储器单元可通过使用位线115及字线110将编程脉冲施加到自选择存储器单元而编程以展现特定阈值电压。特定阈值电压(三个或三个以上阈值电压电平中的一者)可通过修改硫属化物合金220的局部组成而建立。硫属化物合金220的局部组成的此类修改可通过上文描述的硫属化物合金的一或多个元素的迁移而建立。在一些实施例中，硫属化物合金的硒及/或其它元素可展现硫属化物合金220内的(若干)非均匀浓度分布，从而响应于外加编程脉冲而修改硫属化物合金220的局部组成。取决于预期用于自选择存储器单元的特定阈值电压电平，编程脉冲可具有各种形状(例如多个电压或电流电平及持续时间)。
随后，在一些实施例中，具有预定电压的一系列读取脉冲可使用位线115及字线110施加到自选择存储器单元。读取脉冲的预定电压电平的量值可增大或减小以检测自选择存储器单元的特定阈值电压。在一些实施例中，读取脉冲的预定电压可具有与用于编程自选择存储器单元的编程脉冲的电压相同的极性。在一些实施例中，读取脉冲的预定电压可具有与用于编程自选择存储器单元的编程脉冲的电压相反的极性。
图3说明根据本发明的实施例的支持多层自选择存储器装置的存储器单元阈值电压(VTH)分布300的实例。自选择存储器单元可经配置以使用多层存储技术存储包含多个数据位的逻辑状态。在一些自选择存储器单元中，硫属化物合金可经修改以实现用于多层存储的不同阈值电压。当以此方式修改合金时，用于逻辑状态的确切电压阈值值可根据分布从预期值改变。VTH分布300展示电压阈值值可如何围绕自选择存储器单元中的中值改变。
VTH分布300描绘依据一或多个存储器单元的阈值电压(x轴)而变化的具有特定VTH的存储器单元的数目(y轴)。在一些实施例中，自选择存储器单元可包含参考图1及2所描述的硫属化物合金。VTH分布300可表示每单元存储至少两个位的多层单元操作方案。分布310可展现VTH中值VTH1。类似地，分布320、330及340可分别展现VTH中值VTH2、VTH3及VTH4。分布310、320、330及340各自可分别表示每单元存储两个位的四个逻辑状态(即，00、01、10及11)中的一者。在一些实施例中，两个分布可具有重叠部分且两个分布之间可不存在明确分离。在一些实施例中，每一分布可未围绕其中值VTH对称。在一些实施例中，每一分布可展现不同范围的VTH值。
分布(例如分布310)的最高电压与相邻分布(例如分布320)的最低电压之间的电压差可称为读取窗(例如读取窗350)。在一些实施例中，读取窗可为正的或负的。在一些实施例中，读取窗可与相关联于读取脉冲的电压电平有关。例如，施加到自选择存储器单元的读取脉冲的电压电平可落在读取窗(例如读取窗350)内以确定自选择存储器单元是否展现低于读取脉冲的电压的阈值电压(例如可为VTH分布310的一部分的阈值电压)或高于读取脉冲的电压的阈值电压(例如可为VTH分布320、VTH分布330或VTH分布340的一部分的阈值电压)。可基于在施加读取脉冲之后是否接通自选择存储器单元(例如，自选择存储器单元的VTH低于读取脉冲的电压)而进行此确定。当自选择存储器单元未接通(例如，自选择存储器单元的VTH高于读取脉冲的电压)时，读取脉冲的电压可增大到一值(例如对应于读取窗360或读取窗370的值)以确定可为分布320、330或340d的一部分的自选择存储器单元的特定VTH。
在一些实施例中，硫属化物合金的局部组成的变化可产生自选择存储器单元的不同VTH值(例如VTH1、VTH2、VTH3或VTH4)。图4中所说明的编程脉冲形状的变化可施加到自选择存储器单元以通过修改电场的强度以迁移硫属化物合金的元素而产生硫属化物合金的局部组成的变化，同时可通过流动通过所述合金的电流加热合金。
图4说明根据本发明的各个实施例的支持多层自选择存储器装置的电脉冲400的实例。电脉冲400描绘施加到自选择存储器单元的电压或电流(y轴)相对于时间(x轴)的各种形状。包含极性及振幅的变化的各种形状可针对施加到自选择存储器单元的编程脉冲而确定。一些以下实例出于说明目的描述以电压电平施加到自选择存储器单元的编程脉冲的各种形状。应了解，可在不损失功能性的情况下类似地使用以电流电平施加到自选择存储器单元的编程脉冲的各种形状。
脉冲410-a及410-b可称为矩形脉冲。脉冲410-a具有正极性且可具有于其期间维持固定电平的电压振幅V1或V2的单个持续时间T1。电压V0可表示脉冲基线且在一些实施例中可处于第一电压(例如接地、虚拟接地、近似0V)。在一些实施例中，T1可为几十纳秒(nsec)长，例如20到40nsec。在一些实施例中，V1可对应于流动通过自选择存储器单元的近似50微安(μA)的电流电平，而V2对应于流动通过自选择存储器单元的近似100μA的电流电平。在一些实施例中，具有拥有特定组成的硫属化物合金(例如包含砷、锗、硒或其任何组合的合金)的自选择存储器单元不会在接收具有V1的矩形脉冲410或具有V2的矩形脉冲410之后展现阈值电压的可观差异。此硫属化物合金的行为可归因于其结晶结构且需要矩形脉冲振幅的更显著变化来启动合金的一或多个元素的空间轮廓分布的可观净变化。
相比之下，在一些实施例中，具有经修改硫属化物合金的自选择存储器单元可在施加具有V1的矩形脉冲410或具有V2的矩形脉冲410之后展现阈值电压的可观差异。此类修改可通过凭借添加上文列举的一或多个元素改变硫属化物合金中的原子的布置、类型或比率而完成。在一些实施例中，导致自选择存储器单元的阈值电压的可观差异的电流电平可取决于自选择存储器单元的物理大小、自选择存储器单元中所使用的硫属化物合金或其组合而改变。
在一些实施例中，针对具有产生不同于脉冲410-a的阈值电压的硫属化物合金的自选择存储器单元，可使用具有负极性的脉冲410-b。脉冲410-b的持续时间可与T1相同或不同。与脉冲410-b相关联的电压振幅-V1及-V2可与脉冲410-a的量值V1及V2相同或不同。换句话来说，脉冲410-b可具有与脉冲410-a相同的总体形状(其极性除外)。如上文论述，施加到自选择存储器单元的脉冲极性的反转可反转跨硫属化物合金的电场的方向且可导致硫属化物合金的元素的不同分布(例如经反转)。
因此，自选择存储器单元可在读取存取操作期间取决于自选择存储器单元是使用脉冲410-a还是使用脉冲410-b编程而展现不同阈值电压。另外，编程脉冲振幅(例如V1或V2)可增大或减小以进一步修改硫属化物合金的元素的分布以不同地设置阈值电压。因此，可通过修改编程脉冲的极性及振幅两者而在自选择存储器单元中存储一个以上数据位。在一些情况中，编程脉冲可包含正极性部分及负极性部分。例如，编程脉冲可包含脉冲410-a及410-b的组合。
脉冲420-a及420-b可称为向下阶梯形脉冲。在一些情况中，脉冲420-a及/或420-b可经修改为向上阶梯形脉冲(未展示)。脉冲420-a具有于其期间维持正极性中的固定电平的电压振幅(例如V3、V4、V5或V6)的一个以上持续时间(例如四个持续时间T2a、T2b、T2c及T2d)。总持续时间T2可为一个以上持续时间的总和。在一些实施例中，T2可为几十纳秒长，例如20到40nsec。因此，每一持续时间(例如T2a、T2b、T2c及T2d)可为近似5到10nsec长。在一些实施例中，每一持续时间可不同。在一些实施例中，近似50到100μA的总电流电平可流动通过自选择存储器单元。
具有拥有特定组成的硫属化物合金(例如包含砷、锗、硒或其任何组合的合金)的自选择存储器单元可在接收向下阶梯形脉冲420-a或具有V2的矩形脉冲410-a以编程所述自选择存储器单元之后展现阈值电压的可观差异。展现不同阈值电压的此硫属化物合金的行为可归因于合金的一或多个元素的空间轮廓分布的可观净变化。
所述空间轮廓分布的此类变化可在施加向下阶梯形脉冲420-a时，至少部分归因于跨合金的对应于持续时间T2a期间的电压振幅V6的较强电场(在与矩形脉冲410-a的电压振幅V2相比时)而发生。向下阶梯形脉冲420-a的剩余持续时间(例如T2b、T2c及T2d)期间的电场可进一步促进一或多个元素移动，同时流动通过硫属化物合金的电流可提供热能来协助一或多个元素移动。
另外，可使用具有负极性的脉冲420-b编程自选择存储器单元。脉冲420-b可具有与脉冲420-a相同的总体形状(其极性除外)。如上文论述，脉冲420-b的相反极性可导致硫属化物合金的一或多个元素的空间分布的反转，此又可产生不同阈值电压。因此，编程脉冲的各种形状(例如编程脉冲的极性及振幅两者)可用于使特定硫属化物合金展现不同阈值电压以便存储一个以上数据位。在一些实施例中，与持续时间相关联的固定电压电平可增大或减小以建立自选择存储器单元的特定阈值电压。在一些实施例中，向上阶梯形脉冲(未展示)可用于在自选择存储器单元中存储一个以上数据位。在一些情况中，编程脉冲可包含正极性部分及负极性部分。例如，编程脉冲可包含脉冲410-a、410-b、420-a、420-b的部分或其组合。
脉冲430-a及430-b可称为向上三角形脉冲。应了解，脉冲430-a可经修改为向下三角形脉冲(未展示)。此向下三角形脉冲可被视为脉冲420-a的极端情况，其中增加持续时间的数目且减小每一持续时间期间维持的每一固定电压电平之间的差异。在一些实施例中，脉冲430-a及430-b可包含其中电压以连续性改变(例如，无阶梯)的向上三角形脉冲(未展示)。在一些实施例中，向上三角形脉冲可用作读取脉冲。
例如，当向上三角形读取脉冲施加到自选择存储器单元时，自选择存储器单元接通(即，在向上三角形读取脉冲的电压电平变得大于自选择存储器单元的特定阈值电压时)所花费的持续时间可对应于自选择存储器单元的特定阈值电压。因此，通过施加向上三角形读取脉冲及监测使自选择存储器单元接通所经过的持续时间，确定与自选择存储器单元的特定阈值电压相关联的特定逻辑状态是可行的。如上文论述，编程脉冲可在正极性或负极性中。读取脉冲可在自选择存储器单元的操作期间维持单个极性(正或负)。
可基于与存储于自选择存储器单元中的逻辑状态相关联的最高阈值电压而确定向上三角形读取脉冲的最大电压电平(例如V7)。可基于与存储于自选择存储器单元中的逻辑状态相关联的阈值电压范围(例如参考图3所描述的分布310到分布340)而确定与向上三角形读取脉冲相关联的电压电平范围(例如V7与V0之间的差)。可基于所述电压电平范围及编程操作期间的阈值电压放置的粒度而确定持续时间T3。在一些实施例中，可通过将向上三角形读取脉冲的初始值(例如V0)设置为读取窗(例如读取窗360)内的电压而修改与向上三角形读取脉冲相关联的电压电平范围以检测所关注的阈值电压分布的子集(例如分布330及分布340)。类似地，可通过将向上三角形读取脉冲的最大电压电平(例如V7)设置为读取窗(例如读取窗350)内的电压而修改最大电压电平以检测阈值电压分布的子集(例如分布310)。
作为实例，假定表示四个逻辑状态的阈值电压的总范围保持相同，如果读取窗相对较大(例如，图3中的读取窗350可相对较大以指示分布310及320可相对紧密围绕其中值电压VTH1及VTH2)，那么在与其中读取窗相对较小(例如，图3中的读取窗350可相对较小以指示分布310及320可相对较宽围绕其中值电压VTH1及VTH2)的情况相比时，脉冲430中的每一固定电压电平之间的差可相对较大且T3可相对较短。在一些情况中，编程脉冲可包含正极性部分及负极性部分。例如，编程脉冲可包含脉冲410-a、410-b、420-a、420-b、430-a、430-b的部分或其组合。
脉冲440-a及440-b可表示经确定以产生包含特定种类的硫属化物合金(例如包含砷、锗、硒、硅或其任何组合的合金)的自选择存储器单元的特定阈值电压的编程脉冲的形状。在一些实施例中，类似于T1或T2，总持续时间T4可为几十纳秒长，例如20到40nsec。电压电平(例如V8、V9或V10)可通过自选择存储器单元的所要特定阈值电压而确定。在T4期间流动通过自选择存储器单元的总电流电平可从50μA改变到120μA，具有特定数目个中间值(例如70μA及90μA)。每一持续时间T4a、T4b、T4c可相等或不同。持续时间的数目可为脉冲440-a中所说明的三个或如脉冲410-a中所说明般更小或如脉冲420-a中所说明般更大。
在一些实施例中，存储器控制器可确定自选择存储器单元的所要逻辑状态及对应阈值电压，所要逻辑状态表示一个以上数据位。存储器控制器可基于自选择存储器单元的阈值电压确定编程脉冲的极性及振幅。编程脉冲的形状的此确定可包含确定使用哪一极性及确定于其期间维持固定电压振幅的一或多个持续时间或改变流动通过自选择存储器单元的电流电平以引起所述编程脉冲的形状的变化。在一些情况中，编程脉冲可包含正极性部分及负极性部分。例如，编程脉冲可包含脉冲410-a、410-b、420-a、420-b、430-a、430-b、440-a、440-b的部分或其组合。
如上文说明，编程脉冲的各种脉冲形状可用于在自选择存储器单元中存储一个以上数据位。需要复杂脉冲形状(例如脉冲420、脉冲440或各种脉冲的组合)来针对给定硫属化物合金建立两个或两个以上独特阈值电压分布。相反地，简单脉冲形状(例如脉冲410)可用于针对另一硫属化物合金建立两个或两个以上独特阈值电压分布。如上文论述，用于设计自选择存储器装置的特定硫属化物合金的选择可包含其它考虑，例如合金在制造过程期间的热稳定性及机械稳定性以及自选择存储器装置的电特性(例如循环性能、随时间的VTH稳定性、数据保持能力、在取消选择偏压下的泄漏电流电平)或其组合。
图5说明根据本发明的各个实施例的支持多层自选择存储器装置的硫属化物合金的成分的空间分布500的图式。硫属化物合金的成分的空间分布500可通过在自选择存储器单元的存取操作期间施加的编程脉冲而设置。空间分布500可确定自选择存储器单元的阈值电压且自选择存储器单元的阈值电压可确定存储于自选择存储器单元上的逻辑状态。
图式501说明定位于第一电极505与第二电极515之间的硫属化物合金510。硫属化物合金510、第一电极505及第二电极515的复合堆叠可为参考图2所说明的自选择存储器装置的一部分的实例(例如包含225-a、220-a及215-a的复合堆叠)。在一些实施例中，图式501可说明特定硫属化物合金中的成分的空间分布。当自选择存储器装置在无需经历电应力的情况下制造时，硫属化物合金510的均匀阴影可表示硫属化物合金510内的成分的均匀分布。尽管图式501说明成分的空间分布以试图增加所描绘特征的可见性及清晰度，但本发明并不限于展现非均匀空间分布的单个成分。
第一电极505与第二电极515之间的硫属化物合金510的成分的空间轮廓可表示为随距第一电极505或第二电极515的距离而变化的成分的浓度。浓度可以指示硫属化物合金510与第一电极505之间的第一接口的轴525-a及指示硫属化物合金510与第二电极515之间的第二接口的轴525-b表示，如图5中所说明。当自选择存储器装置在无需经历电应力的情况下制造时，浓度分布520可表示成分的均匀分布。尽管图5中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但其是相同的或将理解为相似的，以试图增加所描绘特征的可见性及清晰度。
编程脉冲可施加到硫属化物合金510以编程自选择存储器单元。编程脉冲可为参考图4所说明的各种脉冲形状中的一者。编程脉冲可使用电连接到存取线(例如参考图2所说明的位线115-a)的第一电极505与电连接到另一存取线(例如参考图2所说明的字线110-a)的第二电极515之间的电压差施加到硫属化物合金510。替代地，编程脉冲可使用从电连接到存取线(例如参考图2所说明的位线115-a)的第一电极505流动到电连接到另一存取线(例如参考图2所说明的字线110-a)的第二电极515的电流施加到硫属化物合金510或反之亦然。
编程脉冲的极性可确定两个电极中的哪一者相对于另一电极采用较高电势电平且因此可导致硫属化物合金510的元素的不同空间轮廓。当针对编程脉冲实施两个极性时，自选择存储器装置的外围电路可经设计以产生两个极性的编程脉冲的各种形状。在一些实施例中，读取脉冲可以类似于编程脉冲的方式通过选择电连接到电极505及515的存取线(例如参考图2所说明的位线115-a及字线110-a)的组合而施加到硫属化物合金510。在一些实施例中，读取脉冲可具有单个极性。
当编程脉冲施加到硫属化物合金510时，可归因于第一电极505与第二电极515之间的电势差而跨硫属化物合金510建立电场，且电流可流动通过硫属化物合金510。在电场的影响下，硫属化物合金510的可采用离子的形式的成分(其也可称为元素或一部分)可朝向第一电极505或第二电极515迁移。
(例如，同时或另外)流动通过硫属化物合金510的电流可归因于硫属化物合金510可展现的电阻而加热硫属化物合金510。此加热可帮助或促进在电场下的硫属化物合金510中的离子移动。因此，硫属化物合金510内的成分的空间分布的非均匀、不对称轮廓可响应于施加编程脉冲到硫属化物合金510而产生。此外，如参考图4所说明，编程脉冲的各种形状(例如极性变化及振幅变化两者)可通过修改电场的方向及量值以及加热的强度而产生成分的空间分布的各种轮廓。此非均匀、不对称空间分布可导致硫属化物合金510的组成的局部变化。在一些实施例中，硫属化物合金510的组成的此类局部变化可导致硫属化物合金510的电阻率的局部变化。
图5中还说明通过图式501-a、501-b、501-c及501-d表示的硫属化物合金510的四个不同状态。例如，硫属化物合金510-a的非均匀阴影可表示响应于施加编程脉冲而建立的硫属化物合金510的成分的非均匀空间分布。换句话来说，在与较浅阴影区域比较时，较深阴影区域可指示硫属化物合金510的具有成分的较高浓度的一部分。对应地，浓度分布520-a、520-b、520-c及520-d可表示依据第一电极505与第二电极515之间的距离而变化的硫属化物合金510的成分的非均匀空间分布。浓度分布可为线性或非线性的，如图5中所说明。应了解，阴影及分布可取决于外加编程脉冲的极性而反转(例如，在与图式501-c比较时的图式501-a，或在与浓度分布520-d比较时的浓度分布520-b)。还应了解，可通过施加具有参考图4所描述的不同形状的编程脉冲而获得额外浓度分布(图5中未展示)。额外浓度分布可具有中间电平的浓度梯度或比图5中所说明的浓度分布更陡的浓度分布。因而，本发明并不限于图5中所描绘的具有四个不同浓度分布的说明性实例。
每一图式501-a、501-b、501-c或501-d可与施加到硫属化物合金510的特定编程脉冲相关联。例如，图式501-a可表示在施加具有电压振幅V1的脉冲410-a之后在硫属化物合金的成分的浓度分布方面的硫属化物合金510的状态，而图式501-b可表示在施加具有电压振幅V2的脉冲410-a之后在硫属化物合金的成分的浓度分布方面的硫属化物合金510的状态。另外，图式501-c可表示在施加具有电压振幅-V1的脉冲410-b之后在硫属化物合金的成分的浓度分布方面的硫属化物合金510的状态，而图式501-d可表示在施加具有电压振幅-V2的脉冲410-b之后在硫属化物合金的成分的浓度分布方面的硫属化物合金510的状态。其它形式的编程脉冲(例如图4中所说明的脉冲420或脉冲440)可结合以硫属化物合金510的成分的特定非均匀浓度分布为目标的脉冲极性及总电压(或电流)振幅的变化或特定局部组成变化，或硫属化物合金510内的特定局部电阻率变化(其又可产生自选择存储器单元的特定阈值电压)一起使用。
硫属化物合金510的成分的特定非均匀、不对称浓度分布可对应于在施加读取脉冲时包含硫属化物合金510的自选择存储器装置的特定阈值电压。如上文解释，包含非晶硫属化物合金的存储器单元(例如自选择存储器单元)可具有与其相关联的阈值电压，即，可观量的电流可在外加读取电压超过阈值电压之后流动。因此，如果外加读取电压小于自选择存储器单元的阈值电压，那么无可观量的电流可流动。在一些实施例中，可通过参考图1所描述的感测组件125感测电流流动或无电流流动以读取所选择的自选择存储器单元中的存储信息。在一些实施例中，阈值行为可取决于特定成分的局部浓度，或局部组成，或硫属化物合金510的局部电阻率。在一些实施例中，自选择存储器装置的特定阈值电压可基于在第一电极505或第二电极515处或附近硫属化物合金510的成分的浓度而确定。因此，通过图式501-a、501-b、501-c及501-d以硫属化物合金510的成分的浓度分布表示的硫属化物合金510的四个不同状态可表示自选择存储器装置的四个特定阈值电压(例如VTH1、VTH2、VTH3及VTH4，如图6中所说明)，因此表示每单元存储两个位的多层单元配置。通过图式501-a、501-b、501-c及501-d表示的硫属化物合金510的状态中的每一者可表示四个不同逻辑状态00、01、10及11中的一者。还应了解，额外逻辑状态(例如四个以上逻辑状态00、01、10及11)可通过施加参考图4所描述的具有不同形状的编程脉冲而获得。例如，通过修改施加到自选择存储器单元的编程脉冲形状，自选择存储器单元的阈值电压(未展示)的八个不同分布可适用于表示存储于自选择存储器单元中的三个信息位。
当存储器控制器确定编程脉冲的形状以便获得自选择存储器单元的特定阈值电压时，存储器控制器可基于自选择存储器单元的目前状态及自选择存储器单元的所要特定阈值电压而确定编程脉冲的极性及振幅。例如，具有V1的矩形脉冲410-a可足以使自选择存储器单元在自选择存储器单元目前展现阈值电压VTH1的情况下产生VTH2。然而，具有-V2的矩形脉冲410-b可用于相同自选择存储器单元以产生VTH4。替代地，可针对其中(例如)自选择存储器单元的逻辑状态从逻辑状态00(例如VTH1)改变到逻辑状态11(例如VTH4)或从逻辑状态10(例如VTH3)改变到逻辑状态11(例如VTH4)的不同情况确定具有不同极性及振幅的脉冲440的不同形状。
图6说明根据本发明的各个实施例的支持多层自选择存储器装置的阈值电压对编程电流(VTH-IPROG)曲线图600的实例。自选择存储器装置可包含可为包含参考图5所说明的第一电极505及第二电极515或参考图2所说明的第一电极215-a及第二电极225-a的复合堆叠的一部分的硫属化物合金510。在VTH-IPROG曲线图600中，以垂直轴(即，y轴)表示依据水平轴(即，x轴)中的与编程脉冲相关联的电流而变化的自选择存储器装置的阈值电压。应了解，在不偏离本发明的范围的情况下，电流方向可相反(例如，I3及I4沿着正方向且I1及I2沿着负方向)。在图6中，通过图式501-a、501-b、501-c及501-d以及VTH分布300表示的硫属化物合金510的四个不同状态并列。VTH-IPROG曲线图600可表示每单元存储两个位的自选择存储器装置的通过四个可区分阈值电压分布(各自对应于00、01、10或11的一个逻辑状态)表示的四个逻辑状态。围绕特定逻辑状态的中值VTH(例如逻辑状态00的VTH1)的变化可表示归因于实际编程电流及所得VTH值的波动的阈值电压的波动。
编程电流IPROG的极性的变化可对应于自选择存储器单元中的阈值电压的变化。此外，编程电流IPROG在一个方向上的增大或减小可对应于自选择存储器单元的阈值电压的增大或减小。例如，当编程脉冲(例如引起电流I3流动通过硫属化物合金510的编程脉冲)施加到自选择存储器单元时，自选择存储器单元可展现对应于VTH1的阈值电压。当编程脉冲(例如引起电流I4流动通过硫属化物合金510的编程脉冲)施加到自选择存储器装置时，自选择存储器装置可展现对应于VTH2的阈值电压。阈值电压的此增大可归因于参考图5所说明的图式501-a与图式501-b之间的电极处或附近的成分的不同浓度分布，因此硫属化物合金的不同局部组成或通过增大编程电流IPROG建立的硫属化物合金的不同局部电阻率。另外，当具有相反极性的编程脉冲(例如引起电流I2在相反方向上流动通过硫属化物合金510的编程脉冲)施加到自选择存储器单元时，自选择存储器单元可展现对应于VTH3的阈值电压。自选择存储器单元的阈值电压的此增大可归因于参考图5所说明的图式501-a与图式501-c之间的成分的浓度分布的反转。可通过使用较小步骤调整编程电流电平而实施四个以上阈值电压电平。例如，极性与I3及I4相同但具有中间振幅(例如，大于I3但小于I4)的编程脉冲可导致成分的不同浓度分布及/或局部浓度，其各自以未展示的不同阈值电压(例如大于VTH1但小于VTH2的阈值电压)为特征。
因此，通过其极性及振幅确定的编程脉冲的形状可经修改以产生跨硫属化物合金510的电场的不同强度及不同方向。电场的不同强度及方向可变更硫属化物合金510的成分的空间分布。换句话来说，编程脉冲的形状可经修改以达到自选择存储器单元中的特定阈值电压以实现多层单元操作。应了解，图6的实例说明使用四个不同逻辑状态每单元存储两个位的多层单元方案，然而本发明并不限于每单元两个位。
图7展示根据本发明的实施例的支持多层自选择存储器装置的存储器阵列705的框图700。存储器阵列705可称为电子存储器设备，且可为本文中所描述的存储器装置100的组件的实例。
存储器阵列705可包含一或多个存储器单元710、存储器控制器715、字线720、参考组件730、感测组件735、数字线740及锁存器745。这些组件可彼此电子通信且可执行本文中所描述的功能中的一或多者。在一些情况中，存储器单元710可包含自选择存储器单元。在一些情况中，存储器控制器715可包含偏压组件750及时序组件755。在一些情况中，感测组件735可用作参考组件730。在其它情况中，参考组件730可为任选的。而且，图7展示布置感测组件736、锁存器746、及参考组件731(在虚线框中)、参考线761及感测控制线765的替代示意性选项。所属领域的一般技术人员将了解，感测组件及相关联组件(即，锁存器、参考组件、参考线及感测控制线)可在不失去其功能目的的情况下与列解码器或行解码器相关联。
存储器控制器715可与字线720、数字线740及感测组件735(其可为参考图1及2所描述的字线110、数字线115及感测组件125的实例)电子通信。存储器阵列705的组件可彼此电子通信且可执行参考图1到6所描述的功能的方面。在一些情况中，参考组件730、感测组件735及锁存器745可为存储器控制器715的组件。
在一些实施例中，数字线740与感测组件735及自选择存储器单元710电子通信。自选择存储器单元710可用逻辑状态(例如一第一、第二或第三逻辑状态)写入。字线720可与存储器控制器715及自选择存储器单元710电子通信。感测组件735可与存储器控制器715、数字线740、锁存器745及参考线760电子通信。参考组件730可与存储器控制器715及参考线760电子通信。感测控制线765可与感测组件735及存储器控制器715电子通信。除上文未列出的组件之外，这些组件也可经由其它组件、连接件或总线与存储器阵列705内部及外部两者的其它组件电子通信。
存储器控制器715可经配置以通过施加电压到字线720或数字线740而激活各种节点。例如，偏压组件750可经配置以施加电压以操作自选择存储器单元710以读取或写入自选择存储器单元710，如上文描述。在一些情况中，存储器控制器715可包含本文中所描述的行解码器、列解码器或两者。此可使存储器控制器715能够存取参考图1所说明的一或多个自选择存储器单元105。偏压组件750也可提供电压到参考组件730以便产生用于感测组件735的参考信号。此外，偏压组件750可提供用于感测组件735的操作的电压。
在一些实施例中，存储器控制器715可使用时序组件755执行其操作。例如，时序组件755可控制各种字线选择或位线偏压的时序，包含用于执行本文中所论述的存储器功能(例如读取及写入)的切换及电压施加的时序。在一些情况中，时序组件755可控制偏压组件750的操作。
参考组件730可包含用以产生用于感测组件735的参考信号的各种组件。参考组件730可包含经配置以产生参考信号的电路。在一些情况中，参考组件730可使用其它自选择存储器单元105实施。感测组件735可比较(通过数字线740)来自自选择存储器单元710的信号与来自参考组件730的参考信号。在确定逻辑状态之后，感测组件接着可将输出存储于锁存器745中，在锁存器745中可根据电子装置(存储器阵列705是其一部分)的操作使用输出。感测组件735可包含与锁存器745及自选择存储器单元710电子通信的感测放大器。
存储器控制器715及/或其各种子组件中的至少一些子组件可实施于硬件、通过处理器执行的软件、固件或其任何组合中。如果实施于通过处理器执行的软件中，那么存储器控制器715及/或其各种子组件中的至少一些子组件的功能可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本发明中所描述的功能的其任何组合而执行。存储器控制器715及/或其各种子组件中的至少一些子组件可物理定位于各种位置处，包含经分布使得功能的部分通过一或多个物理装置实施于不同物理位置处。在一些实施例中，存储器控制器715及/或其各种子组件中的至少一些子组件可为根据本发明的各个实施例的分离及相异组件。在其它实例中，存储器控制器715及/或其各种子组件中的至少一些子组件可与一或多个其它硬件组件组合，硬件组件包含(但不限于)I/O组件、收发器、网络服务器、另一计算装置、本发明中所描述的一或多个其它组件或根据本发明的各个实施例的其组合。
存储器控制器715可：确定自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位；基于自选择存储器单元的所要逻辑状态确定编程脉冲的极性及振幅；及基于确定编程脉冲的极性及振幅而将编程脉冲施加到自选择存储器单元。
存储器控制器715也可：识别具有多个电压及单个极性的读取脉冲；基于识别读取脉冲而将读取脉冲施加到自选择存储器单元；基于施加读取脉冲而检测自选择存储器单元的阈值电压；及基于检测自选择存储器单元的阈值电压而确定自选择存储器单元的逻辑状态，逻辑状态表示一个以上数据位。
存储器控制器715也可：确定包含硫属化物合金的自选择存储器单元的所要阈值电压，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接，且所要阈值电压对应于自选择存储器单元的表示一个以上数据位的所要逻辑状态；基于自选择存储器单元的所要阈值电压确定编程脉冲的极性及振幅；及通过基于确定编程脉冲的极性及振幅将编程脉冲施加到自选择存储器单元而变更硫属化物合金的至少一部分的空间分布，其中自选择存储器单元的所要阈值电压是基于硫属化物合金的至少一部分的空间分布。
存储器控制器715也可：确定包含硫属化物合金的自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位；基于自选择存储器单元的所要逻辑状态确定编程脉冲的形状；及基于确定编程脉冲的形状而将编程脉冲施加到自选择存储器单元。
图8展示根据本发明的实施例的支持多层自选择存储器装置的存储器控制器815的框图800。存储器控制器815可为参考图7及9所描述的存储器控制器715及915的方面的实例。存储器控制器815可包含偏压组件820、时序组件825、编程组件830及读取组件840。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。
在一些实施例中，偏压组件820可：基于确定编程脉冲的极性及振幅而将编程脉冲施加到自选择存储器单元；基于加热硫属化物合金而启动硫属化物合金的第一侧与硫属化物合金的第二侧之间的硫属化物合金的至少一部分的净移动；基于将编程脉冲施加到自选择存储器单元而产生至少一部分在电场下的净移动以变更硫属化物合金的局部组成。
在一些实施例中，偏压组件820可：基于识别读取脉冲而将读取脉冲施加到自选择存储器单元；通过基于确定编程脉冲的极性及振幅将编程脉冲施加到自选择存储器单元而变更硫属化物合金的至少一部分的空间分布，其中自选择存储器单元的所要阈值电压是基于硫属化物合金的至少一部分的空间分布。
在一些实施例中，偏压组件820可：基于确定编程脉冲的形状而将编程脉冲施加到自选择存储器单元；使用在施加编程脉冲的至少一持续时间期间在电场下流动通过自选择存储器单元的电流加热硫属化物合金；基于产生电流加热硫属化物合金；或基于流动通过自选择存储器单元的电流而启动硫属化物合金的温度变化。
在一些情况中，将编程脉冲施加到自选择存储器单元可包含基于编程脉冲的极性及振幅使用跨硫属化物合金的电场启动硫属化物合金的至少一部分的净移动。在一些情况中，将编程脉冲施加到自选择存储器单元可包含通过基于编程脉冲的极性及振幅建立跨硫属化物合金的至少一部分的电场及加热(例如，同时加热)硫属化物合金而修改硫属化物合金的局部组成。在一些情况中，自选择存储器单元可包含第一电极接触硫属化物合金的第一侧之间的第一接口及第二电极接触硫属化物合金的第二侧之间的第二接口，且其中将编程脉冲施加到自选择存储器单元进一步包含产生流动通过硫属化物合金的电流。
在一些实施例中，时序组件825可设置在一或多个持续时间期间维持的具有第一极性的编程脉冲的电流振幅。在一些情况中，确定编程脉冲的形状可包含确定于其期间维持具有第一极性的固定电压振幅的一或多个持续时间。
在一些实施例中，编程组件830可：确定自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位；改变编程脉冲的形状以改变在将编程脉冲施加到自选择存储器单元的每一持续时间期间跨硫属化物合金的至少一部分的电场的强度或方向或两者。
在一些实施例中，编程组件830可：基于自选择存储器单元的目前状态及自选择存储器单元的所要逻辑状态而确定编程脉冲的极性，其中自选择存储器单元的所要逻辑状态与阈值电压分布相关联且自选择存储器单元的阈值电压分布是至少部分基于硫属化物合金的局部组合而设置；设置在一或多个持续时间期间维持的具有一极性的编程脉冲的电压振幅；设置在一或多个持续时间期间与第一电极相关联的编程脉冲的电流振幅；基于自选择存储器单元的当前逻辑状态及自选择存储器单元的所要逻辑状态而确定编程脉冲的极性或振幅，其中极性及振幅定义编程脉冲的形状。
在一些实施例中，编程组件830可：识别具有多个电压及单个极性的读取脉冲；使用具有与所述读取脉冲相同的极性的编程脉冲编程自选择存储器单元；基于自选择存储器单元的所要逻辑状态确定编程脉冲的极性及振幅。
在一些实施例中，编程组件830可确定包含硫属化物合金的自选择存储器单元的所要阈值电压，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接，且所要阈值电压对应于自选择存储器单元的表示一个以上数据位的所要逻辑状态。
在一些实施例中，编程组件830可：基于自选择存储器单元的所要阈值电压确定编程脉冲的极性及振幅；基于在自选择存储器单元的第一接口处的硫属化物合金的至少一部分的浓度而设置自选择存储器单元的所要阈值电压。
在一些实施例中，编程组件830可：确定包含硫属化物合金的自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位；基于自选择存储器单元的所要逻辑状态确定编程脉冲的形状；使用具有不同于读取脉冲的极性的编程脉冲编程自选择存储器单元。
在一些情况中，确定编程脉冲的极性及振幅可包含基于自选择存储器单元的目前状态及自选择存储器单元的所要逻辑状态而设置编程脉冲的极性。
在一些实施例中，读取组件835可基于施加读取脉冲而检测自选择存储器单元的阈值电压且基于检测自选择存储器单元的阈值电压而确定自选择存储器单元的逻辑状态，逻辑状态表示一个以上数据位。
图9展示根据本发明的实施例的包含支持多层自选择存储器装置的装置905的系统900的图式。装置905可为本文中(例如，参考图1)所描述的存储器装置100的组件的实例或包含存储器装置100的组件。装置905可包含用于双向语音及数据通信的组件，包含用于传输及接收通信的组件，包含存储器控制器915、存储器单元920、基本输入/输出系统(BIOS)组件925、处理器930、I/O控制器935及外围组件940。这些组件可经由一或多个总线(例如总线910)电子通信。
存储器单元920可存储信息(例如呈逻辑状态的形式的信息)，如本文中所描述。在一些实施例中，存储器单元920可包含包括自选择存储器单元的交叉点存储器阵列。存储器控制器915可与交叉点阵列耦合且可操作以执行上文参考图8所描述的存取操作(例如编程或读取)。在一些实施例中，存储器控制器915可包含产生编程脉冲的极性的外围电路。在一些实施例中，交叉点存储器阵列可包含各自包括硫属化物合金的自选择存储器单元的两个或两个以上层，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接。在一些实施例中，自选择存储器单元可具有与第一电极介接的硫属化物合金的第一侧的第一区域及与第二电极介接的硫属化物合金的第二侧的第二区域。
BIOS组件925是包含操作为固件的BIOS的软件组件，其可初始化及运行各种硬件组件。BIOS组件925也可管理处理器与各种其它组件(例如外围组件、输入/输出控制组件等)之间的数据流。BIOS组件925可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器930可包含智能硬件装置(例如通用处理器、DSP、中央处理部件(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中，处理器930可经配置以使用存储器控制器操作存储器阵列。在其它情况中，存储器控制器可集成到处理器930中。处理器930可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如支持多层自选择存储器装置的功能或任务)。
I/O控制器935可管理用于装置905的输入及输出信号。I/O控制器935也可管理未集成到装置905中的外围设备。在一些情况中，I/O控制器935可表示到外部外围设备的物理连接件或端口。在一些情况中，I/O控制器935可利用操作系统，例如
Figure BDA0002532389860000221
Figure BDA0002532389860000222
或另一已知操作系统。在其它情况中，I/O控制器935可表示调制解调器、键盘、鼠标、触摸屏幕或类似装置或与其互动。在一些情况中，I/O控制器935可实施为处理器的部分。在一些情况中，用户可经由I/O控制器935或经由通过I/O控制器935控制的硬件组件与装置905互动。
外围组件940可包含任何输入或输出装置，或用于此类装置的接口。实例可包含：磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并列端口或外围卡插槽(例如外围组件互连件(PCI)或加速图形端口(AGP)插槽)。
输入装置945可表示在装置905外部的提供输入到装置905或其组件的装置或信号。此可包含用户接口或与其它装置介接或其它装置之间的接口。在一些情况中，输入装置945可通过I/O控制器935管理，且可经由外围组件940与装置905互动。
输出装置950也可表示在装置905外部的经配置以从装置905或其组件的任何者接收输出的装置或信号。输出950的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板等。在一些情况中，输出950可为经由(若干)外围组件940与装置905介接的外围元件。在一些情况中，输出950可通过I/O控制器935管理。
装置905的组件可包含经设计以执行其功能的电路。此可包含经配置以实行本文中所描述的功能的各种电路元件，例如导电线、晶体管、电容器、导体、电阻器、放大器或其它有源或非有源元件。装置905可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、穿戴式电子装置、个人电子装置或类似物。或者，装置905可为此装置的一部分或方面。
图10展示说明根据本发明的实施例的用于多层自选择存储器装置的方法1000的流程图。方法1000的操作可通过本文中所描述的存储器装置100或其组件实施。例如，方法1000的操作可通过参考图1及7到9所描述的存储器控制器执行。在一些实施例中，存储器装置100可执行一组程序代码以控制装置的功能元件执行下文将描述的功能。此外或替代地，存储器装置100可使用专用硬件执行下文将描述的功能的方面。
在框1005中，存储器装置100可确定自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位。框1005的操作可根据本文中所描述的方法执行。在某些实例中，框1005的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1010中，存储器装置100可至少部分基于自选择存储器单元的所要逻辑状态而确定编程脉冲的极性及振幅。框1010的操作可根据本文中所描述的方法执行。在某些实例中，框1010的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1015中，存储器装置100可至少部分基于确定编程脉冲的极性及振幅而将编程脉冲施加到自选择存储器单元。框1015的操作可根据本文中所描述的方法执行。在某些实例中，框1015的操作的方面可通过参考图7到9所描述的偏压组件来执行。
在一些情况中，方法1000也可包含：确定自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位；至少部分基于自选择存储器单元的所要逻辑状态而确定编程脉冲的极性及振幅；及至少部分基于确定编程脉冲的极性及振幅而将编程脉冲施加到自选择存储器单元。在一些情况中，自选择存储器单元包括硫属化物合金，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接，其中自选择存储器单元的所要逻辑状态与阈值电压分布相关联且自选择存储器单元的阈值电压分布是至少部分基于硫属化物合金的局部组成而设置。
在一些情况中，将编程脉冲施加到自选择存储器单元可包含通过基于编程脉冲的极性及振幅建立跨硫属化物合金的至少一部分的电场及加热(例如，同时加热)硫属化物合金而修改硫属化物合金的局部组成。在一些情况中，硫属化物合金的至少一部分包含硅(Si)、硒(Se)、砷(As)或锗(Ge)，且方法1000可包含至少部分基于将编程脉冲施加到自选择存储器单元而产生至少一部分在电场下的净移动以变更硫属化物合金的局部组成。
在一些情况中，编程脉冲包括施加到自选择存储器单元的电压差或流动通过自选择存储器单元的电流。在一些情况中，方法1000可包含至少部分基于自选择存储器单元的目前状态及自选择存储器单元的所要逻辑状态而确定编程脉冲的极性。在一些情况中，方法1000可包含设置在一或多个持续时间期间维持的具有一极性的编程脉冲的电压振幅或设置在一或多个持续时间期间与第一电极相关联的编程脉冲的电流振幅。在一些情况中，方法1000可包含基于自选择存储器单元的当前逻辑状态及自选择存储器单元的所要逻辑状态而确定编程脉冲的极性或振幅，其中极性及振幅定义编程脉冲的形状。
在一些情况中，编程脉冲可包含具有第一极性的第一电压振幅、具有第一极性的第二电压振幅、具有第二极性的第一电压振幅或具有第二极性的第二电压振幅。在一些情况中，编程脉冲可包含从第一电极流动的电流的第一电流振幅、从第一电极流动的电流的第二电流振幅、流动到第一电极的电流的第一电流振幅或流动到第一电极的电流的第二电流振幅。
在一些实施例中，描述用于多层自选择存储器装置的设备。设备可包含：用于确定自选择存储器单元的所要逻辑状态的构件，所要逻辑状态表示一个以上数据位；用于至少部分基于自选择存储器单元的所要逻辑状态而确定编程脉冲的极性及振幅的构件；及用于至少部分基于确定编程脉冲的极性及振幅而将编程脉冲施加到自选择存储器单元的构件。
在一些情况中，设备可包含用于通过至少部分基于编程脉冲的极性及振幅建立跨硫属化物合金的至少一部分的电场及加热硫属化物合金(例如，同时加热)而修改硫属化物合金的局部组成的构件。在一些情况中，设备可包含用于至少部分基于将编程脉冲施加到自选择存储器单元而产生至少一部分在电场下的净移动以变更硫属化物合金的局部组成的构件，其中硫属化物合金的至少一部分包含硅(Si)、硒(Se)、砷(As)或锗(Ge)。
在一些情况中，设备可包含用于至少部分基于自选择存储器单元的目前状态及自选择存储器单元的所要逻辑状态而确定编程脉冲的极性的构件。在一些情况中，设备可包含用于设置在一或多个持续时间期间维持的具有一极性的编程脉冲的电压振幅或设置在一或多个持续时间期间与第一电极相关联的编程脉冲的电流振幅的构件。在一些情况中，设备可包含用于基于自选择存储器单元的当前逻辑状态及自选择存储器单元的所要逻辑状态而确定编程脉冲的极性或振幅的构件，其中极性及振幅定义编程脉冲的形状。
图11展示说明根据本发明的实施例的用于多层自选择存储器装置的方法1100的流程图。方法1100的操作可通过如文中所描述的存储器装置100或其组件实施。例如，方法1100的操作可通过参考图1及7到9所描述的存储器控制器执行。在一些实施例中，存储器装置100可执行一组程序代码以控制装置的功能元件执行下文将描述的功能。此外或替代地，存储器装置100可使用专用硬件执行下文将描述的功能的方面。
在框1105中，存储器装置100可识别具有多个电压及单个极性的读取脉冲。框1105的操作可根据本文中所描述的方法执行。在某些实例中，框1105的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1110中，存储器装置100可至少部分基于识别读取脉冲而将读取脉冲施加到自选择存储器单元。框1110的操作可根据本文中所描述的方法执行。在某些实例中，框1110的操作的方面可通过参考图7到9所描述的偏压组件来执行。
在框1115中，存储器装置100可至少部分基于施加读取脉冲而检测自选择存储器单元的阈值电压。框1115的操作可根据本文中所描述的方法执行。在某些实例中，框1115的操作的方面可通过参考图7到9所描述的读取组件来执行。
在框1120中，存储器装置100可至少部分基于检测自选择存储器单元的阈值电压而确定自选择存储器单元的逻辑状态，逻辑状态表示一个以上数据位。框1120的操作可根据本文中所描述的方法执行。在某些实例中，框1120的操作的方面可通过参考图7到9所描述的读取组件来执行。
在一些情况中，方法1100可包含：识别具有多个电压及单个极性的读取脉冲；至少部分基于识别读取脉冲而将读取脉冲施加到自选择存储器单元；至少部分基于施加读取脉冲而检测自选择存储器单元的阈值电压；及至少部分基于检测自选择存储器单元的阈值电压而确定自选择存储器单元的逻辑状态，逻辑状态表示一个以上数据位。在一些情况中，方法1100可包含使用具有与读取脉冲相同的极性的编程脉冲编程自选择存储器单元。在一些情况中，方法1100可包含使用具有不同于读取脉冲的极性的编程脉冲编程自选择存储器单元。
在一些情况中，读取脉冲在预定电压范围内可具有相对于时间恒定的电压增大速率，其中预定电压范围与存储表示一个以上数据位的逻辑状态的自选择存储器单元的阈值电压范围相关联。在一些情况中，读取脉冲可包含多个持续时间，多个持续时间中的每一持续时间与多个电压中的电压相关联。
在一些实施例中，描述用于多层自选择存储器装置的设备。设备可包含：用于识别具有多个电压及单个极性的读取脉冲的构件；用于至少部分基于识别读取脉冲而将读取脉冲施加到自选择存储器单元的构件；用于至少部分基于施加读取脉冲而检测自选择存储器单元的阈值电压的构件；及用于至少部分基于检测自选择存储器单元的阈值电压而确定自选择存储器单元的逻辑状态的构件，逻辑状态表示一个以上数据位。
在一些情况中，设备可包含用于使用具有与读取脉冲相同的极性的编程脉冲编程自选择存储器单元的构件。在一些情况中，设备可包含用于使用具有不同于读取脉冲的极性的编程脉冲编程自选择存储器单元的构件。
图12展示说明根据本发明的实施例的用于多层自选择存储器装置的方法1200的流程图。方法1200的操作可通过本文中所描述的存储器装置100或其组件实施。例如，方法1200的操作可通过参考图1及7到9所描述的存储器控制器执行。在一些实例中，存储器装置100可执行一组程序代码以控制装置的功能元件执行下文将描述的功能。此外或替代地，存储器装置100可使用专用硬件执行下文将描述的功能的方面。
在框1205中，存储器装置100可确定包括硫属化物合金的自选择存储器单元的所要阈值电压，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接，且所要阈值电压对应于自选择存储器单元的表示一个以上数据位的所要逻辑状态。框1205的操作可根据本文中所描述的方法执行。在某些实例中，框1205的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1210中，存储器装置100可至少部分基于自选择存储器单元的所要阈值电压而确定编程脉冲的极性及振幅。框1210的操作可根据本文中所描述的方法执行。在某些实例中，框1210的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1215中，存储器装置100可通过至少部分基于确定编程脉冲的极性及振幅将编程脉冲施加到自选择存储器单元而变更硫属化物合金的至少一部分的空间分布，其中自选择存储器单元的所要阈值电压是至少部分基于硫属化物合金的至少一部分的空间分布。框1215的操作可根据本文中所描述的方法执行。在某些实例中，框1215的操作的方面可通过参考图7到9所描述的偏压组件来执行。
在一些情况中，方法1200可包含：确定包括硫属化物合金的自选择存储器单元的所要阈值电压，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接，且所要阈值电压对应于自选择存储器单元的表示一个以上数据位的所要逻辑状态；至少部分基于自选择存储器单元的所要阈值电压而确定编程脉冲的极性及振幅；及通过至少部分基于确定编程脉冲的极性及振幅将编程脉冲施加到自选择存储器单元而变更硫属化物合金的至少一部分的空间分布，其中自选择存储器单元的所要阈值电压是至少部分基于硫属化物合金的至少一部分的空间分布。
在一些情况中，确定编程脉冲的极性及振幅可包含至少部分基于自选择存储器单元的目前状态及自选择存储器单元的所要逻辑状态而设置编程脉冲的极性及设置在一或多个持续时间期间维持的具有第一极性的编程脉冲的电流振幅。在一些情况中，将编程脉冲施加到自选择存储器单元可包含至少部分基于编程脉冲的极性及振幅使用跨硫属化物合金的电场启动硫属化物合金的至少一部分的净移动，及至少部分基于流动通过自选择存储器单元的电流启动硫属化物合金的温度变化。在一些情况中，方法1200可包含至少部分基于在自选择存储器单元的第一接口处的硫属化物合金的至少一部分的浓度而设置自选择存储器单元的所要阈值电压。
在一些实施例中，描述用于多层自选择存储器装置的设备。设备可包含：用于确定包括硫属化物合金的自选择存储器单元的所要阈值电压的构件，硫属化物合金的第一侧与第一电极介接且硫属化物合金的第二侧与第二电极介接，且所要阈值电压对应于自选择存储器单元的表示一个以上数据位的所要逻辑状态；用于至少部分基于自选择存储器单元的所要阈值电压而确定编程脉冲的极性及振幅的构件；及用于通过至少部分基于确定编程脉冲的极性及振幅将编程脉冲施加到自选择存储器单元而变更硫属化物合金的至少一部分的空间分布的构件，其中自选择存储器单元的所要阈值电压是至少部分基于硫属化物合金的至少一部分的空间分布。
在一些情况中，设备可包含用于至少部分基于自选择存储器单元的目前状态及自选择存储器单元的所要逻辑状态而设置编程脉冲的极性的构件及用于设置在一或多个持续时间期间维持的具有第一极性的编程脉冲的电流振幅的构件。在一些情况中，设备可包含用于至少部分基于编程脉冲的极性及振幅使用跨硫属化物合金的电场启动硫属化物合金的至少一部分的净移动的构件，及用于至少部分基于流动通过自选择存储器单元的电流启动硫属化物合金的温度变化的构件。在一些情况中，设备可包含用于至少部分基于在自选择存储器单元的第一接口处的硫属化物合金的至少一部分的浓度而设置自选择存储器单元的所要阈值电压的构件。
图13展示说明根据本发明的实施例的用于多层自选择存储器装置的方法1300的流程图。方法1300的操作可通过本文中所描述的存储器装置100或其组件实施。例如，方法1300的操作可通过参考图1及7到9所描述的存储器控制器执行。在一些实施例中，存储器装置100可执行一组程序代码以控制装置的功能元件执行下文将描述的功能。此外或替代地，存储器装置100可使用专用硬件执行下文将描述的功能的方面。
在框1305中，存储器装置100可确定包括硫属化物合金的自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位。框1305的操作可根据本文中所描述的方法执行。在某些实例中，框1305的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1310中，存储器装置100可至少部分基于自选择存储器单元的所要逻辑状态而确定编程脉冲的形状。框1310的操作可根据本文中所描述的方法执行。在某些实例中，框1310的操作的方面可通过参考图7到9所描述的编程组件来执行。
在框1315中，存储器装置100可至少部分基于确定编程脉冲的形状而将编程脉冲施加到自选择存储器单元。框1315的操作可根据本文中所描述的方法执行。在某些实例中，框1315的操作的方面可通过参考图7到9所描述的偏压组件来执行。
在一些情况中，方法1300可包含：确定包括硫属化物合金的自选择存储器单元的所要逻辑状态，所要逻辑状态表示一个以上数据位；至少部分基于自选择存储器单元的所要逻辑状态而确定编程脉冲的形状；及至少部分基于确定编程脉冲的形状而将编程脉冲施加到自选择存储器单元。在一些情况中，确定编程脉冲的形状可包含确定于其期间维持具有第一极性的固定电压振幅的一或多个持续时间。
在一些情况中，方法1300可包含：改变编程脉冲的形状以改变在将编程脉冲施加到自选择存储器单元的每一持续时间期间跨硫属化物合金的至少一部分的电场的强度或方向或两者；及使用在施加编程脉冲的至少一持续时间期间在电场下流动通过自选择存储器单元的电流加热硫属化物合金。在一些情况中，自选择存储器单元可包含第一电极接触硫属化物合金的第一侧之间的第一接口及第二电极接触硫属化物合金的第二侧之间的第二接口，且将编程脉冲施加到自选择存储器单元可进一步包含：产生流动通过硫属化物合金的电流；至少部分基于产生电流加热硫属化物合金；及至少部分基于加热硫属化物合金而启动硫属化物合金的第一侧与硫属化物合金的第二侧之间的硫属化物合金的至少一部分的净移动。
在一些实施例中，描述用于多层自选择存储器装置的设备。设备可包含：用于确定包括硫属化物合金的自选择存储器单元的所要逻辑状态的构件，所要逻辑状态表示一个以上数据位；用于至少部分基于自选择存储器单元的所要逻辑状态而确定编程脉冲的形状的构件；及用于至少部分基于确定编程脉冲的形状而将编程脉冲施加到自选择存储器单元的构件。在一些情况中，设备可包含用于确定于其期间维持具有第一极性的固定电压振幅的一或多个持续时间的构件。
在一些情况中，设备可包含：用于改变编程脉冲的形状以改变在将编程脉冲施加到自选择存储器单元的每一持续时间期间跨硫属化物合金的至少一部分的电场的强度或方向或两者的构件；及用于使用在施加编程脉冲的至少一持续时间期间在电场下流动通过自选择存储器单元的电流加热硫属化物合金的构件。在一些情况中，设备可包含：用于产生流动通过硫属化物合金的电流的构件；用于至少部分基于产生电流而加热硫属化物合金的构件；及用于至少部分基于加热硫属化物合金而启动硫属化物合金的第一侧与硫属化物合金的第二侧之间的硫属化物合金的至少一部分的净移动的构件。
在一些情况中，用于存取多层自选择存储器装置的方法也可包含确定包括具有与电极的接口的硫属化物合金的自选择存储器单元的阈值电压，阈值电压对应于表示一或多个数据位的所要逻辑状态。在一些情况中，自选择存储器单元的阈值电压是至少部分基于硫属化物合金在接口处的局部组成而设置。在一些情况中，自选择存储器单元的阈值电压与硫属化物合金在接口处的至少一成分的浓度成比例。在一些情况中，方法还可包含至少部分基于确定自选择存储器单元的阈值电压而确定具有单个极性的编程脉冲的形状。在一些情况中，方法也可包含至少部分基于确定编程脉冲的形状而将编程脉冲施加到自选择存储器单元。
应注意，上文所描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可行的。此外，可组合来自方法的两者或两者以上的实施例。
本文中所描述的信息及信号可使用各种不同科技中的任何者表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有各种位宽度。
如本文中所使用，术语“虚拟接地”指代保持于近似零伏特(0V)的电压但不直接与接地连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。虚拟接地可使用各种电子电路元件(例如由计算放大器及电阻器组成的分压器)来实施。其它实施方案也可行。“虚拟接地”或“经虚拟接地”意味着连接到近似0V。
术语“电子通信”及“耦合”指代支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动交换电子或信号(例如，在通电电路中)或可不主动地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在电路通电之后交换电子或信号。例如，经由开关(例如晶体管)物理连接的两个组件电子通信或可耦合，而无关于开关的状态(即，断开或闭合)。
如本文中所使用，术语“基本上”意味着修饰特性(例如，由术语“基本上”修饰的动词或形容词)无需为绝对的，但足够接近以便实现特性的优点。
如本文中所使用，术语“电极”可指代电导体，且在一些情况中，可作为到存储器阵列的存储器单元或其它组件的电接点。电极可包含提供存储器装置100的元件或组件之间的导电路径的迹线、金属线、导线、导电层或类似物。
硫属化物材料可为包含元素S、Se及Te中的至少一者的材料或合金。硫属化物材料可包含以下各者的合金：S、Se、Te、Ge、As、Al、Si、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)。实例性硫属化物材料及合金可包含(但不限于)Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。本文中所使用的带连字符的化学组成表示法指示特定化合物或合金中所包含的元素且希望表示涉及所指示元素的所有化学计量学。例如，Ge-Te可包含GexTey，其中x及y可为任何正整数。可变电阻材料的其它实例可包含包括两种或两种以上金属(例如过渡金属、碱土金属及/或稀土金属)的二元金属氧化物材料或混合价氧化物。实施例并不限于与存储器单元的存储器元件相关联的(或若干)特定可变电阻材料。例如，可变电阻材料的其它实例可用于形成存储器元件且可包含硫属化物材料、巨磁阻材料或聚合物基材料等。
术语“隔离”指代其中电子目前无法在其之间流动的组件之间的关系；如果组件之间存在开路，那么其彼此隔离。例如，当开关断开时，通过开关物理连接的两个组件可彼此隔离。
本文中所论述的装置(包含存储器装置100)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
本文中所论述的一或若干晶体管可表示场效晶体管(FET)且包括三端子装置，包含源极、漏极与栅极。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如再生)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“关断”或“撤销激活”。
本文中所陈述的描述结合附图描述实例性配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的目的的具体细节。然而，这些技术可在无这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记后加破折号及区分类似组件的第二标记来区分相同类型的各种组件。当仅在说明书中使用第一参考标记时，描述可适用于具有相同第一参考标记的类似组件的任何者，而无关于第二参考标记。
可使用各种不同科技中的任何者来表示本文中所描述的信息及信号。例如，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。
可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中的揭示内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如数字信号处理器(DSP)及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本发明及随附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施上文所描述的功能。实施功能的特征也可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中所使用，包含在权利要求书中，项目清单(举例来说，以例如“至少一者”或“一或多者”的词组开始的项目清单)中使用的“或”指示包含清单，使得(举例来说)A、B或C中的至少一者的清单意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中所使用，词组“基于”不应被解释为对条件闭集的参考。例如，在不偏离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话来说，如本文中所使用，词组“基于”应按相同于词组“至少部分基于”的方式来解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光磁存储器、磁盘存储器或其它磁性存储装置，或可用于载送或存储呈指令或数据结构的形式的所要程序代码构件且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接适当地称为计算机可读媒体。例如，如果使用同轴缆线、光缆、双绞线、数字用户线(DSL)或例如红外、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴缆线、光缆、双绞线、数字用户线(DSL)或例如红外、无线电及微波的无线科技包含于媒体的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘(其中磁盘通常以磁性方式复制数据，而光盘使用雷射以光学方式复制数据)。上文的组合还包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将易于明白本发明的各种修改，且本文中所定义的通用原理可应用于其它变化而不偏离本发明的范围。因此，本发明并不希望限于本文中所描述的实例及设计，而应被给予与本文中所揭示的原理及新颖特征一致的最广范围。

Claims (30)

1.一种方法，其包括：
确定自选择存储器单元的所要逻辑状态，所述所要逻辑状态表示一个以上数据位；
至少部分基于所述自选择存储器单元的所述所要逻辑状态而确定编程脉冲的极性及振幅；及
至少部分基于确定所述编程脉冲的所述极性及所述振幅而将所述编程脉冲施加到所述自选择存储器单元。
2.根据权利要求1所述的方法，其中所述自选择存储器单元包括硫属化物合金，所述硫属化物合金的第一侧与第一电极介接且所述硫属化物合金的第二侧与第二电极介接，且其中所述自选择存储器单元的所述所要逻辑状态与阈值电压分布相关联且所述自选择存储器单元的所述阈值电压分布是至少部分基于所述硫属化物合金的局部组成而设置。
3.根据权利要求2所述的方法，其中将所述编程脉冲施加到所述自选择存储器单元包括：
通过至少部分基于所述编程脉冲的所述极性及所述振幅建立跨所述硫属化物合金的电场且加热所述硫属化物合金而修改所述硫属化物合金的所述局部组成。
4.根据权利要求3所述的方法，其中所述硫属化物合金的至少一部分包含硅Si、硒Se、砷As或锗Ge，所述方法进一步包括：
至少部分基于将所述编程脉冲施加到所述自选择存储器单元而产生所述至少一部分在所述电场下的净移动以变更所述硫属化物合金的所述局部组成。
5.根据权利要求1所述的方法，其中所述编程脉冲包括施加到所述自选择存储器单元的电压差或流动通过所述自选择存储器单元的电流。
6.根据权利要求1所述的方法，其进一步包括：
至少部分基于所述自选择存储器单元的目前状态及所述自选择存储器单元的所述所要逻辑状态而确定所述编程脉冲的所述极性。
7.根据权利要求1所述的方法，其进一步包括：
设置在一或多个持续时间期间维持的具有所述极性的所述编程脉冲的电压振幅；或
设置在一或多个持续时间期间与第一电极相关联的所述编程脉冲的电流振幅。
8.根据权利要求1所述的方法，其进一步包括：
至少部分基于所述自选择存储器单元的当前逻辑状态及所述自选择存储器单元的所述所要逻辑状态而确定所述编程脉冲的所述极性或所述振幅，其中所述极性及所述振幅定义所述编程脉冲的形状。
9.根据权利要求1所述的方法，其中所述编程脉冲包括：
具有第一极性的第一电压振幅；
具有所述第一极性的第二电压振幅；
具有第二极性的所述第一电压振幅；或
具有所述第二极性的所述第二电压振幅。
10.根据权利要求1所述的方法，其中所述编程脉冲包括：
从第一电极流动的电流的第一电流振幅；
从所述第一电极流动的所述电流的第二电流振幅；
流动到所述第一电极的所述电流的所述第一电流振幅；或
流动到所述第一电极的所述电流的所述第二电流振幅。
11.一种方法，其包括：
识别具有多个电压及单个极性的读取脉冲；
至少部分基于识别所述读取脉冲而将所述读取脉冲施加到自选择存储器单元；
至少部分基于施加所述读取脉冲而检测所述自选择存储器单元的阈值电压；及
至少部分基于检测所述自选择存储器单元的所述阈值电压而确定所述自选择存储器单元的逻辑状态，所述逻辑状态表示一个以上数据位。
12.根据权利要求11所述的方法，其进一步包括：
使用具有与所述读取脉冲相同的极性的编程脉冲编程所述自选择存储器单元。
13.根据权利要求11所述的方法，其进一步包括：
使用具有不同于所述读取脉冲的极性的编程脉冲编程所述自选择存储器单元。
14.根据权利要求11所述的方法，其中所述读取脉冲在预定电压范围内具有相对于时间恒定的电压增大速率。
15.根据权利要求14所述的方法，其中所述预定电压范围与存储一个以上数据位的所述自选择存储器单元的所述阈值电压的范围相关联。
16.根据权利要求11所述的方法，其中所述读取脉冲包括多个持续时间，所述多个持续时间中的每一持续时间与所述多个电压中的电压相关联。
17.一种方法，其包括：
确定包括硫属化物合金的自选择存储器单元的所要阈值电压，所述硫属化物合金的第一侧与第一电极介接且所述硫属化物合金的第二侧与第二电极介接，且所述所要阈值电压对应于所述自选择存储器单元的表示一个以上数据位的所要逻辑状态；
至少部分基于所述自选择存储器单元的所述所要阈值电压而确定编程脉冲的极性及振幅；及
通过至少部分基于确定所述编程脉冲的所述极性及所述振幅将所述编程脉冲施加到所述自选择存储器单元而变更所述硫属化物合金的至少一部分的空间分布，其中所述自选择存储器单元的所述所要阈值电压是至少部分基于所述硫属化物合金的至少一部分的所述空间分布。
18.根据权利要求17所述的方法，其中确定所述编程脉冲的所述极性及所述振幅包括：
至少部分基于所述自选择存储器单元的目前状态及所述自选择存储器单元的所述所要逻辑状态而设置所述编程脉冲的所述极性；及
设置在一或多个持续时间期间维持的具有第一极性的所述编程脉冲的电流振幅。
19.根据权利要求17所述的方法，其中将所述编程脉冲施加到所述自选择存储器单元包括：
至少部分基于所述编程脉冲的所述极性及所述振幅而使用跨所述硫属化物合金的电场启动所述硫属化物合金的所述至少一部分的净移动；及
至少部分基于流动通过所述自选择存储器单元的电流而启动所述硫属化物合金的温度变化。
20.根据权利要求17所述的方法，其进一步包括：
至少部分基于所述自选择存储器单元的第一接口处的所述硫属化物合金的所述至少一部分的浓度而设置所述自选择存储器单元的所述所要阈值电压。
21.一种方法，其包括：
确定包括硫属化物合金的自选择存储器单元的所要逻辑状态，所述所要逻辑状态表示一个以上数据位；
至少部分基于所述自选择存储器单元的所述所要逻辑状态而确定编程脉冲的形状；及
至少部分基于确定所述编程脉冲的所述形状而将所述编程脉冲施加到所述自选择存储器单元。
22.根据权利要求21所述的方法，其中确定所述编程脉冲的所述形状包括：
确定于其期间维持具有第一极性的固定电压振幅的一或多个持续时间。
23.根据权利要求22所述的方法，其进一步包括：
改变所述编程脉冲的所述形状以改变在将所述编程脉冲施加到所述自选择存储器单元的每一持续时间期间跨所述硫属化物合金的电场的强度或方向或两者；及
使用在施加所述编程脉冲的至少一持续时间期间在所述电场下流动通过所述自选择存储器单元的电流加热所述硫属化物合金。
24.根据权利要求21所述的方法，其中所述自选择存储器单元包括第一电极接触所述硫属化物合金的第一侧之间的第一接口及第二电极接触所述硫属化物合金的第二侧之间的第二接口，且其中将所述编程脉冲施加到所述自选择存储器单元进一步包括：
产生流动通过所述硫属化物合金的电流；
至少部分基于产生所述电流而加热所述硫属化物合金；及
至少部分基于加热所述硫属化物合金而启动所述硫属化物合金的所述第一侧与所述硫属化物合金的所述第二侧之间的所述硫属化物合金的至少一部分的净移动。
25.一种存储器装置，其包括：
交叉点存储器阵列，其包括自选择存储器单元；
控制器，其与所述交叉点存储器阵列耦合，所述控制器可操作以：
确定自选择存储器单元的所要逻辑状态，所述所要逻辑状态表示一个以上数据位；
至少部分基于所述自选择存储器单元的所述所要逻辑状态而确定编程脉冲的极性及振幅；及
至少部分基于确定所述编程脉冲的所述极性及所述振幅而将所述编程脉冲施加到所述自选择存储器单元。
26.根据权利要求25所述的存储器装置，其中所述自选择存储器单元包括硫属化物合金，所述硫属化物合金的第一侧与第一电极介接且所述硫属化物合金的第二侧与第二电极介接，且其中所述自选择存储器单元的所述所要逻辑状态与阈值电压分布相关联且所述自选择存储器单元的所述阈值电压分布是至少部分基于所述硫属化物合金的局部组成而设置。
27.根据权利要求26所述的存储器装置，其中所述控制器进一步可操作以：
通过至少部分基于所述编程脉冲的所述极性及所述振幅建立跨所述硫属化物合金的电场且加热所述硫属化物合金而修改所述硫属化物合金的所述局部组成。
28.根据权利要求25所述的存储器装置，其中所述控制器进一步可操作以：
至少部分基于所述自选择存储器单元的目前状态及所述自选择存储器单元的所述所要逻辑状态而确定所述编程脉冲的所述极性。
29.根据权利要求25所述的存储器装置，其中所述控制器进一步可操作以：
设置在一或多个持续时间期间维持的具有所述极性的所述编程脉冲的电压振幅；或
设置在一或多个持续时间期间与电极相关联的所述编程脉冲的电流振幅。
30.根据权利要求29所述的存储器装置，其进一步包括：
外围电路，其产生所述编程脉冲的所述极性。
CN201880079654.4A 2017-12-14 2018-11-30 多层自选择存储器装置 Active CN111465987B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/842,496 2017-12-14
US15/842,496 US10546632B2 (en) 2017-12-14 2017-12-14 Multi-level self-selecting memory device
PCT/US2018/063309 WO2019118207A1 (en) 2017-12-14 2018-11-30 Multi-level self-selecting memory device

Publications (2)

Publication Number Publication Date
CN111465987A true CN111465987A (zh) 2020-07-28
CN111465987B CN111465987B (zh) 2023-09-26

Family

ID=66815171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880079654.4A Active CN111465987B (zh) 2017-12-14 2018-11-30 多层自选择存储器装置

Country Status (8)

Country Link
US (3) US10546632B2 (zh)
EP (1) EP3724879B1 (zh)
JP (2) JP6972351B2 (zh)
KR (2) KR20200086379A (zh)
CN (1) CN111465987B (zh)
SG (1) SG11202005174PA (zh)
TW (1) TWI681397B (zh)
WO (1) WO2019118207A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678201A (zh) * 2019-04-16 2021-11-19 美光科技公司 用于存储器装置的多组件单元架构
CN113687872A (zh) * 2021-07-19 2021-11-23 北京鸿腾智能科技有限公司 选择组件控制方法、设备、存储介质及装置
CN114121103A (zh) * 2020-08-28 2022-03-01 美光科技公司 用于编程自选存储器的技术
CN114582393A (zh) * 2020-12-01 2022-06-03 美光科技公司 用于存储操作数据的存储器单元
CN116114021A (zh) * 2020-08-14 2023-05-12 美光科技公司 使用非对称电流脉冲来对存储器单元进行编程

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707209B (zh) * 2019-09-03 2022-03-18 华中科技大学 一种三维堆叠相变存储器及其制备方法
TWI760924B (zh) * 2019-12-03 2022-04-11 美商美光科技公司 用於存取記憶體單元之方法及系統
JP2021149991A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 メモリシステムおよび方法
US11043277B1 (en) 2020-05-07 2021-06-22 Micron Technology, Inc. Two multi-level memory cells sensed to determine multiple data values
US11133062B1 (en) * 2020-05-07 2021-09-28 Micron Technology, Inc. Two memory cells sensed to determine one data value
US11295822B2 (en) 2020-08-14 2022-04-05 Micron Technology, Inc. Multi-state programming of memory cells
US11605418B2 (en) * 2020-10-26 2023-03-14 Micron Technology, Inc. Memory device architecture using multiple physical cells per bit to improve read margin and to alleviate the need for managing demarcation read voltages
US11903333B2 (en) * 2021-05-27 2024-02-13 Micron Technology, Inc. Sidewall structures for memory cells in vertical structures
US11825754B2 (en) * 2021-05-27 2023-11-21 Micron Technology, Inc. Memory cells with sidewall and bulk regions in planar structures
US11769566B2 (en) * 2021-07-02 2023-09-26 Micron Technology, Inc. Programming codewords for error correction operations to memory
US11942151B2 (en) 2022-04-14 2024-03-26 Micron Technology, Inc. Current references for memory cells
US11984191B2 (en) 2022-05-09 2024-05-14 Micron Technology, Inc. Pulse based multi-level cell programming
US20230386572A1 (en) * 2022-05-24 2023-11-30 Micron Technology, Inc. Wordline boost by charge sharing in a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427396A (zh) * 2006-04-20 2009-05-06 奥沃尼克斯股份有限公司 对用作存储器或现场可编程逻辑阵列的普通单相硫属材料的编程
CN104272394A (zh) * 2012-03-23 2015-01-07 美光科技公司 多功能电阻改变存储器单元及包含所述存储器单元的设备
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266744B1 (ko) 1997-12-29 2000-09-15 윤종용 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치
US6038166A (en) 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
US6493258B1 (en) 2000-07-18 2002-12-10 Micron Technology, Inc. Magneto-resistive memory array
KR100420125B1 (ko) 2002-02-02 2004-03-02 삼성전자주식회사 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
US6914801B2 (en) 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US7488968B2 (en) 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7564710B2 (en) 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7800951B2 (en) * 2007-08-20 2010-09-21 Marvell World Trade Ltd. Threshold voltage digitizer for array of programmable threshold transistors
US20090257275A1 (en) * 2008-04-09 2009-10-15 Karpov Ilya V Seasoning phase change memories
US7961495B2 (en) * 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
US8031516B2 (en) 2008-12-12 2011-10-04 Stephen Tang Writing memory cells exhibiting threshold switch behavior
US7885101B2 (en) * 2008-12-29 2011-02-08 Numonyx B.V. Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory
KR101678886B1 (ko) 2009-11-25 2016-11-23 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그 구동 방법
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
JP2013114737A (ja) * 2011-11-28 2013-06-10 Internatl Business Mach Corp <Ibm> 相変化メモリ・セルをプログラミングするための方法、コンピュータ・プログラム、および装置、ならびに相変化メモリ・デバイス（相変化メモリ・セルのプログラミング）
US8934280B1 (en) * 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US8913425B2 (en) * 2013-03-12 2014-12-16 Intel Corporation Phase change memory mask
US9911495B2 (en) 2014-01-31 2018-03-06 Hewlett Packard Enterprise Development Lp Memory cell having resistive and capacitive storage elements
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US10134470B2 (en) * 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9646692B1 (en) 2015-12-10 2017-05-09 Macronix International Co., Ltd. Programming verify for nonvolatile memory
US20170338282A1 (en) * 2016-05-20 2017-11-23 Intel Corporation Memory module with unpatterned storage material
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10446226B2 (en) * 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US10163982B2 (en) * 2017-03-30 2018-12-25 Intel Corporation Multi-deck memory device with inverted deck
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10424728B2 (en) * 2017-08-25 2019-09-24 Micron Technology, Inc. Self-selecting memory cell with dielectric barrier
US10381075B2 (en) * 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427396A (zh) * 2006-04-20 2009-05-06 奥沃尼克斯股份有限公司 对用作存储器或现场可编程逻辑阵列的普通单相硫属材料的编程
CN104272394A (zh) * 2012-03-23 2015-01-07 美光科技公司 多功能电阻改变存储器单元及包含所述存储器单元的设备
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678201A (zh) * 2019-04-16 2021-11-19 美光科技公司 用于存储器装置的多组件单元架构
CN116114021A (zh) * 2020-08-14 2023-05-12 美光科技公司 使用非对称电流脉冲来对存储器单元进行编程
CN116114021B (zh) * 2020-08-14 2024-03-12 美光科技公司 使用非对称电流脉冲来对存储器单元进行编程
CN114121103A (zh) * 2020-08-28 2022-03-01 美光科技公司 用于编程自选存储器的技术
CN114121103B (zh) * 2020-08-28 2022-10-14 美光科技公司 用于编程自选存储器的技术
US11749360B2 (en) 2020-08-28 2023-09-05 Micron Technology, Inc. Techniques for programming self-selecting memory
CN114582393A (zh) * 2020-12-01 2022-06-03 美光科技公司 用于存储操作数据的存储器单元
US11783897B2 (en) 2020-12-01 2023-10-10 Micron Technology, Inc. Memory cells for storing operational data
CN113687872A (zh) * 2021-07-19 2021-11-23 北京鸿腾智能科技有限公司 选择组件控制方法、设备、存储介质及装置
CN113687872B (zh) * 2021-07-19 2024-03-29 三六零数字安全科技集团有限公司 选择组件控制方法、设备、存储介质及装置

Also Published As

Publication number Publication date
CN111465987B (zh) 2023-09-26
TWI681397B (zh) 2020-01-01
TW201933365A (zh) 2019-08-16
US11094377B2 (en) 2021-08-17
JP2022028706A (ja) 2022-02-16
US11769551B2 (en) 2023-09-26
WO2019118207A1 (en) 2019-06-20
EP3724879A1 (en) 2020-10-21
US20220036946A1 (en) 2022-02-03
US20200118621A1 (en) 2020-04-16
KR20200086379A (ko) 2020-07-16
US20190189203A1 (en) 2019-06-20
JP6972351B2 (ja) 2021-11-24
US10546632B2 (en) 2020-01-28
EP3724879B1 (en) 2024-01-03
JP2021507442A (ja) 2021-02-22
JP7197664B2 (ja) 2022-12-27
KR20220167339A (ko) 2022-12-20
SG11202005174PA (en) 2020-07-29
EP3724879A4 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
CN111465987B (zh) 多层自选择存储器装置
KR102349351B1 (ko) 자기-선택 메모리 디바이스 액세스 기술
CN111480200B (zh) 自动参考存储器单元读取的方法和存储器设备
CN111512380B (zh) 利用嵌入式刷新进行漂移减轻
JP7271075B2 (ja) メモリセルをプログラムするための技術

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant