CN101427396A - 对用作存储器或现场可编程逻辑阵列的普通单相硫属材料的编程 - Google Patents
对用作存储器或现场可编程逻辑阵列的普通单相硫属材料的编程 Download PDFInfo
- Publication number
- CN101427396A CN101427396A CNA2007800140359A CN200780014035A CN101427396A CN 101427396 A CN101427396 A CN 101427396A CN A2007800140359 A CNA2007800140359 A CN A2007800140359A CN 200780014035 A CN200780014035 A CN 200780014035A CN 101427396 A CN101427396 A CN 101427396A
- Authority
- CN
- China
- Prior art keywords
- memory
- unit
- state
- chalcogenide
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 56
- 150000004770 chalcogenides Chemical class 0.000 title claims abstract description 39
- 239000000463 material Substances 0.000 title claims abstract description 35
- 230000008859 change Effects 0.000 claims abstract description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 16
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229910052714 tellurium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 13
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052711 selenium Inorganic materials 0.000 claims description 9
- 239000011669 selenium Substances 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229910052798 chalcogen Inorganic materials 0.000 claims 3
- 150000001787 chalcogens Chemical class 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000005387 chalcogenide glass Substances 0.000 abstract 1
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 238000010791 quenching Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000000171 quenching effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 239000005864 Sulphur Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000004087 circulation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
存储器可以利用一种被定义为基本的非晶相的硫属材料的稳态硫属玻璃来实现,当该材料暴露在200℃下30分钟或者更短的时间时不会改变为基本的晶相。可以通过改变材料的阈值电压来编程不同的状态。可以通过不同振幅和/或不同脉冲下降时间的脉冲来改变阈值电压。使用在两个不同状态的阈值电压之间的参考电平,可以进行读取操作。一般不再需要单独的存取装置。
Description
背景技术
本发明总的涉及采用硫属材料的存储器。
硫属材料被用作半导体存储器已经多年。这些存储器传统上被称为相变存储器。它们通常涉及从非晶相到晶相的转变。至今硫属材料仍采用双稳态的材料,因为当在200℃暴露30分钟或者更短时间时,该材料将由基本的非晶相转变为基本的结晶相,且施用650℃的短时间快速淬火后变回非晶相状态。
硫属材料在半导体存储器中应用的一个优点是相对适度的热量可以使装置在不同的可测量的相位或状态间转换。该热量可以通过在硫属材料上施加电流或者电压来产生。
虽然相变材料具有许多优点,但它们在一些情况下还有许多缺点。例如“关”态泄漏可能很高。双向阈值开关已被认为是单态硫属化物装置,然而具有高的“关”态泄漏。当将两态硫属材料串联组合时,会产生高的“关”态泄漏和两态存储器。然而,所产生的双层堆叠需要大量的沉积。
附图说明
图1是本发明一个实施例的示意性描述图;
图2是根据本发明一个实施例,用于编程重置和设置状态的编程脉冲所施加电压或电流相对时间的图;
图3A是本发明一个实施例的单元结构的电路示意图;
图3B是本发明另一个实施例的单元结构的电路示意图;
图4是根据本发明一个实施例的被编程过程中的存储器阵列的描述图;
图5是根据本发明一个实施例的系统描述图;
图6是本发明一个实施例的电流电压图;和
图7是一个实施例的阈值电压随周期变化的图。
具体实施方式
参考图1,阈值开关存储器单元的阵列12可沿被称作行线的地址线16a-16n排列,并被耦合至行解码电路102。单元12也可通过被称作列线的地址线14a-14n耦合至列解码电路100。
每个单元12可包括稳态硫属材料。在一个实施例中,硫属材料可以是一般处于非晶相,且在操作中也不转变为晶相的材料。更具体来说,当在200℃下暴露30分钟或者更短时间时,该硫属材料不发生诸如变为低阻态的相改变。例如Ge2Sb2Te5(GST)的双向通用存储器(OUM)在该条件下发生相改变。
选择或阈值装置是由硫属化物的合金制成的双向阈值开关(“OTS”),其不会从非晶相转化为晶相,而会发生快速的由电场触发的电导率变化,仅只要维持电流通过装置则该电导率的改变就会保持。而通过施加合适的编程脉冲,可以改变单元的阈值电压。然后基于该阈值电压,被改变阈值电压的单元可被检测为处于至少两个可编程状态中的一个或另一个。为了获得附加的存储器容限,阈值开关存储单元可以与“OUM”(双向通用存储器)装置串联组合,或者与从低阻到高阻相发生相改变的且在这些相之间具有相应阈值差异的其它合金串联组合。
整形和驱动电路520可供应脉冲给列解码电路100用于对单元12编程。读取电路525可施加列电位或电流用于检测单元12的编程状态。写猝熄(write quench)晶体管46a-46n可位于每条地址线14a-14n上。
在一个实施例中,地址线14a-14n可以适当的偏置。根据单元的阈值电压,单元基于此偏置可以传导或不传导。例如,在一个实施例中,提供了介于与不同阈值电压相关的两个状态(例如,如图6所示,可检测的状态1和2)之间的偏置电压。如图7所示,在经过大量循环后仍可保持这两种状态。
位于读取电路525下节点处的用于所选列的电压可在比较器42中与由参考发生器210所产生的电压相比较。此外,在一个实施例中,参考发生器210可产生两个阈值电压之间的电压,其中两个阈值电压根据其先前是如何被编程的由行和列解码器所选定的单元12来设定。由单元545提供适当的时序和控制信号。
参考图2,根据本发明的一个实施例,示出了所施加电压或电流相对时间的理论图。具有幅值B的重置编程脉冲具有比具有幅值E的设置编程脉冲更高的幅值。而且,第一个可检测状态脉冲的下降时间C比第二个可检测状态的下降时间F更短。这些状态对应于不同的阈值电压。
一种用于在300A,500A,750A和1000A厚度的3386合金OTS(36%Te,31.75%As,6%Ge,26%Si,0.25%In)状态之间进行编程的方法包括:
第一可检测状态(分别示为图2的A、B和C):幅值大约为700μA;A=100ns;B=1μs;C=10ns(越快越好)。根据接触尺寸和OTS合金的厚度,幅值优选的大于400μA,前沿和脉冲宽度并不关键,可以更长或更短。后沿可以更缓,但是越快越好,因此图1中有写猝熄晶体管46b。
第二可检测状态(D、E和F):幅值大约为300μA(<400μA;>100μA);D=1μs;E=2μs;F=15μs(越长越好)。对于大约1μm2的接触面积,幅值优选为100μA到400μA之间。前沿和脉冲宽度并不关键,可以更长或更短。后沿可以更短,但是对于更好的容限,其优选为更长。
因此,整形和驱动电路520可提供合适的脉冲以编程单元12从而产生其中一种可检测状态。这些脉冲改变单元的阈值电压到其中一种状态。可由例如幅值和边沿速率为可调(例如片上由带隙调整器调整)的p-通道电流镜提供脉冲。缓慢的后沿可以通过指数关闭或梯状下降(通过顺序关闭N个并联电流源中的一个,其中N优选为20或更多)所产生。
转向图3A,根据本发明一个实施例,每个单元12由第一元件12a和第二元件12b组成。每个元件被例如列线14a的地址线和例如行线16a和16b的一对地址线夹在中间。在此情况下,元件12a和12b可以是互补的,这样如果一个元件处于第二状态,则另一个元件处于第一状态。
当读取电流被施加到所选列线,行线被选定为零伏特(图4),则感应放大器或比较器42在第二状态元件12a或12b上检测到和第一状态元件12b或12a相比更低的电压。如果元件1位于比元件2更高的电压,则结果为零,否则为一。可选的,单个元件12a可被选择,且参考电压被施加到图1中的比较器42。
在写操作期间,可分开的用快(C)或慢(F)后沿将位写为较高和较低阈值电压的可检测状态。在一个实施例中,每个存储单元的位可总是被写为相反状态。在写期间,与未被选择的位线相比,可以减少所选位线的偏压。
对于元件12合适的硫属材料包括双向阈值开关合金,其能够在至少两个不同状态间修改装置的阈值电压。适用于本发明的一些实施例中的合金包括以下材料:36%碲、31.75%砷、6%锗、26%硅、0.25%铟;39%碲、36%砷、9%锗、14%硅、1%硫;21%碲、50%硒、10%砷、2%锑和2%硫;45%碲、30%砷、和25%锗;42%硒、28%砷和30%锗;或30%碲、15%硒、30%砷和25%锗。
可用的合金包括锗(大约0-30%)、碲(大约0-60%)、砷(大约11-40%)、硒(大约0-42%)和锑(大约5-15%)。当暴露于较长的第二状态脉冲时这样的装置可具有更好的稳定性。
作为例子,在一个实施例中,对于由TeAsGeSSe构成的各自原子百分比为16/13/15/1/55/的0.5微米直径的装置12,保持电流可以在大约0.1到1微安(μA)。低于该保持电流,装置12关闭并在被施加低电压、低电场时返回到高阻态。装置12的阈值电流一般与保持电流处于相同的数量级。可以通过变化工艺变量来改变保持电流,例如顶部和底部的电极材料以及硫属材料,和/或电极和硫属物之间的接触面积。装置12可为装置给定的面积提供高的“通路电流(on current)”,例如与诸如金属氧化物半导体场效应晶体管或双极结型晶体管或半导体二极管的常规存取装置相比。
通过改变第二状态脉冲(图2中的D、E和F)的形状,阈值电压能够成功的减小至这样一个电平,该电平介于第二和第一状态脉冲之间并与它们有明显的区别。阈值电压随着时间会漂移,并且最后第二状态阈值电压与初始定义的第一状态阈值电压看起来类似。
可应用各种技术来克服漂移。一种是结合图3所示和所描述的具有互补的状态。另一种方法是同时编程整个块并编程参考第二和第一状态装置。又一种方法是发出触发读取脉冲以有效的重置Vth。一种可能的脉冲是具有诸如低于100μA的低电流幅值的脉冲,其太慢而不能将存储器单元转变为第一状态,但太快而不能将单元12转变为第二状态。这样的编程脉冲对于每种状态都不会干扰。
此存储器单元可以被用作两个互连线之间的单层,例如在可编程逻辑阵列(PLA)或现场可编程逻辑阵列(FPLA)中。根据层的状态,穿过这些线路元件可以处于低或高阻态。在启动该逻辑时,电源将被提高至介于可编程的阈值之间。如果高于元件12a的较低阈值状态,该元件触发至位于较低保持电压的低阻抗。如果电源低于较高阈值状态,该元件12a保持在非阈值。则对于正常操作,可以将电源降低或至少使其保持在低于较高阈值状态。
通过将电源电压保持在双阈值单元12的较低阈值和较高阈值之间,可获得可用于FPLA的有效存储元件。也即,当电源电势超出单元所编程的较低阈值电压时,单元被触发,通过硫属材料进行互连。对于被编程至较高阈值电压的硫属材料,在读取操作期间电源不超出阈值电压,因此,实现了有效开路。
在一些实施例中,因为不需要额外的选择或阈值装置,可获得更经济的存储器。这样的存储器可作为独立的存储器、嵌入式存储器、交叉点、现场可编程逻辑阵列或现场可编程门阵列来实施,这里仅举几个例子。。
作为现场可编程门阵列的进一步替代,晶体管的栅极可由双阈值单元12的结点所驱动,其中晶体管的源极和漏极分别连接到可耦合的逻辑互连,该双阈值单元接地并与晶体管的源极/漏极串联连接到电源电压,或者是逻辑电源或单独的或泵电源。此处,单元12可由与电源串联的晶体管驱动并编程,然后晶体管可被偏置到低电流,作为在正常逻辑操作期间于较低工作电源电压时的上拉低电流。阈值开关和晶体管对在顺序上可以颠倒。利用源极/漏极被连接到x、y可耦合逻辑线,晶体管漏极和单元12的结能够驱动晶体管的栅极。然后,来自可耦合互连线的转变的瞬态流经单元12。此处再次设置正常工作电源电压至少在启动时短暂高于较低阈值状态,并随后保持于此或降低,使处于正确状态,驱动通过逻辑线耦合的晶体管的栅极。
参考图3B,根据本发明的另一个实施例,硫属材料18c被保持在多个平行导线16a,16b和多个横向的导线14a,14b之间。硫属材料12可以是与应用于图3A的实施例中的材料18a和18b相同的材料。图3B的导线16a可对应于图3A的实施例中的导线16a,而图3B的导线14a可对应于图3A中的导线14a。一个区别在于图3B的实施例中应用了整个的硫属材料18c,且分开的线14a被用于限定每行和列中的每个单元。
参考图4,根据本发明的一些实施例,例如,沿着所选行线16a和横向的列线14a和14b的单元12a-12d的编程,可应用编程电压Vprogram来完成。根据一个实施例,该编程电压被施加到要被编程的所选的一个或多个单元12a到12n上,从而使列线14的电压为编程电压,行线电压为零伏特。单条或多条列线可连续地或者并行地被编程到所选位,或每一周期一位。
选择取消的单元(deselected cell)(将不被编程)在其上具有抑制电压Vinhibit。该抑制电压可以是施加于选择取消的行和列上的中间电压,以确保选择取消的位不接通。在这些单元上的压降可保持比最低电压状态位的阈值电压小。此条件可由所附的下述公式来满足:
Vcol(desel)-Vrow(select)和Vcol(sel)-Vrow(desel)小于Vth(min);其中Vth(min)是第一(1)或第二(2)状态阈值电压的较低者。结果,进入所选列的编程电流(IProgram)仅被引导通过所选位,与到未选行的泄漏无关。通过使选择取消的行和列相等并大约等于峰值编程电压和地之间的一半,选择取消的单元的压降是零,且选择取消的行和列之间的断开状态泄漏可仅被限定于沿着所选行和列的单元。子阵列块中的其它位具有零压降并不传输电流。
由于列电压被限定,可通过当传送恒定电流(Iread)流经单元时所选字线电压的差别来区分(也就是读取)第二或第一状态装置。所选位线可能高,而其它列被偏置于读取或写电压的中间点,以阻止选择取消的位的接通。如在编程时,选择取消的行和列可保持在相同电压,以限定到沿着所选字线和位线的位的断开状态泄漏。因此,在一些实施例中,读取电流低于或等于第二状态位的阈值电流,并低于或等于第一状态位的阈值电流。在另一实施例中,读取电压低于或等于第二较高Vth状态位的阈值电压并高于或等于第一状态位的较低阈值电压。
实施例也可包括包含多于两个具有可区别的阈值电压的可检测状态的多级存储器。
转向图5,其描述了根据本发明的实施例的系统500的一部分。系统500可被用于例如无线装置,诸如个人数字助理(PDA)、具有无线性能的膝上型或便携式计算机、网页平板(web tablet)、无线电话、寻呼机、即时通信装置、数字音乐播放器、数码相机、或其它适用于无线传输和/或接收信息的装置。系统500可被用于下述任一系统:无线局域网(WLAN)系统、无线个人局域网(WPAN)系统、或蜂窝网络,但本发明的范围并不限于这个方面。
系统500可以包括控制器510,输入/输出(I/O)装置520(例如键盘、显示器)、存储器530、无线接口540、数码相机555、静态随机存取存储器(SRAM)560,并通过总线550彼此耦合。在一个实施例中,电池580可给系统500供电。应该注意本发明的范围并不限制于具有任意或所有这些部件的实施例。
控制器510可以包括,例如,一个或多个微处理器、数字信号处理器、微控制器或类似部件。存储器530可被用于存储传输到系统500或由其传输的信息。可选地,存储器530还可被用于存储在系统500运行期间由控制器510执行的指令,且可被用于存储用户数据。可存储指令作为数字信息,和如此处公开的,用户数据可在该存储器的一部分作为数字数据存储而在另一部分作为模拟存储。如另一例子,给定的部分可以同时被如此标记并存储数字信息,然后被重新标记并重新配置以存储模拟信息。可由一个或多个不同类型的存储器提供存储器530。例如存储器530可以包括易失性存储器(随机存储器的任一类型),诸如闪存的非易失性存储器,和/或如图1所描述的存储器12。图5中任一块的逻辑部分可利用此处的一个或多个实施例,以构建该逻辑并可编程地互连这些线,以及创建用于存储数据或编程指令的存储器。
I/O装置520可被用于产生信息。系统500可使用无线接口540来传输和接收以射频(RF)信号发到和来自无线通信网络的信息。无线接口540的例子可以包括天线、或诸如偶极天线的无线收发器,但本发明的范围并不限于此方面。I/O装置520还可以传输将所存储的内容反映为数字输出(如果存储了数字信息)的电压,或者是模拟信息(如果存储了模拟信息)的电压。
虽然上面提供了无线应用的例子,但本发明的实施例也可被用在非无线应用中。
整个说明书中对“一个实施例”或“实施例”的描述意指在本发明范围内的至少一个实施方式中所包含的结合实施例描述的特定性能、结构或特征。因此,短语“一个实施例”或“在实施例中”的出现并非必然指同一个实施例。而且除了上述特定的实施例,这些特定性能、结构或特征可以其它合适的形式进行组合,所有这样的形式均被包括在本申请的权利要求中。
虽然通过有限数量的实施例已经对本发明进行了描述,然而本领域技术人员可以理解由此可进行大量的修改和变化。附后的权利要求覆盖了所有在本发明精神和范围内的修改和变化。
Claims (34)
1.一种方法,包括:
编程存储器元件,所述元件包括基本的非晶的硫属层,其在200℃下暴露30分钟或者更短的时间时不会变为基本的晶相,以具有至少两个不同的状态,所述状态具有不同的阈值电压。
2.权利要求1的方法,包括使用双向阈值开关作为所述存储器中的存储单元。
3.权利要求1的方法,包括提供具有被编程至相反状态的两个存储元件的单元。
4.权利要求1的方法,包括为编程一个状态提供比编程另一个状态更高幅值的脉冲。
5.权利要求1的方法,包括提供具有第一下降时间的第一脉冲以编程第一状态,并提供具有与所述第一下降时间不同的第二下降时间的第二脉冲以编程第二状态。
6.权利要求1的方法,包括通过施加在所述状态的阈值电压间的参考电压读取存储单元的状态。
7.权利要求1的方法,包括使用参考电平以确定单元的状态。
8.权利要求1的方法,包括使用非干扰脉冲以使阈值电压返回至它的初始状态附近。
9.权利要求1的方法,包括用一个电压偏置存储元件阵列的选择取消的单元,所述电压大于位于第一和第二状态的位的阈值电压的差但小于位于第二状态的位的阈值电压。
10.一种存储器,包括:
至少两个单元;
耦合在所述单元间的地址线;
耦合至所述单元的编程电路;
耦合至所述单元的读取电路;并且
其中所述单元具有至少两个可检测状态,所述状态具有相同相的不同阈值电压,所述单元包括一种基本的非晶相的硫属材料,当暴露在200℃下30分钟或者更短的时间时所述材料不会改变为基本的晶相。
11.权利要求10的存储器,其中所述读取电路施加处于所述状态的阈值电压之间的电压。
12.权利要求10的存储器,其中所述编程电路施加不同幅值的脉冲以编程所述不同状态。
13.权利要求10的存储器,其中所述编程电路对于所述不同状态施加具有不同下降时间的脉冲。
14.权利要求10的存储器,其中每个单元包括处于不同状态的两个存储元件。
15.权利要求10的存储器,其中所述硫属材料不发生相改变。
16.权利要求10的存储器,其中所述硫属物包括0-30%锗、0-60%碲、11-40%砷、0-42%硒和5-15%锑。
17.权利要求10的存储器,包括用于所述单元的普通硫属材料。
18.权利要求10的存储器,包括每个单元的单独的硫属材料。
19.一种系统,包括:
处理器;和
硫属存储器,包括至少两个单元、在所述单元间耦合的地址线、耦合到所述单元的编程电路、耦合到所述单元的读取电路,其中所述单元具有至少两个可检测状态,所述状态具有基本同相的不同阈值电压,所述单元包括基本的非晶相的硫属材料,当暴露在200℃下30分钟或者更短的时间时所述材料不会改变为基本的晶相。
20.权利要求19的系统,其中所述读取电路施加处于所述状态的阈值电压之间的电压。
21.权利要求19的系统,其中所述编程电路施加不同幅值的脉冲以编程所述不同状态。
22.权利要求19的系统,其中所述编程电路对于所述不同状态施加具有不同下降时间的脉冲。
23.权利要求19的系统,其中每个单元包括处于不同状态的两个存储元件。
24.权利要求19的系统,其中所述硫属材料不发生相改变。
25.权利要求19的系统,其中所述硫属存储器包括具有行和列的阵列,所述地址线是所述行或列之一。
26.一种存储器,包括:
第一和第二导体;和
基本的非晶相的硫属材料,其在所述导体之间当暴露在200℃下30分钟或者更短的时间时不会改变为基本的晶相,所述硫属物包括约30%以下的锗、约60%以下的碲、约10%到约40%的砷、约40%以下的硒和约5%到约15%的锑。
27.权利要求26的存储器,其中所述硫属物包括大约35%碲、30%砷和5%锗。
28.权利要求26的存储器,其中所述硫属物包括大约40%碲、35%砷和10%锗。
29.权利要求26的存储器,其中所述硫属物包括大约20%碲、50%硒、10%砷和2%锑。
30.权利要求26的存储器,其中所述硫属物包括大约45%碲、30%砷和25%锗。
31.权利要求26的存储器,其中所述硫属物包括大约40%硒、30%砷和30%锗。
32.权利要求26的存储器,其中所述硫属物包括大约30%碲、15%硒、30%砷和25%锗。
33.一种可编程互连的线的阵列,由具有不同阈值的单态的硫属物选择性的连接。
34.一种制造可编程互连的线的阵列的方法,所述可编程互连的线的阵列由具有不同阈值的单态的硫属物选择性的连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/407,573 | 2006-04-20 | ||
US11/407,573 US7414883B2 (en) | 2006-04-20 | 2006-04-20 | Programming a normally single phase chalcogenide material for use as a memory or FPLA |
PCT/US2007/007859 WO2007127014A2 (en) | 2006-04-20 | 2007-03-29 | Programming a normally single phase chalcogenide material for use as a memory or fpla |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101427396A true CN101427396A (zh) | 2009-05-06 |
CN101427396B CN101427396B (zh) | 2012-06-27 |
Family
ID=38476121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800140359A Expired - Fee Related CN101427396B (zh) | 2006-04-20 | 2007-03-29 | 对用作存储器或现场可编程逻辑阵列的普通单相硫属材料的编程 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7414883B2 (zh) |
JP (2) | JP2009534835A (zh) |
KR (2) | KR101238503B1 (zh) |
CN (1) | CN101427396B (zh) |
TW (1) | TWI342023B (zh) |
WO (1) | WO2007127014A2 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104966779A (zh) * | 2015-07-31 | 2015-10-07 | 华中科技大学 | 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 |
CN111465987A (zh) * | 2017-12-14 | 2020-07-28 | 美光科技公司 | 多层自选择存储器装置 |
CN111465988A (zh) * | 2017-12-14 | 2020-07-28 | 美光科技公司 | 存取自选择存储器装置的技术 |
US11004902B2 (en) | 2016-06-14 | 2021-05-11 | Sony Corporation | Circuit element, storage device, electronic equipment, method of writing information into circuit element, and method of reading information from circuit element |
CN112863573A (zh) * | 2021-01-27 | 2021-05-28 | 长江先进存储产业创新中心有限责任公司 | 一种确定用于对存储器执行操作的参考电压的方法 |
US11183633B2 (en) | 2016-10-04 | 2021-11-23 | Sony Semiconductor Solutions Corporation | Switch device, storage apparatus, and memory system |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7414883B2 (en) * | 2006-04-20 | 2008-08-19 | Intel Corporation | Programming a normally single phase chalcogenide material for use as a memory or FPLA |
JP2008085204A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP5539610B2 (ja) * | 2007-03-02 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 相変化メモリのプログラム方法と読み出し方法 |
US9203024B2 (en) * | 2007-07-25 | 2015-12-01 | Intel Corporation | Copper compatible chalcogenide phase change memory with adjustable threshold voltage |
US7729163B2 (en) * | 2008-03-26 | 2010-06-01 | Micron Technology, Inc. | Phase change memory |
US20090257275A1 (en) * | 2008-04-09 | 2009-10-15 | Karpov Ilya V | Seasoning phase change memories |
US20100090189A1 (en) * | 2008-09-15 | 2010-04-15 | Savransky Semyon D | Nanoscale electrical device |
US8377741B2 (en) * | 2008-12-30 | 2013-02-19 | Stmicroelectronics S.R.L. | Self-heating phase change memory cell architecture |
US8148707B2 (en) * | 2008-12-30 | 2012-04-03 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for TSLAGS material |
WO2011030916A1 (ja) * | 2009-09-11 | 2011-03-17 | 国立大学法人東北大学 | 相変化材料および相変化型メモリ素子 |
US8345472B2 (en) * | 2010-12-21 | 2013-01-01 | Intel Corporation | Three-terminal ovonic threshold switch as a current driver in a phase change memory |
JP5524115B2 (ja) * | 2011-03-22 | 2014-06-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101431656B1 (ko) | 2013-04-05 | 2014-08-21 | 한국과학기술연구원 | 저머늄 및 셀레늄을 이용한 칼코지나이드 스위칭 소자 및 그 제조방법 |
US8953387B2 (en) | 2013-06-10 | 2015-02-10 | Micron Technology, Inc. | Apparatuses and methods for efficient write in a cross-point array |
US9214229B2 (en) * | 2013-06-21 | 2015-12-15 | Macronix International Co., Ltd. | Phase change memory material and system for embedded memory applications |
US9312005B2 (en) | 2013-09-10 | 2016-04-12 | Micron Technology, Inc. | Accessing memory cells in parallel in a cross-point array |
WO2015107945A1 (ja) * | 2014-01-17 | 2015-07-23 | ソニー株式会社 | スイッチ素子および記憶装置 |
JP6151650B2 (ja) * | 2014-01-17 | 2017-06-21 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置 |
US9324423B2 (en) | 2014-05-07 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for bi-directional access of cross-point arrays |
WO2016052097A1 (ja) * | 2014-09-30 | 2016-04-07 | ソニー株式会社 | スイッチ素子および記憶装置 |
US9379321B1 (en) | 2015-03-20 | 2016-06-28 | Intel Corporation | Chalcogenide glass composition and chalcogenide switch devices |
US10134470B2 (en) | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US9978810B2 (en) | 2015-11-04 | 2018-05-22 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
JP6567441B2 (ja) * | 2016-02-09 | 2019-08-28 | 株式会社東芝 | 超格子メモリ及びクロスポイント型メモリ装置 |
US10446226B2 (en) | 2016-08-08 | 2019-10-15 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US10157670B2 (en) | 2016-10-28 | 2018-12-18 | Micron Technology, Inc. | Apparatuses including memory cells and methods of operation of same |
US10163977B1 (en) * | 2017-03-22 | 2018-12-25 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
US10727405B2 (en) | 2017-03-22 | 2020-07-28 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
JPWO2019167538A1 (ja) * | 2018-03-02 | 2021-03-11 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置ならびにメモリシステム |
US10374009B1 (en) * | 2018-07-17 | 2019-08-06 | Macronix International Co., Ltd. | Te-free AsSeGe chalcogenides for selector devices and memory devices using same |
US10739290B2 (en) | 2018-08-14 | 2020-08-11 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing and characterization of conductivity skew of phase-change material (PCM) in PCM radio frequency (RF) switches |
US10944052B2 (en) | 2018-08-14 | 2021-03-09 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch using a chemically protective and thermally conductive layer |
US10978639B2 (en) | 2018-08-14 | 2021-04-13 | Newport Fab, Llc | Circuits for reducing RF signal interference and for reducing DC power loss in phase-change material (PCM) RF switches |
US10862477B2 (en) | 2018-08-14 | 2020-12-08 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing of functionality of phase-change material (PCM) radio frequency (RF) switches |
US10529922B1 (en) | 2018-08-14 | 2020-01-07 | Newport Fab, Llc | Substrates and heat spreaders for heat management and RF isolation in integrated semiconductor devices having phase-change material (PCM) radio frequency (RF) switches |
US10593404B2 (en) * | 2018-08-14 | 2020-03-17 | Newport Fab, Llc | Array architecture for large scale integration of phase-change material (PCM) radio frequency (RF) switches |
US11196401B2 (en) | 2018-08-14 | 2021-12-07 | Newport Fab, Llc | Radio frequency (RF) module using a tunable RF filter with non-volatile RF switches |
US10749109B2 (en) | 2018-08-14 | 2020-08-18 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing and characterization of resistivity change of heating element in phase-change material (PCM) radio frequency (RF) switch |
US11158794B2 (en) | 2018-08-14 | 2021-10-26 | Newport Fab, Llc | High-yield tunable radio frequency (RF) filter with auxiliary capacitors and non-volatile RF switches |
KR102636534B1 (ko) * | 2018-08-20 | 2024-02-15 | 에스케이하이닉스 주식회사 | 칼코게나이드 재료 및 이를 포함하는 전자 장치 |
KR102635268B1 (ko) * | 2018-08-20 | 2024-02-13 | 에스케이하이닉스 주식회사 | 칼코게나이드 재료 및 이를 포함하는 전자 장치 |
JP2020047316A (ja) * | 2018-09-14 | 2020-03-26 | キオクシア株式会社 | 不揮発性記憶装置 |
KR102614852B1 (ko) | 2018-11-14 | 2023-12-19 | 삼성전자주식회사 | 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법 |
US11443805B2 (en) | 2019-06-04 | 2022-09-13 | SK Hynix Inc. | Electronic device and method of operating memory cell in the electronic device |
KR20200139499A (ko) | 2019-06-04 | 2020-12-14 | 에스케이하이닉스 주식회사 | 전자 장치 및 메모리 셀의 동작 방법 |
US11880571B2 (en) | 2020-05-13 | 2024-01-23 | Micron Technology, Inc. | Counter-based methods and systems for accessing memory cells |
KR20220063573A (ko) | 2020-11-10 | 2022-05-17 | 삼성전자주식회사 | 칼코겐 화합물 및 이를 포함하는 반도체 소자 |
US11367484B1 (en) | 2021-01-21 | 2022-06-21 | Micron Technology, Inc. | Multi-step pre-read for write operations in memory devices |
JP2022147118A (ja) * | 2021-03-23 | 2022-10-06 | ソニーセミコンダクタソリューションズ株式会社 | 不揮発性記憶装置 |
US11615854B2 (en) | 2021-04-02 | 2023-03-28 | Micron Technology, Inc. | Identify the programming mode of memory cells during reading of the memory cells |
US11664073B2 (en) | 2021-04-02 | 2023-05-30 | Micron Technology, Inc. | Adaptively programming memory cells in different modes to optimize performance |
US11514983B2 (en) | 2021-04-02 | 2022-11-29 | Micron Technology, Inc. | Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells |
US11664074B2 (en) | 2021-06-02 | 2023-05-30 | Micron Technology, Inc. | Programming intermediate state to store data in self-selecting memory cells |
US11694747B2 (en) | 2021-06-03 | 2023-07-04 | Micron Technology, Inc. | Self-selecting memory cells configured to store more than one bit per memory cell |
US11996145B2 (en) | 2022-05-03 | 2024-05-28 | Western Digital Technologies, Inc. | Cross-point array with threshold switching selector memory element |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4199692A (en) | 1978-05-16 | 1980-04-22 | Harris Corporation | Amorphous non-volatile ram |
US4236231A (en) * | 1979-10-09 | 1980-11-25 | Harris Corporation | Programmable threshold switchable resistive memory cell array |
US5534712A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
EP0601068B1 (en) * | 1991-08-19 | 2002-10-16 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
US5825046A (en) * | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
EP1324345A1 (en) * | 2001-12-27 | 2003-07-02 | STMicroelectronics S.r.l. | Single supply voltage, nonvolatile memory device with cascoded column decoding |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
US6831856B2 (en) * | 2002-09-23 | 2004-12-14 | Ovonyx, Inc. | Method of data storage using only amorphous phase of electrically programmable phase-change memory element |
EP1420412B1 (en) * | 2002-11-18 | 2008-07-09 | STMicroelectronics S.r.l. | Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices |
US6828081B2 (en) * | 2002-12-10 | 2004-12-07 | Macronix International Co., Ltd. | Method and system for lithography using phase-change material |
US7589343B2 (en) * | 2002-12-13 | 2009-09-15 | Intel Corporation | Memory and access device and method therefor |
JP2004241535A (ja) * | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | 抵抗変化素子および製造方法 |
KR100486306B1 (ko) * | 2003-02-24 | 2005-04-29 | 삼성전자주식회사 | 셀프 히터 구조를 가지는 상변화 메모리 소자 |
WO2004084228A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Phase change memory device |
JP4792714B2 (ja) * | 2003-11-28 | 2011-10-12 | ソニー株式会社 | 記憶素子及び記憶装置 |
KR100733147B1 (ko) * | 2004-02-25 | 2007-06-27 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
CN1954428B (zh) * | 2004-05-14 | 2010-09-29 | 株式会社瑞萨科技 | 半导体存储器件 |
US20060056233A1 (en) * | 2004-09-10 | 2006-03-16 | Parkinson Ward D | Using a phase change memory as a replacement for a buffered flash memory |
JP4254688B2 (ja) * | 2004-10-29 | 2009-04-15 | ティアック株式会社 | 光ディスク装置及びそのデータ記録装置 |
US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
KR100794654B1 (ko) * | 2005-07-06 | 2008-01-14 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
US20070249086A1 (en) * | 2006-04-19 | 2007-10-25 | Philipp Jan B | Phase change memory |
US7414883B2 (en) * | 2006-04-20 | 2008-08-19 | Intel Corporation | Programming a normally single phase chalcogenide material for use as a memory or FPLA |
-
2006
- 2006-04-20 US US11/407,573 patent/US7414883B2/en active Active
-
2007
- 2007-03-29 KR KR1020117006797A patent/KR101238503B1/ko active IP Right Grant
- 2007-03-29 WO PCT/US2007/007859 patent/WO2007127014A2/en active Application Filing
- 2007-03-29 CN CN2007800140359A patent/CN101427396B/zh not_active Expired - Fee Related
- 2007-03-29 KR KR1020087025131A patent/KR101196933B1/ko active IP Right Grant
- 2007-03-29 JP JP2009506504A patent/JP2009534835A/ja active Pending
- 2007-04-12 TW TW096112889A patent/TWI342023B/zh not_active IP Right Cessation
-
2008
- 2008-07-11 US US12/218,122 patent/US7864567B2/en active Active
-
2013
- 2013-04-04 JP JP2013078997A patent/JP5678118B2/ja active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104966779A (zh) * | 2015-07-31 | 2015-10-07 | 华中科技大学 | 基于数字双向脉冲对相变存储单元非晶态和晶态剪裁的方法 |
US11004902B2 (en) | 2016-06-14 | 2021-05-11 | Sony Corporation | Circuit element, storage device, electronic equipment, method of writing information into circuit element, and method of reading information from circuit element |
US11183633B2 (en) | 2016-10-04 | 2021-11-23 | Sony Semiconductor Solutions Corporation | Switch device, storage apparatus, and memory system |
CN111465987A (zh) * | 2017-12-14 | 2020-07-28 | 美光科技公司 | 多层自选择存储器装置 |
CN111465988A (zh) * | 2017-12-14 | 2020-07-28 | 美光科技公司 | 存取自选择存储器装置的技术 |
US11763886B2 (en) | 2017-12-14 | 2023-09-19 | Micron Technology, Inc. | Techniques to access a self-selecting memory device |
CN111465988B (zh) * | 2017-12-14 | 2023-09-22 | 美光科技公司 | 存取自选择存储器装置的技术 |
CN111465987B (zh) * | 2017-12-14 | 2023-09-26 | 美光科技公司 | 多层自选择存储器装置 |
US11769551B2 (en) | 2017-12-14 | 2023-09-26 | Micron Technology, Inc. | Multi-level self-selecting memory device |
CN112863573A (zh) * | 2021-01-27 | 2021-05-28 | 长江先进存储产业创新中心有限责任公司 | 一种确定用于对存储器执行操作的参考电压的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200746145A (en) | 2007-12-16 |
US20070247899A1 (en) | 2007-10-25 |
US7414883B2 (en) | 2008-08-19 |
JP2013179311A (ja) | 2013-09-09 |
KR20110046563A (ko) | 2011-05-04 |
US7864567B2 (en) | 2011-01-04 |
WO2007127014A3 (en) | 2008-06-26 |
KR101238503B1 (ko) | 2013-03-04 |
WO2007127014A2 (en) | 2007-11-08 |
JP5678118B2 (ja) | 2015-02-25 |
TWI342023B (en) | 2011-05-11 |
JP2009534835A (ja) | 2009-09-24 |
CN101427396B (zh) | 2012-06-27 |
US20080273379A1 (en) | 2008-11-06 |
KR101196933B1 (ko) | 2012-11-05 |
KR20080114801A (ko) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101427396B (zh) | 对用作存储器或现场可编程逻辑阵列的普通单相硫属材料的编程 | |
CN1881469B (zh) | 不用触发重置单元阈值装置读取相变存储器的方法和系统 | |
CN1841557B (zh) | 使用位专用参考电平来读存储器 | |
Chen et al. | An access-transistor-free (0T/1R) non-volatile resistance random access memory (RRAM) using a novel threshold switching, self-rectifying chalcogenide device | |
US7778079B2 (en) | Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices | |
US20100165716A1 (en) | Nonvolatile memory with ovonic threshold switches | |
US8238147B2 (en) | Multi-level phase change memory device, program method thereof, and method and system including the same | |
US7787316B2 (en) | Semiconductor memory device and write control method thereof | |
US10839903B2 (en) | Resistive memory devices | |
US7751226B2 (en) | Reading phase change memories with select devices | |
US20200098427A1 (en) | Resistive memory devices having parasitic resistance compensation during programming | |
CN101461010A (zh) | 刷新相变存储器 | |
US7974116B2 (en) | Variable resistance memory device | |
US7317655B2 (en) | Memory cell array biasing method and a semiconductor memory device | |
US10679697B2 (en) | Read circuit of storage class memory with a read reference circuit, having same bit line parasitic parameters and same read transmission gate parasitic parameters as memory | |
US7710767B2 (en) | Memory cell array biasing method and a semiconductor memory device | |
US7710790B2 (en) | Semiconductor memory device and write control method thereof | |
US11049561B2 (en) | Method for programming a phase-change memory device of differential type, memory device, and electronic system | |
Niu et al. | Energy and performance driven circuit design for emerging Phase-Change Memory | |
Cai et al. | Circuit design for 128Mb PCRAM based on 40nm technology | |
US20100165727A1 (en) | Phase change material memory having no erase cycle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120627 |
|
CF01 | Termination of patent right due to non-payment of annual fee |