CN1447457A - 集成电路装置及神经元 - Google Patents

集成电路装置及神经元 Download PDF

Info

Publication number
CN1447457A
CN1447457A CN03108292A CN03108292A CN1447457A CN 1447457 A CN1447457 A CN 1447457A CN 03108292 A CN03108292 A CN 03108292A CN 03108292 A CN03108292 A CN 03108292A CN 1447457 A CN1447457 A CN 1447457A
Authority
CN
China
Prior art keywords
input
resistance
pulse voltage
neuron
mno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03108292A
Other languages
English (en)
Other versions
CN100407471C (zh
Inventor
田尻雅之
粟屋信义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1447457A publication Critical patent/CN1447457A/zh
Application granted granted Critical
Publication of CN100407471C publication Critical patent/CN100407471C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/31Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

由可变电阻11-1至11-n构成的加权装置对输入信号进行加权,每个可变电阻由具有包含锰的钙钛矿结构的氧化物制成,该材料在室温下根据施加的脉冲电压的累加次数改变其阻值,并且能够以非易失性方式保持其阻值。然后,加权后的信号输入到运算单元12。作为每个可变电阻11-1至11-n的氧化物薄膜根据施加的脉冲电压的累加次数改变其阻值,并且在电源被切断后也能够以非易失性方式保持其阻值。因而,通过根据施加的脉冲电压的累加次数改变加权系数,就能够实现更加类似于人类神经的神经元。

Description

集成电路装置及神经元
技术领域
本发明涉及模拟人类神经的神经元,该神经元向从多个输入端输入的输入信号逐一地分配权重,将相应的经加权的输入信号输入到运算单元并进行运算,当运算结果超过预定值时,激发并输出预定的输出信号。本发明还涉及实现该神经元的集成电路装置。
背景技术
神经元是一种借助电子电路模拟神经的器件,神经构成诸如人的大脑和眼睛之类的组织。具体地说,通过用等效的电子部件或电子电路替换一个细胞体,神经的一个轴突和多个树突和神经键来实现神经元。
图1是解释神经元概念的示意图。通过用加权系数W1至Wn分别对具有从多个输入端I1至In输入的电压V1至Vn的多个信号加权,该神经元对这些加权的输入信号进行运算,例如,如下的加法运算。
θ=∑ViWi
  =V1W1+V2W2+V3W3+...VnWn然后,当θ的值超过预定阈值TH时,输出具有预定电压Vout的输出信号,该信号在下一阶段变成到神经元的输入信号。
图2是常规的普通神经元的电路图。在该实例中,通过用多个固定电阻13-1到13-n替换神经键,用算术电路12替换细胞体,以及用导线或者类似的连接替换树突与轴突,一个人类的神经就被模拟了出来。来自多个输入端I1至In的输入信号(电压值为V1至Vn)由相应的固定电阻13-1至13-n的阻值R1至Rn进行加权。相应的,多个输入电压V1至Vn被转换成幅值为V1/R,V2/R,V3/R,......Vn/R的电流,并且进行算术求和,而后再输入到例如由比较器等构成的算术电路12。然后,当输入到算术电路12中的输入电流之和超过预定阈值时,从算术电路12输出具有预定电压Vout的输出信号,并将该信号提供给下一级的神经元作为输入信号。请注意,有关算术电路12的具体结构可以使用除图2所示的电路配制之外的多种电路。
顺便指出,上述的多个神经元可以组合在一起,应用到例如字符识别和语音识别等一般数字计算机能力较弱的领域。然而,在实现模拟人类神经特征的神经元,就是说,逐步加快反应的功能,即,例如通过接收重复多次的相同刺激,使反应更加敏锐的情况下,需要根据输入(施加)与人体所接收的刺激相对应的输入信号的累加次数,逐步的修改加权系数,并且非易失的方式保持逐步修改的加权系数。
作为能够逐步改变加权系数并以非易失方式保持该加权系数的神经元,日本专利申请公开No.6-21531(1994)中公开了一种已知的发明,非易失性,并利用采用硫族化合物的可变电阻构成起到如图2所示加权装置的功能的电阻硫属化合物。
然而,在上述日本专利申请公开No.6-21531(1994)公开的发明的神经元中,尽管可以根据施加到用作加权装置(可变电阻)的硫属化合物的脉冲电压的幅值来修改加权系数,但是其并不能够根据脉冲电压的施加次数来修改加权系数。
其原因在于,硫属化合物的阻值的改变使用因电流产生的焦耳热所导致的晶态与非晶态之间的相位转移,因而施加的脉冲电压的幅值反映在晶态区域与将要形成的非晶态区域之间所占的比率上,并将其存货。然而,在此之前存储在硫属化合物制成的加权装置中的有关前一输入脉冲电压的信息(前一脉冲电压所形成的晶态区域与非晶态区域之间所占比率)硫属化合物被新施加的脉冲电压的信息所覆盖。换言之,存储在由硫属化合物所制成的加权装置中的信息仅与最后一次施加的脉冲电压相对应。
因而,在上述由日本专利申请公开No.6-21531(1994)所公开的发明的神经元中,施加某一输入信号后的硫属化合物的阻值与再次施加相同输入电压后的阻值之间没有变化。为了简化该说明,现假定神经元有一个输入。例如,假定施加幅值为3V的脉冲电压,硫属化合物的晶态区与非晶态区之间的占用比率进入由施加的幅值为3V的脉冲电压所产生的状态,其阻值由100千欧变为10千欧。此后,当再次施加幅值为3V的相同脉冲电压时,硫属化合物的晶态区与非晶态区之间占用的比率可进入由施加的施加幅值为3V的脉冲电压所形成的状态。因而,即使反复多次施加幅值为3V的脉冲电压,硫属化合物的阻值不会改变并保持在10千欧。
因而,在上述的由日本专利申请公开No.6-21531(1994)所公开的发明的神经元中,当反复输入相同的输入信号时,用作加权装置的硫属化合物的阻值不会改变。因而,为了激发神经元,就必须施加一个足以激发神经元的更大幅值的脉冲电压。因此,这种常规神经元不能够被连续施加相同的输入信号所激发。因为上述原因,日本专利申请公开No.6-21531(1994)所公开的发明的神经元不能够通过多次重复接收相同刺激而模拟反应更加敏锐的人类神经的功能。
此外,上述日本专利申请公开No.6-21531(1994)的图22描述了由多个晶体管和使用例如与晶体管的栅极相连的SRAM单元,电容器和浮动栅极的加权装置构成的神经元。然而,这样一个神经元存在着加权装置在电路上所占面积增加的问题。
发明内容
本发明的目的在于解决上述问题,本发明的一个目的是提供能够根据施加的输入信号的累加次数修改加权系数,以非易失的方式保持加权系数的神经元,从而模拟例如人类神经特征,就是说,通过多次反复接收相同刺激而逐步加快反应,换言之,也更加灵敏的功能。
此外,为了实现这样的神经元,本发明的一个目的是提供包括可变电阻的集成电路装置,该可变电阻根据施加的输入信号的累加次数改变其阻值,并且能够以非易失的方式保持其阻值。
本发明的另一目的是提供包括加权装置的神经元,使加权装置在电路上的面积尽可能小。
此外,为了实现这样的神经元,本发明的一个目的是提供包括可变电阻的集成电路装置,该可变电阻根据施加的输入信号的累加次数改变其阻值,并且以非易失的方式保持其阻值。
本发明的集成电路装置的特征在于包括:由根据施加的脉冲电压的累加次数改变其阻值,并以非易失的方式保持其阻值的材料制成的可变电阻;运算装置,用于根据可变电阻转换的输入信号进行算术运算,并且当运算结果超过预定值时输出预定输出信号。
此外,本发明的神经元的特征在于包括:由根据施加的脉冲电压的累加次数改变加权系数,并以非易失的方式保持该加权系数的材料制成的可变电阻构成的加权;运算装置,用于根据由加权装置加权的输入信号进行算术运算,并且当运算结果超过预定值时通过激发来输出预定输出信号。
在本发明的集成电路装置和神经元中,可变电阻(加权装置)根据施加的脉冲电压的累加次数改变其阻值(加权系数),并且以非易失的方式保持其阻值(加权系数)。因而,运算装置根据每个可变电阻(加权装置)转换的输入信号进行算术运算,并且当运算结果超过预定值时输出预定的输出信号,而每个可变电阻(加权装置)即使在电源被切断后依然保持其阻值。
此外,本发明中的集成电路装置和神经元的特征在于该材料是具有至少包含锰的钙钛矿结构的氧化物。
在本发明中的集成电路装置和神经元中,由具有至少包含锰的钙钛矿结构的氧化物制成的可变电阻(加权装置)根据施加脉冲电压的累加次数改变其阻值(加权系数),并且以非易失的方式保持其阻值。
此外,本发明的集成电路装置和神经元的特征在于具有钙钛矿结构的氧化物的表示为Pr(1-x)CaxMnO3,La(1-x)CaxMnO3,或者La(1-x-y)CaxPbyMnO3(其中x<1,y<1,x+y<1)中的任何一种材料。
在本发明的集成电路装置和神经元中,可变电阻(加权装置)由分析值为Pr(1-x)CaxMnO3,La(1-x)CaxMnO3,或者La(1-x-y)CaxPbyMnO3(其中x<1,y<1,x+y<1)的氧化物制成,该可变电阻(加权装置)根据施加的脉冲电压的累加次数改变其阻值(加权系数),并且以非易失的方式保持其阻值。
此外,本发明的集成电路装置和神经元的特征在于具有钙钛矿结构的氧化物是表示为Pr0.7Ca0.3MnO3,La0.65Ca0.35MnO3,或者La0.65Ca0.175Pb0.175MnO3的任何一种材料。
在本发明的集成电路装置和神经元中,由表示为Pr0.7Ca0.3MnO3,La0.65Ca0.35MnO3,或者La0.65Ca0.175Pb0.175MnO3的任何一种材料制成可变电阻(加权装置)根据施加的脉冲电压的累加次数改变其阻值(加权系数),并且以非易失的方式保持其阻值。
此外,本发明的集成电路装置的特征在于可变电阻串联在多个输入端中的一个或每一个与运算装置之间。
此外,本发明的神经元的特征在于加权装置串联在多个输入端中的一个或每一个与运算装置之间。
在本发明的集成电路装置和神经元中,可变电阻串联在多个输入端中的一个或每一个与运算装置之间。因而,当负脉冲电压首先施加到每个可变电阻(加权装置),并且此后进一步施加具有与第一输入脉冲相同极性的脉冲电压以便预先增大阻值(加权系数)时,然后,当重复施加正输入脉冲电压时,可变电阻(加权装置)的阻值根据施加的正输入脉冲电压的累加次数而逐渐减小,因此作为每个可变电阻阻值倒数的加权系数的数值增大。
此外,本发明的集成电路装置的特征在于可变电阻串联在多个输入端中的一个或每一个与地电位之间,并且其特征还在于包括一个串联在多个输入端中的一个或者每一个与运算装置之间的固定电阻。
此外,本发明的神经元的特征在于加权装置串联在多个输入端中一个或者每一个与地电位之间,并且其特征还在于包括一个串联在多个输入端中的一个或者每一个与运算装置之间的固定电阻。
在本发明的集成电路装置和神经元中,可变电阻串联在多个输入端中的一个或每一个与地电位之间,此外还提供一个串联在多个输入端中的一个或每一个与运算装置之间的固定电阻。因而,随着每个可变电阻的阻值增大,从每个输入端到每个固定电阻的输入电流增大,因此流入到神经元的运算装置中的电流也增大。
此外,本发明的集成电路装置的特征在于当施加与在初始状态输入的脉冲电压极性相同的脉冲电压时,可变电阻的阻值增加;而当施加与在初始状态时输入的脉冲电压极性相反的脉冲电压时,可变电阻的阻值减小。
此外,本发明的神经元的特征在于当施加与在初始状态输入的脉冲电压极性相同的脉冲电压时,加权装置向一个方向改变其加权系数;而当施加与在初始状态时输入的脉冲电压极性相反的脉冲电压时,加权装置向相反方向改变其加权系数。
在该集成电路装置和神经元中,当施加与在初始状态输入的脉冲电压极性相同的脉冲电压时,可变电阻的阻值增加;而当施加与在初始状态输入的脉冲电压极性相反的脉冲电压时,可变电阻的阻值减小。
通过以下的详细说明和图表,可使本发明上述和进一步的目标和特征更加明显。
附图说明
图1是解释神经元概念的示意图;
图2是常规普通神经元的电路图;
图3是表示通过向本发明中使用的氧化物薄膜(PCMO薄膜)施加脉冲电压引起的阻值变化的曲线;
图4A是表示向本发明中使用的氧化物薄膜(PCMO薄膜)施加正向短时间脉冲电压导致的阻值变化的曲线;
图4B是表示向本发明中使用的氧化物薄膜(PCMO薄膜)施加负向短时间脉冲电压而导致的阻值变化的曲线;
图5是表示由本发明的集成电路装置的氧化物薄膜(PCMO薄膜)构成的非易失性可变电阻结构的实例的示意图;
图6是表示集成电路装置的电路配置的基本结构,也就是本发明的神经元的一个实例的电路图;
图7是表示集成电路装置电路配置的基本结构,也就是本发明中的神经元的另一个实例的电路图;
图8是表示激发本发明的集成电路装置和神经元所需时间的示意图;
图9是表示本发明实施例的一个实例的神经元的运算单元的电路图;
图10是表示本发明实施例的一个实例的神经元的运算单元的电路图;
图11是表示本发明实施例的一个实例的神经元的运算单元的电路图;和
图12是表示本发明实施例的一个实例的神经元的运算单元的电路图。
具体实施方式
下面根据说明一些实施例的附图详细描述本发明。
应指出,作为神经元的加权装置,也就是本发明的集成电路装置的可变电阻,本发明使用由具有锰的钙钛矿结构的氧化物,例如Pr0.7Ca0.3MnO3薄膜(以下简称为PCMO薄膜)构成的可变电阻,例如其具有阻值在室温条件下随施加的脉冲电压而变化和非易失性特征,即,即使在切断电源时保持切断电源时的电阻的特征,如美国专利No.6,204,139B1中所公开的。
钙钛矿结构是最早由Perovskite(CaTiO3)分析的一种晶体结构,并意味着一种作为理想晶格的简单立方体结构。
图3是表示施加脉冲电压引起的本发明中使用的氧化物薄膜(PCMO薄膜)的电阻变化的曲线。此曲线表明:当脉冲电压施加到如前所述的PCMO薄膜时,首先,电阻只根据脉冲电压的幅值而成指数地增加,而与脉冲电压的极性无关。在这种情况下,由于阻值的变化是平滑的,因而可以实现加权的微小变化。反之,尽管图3中并没有示除,但当施加与最初施加的脉冲电压极性相反的脉冲电压时,PCMO薄膜的阻值会减小。
图4A和图4B是表示施加短时间脉冲电压引起的本发明中使用的氧化物薄膜(PCMO膜)的阻值变化的曲线,图4A表示施加正脉冲时的阻值变化,图4B表示施加负脉冲时的阻值变化。
更具体地说,如上所述的PCMO薄膜的电阻相对于具有短脉冲宽度(10-9秒量级)的脉冲电压的变化如图4A和图4B的曲线所示。根据图3的曲线所示的特性可以理解,阻值根据脉冲电压的幅值而增大,相反,在图4A的曲线中,阻值根据施加与最初施加的脉冲相同极性(正极性)的脉冲电压(+3V到+5V)的累加次数而增大。
此外,如图4B的曲线所示,当加载与最初施加的脉冲电压具有相反极性(负极性)的脉冲电压(-3V到-5V)时,PCMO薄膜的阻值将根据加载脉冲电压的累加次数而减小。通过使用可变电阻作为加权装置,利用其根据施加的脉冲电压的累加次数改变其阻值的特性,则能够通过反复接收相同刺激实现更迅速地响应,换句话说,通过学习更敏感地响应的人类神经的功能。
除了上述特点外,对于具有包含锰的钙钛矿结构的氧化物薄膜,例如上面提到的PCMO的固有的非易失特性,即使在电源被切断后其阻值保持不变,也就是说,即使在电源被切断后加权装置的加权系数被存储。此外,如后面描述的,因为一个单独的加权装置可以由一个如上所述的氧化物薄膜制成的可变电阻,或者由一个可变电阻和一个固定电阻所实现,功能实现减小单独的加权装置所占的面积,因而能够明显减小神经元的整个面积。
图5是表示由如前所述的氧化物薄膜制成的非易失性可变电阻结构的一个实例的示意图。制造图5所示的非易失性可变电阻的方法如下:
首先,把作为单晶绝缘体的SiO2薄膜或者LaAlO3薄膜制成的绝缘薄膜2沉积在硅晶片1之上。由材料是铂,铱,钛或者导电氧化物YbaCu3O7的底电极3沉积在该绝缘薄膜2之上。此外,在底电极3上,通过MOCVD法,旋转涂布法,激光烧蚀方式,溅射法沉积锰氧化物薄膜4,该薄膜是由其分析值表示为Pr(1-x)CaxMnO3,La(1-x)CaxMnO3,或者La(1-x-y)CaxPbyMnO3(其中x<1,y<1,x+y<1),例如Pr0.7Ca0.3MnO3,La0.65Ca0.35MnO3,和La0.65Ca0.175Pb0.175MnO3的任何一种材料制成的。此外,气相沉积铂Pt作为该锰氧化物薄膜4上的上电极5。为了与导线相接触,需要Au,Ag,Pt或者例如IrO2之类的导电氧化物。
应指出,在图5所示的实例中,用SiO2薄膜作为绝缘薄膜2,用具有Ti作为基片的Pt作为下电极3,用PCMO(Pr0.7Ca0.3MnO3)作为锰氧化物薄膜4,用Pt作为上电极5。此外,图5中所示的非易失性可变电阻的尺寸为直径200微米的圆,其厚度大约为3000埃,因而,此电阻在电路中所占的面积非常之小。
随后,下面的描述参照图6所示的电路图说明本发明的集成电路装置,即神经元的电路配置,图6示出了该电路配置的基本结构的实例。
形成非易失性可变电阻11-1到11-n(其阻值分别为R1到Rn)具有使用随着在室温施加脉冲电压而表现出电阻变化的薄膜材料,即包含锰的钙钛矿氧化物,例如美国专利No.6,204,139B1中所公开的Pr0.7Ca0.3MnO3(PCMO)作为图5所示的锰氧化物薄膜4的结构。通过使用非易失性可变电阻11-1到11-n,能够根据加载脉冲电压的累加次数改变阻值R1到Rn
在图6中,由虚线所包围的用参考标号12表示的部分是与神经元的细胞体相对应的运算单元。对于该运算单元的电路,例如,采用文献《模拟VLSL与神经系统》(Carver Mead著)中所描述的电路。更具体地说,运算单元12的电路包括包含两个电容14-1和14-2的电容分压电路;放大器121;包含两个晶体管Ma和Mb的复位电路,并实现由神经元中的轴突丘产生神经脉冲以及通过电子电路返回原始状态的功能。其它神经元(前一级中)的输出作为输入信号经过非易失性可变电阻11-1到11-n从输入端I1至In(输入信号的电压值分别为V1至Vn)输入到运算单元12。这些输入信号与其它神经元的神经键以及轴突相对应。
在图6所示的本发明的神经元中,首先,预先把负脉冲电压施加到作为加权装置的每个非易失性可变电阻11-1至11-n,然后进一步施加与第一次的输入脉冲具有相同极性的脉冲电压,以便预先增大阻值。在随后的输入过程中,从输入端I1至In分别向非易失性可变电阻11-1至11-n施加正输入电压V1至Vn,而后通过非易失性可变电阻11-1至11-n对电流进行算术相加,并流入运算单元12。此时的电流之和I可以表达为下列的方程式:
I=∑Vi/Ri
 =V1/R1+V2/R2+V3/R3+...Vn/Rn
然而,在此实例中,通过反复加载正输入脉冲电压,非易失性可变电阻11-1至11-n的阻值R1至Rn根据施加的累加次数逐步减小,因而加权系数W1至Wn的数值同时增大,加权系数W1至Wn的数值是非易失性可变电阻11-1至11-n的阻值R1至Rn的倒数。应指出,图1中所示的物理量θ与电流值I相关,加权系数W1至Wn与1/R1到1/Rn相关,因而图6中所示的电路与作为现有技术实例的图1中所示的电路实质上是等价的。
顺便指出,构成每个非易失性可变电阻11-1至11-n的PCMO具有以下的特性:当第一次施加一个脉冲电压时,其电阻的增大与脉冲电压的极性无关,其后,当再次施加一个与初始输入脉冲具有相同极性的脉冲电压时,其阻值增大;但是当再施加与初始输入脉冲具有相反极性的脉冲电压时,其阻值减小。此外,非易失性可变电阻11-1至11-n还具有在增大其阻值时比减小其阻值时更容易控制的特性。因此,随着非易失性可变电阻11-1到11-n的数目增多,从简化控制的角度来看,采用通过增大加权装置的加权系数而增大输入电流的电路设计,就能够实现非常容易使用的神经元。
为此,如图7中的电路图所示,将非易失性可变电阻11-1至11-n串联在相应的输入端I1至In与地电位之间,同时将固定电阻13-1至13-n串联在相应的输入端I1至In与运算单元12之间是有效的,从而通过固定电阻13-1至13-n将输入脉冲电压输入到运算单元12中。随着非易失性可变电阻11-1至11-n的阻值R1至Rn的增大,从输入端I1至In流入固定电阻13-1至13-n的输入电流将增大,因而流入到神经元的运算单元12中的电流也将增大。
由于上述原因,在图7中所示的神经元中,不需要象图6所示的神经元那样预先增大每个非易失性可变电阻11-1至11-n的阻值,此外,一个优点是可根据使用神经元的目的预先设定每个固定电阻13-1至13-n的阻值。
图6与图7中所示的每个神经元中的运算单元12的工作原理如下。应指出,运算单元12包括电容器14-1(电容C1),其一端共同连接到每个非易失性可变电阻11-1至11-n的输出端,或者每个固定电阻13-1至13-n的输出端,另一端与地电位相连;输入端与电容器14-1的一端相连的放大器121;电容器14-2(电容C2),其一端与放大器121的输出端相连,另一端与放大器121的输入端相连以形成反馈回路;串联在放大器121输入端与地电位地之间的晶体管Ma与Mb。此外,放大器121的输出端与晶体管Ma的栅极相连,与下一级相连的神经元的输出Vback与晶体管Mb的栅极相连。
当到运算单元12的输入电流流入电容器14-1并进行电量累积时,电容器14-1的一端(放大器121的输入端)的电位Vin增高。在电位Vin相对较低的周期中,放大器121的增益不超过1,因而通过电容器14-2的正反馈基本上不起作用,电位Vin的增高相对较为缓慢。然而,当Vin增高到一定值时,放大器121的增益将显著增大,因而,作为放大器121的输出端电位Vout的增长量C2/(C1+C2)的量值将经电容器14-2通过正反馈来反馈到放大器121的输入端。相应地,放大器121的输出信号,也就是运算单元12的输出信号的电压Vout,突然增大到电源电压VDD。这一过程对应于激发神经元。
在一个实际的神经元中,轴突丘的正反馈由取决于电压的钠通道(sodium channel)实现。当细胞体内的电位增高时,钠通道开启,钠电流增大,从而使细胞质具有相对钠的反转电位(55mV)更高的正电位。换言之,通过电容器14-2的正反馈通过神经元中的钠通道执行正反馈的功能。另一方面,电容器14-1实现了细胞膜的功能。
在复位电路中,当放大器121的输出端电位Vout和与连接到下一级的神经元的输出电位Vback都变得足够高时,把此两者作为其栅极输入的晶体管Ma和Mb同时导通,然后,电容器14-1中所存储的电荷流入到电位地,从而复位运算单元12。因此,稳定了每个神经元的输出,而且当此输出激发了下一级的神经元后每个神经元都将被复位。
上述神经元的复位操作与人类神经元钾通道的功能类似。尽管钾通道的数量大于钠通道,但钾通道使改变细胞质电位的反应能力较弱,而且当开启的钠通道因通道本身固有的不活泼性而减少时,在钠通道的功能对神经元完全去极化后逐渐增加开启通道的数量。当开启的钾通道的数量多于开启的钠通道时,细胞质将具有相对钾的反转电位(-92mV)更低的负电位。当细胞体再次被极化时,开启的钠通道数量迅速减少,钠电流也随之减小,细胞质电位进一步减少。最终,钾通道完全关闭,细胞体恢复到能够被再次激发的状态。
在实际电路中,由于电容器14-1中存在泄露,当来自其它神经元的输入信号,也就是输入相应的输入端I1至In的输入信号被切断时,电容器14-1中的电荷最终将会全部泄露出去。因此,尽管上述的复位电路不是必要的,但是,如果需要在电容器14-1中的电量全部泄出之前连续激发神经元,需要准备电容器14-1中电量的大量泄露。
图8是表示激发本发明的集成电路装置和神经元所需时间的示意曲线。更具体地说,图8是表示激发使用具有如上所述的包含锰的钙钛矿结构的氧化物作为加权装置,即可变电阻,的本发明的神经元所需的时间的取消,并且示出了每当向本发明的集成电路装置和神经元的可变电阻(加权装置)重复施加一系列脉冲电压时,电阻如何变化,换言之,就是流入运算单元12的放大器121的电流电位Vin如何变化。
首先,当第一次重复加载一系列脉冲电压时,电压Vin增高得速度相对较为缓慢,当电位Vin达到放大器121的阀值TH时,在定时t1发生激发。其后,当运算单元12复位一次,并第二次重复施加一系列脉冲电压时,电位Vin增高的速度相对第一次略微加快。其原因是:每个非易失性可变电阻11-1至11-n的阻值在一系列脉冲电压第一次重复加载时就已经改变,而且其阻值以非易失的方式被保持,因而电容器14-1的电荷积累比第一次加载时更为迅速。因此,当一系列脉冲电压第二次重复加载时,激发时间t2比第一次施加的时间t1短。另外,当与上面相同的方式第三次重复施加一系列脉冲电压时,其激发时间比t2短的t3。
因此,激发定时变得逐渐加快的事实意味着本发明的神经元能够随着相同信号的施加次数的增加而反应更加敏锐,也就意味着所实现的神经元更加类似于人类的神经。
应指出,在使用由硫属化合物所制成的常规可变电阻作为加权装置的情况下,即使相同的输入信号被重复加载,可变电阻的阻值也不会改变,因而激发时间也不改变。而且,对于使用由硫属化合物制成的常规可变电阻的加权装置,除非施加具有至少t3周期的脉冲宽度的输入脉冲电压,否则不发生激发。与此相反,在本发明中,即使输入脉冲电压的脉冲宽度小于t3,在重复加载此脉冲电压时,也能够最终形成激发。其原因在于可变电阻的阻值会因脉冲电压的重复加载而逐渐减小,因而输入脉冲将肯定会具有激发所需要的脉冲宽度。
顺便指出,关于运算单元12,特别是放大器121,可以有许多种可能的实施例,其中最简单的结构就是如图9中所示的串联的两个倒相器22和23。然而,当输入信号依然存在,而通过激发由晶体管Ma和Mb构成的复位电路进行复位操作时,输出信号有可能存在振荡。在实际的神经元中,这一问题并不十分严重,因为实际的神经元不可能以电子电路那么快的时钟工作,因此通常有足够的时间衰减到神经键的输入。然而,在由半导体材料所实现并高速工作的神经元中,就需要充分考虑输出信号的振荡问题。
为了防止神经元中输出信号的这种振荡,可以采取以下一些措施,例如:把神经元的输出连接到足够靠后的级,代替下一级的神经元,作为到复位电路的晶体管Mb的栅极的输入Vback;充分改善复位电路晶体管的驱动性能;在把导通晶体管(pass transistor)连接到每个神经元的输出端,以便对到下一级的输入进行时钟控制。
在放大器121的另一个实施例中,可以使用如图10的电路图所示的电平移位器24。在使用如图10的电路图所示的电平移位器24的结构中,当振荡产生时,振荡频率比包括如图9的电路图所示的两个串联倒相器的结构的长。因而,即使在振荡产生时,如果振荡产生于高速运转状态,通常情况是在到达振荡的峰值前来自前一级的输入信号已经衰减,或者复位操作已经完成,因此就有很大把握防止电路的失控。然而,如图10所示,由于作为放大器121的电平移位器24的晶体管数目增加到6个,就有可能消除加权装置所占面积小的优点。
另一方面,如图11的电路图所示,当使用微分放大器25作为放大器121时,能够通过改变参考电位VREF而改变神经元的输出的阀值能够。在这种情况下,当VREF增大时,神经元输出信号的阀值也随之增大,提供输出信号前所小需的电流值也增大,因而该神经元本身的将向不活跃方向转变。
上述神经元的功能,如果从外部来看,尽管并不完全等同于神经元氯通道的功能,但是两者非常相似。因为氯通道具有在不改变细胞质电位的情况下,增大细胞膜电导率的功能,所以钠和钾对细胞膜的影响减小。因此,神经元对来自神经键的输入的反应变弱。
因为图11的电路图中所示的微分放大器通常不具备足够的放大能力,往往通过安装如图12的电路图所示的倒相器26来改善输入/输出特性。
如前面所详述的,根据本发明的集成电路装置和神经元,通过形成使用氧化物薄膜的可变电阻,该氧化物薄膜具有根据在室温施加脉冲电压的累加次数而改变其阻值,并能够以非易失的方式保持其阻值,具体地说,是具有包含锰的的钙钛矿结构的氧化物,能够象常规神经元那样根据脉冲电压的幅值改变加权,也能够根据以往输入的脉冲电压的累加次数改变加权,从而实现更类似于人类神经元的神经元。
此外,如图8所示,在本发明的神经元中,每当重复施加一系列脉冲电压时,流入运算单元的电流的电压Vin更迅速地变高,因此激发时间也逐渐加快。更快的激发时间意味着当相同信号重复施加的次数增大时,神经元反应更加敏锐,因而实现更类似于人类神经元的神经元。
此外,根据本发明中的集成电路装置和神经元,通过为加权装置使用固定电阻和非易失性可变电阻的组合,能够利用非易失性可变电阻的特性,就是说,在增大阻值时更容易控制,并消除了事先增大非易失性可变电阻的阻值的需要。因此能够根据使用神经元电路的目的事先设置固定电阻的阻值。
此外,根据本发明的集成电路装置和神经元,加权装置在电路所占的面积可以相当小。
在不脱离本发明的实质特性的精神下以几种形成体现了本发明,由于本发明的范围将由所附的权利要求书而非此前的描述所界定,所以本实施例是说明性和非限制性的。所有在权利要求边界和范围内,或者等同的边界和范围内的改动,都将被视为包含在权利要求之内。

Claims (18)

1.一种集成电路装置,其特征在于包括:
由根据施加的脉冲电压的累加次数改变其电阻,并以非易失的方式保持该电阻的材料制成的可变电阻(11-1;11-2;11-3;...);
运算装置,用于根据由所述可变电阻(11-1 ; 11-2;11-3;...)转换的输入信号进行算术运算,并且当运算结果超过预定值时输出预定输出信号。
2.根据权利要求1所述的集成电路装置,其特征在于所述材料是具有至少包含锰的钙钛矿结构的氧化物。
3.根据权利要求2所述的集成电路装置,其特征在于具有钙钛矿结构的所述氧化物是表示为Pr(1-x)CaxMnO3,La(1-x)CaxMnO3,或者La(1-x-y)CaxPbyMnO3(其中x<1,y<1,x+y<1)中的任何一种材料。
4.根据权利要求3所述的集成电路装置,其特征在于所述可变电阻(11-1;11-2;11-3;...)串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间。
5.根据权利要求3所述的集成电路装置,其特征在于所述可变电阻(11-1;11-2;11-3;...)串联在多个输入端(I1;I2;I3;...)中的一个或每一个与地电位之间,和
进一步包括串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间的固定电阻(13-1;13-2;13-3;...)。
6.根据权利要求2所述的集成电路装置,其特征在于具有钙钛矿结构的所述氧化物是表示为Pr0.7Ca0.3MnO3,La0.65Ca0.35MnO3,或者La0.65Ca0.175Pb0.175MnO3中的任何一种材料。
7.根据权利要求6所述的集成电路装置,其特征在于所述可变电阻(11-1;11-2;11-3;...)串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间。
8.根据权利要求6所述的集成电路装置,其特征在于所述可变电阻(11-1;11-2;11-3;...)串联在多个输入端(I1;I2;I3;...)中的一个或每一个与地电位之间,和
进一步包括串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间的固定电阻(13-1;13-2;13-3;...)。
9.根据权利要求1至8中的任何一项所述的集成电路装置,其特征在于当施加与最初状态中输入的脉冲电压具有相同极性的脉冲电压时,所述可变电阻增加其电阻,而当施加与最初状态中输入的脉冲电压具有相反极性的脉冲电压时,所述可变电阻(11-1;11-2;11-3;...)降低其电阻。
10.一种神经元,其特征在于包括:
由根据施加的脉冲电压的累加次数改变加权系数,并以非易失的方式保持该加权系数的材料制成的可变电阻(11-1;11-2;11-3;...)构成的加权装置;
运算装置(12),用于根据由所述加权装置加权的输入信号进行算术运算,并且当运算结果超过预定值时通过激发来输出预定输出信号。
11.根据权利要求10所述的神经元,其特征在于所述材料是具有至少包含锰的钙钛矿结构的氧化物。
12.根据权利要求11所述的神经元,其特征在于具有钙钛矿结构的所述氧化物是表示为Pr(1-x)CaxMnO3,La(1-x)CaxMnO3,或者La(1-x-y)CaxPbyMnO3(其中x<1,y<1,x+y<1)中的任何一种材料。
13.根据权利要求12所述的神经元,其特征在于所述加权装置串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间。
14.根据权利要求12所述的神经元,其特征在于所述加权装置串联在多个输入端(I1;I2;I3;...)中的一个或每一个与地电位之间,和
进一步包括串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间的固定电阻(13-1;13-2;1 3-3;...)。
15.根据权利要求11所述的神经元,其特征在于具有钙钛矿结构的所述氧化物是表示为Pr07Ca0.3MnO3,La0.65Ca0.35MnO3,或者La0.65Ca0.175Pb0.175MnO3中的任何一种材料。
16.根据权利要求15所述的神经元,其特征在于所述加权装置串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间。
17.根据权利要求15所述的神经元,其特征在于所述加权装置串联在多个输入端(I1;I2;I3;...)中的一个或每一个与地电位之间,和
进一步包括串联在多个输入端(I1;I2;I3;...)中的一个或每一个与所述运算装置(12)之间的固定电阻(13-1;13-2;13-3;...)。
18.根据权利要求10至17中的任何一项所述的神经元,其特征在于当施加与最初状态中输入的脉冲电压具有相同极性的脉冲电压时,所述加权装置在一个方向改变加权系数,而当施加与最初状态中输入的脉冲电压具有相反极性的脉冲电压时,所述加权装置在相反方向改变加权系数。
CN031082920A 2002-03-27 2003-03-27 集成电路装置及神经元 Expired - Fee Related CN100407471C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002089796 2002-03-27
JP2002089796A JP4248187B2 (ja) 2002-03-27 2002-03-27 集積回路装置及びニューロ素子

Publications (2)

Publication Number Publication Date
CN1447457A true CN1447457A (zh) 2003-10-08
CN100407471C CN100407471C (zh) 2008-07-30

Family

ID=27800497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031082920A Expired - Fee Related CN100407471C (zh) 2002-03-27 2003-03-27 集成电路装置及神经元

Country Status (6)

Country Link
US (1) US6956280B2 (zh)
EP (1) EP1349110A3 (zh)
JP (1) JP4248187B2 (zh)
KR (1) KR100599826B1 (zh)
CN (1) CN100407471C (zh)
TW (1) TWI249133B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916393A (zh) * 2010-07-14 2010-12-15 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
WO2012051968A1 (en) * 2010-10-20 2012-04-26 Peking University Neuron device and neural network
CN101889343B (zh) * 2007-12-05 2012-11-21 惠普发展公司,有限责任合伙企业 混合微米级-纳米级神经形态集成电路
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN110036443A (zh) * 2016-11-30 2019-07-19 国立研究开发法人科学技术振兴机构 神经元电路、系统以及开关电路
CN110047540A (zh) * 2018-01-17 2019-07-23 旺宏电子股份有限公司 积项和加速器阵列

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8712942B2 (en) * 2003-03-24 2014-04-29 AEMEA Inc. Active element machine computation
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
JP4546842B2 (ja) * 2005-01-20 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2006245280A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその動作方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
JP4252110B2 (ja) * 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
TWI356488B (en) * 2008-03-26 2012-01-11 Univ Nat Chiao Tung Memory device and method of manufacturing the same
US9026768B2 (en) 2009-09-14 2015-05-05 AEMEA Inc. Executing machine instructions comprising input/output pairs of execution nodes
US8527438B2 (en) * 2009-12-22 2013-09-03 International Business Machines Corporation Producing spike-timing dependent plasticity in an ultra-dense synapse cross-bar array
US9152779B2 (en) 2011-01-16 2015-10-06 Michael Stephen Fiske Protecting codes, keys and user credentials with identity and patterns
US10268843B2 (en) 2011-12-06 2019-04-23 AEMEA Inc. Non-deterministic secure active element machine
CN103312605B (zh) 2013-05-29 2017-06-20 华为技术有限公司 一种网关设备身份设置的方法及管理网关设备
JP5885719B2 (ja) * 2013-09-09 2016-03-15 株式会社東芝 識別装置および演算装置
KR101529655B1 (ko) * 2013-12-04 2015-06-19 포항공과대학교 산학협력단 가변저항층을 가지는 rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자
US10282660B2 (en) 2014-01-06 2019-05-07 Qualcomm Incorporated Simultaneous latency and rate coding for automatic error correction
US10643125B2 (en) * 2016-03-03 2020-05-05 International Business Machines Corporation Methods and systems of neuron leaky integrate and fire circuits
CN111095417B (zh) * 2017-09-07 2023-08-29 松下控股株式会社 使用非易失性半导体存储元件的神经网络运算电路
TWI641989B (zh) * 2017-11-20 2018-11-21 旺宏電子股份有限公司 類神經計算裝置
CN109670585B (zh) * 2018-12-29 2024-01-23 中国人民解放军陆军工程大学 神经元仿生电路和神经形态系统
US11587612B2 (en) * 2019-07-03 2023-02-21 Micron Technology, Inc. Neural network memory with an array of variable resistance memory cells
WO2021256197A1 (ja) * 2020-06-19 2021-12-23 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618985A (en) * 1982-06-24 1986-10-21 Pfeiffer J David Speech synthesizer
US4874963A (en) * 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks
JPH0621531A (ja) * 1992-07-01 1994-01-28 Rohm Co Ltd ニューロ素子
KR0185756B1 (ko) * 1994-02-02 1999-05-15 정호선 비선형 회로와 이를 이용한 혼돈 신경망
US6002965A (en) * 1998-06-10 1999-12-14 Katz; Amiram Self applied device and method for prevention of deep vein thrombosis
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889343B (zh) * 2007-12-05 2012-11-21 惠普发展公司,有限责任合伙企业 混合微米级-纳米级神经形态集成电路
CN101916393A (zh) * 2010-07-14 2010-12-15 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
CN101916393B (zh) * 2010-07-14 2012-09-26 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
WO2012051968A1 (en) * 2010-10-20 2012-04-26 Peking University Neuron device and neural network
CN102456157A (zh) * 2010-10-20 2012-05-16 北京大学 神经元器件和神经网络
US8924321B2 (en) 2010-10-20 2014-12-30 Peking University Three-layered neuron devices for neural network with reset voltage pulse
CN102456157B (zh) * 2010-10-20 2015-08-26 北京大学 神经元器件和神经网络
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN110036443A (zh) * 2016-11-30 2019-07-19 国立研究开发法人科学技术振兴机构 神经元电路、系统以及开关电路
CN110036443B (zh) * 2016-11-30 2023-08-08 国立研究开发法人科学技术振兴机构 神经元电路、信号传输系统以及开关电路
CN110047540A (zh) * 2018-01-17 2019-07-23 旺宏电子股份有限公司 积项和加速器阵列

Also Published As

Publication number Publication date
EP1349110A3 (en) 2006-03-22
JP4248187B2 (ja) 2009-04-02
TWI249133B (en) 2006-02-11
KR20030078020A (ko) 2003-10-04
EP1349110A2 (en) 2003-10-01
JP2003283003A (ja) 2003-10-03
KR100599826B1 (ko) 2006-07-12
US20030183878A1 (en) 2003-10-02
CN100407471C (zh) 2008-07-30
TW200307220A (en) 2003-12-01
US6956280B2 (en) 2005-10-18

Similar Documents

Publication Publication Date Title
CN1447457A (zh) 集成电路装置及神经元
CN106981567B (zh) 一种基于光电耦合忆阻器的人工突触器件及其调制方法
US8924321B2 (en) Three-layered neuron devices for neural network with reset voltage pulse
Liu et al. Optimization of non-linear conductance modulation based on metal oxide memristors
US7978510B2 (en) Stochastic synapse memory element with spike-timing dependent plasticity (STDP)
EP1426972A3 (en) Nonvolatile memory device
CN110362291B (zh) 一种利用忆阻器进行非易失性复杂运算的方法
CN111656371B (zh) 具有非易失性突触阵列的神经网络电路
US20100223220A1 (en) Electronic synapse
CN1892902A (zh) 存储器件和半导体器件
US11043265B2 (en) Memory devices with volatile and non-volatile behavior
CN117423746A (zh) 一种光电调控神经突触晶体管及其制备方法
US20230186060A1 (en) Novel neuromorphic vision system
CN113196307A (zh) 神经元及包括其的神经形态系统
Shan et al. Optoelectronic synaptic device based on ZnO/HfOx heterojunction for high-performance neuromorphic vision system
Lu et al. Novel three-dimensional artificial neural network based on an eight-layer vertical memristor with an ultrahigh rectify ratio (> 107) and an ultrahigh nonlinearity (> 105) for neuromorphic computing
KR102322131B1 (ko) 확률 가변 멤리스티브 인공 시냅스 소자 및 그 제조 방법
CN108416432B (zh) 电路和电路的工作方法
US20220058473A1 (en) Neuron and neuromorphic system including the same
CN112418414B (zh) 利用单栅极的反馈电场效电子器件的整合放电神经元电路
Song et al. Improve the Linearity of NOR Flash Memory Used for Vector Matrix Multiplication
KR102481847B1 (ko) 드롭커넥트 신경망 시스템 및 이를 이용한 학습 방법
Zhang et al. Melting-Free Phase-Change Memory for Associative Learning
CN108987569B (zh) 一种基于碘氧化铋薄膜的忆阻器、其制备方法及应用
CN113762492B (zh) 基于有机突触晶体管人工神经网络的图像识别系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130130

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20130130

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130130

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130130

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka Japan

Patentee before: Sharp Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20190327

CF01 Termination of patent right due to non-payment of annual fee