CN1892902A - 存储器件和半导体器件 - Google Patents

存储器件和半导体器件 Download PDF

Info

Publication number
CN1892902A
CN1892902A CNA2006101030866A CN200610103086A CN1892902A CN 1892902 A CN1892902 A CN 1892902A CN A2006101030866 A CNA2006101030866 A CN A2006101030866A CN 200610103086 A CN200610103086 A CN 200610103086A CN 1892902 A CN1892902 A CN 1892902A
Authority
CN
China
Prior art keywords
memory element
resistance
write operation
value
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101030866A
Other languages
English (en)
Other versions
CN100511473C (zh
Inventor
长尾一
八野英生
森宽伸
福本智惠子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1892902A publication Critical patent/CN1892902A/zh
Application granted granted Critical
Publication of CN100511473C publication Critical patent/CN100511473C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明提供一种存储器件，它包括存储元件、电路元件和写入控制部件。所述存储单元具有下述特性：所述特性表现出由于施加至少等于第一门限信号的电信号，电阻从大值改变到小值，而由于施加至少等于第二门限信号的电信号，电阻从小值改变到大值，所述第二门限信号具有与第一门限信号相反的极性。所述电路元件与所述存储元件串联。所述写入控制部件被配置成执行第一写入操作，检测在第n写入操作后由存储元件表现出的电阻，其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且执行第(n+1)写入操作。

Description

存储器件和半导体器件
技术领域
本发明涉及存储器件和半导体器件。更具体而言，本发明涉及如下所述的存储和半导体器件：它们包括存储单元，所述存储单元的每一个使用存储元件，所述存储元件用于按照存储元件的电阻状态来存储和保持信息。
背景技术
在诸如计算机之类的装置中，将具有高运行速度和高信息存储密度的动态随机存取存储器(DRAM)用作随机存取存储器。
因为DRAM是易失性存储器——它在其电源关断时不可避免地丢失其中存储的信息，因此期望不丢失其中存储的信息的非易失性存储器。
响应于对于这样的所期望的非易失性存储器的需求，已经提出了可变类型的存储器。具有光明前景的该存储器的示例是铁电介质RAM(FeRAM)、磁存储器(MRAM)、相变存储器、可编程金属化单元(PMC)和电阻RAM(RRAM)。
上述存储器均能够在即使没有供电的情况下也连续地保持写入到其中的信息。另外，因为这些存储器是非易失性的，因此不需要刷新操作，使得功耗降低了和用于刷新操作的功耗量相同的量。
另外，诸如PMC和RRAM之类的非易失性存储器具有相对简单的配置，其中，在用于存储和保持信息的存储层上使用具有表现出由电压或电流的施加而引起的可变电阻的特性的材料，并且所述存储层被用于接收所施加的电压或电流的两个电极夹着。因此，所述相对简单的配置简化了存储元件的小型化。
应当注意，特别是，PMC具有其中两个电极夹着包括预定金属的离子导体的结构。另外，通过也在两个电极之一中包含所述离子导体的金属，因此有可能使用由在是两个电极之间施加的电压引起的可变电特性。所述可变电特性的示例是可变电阻和可变电容。
具体上，所述离子导体由硫属化合物材料和金属固体溶液——诸如非晶GeS或非晶GeSe固体溶液——组成。所述两个电极之一包括Ag、Cu或Zn。关于其的更多信息，参见诸如JP-A-2002-536840(专利文献1)的文件。
在所介绍的RRAM的配置中，两个电极夹着多晶PrCaMnO3薄膜。通过在两个电极之间施加电压脉冲或在所述电极之间流动电流脉冲，所述多晶PrCaMnO3薄膜的电阻变化很大。为了获得关于该配置的更多信息，参见诸如下述的文件：W.W.Zhuang et al.，‘Novel Colossal Magnetoresistive Thin FilmNonvolatile Resistance Random Access Memory(RRAM)，’Technical Digest“International Electron Devices Meeting，”2002，page 193(W.W.Zhuang等，‘新颖的巨大磁阻薄膜非易失性电阻随机存取存储器(RRAM)’，技术文摘“国际电子器件会议”，2002，第193页)(非专利文献1)。在记录(写入)操作中施加的电压脉冲的极性与在擦除操作中施加的电压脉冲的极性相反。
在另一所介绍的RRAM的配置中，通常，两个电极夹着被掺入少量Cr的多晶或单晶SrZrO3记录膜，并且通过流动来自电极的电流，所述记录膜的电阻改变。为了获得关于该配置的更多信息，参见诸如下述的文献：A.Becket al.，‘Reproducible switching effect in thin oxide films for memory application，’Applied Physics Letters，2000，Vol.77，pages 139-141(A.Beck等，‘在存储器应用的氧化薄膜中的可再现开关效应’，应用物理文集，2000，第77卷，第139-141页)(非专利文献2)。
所述文件示出了存储层的电流电压特性。在记录和擦除操作中施加的电压的值是±0.5V。同样在此配置中，通过向电极施加脉冲电压，可以向记录层记录信息，或从其擦除信息。在这种情况下，脉冲电压具有值±1.1V，并且脉冲宽度是2毫秒。而且，有可能高速地记录或擦除信息。已经有报告通过施加具有100纳秒宽度的脉冲的操作。在这种情况下，所需的脉冲电压是±0.5V。
另一方面，在FeRAM的情况下，难于执行非破坏性读取操作。因为读取操作是破坏性的，因此读取操作慢。另外，因为存在由读取和写入操作引起的极性反转的次数的限制，因此可以被执行来重写已存储在FeRAM中的信息的操作的次数也受到限制。
在MRAM的情况下，需要用于记录操作的磁场。因此，由于磁场是当沿着导线流过电流时产生的，所以在记录操作期间消耗大电流。
在相变存储器的情况下，通过应用具有相同极性但是具有不同幅度的脉冲来执行记录操作。但是，所述相变存储器具有这样的问题：存储器由于潮湿而出现错误(trip)，并且存储器对于在环境温度中的变化敏感。
在专利文献1中公开的PMC的情况下，非晶GeS和非晶GeSe固体溶液的结晶温度是大约200摄氏度，并且如果离子导体结晶，则特性变差。因此，在实际中，PMC具有难于承受在用于制造存储元件的处理中所产生的高温的问题。用于制造存储元件的典型处理是用于形成诸如CVD绝缘膜或保护膜之类的膜的处理。
在非专利文献1和2中公开的RRAM的配置中提出的记录层的材料是在任何一种情况下都具有结晶特性的材料。因此，RRAM具有下述问题：在大约摄氏600度执行处理的必要性和所建议的材料的单晶的制造都是很困难的事情。另外，RRAM也具有如下问题：由于当使用多晶体时产生的晶粒边界效应而导致小型化是困难的。
另外，在RRAM的情况下，已经提出了一种配置，其中，通过应用脉冲电压将信息记录到RRAM或从RRAM擦除。但是，在所提出的配置中，记录后的层的电阻不可避免地根据所施加的脉冲电压的宽度而变化。所述记录后的层的电阻以这种方式依赖于所施加的脉冲电压的宽度情况隐含地表明即使重复地施加同一脉冲，所述电阻也变化。
例如，如上引用的非专利文件1描述了一种现象，其中，如果施加具有相同极性的脉冲，则记录后的层的电阻根据脉冲宽度而大大地改变。在不超过50纳秒的小脉冲宽度的情况下，由记录引起的电阻变化率也较小。另一方面，在至少100纳秒的大脉冲宽度的情况下，RRAM表现出这样的特性：当脉冲宽度增加时，记录后的电阻相反地接近记录前的电阻，而不是在常数值饱和。另外，非专利文件1也介绍了作为存储单元阵列而实现的存储器结构的特性，所述每个存储单元具有存储层和作为用于控制对存储层的存取的晶体管的、与所述存储层串联的MOS晶体管。所述参考文献也公开了这样的事实：在这种情况下，当脉冲宽度在10纳秒到100纳秒的范围中变化时，存储层的记录后的电阻根据脉冲宽度而变化。如果脉冲宽度进一步增加，则预期所述电阻按照存储层的所述特性而再次降低。
即，在RRAM的情况下，记录后的电阻依赖于脉冲电压的幅度和宽度。因此，如果在脉冲电压幅度和脉冲电压宽度中有改变，则也产生在记录后的电阻中的变化。
因此，在具有不超过大约100纳秒的值的小宽度的脉冲电压的情况下，由记录操作引起的电阻变化率小，倾向于有在记录后的电阻中的变化效果。结果，产生了一个问题：难于执行稳定的记录操作。
为了解决上述问题，当通过使用具有小宽度的脉冲电压而执行记录操作时，必须执行确认(或验证)在记录操作期间存储的信息的处理。
例如，在记录操作之前，执行用于读出和验证在存储元件中已经记录的信息的内容的处理，并且针对在所验证的内容和正在被记录的内容之间的关系执行记录操作。在这种情况下，通过已经在存储元件中记录或要被记录到存储元件中的信息的内容来表示存储元件的电阻。作为替代方式，例如，在记录操作后，立即执行用于读出和验证在存储元件中记录的信息的内容的处理，并且如果表示在存储元件中记录的信息的内容的电阻与对应于期望的电阻的信息的那些不同，则执行重新记录处理以便将表示在存储元件中记录的信息的内容的电阻校正为所述期望的电阻。
因此，需要长时间来执行记录操作。另外，例如难于通过高速叠加数据来执行写入操作。
为了解决如上所述的问题，提出了一种存储器件，它包括多个存储单元。每个存储单元被设计成这样的配置，它包括：存储元件，所述存储元件具有表现出由于在其端子之间施加的超过门限值的电压而导致电阻变化的特性；以及，MOS晶体管，它作为由所述存储元件承载的负荷而与所述存储元件串联。所述存储器件具有这样的特性：当在由所述存储元件和MOS晶体管组成的串联电路的两个端子之间施加的电压超过门限值时，复合电阻——其通过在存储元件的电阻已经从大值改变到小值时立即在存储单元中包括的存储元件和MOS晶体管来显示——与所施加的电压的幅度无关地变得几乎恒定。关于这样的存储器件的更多信息，参见诸如日本专利申请2004-22121(专利文件2)的文件。通过使用这种存储器件，有可能实现稳定的信息记录操作，并且缩短用于执行每个信息记录操作所需要的时间。
发明内容
将存储元件的电阻从大值改变到小值的操作被定义为写入操作，而将存储元件的电阻从小值改变到大值的操作被定义为擦除操作。在通过流过存储元件的电流而确定写入操作后立即由存储元件表现出的电阻，并且流过存储元件的电流的大小受到与存储元件串联的MOS晶体管的导通电阻影响。因为MOS晶体管的导通电阻由于用于制造MOS晶体管的处理的变化而不固定，因此在存储元件特性上也存在改变。因此，难于使得在写入操作后立即由存储元件表现出的电阻在存储单元之间一致。
应当注意，如果在写入操作后立即由存储元件表现出的电阻没有变成预先确定的设置值，即如果写入操作以失败告终，则在从存储元件擦除信息后再次执行写入操作。以这种方式，有可能实现作为导致存储元件电阻等于所述设置值的操作的在存储元件上的写入操作。但是，如果在对存储元件执行的写入操作以失败告终的情况下需要对于存储元件执行擦除操作，则需要用于擦除操作的步骤。因此，需要长时间来执行写入操作。结果，难说这样技术一定是合适的方法。
为了解决如上所述的问题，本发明的发明人已经提出了一种存储器件和半导体器件，它们能够减少在写入操作后在存储器件中在存储单元之间所使用的每个存储元件立即表现出的电阻的变化。
为了如上所述实现所述存储器件，配置所述存储器件以便包括存储单元。通过存储元件和与存储元件串联的电路元件来实现每个存储单元，所述存储元件具有表现出由于施加至少等于第一门限信号的电信号、其电阻由大值向小值变化的特性。但是，所述存储元件由于施加至少等于第二门限信号——它具有与第一门限信号相反的极性——的电信号而导致将其电阻从小值改变到大值。所述存储器件也包括写入控制部件，其被配置成执行第一写入操作以便试图将存储元件设置到比预先确定的设置值更高的电阻，检测在第n写入操作后由存储元件立即表现出的电阻——其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且如果比较结果指示在第n写入操作后由存储元件立即表现出的电阻仍然大于所述设置值，则执行第(n+1)写入操作。
为了实现如上所述的半导体器件，所述半导体器件被配置成具有存储器件。所述存储器件被配置成包括存储单元。通过存储元件和与存储元件串联的电路元件来实现每个存储单元，所述存储元件具有表现出由于施加至少等于第一门限信号的电信号、其电阻由大值向小值变化的特性。但是，所述存储元件由于施加至少等于第二门限信号——它具有与第一门限信号相反的极性——的电信号而导致将其电阻从小值改变到大值。所述半导体器件也包括写入控制部件，其被配置成执行第一写入操作以便试图将存储元件设置到比预先确定的设置值更高的电阻，检测在第n写入操作后由存储元件立即表现出的电阻——其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且如果比较结果指示在第n写入操作后由存储元件立即表现出的电阻仍然大于所述设置值，则执行第(n+1)写入操作。
如上所述，配置所述写入控制部件以执行第一写入操作，从而试图将存储元件设置到比预先确定的设置值更高的电阻，检测在第n写入操作后由存储元件立即表现出的电阻——其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且如果比较结果指示在第n写入操作后由存储元件立即表现出的电阻仍然大于所述设置值，则执行第(n+1)写入操作。即，通过一完成写入操作就对存储元件执行盖写(或重写)、并且如果必要的话多次重复地执行在其上执行的写入以及读取操作，有可能执行写入操作以便试图将存储元件的电阻设置为预先确定的设置值。
在已经通过对于存储元件执行一次写入操作而将存储元件置于导通状态后，即使通过流动比在对于存储元件的第一写入操作中流动的电流更小的电流来对于存储元件执行重写操作，存储元件的电阻将不增加。另一方面，如果通过流动比在对于存储元件的第一写入操作中流动的电流更大的电流来对于存储元件执行重写操作，则存储元件的电阻减小。即，如果在写入操作后由存储元件立即表现出的电阻小于设置值，则即使对于存储元件执行重写操作，存储元件的电阻也难于增加到所述设置值。
因此，按照本发明的一个实施例，对于存储元件执行第一写入操作，以便试图将存储元件的电阻设置到等于预先确定的设置值的值，以通过如果必要的话对于存储元件执行第二和随后的盖写(或重写)操作，则所述存储元件变为比所述设置值更高的电阻。
在如上所述由本发明的一个实施例提供的存储器件和半导体器件中，对每个存储元件执行写入操作，以使得存储元件等于预先确定的设置值，以便可以减少在存储元件(或存储器元件)之间的存储元件电阻上的变化。
附图说明
图1是示出用于表示在按照本发明的一个实施例的典型存储器件中使用的存储元件的电流变化和电压变化之间的I-V关系的曲线的图；
图2A和2B是示出在按照本发明的一个实施例的典型存储器件中使用的存储单元的电路的说明图；
图3是示出用于描述下述现象的思想的电路的说明图：在所述现象中，通过在写入操作后立即流过存储元件的电流来确定在写入操作后由存储元件立即表现出的电阻；
图4是示出用于描述按照本发明的一个实施例的典型存储器件的第一电路的说明图；
图5是示出用于描述按照本发明的一个实施例的典型存储器件的第二电路的说明图；
图6是示出用于描述按照本发明的一个实施例的典型存储器件的第三电路的说明图；
图7是示出用于描述按照本发明的一个实施例的典型存储器件的第四电路的说明图；
图8是示出用于表示在施加到MOS晶体管的栅极的电压和流过MOS晶体管的电流之间的关系的曲线的图；
图9是示出在存储元件上执行的读取操作的说明图；
图10A和10B是示出模型的说明图，所述每个模型用于说明按照一个实施例的写入操作步骤；
图11是示出其中每个表示在MOS晶体管的漏极和源极之间的电势差和流过MOS晶体管的电流之间的关系的曲线的图；
图12A和12B是示出其中每个表示在存储元件的电阻和在MOS晶体管的漏极和源极之间的电势差之间的关系的曲线；以及
图13A-13C是示出用于描述在写入操作后由存储元件立即表现出的电阻的变化的曲线的说明图。
具体实施方式
通过参见附图来如下说明本发明的实施例。应当注意，在每个实施例中，在用作存储器件的部件的存储单元中使用每个可变电阻存储元件(也称为存储元件)。
图1是示出用于表示在按照本发明的一个实施例的典型存储器件中使用的存储元件的电流变化和电压变化之间的I-V关系的曲线的图。
应当注意，具有由图1中所示的曲线表示的I-V特性的存储元件是具有典型配置的存储元件，所述典型配置包括第一和第二电极以及由所述第一和第二电极夹着的存储层。所述存储层通常是非晶薄膜，诸如稀土氧化膜。通常，所述第一和第二电极分别被提供作为下和上电极。
在存储元件的初始状态中，所述电阻较大以致于电流难于流动。在初始状态中的典型电阻值是至少1M欧姆。但是，当将在图1中的所示的至少+1.1X[V]的电压施加到存储元件时，电流突然增大，并且所述电阻减少到例如几千欧姆的值。+1.1X[V]的示例是+0.5V。然后，存储元件的特性改变到示出电流与所施加的电压成比例增加的欧姆特性。即，所述欧姆特性是恒定电阻的特性。即使所述电压其后被复位到0V，电阻也连续地保持在小值。
应当注意，如上所述的操作被称为写入操作，并且从所述写入操作产生的状态被称为导通状态。被施加以执行写入操作的电压被称为写入电压门限值。
接着，当具有与被施加以执行写入操作的电压相反极性的电压施加到存储元件时，流过所述存储元件的电流突然减小，即，所述电阻突然增加到等于例如1M欧姆或更大的初始状态的电阻的大值。即使其后所述电压被复位到0，所述电阻也连续地保持在该大值。在图1中，所述相反电压是例如-0.5V的-1.1X[V]。
应当注意，如上所述的操作被称为擦除操作，并且从所述擦除操作产生的状态被称为绝缘状态。被施加以执行擦除操作的电压被称为擦除电压门限值。
通过如上所述向所述存储元件施加负电压，存储元件的电阻可以相反地从几千欧姆变化回大约1M欧姆。另外，如果不向存储元件施加电压，即如果向存储元件施加0V的电压，则可以将存储元件置于两种状态之一中，即导通和绝缘状态。通过将这些导通和绝缘状态与数据值1和0相关联，可以在存储元件中存储1比特的数据。
应当注意，虽然在图1中所示的范围-2X到2X是施加到存储元件的电压的值的范围，但是可以将所施加的电压增加/减小到在所述范围之外的值，而几乎不改变在按照本发明的一个实施例的典型存储器件中使用的存储元件的电阻。
图2A和2B是示出在按照本发明的一个实施例的典型存储器件中使用的存储单元C的电路的说明图。如图中所示，存储单元C包括存储元件A和与存储元件A串联的MOS晶体管T。在这个电路中，MOS晶体管T不仅作为用于选择被访问的存储元件A的开关元件，而且作为由所述存储元件A承载的负载。
在所述存储单元的配置中，存储元件A具有连接到MOS晶体管T的一端和在与连接到MOS晶体管T的一端相对的一侧上的一端。端电压V1被施加到在所述相对侧上的一端上。出于同样原因，MOS晶体管T具有连接到存储元件A的一端和在与连接到存储元件A的一端相对的一侧上的一端。端电压V2被施加到在所述相对侧上的一端。通常，被施加端电压V2的一端是MOS晶体管T的源极。栅极电压Vgs被施加到MOS晶体管的栅极。
通过如上所述分别向在存储单元中的存储元件A的相对侧的端子和MOS晶体管T的相对侧的端子施加电压V1和V2，向存储单元的端子施加电势差V(＝|V2-V1|)。
让我们注意期望具有表现出近似等于或大于MOS晶体管的导通电阻的写入操作电阻的存储元件。这是因为如果由存储元件在擦除操作开始时表现出的电阻小，则在MOS晶体管的端子之间出现被施加到存储单元的端子的电势差，因此被施加的功率损耗或难于用于高度有效地改变存储元件的电阻。也值得注意的是，因为在写入操作的开始由存储元件表现出的电阻大，因此在存储元件的端子之间出现被施加到存储单元的端子的电势差，因此不产生这个问题。
试验结果已经揭示了一种现象，其中，在写入操作后由本发明的一个实施例的存储元件立即表现出的电阻没有变成等于对于存储元件唯一的单义值(univocal value)，而是由在写入操作后立即流过存储元件的电流确定。图3是示出用于描述下述现象的原理的电路的说明图：在所述现象中，通过流过存储元件的电流来确定在写入操作后由本发明的一个实施例的存储元件立即表现出的电阻。如图所示，所述电路包括存储元件和与存储元件串联的负载电阻器。应当注意，所述存储元件处于绝缘状态中，其中，所述存储元件的电阻具有至少1M欧姆的值。
如果在写入方向上、即在从在图3中的端子X到端子Y的方向上，在由在图3中的附图标号X表示的端子和由附图标号Y表示的端子之间施加等于0.5V的写入电压门限值的电压，则在存储元件的端子之间几乎全部地出现0.5V的电压，使得存储元件从绝缘状态向导通状态过渡。0.5V的电压几乎全部地被施加在存储元件的端子之间，因为存储元件的电阻比负载电阻器的电阻大得多。
另外，试验的结果也指示在写入操作后立即在存储元件的端子之间出现的电压处在诸如大约0.2V的固定电平上，而与串联到存储元件的负载的电阻的大小无关。因此：
[1]对于1K欧姆的负载电阻，0.3mA(＝(0.5V-0.2V)/1K欧姆)的电流流动，将存储元件的电阻设置在0.67K欧姆(＝0.2V/0.3mA)；并且
[2]对于10K欧姆的负载电阻，0.03mA(＝(0.5V-0.2V)/10K欧姆)的电流流动，将存储元件的电阻设置在6.7K欧姆(＝0.2V/0.03mA)。
以这种方式，通过流过存储元件的电流来确定在写入操作后由存储元件立即表现出的电阻。一旦被确定，在写入操作后由存储元件立即表现出的电阻处在恒定的大小，只要向存储单元施加不超过擦除电压门限值的电压，即只要在与写入操作方向相反的方向上向存储单元施加不超过擦除电压门限值的电压即可。
应当注意，在擦除操作的情况下，未观察到如上所述的现象。在擦除操作的情况下，绝缘电阻改变到在几十千欧到1M欧姆或甚至更大值的范围中的值，而与作为写入操作的结果而获得的电阻无关。
根据存储元件和MOS晶体管的极性，存在分别如图2A和2B中所示的两种可以想象得出的类型的存储单元配置。
应当注意，被附加到如图2A和2B中所示的存储元件的箭头指示存储元件的极性。详细而言，如果在所述箭头的方向上施加电压，则存储元件从绝缘状态向导通状态过渡，即，执行写入操作。
图4-7均是示出按照本发明的一个实施例的典型存储器件的电路的说明图。在所述附图中示出的电路均是存储器阵列，它是每个被示出在图2A和2B中的存储单元的矩阵。应当注意，根据存储元件的极性以及MOS晶体管和存储单元的布局，存在四种可以想象得出的类型的存储器阵列配置，分别如图4、5、6、7中所示。
因为对于在图4-7中所示的存储器阵列共同地执行存储器阵列操作，因此通过将在图4中所示的存储器阵列作为示例来描述所述操作。
在图4中所示的存储器件包括存储单元，它们排列形成具有(m+1)行和(n+1)列的矩阵。如图2A和2B中所示，在每个存储单元中具有一种配置，其中，存储元件的一端连接到MOS晶体管T。在这个实施例中，存储元件的所述端子连接到MOS晶体管T的源极。
MOS晶体管T00到Tmn的每个的栅极连接到字线W，即字线W0-Wm之一。MOS晶体管T的另一端连接到位线B，即位线B0-Bn之一。在这个实施例中，MOS晶体管T的所述另一端是MOS晶体管T的漏极。存储元件的所述另一端连接到源极线S，即源极线S0-Sm之一。
下面的说明描述了多个实施例，每个实施例用于实现下述情况下的由本发明的一个实施例提供的存储器件的写入操作步骤：
[1]按照在图10A中所示的流程图来控制施加到MOS晶体管的栅极的电压；并且
[2]按照在图10B中所示的流程图来控制施加在MOS晶体管的漏极和源极之间的电压。
应当注意，下面的说明假定存储元件的写入电压门限值是0.5V。
[1]按照第一实施例来控制施加到MOS晶体管的栅极的电压
第一实施例实现了包括存储单元的存储器件，所述存储单元每个具有一种配置，所述配置具有MOS晶体管和与MOS晶体管串联的存储元件。所述存储元件被设计以便在写入操作后在存储元件的端子之间立即表现出0.2V的电势差。设计MOS晶体管以便表现出作为在表示在MOS晶体管的栅极出现的电压的Vgate和表示流过MOS晶体管的电流的IDC之间的关系的、通过在MOS晶体管的漏极和源极之间施加0.5V的电压而在写入操作后立即出现的如图8中所示的关系。即，作为在Vgate和IDC之间的关系的、在图8中所示的关系是在存储元件的端子之间出现0.2V的电压的假设下在MOS晶体管的漏极和源极之间施加0.3V的电压的情况下获得的关系。
从作为在表示在MOS晶体管的栅极出现的电压的Vgate和表示流过MOS晶体管的电流的IDC之间的关系的、在图8中所示的关系可以明显看出，如果增加施加到MOS晶体管的栅极的电压，则流过MOS晶体管的电流也增加。
另外，为了通过执行重写操作而进一步减小存储元件的电阻，必须在重写操作中流过大于在前的写入操作的电流的电流。即，如作为在MOS晶体管的栅极的电压和流过MOS晶体管的电流之间的关系的、图8中所示的，为了执行重写操作，必须在重写操作中向MOS晶体管的栅极施加大于在在前的写入操作中的MOS晶体管的栅极上出现的电压的电压。
根据如上所述，作为示例，下面的说明描述这样的情况：其中，在包括在第一实施例中的MOS晶体管的漏极和源极的存储单元的端子之间施加0.5V的电压，以试图将存储单元的电阻设置为6.0K欧姆。
在第一实施例中，首先，向在初始状态中的MOS晶体管的栅极施加电压0.87V，以在图10A中所示的流程图的步骤‘a’执行第一写入操作。
在这种情况下，向在初始状态中的MOS晶体管的栅极施加以执行第一写入操作的电压可以具有任何幅度，只要所述幅度足够大以将在第一写入操作后由存储元件立即表现出的电阻设置在大于设置值的值。即，施加到在初始状态中的MOS晶体管的栅极以执行第一写入操作的电压的幅度不必是0.87V。
然后，在图10A中所示的流程图的下一个步骤‘b’，执行第一读取操作以测量由存储元件在第一写入操作后立即表现出的电阻。
具体而言，因为在存储元件的电阻和流过位线的电流之间的关系满足下面给出的方程A，因此可以通过使用连接到如图9中所示的位线的感测放大器D来检测流过位线的电流而测量存储元件的电阻。让我们假定，作为测量的结果，由存储元件在第一写入操作后立即表现出的电阻被发现是6.22K欧姆。
存储元件的电阻＝0.2V/(流过位线的电流)               (A)
然后，在图10A中所示的流程图的下一个步骤‘c’，将作为通过执行第一读取操作而执行的测量的结果而获得的电阻Rcell与设置值Rth相比较。在这种情况下，因为关系Rcell(＝6.22K欧姆)＞Rth(＝6.0K欧姆)为真，因此写入操作步骤的流程进行到在图10A中所示的流程图的步骤‘d’。在步骤‘d’，施加到MOS晶体管的栅极的电压增加0.01V。即，此时，将电压0.88V施加到MOS晶体管的栅极。然后，所述写入操作步骤的流程返回在图10A中所示的流程图的步骤‘a’。在步骤‘a’，此时，执行第二写入操作。
然后，在图10A中所示的流程图的下一个步骤‘b’，执行第二读取操作以测量在第二写入操作后由存储元件立即表现出的电阻。让我们假设作为所述测量的结果，在第二写入操作后由所述存储元件立即表现出的电阻被发现是6.04K欧姆。
然后，在图10A中所示的流程图的下一步步骤‘c’，将作为通过执行第二读取操作而执行的测量的结果而获得的电阻Rcell与设置值Rth相比较。在这种情况下，因为关系Rcell(＝6.04K欧姆)＞Rth(＝6.0K欧姆)仍然为真，因此写入操作步骤的流程继续进行到在图10A中所示的流程图的步骤‘d’。在步骤‘d’，施加到MOS晶体管的栅极的电压增加0.01V。即，此时，向MOS晶体管的栅极施加0.89V的电压。然后，所述写入操作步骤的流程返回在图10A中所示的流程图的步骤‘a’。在步骤‘a’，此时，执行第三写入操作。
然后，在图10A中所示的流程图的下一个步骤‘b’，执行第三读取操作以测量在第三写入操作后由存储元件立即表现出的电阻。让我们假设作为所述测量的结果，在第三写入操作后由所述存储元件立即表现出的电阻被发现是5.87K欧姆。
然后，在图10A中所示的流程图的下一步步骤‘c’，将作为通过执行第三读取操作而执行的测量的结果而获得的电阻Rcell与设置值Rth相比较。在这种情况下，因为关系Rcell(＝5.87K欧姆)＜Rth(＝6.0K欧姆)为真，因此写入操作步骤的流程继续进行到在图10A中所示的流程图的步骤‘e’。在步骤‘e’，所述写入操作步骤的执行结束。
通过如上所述执行写入操作步骤，所述存储元件的电阻被设置在5.87千欧姆。
[2]按照第二实施例来控制MOS晶体管的漏极和源极之间施加的电压
在如上所述的第一实施例中，控制施加到MOS晶体管的栅极的电压以便调整流过存储单元的电流。另一方面，在第二实施例的情况下，控制在MOS晶体管的漏极和源极之间施加的电压以便调整流过存储单元的电流。
第二实施例实现了一种存储器件，它包括存储单元，每个存储单元具有一种配置，所述配置具有存储单元和与存储元件串联的MOS晶体管。设计所述存储元件使得具有在写入操作后在其端子之间的电势差0.2V。另一方面，设计所述MOS晶体管使得具有作为在MOS晶体管的漏极和源极之间的电势差VDS和流到其的电流IDS之间的关系的、其中每个被示出在图11中的关系。
从作为在MOS晶体管的漏极和源极之间的电势差VDS和流到其的电流IDS之间的关系的、其中每个被示出在图11中的关系可以明显看出，在将MOS晶体管的栅极的电压保持在恒定电平的情况下，当增加在MOS晶体管的漏极和源极之间施加的电压时，流过MOS晶体管的电流增加。
另外，如果在存储元件的端子之间的电势差被保持在0.2V的固定电平，则可以通过下面给出的方程B来表达MOS晶体管的漏极和源极之间施加的电压。
另外，为了通过执行重写操作来减小存储元件的电阻，必须在重写操作中流过大于在前的写入操作的电流的电流。即，从方程B和作为在MOS晶体管的漏极和源极之间的电势差VDS与流过其的电流IDS之间的关系的、其中每个被示出在图11中的关系可以明显看出，在重写操作中，必须以大于在在前的写入操作中在MOS晶体管的漏极和源极之间施加的电压的电平来在MOS晶体管的漏极和源极之间施加电压。
在MOS晶体管的漏极和源极之间的电势差＝(在位线和源极线之间电势差)-0.2V                                                  (B)
根据如上所述，作为示例，下面的说明描述这样的情况：其中，通过向MOS晶体管的栅极施加恒定电压而将存储元件的电阻设置为预定设置值。
在第二实施例中，首先，向在初始状态中的MOS晶体管的漏极和源极之间施加预定电压，以在图10B中所示的流程图的步骤‘a’执行第一写入操作。然后，在图10B中所示的流程图的下一个步骤‘b’，执行第一读取操作以测量由存储元件在第一写入操作后立即表现出的电阻。应当注意，用于执行读取操作的具体方法与第一实施例相同。
然后，在图10B中所示的流程图的下一个步骤‘c’，将作为通过执行第一读取操作而执行的测量的结果获得的电阻Rcell与设置值Rth相比较。可以想象得出下面两种情况：
(1)如果Rcell与Rth的比较结果指示关系Rcell＞Rth为真，则写入操作步骤的流程进行到在图10B中所示的流程图的步骤‘d’。在步骤‘d’，施加到MOS晶体管的漏极和源极之间的电压增加以便执行另一个重写操作。在执行所述另一个重写操作后，将作为通过执行读取操作而执行的测量的结果获得的电阻Rcell再次与设置值Rth相比较；并且
(2)另一方面，如果Rcell与Rth的比较结果指示关系Rcell＜Rth为真，则写入操作步骤的流程进行到在图10B中所示的流程图的步骤‘e’。在步骤‘e’，所述写入操作步骤的执行结束。
应当注意，图12A是示出在电阻R(存储元件)和在MOS晶体管的漏极和源极之间的电势差之间的关系的图。所述电阻R是如下所述的存储元件：设计所述存储元件以便表现出在写入操作后在存储元件的端子之间立即出现的0.2V的电势差Vint。另一方面，图12B是示出在电阻R(存储元件)与在MOS晶体管的漏极和源极之间的电势差之间的关系的图。所述电阻R是如下所述的存储元件：设计所述存储元件以便表现出在写入操作后在存储元件的端子之间立即出现的0.4V的电势差Vint。
从作为在存储器元件的电阻R(存储元件)与在MOS晶体管的漏极和源极之间的电势差之间的关系的、在图12A和12B中所示的关系可以明显看出，在写入操作后在存储元件的端子之间立即出现的电势差Vint越大，则所述电阻改变率越足够。
如上所述，在第一实施例的情况下，在写入操作步骤期间，检测存储元件的电阻，并且通过调整施加到MOS晶体管的栅极的电压来执行写入操作。另一方面，在第二实施例的情况下，在写入操作步骤期间，检测存储元件的电阻，并且通过调整施加到MOS晶体管的漏极和源极之间的电压来执行写入操作。因此，在任何一种情况下，可以减小在存储元件的电阻与设置值之间的差，以改善存储元件的电阻的控制能力。
具体而言，即使在写入操作后在存储元件的端子之间立即出现的电势差从理想值0.2V偏移+5％，通过按照由图10A中所示的流程图表示的写入操作步骤来执行写入操作，也可以将存储元件的电阻设置在5.92K欧姆。应当注意，此时施加到MOS晶体管的栅极的电压是0.91V。
另外，即使在写入操作后在存储元件的端子之间立即出现的电势差从理想值0.2V偏移-5％，通过按照由图10A中所示的流程图表示的写入操作步骤来执行写入操作，也可以将存储元件的电阻设置在5.83K欧姆。应当注意，此时施加到MOS晶体管的栅极的电压是0.87V。
即，即使存在相对于在写入操作后立即在存储元件的端子之间出现的电势差的值当中的理想值0.2V具有大约±5％的变化，通过按照由图10A中所示的流程图表示的写入操作步骤来执行写入操作，也可以将存储元件的电阻设置在5.83K到5.92K欧姆的范围中的值。
为了减小在写入操作后在存储元件的端子之间立即存在的电阻的变化，在第一实施例的情况下，在写入操作步骤期间，检测存储元件的电阻，并且通过调整施加到MOS晶体管的栅极的电压而执行写入操作。在第二实施例的情况下，在写入操作步骤期间，检测存储元件的电阻，并且通过调整施加到MOS晶体管的漏极和源极之间的电压而执行写入操作。
具体而言，让我们假定对于M个存储元件执行写入操作，所述M个存储元件每个在设置值是6.0K欧姆并且栅极电压是0.89V的情况下用于一个存储单元中。让我们也假设在这种情况下，在写入操作后在存储元件的端子之间立即出现的电势差与在如上所述情况下的理想值0.2V偏移±5％。在这些假设下，由存储单元在写入操作后立即表现出的电阻被设置为在5.50K欧姆到6.25K欧姆的范围中的值。图13A是示出了在被设置在存储元件的电阻的所述范围中的值的电阻的变化的分布的图。
应当注意，由作为由存储元件表现出的电阻的变化的分布的、在图13A中所示的分布表示的变化对应于作为在现有技术中的写入操作步骤的结果的、由存储元件表现出的电阻的变化。按照在现有技术中的写入操作步骤，执行写入操作，而不在所述步骤期间调整MOS晶体管的电压。
如果对于存储单元执行重写操作——其中其存储元件按照图10A中所示的写入操作步骤的执行而表现出大于设置值Rth的电阻Rcell(Rcell＞Rth)，则通过向MOS晶体管的栅极施加0.90V的电压，存储元件在重写操作后立即表现出具有在范围5.35K欧姆到6.08K欧姆中的值的电阻。所述存储单元——其中其存储元件表现出仍然大于设置值Rth的电阻Rcell(Rcell＞Rth)——是具有由在图13A中的附图标号Z表示其存储元件的存储单元。在其中每个都表现出具有在范围5.35K欧姆到6.08K欧姆中的值的电阻的存储元件中，电阻的变化被示出在图13B中。
如果作为在写入操作后由存储元件(除了由在附图中的附图标号Z表示的存储元件)立即表现出的电阻的变化的分布的、在图13A中所示的变化分布被叠加在作为在重写操作后由存储单元立即表现出的电阻的变化的分布的、在图13B中所示的变化分布上，则获得图13C中所示的变化分布。图13C中所示的变化分布是作为在图10A中所示的写入操作步骤的执行结果的、由所述存储元件表现出的电阻的变化的分布。从图13C可以明显看出，在由存储元件表现出的电阻当中的变化分布的范围变窄。
通过控制在写入操作期间施加到存储单元的电压或流过存储单元的电流，在写入操作后由所述存储单元的存储元件立即表现出的电阻可以被设置在彼此不同的多个电平。已经提出了一种技术，其中，可以通过将对应于在写入操作后所表现出的小和大电阻的状态的多个电平与信息的不同值相关联而在存储单元中使用的存储元件中存储信息的三个或更多的不同值。关于这样的技术的更多信息，参见日本专利申请第2004-124543号。
为了实现如上所述的技术，在第一和第二实施例的情况下都搜索在可设置范围中的N个设置值Rth，其中，N大于等于2。通过具有N个设置值Rth，在写入操作后立即表现出的电阻的值可以彼此分开。即，可以在存储元件中存储信息的(N+1)个不同值。所述信息的(N+1)个不同值表示N个不同的写入状态和擦除状态。
另外，所述实施例使得可以控制存储元件的电阻，而不执行擦除操作步骤，以便可以在短时间中校正写入操作。
即，在现有技术的写入操作校正中，当写入操作以失败告终时，需要擦除操作。另一方面，按照所述实施例，在写入操作步骤中，在写入操作后立即执行每个读取操作，以便调整存储元件的电阻。因此，可以在短时间中校正写入操作。
本领域内的技术人员应当明白，可以根据设计要求和其他因素来进行各种修改、组合、子组合和替代，只要所述设计要求和其他因素在所附的权利要求或其等同内容的范围中。
本发明包含与在2005年7月8日在日本专利局提交的日本专利申请JP2005-199799号相关联的主题，其整体内容通过引用被包含在此。

Claims (5)

1.一种存储器件，包括：
存储元件，其具有下述特性：所述特性表现出，由于施加至少等于第一门限信号的电信号，电阻从大值改变到小值，而由于施加至少等于第二门限信号的电信号，电阻从小值改变到大值，所述第二门限信号具有与第一门限信号相反的极性；
与所述存储元件串联的电路元件；
写入控制部件，其被配置成执行第一写入操作以便试图将所述存储元件设置到比预先确定的设置值大的电阻，检测在第n写入操作后由所述存储元件表现出的电阻，其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且如果比较结果指示在所述第n写入操作后由所述存储元件表现出的所述电阻仍然大于所述设置值，则执行第(n+1)写入操作。
2.按照权利要求1的存储器件，其中，
所述电路元件是单极晶体管；以及
由所述写入控制部件在所述第(n+1)写入操作中施加到所述单极晶体管的栅极的电压高于由所述写入控制部件在所述第n写入操作中施加到所述单极晶体管的所述栅极的电压。
3.按照权利要求1的存储器件，其中
所述电路元件是单极晶体管；以及
作为在所述第(n+1)写入操作中在所述单极晶体管的漏极和源极之间出现的电压的、由所述写入控制部件施加的电压高于作为在所述第n写入操作中在所述单极晶体管的所述漏极和源极之间出现的电压的、由所述写入控制部件施加的电压。
4.按照权利要求1的存储器件，其中
所述存储元件包括第一电极、第二电极和由所述第一和第二电极夹着的存储层；
如果在所述第一和第二电极之间施加至少等于第一门限信号的电信号，则所述存储元件的电阻从大值改变到小值；以及
如果在所述第一和第二电极之间施加至少等于第二门限信号的电信号，则所述存储元件的所述电阻从小值改变到大值。
5.一种使用存储器件的半导体器件，包括：
存储元件，其具有下述特性：所述特性表现出，由于施加至少等于第一门限信号的电信号，电阻从大值改变到小值，而由于施加至少等于第二门限信号的电信号，电阻从小值改变到大值，所述第二门限信号具有与第一门限信号相反的极性；
与所述存储元件串联的电路元件；
写入控制部件，其被配置成执行第一写入操作以便试图将所述存储元件设置到比预先确定的设置值大的电阻，检测在第n写入操作后由所述存储元件表现出的电阻，其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且如果比较结果指示在第n写入操作后由所述存储元件表现出的所述电阻仍然大于所述设置值，则执行第(n+1)写入操作。
CNB2006101030866A 2005-07-08 2006-07-10 存储器件和半导体器件 Expired - Fee Related CN100511473C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005199799A JP2007018615A (ja) 2005-07-08 2005-07-08 記憶装置及び半導体装置
JP199799/05 2005-07-08

Publications (2)

Publication Number Publication Date
CN1892902A true CN1892902A (zh) 2007-01-10
CN100511473C CN100511473C (zh) 2009-07-08

Family

ID=37597644

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101030866A Expired - Fee Related CN100511473C (zh) 2005-07-08 2006-07-10 存储器件和半导体器件

Country Status (4)

Country Link
US (1) US20070008770A1 (zh)
JP (1) JP2007018615A (zh)
KR (1) KR20070006608A (zh)
CN (1) CN100511473C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449702A (zh) * 2009-05-29 2012-05-09 于利奇研究中心有限公司 存储元件、堆叠、存储矩阵和用于运行的方法
CN101889311B (zh) * 2007-12-12 2013-07-24 索尼公司 存储装置及信息再记录方法
CN113129965A (zh) * 2019-12-30 2021-07-16 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080311A (ja) * 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
US8085615B2 (en) * 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
US8102696B2 (en) * 2007-09-10 2012-01-24 Panasonic Corporation Nonvolatile memory device and method of writing data to nonvolatile memory device
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
JP5151439B2 (ja) * 2007-12-12 2013-02-27 ソニー株式会社 記憶装置および情報再記録方法
JP4356786B2 (ja) 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
KR20090123244A (ko) 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
US8331128B1 (en) 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
JP4806046B2 (ja) * 2009-03-16 2011-11-02 株式会社東芝 半導体記憶装置
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
JP5233815B2 (ja) * 2009-04-22 2013-07-10 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
JP5044617B2 (ja) 2009-08-31 2012-10-10 株式会社東芝 不揮発性半導体記憶装置
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP2011258288A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体記憶装置
JP5598363B2 (ja) * 2011-02-15 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
US8913444B1 (en) 2011-03-01 2014-12-16 Adesto Technologies Corporation Read operations and circuits for memory devices having programmable elements, including programmable resistance elements
US9111610B2 (en) 2012-04-20 2015-08-18 Panasonic Intellectual Property Management Co., Ltd. Method of driving nonvolatile memory element and nonvolatile memory device
JP6402072B2 (ja) * 2015-06-24 2018-10-10 ルネサスエレクトロニクス株式会社 半導体不揮発性記憶装置及びその動作プログラム
US10755779B2 (en) * 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US6123699A (en) * 1997-09-05 2000-09-26 Cordis Webster, Inc. Omni-directional steerable catheter
US6171277B1 (en) * 1997-12-01 2001-01-09 Cordis Webster, Inc. Bi-directional control handle for steerable catheter
US6198974B1 (en) * 1998-08-14 2001-03-06 Cordis Webster, Inc. Bi-directional steerable catheter
US6210407B1 (en) * 1998-12-03 2001-04-03 Cordis Webster, Inc. Bi-directional electrode catheter
US6183435B1 (en) * 1999-03-22 2001-02-06 Cordis Webster, Inc. Multi-directional steerable catheters and control handles
US6267746B1 (en) * 1999-03-22 2001-07-31 Biosense Webster, Inc. Multi-directional steerable catheters and control handles
US6702811B2 (en) * 1999-04-05 2004-03-09 Medtronic, Inc. Ablation catheter assembly with radially decreasing helix and method of use
JP2002093154A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 強誘電体メモリ
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
JP4187148B2 (ja) * 2002-12-03 2008-11-26 シャープ株式会社 半導体記憶装置のデータ書き込み制御方法
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2005026576A (ja) * 2003-07-04 2005-01-27 Sony Corp 記憶装置
JP2005183557A (ja) * 2003-12-18 2005-07-07 Canon Inc 半導体集積回路とその動作方法、該回路を備えたｉｃカード
DE102004018715B3 (de) * 2004-04-17 2005-11-17 Infineon Technologies Ag Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
US7186999B2 (en) * 2005-02-24 2007-03-06 Energy Conversion Devices, Inc. Error reduction circuit for chalcogenide devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889311B (zh) * 2007-12-12 2013-07-24 索尼公司 存储装置及信息再记录方法
CN102449702A (zh) * 2009-05-29 2012-05-09 于利奇研究中心有限公司 存储元件、堆叠、存储矩阵和用于运行的方法
CN102449702B (zh) * 2009-05-29 2015-05-20 于利奇研究中心有限公司 存储元件、堆叠、存储矩阵和用于运行的方法
CN113129965A (zh) * 2019-12-30 2021-07-16 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路
CN113129965B (zh) * 2019-12-30 2023-12-29 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路

Also Published As

Publication number Publication date
US20070008770A1 (en) 2007-01-11
KR20070006608A (ko) 2007-01-11
JP2007018615A (ja) 2007-01-25
CN100511473C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN1892902A (zh) 存储器件和半导体器件
CN1770319A (zh) 存储装置及半导体装置
CN1779848A (zh) 存储器件和半导体器件
CN1881466A (zh) 存储设备和半导体装置
CN1790540A (zh) 存储器和半导体设备
CN1779851A (zh) 存储器件和半导体器件
CN1983443B (zh) 存储装置和半导体装置
KR101317808B1 (ko) 메모리장치 및 반도체집적회로
CN1574076A (zh) 非易失性半导体存储装置及其控制方法
CN1901089A (zh) 存储器件
US8213214B2 (en) Storage device and information rerecording method
US20160267978A1 (en) Memory Devices and Memory Operational Methods
US8369128B2 (en) Storage device and information rerecording method
CN101053039A (zh) 具有可变电阻特性的存储装置的控制
JP4854729B2 (ja) 追記型メモリ
US9442663B2 (en) Independent set/reset programming scheme
JP2011165296A (ja) 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法
CN1819060A (zh) 具有非易失性存储单元装置的集成半导体存储器及方法
TWI753509B (zh) 具有選擇和控制電晶體之電阻式隨機存取記憶體和架構及其操作方法
JP2012164399A (ja) 記憶装置およびその動作方法
US20160247564A1 (en) Resistive switching memory with cell access by analog signal controlled transmission gate
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
US9373410B1 (en) MLC OTP operation in A-Si RRAM
CN1741194A (zh) 非易失性半导体存储装置及读出方法
CN1897158A (zh) 存储设备以及半导体设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20130710