CN1819060A - 具有非易失性存储单元装置的集成半导体存储器及方法 - Google Patents

Abstract

在其所存储的信息由具有包括固态电解质的各个层的层堆栈的无电抗电阻的大小表示的集成半导体存储器中，出现以下问题，即尽管写入电压和擦除电压的大阈值(G1、G2)随着存储单元的不同而不同意味着存储单元可以被单独编程的事实，但在传统上，所述存储单元不能被单独擦除，即选择性地相对其他存储单元擦除。对此的原因是从电势(Verasemin)变化到电势(Verasemax)擦除电压的阈值(G1)的大带宽。本发明提出了一种半导体存储器和一种用于操作该半导体存储器的方法，其中所有位线和字线的同时偏压以及电势的特定选择允许单个存储单元选择性地相对其他存储单元来擦除。

Description

具有非易失性存储单元装置的集成半导体存储器及方法

技术领域

本发明涉及一种具有非易失性存储单元装置的集成半导体存储器。本发明还涉及用于操作这种半导体存储器的方法。

背景技术

可以根据所存储的信息的存储时间将集成半导体存储器进行分类。易失性半导体存储器、诸如DRAM(动态随机存取存储器)具有只存储写入信息几秒钟的存储单元，并且因此必须持续地刷新该易失性半导体存储器。另一方面，在非易失性半导体存储器中，所存储的信息可以保留很长的时间，典型地保留几年，甚至在电源被关断之后仍可保留所存储的信息。

在其存储单元在位线和字线交叉的位置处具有层堆栈的半导体存储器中，可以得到一种特别节约空间的存储单元装置，该层堆栈不要求选择晶体管的种类。在这种被称为“交叉点阵列”的存储器类型中，每个存储单元需要的衬底区域从位线和字线的网格尺寸中获得。

这种设计可以被用于制作半导体存储器、例如其存储介质是固态电解质的半导体存储器。一种既包括包含固态电解质的层又包括金属层的层堆栈被连接到相反侧的互连。这种可以被称为位线和字线的互连例如可以被用于施加电压。当在位线和字线之间施加电压时，有电流流过被分别布置在位线和字线之间的层堆栈。该电流的大小取决于该层堆栈的无电抗电阻。

在由固态电解质构成的层的一侧上，该层堆栈具有金属层。根据电流方向以及所施加的电压的电平，来自金属层的金属离子或者扩散到由固态电解质构成该层中或者从固态电解质又扩散回该金属层中。当已经扩散到包含固态电解质的层中的金属离子已扩散直至远离金属层的固态电解质层的边界面时，该层堆栈的无电抗电阻在总体上被减少；例如，该非易失性存储单元被切换到对应于所编程的存储状态的低阻抗。相反，当施加了足够高的反极性电压时，该金属离子又扩散出该固态电解质，即返回到金属层。这恢复了存储单元的高阻抗状态。例如，该存储单元的这种高阻抗状态对应于未编程的存储状态。

上述设计的非易失性半导体存储器以PMC(可编程金属单元)否则以CBRAM(导体桥接随机存取存储器(Conductive Bridging Random AccessMemory))为名公知。这种类型的存储单元是电阻性切换的元件、即以电阻为基础来切换的元件。根据层堆栈分别处于高阻抗还是低阻抗，每个单独的单元中的层堆栈的无电抗电阻的大小代表表示数字“0”或“1”的存储信息项。在物理上，从在已经扩散进去的固态电解质内的金属离子的分布中获得所存储的信息项。这种分布及最终的存储状态(高阻抗或低阻抗)可以通过在连接存储单元的位线和字线之间施加测量电压来读取。

固态电解质存储单元对于从高阻抗状态到低阻抗状态的转换或从低阻抗状态到高阻抗状态的转换在其处出现的那些阈值电压没有精确的限制值(针对相同存储电路中的所有存储单元也一样)。举例说明，最初为低阻抗的存储单元以其变化到高阻抗的擦除电压的最小值在同一个存储电路内逐个单元变化。类似地，写入电压的最小值(负算术符号)也是逐个单元变化，在高于该写入电压的最小值时，最初为高阻抗的存储单元变化到低阻抗。取代离散的阈值电压，如今的固态电解质半导体存储器因而对于要施加的、被要求用于给存储单元进行重新编程的电压具有相当大带宽的阈值电压范围。该阈值电压的带宽与各自的阈值电压的平均值相比也不是不值得考虑的。超过所施加的电压的擦除电压的带宽(即最小擦除电压的存储单元专用值的分布)常常大于写入电压、即编程电压的带宽。特别地，最小可能擦除电压甚至低于写入电压的绝对值，如果以该最小可能擦除电压进行偏压，则至少一些存储单元以其变化到高阻抗，如果以这个写入电压进行偏压，则至少一个存储单元以其变化到低阻抗。

针对两次重新编程操作的阈值电压、即擦除电压和写入电压的绝对值因而并不相同。对于所施加的电压中的数学符号的反向，甚至该擦除电压电平和该写入电压电平的随机分布彼此也不是对称的。举例说明，如果具有特定绝对值的负电压确实已经引起编程、即写入到存储单元，特别是不管哪一个单独的存储单元以该负电压进行偏压，那么都不可避免的是，具有相同绝对值的(正)擦除电压在以该擦除电压进行偏压的存储单元中一定引起擦除操作。原因是，与该写入电压相比，擦除电压的更宽分布意味着该存储电路包含那些直到该擦除电压甚至更高才变化到高阻抗的存储单元。

由于半导体存储器中的该存储状态、即各个存储单元的无电抗电阻电平需要清晰地定义，所以出于写入或者擦除操作目的施加的电压需要在该写入电压和该擦除电压的带宽之外。

针对重新编程操作的电压被施加在位线和字线之间。然而，由于交叉点阵列形式的固态电解质半导体存储器具有连接到每个位线和每个字线的多个存储单元，但是不存在选择晶体管，专门经过位线或专门经过字线来施加各自的编程电压可分别重新编程所有被连接到各个线路的存储单元。针对这个原因，为了向存储单元写入信息项，必需的写入电压以一起提供必需的写入电压的两个电压分量的形式施加到位线和字线。举例说明，存储单元被连接到其的位线的电势被增加了特定的绝对值，并且同时将该存储单元被连接到其的字线的电势降低了特定的绝对值。

然而，由于交叉点阵列在其中没有选择晶体管，所以这些电压分量同时也被施加到那些与相同的位线但不同的字线连接的层堆栈上，或者施加到连接相同的字线但不同的位线的层堆栈上。如果这些电压分量位于擦除电压的带宽或者写入电压的带宽内，或者这些电压分量的绝对值甚至更大，则这些电压分量可导致更多存储单元的无意的重新编程。

至少对于编程操作、即写入操作，可以选择这些电压分量低于这些更低的带宽限制，以致位于所选位线和所选字线之间的交叉点上的存储单元被专门编程。这是可能的，因为，在固态电解质存储电路的情况下，该写入电压的带宽太小以致足够高以用于进行可靠编程的写入电压的一半大小的电压具有太小以致位于编程操作的阈值电压的带宽之外的绝对值。

对于相反的重新编程操作、即擦除，固态电解质半导体存储器中的擦除电压的甚至更大的带宽意味着不知道对单独的存储单元的选择性存取。换言之，通过相同的位线和字线的各个组或第一和第二线的各个组来激励的存储单元的整个行、列或者块必需同时被擦除。因此，在固态电解质半导体存储器中没有任何擦除单独的存储单元的已知方式。

发明内容

希望提供一种具有电阻性切换存储单元的集成半导体存储器，该集成半导体存储器的存储单元可以彼此独立地被擦除并且选择性地相对各个其他存储单元被擦除。特别地，要被提供的半导体存储器需要允许，在擦除期间，甚至在固态电解质存储单元的情况下，选择性地存取单独的存储单元，该固态电解质存储单元的擦除电压分布在比其写入电压还要宽的电压范围内。另一目标是提供一种方法，该方法可被用来在这种半导体存储器的单独的存储单元上执行选择性的擦除操作。

本发明通过具有非易失性存储单元装置的半导体存储器来实现这个目标，其中，该装置具有多个可以为了编程和擦除存储单元而电气(electrically)偏压的第一线和第二线，

—其中，每个存储单元被连接到第一线和第二线并且具有层堆栈，该层堆栈具有固态电解质并且被布置在存储单元连接到其的相应的第一线和相应的第二线之间，

—其中，存储单元中的层堆栈具有以下形式，以致这些层堆栈的无电抗电阻可以改变了被施加在相应的第一线和相应的第二线之间的电压电平，并且假设第一值为足够高的正电压而不同的、第二值为足够高的负电压，

—其中，该第一线和第二线可以被激励，以致，为了选择性地相对存储单元装置中的所有其他存储单元来选择性地擦除所选的存储单元，所有第一线上以及所有第二线上的电势被如此改变，以致，与所选存储单元相连接的第一线选择性地相对所有其他第一线以第一电势进行偏压，而与所选存储单元相连接的第二线选择性地相对所有其他第二线以第二电势进行偏压，且所有其他第一线以第三电势进行偏压以及所有其他第二线以第四电势进行偏压，

—其中，第一电势和第二电势之间的电势差大于擦除电压的极限值，超过该擦除电压的极限值时，该装置中的任何存储单元都被可靠地擦除，且

—其中，第三和第四电势是成比例的，以致在所选的存储单元的选择性擦除期间，施加到其他存储单元的电压如此低，以致可以阻止其他存储单元中的擦除操作和编程操作。

根据本发明，具有带有固态电解质的层堆栈作为存储元件的集成半导体存储器激励第一和第二线，以致固态电解质存储单元可以被单独擦除，即选择性地相对其他存储单元擦除。迄今，没有基于固态电解质的半导体存储器已经在其中除了写入操作、即编程操作之外擦除操作也可选择性地在单独的存储单元上执行。相反，本发明允许第一和第二线也以其进行偏压的电势的特定选择将擦除操作限制到单个存储单元，而其他存储单元不丢失存储内容。

为了阻止连接到相同的第一线或相同的第二线的其他存储单元作为要被擦除的存储单元被无意重新编程，本发明包括也被电气偏压的所有其他第一和第二线，但是以与所选的第一和第二线不同的偏压来进行偏压。

因此，本发明也基于以下想法：利用电气激励(electrical actuation)的附加自由度、即与要被擦除的所选存储单元当前没连接在一起并且因此实际上也就没有参与擦除操作的那些第一和第二线上的电势电平。以在否则当所有存储单元中的信息被保持时这些其他的第一和第二线所处于的电势方面适当的形式也对这些其他的第一和第二线进行电气偏压的基本思想允许阻止或者只连接到所选择的第一线或者只连接到所选择的第二线的那些存储单元的重新编程。这意味着，对于第一次可能选择性地相对存储单元的相同装置中的所有其他存储单元擦除单个固态电解质存储单元。

优选地，当存储单元中的层堆栈的无电抗电阻假定为第一值时，该层堆栈具有高阻抗，而当该层堆栈的无电抗电阻假定为第二值时，则该层堆栈具有低阻抗。

因此，通过施加其绝对值足够高且各个层堆栈具有正的算术符号的电压来产生高阻抗状态。根据这里所用的惯例，当第二线上的电势比各个存储单元连接到其的第一线上的电势低得多时，该层堆栈变化到低阻抗。

优选地，该半导体存储器估计该层堆栈的无电抗电阻的大小，以致，高阻抗存储单元被检测为所擦除的存储单元，而低阻抗存储单元被检测为所编程的存储单元。在存储单元阵列的擦除状态中，所有的存储单元因此处于高阻抗。例如，具有低阻抗的、被编程的存储单元对应于数字“1”。因此，本发明允许选择性地相对其他存储单元从单个存储单元中擦除数字“1”，即被转换为数字“0”。可替换地，数字“0”也可以与低阻抗存储状态对应，而数字“1”可以与高阻抗存储状态对应。在这种情况下，选择性的擦除将数字“0”转换为数字“1”。

至于要被施加到该第一和第二线的电势电平，一个优选实施例规定，由权利要求4中所说明的公式规定该第一、第二、第三和第四电势，在该公式中，V1表示该第一电势，V2表示该第二电势，V3表示该第三电势以及V4表示该第四电势。该第一电势被施加到所选择的、要被擦除的存储单元连接到其的第一线。该第二电势被连接到要被擦除的存储单元连接到其的第二线。该第三电势被施加到其他第一线，而该第四电势被施加到其他第二线。

在说明这些电势的电平的从属权利要求4中的公式中，VPL是任意的参考电势而Verasemax是擦除电压的极限值，超过该擦除电压的权限值时，任何存储单元被可靠地擦除。该极限值也被如下描述；在图3中，该极限值位于对于到高阻抗状态的转换的正电压U的范围内的阈值电压分布的右手外侧。在要被施加到该第一和第二线的电压电平的公式中，OD表示至少为1的实数，而EI表示最多为1的实数。参数OD的大小与用于擦除该存储单元的第一电势与电势Verasemax的电平相比超过的系数相对应。结果，该擦除操作使得该存储单元被更确定和更快速地擦除。

该参数EI描述了规定参数c和d的大小的上限的系数。参数c和d影响其他第一和第二线上的电势V3和V4的电平。该系数EI表示如果施加到其他存储单元的电压要利用该写入和擦除电压的分布之间的电压范围则施加到其他线的电势证明比实际可能的系数低的系数。该系数EI属于关于其他存储单元的无意重新编程的附加的确定性。

该参数Verasemax表示擦除电压的极限值，超过该擦除电压的极限值时，任何存储单元被可靠地擦除。这意味着，该极限值表示了以低阻抗初始编程的存储单元以其改变到高阻抗的阈值电压的带宽的上端。由于具有电阻性可切换的固态电解质元件的半导体存储器中的每个存储单元的阈值电压处于不同的电平，所以针对存储单元阵列中的多个存储单元只说明针对包括单独的存储单元的阈值电压的随机分布的相对大的带宽。Verasemax表示该擦除电压的分布的上端，每个存储单元(如果以该电压进行偏压)可以该擦除电压可靠地变化到高阻抗。该编程电压完全可能更高，但它要大于Verasemax。所使用的该擦除电压和Verasemax的商通过参数OD来描述。

Verasemin表示处于从低阻抗状态转换到高阻抗状态的阈值电压的分布的下限的电压。相应地，Vwritemin表示从高阻抗状态转换到低阻抗状态的(负)阈值电压的带宽的上限、即根据该写入电压的分布内的电压量度U的具有最小绝对值的最大电压值。

优选地，该参数a、b、c和d是任意实数。然而，这些参数也可以被选择为整数以及特别地(为了简化)为包括零的自然数。如果考虑任何希望的数值可以用分数有理数以足够好的近似来表示，则这不会导致对该内容的任何基本限制。

在一个实施例中，该参数具有为零的值。这意味着，虽然施加到该第一和第二线的电势V1、V2、V3和V4的值改变，但施加到该存储单元的、从这些电势的两个相应实例之间的差获得的电压保持不变。当所有存储单元的编程状态保持不变时，在关于否则被施加到该第一和第二线的参考电势VPL的特定存储单元的选择性擦除期间，参数a只移动所有第一和第二线的电势。

在进一步优选的、有利的实施例中，该参数c和d被选择为大小相等。在这种情况下，电势V1和V3之间的差精确地与电势V2和V4之间的差大小相同。这样的结果是，或者只连接到所选择的第一线或者连接到所选择的第二线的那些存储单元5c和5d(图5)都以相等大小的电压进行偏压。这意味着，针对所有这些存储单元获得防止无意重新编程的安全系数的相同电平，特别地不管各个存储单元是否被连接到与要被擦除的存储单元相同的第一线或者被连接到与要被擦除的存储单元相同的第二线。

优选地，该半导体存储器具有这样的形式，以致，当所有存储单元的存储状态保持不变时，所有第一线和所有第二线以参考电势进行偏压。

优选地，参数b、c和d被选择，以致负电压被施加到即不连接到以第一电势偏压的第一线也不连接到以第二电势偏压的第二线的那些存储单元(图5中的5b)。该实施例是有利的，因为擦除电压的阈值的带宽比编程电压的阈值的带宽更接近于0伏特的电压值。为了选择性地擦除存储单元(图5中的存储单元5a)，正被讨论的、该存储单元被连接到其的该第一线的电势(图5中的11a)被提高并且正被讨论的该第二线的电势(图5中的12a)被降低。为了阻止被连接到与所选择的存储单元(图5中的5a)相同的第一线或相同的第二线的其他存储单元(图5中的5c、5d)同样被擦除，其他第一线的电势可以被降低并且其他第二线的电势可以被升高。结果，其他存储单元(图5中的5b)被施加了负电压，对于将不被编程的这些存储单元5b，其绝对值需要足够小。施加到这些存储单元5b的(负)电压可以被选择得小于(并且其绝对值大于)-Verasemin，即，该电压被假定为在Vwritemin和Verasemin之间范围内的任何值，所述值特别能够在Vwritemin和-Verasemin之间。这考虑了阈值分布的不对称，这将在下面参照图3来解释。这意味着，更小、即负的但其绝对值大于-Verasemin的电压可以被施加到存储单元5b。这也考虑了，对于如今的固态电解质半导体存储器，Verasemin比Vwritemin的绝对值小的情况。安全方面的最终增益越大，既不连接到与要被擦除的存储单元相同的第一线也不连接到与要被擦除的存储单元相同的第二线的那些存储单元(图5中的5b)的数量在数值上就越占优势，这意味着，在该实施例中，在该存储单元阵列内完成了防止不正确编程的最大可能安全。

相应地，参数b、c和d被优先地如此选择，以致被施加到既不连接到以第一电势进行偏压的第一线也不连接到以第二电势进行偏压的第二线的那些存储单元(图5中的5b)的电压的绝对值大于正电压的极限值(Verasemin)而小于负电压的极限值(Vwritemin)的绝对值，低于该正电压的极限值(Verasemin)时，擦除操作被可靠地阻止，高于该负电压的极限值(Vwritemin)时，编程操作被可靠地阻止。这意味着，所有这些存储单元5b具有被施加到它们的、其绝对值位于该参数Verasemin和Vwritemin的绝对值之间的总负电压，但是，其中，Verasemin是正的，但Vwritemin是负的且具有比Verasemin大的绝对值。该实施例公开了被施加到由未选择的第一和第二线连接的存储单元5b的偏压的、位于距离擦除电压的阈值的分布特别大的间隔处的电压范围。

另外，参数b、c和d被如此选择，以致，当所选择的存储单元(图5中的5a)被擦除时，施加到其他存储单元(图5中的5b、5c和5d)的电压的大小小于正电压的极限值，但高于负电压的极限值，低于该正电压的极限值时，擦除操作被可靠地阻止，高于该负电压的极限值时，编程操作被可靠地阻止。然后，施加到其他存储单元(5b、5c和5d)的电压都位于参数Verasemin和Vwritemin之间。在这方面，在参数a和b已经被规定之后，特别地，针对参数c和d的、权利要求4所包括的不等式需要被观察。

至于存储单元的设计，存储单元中的层堆栈在固态电解质的一侧具有金属层，当足够高的写入电压被施加到该层堆栈时，金属离子从该金属层扩散到该固态电解质中。这将存储单元改变为低阻抗。另一方面，如果足够高的擦除电压被施加，那么金属离子就从该固态电解质中扩散回该金属层中，并且该存储单元变化到高阻抗。在最简单的情况下，该金属层是金属层或由金属合金构成的层。例如，金属合金可以包括银。

举例说明，该固态电解质和金属层的材料成分的性质是这样的，以致针对多个存储单元的擦除电压的阈值以及编程电压的阈值被随机地分布到电压范围上，低阻抗存储单元以该擦除电压的阈值变化到高阻抗，高阻抗存储单元以该编程电压的阈值变化到低阻抗，同时擦除电压的阈值分布在比编程电压的阈值更宽的电压范围上。这是固态电解质存储单元的情况。然而，本发明基本上也可以被用于操作其中编程电压的带宽大于擦除电压的带宽的半导体存储器。

举例说明，该固态电解质和金属层的材料成分的性质是这样的，以致正电压的极限值低于负电压的极限值的绝对值，低于该正电压的极限值时，擦除操作被可靠地阻止，高于该负电压的极限值时，编程操作被可靠地阻止。因此，虽然参数Vwritemin是负的，但其绝对值大于参数Verasemin的绝对值。

通过例子还规定，该层堆栈的无电抗电阻的电压相关性的性质是这样的，以致擦除电压的极限值大于编程电压的极限值的绝对值，高于该擦除电压的极限值时，任何存储单元被可靠地擦除，低于该编程电压的极限值时，任何存储单元被可靠地编程。特别地，适合于此的是其中该擦除电压的带宽延伸直至具有比该编程电压的带宽小的绝对值的电压值的固态电解质存储单元。

优选地，该层堆栈中的固态电解质包括类似玻璃的材料。层堆栈中的固态电解质可以包括硫族化物，特别地，该固态电解质例如可以包括包含银、锗和硒的化合物。特别地，银离子可以扩散到该材料中。因此，该金属层可以例如是纯银层。

最后，该第一线和该第二线彼此被布置在该层堆栈的相反侧。

附图说明

下面参考附图说明本发明，其中：

图1示出了具有非易失性存储单元装置的集成半导体存储器的示意性平面图，

图2示出了根据图1的半导体存储器中的存储单元的透视图，

图3示出了固态电解质半导体存储器中的写入和擦除电压的阈值的电压相关性，

图4示出具有第一和第二线的半导体存储器中的存储单元阵列和用于说明本发明所基于的问题而施加到其上的电势的示意性说明，以及

图5示出针对选择性地擦除单个存储单元的带有根据本发明的其线的激励的本发明的半导体存储器中的存储单元阵列的示意性说明。

具体实施方式

图1示出具有非易失性存储单元5的装置2的集成半导体存储器1的示意性平面图。该装置2也具有多个第一线11和第二线12，这些线可被电气偏压，以便对存储单元5进行编程和擦除。每个存储单元5正好被连接到一个第一线11并且正好被连接到一个第二线12；该装置2形成交叉点阵列，特别地该交叉点阵列的存储单元5是不需要选择晶体管的固态电解质存储单元。

图2示出根据图1的半导体存储器1中的存储单元5的透视图。在第一线11与第二线12交叉的位置处，将该第一线11连接到第二线12的层堆栈8被布置在该第一线11和第二线12之间。因此，通过以不同的电势V1、V2来偏压第一线11和第二线12，该第一线11、该层堆栈8和该第二线12可以被用来传导电流I。该层堆栈8具有包括固态电解质6以及与其相邻的金属层7的层。该金属层7包括比如银的金属，假如绝对值足够大的负电压被施加在该第一线11和该第二线12之间，则该金属可以离子形式扩散到该固态电解质6上的层中。这改变了层堆栈8的无电抗电阻；该存储单元5变化到低阻抗。

图3示出了根据图1的固态电解质半导体存储器中的写入和擦除电压的阈值的相关性。针对擦除电压或写入电压的特定电平的特定阈值以其出现在具有相对多的固态电解质存储单元的集成半导体存储器中的频率被绘为施加到任意存储单元的电压U的函数。因此，该函数值与阈值电压当前假定为相关值U的存储单元的数量相对应。

擦除电压的阈值G1具有在两个极限值Verasemin和Verasemax之间的相对大的带宽。Verasemax是擦除电压的极限值，超过该擦除电压的极限值时，任何存储单元被可靠地擦除。Verasemin是正电压的极限值，低于该正电压的极限值时，擦除操作被可靠地阻止。那些电压值的分布位于其间，其中，半导体存储器中的存储单元的存储状态从低阻抗存储状态变化到高阻抗存储状态。出于这个原因，正电压分别将最初为低阻抗的存储状态转换为高阻抗存储状态。对于每个存储单元，存储状态恰好发生变化的阈值电压位于Verasemin和Verasemax之间的分布范围内。由于可靠地擦除半导体存储器中的任意存储单元中的信息要求选择擦除电压，在该擦除电压处达到高阻抗状态，而不管单独激励的存储单元，所以在固态电解质半导体存储器中选择比Verasemax高的擦除电压。类似地，如果必需阻止这些其他存储单元被无意擦除，则施加到其他存储单元的电压不必比Verasemin高。

写入电压的阈值G2位于负电压范围中并且具有比擦除电压的阈值G1小的带宽。Vwritemax是编程电压的极限值，低于该编程电压的极限值时，任何存储单元被可靠地编程。这意味着，在其绝对值比Vwritemax的绝对值大的负电压的情况下，以该电压进行偏压的任何存储单元被可靠地切换到低阻抗并且因此可以将信息写入该存储单元。Vwritemin是负电压的极限值，超过该负电压的极限值时，编程操作被可靠地阻止。写入电压的阈值G2的带宽因此从Vwritemin扩展到Vwritemax，并且该带宽足够小，以便可能将信息写入根据图1的半导体存储器1中的单独的存储单元5，而同时不会将其他信息写入其他存储单元。如从图1中可以看出，由于各个多个存储单元5如被连接到每个第二线12那样被连接到每个第一线11，以其绝对值大于Verasemax或Vwritemax的电压来偏压第一或第二线会导致被连接到所讨论的线的所有存储单元被编程。仅仅通过分别施加到所选择的第一线和所选择的第二线，对单个存储单元的选择性编程存取因此可被实施，在位于所选择的第一线和所选择的第二线之间的交叉点的存储单元5上的电压分量一起产生重新编程所需要的电压。这阻止了或者被连接到与要被编程的存储单元相同的第一线或者被连接到与要被编程的存储单元相同的第二线的其他存储单元的无意重新编程。

仅仅因为写入电压的阈值G2的分布具有相对小的带宽，这个过程可以被实现。然而，用于选择性地擦除单独的存储单元的可比较的过程不是已知的，并且也是不可能的，因为该擦除电压的阈值G1在电压量度上具有更大的带宽。在固态电解质半导体存储器中，因此必需一起擦除存储单元的至少整个列、行或块。

例如，由于要被擦除的存储单元被连接到其的选择擦除的第一线上的电势被降低了该负写入电压的一半，并且要被擦除的存储单元被连接到其的选择擦除的第二线上的电势被增加了该写入电压的一半，在写期间的该存取可以被实现。然后，所选择的存储单元具有施加到其的、与该写入电压相对应并且其绝对值大于Vwritemax的负电压。连接到相同第一线的那些其他存储单元会有为用于选择编程的电压大小的一半的负电压。然而，由于用于编程的阈值G2的带宽相对较小，所以在那施加的一半大小的电压的绝对值足够小，以位于图3中极限值Vwritemin的右侧并且因此不能导致其他存储单元的无意编程。连接到与要被编程的存储单元相同的第二线的那些存储单元也被保护不会同时过写入。同样地，这些存储单元具有施加到其的、其电平为写入电压一半的电压，因为第二线上的电势正好已被降低了该绝对值。

图4示意性地示出具有第一和第二线的半导体存储器中的存储单元阵列并且还示出施加到这些线的电势以及由此获得的针对存储单元的电压，特别地，用于相同过程被应用于选择性擦除单个存储单元的情况。擦除电压的较大带宽意味着这一过程不会工作，但可以参考图4澄清本发明所基于的问题。

仅示意性地在图4中示出的半导体存储器1中的存储单元5的装置2包括第一线11和第二线12，为了选择性地相对其他存储单元5b、5c、5d来擦除位于这些线交叉的位置处的存储单元5a，所选择的第一线11a以及所选择的第二线12a被分别偏压。放大的细节示出存储单元5的一个可能定位的例子；该放大的细节揭示了，包括固态电解质6的各个层分别被连接到第一线11，而层堆栈8中的该金属层7被连接到各个第二线12。当第一线11上的电势比存储单元5连接到其的第二线12上的电势高时，电压U被表示为正的。图4示出了4×4存储单元矩阵。如上针对单个存储单元的选择性编程所述，如果用于擦除单个存储单元的擦除电压也被分成具有一半绝对值的相等大小的两个电压分量，则例如相对于参考电势VPL的ΔV/2的电压单元可以被施加到所选择的第一线11a。此外，ΔV/2的电压单元可以被施加到所选择的第二线12a，以致被布置在线11a、12a交叉的位置处的存储单元5a就有ΔV的擦除电压并且被擦除。ΔV/2电平的擦除电压被施加到连接到与所选择的存储单元5a相同的第一线11a但不同的第二线12b的那些存储单元5c，因为所选择的第一线11a上的电势正好对应于该绝对值。ΔV/2电平的电压同样被施加到仅被连接到与存储单元5a相同的第二线12a的那些存储单元5d。

图3揭示了成功擦除所需要的擦除电压需要至少与Verasemax一样大。如果擦除电压被选择为略高于Verasemax，它就满足。然而，与值ΔV/2相对应的、所使用的擦除电压的一半在该擦除电压的分布的带宽内，即在Verasemin和Verasemax之间的带宽内。根据针对连接到相同的第一线11a的存储单元或者针对连接到相同的第二线12a的存储单元的用于擦除的各个阈值G1位于哪，这些单元与存储单元5a同时被擦除或不被擦除。对选择性地相对所有其他存储单元、特别是相对存储单元5c和5d来专门可靠擦除所选择的存储单元5a因此是不可能的。这个原因是擦除电压的阈值G1的大带宽。图4因此说明了本发明所基于的问题，即甚至当擦除电压在与单独的存储单元连接的第一线和第二线上分开时，也不能选择性地相对所有其他存储单元来擦除这个存储单元，而无须可靠地阻止其他存储单元的无意擦除。为了完成这点，需要实现在本发明提出的半导体存储器中的额外的措施。

图5示意性地示出本发明的半导体存储器1中的存储单元阵列，该存储单元阵列具有由本发明的第一线11和第二线12进行存储器内部激励的存储单元5的装置2，该存储单元5的装置2可被单独地、即选择性地相对所有其他存储单元来擦除。为了擦除所选择的存储单元5a，要被擦除的所选择的存储单元5a连接到其的所选择的第一线11a和所选择的第二线12a被偏压。根据本发明，首先，所选择的线11a、12a上的电压变化具有与图4中所选择的电平不同的电平。其次，根据该发明，所有其他第一线11b与所有其他第二线12b也同时被偏压，特别地以适当选择的电势进行偏压。这些不同的偏压对所有第一和第二线11a、11b、12a、12b的组合作用导致存储单元5上的电压处于这样一个大小，以致单独选择的存储单元5a可以被选择性地擦除并且同时可靠地阻止所有其他存储单元的无意擦除。

图5中所表示的、针对为了只选择性地擦除单个存储单元5a的第一和第二线11、12需要以其进行偏压的电势V1、V2、V3和V4的电平的每个公式包括表示参考电压的参数VPL。例如，该参考电压VPL可以是当没有擦除操作发生且所有存储单元中的信息被保持时出现在第一和第二线上的电压。此外，电压V1、V2、V3和V4包括参数ΔV，该参数ΔV表示施加到要被擦除的所选择的存储单元5a的擦除电压。该擦除电压U1＝ΔV专门出现在要被擦除的存储单元5a上。该第一电压U1的电平也支配着被施加到根据本发明的第一和第二线11、12上的那些电势V1、V2、V3和V4，以便排除其他存储单元5c和5d的无意擦除。在图5中所示的实施例中，这些电势由以下公式获得：

V1＝VPL+a/b*ΔV

V2＝VPL+(a-b)/b*ΔV

V3＝VPL+(d+a-b)/b*ΔV

V4＝VPL+(a-c)/b*ΔV

在这些公式中，参数a、b、c和d表示实数，然而为了简化，这些参数可以被选择为整数，并且特别地可以是包括0的自然数。结果，在针对电势V1到V4的公式中，相关线上的电势中的各个差ΔV被提供有代表小数有理数的系数并且在分母中分别具有参数b。该参数a确定要被擦除的存储单元5a连接到其的第一线11a的电平。存储单元5a连接到其的第二线12a所具有的电势V2的电平如此精确地选择，以致存储单元5a正好包括具有擦除电压ΔV的电平的第一电压U1。被用于偏压其他第二线12b的第四电势V4的电平的公式包括另一参数c，该参数c的作用是使连接到所选择的第一线11a但连接到与要被擦除的存储单元5a不同的第二线12b的那些存储单元5c以c/bΔV的第二电压U2进行偏压。特别地，该系数c/b小于1但下面可以被确定得更精确。被用于进行偏压其他第一线11b的电势V3的公式包括另一参数d。这意味着，被连接到所选择的第二线12a但被连接到与要被擦除的存储单元5a不同的第一线11b的那些存储单元5d被以相对于参考电势VPL的电压U3＝d/bΔV进行偏压。该系数d/b也小于一并且下面可以被确定得更精确。在图5中，既不连接到所选择的第一线11a也不连接到所选择的第二线11b的那些存储单元5b以U4＝-(1-(c+d)/b)ΔV的第四电压进行偏压。

在图5所表示的、针对电势V1到V4和电压U1到U4的公式中，如同已经如上描述的那样，ΔV表示所选择的擦除电压。在存储单元5a的擦除期间，为了阻止存储单元5b、5c、5d的无意重新编程，特别是阻止存储单元5c和5d的无意擦除，以及阻止存储单元5b的无意编程，以下条件被建立：

条件1：ΔV≥V_erasemax

条件2：

$\frac{c}{b}\mathrm{\ΔV}\≤V_{\mathrm{erase}\min };\frac{d}{b}\mathrm{\ΔV}\≤V_{\mathrm{erase}\min }$

条件3：

$(1-\frac{c+d}{b})\mathrm{\&Delta;V}<\left|V_{\mathrm{write}\min }\right|$

此外，参数OD(过驱动(overdrive))被确定为大于或等于1，并且表示要被擦除的存储单元5a的擦除电压ΔV比极限值Verasemax大了多少。因此，以下适用：

ΔV＝OD*Verasemax。

此外，参数EI(擦除约束(Erase Inhibit))被确定为小于或等于1，并且表示或者被连接到所选择的第一线11a或者被连接到所选择的第二线12a的那些存储单元5c和5d上的所施加的电压的绝对值比Verasemin小了多少系数。

通过在条件2中插入参数OD和EI，下述公式被获得：

$\frac{c}{b}\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }=\frac{d}{b}\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }=\mathrm{EI}\&CenterDot;V_{\mathrm{erase}\min }$

并且，通过将参数OD和EI插入到条件3中，下述公式被得到：

OD·V_erasemax-2EI·V_erasemin＜|V_writemin|

这意味着，对于参数c和d，下述限制被规定：

$\frac{b}{2}(1-\frac{V_{\mathrm{write}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }})\&le;c\&le;b\frac{\mathrm{EI}\&CenterDot;V_{\mathrm{erase}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }}$

$\frac{b}{2}(1-\frac{V_{\mathrm{write}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }})\&le;d\&le;b\frac{\mathrm{EI}\&CenterDot;V_{\mathrm{erase}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }}$

当参数c和d的这些条件被观察到时，可以保证，当选择性地擦除存储单元5a时，其他存储单元5c和5d被保护防止进行无意擦除，并且，其他既不连接到所选择的第一线11a也不连接到所选择的第二线12a的存储单元5b被保护防止进行无意编程。特别地，被施加到其他存储单元的电压U4可位于其中的范围可以被如此选择，以致该范围不仅包括-Verasemin和Verasemin之间的电压范围而且另外还包括Vwritemin和-Verasemin之间的电压范围。这考虑了固态电解质存储单元的切换响应的不对称，并且施加到存储单元5c和5d的电压可以被选择得甚至更小，因为Vwritemin和-Verasemin之间的范围中的电压可以被施加到存储单元5b，而不会对这些存储单元进行无意编程。

为了擦除存储单元5a，例如，所选择的第一线11a上的第一电势V1被升高，并且所选择的第二线11b上的第二电势V2被降低。这样，只被连接到两条线11a、12a之一的那些存储单元5c和5d同样不会被擦除，其他线11b、12b也被偏压。这些其他线上的偏压V3、V4由其大小由上述不等式限制的参数c、d确定，这些不等式在这里是额外的限制。如上面已经描述的那样，该系数OD大于或等于1，而系数EI小于或等于1。特别地，参数c和d每个都小于b，其直接结果是只连接到所选择的线11a、12a之一但不连接到各个其他选择线12a、11a的存储单元5b以小于ΔV的电压U2或U3进行偏压。

针对参数c、d的电平的上述不等式同时保证，存储单元以其进行偏压的电压U2、U3小于或等于Verasemin。也确保，第四电压U4的绝对值小于Vwritemin的绝对值。

通过选择如上指示的第一和第二线上的电势V1、V2、V3和V4，该集成半导体存储器可以根据本发明如此运行，以致选择进行选择性擦除的任何存储单元5a可以选择性地相对所有其他存储单元5b、5c、5d被擦除。优选地，电势V1、V2、V3和V4被同时或在同一期间、即在相同时间间隔被施加到线11a、11b、12a、12b，以致总能保证，其他存储单元5b之一的无意擦除或过写入被排除。

使用本发明，特别地，当进行写入和当进行擦除时，固态电解质存储单元将能被使用，以致这些存储单元能在任何单独的存储单元上运行，如在具有随机选择存取的直接存取存储器的情况下那样。

参考标记列表

1 半导体存储器

2 装置

5 存储单元

5a 所选择的存储单元

5b、5c、5d 其他存储单元

6 固态电解质

7 金属层

8 层堆栈

11 第一线

11a 所选择的第一线

11b 其他第一线

12 第二线

12a 所选择的第二线

12b 其他第二线

a、b、c、d 参数

E1、E2 阈值

EI 参数

I 电流

ΔV 擦除电压

OD 参数

U 电压

U1 第一电压

U2 第二电压

U3 第三电压

U4 第四电压

Ω 无电抗电阻

V1 第一电势

V2 第二电势

V3 第三电势

V4 第四电势

Verasemax擦除电压的极限值，超过该擦除电压的极限值时，任何存储单元被可靠地擦除

Verasemin正电压的极限值，低于该正电压的极限值时，擦除操作被可靠地阻止

Vwritemax编程电压的极限值，低于该编程电压的极限值时，任何存储单元被可靠地编程

Vwritemin负电压的极限值，超过该负电压的极限值时，编程操作被可靠地阻止

VPL 参考电势。

Claims (25)

1.一种具有非易失性存储单元(5)的装置(2)的集成半导体存储器(1)，

—其中，装置(2)具有多个第一线(11)和第二线(12)，为了对存储单元(5)进行编程和擦除可以对该多个第一线(11)和第二线(12)进行电气偏压，

—其中，每个存储单元(5)被连接到第一线(11)和第二线(12)并且具有层堆栈(8)，该层堆栈(8)具有固态电解质(6)并且被布置在存储单元(5)被连接到其的相应的第一线(11)和相应的第二线(12)之间，

—其中，存储单元(5)中的层堆栈(8)具有如下形式，以致该层堆栈(8)的无电抗电阻(Ω)可以被改变了施加在相应的第一线(11)和相应的第二线(12)之间的电压(U)的电平，并假定第一值(R1)处于足够高的正电压而不同的、第二值(R2)处于足够高的负电压，

—其中，该第一线(11)和该第二线(12)可以被如此激励，以致，为了选择性地相对存储单元装置(2)中的所有其他存储单元(5b、5c、5d)来选择性地擦除所选择的存储单元(5a)，该第一线(11)上的和该第二线(12)上的电势被如此分别改变，以致所选择的存储单元(5a)被连接到其的第一线(11a)选择性地相对所有其他第一线(11b)以第一电势(V1)进行偏压，并且所选择的存储单元(5a)被连接到其的第二线(12a)选择性地相对所有其他第二线(12b)以第二电势(V2)进行偏压，以及所有其他第一线(11b)以第三电势(V3)进行偏压且所有其他第二线(12b)以第四电势(V4)进行偏压，

—其中，该第一电势(V1)和该第二电势(V2)之间的电势差大于擦除电压的极限值(Verasemax)，超过该擦除电压的极限值时，装置(2)中的任何存储单元(5)被可靠地擦除，以及

—其中，该第三(V3)和第四(V4)电势是成比例的，以致在所选择的存储单元(5a)的选择性擦除期间，施加到其他存储单元(5b)的电压是如此低，以致其他存储单元(5b、5c、5d)中的擦除操作和编程操作被阻止。

2.如权利要求1所述的集成半导体存储器，

其中

当存储单元(5)中的层堆栈(8)的无电抗电阻(Ω)假定为第一值(R1)时，该层堆栈(8)具有高阻抗，而当该层堆栈(8)的无电抗电阻(Ω)假定为第二值(R2)时，该层堆栈(8)具有低阻抗。

3.如权利要求1或2所述的集成半导体存储器，

其中

所述半导体存储器如此估计该层堆栈(8)的无电抗电阻(Ω)的大小，以致高阻抗存储单元被检测为所擦除的存储单元而低阻抗存储单元被检测为所编程的存储单元。

4.如权利要求1至3之一所述的集成半导体存储器，

其中

在下述条件的基础上，所述第一(V1)、第二(V2)、第三(V3)和第四(V4)电势被规定：

$V1=\mathrm{VPL}+\frac{a}{b}\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }$

$V2=\mathrm{VPL}+\frac{a-b}{b}\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }$

$V3=\mathrm{VPL}+\frac{d+a-b}{b}\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }$

$V4=\mathrm{VPL}+\frac{a-c}{b}\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }$

以及

$\frac{b}{2}(1-\frac{V_{\mathrm{write}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }})\&le;c\&le;b\frac{\mathrm{EI}\&CenterDot;V_{\mathrm{erase}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }}$

$\frac{b}{2}(1-\frac{V_{\mathrm{write}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }})\&le;d\&le;b\frac{\mathrm{EI}\&CenterDot;V_{\mathrm{erase}\min }}{\mathrm{OD}\&CenterDot;V_{\mathrm{erase}\max }}$

—其中，VBL是任意的参考电势，Verasemin是正电压的极限值，低于该正电压的极限值时，擦除操作被可靠地阻止，而Vwritemin是负电压的极限值，高于该负电压的极限值时，编程操作可以被可靠地阻止，

—其中，OD是至少等于1的实数，而EI是至多等于1的实数。

5.如权利要求4所述的集成半导体存储器，

其中

参数a、b、c和d是任意实数。

6.如权利要求4所述的集成半导体存储器，

其中

参数a、b、c和d均是整数。

7.如权利要求4所述的集成半导体存储器，

其中

参数a、b、c和d均是自然数。

8.如权利要求4至7之一所述的半导体存储器，

其中

参数a等于0。

9.如权利要求4至8之一所述的集成半导体存储器，

其中

参数c和d被选择为相等大小。

10.如权利要求4至9之一所述的集成半导体存储器，

其中

所述半导体存储器具有这样的形式，以致当所有存储单元(5)的存储状态保持不变时，所有第一线(11)和所有第二线(12)以所述参考电势(VPL)进行偏压。

11.如权利要求4至10之一所述的集成半导体存储器，

其中

参数b、c和d被如此选择，以致负电压(U4)被施加到既不被连接到以第一电势(V1)进行偏压的第一线(11a)也不被连接到以第二电势(V2)进行偏压的第二线(12a)的那些存储单元(5b)。

12.如权利要求1至11之一所述的集成半导体存储器，

其中

参数b、c和d被如此选择，以致被施加到既不被连接到以第一电势(V1)进行偏压的第一线(11a)也不被连接到以第二电势(V2)进行偏压的第二线(12a)的那些存储单元(5b)的电压(U4)的绝对值大于正电压的极限值(Verasemin)且小于负电压的极限值(Vwritemin)的绝对值，低于该正电压的极限值时，擦除操作被可靠地阻止，超过该负电压的极限值时，编程操作被可靠地阻止。

13.如权利要求4至12之一所述的集成半导体存储器，

其中

参数b、c和d被如此选择，以致，当所选择的存储单元(5a)被擦除时，施加到其他存储单元(5b、5c、5d)的电压(U2、U3、U4)的大小小于正电压的极限值(Verasemin)而大于负电压的极限值(Vwritemin)，低于该正电压的极限值时，擦除操作被可靠地阻止，超过该负电压的极限值时，编程操作被可靠地阻止。

14.如权利要求1至13之一所述的集成半导体存储器，

其中

存储单元(5)中的层堆栈(8)在该固态电解质(6)的一侧具有相应的金属层(7)，当足够高的写入电压被施加到该相应的层堆栈(8)时，金属离子(9)从该金属层(7)被扩散到该固态电解质(6)。

15.如权利要求14所述的集成半导体存储器，

其中

所述固态电解质(6)和所述金属层(7)的材料成分的性质是这样的，以致对于多个存储单元(5)的擦除电压的阈值(G1)和编程电压的阈值(G2)被随机分布在电压范围上，低阻抗存储单元以该擦除电压的阈值(G1)改变到高阻抗，高阻抗存储单元以该编程电压的阈值(G2)改变到低阻抗，擦除电压的阈值(G1)分布在比编程电压的阈值(G2)更宽的电压范围上。

16.如权利要求15所述的集成半导体存储器，

其中

所述固态电解质(6)和所述金属层(7)的材料成分的性质是这样的，以致正电压的极限值(Verasemin)小于负电压的极限值(Vwritemin)的绝对值，低于该正电压的极限值时，擦除操作被可靠地阻止，高于该负电压的极限值时，编程操作被可靠地阻止。

17.如权利要求14至16之一所述的集成半导体存储器，

其中

所述层堆栈(8)的无电抗电阻(Ω)的电压相关性的性质是这样的，以致擦除电压的极限值(Verasemax)大于编程电压的极限值(Vwritemax)的绝对值，高于该擦除电压的极限值时，任何存储单元被可靠地擦除，低于该编程电压的极限值时，任何存储单元被可靠地编程。

18.如权利要求1至17之一所述的集成半导体存储器，

其中

所述层堆栈(8)中的固态电解质(6)包括类似玻璃的材料。

19.如权利要求1至18之一所述的集成半导体存储器，

其中

所述层堆栈(8)中的固态电解质(6)包括硫族化物。

20.如权利要求1至19之一所述的半导体存储器，

其中

所述第一线(11)和所述第二线(12)被彼此布置在所述层堆栈(8)的相反侧。

21.一种用于操作如权利要求1到20之一所述的集成半导体存储器(1)的方法，其中，借助被执行的下列步骤选择性地相对装置(2)中的所有其他存储单元(5b、5c、5d)擦除存储单元(5)的装置(2)中的所选择的存储单元(5a)：

a)所选择的存储单元(5a)被连接到其的第一线(11a)以第一电势(V1)进行偏压，

b)所选择的存储单元(5a)被连接到其的第二线(12a)以第二电势(V2)进行偏压，

c)其他第一线(11b)以第三电势(V3)进行偏压，以及

d)其他第二线(12b)以第四电势(V4)进行偏压。

22.如权利要求21所述的方法，

其中

第一电势(V1)、第二电势(V2)、第三电势(V3)和第四电势(V4)的电平按照权利要求4到9或11到13之一进行规定。

23.如权利要求22所述的方法，

其中

第一电势(V1)、第二电势(V2)、第三电势(V3)和第四电势(V4)的电平分别与参考电压(VPL)的电平不同。

24.如权利要求23所述的方法，

其中

第一电势(V1)、第二电势(V2)、第三电势(V3)和第四电势(V4)的电平分别与参考电压(VPL)的电平不同，当没有存储单元被擦除或编程时，该参考电压(VPL)被用于偏压第一线(11)和第二线(12)。

25.如权利要求22到24之一所述的方法，

其中

第一电势(V1)、第二电势(V2)、第三电势(V3)和第四电势(V4)的电平通过选择参数a、b、c和d被如此规定，以致参数a不等于零，参数b和c分别与参数a不同，而参数d与参数b和a之间的差不同。

Images