CN113129965A - 验证执行于存储单元上的操作的方法和电子电路 - Google Patents

验证执行于存储单元上的操作的方法和电子电路 Download PDF

Info

Publication number
CN113129965A
CN113129965A CN201911388849.XA CN201911388849A CN113129965A CN 113129965 A CN113129965 A CN 113129965A CN 201911388849 A CN201911388849 A CN 201911388849A CN 113129965 A CN113129965 A CN 113129965A
Authority
CN
China
Prior art keywords
resistance
memory cell
random access
access memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911388849.XA
Other languages
English (en)
Other versions
CN113129965B (zh
Inventor
黄科颕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201911388849.XA priority Critical patent/CN113129965B/zh
Publication of CN113129965A publication Critical patent/CN113129965A/zh
Application granted granted Critical
Publication of CN113129965B publication Critical patent/CN113129965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • G11C2013/0066Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种用于验证执行于电阻式随机存取存储器(resistive random access memory,RRAM)的存储单元上的操作的方法和电子电路。在本发明的一方面,该方法将包括但不限于在写入操作期间,持续对电阻式随机存取存储器的存储单元上施加第一写入电压;在该写入操作期间,持续测量存储单元的电阻变化率;检测电阻变化率是否出现变化;当检测到电阻变化率出现变化时,检测第一电阻是否低于目标电阻值;以及当已检测到第一电阻低于目标电阻值时,判断存储单元是有效的。

Description

验证执行于存储单元上的操作的方法和电子电路
技术领域
本发明涉及一种验证方法,尤其涉及一种验证执行于电阻式随机存取存储器(resistive random access memory,RRAM)的存储单元上的操作的方法及电子电路。
背景技术
验证操作像是在电阻式随机存取存储器芯片的存储单元上的写入操作或程序化操作之类的的现有方法是通过施加电脉冲于存储单元来检测存储单元的电阻值,并随后将检测到的电阻值与预定目标值进行比较。如果在写入操作期间检测到的电阻值已达到目标值,那么写入操作被视为是成功的。但是,如果检测到的电阻值没有达到目标值,则写入操作被视为已经失败或尚未完成。如果写入操作尚未完成,则写入操作应允许继续。但是如果写入操作失败了,那么先前的写入操作将被删除以允许重写相同的存储单元。如果在写入操作完成后检测到的电阻没有达到目标值,那么到达目标值的失败可能是由于存储单元的缺陷、写入失败或其他因子。在那种情况下,先前的写入操作将被删除,并且相同的存储单元可以被再次重写。
图1A示出了应用现有的验证方法以验证电阻式随机存取存储器芯片的存储单元上的操作的假设情形。在第一验证点101,由于写入操作尚未完成,检测到的电阻值可能没有改变,因此写入操作将允许继续。在第二验证点102,检测到的电阻值已经达到并超过了目标值111,因此写入操作被认为是成功的。或者,如果电阻值达到并超过目标值111但是在第三验证点103时电阻值被检测到未能达到目标值111,则不判断写入操作是否尚未完成且应该允许继续或之前的写入操作应擦除以进行后续重写。
图1B示出了应用现有的测试方法以验证电阻式随机存取存储器芯片的存储单元上的操作的另一假设情形。在这种情况下,在第四验证点104时,检测到的电阻值105尚未到达目标值111,但由于站在时间点基准上,在时间点检测到电阻值,很难判断写入操作是否实际上已经失败,且在每个时间点,现有的测试方法将获得一个检测到的电阻值。
基于图1A和图1B的假设情景,可以看出如果验证方法仅将检测到的存储单元的电阻值与预定的目标值进行比较,难以知道是否发生重写。即使现有的验证方法可以解决一些问题,现有的验证方法仍然无法检测到一些从未达到目标值111的存储单元。因此,验证在电阻式随机存取存储器的存储单元上的操作需要更复杂的方法。
发明内容
本发明涉及验证执行于电阻式随机存取存储器(resistive random accessmemory,RRAM)的存储单元上的操作的方法和电子电路。
一方面,本发明涉及一种验证执行于电阻式随机存取存储器的存储单元上的操作的方法。该方法包括但不限于:在写入操作期间,持续对电阻式随机存取存储器的存储单元上施加第一写入电压;在写入操作期间,持续测量存储单元的电阻变化率;检测电阻变化率是否出现变化;当检测到电阻变化率出现变化时,检测第一电阻是否低于目标电阻值;以及当已检测到第一电阻低于目标电阻值时,判断存储单元是有效的。
一方面,本发明是有关于一种在电阻式随机存取存储器的存储单元上执行操作的电子电路,且电路将包括但不限于:控制器电路,其用以在一写入操作期间,持续对电阻式随机存取存储器的存储单元上施加第一写入电压;在该写入操作期间,持续测量存储单元的电阻变化率;检测电阻变化率是否出现变化;当检测到电阻变化率出现变化时,检测第一电阻是否低于目标电阻值;以及当已检测到第一电阻低于目标电阻值时,判断存储单元是有效的。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A示出了应用现有的验证方法以验证执行于电阻式随机存取存储器芯片的存储单元上的写入操作的假设情形;
图1B示出了应用现有的验证方法以验证执行于电阻式随机存取存储器芯片的存储单元上的写入操作的另一假设情形;
图2示出了根据本发明的示例性实施例的一应用验证方法来验证执行于电阻式随机存取存储器芯片的存储单元上的写入操作;
图3A示出了根据本发明的示例性实施例的一验证执行于电阻式随机存取存储器的存储单元上的操作的方法的流程图;
图3B示出了根据本发明的示例性实施例的一验证执行于电阻式随机存取存储器的存储单元上的操作的电子电路;
图4示出了根据本发明的第一示例性实施例验证执行于电阻式随机存取存储器的存储单元上的操作的方法的流程图;
图5示出了根据本发明的第二示例性实施例验证执行于电阻式随机存取存储器的存储单元上的操作的方法的流程图;
图6示出了根据本发明的第一示例性实施例通过使用验证执行于电阻式随机存取存储器的存储单元上的操作的方法来检测电阻值变化的假设情形;
图7示出了根据本发明的第一示例性实施例通过使用验证执行于电阻式随机存取存储器的存储单元上的操作的方法来检测电阻值变化的另一假设情形;
图8示出了根据本发明的第一示例性实施例用于验证执行于电阻式随机存取存储器的存储单元上的操作的测试装置;
图9示出了根据本发明的第二示例性实施例用于验证执行于电阻式随机存取存储器的存储单元上的操作的测试装置;
图10示出了根据本发明的第三示例性实施例用于验证执行于电阻式随机存取存储器的存储单元上的操作的测试装置。
附图标号说明
101:第一验证点
102:第二验证点
103:第三验证点
104:第四验证点
105:电阻值
111:目标值/目标电阻值
211:期间
212:负电阻阈值变化
S301、S302、S303、S304、S305、S401、S402、S403、S404、S501、S501a、S502、S503:步骤300:装置
301:电阻式随机存取存储单元
302:第一电流镜电路
303:第二电流镜电路
304:第三电流镜电路
305:控制器电路
601、702:验证时间点
Id、Io、I_CM、I_CM1、I_CM2、I_R、I_RRAM:电流
Q1、Q2、Q3、Q4、Q5、Q6:晶体管
801、901、902、1001:RC延迟电路
1002、1003:测量电路
具体实施方式
现在将详细描述本发明的本发明的示例性实施例,其示例在附图中示出。在附图和说明书中可能使用相同的参考编号来表示相同或相似的部分。
如前所述,对于验证执行于电阻式随机存取存储器(resistive random accessmemory,RRAM)的存储单元上的操作而言,在特定的验证时间点测量电阻值。在图2中所示的第三验证点103,测量的电阻值已经低于目标电阻值111以下,因此写入操作将被认为是成功的。然而,或者假设存储单元的电阻值先前已达到目标电阻值111但又回到了目标电阻值111之上,则在第二验证点102处测量的电阻值可能会错误地表示写入操作不成功。因此,本发明通过引入机构和电路来解决上述问题以更准确地检测是否电阻式随机存取存储器的存储单元的电阻达到目标电阻值111。
为了更准确地测试电阻式随机存取存储器,本发明提供了一种方法和装置,用以在每个存储单元的基础上验证执行于电阻式随机存取存储器的存储单元上的操作。本发明基于判断电阻式随机存取存储器的存储单元的电阻变化率(dR/dT)来验证写入过程期间执行于电阻式随机存取存储器的存储单元上的操作,并将其与原始测试方法相结合。在检测到变化率之后,写入操作可以被视为完全自动停止,以防止重写发生,从而减少写入时间。在检测到电阻值的特定变化模式之后,可以测量电阻值。在检测到特定改变模式之后进行测量时,如果存储单元的电阻值已达到目标电阻值,则可以判断存储单元是有效的。如果在检测到特定改变模式之后,存储单元的电阻值尚未达到目标电阻值,则可以反转写入电压以便执行写入操作的另一次迭代。
以图2进一步解释上述特定改变模式。当存储单元的电阻值减小的期间211,本发明的方法和装置将提供测量存储单元的电阻变化率的机制。如图2所示,随着电阻的下降,(-dR/dT)将反映存储单元的负电阻变化率相应增加。随着存储单元的电阻值逐渐减少,存储单元的(-dR/dT)会开始增加。当(-dR/dT)已经超过负电阻阈值变化212,判断是否存储单元的电阻低于目标电阻值111。如果存储单元的电阻低于目标电阻值111,则认为写入操作成功并完成。否则,如果存储单元的电阻高于目标电阻值111,则视为写入操作已失败,且将应用写入电压的反向以重复相同的写入操作。
图3A和图3B分别描述了用于验证执行于电阻式随机存取存储器的存储单元上的操作的方法和装置。参考图3A,在步骤S301中,在写入操作期间,持续对电阻式随机存取存储器的存储单元上施加第一写入电压。在步骤S302中,在写入操作期间,电阻式随机存取存储器将持续测量存储单元的电阻变化率。在步骤S303中,电阻式随机存取存储器将检测电阻变化率是否出现变化(例如负电阻阈值变化212)。在步骤S304中,当检测到电阻变化率出现变化时,电阻式随机存取存储器将检测第一电阻是否低于目标电阻值。在步骤S305中,当已检测到第一电阻低于目标电阻值时,判断存储单元是有效的。
根据示例性实施例中的一个,当未检测到第二电阻低于该目标电阻值时,判断该存储单元是失效的。当发生这种情况时,电阻式随机存取存储器可以施加与第一写入电压反向的第二写入电压(例如3V变为-3V)于存储单元,然后执行相同写入操作的另一个迭代。
根据一示例性实施例,当检测到电阻变化率的绝对值大于电阻变化率阈值时,判断电阻变化率出现变化。
根据一示例性实施例,当在第一时间点检测到存储单元电阻变化率出现变化时,停止写入操作以避免重写并减少写入时间。
根据一示例性实施例,依据电阻变化率及第一电阻来调整第一写入电压。
根据一示例性实施例,施加偏压在电阻式随机存取存储器的存储单元上可以包括施加第一偏压到电阻式随机存取存储器的存储单元,检测电阻式随机存取存储器的存储单元所汲取的写入电流是否改变,以及当未检测到存储单元的写入电流是改变时,增加第一偏压至第二偏压。
根据一示例性实施例,在第一时间点测量存储单元的第一电阻和存储单元的电阻变化率可以通过施加第一写入电压来检测写入电流和写入电流的变化速率来执行,并根据一段时间内存储单元上的写入电压与存储单元上的写入电流之间的比率,得到电阻和存储单元的电阻变化率。
根据一示例性实施例,其中通过第一电流镜电路来执行测量电阻变化率,该第一电流镜电路连接到具有第一延迟的第一电阻电容滤波器。测量变化率可以包括检测第一电流镜电路的第一输出电流。如果第一输出电流增加,则电阻变化率为正;反之如果第一输出电流减少,则电阻变化率为负。
根据一示例性实施例,通过第二电流镜电路执行检测变化率,第二电流镜电路连接到具有第二延迟的第二电阻电容滤波器,第二电阻电容滤波器具有比第一延迟更长延迟的较大电容值。
根据一示例性实施例,通过测量连接到电阻式随机的存储单元的第三电流镜电路的第二输出电流以执行检测存储单元的第一电阻和检测存储单元的第二电阻。
参见图3B,装置300将包括但不限于电阻式随机存取存储器存储单元301、第一电流镜电路302、第二电流镜电路303、第三电流镜电路304,以及作为控制器电路305的测量装置。电阻式随机存取存储器存储单元301是待测物。第一电流镜电路302和第二电流镜电路303是可选择的元件,用以测量电阻式随机存取存储器存储单元301的电阻变化率。第三电流镜电路304用以测量电阻式随机存取存储器存储单元301的电阻。测量装置可以包括一个或多个测试设备,其可以通过控制器电路305自动化和控制。控制器电路305可被编程或设计成实现图2中所示的步骤和示例性实施例。控制器电路305可以通过使用可编程单元实现,例如微型处理器、微型控制器、DSP芯片、FPGA等。控制器电路305的功能也可以用单独的电子装置或者集成电路实现。关于图2、图3A和图3B的操作原理的细节将在本发明的后面部分中详细叙述。
图4和图5描述了验证执行于电阻式随机存取存储器的存储单元上的操作方法的两个示例性实施例。参见图4,在步骤S401中,通过施加第一偏压在电阻式随机存取存储器的存储单元上来检测电阻式随机存取存储器的存储单元所汲取的写入电流是否改变。如果有改变,则执行步骤S402。如果从电阻式随机存取存储器中所汲取的写入电流没有改变,则写入偏压可以增加到第二偏压,以便判断写入电流是否已经改变。改变写入偏压的过程可以重复,直到写入电流已经改变,或者直到第二预定期间从步骤S401开始到期为止。如果写入电流已经改变或者预定的期间已经到期,则执行步骤S402以判断是否通过达到目标电阻值(例如111)存储单元被视为有效的。步骤S402与步骤S501相同,将在下一个实施例中进行说明。如果通过步骤S501判断电阻式随机存取存储器的电阻从未达到目标电阻值,则在步骤S404中,电阻式随机存取存储器将施加反向写入偏压以重启写入操作。如果通过步骤S501判断电阻式随机存取存储器的电阻从未达到目标电阻值,则在步骤S403中,判断存储单元是有效的。
参考图5,在步骤S501之前,假设已经执行了步骤S401,并且写入电流已经改变或者第二预定的期间已经到期。然后在步骤S501中,测量存储单元的第一电阻和存储单元的电阻变化率。可以在第一时间点同时测量存储单元的第一电阻和存储单元的电阻变化率。当已经检测到电阻变化率时,则测量电阻式随机存取存储器的第二电阻,反之则于步骤S501a中增加写入偏压。此外,当检测到电阻的变化率时,将停止写入操作以避免重写并节省写入时间。当已检测到第二电阻低于目标电阻值(例如目标电阻值111)时,则于步骤S502中,写入操作完成并且判断存储单元为有效。但是,如果第二电阻在第一预定期间内从未降至目标电阻值以下,那么于步骤S503中,电流写入操作将被反转,并且通过启动另一个写入操作来重复步骤S501以检测存储单元电阻。如果在一定次数的失败之后,存储单元可以被认为是无效的并停止写入操作。
图6和图7分别示出了存储单元通过检测以及未通过验证过程的操作的假设情况。参照图6,在预先检测到电阻变化率之后测量电阻值。在验证时间点601,如果已判断存储单元的电阻值低于目标电阻值以下,则存储单元已通过测试。写入操作将停止以避免随后的重写。参照图7,在先前已检测到电阻值变化率之后测量电阻值。在验证时间点702,如果已经判断失效的存储单元的电阻值在第一预定期间内降至目标电阻值以下,则存储单元未通过测试。然后,电流写入操作将是反向的,并且将执行写入操作的另一次迭代以及测量存储单元的电阻值和电阻值变化率。
图8至图10示出了电子装置的电路的示例性实施例,其执行验证在电阻式随机存取存储器的存储单元上的执行操作。参见图8,电子装置可包括镜像电流I_RRAM的多个电流镜电路,电流I_RRAM是来自电阻式随机存取存储器存储单元的电流。当施加写入偏压时,电流I_RRAM将汲取自电阻式随机存取存储器存储单元。晶体管Q1和晶体管Q2形成电流镜电路,使得电流I_CM与电流I_RRAM匹配。当晶体管Q4和晶体管Q5形成另一个电流镜电路时,电流Io将镜像电流I_CM。因此,通过测量电流Io可以知道电阻式随机存取存储器存储单元的电阻。而且,电阻式随机存取存储器记忆的电阻变化率可以由RC延迟电路801提供。由于晶体管Q1和晶体管Q3形成另一个电流镜电路,在晶体管Q1的栅极和晶体管Q3的栅极之间具有串联电容器串接,而电感器位于晶体管Q1的栅极和晶体管Q3的栅极之间分流,电阻率电阻式随机存取存储器的变化率可以基于电流Id的值(例如第一输出电流)来判断。如果电流Id增加,则电阻式随机存取存储器的电阻变化率为正;反之如果电流Id减小,则电阻式随机存取存储器的电阻变化率为负。值得注意的是,由于电流Io不包含延迟,在测量电阻式随机存取存储器存储的电阻变化率之前可以测量电阻式随机存取存储器存储的电阻。
参见图9,对于这个示例性实施例,晶体管Q1和晶体管Q3形成第一电流镜电路,晶体管Q1和晶体管Q6形成第二电流镜电路,晶体管Q1和晶体管Q2形成第三电流镜电路。第一电流镜电路包含连接在晶体管Q1的栅极和晶体管Q3的栅极之间的第一RC延迟电路901,第二电流镜电路包含连接在晶体管Q1的栅极和晶体管Q6的栅极之间的第二RC延迟电路902。第一电流镜电路和第二电流镜电路当中的一者可以是任意元件。假设第一RC延迟电路901的电容器具有比第二RC延迟电路902的电容器大的电容值,则第一RC延迟电路901将允许检测用于比第二RC延迟电路902更快的电阻变化率。换句话说,具有较大电容值的第二RC延迟电路902将允许检测电阻式随机存取存储器存储单元的快速变化电阻值,反之具有较小电容值的第一RC延迟电路901将允许检测变化缓慢或无反应的电阻值。第三电流镜将检测电阻式随机存取存储器存储单元的电阻值作为电流I_CM,其镜像来自电阻式随机存取存储器存储单元的电流。
参见图10,对于该示例性实施例,电子装置包括镜像电流I_RRAM的多个电流镜电路,其中电流I_RRAM是来自电阻式随机存取存储器记忆的电流。当施加写入偏压时,电流I_RRAM提取自电阻式随机存取存储器存储单元。电流I_CM1将匹配I_RRAM。电流I_CM1等于电流I_R,其可允许测量电路1003测量电阻式随机存取存储器存储单元的电阻值。电流I_CM2将匹配电流I_RRAM。电流I_CM2等于电流Io,其可以允许测量电路1002测量电阻式随机存取存储器存储单元的电阻值。电阻式随机存取存储器的电阻变化率可以基于电流Id的值来判断,电流Id镜像电流I_RRAM,其间有RC延迟电路1001连接。如果电流Id增加,则电阻式随机存取存储器的电阻变化率为正;反之如果电流Id减小,则电阻式随机存取存储器的电阻变化率为负。
鉴于前述描述,本发明适用于测试电阻式随机存取存储器存储单元,并且能够提供关于电阻式随机存取存储器记胞的电阻变化率的信息。除了电阻值之外,测试装置将能够更准确地判断电阻式随机存取存储器存储单元是否已通过测试。再者,可以避免不必要的重写的情况,并且可以节省写入时间。
除非明确描述,否则在本发明的公开实施例的详细描述中使用的元件、动作或指令应被解释为对本发明绝对关键或必要。而且,如这里所使用的,每个不定冠词“一”和“一个”可以包括一个以上的项目。如果打算仅使用一个项目,则使用“单一”或类似用语。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种验证执行于电阻式随机存取存储器的存储单元上的操作的方法,所述方法包括:
在写入操作期间,持续对所述电阻式随机存取存储器的所述存储单元上施加第一写入电压;
在所述写入操作期间,持续测量所述存储单元的电阻变化率;
检测所述电阻变化率是否出现变化;
当检测到所述电阻变化率出现变化时,检测第一电阻是否低于目标电阻值;以及
当已检测到所述第一电阻低于所述目标电阻值时,判断所述存储单元是有效的。
2.根据权利要求1的方法,还包括:
当未检测到所述第一电阻低于所述目标电阻值时,判断所述存储单元是失效的。
3.根据权利要求2的方法,还包括:
当判断所述存储单元是失效时,施加与所述第一写入电压反向的回复电压。
4.根据权利要求3的方法,还包括:
在施加所述回复电压后,测量所述存储单元的第二电阻变化率;
检测所述第二电阻变化率是否出现变化;
当检测到所述第二电阻变化率出现变化时,检测第二电阻是否低于所述目标电阻值;以及
当未检测到所述第二电阻低于所述目标电阻值时,判断所述存储单元是失效的。
5.根据权利要求1的方法,其中执行所述写入操作包括:
当施加第一写入电压至所述电阻式随机存取存储器的所述存储单元时,检测所述电阻式随机存取存储器的所述存储单元所汲取的写入电流是否改变;以及
当未检测到所述存储单元的所述写入电流改变时,增加所述第一写入电压。
6.根据权利要求1的方法,其中测量所述电阻变化率包括:
检测第一电流镜电路的第一输出电流;
若所述第一输出电流增加,则所述电阻变化率为正;以及
若所述第一输出电流减小,则所述电阻变化率为负。
7.一种验证执行于电阻式随机存取存储器的存储单元上的操作的电子装置,包括:
控制器电路,用以:
在一写入操作期间,持续对所述电阻式随机存取存储器的所述存储单元上施加第一写入电压;
在所述写入操作期间,持续测量所述存储单元的电阻变化率;
检测所述电阻变化率是否出现变化;
当检测到所述电阻变化率出现变化时,检测第一电阻是否低于目标电阻值;以及
当已检测到所述第一电阻低于所述目标电阻值时,判断所述存储单元是有效的。
8.根据权利要求7的电子装置,其中通过执行连接到第一电流镜电路的所述控制器电路以测量所述电阻变化率,所述第一电流镜电路连接具有第一延迟的第一电阻电容滤波器。
9.根据权利要求8的电子装置,其中通过执行连接到第二电流镜电路的所述控制器电路以测量所述第一电阻变化率,第二电阻电容滤波器具有比所述第一延迟更长延迟的较大电容值。
10.根据权利要求7的电子装置,其中通过测量第三电流镜电路的第二输出电流以执行测量所述控制器电路执行的所述存储单元的所述第一电阻及测量所述控制器电路执行的所述存储单元的第二电阻,其中所述第三电流镜电路连接所述电阻式随机存取存储器的所述存储单元。
CN201911388849.XA 2019-12-30 2019-12-30 验证执行于存储单元上的操作的方法和电子电路 Active CN113129965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911388849.XA CN113129965B (zh) 2019-12-30 2019-12-30 验证执行于存储单元上的操作的方法和电子电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911388849.XA CN113129965B (zh) 2019-12-30 2019-12-30 验证执行于存储单元上的操作的方法和电子电路

Publications (2)

Publication Number Publication Date
CN113129965A true CN113129965A (zh) 2021-07-16
CN113129965B CN113129965B (zh) 2023-12-29

Family

ID=76767378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911388849.XA Active CN113129965B (zh) 2019-12-30 2019-12-30 验证执行于存储单元上的操作的方法和电子电路

Country Status (1)

Country Link
CN (1) CN113129965B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892902A (zh) * 2005-07-08 2007-01-10 索尼株式会社 存储器件和半导体器件
US20140219014A1 (en) * 2013-02-05 2014-08-07 Samsung Electronics Co., Ltd. Nonvolatile Memory Device and Writing Method Thereof
JP2015230736A (ja) * 2014-06-04 2015-12-21 パナソニックIpマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
CN106205725A (zh) * 2015-02-17 2016-12-07 华邦电子股份有限公司 写入和验证电路及其用于写入并验证电阻性存储器的方法
US20180330788A1 (en) * 2016-01-22 2018-11-15 Tsinghua University Operation Method of Resistive Random Access Memory and Resistive Random Access Memory Device
US20190172534A1 (en) * 2017-12-04 2019-06-06 Winbond Electronics Corp. Resistive random access memory (rram) device, write verify method and reverse write verify method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892902A (zh) * 2005-07-08 2007-01-10 索尼株式会社 存储器件和半导体器件
US20140219014A1 (en) * 2013-02-05 2014-08-07 Samsung Electronics Co., Ltd. Nonvolatile Memory Device and Writing Method Thereof
JP2015230736A (ja) * 2014-06-04 2015-12-21 パナソニックIpマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
CN106205725A (zh) * 2015-02-17 2016-12-07 华邦电子股份有限公司 写入和验证电路及其用于写入并验证电阻性存储器的方法
US20180330788A1 (en) * 2016-01-22 2018-11-15 Tsinghua University Operation Method of Resistive Random Access Memory and Resistive Random Access Memory Device
US20190172534A1 (en) * 2017-12-04 2019-06-06 Winbond Electronics Corp. Resistive random access memory (rram) device, write verify method and reverse write verify method thereof

Also Published As

Publication number Publication date
CN113129965B (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US10910051B1 (en) Method and electronic circuit for verifying operation performed by cell of RRAM
TWI604459B (zh) 記憶體系統以及其錯誤校正方法
EP3121817A1 (en) Resistive memory apparatus and writing method thereof
JPH04268646A (ja) マイクロコンピュータとウォッチドッグ回路を備えた装置
KR101624475B1 (ko) 저항 가변 메모리 감지
KR20140020155A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN105719691A (zh) 阻变存储器的操作方法及阻变存储器装置
US9523737B2 (en) Insertion of faults into computer systems
US10446243B2 (en) Storage device and associated control method to determine target memory blocks for probe operation
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
CN113129965A (zh) 验证执行于存储单元上的操作的方法和电子电路
KR100640637B1 (ko) 회로에 설계된 모스 트랜지스터의 시간 의존형 유전체 브렉다운 특성 불량 검출 방법
TWI708254B (zh) 驗證執行於電阻式隨機存取記憶體的記憶胞上的操作的方法和電子電路
TWI636263B (zh) 檢測裝置
JP6961117B1 (ja) モデリング方法
WO2022142294A1 (zh) 热载流子效应退化性能的评估方法
JP6402072B2 (ja) 半導体不揮発性記憶装置及びその動作プログラム
CN110209547B (zh) 一种sram型fpga单粒子翻转加固定时刷新频率确定方法及系统
CN109611231B (zh) 一种发动机主从ecu的校验方法及装置
CN115066728A (zh) 具有自动化多步参考微调的存储器内建自测试
KR100443792B1 (ko) 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법
TWI595334B (zh) 計時裝置及計時方法
TWI579848B (zh) 記憶體寫入裝置以及方法
KR102306919B1 (ko) 반도체 집적회로를 리버스 엔지니어링으로부터 보호하는 방법 및 반도체 디바이스
CN115862698B (zh) 训练触发方法、onfi phy、芯片和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant