CN115088036A - 具有用于存储器感测的自动参考微调反馈的存储器内建自测试 - Google Patents
具有用于存储器感测的自动参考微调反馈的存储器内建自测试 Download PDFInfo
- Publication number
- CN115088036A CN115088036A CN202080096119.7A CN202080096119A CN115088036A CN 115088036 A CN115088036 A CN 115088036A CN 202080096119 A CN202080096119 A CN 202080096119A CN 115088036 A CN115088036 A CN 115088036A
- Authority
- CN
- China
- Prior art keywords
- value
- trim
- test
- storage device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 143
- 230000015654 memory Effects 0.000 title claims abstract description 108
- 238000009966 trimming Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 42
- 238000009825 accumulation Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000005381 magnetic domain Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请公开了存储器内建自测试系统，以在存储器读取操作期间使用参考微调来提示存储装置感测出所存储的数据的值。该存储器内建自测试系统可以自动地设置用于存储装置的参考微调。该存储器内建自测试系统包括存储器内建自测试控制器，以提示存储装置使用用于参考微调的不同测试值执行存储器读取操作。该存储器内建自测试系统还包括微调反馈电路，以使用用于参考微调的测试值来确定存储装置何时不能正确地感测出所存储的数据的值，以及至少部分地基于存储装置不能正确地感测出所存储的数据的失败事件来设置用于存储装置的所述参考微调。
Description
相关申请的交叉引用
本专利申请要求于2019年12月9日提交的第62/945,335号美国临时专利申请的优先权，该美国临时专利申请通过引用并入本文。
技术领域
本申请总体上涉及电子设计自动化，更具体地，本申请涉及具有用于存储器感测的自动参考微调反馈的内建自测试。
背景技术
磁阻式随机存取存储器(Magnetoresistive Random Access Memory，MRAM)由于其小尺寸、快速操作速度和良好的耐久度而成为有吸引力的非易失性存储器解决方案。MRAM装置可以将数据存储在磁畴中，例如，作为其自由层中的磁体的自旋极性。MRAM装置可以通过设置其自由层中的磁体的自旋极性(例如，提供穿过磁性隧道结(Magnetic TunnelJunction，MTJ)的自旋极化电流，这对自由层中的局部磁化施加转矩，通常被称为自旋力矩转移(Spin Torque Transfer，STT))而在磁畴中写入数据。
为了读取存储的数据，MRAM装置可以确定其自由层中的磁体相对于对应自由层下方的钉扎参考层的自旋极性。当自旋极性平行于钉扎参考层时，可以认为MRAM装置的参考位线(bit-line，BL)上的电阻率是低的，并因此对应于数据“0”值。当自旋极性垂直于或不平行于钉扎参考层时，可以认为MRAM装置的参考位线上的电阻率是高的，并因此对应于数据“1”值。MRAM装置可以包括感测电路，以检测MRAM装置的参考位线上的电阻率，并将检测到的电阻率与参考电阻进行比较，以确定是将检测到的电阻率视为对应于数据“0”值的低的还是视为对应于数据“1”值的高。
许多MRAM装置具有在与数据“1”值相关联的高电阻状态和与数据“0”值相关联的低电阻状态之间的相对小的电阻率间隔，这将为可靠的数据读取操作带来挑战。为了克服这种电阻率间隔的缺失，一些MRAM装置已包括微调电路(trim circuitry)，以调整MRAM装置所使用的参考电阻，从而区分其存储单元的高电阻状态和低电阻状态。这种微调电路可以(例如从测试工程师)接收与参考微调相对应的外部输入，其可以调整MRAM装置与从其存储器其单元读取的电阻值进行比较的参考电阻，以便确定存储单元存储的是数据“1”值还是数据“0”值。测试工程师通常通过在不同环境条件(例如温度变化)上的广泛测试来确定MRAM装置中的用于参考微调的值，以在执行工程分析从而识别参考微调之前来识别用于MRAM装置的位特性的完全分布。已经证明这种MRAM装置测试在较大的MRAM实施方式中是昂贵的或不实际的。
发明内容
本申请公开了存储器内建自测试系统，以在存储器读取操作期间使用参考微调来提示存储装置感测出所存储的数据的值。该存储器内建自测试系统可以自动地设置用于存储装置的参考微调。该存储器内建自测试系统包括存储器内建自测试控制器，以提示存储装置使用用于参考微调的不同测试值执行存储器读取操作。该存储器内建自测试系统还包括微调反馈电路，以使用用于参考微调的测试值来确定存储装置何时不能正确地感测出所存储的数据的值，以及至少部分地基于存储装置不能正确地感测出所存储的数据的失败事件来设置用于存储装置的所述参考微调。下面将更详细地描述实施例。
附图说明
图1例示了根据各个实施例的包括具有自动微调反馈的存储器内建自测试系统的示例性存储系统。
图2例示了根据各个实施例的磁阻式存储装置的示例性读取特性的曲线图。
图3例示了根据各个实施例的实施自动微调反馈过程的示例性微调反馈电路。
图4A例示了根据各个实施例的在不同感测参考值处的示例性存储装置失败的曲线图。
图4B和图4C例示了根据各个实施例的使用不同失败阈值的示例性微调参考选择结果的曲线图。
图5例示了示出根据各个实施例的自动微调反馈过程中微调参考值的二进制搜索的示例性实施方式的流程图。
图6例示了示出根据各个实施例的自动微调反馈过程的示例性实施方式的流程图。
具体实施方式
具有自动微调反馈的存储器内建自测试系统
图1例示了根据各个实施例的包括具有自动微调反馈的存储器内建自测试的示例性存储系统100。参考图1，存储系统100包括存储装置130，以在数据写入操作期间存储数据101，并且在数据读取操作期间输出所存储的数据107。在一些实施例中，存储装置130可以包括磁阻式随机存取存储器(MRAM)，用以将数据101存储在磁畴中，例如，作为自由层中的磁体的自旋极性。所述磁阻式随机存取存储器可以是自旋力矩转移(STT)MRAM装置，其可以通过提供穿过磁性隧道结(MTJ)的自旋极化电流来写入数据101，其中所述自旋极化电流对自由层中的局部磁化部分施加转矩。在其它实施例中，存储装置130可以包括其它类型的随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等，或包括其它类型的非易失性存储器，例如闪存、电阻式随机存取存储器(ReRAM)等。
存储系统100可以包括存储器内建自测试控制器110，以控制存储装置130的存储器存取操作。存储器内建自测试控制器110可以生成控制信号102和地址信号104，当该控制信号102和地址信号104被提供给存储装置130时，该控制信号102和地址信号104可以提示存储装置130在由地址信号104指示的地址处执行存储器存取操作，例如数据写入操作或数据读取操作。当控制信号102对应于数据写入操作时，存储装置130可以响应于控制信号102将来自存储器内建自测试控制器110的数据101存储在由地址信号104指示的地址处。当控制信号102对应于数据读取操作时，存储装置130可以响应于控制信号102定位并输出由地址信号104指示的地址处所存储的数据107。存储装置130可以通过感测出与存储装置130的位线相关联的电学值(例如电压、电流、电阻等)并且将感测出到的电学值与参考值进行比较以确定所存储的数据107是对应于与数据“1”相关联的高数据值还是对应于与数据“0”相关联的低数据值，来读取所存储的数据107。在一些实施例中，在高数据值与低数据值之间可能存在一个或多个中间数据值。
因为在一些实例中，由存储装置130利用来感测出所存储的数据107的数据值的参考值可能与存储装置130中的一个或多个存储单元的电特性不对准，所以存储装置130可利用(例如提供给存储装置130的微调信号105中的)参考微调来调整参考值。存储装置130可利用经调整的参考值来确定所存储的数据107是对应于高数据值还是对应于低数据值。下面参考图2来描述使用参考微调值的磁阻式存储装置的读取特性的示例。
图2例示了根据各个实施例的磁阻式存储装置的示例性读取特性的曲线图200。参考图2，曲线图200具有与磁阻式存储装置的读取操作期间的位线电阻202对应的x轴，并且具有与每个位线电阻202出现的概率201或可能性对应的y轴。在该示例中，读取特性可以包括两组，一组用于与读取存储数据“0”值或读取零203相关联的位线电阻，另一组用于与读取存储数据“1”值或读取一204相关联的位线电阻。
该磁阻式存储装置还可以包括参考电阻205值，该参考电阻205值可用于确定感测出的位线电阻值对应于存储在磁阻式存储装置中的存储数据“0”值还是对应于存储数据“1”值。在本示例中，参考电阻205落入对应于与读取所存储的数据“1”值或读取一204相关联的位线电阻的范围内，这意味着磁阻式存储装置将感测出所存储的数据“1”值的电阻，并且使用参考电阻205将其与所存储的数据“0”值错误地关联。在一些实例中，磁阻式存储装置可使用参考微调206来调整参考电阻205，以生成经调整的参考电阻207，该经调整的参考电阻207可位于磁阻式存储装置的读取零203特性与读取一204特性之间。
返回参考图1，存储系统100可以包括内建自测试接口120，以生成具有用于参考微调的值的微调信号105。在一些实施例中，用于参考微调的值可对应于电阻值、电压值、电流值等，以分别调整参考电阻、参考电压、参考电流。内建自测试接口120可以向存储装置130提供微调信号105，存储装置130可以利用微调信号105中的参考微调的值来调整用于读取所存储的数据107的参考值。
内建自测试接口120可以自动地设置用于参考微调的值，其中存储装置130可以利用该参考微调的值来读取所存储的数据107。在一些实施例中，内建自测试接口120可以使用自动微调反馈过程来设置参考微调的值，例如通过以下方式进行：接收存储在存储装置130中的已知测试数据值(该已知测试数据值是利用不同的参考微调值读取的)并然后基于读取已知测试数据值的结果来设置用于参考微调的值。
存储器内建自测试控制器110可以包括微调设置单元112，以启动自动微调反馈过程，该自动微调反馈过程允许内建自测试接口120设置用于存储装置130的参考微调的值。微调设置单元112可以例如通过生成控制信号102和地址信号104以提示存储装置130执行利用数据101的数据写入操作来将测试数据(例如数据101)写入存储装置130。在一些实施例中，微调设置单元112可以将相同的数据值(例如数据“1”或数据“0”)写入存储装置130中的存储单元。
微调设置单元112可以生成微调设置信号103，以提示内建自测试接口120选择用于参考微调的值并且将选择的值在微调信号105中提供给存储装置130。微调设置单元112可以使用微调信号105中的用于参考微调的值来提示存储装置130执行数据读取操作并输出测试数据，例如所存储的数据107。
内建自测试接口120可以包括失败检测电路122，以确定存储设备130何时不能输出具有与数据101相同值的所存储的数据107。在一些实施例中，失败检测电路122可以将从存储装置130读取的存储数据107与测试数据的类型(例如数据“1”值或数据“0”值)进行比较，并且基于该比较检测存储装置130不能输出具有正确值的存储数据107的失败事件。
内建自测试接口120可以包括微调反馈电路300，以利用由失败检测电路122检测到的失败，从而在随后从存储装置130读取测试数据期间选择用于参考微调的不同值。微调反馈电路300可生成微调信号105，该微调信号105具有选定的用于参考微调的值，以用于后续从存储装置130读取测试数据。微调设置单元112和内建自测试接口120可以将选择参考微调值和从存储器读取测试数据的过程迭代，直到微调反馈电路300识别用于测试数据类型的参考微调设置为止。在一些实施例中，微调设置单元112可以选择新类型的数据101以存储到存储器，并启动自动反馈过程以识别用于新类型的数据的参考微调设置。微调反馈电路300可以使用针对测试数据类型识别的参考微调设置(例如，聚集参考微调设置)来设置用于参考微调的值。下面将参考图3来更详细地描述微调反馈电路300的实施例。
图3例示了用于实施根据各个实施例的自动微调反馈过程的示例性微调反馈电路300。参考图3，微调反馈电路300可以包括累加器310，以例如从图1所示的失败检测电路122接收位失败301。位失败301中的每一者可以对应于使用特定参考微调值从存储装置误读取的数据位。例如，当将具有“0”值的数据从存储装置读取为具有“1”值时，可以将该数据的位失败301提供给累加器310。累加器310可以使用特定参考微调将与数据读取相关联的位失败301相加，其产生失败位计数311。下面参考图4A来描述用于各种参考微调值的磁阻式存储装置的失败特性的示例。
图4A例示了根据各个实施例的在不同感测出参考值处的示例性存储装置失败的曲线图。参考图4A，曲线图400具有x轴和y轴，所述x轴与磁阻式存储装置在读取操作期间使用的参考电阻402相对应，并且所述y轴与使用各种参考电阻402的读取操作的累加失败401相对应。参考电阻402可以在最小微调值406与最大微调值407之间变化，它们分别对应于参考微调的最低值和参考微调的最高值。
在本示例中，磁阻式存储装置可以具有存储单元阵列，其中的一个或多个存储单元可能失败而不管参考微调的值如何。例如，当磁阻式存储装置中的一个或多个失败对应于读取零失败时，累加失败401可能在最大微调值407处未达到零。在一些实施例中，最大微调值407处的累加失败401可以对应于存在的基线读取零失败计数，而不管参考微调值如何。由于最大微调值407处的读取零失败可以对应于最小水平的读取零失败而不管参考微调值如何，因此在基于读取零失败设置参考微调值时，可以不考虑最大微调值407处的累加失败401。
当磁阻式存储装置中的一个或多个失败对应于读取一失败时，累加失败401可能在最小微调值406处未达到零。在一些实施例中，在最小微调值406处的累加失败401可以对应于存在的基线读取一失败计数，而不管参考微调值如何。由于最小微调值406处的读取一失败可以对应于最小水平的读取一失败而不管参考微调值如何，因此在基于读取一失败设置参考微调值时，可以不考虑最小微调值406处的累加失败401。
在该示例中，图400示出了读取零失败404和读取一失败403。读取零失败404可以对应于存储装置使用各种参考电阻不能正确地读取数据值“0”的多个累加失败。读取零失败404示出了当参考微调更接近最小微调值406时的高失败数目，以及当参考微调更接近最大微调值407时的低失败数目。读取一失败403可以对应于存储装置使用各种参考电阻不能正确地读取数据值“1”的多个累加失败。读取一失败403示出了当参考微调接近最小微调值406时的较低失败数目，以及当参考微调接近最大微调值407时的较高的失败数目。
返回参考图3，微调反馈电路300可以包括比较器320，以确定由失败位计数311描述的用于参考微调值的失败数目是否超过失败阈值302。比较器320可以基于失败位计数311与失败阈值302的比较来生成微调失败结果321。在一些实施例中，微调失败结果321可识别失败位计数311是否超过失败阈值302。
在一些实施例中，微调反馈电路300可以使用作为失败阈值302的失败尾部(failure tail)来实施自动微调值搜索。下面参考图4B来描述使用失败尾部的自动微调值搜索的示例。在一些实施例中，微调反馈电路300可以使用作为失败阈值302的失败断崖(failure cliff)来实施自动微调值搜索。下面参考图4C来描述使用失败断崖的自动微调值搜索的示例。
图4B和图4C例示了根据各个实施例的使用不同失败阈值的示例性微调参考选择结果的曲线图。参考图4B，曲线图410具有x轴和y轴，所述x轴与磁阻式存储装置在读取操作期间使用的参考电阻412相对应，并且所述y轴与使用各种参考电阻412的读取操作的累加失败411相对应。参考电阻412可对应于与各种参考微调值组合的初始参考电阻。
在该示例中，曲线图410示出了读取零失败414和读取一失败413。读取零失败414可对应于存储装置使用各种参考电阻不能正确地读取数据值“0”的多个累加失败。读取零失败414示出了当更接近较小的参考微调值时的高失败数目，以及当更接近较大的参考微调值时的低失败数目。读取一失败413可对应于存储装置使用各种参考电阻不能正确地读取数据值“1”的多个累加失败。读取一失败413示出了当更接近较小的参考微调值时的低失败数目，以及当更接近较大的参考微调值时的高失败数目。
使用图4B所示的失败尾部实施自动微调值搜索的微调反馈电路可以将失败阈值416设置为与用于读取零失败414和读取一失败413的低级别失败相对应的失败尾部。在一些实施例中，读取零失败414可以是图4A中所示的不同参考电阻402处的累加读取零失败404与图4A中所示的最大微调值407处的累加读取零失败404之间的差。读取一失败413可以是在图4A中所示的不同参考电阻402处的累加读取一失败403与图4A中所示的最小微调值406处的累加读取一失败403之间的差。在一些实施例中，微调反馈电路可以在使用最大参考微调从存储装置读取数据值“0”时确定失败位计数，例如，提供少量的位失败，并且将用于数据值“0”的失败阈值416设置为失败位计数。微调反馈电路还可以在使用最小参考微调从存储装置读取数据值“1”时确定失败位计数，例如，提供少量的位失败，并且将数据值“1”的失败阈值416设置为失败位计数。微调反馈电路可以使用失败阈值416执行针对最终微调值415的自动搜索。
参考图4C，曲线图420具有x轴和y轴，所述x轴与磁阻式存储装置在读取操作期间使用的参考电阻422相对应，并且所述y轴与使用各种参考电阻422的读取操作的累加失败421相对应。参考电阻422可对应于与各种参考微调值组合的初始参考电阻。
在该示例中，曲线图420示出了读取零失败424和读取一失败413。读取零失败424可对应于存储装置使用各种参考电阻不能正确地读取数据值“0”的多个累加失败。读取零失败424示出了当更接近较小的参考微调值时的高失败数目，以及当更接近较大的参考微调值时的低失败数目。读取一失败423可对应于存储装置使用各种参考电阻不能正确地读取数据值“1”的多个累加失败。读取一失败423示出了当更接近较小的参考微调值时的低失败数目，以及当更接近较大的参考微调值时的高失败数目。
微调反馈电路可以使用图4C所示的失败断崖来实施自动微调值搜索。微调反馈电路可以执行自动搜索以识别边界微调值，例如，其中读取一失败计数和读取零失败计数超过失败阈值426。失败阈值426可以对应于例如能够使用基于冗余行的修复和/或基于冗余列的修复而被修复的失败级别，或者例如使用具有错误校正控制过程(error correctioncontrol，ECC)的读取数据校正而被校正的失败级别。在一些实施例中，例如，响应于用户输入，可以通过微调反馈电路来设置失败阈值426。微调反馈电路可以利用边界微调值来选择用于磁阻式存储装置的最终微调值425。最终微调值425可以不同于图4B所示的最终微调值415。图4B中的最终微调值415可对应于读取零失败414和读取一失败413的共同低点，而最终微调值425可具有来自失败阈值426与读取零失败424和读取一失败423的交点的较大裕度427。
返回参考图3，微调反馈电路300可以包括微调掩码(mask)330，以接收来自比较器320的微调失败结果321并且基于微调失败结果321来生成微调位值331。在一些实施例中，微调位值331可对应于用于读取值为“0”的数据或值为“1”的数据的最终参考微调值的位。例如，当执行针对参考微调值的二进制搜索时，微调掩码330可以在微调失败结果321对应于失败时，针对参考微调中的特定位的位置将微调位值331设置为零，或者在微调失败结果321对应于通过时，针对参考微调中的特定位的位置将微调位值331设置为1。下面将参考图5来更详细地描述二进制搜索的实施例。
图5例示了示出根据各个实施例的自动微调反馈过程中微调参考值的二进制搜索500的示例性实施方式的流程图。参考图5，二进制搜索500可以从将参考微调值设置为“10000”的自动微调反馈过程的第一位搜索510开始。自动微调反馈过程的第一位搜索510可以使用“10000”来确定多个读取失败相对于失败阈值是对应于通过还是对应于失败，并且将这些失败进行比较。
在该示例中，当第一位搜索510对应于失败时，第二位搜索520将下一参考微调值的最高有效位设置为“0”，将第二最高有效位设置为“1”，并且将剩余位设置为“0”。当第一位搜索510对应于通过时，第二位搜索520将下一参考微调值的最高有效位设置为“1”，将第二最高有效位设置为“1”，并且将剩余位设置为“0”。自动微调反馈过程的第二位搜索520可以确定多个读取失败相对于失败阈值是对应于通过还是对应于失败。
对于自动微调反馈过程的第三位搜索530，参考微调可以具有与第二位搜索520相同的用于最高有效位的值。自动微调反馈过程可以在第二位搜索520期间基于通过或失败来设置第二最高有效位，将第三最高有效位设置为“1”，并且将剩余的两个位设置为“0”。自动微调反馈过程的第三位搜索530可以确定多个读取失败相对于失败阈值是对应于通过还是对应于失败。可以对第四位搜索540和最后位搜索550执行类似的操作，第四位搜索540和最后位搜索550可以最终选择用于参考微调的值，作为选定的微调值。自动微调反馈过程可以迭代地执行多次位搜索，以便识别用于在读取操作期间由存储装置使用的参考微调值。
返回参考图3，微调反馈电路300可以包括选择电路340，以基于在自动参考微调设置过程期间从存储装置读取的数据类型303将微调位值331存储到读取零边界寄存器350或读取一边界寄存器360。例如，当自动微调反馈过程将值为“0”的数据存储到存储装置时，数据类型303可对应于零数据值，其可提示选择电路340将微调位值331从微调掩码330存储到读取零边界寄存器350。当自动微调反馈过程将值为“1”的数据存储到存储装置时，数据类型303可对应于一数据值，其可提示选择电路340将来自微调掩码330的微调位值331存储到读取一边界寄存器360。
自动微调反馈过程可以使用新的参考微调值进行迭代，所述新的参考微调值被提供给存储装置并且微调反馈电路300设置读取零边界寄存器350的或读取一边界寄存器360的附加值，直到在自动微调反馈过程中确定了用于读取值为“0”的数据和值为“1”的数据的参考微调值，并且将其分别存储在读取零边界寄存器350和读取一边界寄存器360中。
微调反馈电路300可以包括微调聚合器370，其可以将来自读取零边界寄存器350和读取一边界寄存器360的参考微调值合并为聚合参考微调值。在一些实施例中，微调聚合器370可以对来自读取零边界寄存器350和读取一边界寄存器360的参考微调值进行取平均、加权取平均、组合、在其之间进行选择、聚合等。
微调反馈电路300可以包括选择电路380，以接收来自微调聚合器370的聚合参考微调值和来自微调掩码330的微调位值331。选择电路380可以响应于最终微调信号304在聚合参考微调值或微调位值331之间进行选择，并且输出选定的值作为参考微调值305。微调反馈电路300可以包括微调寄存器390，以存储来自选择电路380的参考微调值305，并且将参考微调值305提供给存储装置，以在读取操作期间使用。
图6例示了示出根据各个实施例的自动微调反馈过程的示例性实施方式的流程图。参考图6，在框601中，存储器内建自测试系统可以向存储装置提供具有公共数据类型的测试数据，并且可以提示存储装置存储测试数据。所述存储器内建自测试系统可以通过生成控制信号以提示存储装置利用测试数据执行数据写入操作从而向存储装置写入测试数据。在一些实施例中，所述存储器内建自测试系统可以将相同的数据值(例如所有数据值“1”或所有数据值“0”)写入存储装置中的存储单元。
在框602中，存储器内建自测试系统可以向存储装置提供参考测试微调以在存储器读取操作期间使用。所述存储器内建自测试系统可以处于测试启动模式或测试边界模式。在测试启动模式中，所述存储器内建自测试系统可以基于在框601处存储在存储装置中的公共数据类型将测试参考微调值设置为最高设置或最低设置。例如，当公共数据类型对应于数据级别“0”时，存储器内建自测试系统可以将测试参考微调值设置为最高设置。相反，当公共数据类型对应于数据级别“1”时，存储器内建自测试系统可以将测试参考微调值设置为最低设置。
在测试边界模式中，所述存储器内建自测试系统可以基于例如上面参考图5描述的二进制搜索过程来选择用于测试参考微调的值。在一些实施例中，所述存储器内建自测试系统可以使用不同的技术或搜索方法来选择测试参考微调值。
在框603中，存储器内建自测试系统可以提示存储装置使用测试参考微调从存储器读取所存储的测试数据。所述存储器内建自测试系统可生成控制信号以提示存储装置执行数据读取操作。响应于该控制信号，存储装置可以感测出所存储的测试数据并且将所感测出的数据与参考值进行比较，以确定所存储的测试数据的值。在一些实施例中，所述参考值可以对应于存储装置的初始参考值，该初始参考值已基于测试参考微调进行了调整。
在框604中，存储器内建自测试系统可以识别存储装置使用测试参考微调不能正确地读取所存储的数据的失败事件。存储器内建自测试系统可以将从存储装置读取的数据与所存储的数据的公共数据类型进行比较，以确定存储装置是否使用测试参考微调正确地读取所存储的数据。
在测试启动模式中，存储器内建自测试系统可以将存储装置使用测试参考微调不能正确地读取所存储的数据的失败事件累加，并且将它们存储为框601中设置的公共数据类型的硬失败计数。执行可返回到框602，其中存储器内建自测试系统可切换到测试边界模式并且选择将向存储装置提供的测试参考微调。
在测试边界模式中，存储器内建自测试系统可以将存储装置使用测试参考微调不能正确地读取所述存储的数据的失败事件累加，然后将累加失败与基线失败计数(例如，在最大参考微调设置下的读取零失败计数，或者在最小参考微调设置下的读取一失败计数)进行比较。通过将累加失败与基线失败计数进行比较，存储器内建自测试系统可以避免硬失败对设置参考微调值的影响。在一些实施例中，存储器内建自测试系统还可以累加失败，然后将累加失败与失败筛选阈值进行比较，以确定失败结果。在一些示例中，可以利用所述失败结果来设置公共数据类型的参考微调的至少一部分。通过将累加失败与失败筛选阈值进行比较，存储器内建自测试系统可以避免低统计弱位存储器效应的影响，并且可以确定具有较宽读取裕度的参考微调的设置。在一些实施例中，在测试边界模式中，存储器内建自测试系统可以利用比较结果来设置在公共数据类型的边界参考微调值的一个位。
在框605中，存储器内建自测试系统可以确定是否利用至少一个附加测试参考微调来执行自动化微调反馈过程。在一些实施例中，所述搜索过程可以包括特定数量的迭代搜索，其中每个搜索使用部分基于先前搜索的失败结果的新的测试参考微调。当在框604中存储器内建自测试系统部分地设置了用于公共数据类型的边界参考微调值时，在框605中，存储器内建自测试系统可以确定当边界参考微调值尚未完全设置时是否执行另一搜索。当要用至少一个附加测试参考微调来执行另一搜索时，执行可以返回到框602；否则，执行可以进行到框606。
在框606中，存储器内建自测试系统可以确定是否利用附加测试数据类型来执行自动化微调反馈过程自动微调反馈过程。在一些实施例中，所述存储器内建自测试系统可以利用多个不同数据类型(例如值“0”和值“1”)并且可能利用一个或多个其它数据类型来执行自动微调反馈过程。当要用至少一个附加数据类型来执行另一搜索时，执行可以返回到框601；否则，执行可以进行到框607。当执行返回到框601时，所述存储器内建自测试系统可以从测试边界模式切换到测试启动模式，以将新的测试数据类型存储到存储装置。
在框607中，存储器内建自测试系统可以使用测试参考微调基于所识别的失败来设置用于存储装置的参考微调。存储器内建自测试系统可以通过利用在框604中识别的失败结果，以例如使用每个数据类型的失败边界参考微调的值，然后将每个数据类型的失败边界参考微调聚合为或取平均为最终参考微调值，来设置参考微调。在一些实施例中，所述存储器内建自测试系统可以向存储装置提供最终参考微调值，以用于后续存储器读取操作。
上述系统和装置可以使用专用的处理器系统、微控制器、可编程逻辑装置、微处理器或其任意组合来执行本文所述的一些或全部操作。上面描述的一些操作可以在软件中实施，而其它操作可以在硬件中实施。本文描述的任何操作、任何过程和/或任何方法可以由与本文描述的并参考所例示附图的装置、设备和/或系统基本类似的装置、设备和/或系统来执行。
处理设备可以执行存储在存储器中的指令或“代码”。存储器也可以存储数据。处理设备可以包括但不限于模拟处理器、数字处理器、微处理器、多核处理器、处理器阵列、网络处理器等。处理设备可以是集成式控制系统或系统管理器的一部分，或者可以被提供为便携式电子设备，该便携式电子设备被配置成经由无线传输本地或远程地与联网系统对接。
处理器存储器可以与处理设备集成在一起，例如设置在集成电路微处理器等内的RAM或FLASH存储器。在其它示例中，存储器可以包括独立设备，例如外部磁盘驱动器、存储阵列、便携式FLASH密钥卡(key fob)等。存储器和处理设备可以例如通过I/O端口、网络连接等可操作地耦合在一起，或者彼此通信，并且处理设备可以读取存储在存储器中的文件。根据权限设置，相关联的存储器可以通过设计而是“只读的”(ROM)或者也可以不是。存储器的其它示例可以包括但不限于WORM、EPROM、EEPROM、FLASH等，其可以在固态半导体器件中实施。其它存储器可以包括移动部件，例如已知的旋转式盘驱动器。所有这些存储器可以是“机器可读的”，并且可以由处理设备读取。
操作指令或命令可以以所存储的计算机软件(也称为“计算机程序”或“代码”)的有形形式来实施或体现。程序或代码可以存储在数字化存储器中，并且可以由处理设备读取。“计算机可读存储介质”(或者“机器可读存储介质”)可以包括所有前述类型的存储器以及未来的新技术，只要存储器可能能够至少暂时地以计算机程序或其它数据的性质存储数字信息，并且只要存储的信息可以由适当的处理设备来“读取”。术语“计算机可读”可以不限于“计算机”暗示完整的大型机、小型计算机、台式计算机甚至膝上型计算机的历史使用。相反，“计算机可读”可以包括可由处理器、处理设备或任何计算系统可读的存储介质。这种介质可以是可由计算机或处理器本地和/或远程访问的任何可用介质，并且可以包括易失性和非易失性介质，以及可移除和不可移除介质，或其任意组合。
存储在计算机可读存储介质中的程序可以包括计算机程序产品。例如，存储介质可以用作存储或传输计算机程序的便利装置。为了方便起见，可以将操作描述为各种互连的或耦合的功能框或示意图。然而，可能存在这样的情况，这些功能框或示意图可以被等效地聚集到具有不明确边界的单个逻辑设备、程序或操作中。
结论
虽然本申请描述了实施本发明的实施例的具体示例，但是本领域技术人员将理解，还存在落入所附权利要求中所阐述的本发明的精神和范围内的上述系统和技术的许多变化和置换。例如，虽然上面已采用了特定术语来指代电子设计自动化过程，但是应当理解，也可以使用电子设计自动化过程的任何期望组合来实施本发明的各个示例。
本领域技术人员还将认识到，可以以许多其它方式将本文所教导的概念定制成特定应用。特别地，本领域技术人员将认识到，所例示的示例只是在阅读本公开之后变得明了的许多可替代实施方式中的一种。
尽管本申请文件中可以在若干位置指代“一个”、“另一个”或“一些”示例，但这不一定意味着每个这种引用是指相同的一个或多个示例，或者特征仅适用于单一示例。
Claims (20)
1.一种系统，包括：
存储装置，其被配置成，在存储器读取操作期间使用参考微调来感测出所存储的数据的值；和
存储器内建自测试系统，其被配置成，提示所述存储装置使用用于所述参考微调的多个测试值执行多个存储器读取操作；确定所述存储装置何时不能使用用于所述参考微调的所述测试值正确地感测出所述所存储的数据的值；以及至少部分地基于所述存储装置不能正确地感测出所述所存储的数据的失败事件来设置用于所述存储装置的所述参考微调。
2.根据权利要求1所述的系统，其中，所述存储器内建自测试系统被配置成，至少部分地基于所述存储装置不能正确地感测出所述所存储的数据的失败事件，使用二进制搜索来迭代地选择用于所述参考微调的所述测试值。
3.根据权利要求1所述的系统，其中，所述存储器内建自测试系统被配置成，通过将所感测出的所述所存储的数据的值与期望值进行比较以识别所述失败事件，来确定所述存储装置何时不能使用用于所述参考微调的所述测试值正确地感测出所述所存储的数据的值。
4.根据权利要求3所述的系统，其中，所述存储器内建自测试系统被配置成，将所述存储装置不能正确地感测出所述所存储的数据的所述失败事件累加；将累加失败与阈值失败量进行比较；以及至少部分地基于所述累加失败与所述阈值失败量的比较来设置所述参考微调的位。
5.根据权利要求4所述的系统，其中，所述阈值失败量对应于当使用用于所述参考微调的边界测试值时的存储装置失败的累加。
6.根据权利要求1所述的系统，其中，所述测试值对应于电阻值、电流值或电压值中的至少一者。
7.根据权利要求1所述的系统，其中，所述存储装置是磁阻式随机存取存储器(MRAM)装置。
8.一种方法，包括：
通过存储装置在存储器读取操作期间使用用于参考微调的多个测试值来感测出所存储的数据的值；
通过存储器内建自测试系统确定所述存储装置何时不能使用用于所述参考微调的所述测试值正确地感测出所述所存储的数据的值；以及
通过所述存储器内建自测试系统至少部分地基于所述存储装置不能正确地感测出所述所存储的数据的失败事件来设置用于所述存储装置的所述参考微调。
9.根据权利要求8所述的方法，进一步包括：通过所述存储器内建自测试系统至少部分地基于所述存储装置不能正确地感测出所述所存储的数据的失败事件使用二进制搜索来迭代地选择用于所述参考微调的所述测试值。
10.根据权利要求8所述的方法，其中，确定所述存储装置何时不能使用用于所述参考微调的所述测试值正确地感测出所述所存储的数据的值还包括：将所感测出的所述所存储的数据的值与期望值进行比较来识别所述失败事件。
11.根据权利要求10所述的方法，还包括：
通过所述存储器内建自测试系统将所述存储装置不能正确地感测出所述所存储的数据的所述失败事件累加；
通过所述存储器内建自测试系统将累加失败与阈值失败量进行比较；以及
通过所述存储器内建自测试系统至少部分地基于所述累加失败与所述阈值失败量的比较来设置所述参考微调的位。
12.根据权利要求11所述的方法，其中，所述阈值失败量对应于当使用用于所述参考微调的边界测试值时的存储装置失败的累加。
13.根据权利要求8所述的方法，其中，所述测试值对应于电阻值、电流值或电压值中的至少一者。
14.根据权利要求8所述的方法，其中，所述存储装置是磁阻式随机存取存储器(MRAM)装置。
15.一种设备，包括：
存储器内建自测试控制器，其被配置成，提示存储装置使用用于参考微调的多个测试值执行存储器读取操作，其中，所述存储装置被配置成，在所述存储器读取操作期间使用所述参考微调来感测出所存储的数据的值；以及
微调反馈电路，其被配置成，确定所述存储装置何时不能使用用于所述参考微调的所述测试值来正确地感测出所述所存储的数据的值；以及至少部分地基于所述存储装置不能正确地感测出所述所存储的数据的失败事件来设置用于所述存储装置的所述参考微调。
16.根据权利要求15所述的设备，其中，所述微调反馈电路被配置成，至少部分地基于所述存储装置不能正确地感测出所述所存储的数据的所述失败事件，使用二进制搜索来迭代地选择用于所述参考微调的所述测试值。
17.根据权利要求15所述的设备，其中，所述微调反馈电路被配置成，通过将所感测出的所述所存储的数据的值与期望值进行比较以识别所述失败事件，来确定所述存储装置何时不能使用用于所述参考微调的所述测试值正确地感测出所述所存储的数据的值。
18.根据权利要求17所述的设备，其中，所述微调反馈电路被配置成，将所述存储装置不能正确地感测出所述所存储的数据的所述失败事件累加；将累加失败与阈值失败量进行比较；以及至少部分地基于所述累加失败与所述阈值失败量的比较来设置所述参考微调的位。
19.根据权利要求18所述的设备，其中，所述阈值失败量对应于当使用用于所述参考微调的边界测试值时的存储装置失败的累加。
20.根据权利要求15所述的设备，其中，所述测试值对应于电阻值、电流值或电压值中的至少一者。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962945335P | 2019-12-09 | 2019-12-09 | |
| US62/945,335 | 2019-12-09 | ||
| PCT/US2020/034860 WO2021118634A1 (en) | 2019-12-09 | 2020-05-28 | Memory built-in self-test with automated reference trim feedback for memory sensing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115088036A true CN115088036A (zh) | 2022-09-20 |
Family
ID=72179142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080096119.7A Pending CN115088036A (zh) | 2019-12-09 | 2020-05-28 | 具有用于存储器感测的自动参考微调反馈的存储器内建自测试 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240013846A1 (zh) |
| EP (1) | EP4073801A1 (zh) |
| CN (1) | CN115088036A (zh) |
| WO (1) | WO2021118634A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11482295B2 (en) * | 2020-09-25 | 2022-10-25 | Infinitum Solutions, Inc. | Testing magnetoresistive random access memory for low likelihood failure |
| WO2023146520A1 (en) * | 2022-01-27 | 2023-08-03 | Siemens Industry Software Inc. | Memory built-in self-test with address skipping trim search |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463520B2 (en) * | 2006-03-24 | 2008-12-09 | Micron Technology, Inc. | Memory device with variable trim settings |
| JP4987927B2 (ja) * | 2009-09-24 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
| US9037928B2 (en) * | 2012-01-01 | 2015-05-19 | Mosys, Inc. | Memory device with background built-in self-testing and background built-in self-repair |
| JP5865858B2 (ja) * | 2013-03-22 | 2016-02-17 | 株式会社東芝 | 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法 |
| KR102102175B1 (ko) * | 2013-11-05 | 2020-04-21 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치의 테스트 방법 |
| US9747965B2 (en) * | 2015-12-28 | 2017-08-29 | Headway Technologies, Inc. | Adaptive reference scheme for magnetic memory applications |
| US10748641B2 (en) * | 2017-10-13 | 2020-08-18 | Qualcomm Incorporated | Byte enable memory built-in self-test (MBIST) algorithm |
| US10580485B2 (en) * | 2017-12-20 | 2020-03-03 | Western Digital Technologies, Inc. | System and method for adjusting read levels in a storage device based on bias functions |
| US10566063B2 (en) * | 2018-05-16 | 2020-02-18 | Micron Technology, Inc. | Memory system with dynamic calibration using a trim management mechanism |
| US10622083B2 (en) * | 2018-10-23 | 2020-04-14 | Intel Corporation | Techniques for providing signal calibration data |
-
2020
- 2020-05-28 WO PCT/US2020/034860 patent/WO2021118634A1/en active Application Filing
- 2020-05-28 US US17/756,963 patent/US20240013846A1/en active Pending
- 2020-05-28 CN CN202080096119.7A patent/CN115088036A/zh active Pending
- 2020-05-28 EP EP20760586.6A patent/EP4073801A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240013846A1 (en) | 2024-01-11 |
| EP4073801A1 (en) | 2022-10-19 |
| WO2021118634A1 (en) | 2021-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7210077B2 (en) | System and method for configuring a solid-state storage device with error correction coding | |
| US8255773B2 (en) | System and method of tracking error data within a storage device | |
| US9003224B2 (en) | Managing unreliable memory in data storage systems | |
| US9583183B2 (en) | Reading resistive random access memory based on leakage current | |
| US8286055B2 (en) | Nonvolatile memory device and method of operating the same | |
| US8799555B2 (en) | Boot data storage schemes for electronic devices | |
| US9330783B1 (en) | Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block | |
| TWI543160B (zh) | 電阻可變記憶體感測 | |
| US11348643B2 (en) | Identifying failure type in NVM programmed in SLC mode using a single programming pulse with no verification | |
| US10204037B2 (en) | Memory device, memory controller and operation method thereof | |
| US9329921B2 (en) | Imminent read failure detection using high/low read voltage levels | |
| CN115088036A (zh) | 具有用于存储器感测的自动参考微调反馈的存储器内建自测试 | |
| CN113448765A (zh) | 具有对存储元件的写入故障保护的非易失性存储器阵列 | |
| Yun et al. | MBIST support for reliable eMRAM sensing | |
| US12009044B2 (en) | Memory built-in self-test with automated multiple step reference trimming | |
| US20120320676A1 (en) | Semiconductor system, nonvolatile memory apparatus, and an associated read method | |
| US8891326B1 (en) | Method of sensing data in magnetic random access memory with overlap of high and low resistance distributions | |
| US20190250974A1 (en) | Data register monitoring | |
| WO2023146520A1 (en) | Memory built-in self-test with address skipping trim search | |
| CN113707208B (zh) | 用于非易失性存储装置的错误纠正的控制验证操作的方法及非易失性存储装置 | |
| US11056160B2 (en) | Non-volatile memory with selectable hard write | |
| TWI737262B (zh) | 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置 | |
| US20240161824A1 (en) | Memory device and operating method of thereof | |
| US9466366B1 (en) | Resistive memory and memory cell thereof | |
| US9396066B2 (en) | Data storage device and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |