CN102449702B - 存储元件、堆叠、存储矩阵和用于运行的方法 - Google Patents

存储元件、堆叠、存储矩阵和用于运行的方法 Download PDF

Info

Publication number
CN102449702B
CN102449702B CN201080023633.4A CN201080023633A CN102449702B CN 102449702 B CN102449702 B CN 102449702B CN 201080023633 A CN201080023633 A CN 201080023633A CN 102449702 B CN102449702 B CN 102449702B
Authority
CN
China
Prior art keywords
memory element
voltage
state
storage unit
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080023633.4A
Other languages
English (en)
Other versions
CN102449702A (zh
Inventor
E.林
C.屈格勒
R.D.罗塞青
R.瓦泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE200910023153 external-priority patent/DE102009023153B4/de
Priority claimed from PCT/EP2009/006015 external-priority patent/WO2010136056A1/en
Priority claimed from DE200910056740 external-priority patent/DE102009056740A1/de
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of CN102449702A publication Critical patent/CN102449702A/zh
Application granted granted Critical
Publication of CN102449702B publication Critical patent/CN102449702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及存储元件、可使用所述存储元件的堆叠和存储矩阵、用于运行存储矩阵的方法以及用于确定在由存储元件组成的装置中逻辑运算的真值的方法。存储元件具有至少一个第一稳定状态0和第二稳定状态1。通过施加第一写电压V0，可以使所述存储元件转变到高欧姆状态0和通过施加第二写电压V1使所述存储元件转变到同样高欧姆状态1。在施加在数值上小于写电压V0和V1的读电压VR时，存储元件显示不同的电阻值。所述存储元件在出现在存储矩阵中的寄生电流路径中作为高欧姆电阻起作用，而在此原则上不限制于单极切换。阐明了一种方法，利用所述方法可以使由根据本发明的存储元件组成的装置成为用于任意逻辑运算的门电路。

Description

存储元件、堆叠、存储矩阵和用于运行的方法
技术领域
本发明涉及存储元件、可以使用所述存储元件的堆叠和存储矩阵、以及用于运行存储元件、堆叠和存储矩阵的方法和用于确定利用存储元件的逻辑运算的真值的方法。
背景技术
基于电荷的存储器、例如闪存，不久将面临达到微型化的物理极限。由于其复杂性，所述基于电荷的存储器一方面在给定的最小特征参量F的情况下占据比理想的4F2更多的面积。另一方面，最小特征参量F本身受限制。基于无源、电阻性切换式存储单元的存储器在4F2的面积上可实现，并且低于10nm的最小特征参量F在技术上是能设想的。
多个存储单元通常在存储矩阵中由交叉的、称为字线和位线的汇流排组成。在此，在字线和位线之间分别恰好接入一个存储单元，使得该存储单元可以通过控制字线和位线而单独地被寻址。在该构想中，当在字线和位线之间使用纯无源电阻性存储单元时除了通过被寻址的存储单元的直接电流路径之外还不利地存在通过其他存储单元、字线和位线的寄生电流路径。产生大的损耗功率，并且由于寄生电流路径的配置与在存储矩阵中所存放的位模式有关，因此存储的可靠性受损害。
为了在至少一个位置中断每个寄生电流路径，已知的是，建议存储元件作为由存储单元和非线性器件（例如二极管）组成的串联电路。在这样的电路中不利地只能使用单极电阻性切换式存储单元，因为非线性器件预先给定从优方向。寄生电流路径的问题仅仅通过以下问题来代替，即单极切换式存储单元需要高的电压用于切换。由此得出的高电流又引起高的功率损耗并且使稳定特性变差。迄今也不存在能够承载所要求的电流密度的足够微型化的二极管。
发明内容
因此，本发明的任务是提供一种存储元件，所述存储元件在出现在存储矩阵中的寄生电流路径中用作高欧姆电阻，而在此原则上不局限于单极切换。本发明的另一任务是提供一种方法，利用所述方法能够使由存储元件组成的装置成为门电路用于逻辑运算。
所述任务根据本发明通过根据主权利要求所述的存储元件、包含该存储元件的堆叠、包含该存储元件或该堆叠的存储矩阵、通过根据并列权利要求所述的用于运行存储元件、堆叠或存储矩阵的方法以及根据另一并列权利要求所述的用于确定逻辑运算的真值的方法来解决。其他有利的扩展方案分别从对其进行引用的从属权利要求得出。
在本发明的范围中，阐明一种存储元件，所述存储元件具有至少一个第一稳定状态0和第二稳定状态1。通过施加第一写电压V0可以使所述存储元件转变到状态0和通过施加第二写电压V1可以使所述存储元件转变到状态1。两个状态0和1在以下范围上不同，即存储元件在施加在数值上小于写电压V0和V1的读电压VR时显示不同的电阻值。
根据本发明，存储元件具有至少两个存储单元A和B的串联电路，所述存储单元分别具有带有较高电阻的稳定状态A0或B0和带有较小电阻的稳定状态A1或B1。
已认识到，所述串联电路将在存储元件上所施加的电压V0、V1或VR在分压器的意义上分配到两个存储单元A和B上。由此，只要两个存储单元A和B处于不同的状态，则所述两个存储单元可以彼此无关地被影响。如果例如存储单元A处于状态A0和存储单元B处于状态B1，则所施加的电压的较大部分在存储元件A上下降。存储元件A于是可以通过施加电压而被转换到状态A1，而为此在整个存储元件上和从而也在单元A和B的串联电路上所施加的电压不改变单元B的状态。
已认识到，通过这种类型的布线特别地在由许多存储元件组成的矩阵中可以有针对性地起动单个存储元件，而在此情况下不改变其他存储元件的状态。在这样的矩阵中，经常不实用的是，为每个单个存储元件设置分开的回路。代替之，每个存储元件通常被接在第一汇流排（通常称为字线）和第二汇流排（通常称为位线）之间，其中多个其他存储元件分别接在所述第一汇流排和第二汇流排上。在此，给定的字线和给定的位线仅通过一个存储元件直接相互连接，使得通过在该字线和位线之间施加电压可以单独地起动该一个存储元件。但是，电流也可以在寄生迂回线路上经由其他存储元件和从而经由在之间施加有电压的字线和位线之间的其他字线和位线流动。从而不利地也给所述其他存储元件施加电压。根据本发明所设置的由存储单元A和B组成的分压器在这样的矩阵中导致，在用于转换存储元件至少所需要的电压和从其起在上述寄生路径上的其他存储元件不必要地被切换的电压之间的安全间距有利地被放大。
此外已经认识到，每当存储单元A或B中的至少一个处于状态A0或B0时，根据本发明的存储元件表示高欧姆电阻。因此在以串联电路可实现的四个状态组合中的三个（A0和B1，A1和B0，A0和B0）中，存储元件的总电阻是高的。也即在存储元件中有可区别的状态，所述状态能够被用于存储位信息并且其中总电阻分别是高的。因此，存储元件可以不依赖于，在所述存储元件中是否恰好存放有0或1，在寄生电流路径中用作高欧姆电阻。在此，存储单元也可以分别被设计为双极切换式的（bipolar schaltend）。取消原理上局限于单极切换式存储单元，所述单极切换式存储单元导致从现有技术已知的由存储单元组成的串联电路和非线性器件。
在本发明的特别有利的扩展方案中，如此对存储单元A和B布线，使得存储元件的状态0以状态组合A1和B0被编码并且存储元件的状态1以状态组合A0和B1被编码。这导致，存储元件在两个状态中具有高总电阻。如果存储元件处于静止状态，也即在所述存储元件上比用于读出所需要的读电压小的电压VR下降，则该电压仅导致非常小的泄漏电流。由此尤其在由四个存储元件组成的存储矩阵中，不希望的泄漏电流通过寄生电流路径被阻挡。
在本发明的另一特别有利的扩展方案中，存储单元A和B以及读电压VR如此被确定尺寸，使得读电压VR使状态A1调整并且使存储单元B的状态不变。
如果在该扩展方案中存储元件处于状态0，则该读电压VR不对存储单元的状态改变什么，因为存储单元A已经处于状态A1。因此，电阻也不改变。所述电阻由处于状态B0的存储单元B支配并且因此保持高。
而如果存储元件处于状态1，则存储单元A通过读电压VR从状态A0切换到状态A1并且从而切换到具有较小电阻的状态中。因为存储单元B处于状态B1并且从而同样处于具有较小电阻的状态中，所以存储元件的总电阻低。存储单元的状态组合A1和B1是存储元件的状态ON。通过这种方式在施加读电压VR时可以相互区别存储元件的状态0和1。状态1的读出是破坏性的，也就是说，存储元件在读出之后不自动再次返回到在读出之前展示的状态。通过施加写电压V1可以使存储元件转变回到状态1。
存储单元A和B也可以处于状态组合A0和B0。这通常仅在第一次使用存储元件之前出现。通过施加写电压V0或V1，可以将存储元件从该状态出发初始化到为存储所设置的状态之一0或1中。尤其是，在第一次使用之前可以以该方式初始化存储矩阵中的所有存储元件。
已经认识到，在由四个存储元件组成的矩阵中的存储元件的该扩展方案中，通过施加有读电压VR的字线和位线之间的寄生电流路径的电流流动有利地被最小化。仅在直接起动的存储元件的存储单元A处，读电压VR的足够高的分量下降，用以将该存储单元必要时从状态A0转换到状态A1。而沿着通过多个其他存储元件的每个不希望的寄生路径，在每个单个存储元件上仅读电压VR的一部分下降，该部分不足以将相应的存储单元A切换到状态A1。因此，读电压VR的施加仅打开在字线和位线之间的具有小电阻的唯一路径，其中只要直接接在所述字线和所述位线之间的存储元件处于状态1，则在所述字线和所述位线之间施加所述读电压。在寄生路径上的所有其他存储元件的电阻在任何情况下均保持高。
有利地，写电压V0和V1具有不同的符号。这尤其是可以在本发明的另一特别有利的扩展方案中实现，其中存储单元A和B反串联布线。通过在符号方面不同的写电压V0和V1取消以下必要性：设置写电压V0和V1之间的在数值上大的间距，以便在考虑技术公差的情况下也仍然能够可靠地相互区别其对存储元件的作用。尤其是，写电压V0和V1可以相反地是相同的。于是在这些写电压之间存在其数值的双倍的间距，使得数值可以有利地较小地被确定尺寸。
如果存储单元A和B反串联布线，则写电压V0或V1的施加分别引起存储单元A和B同时或几乎同时地转换到相反的状态，也即转换到A0和B1或A1和B0。这是存储元件的两个稳定状态1和0。
本发明因此一般涉及电阻性存储元件，其被设计为无源电阻性存储元件。该存储元件包括两个至少功能上相同的电阻性存储单元A和B，所述存储单元在电流路径中串联并且在该电流路径中彼此反并联地取向。存储单元A和B于是反串联布线。无源意味着，存储元件从存储单元A和B中的有源材料来看不包含其他有源切换式元件。尤其是，通过存储单元A和B的电流路径可以构成无源存储元件。
如果存储元件被构造为双极切换式存储元件，则写电压V0和V1的不同符号尤其是被实现。这例如可以通过以下方式实现，即由线性双极电阻性切换式材料构成存储单元A和B。这样的材料例如是二氧化硅、甲基倍半硅氧烷、甲基化-氢化倍半硅氧烷、氧化钨（尤其是钨（VI）氧化物WO3）、硒化锗、二氧化钛或钛酸锶。因此，存储单元A或B中的至少一个有利地包含该组中的至少一种材料作为具有可变电阻的有源材料。
施加给电阻性存储单元的电压越小，由该电压通过存储单元驱动的电流越小并且在运行中消耗的功率越小。同时随存储元件的较小的热负荷和从而也随着改善的寿命而出现较小的能量消耗。存储单元在每个转换过程中遭受的小的不可逆损害也强烈地与写电压的数值上的大小有关。在较小的写电压时，存储单元经受住明显较大数量的转换过程。在按照现有技术的闪存（其强行地通过势垒以直达10V的高写电压驱动电荷）的情况下，通过写引起的损害是技术上的限制因子。在存储单元处的连续的损耗在这样的程度上是常态，即用于控制所使用的控制器需要用于管理所述损耗的功能性。
现在如果例如存储元件被构造为双极切换式存储元件，则需要比对于单极切换式存储元件而言在数值上小的写电压。因此，通过存储元件驱动较小的电流。从而发生较少的损耗功率，并且存储元件可更好地被定标。
存储单元A和B有利地在状态A0和B0或A1和B1中分别具有标称相同的电阻值。只要在存储元件上仅施加在读电压VR之下的电压，则存储元件的总电阻在两个状态0和1中精确地相同。可以使用相对于该标称电阻值的偏差用于诊断，以便提早识别存储元件的呈现的失灵。于是例如如在闪存中常见的那样可以将信息转移到预留存储元件中并且使处于失灵之前的存储元件作为有缺陷的而渐隐。
有利地，存储单元A和B这样被确定尺寸，使得存储单元A和B中的至少一个的电阻在从状态A0转入状态A1或从状态B0转入状态B1时以在10和108之间、优选在102和106之间和特别优选地在103和105之间的因子变化。在存储单元中电阻的变化越大，电阻中的信号间距越大。所述信号间距在施加读电压VR时在存储元件的状态0和1之间显示。
在本发明的特别有利的扩展方案中，存储元件被构造为堆叠，所述堆叠由金属的、半导电的或导电的第一氧化物电极、具有可变电阻的第一层有源材料、金属的、半导电的或导电的第二氧化物电极、具有可变电阻的另一层有源材料和金属的、半导电的或导电的第三氧化物电极组成。于是，第一层有源材料构成存储单元A，和第二层有源材料构成存储单元B。存储单元A和B的有源材料可以相同或不同。例如，电极可以分别由铂组成，并且有源材料可以分别是                                                。作为堆叠的这样的实现可以特别好地集成在电阻性存储器的的大量生产的现有工艺中。原则上可以使用每个双极切换式材料系统，例如固体电解质。该扩展方案的作用不受以下约束：电极和层有源材料作为堆叠上下重叠地放置。如果存储元件包括两个电极，则是足够的，其中所述两个电极将两个存储单元的装置与外界相连接，并且在所述两个电极之间布置另一电极。
在本发明的另一扩展方案中，至少第二电极的金属不同于第一和/或第三电极的材料。尤其是，至少第二电极的金属可以比第一和第三电极的金属更贵重或更不贵重。例如，第一和第三电极可以由铜组成，和第二电极可以由铂组成。电极的贵重性方面的差别于是确定了写电压的极性。在从第一到第二金属电极的通路上，贵重性差距以与在从第二至第三电极的通路上不同的方向走向。因此存储单元A和B反串联。在堆叠内部中的第二电极可以可选地被施加偏置电压。如果一个或两个存储单元的有源材料具有不关于原点对称的电流电压曲线，则利用这样的偏置电压可以使存储元件的电流电压特性曲线对称。
有利地，电极中的至少一个包含来自组 多晶硅中的材料。
一个或多个电极也可以由导电氧化物组成。这例如可以是一开始就导电的金属氧化物，但是也开始是首先绝缘的氧化物，其中通过后来的掺杂使所述氧化物导电。如果有源材料属于相同的材料类，则由导电氧化物组成的电极例如是有利的。于是，可以使用类似的或甚至相同的技术来制造电极和有源材料。理想地，这导致，电极和有源材料可以就地在无真空破裂的情况下相继地在衬底上被沉积。例如，可以由同一原始材料制造电极和有源材料，其方式是，仅仅使用不同的沉积参数。
在本发明的另一有利的扩展方案中，存储单元A或B中的至少一个由两个电极组成，其中在所述电极的共同界面处形成具有改变了的载流子浓度的区作为有源材料。该区例如可以是耗尽区或也可以是肖特基势垒。例如，一个电极的材料可以是掺杂的三元金属氧化物和另一电极的材料可以是金属。掺杂的三元金属氧化物的例子是铌掺杂的。在与由铂组成的电极的共同界面处构成作为有源材料起作用的区。
本发明的该扩展方案具有以下优点，即存储单元仅仍由两个层组成。正是外延层系统的制造随着单个层数量的增加而由于晶格错误匹配而过度地变得更困难。
在本发明的另一有利的扩展方案中，另一电阻R与存储单元A和B串联或者被引入到存储单元A和/或B中的至少一个中。于是，也可以使用其正和负切换阈具有不同数值的存储单元A和/或B。电阻R在数值上彼此平衡切换阈。所述电阻仅在以下状态中动作，在所述状态中，两个存储单元A和B分别处于小电阻的状态，也即存在状态组合A1和B1。所述电阻有利地如此被确定尺寸，使得在状态的该组合中在两个存储单元A和B上分别有相同的电压下降。将电阻引入存储单元A和/或B之一中节省用于单独的电阻的空间并且在技术上可以特别简单地来实现。如果存储元件例如通过沉积一系列薄层来制造，则仅必须将另一材料作为电阻层引入到层序列中。
如果存储单元之一在数值上具有非常大不同的正和负切换阈并且这至少部分地不通过电阻R补偿，则可能出现以下情况，即基于状态组合A0和B1（存储元件的状态1），最小需要的读电压VR已经将存储单元B转换到状态B0并且从而同时作为写电压V0起作用。于是，存储元件不达到根据本发明作为用于状态1存在的信号所设置的状态组合A1和B1（存储元件的状态ON）。
如果存储元件是存储矩阵的部分，则电阻R尤其也可以布置在存储元件本身之外。所述电阻例如可以处于引线之一中，利用所述引线控制存储矩阵的字线和/或位线。于是，唯一的电阻R对于整个存储矩阵是足够的。如果应该同时起动多个存储元件，则为此有利地可以针对存储矩阵的每行或列设置电阻。作为电阻例如可以使用用于控制存储矩阵所使用的晶体管的漏极-源极或集电极-发射极电阻。
有利地，存储单元中的至少一个包含离子导电材料并且这里尤其是或（甲基倍半硅氧烷）。利用这些材料可以在发明人的试验中实现在理论上要预期的和根据经验所观察的切换特性之间的一致性。
一般而言，有源材料有利地可以包含来自组GexSe1-x,TiO,SiOx（尤其是），（尤其是钨（VI）氧化物），（尤其是），（尤其是甲基倍半硅氧烷或甲基化-氢化倍半硅氧烷），HSQ（氢倍半硅氧烷），（铜：四氰基对苯二醌二甲烷）， CoO, MnO2, In2O3, Ta2O5,Nb2O5和的材料。
有源材料可以是电介质，其通常是绝缘的。通过施加足够高的电压，可以在材料中形成至少一个内部路径，其中所述材料沿着所述内部路径变得导通。该路径可以通过不同的机制构成，例如缺陷、金属迁移和其他效应。如果该导通路径首先被构成一次，则该路径可以被中断，由此有源材料的电阻提高，并且该路径可以重新被制造，由此电阻降低。电阻值可以通过所施加的电压或通过改变相邻的界面被调节。
本发明还涉及一种由至少两个存储元件P和Q组成的堆叠。在该堆叠中，存储元件P的极经由对于外部接线可通达的电接触O与存储元件Q的极连接。这样的堆叠提高集成密度。通过以下方式使所述堆叠在技术上是实用的，即在所述堆叠中所包含的根据本发明的存储元件中的每一个原则上是高欧姆电阻。当且仅当该存储元件通过施加读电压VR从状态1转变到状态ON时，该存储元件才是低欧姆的。由此，不仅寄生电流路径而且在相应的变热情况下的高静态功率损耗有利地被避免。
现在通过接触O对于外部接线是可通达的，两个存储元件P和Q可以彼此无关地被施加相同或不同极性的电压。如果例如接触O处于地电位（GND），则可以使存储元件P的另一极处于正或负电位。因此经由存储元件P可以调整作为写电压V0作用于该存储元件的电压降，但是也可以调整作为写电压V1起作用的这样的电压降。这分别不取决于绝对电位水平，而是仅取决于存储元件P的两个极之间的电位差。同样适用于存储元件Q。
但是，存储元件也可以在串联电路中共同地被施加写或读电压，其中所述存储元件以所述串联电路位于堆叠中。
如上在讨论根据本发明的存储元件的各个特征时已经阐述的那样，本发明措施的优点尤其显示在由多个存储元件组成的矩阵中所述多个存储元件的堆叠中。在本发明的有利扩展方案中，因此使存储元件匹配于在电阻性工作存储器（RRAM）的存储矩阵中的使用。本发明因此也涉及存储元件在RRAM的存储矩阵中的应用。
在本发明的范围中，具有大量作为印制导线所构造的字线和与之交叉的位线的存储矩阵被阐明。字线和/或位线尤其是可以彼此平行。在本发明的有利扩展方案中，每个字线和每个位线在至多一个位置相互交叉。尤其是，字线可以布置在第一层面上和位线可以布置在第二层面上。存储矩阵与根据前序部分所述的存储矩阵的区别在于，根据本发明的存储元件或存储元件的堆叠布置在字线和位线的交叉位置处。在此，有利地，字线和位线在每个交叉位置处分别与至多一个存储元件或堆叠导通地连接。特别有利地，在每个交叉位置处，至多一个存储元件或堆叠接在字线和位线之间。字线和/或位线可以有利地同时用作存储元件或堆叠的电极。存储矩阵中的特征参量F有利地为10nm或更小。
已经认识到，根据本发明将存储元件构造为由两个、优选反串联的存储单元组成的分压器消除了根据前序部分所述的存储矩阵的基本缺点。按照现有技术，在读和在写存储元件时，电流不仅流经当前经由所选择的字线和位线寻址的存储元件，而且流经由多个其他存储元件、字线和位线组成的寄生电流路径。所述寄生泄漏电流通过以下方式被最小化，即每一个存储元件基本上均处于具有高电阻的状态，除非是，该电镀的存储元件恰好被施加读电压VR。按照现有技术，通过寄生电流路径的泄漏电流是根据前序部分所述的存储矩阵的参量的限制因子。
因此未被寻址的存储元件基本上是高欧姆的，所以与根据前序部分所述的存储矩阵相比，根据本发明的存储矩阵的电特性不再依赖于所写入的位模式。该位模式依赖性按照现有技术使读根据前序部分所述的存储矩阵变得困难并且在很多情况下使正确的读不可能。
存储矩阵可以在混合CMOS技术的范围中被使用。存储矩阵原则上也可以被设计为三维的，使得根据本发明的存储元件在所述存储矩阵中上下重叠地堆叠。
对于根据本发明的存储矩阵的CMOS集成有利的是，在该存储矩阵中所包含的存储元件的电阻不再依赖于在矩阵中所存储的位模式。用于控制存储矩阵所使用的CMOS电子装置于是因此不再必须被规划，使得存储矩阵的总电阻可以在宽广的范围中变化。
根据本发明的存储元件在本发明的该扩展方案中特别有利地起作用，在该扩展方案中，存储矩阵包括存储元件的堆叠。由此可以最终实现三维存储矩阵。这里，该矩阵的内部无晶体管特别有利地发生作用。晶体管需要很多空间并且产生高损耗功率。例如基于晶体管的存储元件的立方体状布置的大小由于从立方体中心不充分的散热而快速地触及极限。该极限通过根据本发明的存储元件明显地被扩展。
存储矩阵尤其是可以在电阻性工作存储器（RRAM）中被使用，其中所述存储矩阵将DRAM的高集成密度和存取速度与闪存的非易失性相结合。因此，本发明还涉及一种电阻性工作存储器（RRAM），所述电阻性工作存储器包括至少一个根据本发明的存储矩阵。所述存储矩阵在此尤其是可以是无源存储矩阵，其仅包含无源存储元件。于是，在存储矩阵内部可以完全放弃有源开关元件，所述有源开关元件可以根据通过字线和位线的电流被控制。RRAM除了存储矩阵本身之外还包含用于存储元件的外部控制电子装置，其例如可以以CMOS技术来实现。在此，例如可以设置用于交替地控制字线的解码器和用于交替地控制字线的另一解码器。
在本发明的范围中，阐明了一种用于运行根据本发明的存储元件、根据本发明的堆叠或根据本发明的存储矩阵的方法。该方法的特征在于，对至少一个存储元件施加读电压VR，所述读电压在数值上高于第一阈值，所述阈值对于将存储元件的存储单元A或B之一从状态A0或B0转换到状态A1或B1是需要的，其中读电压VR在数值上小于第二阈值，所述第二阈值对于将存储元件的另一存储单元A或B从状态A1或B1转换到状态A0或B0是需要的。
可替代地或也以对此组合的方式，可以使用用于运行根据本发明的存储元件、根据本发明的堆叠或根据本发明的存储矩阵的另一方法，所述另一方面在本发明的范围中被阐明。该方法的特征在于，通过对存储元件施加读电压VR所读出的信息接着重新被储存在存储元件中。只要读电压VR的施加导致存储元件的总电阻变化，则存储元件不自动地返回到在施加读电压VR之前所展示的状态。该读出就这方面来说是破坏性的。这特别适合于存储元件的扩展方案，在所述扩展方案中存储元件的状态0以状态组合A1和B0被编码并且存储元件的状态1以状态组合A0和B1被编码。在读出1之后，存在组合A1和B1，该组合不对应于存储元件的两个所定义的状态0和1中的任何一个。状态1通过随后施加写电压V1再次被建立，所述写电压将存储单元A置回到状态A0。
可替代地或也以对此的组合方式，本发明还涉及用于运行存储元件、堆叠或存储矩阵的另一方法。在该方法过程中，在施加写电压V0和/或V1时，通过存储元件、通过堆叠或通过存储矩阵驱动的电流的时间曲线被分析。
如果存储元件以以下扩展方案存在，即其中存储元件的状态0以状态组合A1和B0被编码和其中存储元件的状态1以状态组合A0和B1被编码，则该方法提供特别的优点。
已经认识到，于是通过施加相应的写电压将存储元件从状态0转换到状态1或反之亦然基本上以几个阶段进行。不仅在存储元件的状态0而且在状态1中，总是有存储单元之一处于状态A0或B0，并且另一存储单元处于状态A1或B1。如果对作为两个存储单元的串联电路的存储元件施加适用于将存储元件转换到恰好不存在的状态的该写电压，则该写电压首先基本上在具有较高电阻、也即处于状态A0或B0的该存储单元上下降。因此，该存储单元被转换到状态A1或B1。现在两个存储单元均处于状态A1或B1，也即存储元件处于状态ON。但是，该状态仅均由短的持续时间。写电压现在均匀地在两个存储单元A和B上下降。现在，比在写过程开始时大的电压在已经在施加写电压之前就已经处于状态A1或B1的该存储单元上下降。因此，所述存储单元由在其上下降的写电压分量被转换到状态A0或B0。最终，两个存储单元分别变换了其状态，并且存储元件总之处于两个状态0（A1与B0的组合）或1（A0与B1的组合）之一。
在转换第一单元和转换第二单元之间的短时间间隔期间，存储元件处于状态ON，也即处于具有总体上小的电阻的状态。这使得通过以下方式可以看出来，即写电压在该时间间隔期间通过存储单元驱动高电流脉冲。发明人已经认识到，电流时间曲线的分析、也即所述脉冲的分析在运行存储元件、堆叠或存储矩阵时可以在多方面被利用。
在本发明的特别有利的扩展方案中，在通过存储元件、通过堆叠或通过存储矩阵所驱动的电流中短脉冲的出现可以被评估为对成功的转换过程的确认。理论上，小于1ps的脉冲持续时间对此就足够了。对于作为存储单元的有源材料而言10ns或更少的脉冲持续时间以及对于作为存储单元的有关材料而言5ns或更少的脉冲持续时间在实际上得以证明。对于所有由发明人测试的有源材料，在转换过程时显示10ns或更少的脉冲持续时间。
利用随后脉冲衰减的出现来确认两个存储单元的状态变换。只有当第一存储单元成功地被转换到状态A1或B1并且存储元件作为整体转入状态ON时，才出现脉冲。只有当第二存储单元随后被转换到状态A0或B0并且存储元件因此作为整体再次采取具有高电阻的状态时，所述脉冲才衰减。如果通过适用于将存储元件转换到分别恰好不存在的状态的写电压不驱动通过存储元件的增加的电流或所述电流不再次衰减，则存储元件是由缺陷的。
对此可替代地或也以组合的方式，脉冲的出现可以被评估为关于存储元件的在施加写电压之前存在的状态的信息。如果例如施加写电压V1，则只有当存储元件在施加该写电压之前就已经处于状态0时，才出现脉冲。而如果已经展示状态1，则基本上在处于状态A0的存储单元A上出现写电压V1，因为存储单元B处于状态B1并且因此是低欧姆的。但是写电压V1现在不具有用于将存储单元A转换到状态A1的正确极性。两个存储单元A和B和从而总计还有存储元件不改变其状态，使得不出现脉冲。
通过这种方式可以在用写电压V0和V1写时同时也读出已经在存储元件中存在的信息。有利地不需要用于读电压VR的单独的电压源。在最简单的情况下，为了运行仅仍需要地电位（GND）和唯一电压源的与之不同的电位V。极性决定是对存储元件施加写电压V0还是施加写电压V1，其中以所述极性将所述两个电位施加给存储元件的两个极。
在本发明的另一有利的扩展方案中，通过存储元件、通过堆叠或通过存储矩阵驱动的电流的时间曲线中的变化在重复的写循环中被评估为用于存储元件开始降级的指示符。于是尤其在由非常多的存储元件组成的存储矩阵中，该存储元件或存储矩阵中的、该存储元件所处于的有限的区域可以被标记为有缺陷的并且对于另外的存取被禁止。
存储矩阵包含越多的存储元件和所述存储元件越小，则存储单元中的一个或多个独自地已经由于制造工艺中的差异宽度（Streubreiten）而在确定数量的写循环之后失灵的概率越大。在存储单元的层仅由100个原子组成时，则例如在该层中在统计上出现的缺陷的作用明显大于在该层由10000个原子组成时。
在本发明的有利扩展方案中，写电压V0和/或V1和/或读电压VR分别部分地经由字线和经由位线来展示。在此，尤其可以经由字线和经由位线分别展示电压的一半。该电压方案（1/2方案）有利地减小电压，其中给不同于通过选择字线和位线被寻址的存储元件的存储元件施加所述电压。本发明的另一有利扩展方案目的在于该相同的作用。根据该扩展方案，在向一个存储元件施加写电压V0和/或V1和/或读电压VR时向至少一个另外的存储元件施加施加具有另外符号的电压。在此，尤其是可以对所有未被寻址的字线施加具有数值为对被寻址的存储元件所施加的电压的2/3的反向电压，并且可以对所有未被寻址的字线施加具有数值为对被寻址的存储元件所施加的电压的1/3的反向电压。在该电压方案（2/3方案）的范围中所施加的具有另外符号的反向电压至少部分地补偿通过对被寻址的存储元件所施加的电压V0、V1或VR对未被寻址的存储元件的影响。
本发明还涉及一种用于在由具有分别至少一个稳定状态0和稳定状态1的至少两个存储元件P和Q组成的装置中确定两个变量K和L的逻辑运算的真值的方法，所述存储元件分别可以通过施加第一写电压V0被转变到状态0和通过施加第二写电压V1被转变到状态1。有利地，存储元件P和Q的两个状态0和1在施加读电压VR时以存储元件P和Q的不同电阻值表现出来，其中所述读电压在数值上小于写电压V0和V1。优选地，选择具有标称相同写电压V0、V1和读电压VR的存储元件P和Q。
变量K和L分别以两个电压电平的形式实现，所述电压电平被分配给真值0和1，其中两个电压电平的差在数值上至少与存储元件P和Q的写电压V0和V1一样大。在此有利地，电压电平中的至少一个在数值上至少与存储元件P和Q的写电压V0和V1一样大。例如，可以将地电位（GND）分配给真值0并且将电压电平V分配给真值1，所述电压电平V在数值上大于存储元件P和Q的写电压V0和V1。
根据本发明，现在给存储元件P的两个极P1、P2中的至少一个施加变量K的电压电平。给存储元件Q的两个极Q1、Q2中的至少一个施加变量L的电压电平。有利地，事先将两个存储元件P和Q初始化成所定义的状态、例如0。
已经认识到，变量K和L的逻辑运算的真值可以通过所述措施存储在存储元件P和Q的状态中并且也可以从所述存储元件读出。
因此例如可以以最简单的形式存储运算“K或L”的结果，其方式是，将存储元件P接在变量K的电压电平和地（或者另一可自由选择的电位）之间以及将存储元件Q接在变量L的电压电平和地（或另一可自由选择的电位）之间。
如果变量K具有真值1，则通过相应的电压电平将存储元件P切换到状态1。如果变量L具有真值1，则类似地将存储元件Q切换到状态1。因此，如果两个真值中的至少一个是1，则事先初始化到0的存储元件中的至少一个P或Q也处于状态1。运算“K或L”的真值1因此体现于，至少一个存储元件P或Q处于状态1。而如果两个真值是0，则两个存储元件P和Q保持在状态0。运算“K或L”的真值0体现于，两个存储元件P和Q处于0。因此，运算的结果被储存在存储元件P和Q的状态中。
在本发明的特别有利的扩展方案中，在给存储元件P和Q的极施加变量K和L的电压电平之后，给存储元件P和Q中的至少一个施加其读电压VR。有利地，给存储元件P和Q的并联电路施加作为读电压VR作用于两个存储元件P和Q的电压。在或运算的上述例子中，对此将两个存储元件P和Q分别接在读电压VR的电位和地电位之间。
已经认识到，只要在存储元件P和Q的状态中通过上述方式作为运算结果存储了1，则读电压VR的所述施加通过所述一个或多个存储元件或通过并联电路驱动电流脉冲。于是，读电压VR的施加将存储元件P和Q中的至少一个从状态1转变到状态ON。根据本发明的构造，存储元件由此变为低欧姆的，并且可良好探测的读电流流动。而如果在存储元件P和Q的状态中作为运算结果储存了0，也即两个存储元件处于状态0，则读电压VR的施加在此不改变什么。两个存储元件保持高欧姆的。高读电流停止。
如果所执行的逻辑运算的真值基于由此所读出的状态而已经确定，则仅仅给一个存储元件P或Q施加读电压VR是足够的。于是，可以节省用于读第二存储元件的工作循环。如果例如在上述例子中在装置中储存运算“K或L”的真值，其方式是，将存储元件P转换到状态1，则在读具有其读电压VR的存储元件P之后已经清楚的是，运算的真值是1。存储元件Q根本不必再被读，因为其状态在结果上不再改变什么。而如果所执行的逻辑运算的真值在读第一存储元件之后还不确定，也即在上述例子中存储元件P处于状态0，则第二存储元件（这里为Q）也必须被读。
对给存储元件中的至少一个施加读电压VR可替代地或也以组合的方式，在本发明的另一特别有利的扩展方案中，分析电流的时间曲线用于确定逻辑运算的真值，其中所述电流在给存储元件P和Q的极施加变量K和L的电压电平时通过所述装置来驱动。在用于运行存储元件、堆叠或存储矩阵的方法的描述中，已经明确，对存储元件的转换使所述存储元件在短时间间隔置于状态ON并且因此在该时间间隔期间通过存储元件驱动电流脉冲。现在通过在给存储元件P和Q的极施加变量K和L的电压电平时期待地望着等候这样的脉冲，可以有利地识别出，所述装置中的至少一个存储元件是否已被转换。
在运算“K或L”的上述例子中，如果K的真值等于1，则存储元件P被转换到状态1。如果L的真值等于1，则存储元件Q被转换到状态1。如果在向P施加K或向Q施加L时显示在通过所述装置驱动的电流中的电流脉冲，则这提供信息：存储元件P和Q中的至少一个已经被转换，也即运算的真值等于1。
该扩展方案的优点在于，不仅用于读电压VR的单独的电压源而且用于从所述装置中读出结果的工作循环是非必需的。该结果以电流脉冲的形式直接在其从所述装置中产生时得出来并且可以进一步被处理，例如用于计算在加法器中所组成的逻辑函数。该结果仍然还被存储在装置中并且可以通过向两个存储单元P和Q的并联电路施加读电压VR而从所述装置中再一次提取。
在本发明的特别有利的扩展方案中，按照涉及存储元件的权利要求之一所述的根据本发明的存储元件P和Q被选择。根据本发明的存储元件在所述方法方面提供决定性优点，即当且仅当所述存储元件通过读电压VR从状态1被转变到状态ON时，所述存储元件才是低欧姆的。所述存储元件否则是高欧姆的，使得寄生泄漏电流有利地被避免。如果利用所述方法应该分析较复杂的逻辑表达式，则这尤其是重要的。如果对此例如在矩阵中布置许多存储元件，则按照现有技术在该矩阵中在两个任意的控制点存在用于泄漏电流的多个路径，其也还依赖于，在矩阵中存储哪些位模式。根据本发明的存储元件的使用消除所述泄漏电流并且就这方面来说导致，所述方法提供可靠的真值。
在本发明的特别有利的扩展方案中，由存储元件P和Q组成的根据本发明的堆叠和/或根据本发明的存储矩阵被选择为由存储元件组成的装置。已经认识到，对存储元件、对堆叠或对存储矩阵本身不必改变什么来从用于固定预先给定的数据的存储器到用于逻辑运算的真值的存储器使其功能升值。仅改变给存储元件施加信号的方式。
因此，可以在运行时间根据不同的应用目的而重新配置同一硬件。在运算器和微处理器的存储器之间迄今严格的分离和从而还有通过在运算器和存储器之间的连接系统在原理上限制计算速度（“冯·诺伊曼瓶颈（Von Neumann Bottleneck）”）由此被取消。此外，通过存储矩阵的适当布线可以执行大规模并行逻辑运算和从而执行计算运算，由此其他速度增益是可能的。
如果使用所述方法用以将存储矩阵的职能完全或部分地变成微处理器，使得由此实现微处理器，其中大量存在的功能元件无晶体管并且需要仅几个少量晶体管用于外围控制。按照迄今的现有技术，微处理器包含几百万个晶体管，所述晶体管在芯片上需要非常多的空间。此外，由不同掺杂的半导体组成的晶体管可以比根据本发明的存储元件昂贵得多地来制造。
根据本发明的存储元件的小得多的泄漏电流和相应较小的功率损耗使包括由存储元件组成的堆叠的三维存储矩阵是实用的。这样的存储矩阵的大小的限制因子是从该矩阵中心的散热。因为根据本发明的存储元件产生较少热量，所以矩阵可以明显较大。如果现在在使用用于确定逻辑运算的真值的根据本发明的方法的情况下将这样的矩阵的职能完全地或部分地变成微处理器，则初次可以提供以下微处理器，其在高度方面的扩展与其在层面方面的扩展变得可比较。在此，持续地存在对在三维矩阵内的每个区域的自由选择的存取。
在本发明的特别有利的扩展方案中，具有不同极性的存储元件P和Q分别被接在变量K的电压电平和变量L的电流电平之间。在该扩展方案中，实现变量K和L的异或运算（XOR）。
如果变量K和L具有相同的真值，则电压既不在存储元件P上也不在存储元件Q上下降。两个存储元件保持在状态0，在所述状态中所述存储元件一开始就被初始化。现在如果对两个存储元件P和Q或存储元件的并联电路施加读电压VR，则两个存储元件保持高欧姆的，并且仅非常小的电流流经并联电路。而如果变量K和L具有不同的真值，则相应电压电平之差一次施加在存储元件P和一次以相反的符号施加在存储元件Q。于是两个存储元件之一被切换到状态1。现在如果施加读电压VR，则将该存储元件从状态1切换到状态ON。该存储元件因此构成用于通过读电压VR驱动的电流的低欧姆路径。可良好探测的读电流流经该存储元件或流经两个存储元件P和Q的并联电路。对此可替代地或也以组合的方式，在同时施加K和L的电压电平时，流经所述装置的电流的时间曲线可以被分析。如果在这方面显示短电流脉冲，则存储单元P和Q之一被转换到了状态1，并且XOR运算的真值是1。如果不显示这样的电流脉冲，则两个单元中没有一个被转换，并且真值是0。
变量K的真值可以被反相成“非K”，其方式是执行与作为变量L的真值的1的XOR运算。因此，最后也可以实现运算“K与L”，其方式是，将另一初始化到0的存储元件接在变量L的电压电平与“非K”的电压电平之间。只有当两个电压电平不同时，也即不仅K而且L具有真值1时，另一存储元件才从状态0被切换到状态1。可以通过施加读电压VR将其从该状态切换到状态ON，接着可良好探测的读电流流动。
可以由这里所示的运算或、与、非和XOR和从而也可以实现的通用NOR门电路组成每个任意的逻辑电路，例如用于使三个真值相加的全加器。
XOR运算例如可以在用于消息技术的卷积编码器中、在密码编码器和双轨解码器中被使用。
附图说明
下面根据附图来更详细地阐述本发明的主题，而不由此限制本发明的主题。其中：
图1示出两个存储单元A和B的电流电压特性曲线（部分图a和b）以及根据本发明的存储元件的由所述存储单元A和B组成的实施形式的电流电压特性曲线（部分图c），
图2示出具有存储元件的相应响应的电压脉冲的时间曲线，所述电压脉冲为了写和读而被施加到在图1c中所示的存储元件，
图3示出在存储单元A和B的特征参量中10%的差异对写和读电压的可用频带宽度的作用，
图4示出根据本发明的存储元件的实施例，其中通过另一与存储单元A和B串联的电阻R使电流电压特性曲线对称，
图5示出根据本发明的存储矩阵的实施例，
图6示出在按照现有技术的存储矩阵（部分图a）和根据本发明的存储矩阵（部分图b）之间在存储矩阵中对于读出0和读出1之间的预先给定的信号偏移而言最大可能数量的存储元件的比较，
图7示出用于确定逻辑或运算的真值的本发明方法的实施例：初始化（部分图a）、存储真值（部分图b）、读出真值（部分图c），
图8示出用于确定逻辑或运算的真值的本发明方法的实施例，其中使用存储元件的根据本发明的堆叠：初始化（部分图a）、存储真值（部分图b）、读出真值（部分图c），
图9示出用于确定逻辑XOR运算的真值的本发明方法的实施例，所述方法使用根据本发明的存储矩阵：初始化（部分图a）、存储真值（部分图b）、读出真值（部分图c），
图10示出用于确定逻辑XOR运算的真值的本发明方法的实施例，所述方法使用存储元件的根据本发明的堆叠：初始化（部分图a）、存储真值（部分图b）、读出真值（部分图c），
图11以透视图示出根据本发明的电阻性工作存储器（RRAM）的实施例，
图12示出存储矩阵中寄生电流的问题的说明，
图13示出2/3电压方案的实施例，所述2/3电压方案防止在写时未被寻址的存储元件的影响，
图14示出根据本发明的存储矩阵的所测量的I-V特性曲线，
图15示出存储矩阵中的存储元件所遭受的电压脉冲的示例性序列和通过所述存储元件驱动的电流。分别不仅针对被寻址的存储元件而且针对未被寻址的存储元件示出电压和电流。
具体实施方式
图1a和1b以任意单位示出两个相同存储单元A和B的电流（I）电压（V）特性曲线以及相应的电路图，其中获得相应的特性曲线。关于所施加的电压Vin，存储单元B的极化相对于存储单元A相反。存储单元A和B被设计为双极切换式的。在存储单元A和B上下降的电压VA或VB分别与所施加的电压Vin相同。
存储单元A的在图1a中所示的I-V特性曲线从具有高电阻的状态A0出发（a）。如果在存储单元A处下降的电压达到正的切换阈，这里为1(b)，则将存储单元A置于状态A1，并且其电阻降低。导电性跳跃式增加，并且I-V特性曲线的斜率在现在接着的电压变化的情况下增加（c）。这不仅当电压继续被升高时、而且当电压再次下降到正切换阈之下或者甚至在穿过原点时变换符号时适用。当电压达到负切换阈，这里为-1(d)时，存储单元A才被置回到状态A0。I-V特性曲线的斜率对于电压V的其他变化跳跃式地再次采取初始值，而不取决于所述变化是在负方向还是正方向上进行（e）。
相反极化的存储单元B的在图1b中所示的I-V特性曲线从均具有低电阻的状态B1出发。特性曲线的斜率是高的（a）。如果达到正切换阈，这里为1(b)，则将存储单元B切换到状态B0。电阻增加。I-V特性曲线的斜率对于电压V的接着的变化跳跃式下降，而不取决于，电压是否继续被增加或降低（c）。即使电压V在穿过原点时变化符号，该较小的斜率也保持。当达到负切换阈，这里为-1(d)时，存储单元B才被切换回到状态B1。电阻减小，I-V特性曲线的斜率跳跃式增加，而不取决于，电压V接下来是在负V轴方向上还是在正V轴方向上被改变。
图1c示出根据本发明的存储元件的实施例的I-V特性曲线。该存储元件包括相同的、反串联的电阻性存储单元，其性能利用所述的描述作为图1a和1b中的单个单元得以研究。图1c也示出所述的电路图，其中获得所示的特性曲线。所施加的电压Vin通过存储元件作为分压器的根据本发明的扩展方案现在被划分成两个在存储单元A和B上下降的电压VA和VB。在此，在具有较高电阻的存储单元上下降较大的电压。
特性曲线在状态组合A0和B1时、也即在存储元件的状态1（a）开始。在对应于最小所需要的读电压的第一正切换阈、这里为1(b)时，存储单元A被切换到状态A1。因为现在两个存储单元具有小电阻，所以串联电路的总电阻跳跃式地减小并且I-V特性曲线的斜率增加用于电压V的继续升高（c）。存储单元A到状态A1的转换相对于存储单元B到状态B0的转换是优选的，因为存储单元A在状态A0具有较高的电阻并且因此在分压器中所施加的电压Vin的最大部分在存储单元A上下降。当电压V达到对应于最小所需要的写电压V0的第二正切换阈，这里为2(d)时，存储单元B才被切换到状态B0。串联电路的总电阻现在再次是高的，并且I-V特性曲线的斜率对于电压V的未来变化再次跳跃式地减小（e）。存储元件处于状态0。类似地有两个负切换阈。在对应于在负轴上最小所需要的读电压VR的第一负切换阈，这里为-1(f)的时，存储单元B被切换回状态B1。该转换相对于存储单元A到状态A0的转换是优选的，因为存储单元B在状态B0具有较大的电阻并且在分压器中所施加的电压Vin的最大部分在存储单元B上下降。因此现在两个存储单元再次具有小电阻，所以总电阻减小；导电性和从而I-V特性曲线的斜率跳跃式地升高（g）。在对应于最小所需要的写电压V1的第二负切换阈（这里为-2）的时，存储单元A被切换到状态A0（h）。串联电路的总电阻增加，导电性和从而I-V特性曲线的斜率跳跃式地减小（i）。存储元件总之返回到状态1。
在两个正切换阈之间、或者在两个负切换阈之间的区域分别构成读取窗（“read window”）。可以以该区域中的电压读存储元件。实际上，读取窗一般不完全地被充分利用，而是对于上限和下限分别遵循大约10%的安全间距，以便在由许多标称相同存储元件组成的矩阵中考虑切换阈的可能差异。
图2对于在图1b中所示的根据本发明的存储元件的实施例示出不同操作的脉冲的时间曲线以及流经存储元件的电流的由此得出的时间曲线。在图2的下边缘处分别说明，存储元件在什么时间处于什么状态。
从状态0出发，首先给出具有读电压VR（这里为1）的脉冲。因为状态0以状态组合A1和B0被编码，所以该脉冲对存储单元的配置不改变什么。因此，该脉冲也不导致电流变化。0被读出。
接着，给出具有写电压V1（这里为-2.5）的脉冲。在此，存储单元A被切换到状态A0，并且存储单元B被切换到状态B1。这以通过存储元件的电流的短尖峰示出。在转换结束之后，存储元件处于状态1，并且电流再次采取初始值。尖峰提供以下信息，即存储元件在写之前处于状态0并且到状态1的转换成功。
具有读电压VR（c）的接着给出的脉冲将存储单元A切换到状态A1。因为现在两个存储单元处于小电阻状态，所以可良好探测的读电流在脉冲的持续时间流动（状态“ON”）。1被读出。
因为存储元件通过读出而离开状态1，所以该状态1接着通过具有写电压V1（d）的重新的脉冲被写回到存储元件中。重新显示电流中的短尖峰，因为存储单元A从状态A1被切换回到状态A0。
接着，施加具有写电压V0（这里为+2.5）的脉冲。与写1类似地，在从A0向A1和从B1向B0转换期间显示电流中的短尖峰（具有相反的极性）。
具有读电压VR（f）的接着的脉冲对存储单元A和B的配置不改变什么并且因此也不导致通过存储元件的电流变化。0被读出。
图3说明最坏情况估计，其中在各个存储单元的切换电压和电阻值方面的波动宽度是可忍受的。这尤其是对于由非常多的标称相同存储元件组成的存储矩阵是有关的。
在图3中，在图1b中所示的实施例的I-V特性曲线的片段中绘出，在存储单元A和B的切换电压和电阻值方面直至10%的差异如何蔓延到存储元件的第一和第二正切换阈以及毁坏阈的差异。对以下区域进行标记，在所述区域中，第一正切换阈（a）、第二正切换阈（b）和毁坏阈（c）由于在存储单元的参数中10%的所采取的差异而分别可能有差异。在V轴下分别说明窗，所述窗在考虑对于最高允许的、施加在未被寻址的存储元件上的电压（d）、读电压VR（e）以及写电压V0（f）的所述差异的情况下保持不变。因为对于所有三个参数足够大的和不重叠的窗保持不变，所以各个存储单元的特征参量中直至10%的差异完全是可容忍的。
在图4中概述了具有另一电阻R的根据本发明的存储元件的实施例，所述另一电阻与存储单元A和B串联。包括切换阈在内的I-V特性曲线对应于在图1c中所示的特性曲线。即使存储单元A和B的特性曲线不同于在图1a和1b中所示的那样不关于原点对称，也可以通过根据本发明所设置的另一电阻为存储元件整体上仍获得关于原点对称的特性区域。分压器中的另一电阻R通过在其上下降的电压VR引起，在状态组合A1和B1中相同的电压VA和VB在存储单元A和B上下降。在该实施例中，R的电阻值为在状态A1和B1中存储单元A和B的电阻值的七倍。
特性区域关于原点越对称，用于读电压VR的读取窗越大。
在图5中概述了根据本发明的存储矩阵的实施例。该存储矩阵不包含有源开关元件，所述开关元件可以与通过字线W或位线B上的电流无关地被控制。字线W垂直走向，位线B水平走向。在字线W和位线B之间分别接入根据本发明的存储元件S。可以由列解码器CD给每个字线W经由分配给其的晶体管TC施加电压。可以由行解码器RD给每个位线B经由分配给其的晶体管TR施加电压。每个位线B经由上拉电阻SR与供应电压VDD相连接。只要经由给其分配的晶体管TR给位线B施加电压，该晶体管同时也建立该位线B和电压测量设备M之间的连接，所述电压测量设备提供输出电压Vout。
在给定时间，总是仅一个字线W和一个位线B通过解码器CD和RD控制。因此，恰好接在该字线W和该位线B之间存储元件S被寻址。向字线W和位线B施加的电压在此如此被选择，使得总之在被寻址的存储元件S上施加读电压VR。如果该存储元件S处于状态0，则仅向所控制的位线B施加的电压引起通过该位线B的传感器电阻SR的电流流动和从而引起在该传感器电阻SR处的电压降。而如果存储元件Ｓ处于状态１，则该存储元件通过读电压VR总之被置于具有低电阻的状态ON。因此流经存储元件的读电流引起在分配给位线B的传感器电阻SR处的附加电压降，该附加电压降由电压测量设备M记录。
但是完全也可以同时控制多个或甚至所有字线或位线。由此可以将信息成块地转移到存储矩阵内或从所述存储矩阵转移出，这提高数据吞吐量。
通过未被寻址的存储元件S的寄生电流通过存储元件的根据本发明的扩展方案有利地被最小化。但是，可能不完全使所述寄生电流消失。每个寄生电流同样经由传感器电阻SR流动并且因此提供对在该传感器电阻上的电压降的附加份额，所述附加份额由电压测量设备M记录。因此，存在有限数量的存储元件，自该有限数量起，电压测量设备M在从被寻址的存储元件S读出0或1时记录的电压不再能够被可靠地相互区别。
在图6a中对于具有按照现有技术的仅由一个存储单元组成的电阻性存储单元的存储矩阵和在图6b中对于根据本发明的存储矩阵分别根据存储矩阵中存储元件的数量n绘制出在读出0和在读出1时由电压测量设备M所记录的电压Vout之间的电压偏移与存储矩阵的运行电压之比。对于在技术上可靠地读取需要何种比和存储矩阵应该具有何种最大数量存储元件，以便正好仍满足该要求，取决于如何昂贵地实施电压测量设备M。
即使仅要求运行电压的10%的电压偏移，这在当前现有技术的情况下在模拟电子技术中不再是大的挑战，按照现有技术的存储矩阵已经在仅8个存储元件的大小时就触及在图6a和6b中作为点线所示的该极限。而在根据本发明的存储矩阵中电压偏移在100000个现有存储元件的情况下也仍远处于10%的阈之上。因此，根据本发明的存储矩阵向对数据处理有关的尺寸进军。
如果存储元件典型地在高电阻的状态中具有电阻值和在低电阻的状态中具有电阻值，则对于由512 x 512个存储元件组成的存储矩阵而言可以获得供应电压的86.7%的电压偏移。
图7说明用于确定逻辑运算的真值的本发明方法的实施例。使用由两个根据本发明的存储元件P和Q组成的装置。存储元件P具有极P1和P2，其对于布线是可通达的。存储元件Q具有极Q1和Q2。存储元件P和Q的每一个的着色说明存储元件所处于的状态。暗着色对应于状态0，亮着色对应于状态1，并且具有阴影线的亮着色对应于状态ON。
极P1和P2或Q1和Q2的分配在不限制一般性的情况下如此被选择，使得写电压V0将存储元件P从状态1切换到状态0，所述写电压V0相对于在极P2处的电位提高在极P1处的电位。类似地，写电压V0将存储元件Q从状态1切换到状态0，所述写电压V0相对于在极Q2处的电位提高在极Q1处的电位。
图7a说明如何初始化装置。两个存储元件P和Q分别被初始化到状态0，其方式是，使其极P1和Q1处于电位V以及使其极P2和Q2处于地电位GND。因此，在极P1和Q1处的电位相对于在极P2和Q2处的电位提高。具有该极性的电位差将两个存储单元P和Q切换到状态0。
图7b示出接下来如何在装置中存储两个变量K和L的逻辑运算的真值。K在该例子中具有真值0，其中电位V作为电压电平被分配给所述真值0。L具有真值1，其中地电位GND作为电压电平被分配给所述真值1。在极P2和Q2处施加电位V。在存储元件P上无电压下降，因为在两个极处P1和P2处施加相同的电位。存储元件P保持在状态0。而在存储元件Q上，从Q2向Q1对地的写电压V下降。存储元件Q由此被转换到状态1。在存储元件P和Q的现在存在的状态0或1中，体现运算“K或L”的真值1。
图7c示出，如何接着从装置中读出该真值。相对于处于地电位GND的极P2和Q2，向极P1和Q1施加读电压VR。该读电压VR因此处于存储元件P和Q的正读取窗之内（参见图1c）。这对处于状态0的存储元件P的状态不改变什么。而处于状态1的存储元件Q被转换到状态ON。可良好探测的读电流流经存储元件Q和从而流经并联电路。该读电流表明，在装置中所存储的真值是1。
图8示出另一实施例，其中逻辑运算“K或L”的真值被确定。与在图7中所示的实施例的区别在于，在两个并列布置的存储元件P和Q的位置处使用正是这些存储元件P和Q的根据本发明的堆叠。也在图7中所使用的附图标记表示与相应的在图7中所示的部分起相同作用的部分。
在图8a中示出如何初始化两个存储元件P和Q。为此向极1和Q1施加电位V。极P2和Q2经由点接触O连接，所述电接触被施加有地电位GND。电压V不仅在存储元件P上而且在存储元件Q上下降，更确切地说，从P1向P2或从Q1向Q2。因此，所述电压作为写电压V0不仅作用于存储元件P而且作用于存储元件Q。两个存储元件P和Q因此被初始化到状态0。
图8b示出，在该实施例中如何确定运算“K或L”的真值。K在该例子中具有真值1，其中地电位GND作为电压电平被分配给所述真值1。L具有真值0，其中电位V作为电压电平被分配给所述真值0。从P2向P1电压V在存储元件P上下降，使得该存储元件被转换到状态1。在存储元件Q上无电压下降。其状态不变地保持在0。在存储元件P和Q的现在存在的状态1或0中体现运算“K或L”的真值1。
图8c示出，如何从所述装置中读出该结果。给两个存储元件P和Q施加读电压VR，所述读电压处于存储元件P和Q的正读取窗内（参见图1c）。此外，向接触O施加地电位GND，其中存储元件P和Q经由所述接触O相互连接。因此，极P2和Q2处在地电位GND。而极P1和Q1被置于电位VR。从P1向P2的电压降VR使被转换到状态1的存储元件P处于状态ON并且使该存储元件是低欧姆的。可良好探测的读电流流经该存储元件。该读电流经由对地连接的电阻RPD引起电压降，该电压降可以利用所画入的运算放大器探测。
图9示出用于确定两个变量K和L的逻辑运算的真值的根据本发明的方法的实施例，所述方法使用根据本发明的存储矩阵作为由存储元件组成的装置。存储矩阵包括两个字线Word1和Word2以及位线Bit1和Bit2，所述位线与字线交叉。交叉的字线和位线在交叉点通过四个根据本发明的存储元件P、Q、R和S相互连接。
在图9a中示出，所有四个存储元件P、Q、R和S如何被初始化到状态0。向两个字线施加作为写电压V0作用于所有四个存储元件的电压V，而两个位线与地电位相连接。
图9b示出，如何在存储矩阵中存储运算“K XOR L”的真值。K在该例子中具有真值1，其中电压V作为电压电平被分配给所述真值1。L具有真值0，其中地电位（GND）作为电压电平被分配给所述真值0。现在给字线Word1和位线Bit2施加K（V）的电压电平，所述电压电平因此施加在存储元件P的极P1和存储元件Q的极Q2处。给字线Word2和位线Bit1施加L（GND）的电压电平，所述电压电平因此施加在存储元件P的极P2和存储元件Q的极Q1处。
在存储元件P上从P1向P2的电压降V与事先在初始化时的电压降相同。该电压降因此作为写电压V0作用于存储元件P。存储元件P的状态因此不变地保持为0。而给存储元件Q施加Q2向Q1的相反极化的电压降。该电压降作为写电压V1作用于存储元件Q。存储元件Q因此被转换到状态1。在存储元件P和Q的现在存在的状态0或1中体现运算“K XOR L”的真值1。
图9c示出，如何从存储矩阵中读出该真值。给两个字线施加读电压VR。所述读电压处于存储元件P和Q的正读取窗内。该读电压VR将处于状态1的存储元件Q继续切换到状态ON。存储元件Q因此变为低欧姆的。
从两个位线流经对地电阻RPD的电流在该电阻处引起电压降，所述电压降利用所画入的运算放大器测量。对于电流存在通过处于状态ON的存储元件Q的低欧姆路径。因此，可良好探测的读电流流动，所述读电流显示真值1。
存储元件R和S在该例子中不具有作用。当在矩阵中存储真值“K XOR L”时，在存储元件R的两个极处施加L，在存储元件S的两个极处施加K。在初始化到0之后，存储元件R和S因此不再亲身经历电压降，所述电压降对于转换到状态1可能是足够的。但是现在如果代替K向字线Word1施加L并且代替L向字线Word2施加K，或者代替地，代替L向位线Bit1施加K并且代替K向位线Bit2施加L，则存储元件P和Q不起作用，并且由存储元件R和S承担对真值的存储。这可以被利用，用以在存储元件之一P或Q故障时利用剩余的存储元件R和S继续工作。
图10示出用于确定逻辑运算“K XOR L”的真值的另一实施例。类似于在图8中所示的实施例，该实施例使用两个存储元件P和Q的本发明堆叠作为装置。
图10a示出，如何将两个存储元件P和Q初始化成状态0。给电接触O施加地电位（GND），所述电接触将存储元件P的电极P2与存储元件Q 的电极Q1相连接。现在使P1处于电位V，并且使Q2处于电位-V。因此，不仅在存储单元P中而且在存储单元Q中，电位从极P2或Q2向接触P1或Q1升高数值V。这作为写电压V0作用于两个存储元件P和Q，所述写电压将两个存储元件初始化成状态0。
图10b示出，如何在堆叠中存储运算“K XOR L”的真值。分别给P1和Q2施加变量K的电压电平。K在该例子中具有真值1，其中电压V作为电压电平被分配给真值1。给接触O施加变量Ｌ的电压电平。Ｌ在该例子中具有真值０，其中地电位（GND）作为电压电平被分配给所述真值0。
从P1向P2，电位如也在初始化是那样升高数值V。因此，写电压V0一如既往地作用于存储元件P，使得P保持在状态0。在存储元件Q上，在数值上相等、但是相反极化的电压下降。现在电位从Q1向Q2升高数值V。这等于是从Q2向Q1相同数值的电压降并且因此作为写电压V1作用于存储元件Q。Q被转换到状态1。运算“K XOR L”的真值1在存储元件P和Q的现在存在的状态0或1中被编码。
图10c示出，如何从堆叠中读出该真值。给存储元件P施加从P2向P1数值为VR的电压升。这对以下不改变什么，即P处于状态0。通过向Q2施加-VR来给存储元件Q施加从Q2向Q1数值为VR的电压升。因为存储元件Q处于状态1，所以所述存储元件Q被继续切换到状态ON并且因此是低欧姆的。因此可良好探测的读电流流经存储元件Q，所述读电流可以经由在对地电阻RPD处引起的电压降利用运算放大器测量。读电流体现运算的所读出的真值1。
电压电平到变量K和L的真值的分配在图9和10中相对于图7和8被交换。在图7和8中，电位V被分配给真值0，地电位GND被分配给真值1。这有利地导致，仅必须利用正电压和从而也仅必须利用正电压源工作。
图11以透视图的方式示出根据本发明的电阻性工作存储器（RRAM）的实施例。工作存储器10包含具有交叉的字线和位线的根据本发明的存储矩阵12。字线14是条状的并且彼此以有规则的间隔在图11中未画入的衬底上被制造。同样条状的位线16彼此以有规则的间隔在第二层面中被制造，所述第二层面与字线所位于的第一层面处于预先给定的间隔。在处于字线14和位线16之间的交叉点处的存储元件22中，字线14分别是第一电极18，并且位线分别是第二电极20。存储元件22中的每一个均包含由其电极18和20之间的层26、28和30组成的堆叠。
在本发明的一种实施形式中，第一电极18是惰性的（例如铂）。第一电极18上的第一层26是第一层有源材料（例如硒化锗GeSe）。第一层26上的第二层28是电化学活性电极（例如铜）。第二层28上的第三层30是第二层有源材料（例如由硒化锗GeSe组成的另一层）。第三层上的第二电极20再次是惰性电极（例如铂）。
在本发明的另一实施形式中，设置另一层序列。第一电极18是电化学活性电极（例如铜）。第一电极18上的第一层26是第一层有源材料（硒化锗）。第一层26上的第二层28是惰性电极（例如铂）。第二层28上的第三层30是第二层有源材料（例如硒化锗）。第三层上的第二电极20是电化学活性电极（例如铜）。
在两个实施形式中，电阻性存储元件22中的层堆叠在等效电路图中可以被看作串联电路，所述串联电路包括至少两个功能相同的存储单元34、36，如图1c中右边所示。所述两个电阻性存储单元34和36串联，但是彼此电反并联地取向。所述存储单元反并联地接线。第一存储单元34包括第一电极18、第一层26和第二层28。第二存储单元36包括第二层28、第三层30和第二电极20。每个存储元件22均是无源双极切换式电阻性存储元件38，其除了存储单元之外不包含其他有源开关元件。
在给每个存储元件22根据不施加电压或在给每个存储元件施加写电压的每种情况上，所述每个存储元件22均处于高电阻状态。
存储矩阵优选地作为由CMOS技术和纳米电子技术组成的混合解决方案来实现。为此，纳米电子存储矩阵被放在CMOS逻辑电路上。这涉及面积消耗和可定标性（Skalierbarkeit），因此具有交叉的字线和位线的无源存储矩阵式实现纳米电子存储器的最有效的可能性。字线14和位线16的每个交叉点24构成具有最小单元大小4F2的存储元件22，其中F是最小特征参量。除了存储单元本身以外缺乏有源开关元件使存储矩阵完全无源。
图12说明无源存储矩阵中寄生电流的问题，该问题给出了本发明的动机。每个字线14仅经由唯一的电阻性存储元件22直接与每个字线16连接。但是在存储矩阵内部，所述字线和所述位线通过不同的寄生电流路径58、60连接，所述寄生电流路径分别包含至少一个另外的字线和/或位线和大量其他电阻性存储元件。在按照现有技术的存储元件的情况下，在被寻址的存储元件的状态0和1之间的在施加读电压VR时可获得的电压偏移随着存储矩阵大小的增加而快速下降并且强烈依赖于写入存储矩阵中的位模式。在最坏情况情景中，已经在仅具有8x8存储元件的阵列中，电压偏移恰好曾为供应电压的10%。低电压偏移和位模式依赖性要求大的放大器用于探测所述电压偏移，将存储矩阵的应用领域限制到小数量的存储元件并且同样限制存取时间。通过不仅在读时而且在写时出现的寄生电流路径引起的静态损耗功率是附加的问题。
图13示出2/3电压方案的实施例，所述2/3电压方案在将信息写到存储矩阵的存储元件22中时防止影响未被寻址的存储元件。全写电压Vwr仅在被寻址的存储元件上下降。在所有其他存储元件上的电压降被限制为1/3Vwr。
图14示出根据本发明的存储元件的I-V特性曲线。所述特性曲线可与图1c中的特性曲线相比较。但是与图1c不同，不是理想存储元件的所计算的特性曲线，而是由硒化锗组成的实际实现的存储元件的所测量的特性曲线。
在测量开始时（区域C1），存储元件的存储单元A处于状态A0，并且存储单元B处于状态B1。由于串联电路，总电阻是高的。几乎整个电压在存储元件A上下降，直至第一正切换阈Vth,1被达到和存储单元A被转换到具有小电阻的状态A1中为止。因为存储单元B保持在状态B1并且因此同样具有小电阻，所以在区域C2中存储元件的总电阻是小的。如果电压达到第二正切换阈Vth,2，则存储单元B转换到具有高电阻的状态B0。因此，在区域C3中存储元件的总电阻再次是高的。如果电压现在再次在零方向上减小，则存储单元A保持在状态A1并且存储单元B保持在状态B0（区域C4）。如果电压变为负的（区域C5），则首先也不对此改变什么。当第一负切换阈-Vth,1被达到，存储单元B才切换到状态B1，其中几乎整个电压在所述存储单元B上下降。因为存储单元A保持在状态A1，所以存储元件的总电阻变小（区域C6）。如果电压再次变负并且第二负切换阈Vth,2被达到，则存储单元A被转换到状态A0，并且存储元件的总电阻再次是搞的（区域C7和C8）。
图15示出电压脉冲的示例性序列以及由所述电压脉冲通过存储元件驱动的电流（i），其中可以给根据本发明的存储矩阵中的根据本发明的存储元件施加所述电压脉冲。还示出了通过电压脉冲在存储矩阵的未被寻址的存储元件处引起的寄生电压以及通过所述寄生电压通过未被寻址的存储元件驱动的寄生电流（ii）。在图14中，Vth,1分别是用于转换存储元件的第一存储单元A至少需要的电压的数值。Vth,1因此是读电压VR的最小值。Vth,2是用于也转换存储元件的第二存储单元B需要的电压的数值。为了总之在存储元件的状态0和1之间变换，必须分别转换两个存储单元A和B。在图14中为了转换到状态0需要写电压，并且为了转换到状态1需要写电压。
从被寻址的存储元件的状态0出发，存储元件被读（a）、被置于状态1（b），被读（c）,1再次被写入（d）,存储元件被置于状态0（e），并且最后被读（f）。在读出时，只有当存储元件事先处于状态1时，有关的读电流才流动。在未被寻址的存储元件处下降的电压太小，以至于不能转换存储元件之一A或B。因此，所有未被寻址的存储元件的状态保持不变（g）。
本发明还涉及一种用于将信息写到多个前述双极无源切换式电阻性存储元件中的方法。在该方法中执行下面的步骤：
·给单元施加第一极性的写电压脉冲，以便将所述单元转换到第一状态，和
·接着给单元施加相同但是相反设置的极性的写电压。
在此，写电压中的每一个的电压在数值上位于阈值Vth,2之上，其中需要所述阈值用于转换存储元件的两个存储单元A和B。
本发明还涉及一种用于读出信息的方法，所述信息被存储在多个双极电阻性切换式存储元件、尤其是根据本发明的双极电阻性切换式存储元件。在该方法中，执行以下步骤：
·给存储元件施加第一极性的写脉冲，所述写脉冲将存储元件切换到第一状态，和
·接着给存储元件之一施加读电压并且测量由此引起的读电流。
在此，写脉冲的电压在数值上位于阈值Vth,2之上，其中需要所述阈值用于转换存储元件的两个存储单元A和B。读电压小于Vth,2。所述读电压有利地大于Vth,1。

Claims (39)

  1. 具有至少两个存储单元A和B的反串联电路的双极切换式存储元件，所述存储单元分别具有带有较高电阻的稳定状态A0或B0和带有较低电阻的稳定状态A1或B1，具有至少
    ·为了存储所设置的第一稳定状态0，其以状态组合A1和B0被编码，和
    ·为了存储所设置的第二稳定状态1，其以状态组合A0和B1被编码，
    其中存储元件能通过施加第一写电压V0转变到状态0和通过施加具有相反符号的第二写电压V1转变到状态1，其特征在于，
    所述存储元件具有第三状态ON，所述第三状态以状态组合A1和B1被编码，并且从状态1出发通过施加在数值上小于写电压V0和V1的读电压VR而被达到，使得在施加该读电压VR时事先存在的状态0或1能根据存储元件的电阻值来识别,
    所述读电压VR在数值上高于以下阈值，该阈值对于将存储元件的存储单元之一A或B从状态A0或B0转换到状态A1或B1是需要的，而且
    只要施加所述读电压VR，就保持所述第三状态ON。
  2. 根据权利要求1所述的存储元件，其特征在于，分别由线性双极电阻性切换式材料构成存储单元A和B。
  3. 根据前述权利要求之一所述的存储元件，其特征在于，存储单元A和B中的至少一个包含二氧化硅、甲基倍半硅氧烷、甲基化-氢化倍半硅氧烷、氧化钨、硒化锗、二氧化钛和/或钛酸锶作为具有可变电阻的有源材料。
  4. 根据权利要求1-2之一所述的存储元件，其特征在于，存储单元A和B在状态A0和B0或A1和B1分别具有标称相同的电阻值。
  5. 根据权利要求1-2之一所述的存储元件，其特征在于，对存储单元A和B确定大小，使得存储单元A和B中的至少一个的电阻在从状态A0转入状态A1或从状态B0转入状态B1时以在10和108之间的因子变化。
  6. 根据权利要求5所述的存储元件，其特征在于，对存储单元A和B确定大小，使得存储单元A和B中的至少一个的电阻在从状态A0转入状态A1或从状态B0转入状态B1时以在102和106之间的因子变化。
  7. 根据权利要求6所述的存储元件，其特征在于，存储单元Ａ和Ｂ中的至少一个的电阻在从状态A0转入状态A1或从状态B0转入状态B1时以在103和105之间的因子变化。
  8. 根据权利要求1-2之一所述的存储元件，其特征在于，所述存储元件被构造为由金属的、半导电的或导电的第一氧化物电极，具有可变电阻的第一层有源材料，金属的、半导电的或导电的第二氧化物电极，具有可变电阻的另一层有源材料，和金属的、半导电的或导电的第三氧化物电极组成的堆叠。
  9. 根据权利要求8所述的存储元件，其特征在于，至少第二电极的金属与第一和/或第三电极的材料不同。
  10. 根据权利要求9所述的存储元件，其特征在于，至少第二电极的金属比第一和第三电极的金属更贵重或更不贵重。
  11. 根据权利要求8所述的存储元件，其特征在于，电极中的至少一个包含来自组                                                 多晶硅中的材料。
  12. 根据权利要求1-2之一所述的存储元件，其特征在于，存储单元中的至少一个A或Ｂ由两个电极组成，在所述电极的公共界面处构成具有改变了的载流子浓度的区作为有源材料。
  13. 根据权利要求12所述的存储元件，其特征在于，一个电极的材料是掺杂的三元金属氧化物并且另一电极的材料是金属。
  14. 根据权利要求1-2之一所述的存储元件，其特征在于，另一电阻R与存储单元A和B串联或者被引入到存储单元A和/或B中的至少一个中。
  15. 根据权利要求14所述的存储元件，其特征在于对电阻R确定大小，使得存储单元A和/或B中的至少一个的正和负切换阈在数值上彼此被平衡。
  16. 根据权利要求1-2之一所述的存储元件，其特征在于，存储单元中的至少一个包含离子导电材料作为有源材料。
  17. 根据权利要求1-2之一所述的存储元件，其特征在于，存储单元中的至少一个包含GeSe或MSQ作为有源材料。
  18. 由至少两个根据前述权利要求之一所述的存储元件P和Q组成的堆叠，其特征在于，存储元件P的极经由对于外部接线能达到的电接触O与存储元件Q的极连接。
  19. 具有大量作为印制导线所构造的字线和与所述字线交叉的位线的存储矩阵，其特征在于，在字线和位线的交叉位置处布置根据前述权利要求1-17之一所述的存储元件或根据权利要求18所述的堆叠。
  20. 根据权利要求18所述的存储矩阵，其特征在于，字线和/或位线彼此并行。
  21. 根据权利要求19所述的存储矩阵，其特征在于，每个字线和每个位线在至多一个位置处相互交叉。
  22. 根据权利要求19-21之一所述的存储矩阵，其特征在于，字线和位线在每个交叉位置处分别与至多一个存储元件或堆叠导电连接。
  23. 根据权利要求19-21之一所述的存储矩阵，其特征在于，在每个交叉位置处至多一个存储元件或堆叠被接在字线和位线之间。
  24. 根据权利要求19-21之一所述的存储矩阵，其特征在于，所述存储矩阵被构造为三维存储矩阵。
  25. 用于运行
    ·具有至少一个第一稳定状态0和第二稳定状态1的如权利要求1-17之一所述的双极切换式存储元件，所述存储元件能通过施加第一写电压V0转变到状态0和通过施加第二写电压V1转变到状态1，其中所述存储元件具有至少两个存储单元A和B的反串联电路，所述存储单元分别具有带有较高电阻的稳定状态A0或B0和带有较低电阻的稳定状态A1或B1，或者
    ·堆叠或存储矩阵，其由这样的存储元件按照权利要求18的规定或者前面的涉及存储矩阵的权利要求的规定构成，
    的方法，其特征在于，
    向至少一个存储元件施加读电压VR，所述读电压
    ·在数值上高于第一阈值，其中所述第一阈值对于将存储元件的存储单元之一A或B从状态A0或B0转换到状态A1或B1是需要的，和所述读电压
    ·在数值上小于第二阈值，其中所述第二阈值对于将存储元件的另一存储单元A或B从状态A1或B1转换到状态A0或B0是需要的，
    使得两个状态0和1在施加读电压VR时以存储元件的不同电阻值表现出来，而且
    只要施加所述读电压VR，就保持所述第三状态ON。
  26. 根据权利要求25所述的方法，其特征在于，通过向存储元件施加读电压VR所读出的信息接着重新被储存在存储元件中。
  27. 根据权利要求25所述的方法，其特征在于，在施加写电压V0和/或V1时通过存储元件、通过堆叠或通过存储矩阵驱动的电流的变化在重复的写循环时被评估为存储元件开始降级的指示符。
  28. 根据权利要求25-27之一所述的方法，其特征在于，写电压V0和/或V1和/或读电压VR分别部分地经由字线和经由位线被展示。
  29. 根据权利要求25-27之一所述的方法，其特征在于，在向一个存储元件施加写电压V0和/或V1和/或读电压VR时向至少一个另外的存储元件施加具有另外符号的电压。
  30. 用于确定两个变量K和L的逻辑运算的真值的方法，
    ·该方法在由分别具有至少一个稳定状态0和稳定状态1的至少两个存储元件P和Q组成的装置中执行，所述存储元件能分别通过施加第一写电压V0转变到状态0和通过施加第二写电压V1转变到状态1，
    ·其中变量K和L分别以两个电压电平的形式实现，所述电压电平被分配给真值0和1，
    ·其中两个电压电平的差在数值上至少与存储元件P和Q的写电压V0和V1一样大，和
    ·其中给存储元件P的两个极P1、P2中的至少一个施加变量K的电压电平和给存储元件Q的两个极Q1、Q2中的至少一个施加变量L的电压电平，
    其特征在于，
    根据权利要求1-17之一所述的存储元件被选择为存储元件P和Q。
  31. 根据权利要求30所述的方法，其特征在于，两个电压电平中的至少一个在数值上至少与存储元件P和Q的写电压V0和V1一样大。
  32. 根据权利要求30所述的方法，其特征在于，存储元件P和Q的两个状态0和1在施加读电压VR时以存储元件P和Q的不同电阻值表现出来，其中所述读电压在数值上小于写电压V0和V1。
  33. 根据权利要求30所述的方法，其特征在于，给存储元件中的至少一个P或Q施加其读电压VR。
  34. 根据权利要求30所述的方法，其特征在于，在给存储元件P和Q的极施加变量K和L的电压电平之后，给存储元件P和Q的并联电路施加以下电压，该电压作为读电压VR作用于两个存储元件P和Q。
  35. 根据权利要求30所述的方法，其特征在于，在给存储元件P和Q的极施加变量K和L的电压电平时通过所述装置驱动的电流的时间曲线被分析用于确定逻辑运算的真值。
  36. 根据权利要求30所述的方法，其特征在于，具有标称相同的写电压V0、V1和读电压VR的存储元件P和Q被选择。
  37. 根据权利要求30所述的方法，其特征在于，根据权利要求18所述的由存储元件P和Q组成的堆叠和/或根据前述涉及存储矩阵的权利要求之一所述的存储矩阵被选择为由存储元件组成的装置。
  38. 根据权利要求30所述的方法，其特征在于，具有不同极性的存储元件P和Q分别被接在变量K的电压电平和变量L的电压电平之间。
  39. 根据权利要求30所述的方法，其特征在于，在给两个存储元件P和Q施加变量K和L的电压电平之前，将所述两个存储元件P和Q初始化到定义的状态。
CN201080023633.4A 2009-05-29 2010-05-08 存储元件、堆叠、存储矩阵和用于运行的方法 Active CN102449702B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
DE200910023153 DE102009023153B4 (de) 2009-05-29 2009-05-29 Speicherelement, Speichermatrix und Verfahren zum Betreiben
EP09007199.4 2009-05-29
DE102009023153.6 2009-05-29
EP09007199 2009-05-29
PCT/EP2009/006015 WO2010136056A1 (en) 2009-05-29 2009-08-19 Resistive storage cell, crossbar array circuit, resistive random access memory device and read-out-method
EPPCT/EP2009/006015 2009-08-19
DE102009056740.2 2009-12-04
DE200910056740 DE102009056740A1 (de) 2009-12-04 2009-12-04 Speicherelement, Stapelung, Speichermatrix und Verfahren zum Betreiben
PCT/DE2010/000514 WO2010136007A2 (de) 2009-05-29 2010-05-08 Speicherelement, stapelung, speichermatrix und verfahren zum betreiben

Publications (2)

Publication Number Publication Date
CN102449702A CN102449702A (zh) 2012-05-09
CN102449702B true CN102449702B (zh) 2015-05-20

Family

ID=43223140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080023633.4A Active CN102449702B (zh) 2009-05-29 2010-05-08 存储元件、堆叠、存储矩阵和用于运行的方法

Country Status (6)

Country Link
US (2) US8587988B2 (zh)
EP (2) EP2436011B1 (zh)
JP (1) JP5551769B2 (zh)
KR (1) KR101725361B1 (zh)
CN (1) CN102449702B (zh)
WO (1) WO2010136007A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2436011B1 (de) * 2009-05-29 2017-11-22 Forschungszentrum Jülich GmbH Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
US9792985B2 (en) * 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
WO2013088240A1 (en) * 2011-12-13 2013-06-20 Sony Corporation Memory device
DE102013200615A1 (de) * 2013-01-16 2014-07-17 Helmholtz-Zentrum Dresden - Rossendorf E.V. Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung
EP2917946B1 (de) 2013-01-16 2018-08-29 Helmholtz-Zentrum Dresden - Rossendorf e.V. Verfahren und schaltkreis-anordnung zum verschlüsseln und entschlüsseln einer bitfolge
DE102013020517B4 (de) * 2013-12-11 2015-06-25 Forschungszentrum Jülich GmbH Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
US9336872B2 (en) * 2014-03-11 2016-05-10 Everspin Technologies, Inc. Nonvolatile logic and security circuits
CN105761750B (zh) * 2016-02-04 2018-10-09 华中科技大学 一种基于忆阻器的多值逻辑器件及操作方法
US10516398B2 (en) * 2016-05-24 2019-12-24 Technion Research & Development Foundation Limited Logic design with unipolar memristors
CN106128503B (zh) * 2016-06-20 2019-07-16 北京大学 基于忆阻器的运算存储阵列设备及其操作方法
CN106158017B (zh) * 2016-06-20 2019-05-17 北京大学 阻变运算存储设备
WO2018063093A1 (en) * 2016-09-29 2018-04-05 Nanyang Technological University Memory device, method of forming the same, method for controlling the same and memory array
JP2018163723A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 メモリデバイス及びメモリシステム
WO2018193338A1 (en) 2017-04-20 2018-10-25 King Abdullah University Of Science And Technology Stochastic memristor logic devices
KR102657583B1 (ko) 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892902A (zh) * 2005-07-08 2007-01-10 索尼株式会社 存储器件和半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783579B2 (ja) * 1989-03-01 1998-08-06 株式会社東芝 半導体装置
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US7675766B2 (en) 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
JP4367281B2 (ja) 2004-08-03 2009-11-18 ソニー株式会社 演算回路
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
JP4475098B2 (ja) * 2004-11-02 2010-06-09 ソニー株式会社 記憶素子及びその駆動方法
JP4483540B2 (ja) * 2004-11-16 2010-06-16 ソニー株式会社 記憶装置
JP4088324B1 (ja) 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
KR100881292B1 (ko) 2007-01-23 2009-02-04 삼성전자주식회사 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법
KR100890641B1 (ko) * 2007-05-01 2009-03-27 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
WO2009041041A1 (ja) * 2007-09-28 2009-04-02 Panasonic Corporation 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
EP2436011B1 (de) * 2009-05-29 2017-11-22 Forschungszentrum Jülich GmbH Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
US8274130B2 (en) * 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892902A (zh) * 2005-07-08 2007-01-10 索尼株式会社 存储器件和半导体器件

Also Published As

Publication number Publication date
US20130301342A1 (en) 2013-11-14
JP2012528419A (ja) 2012-11-12
EP2436011A2 (de) 2012-04-04
EP3273444A1 (de) 2018-01-24
CN102449702A (zh) 2012-05-09
KR101725361B1 (ko) 2017-04-10
US20120087173A1 (en) 2012-04-12
JP5551769B2 (ja) 2014-07-16
KR20120039518A (ko) 2012-04-25
US8587988B2 (en) 2013-11-19
EP2436011B1 (de) 2017-11-22
WO2010136007A2 (de) 2010-12-02
WO2010136007A3 (de) 2011-02-24

Similar Documents

Publication Publication Date Title
CN102449702B (zh) 存储元件、堆叠、存储矩阵和用于运行的方法
JP4846817B2 (ja) 抵抗変化型メモリ
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
US7465952B2 (en) Programmable non-volatile resistance switching device
US9653617B2 (en) Multiple junction thin film transistor
US8324065B2 (en) Resistive memory and methods of processing resistive memory
US8120941B2 (en) Bidirectional non-volatile memory array architecture
KR101402205B1 (ko) 비휘발성 메모리의 계층적 교차 어레이
US8203875B2 (en) Anti-parallel diode structure and method of fabrication
EP2769413B1 (en) Memristive element based on hetero-junction oxide
JP2008187183A (ja) 磁気及び抵抗メモリ要素等を有するマルチビットのメモリセル等を備えるメモリ装置及びその製造方法
CN102598139A (zh) 具有非欧姆选择层的非易失性存储单元
JP2006120702A (ja) 可変抵抗素子および半導体装置
US20140001429A1 (en) Heterojunction oxide memory device with barrier layer
WO2017052565A1 (en) Self-aligned memory array
JP2007258533A (ja) 半導体記憶装置及びその駆動方法
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
TWI524341B (zh) 儲存裝置、儲存器單元以及數據寫入方法
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
CN113678201A (zh) 用于存储器装置的多组件单元架构
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
US20200135251A1 (en) Random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant