KR100881292B1 - 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 - Google Patents
3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 Download PDFInfo
- Publication number
- KR100881292B1 KR100881292B1 KR1020070006859A KR20070006859A KR100881292B1 KR 100881292 B1 KR100881292 B1 KR 100881292B1 KR 1020070006859 A KR1020070006859 A KR 1020070006859A KR 20070006859 A KR20070006859 A KR 20070006859A KR 100881292 B1 KR100881292 B1 KR 100881292B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- sub
- cell
- memory cell
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Abstract
Description
Claims (24)
- 저항성 반도체 메모리 장치의 메모리 셀에 있어서:정 비트라인에 연결된 정단위셀과 부 비트라인에 연결된 부단위셀이 하나의 워드라인을 공유하는 트윈 셀 형태로, 한 비트 데이터의 액세스가 가능한 구조를 가지되,상기 정단위셀과 상기 부단위셀은 하나의 가변저항소자와 하나의 다이오드 소자를 각각 구비하는 구조로써, 서로 반대되는 논리상태의 데이터가 저장되는 구조를 가지며,상기 정단위셀을 구성하는 가변저항소자는 일단이 상기 정비트라인에 연결되고 타단이 상기 정단위셀을 구성하는 다이오드소자에 연결되며, 상기 정단위셀을 구성하는 다이오드소자는 캐소드(cathode) 단자가 상기 워드라인에 연결되고 애노드(anode)단자가 상기 정단위셀을 구성하는 가변저항 소자에 연결되는 구조를 가지며,상기 부단위셀을 구성하는 가변저항소자는 일단이 상기 부비트라인에 연결되고 타단이 상기 부단위셀을 구성하는 다이오드소자에 연결되며, 상기 부단위셀을 구성하는 다이오드소자는 캐소드(cathode) 단자가 상기 워드라인에 연결되고 애노드(anode)단자가 상기 부단위셀을 구성하는 가변저항 소자에 연결되는 구조를 가짐을 특징으로 하는 메모리 셀.
- 삭제
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 메모리 셀에 대한 라이트 동작은, 상기 정단위셀에는 저장을 원하는 논리 상태의 데이터인 정데이터가 저장되도록 하고, 상기 부단위셀에는 상기 정데이터와 반대되는 논리 상태를 가지는 부데이터가 저장되도록 수행되는 구조를 가짐을 특징으로 하는 메모리 셀.
- 제6항에 있어서,상기 메모리 셀에 대한 데이터 리드 동작은, 상기 정데이터에 대응되는 상기 정비트라인의 레벨을, 상기 부데이터에 대응되는 상기 부비트라인의 레벨을 기준으로 하여 상기 정데이터를 센싱함에 의해 수행되는 구조를 가짐을 특징으로 하는 메모리 셀.
- 삭제
- 삭제
- 3차원 적층구조를 가지는 저항성 반도체 메모리 장치에 있어서:수직적으로 배치되는 복수개의 비트라인층들에, 비트라인층을 달리하여 교대로 배치되는 정비트라인들 및 부비트라인들과;정비트라인에 연결된 정단위셀 및 부비트라인에 연결된 부단위셀이 하나의 워드라인을 공유하는 트윈셀 구조로, 상기 비트라인층들 사이의 메모리셀층들에 각각 배치되는 복수의 메모리 셀들과;상기 메모리셀층들 내부의 워드라인층들에, 상기 메모리 셀들을 구성하는 정단위셀들 및 상기 부단위셀들과 각각 연결되도록 각각 배치되는 복수의 워드라인들을 구비하되,상기 정비트라인들 및 상기 부비트라인들은 제1방향을 길이방향으로 하여 배치되며, 상기 워드라인들은 상기 제1방향과 교차되는 제2방향을 길이방향으로 하여 배치되며, 상기 비트라인층들은 상기 제1방향 및 상기 제2방향과 수직인 제3방향으로 서로 인접하는 적층구조를 가지며,상기 메모리 셀들을 구성하는 정단위셀들 중 상기 제3방향으로 인접하는 두개의 정단위셀들은 하나의 정비트라인을 공유하여 연결되며, 상기 메모리 셀들을 구성하는 부단위셀들 중 상기 제3방향으로 인접하는 두개의 부단위셀들은 하나의 부비트라인을 공유하여 연결되는 구조를 가짐을 특징으로 하는 반도체 메모리 장치.
- 제10항에 있어서,상기 메모리 셀의 선택은, 상기 메모리 셀이 배치된 메모리 셀층을 사이에 두고 상기 제3방향으로 서로 인접되는 두개의 비트라인층들에서, 상기 메모리 셀이 연결된 정비트라인 및 부비트라인을 선택하고, 상기 메모리 셀의 정단위셀 및 부단위셀이 공유하여 연결되는 워드라인을 선택함에 의해 수행됨을 특징으로 하는 반도체 메모리 장치.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제11항에 있어서,상기 제3방향으로 서로 인접되는 두개의 비트라인층들의 선택은 상기 비트라인층들에 대응되는 버티컬 어드레스에 응답하여 두개의 디코딩신호를 발생하는 버티컬 디코더에 의해 수행됨을 특징으로 하는 반도체 메모리 장치.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 메모리 셀에 대한 라이트 동작은, 상기 정단위셀에는 저장을 원하는 논리 상태의 데이터인 정데이터가 저장되도록 하고, 상기 부단위셀에는 상기 정데이터와 반대되는 논리 상태를 가지는 부데이터가 저장되도록 수행됨을 특징으로 하는 반도체 메모리 장치.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제13항에 있어서,상기 메모리 셀에 대한 데이터 리드 동작은, 상기 정데이터에 대응되는 상기 정비트라인의 레벨을, 상기 부데이터에 대응되는 상기 부비트라인의 레벨을 기준으로 하여 센싱함에 의해 수행됨을 특징으로 하는 반도체 메모리 장치.
- 제10항에 있어서,상기 비트라인층들 중 상기 정비트라인들이 배치되는 정비트라인층과; 상기 정비트라인층과 상기 제3방향으로 인접되며 상기 부비트라인들이 배치되는 부비트라인층과; 상기 정비트라인층과 상기 부비트라인층 사이에 복수의 메모리 셀들이 배치되는 메모리 셀층과; 상기 메모리 셀층의 내부에 구비되며, 상기 메모리 셀들을 구성하는 정단위셀들과 부단위셀들이 공유하는 워드라인들이 배치되는 워드라인층을 구비하는 어레이블록층을 복수개로 구비하여 수직적으로 적층하는 구조를 가짐을 특징으로 하는 반도체 메모리 장치.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제15항에 있어서,상기 메모리 셀의 선택은, 상기 어레이 블록층 내의 두개의 비트라인층들에서, 상기 메모리 셀이 연결된 정비트라인 및 부비트라인을 선택하고, 상기 메모리 셀의 정단위셀 및 부단위셀이 공유하여 연결되는 워드라인을 선택함에 의해 수행됨을 특징으로 하는 반도체 메모리 장치.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제16항에 있어서,상기 두개의 비트라인층들의 선택은 상기 어레이블록층에 대응되는 버티컬 어드레스에 응답하여 하나의 디코딩신호를 발생하는 버티컬 디코더에 의해 수행됨 을 특징으로 하는 반도체 메모리 장치.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제17항에 있어서,상기 메모리 셀에 대한 라이트 동작은, 상기 정단위셀에는 저장을 원하는 논리 상태의 데이터인 정데이터가 저장되도록 하고, 상기 부단위셀에는 상기 정데이터와 반대되는 논리 상태를 가지는 부데이터가 저장되도록 수행됨을 특징으로 하는 반도체 메모리 장치.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제18항에 있어서,상기 메모리 셀에 대한 데이터 리드 동작은, 상기 정데이터에 대응되는 상기 정비트라인의 레벨을, 상기 부데이터에 대응되는 상기 부비트라인의 레벨을 기준으로 하여 센싱함에 의해 수행됨을 특징으로 하는 반도체 메모리 장치.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제19항에 있어서,상기 저항성 반도체 메모리 장치는 RRAM 또는 PRAM 임을 특징으로 하는 반도체 메모리 장치.
- 3차원 적층구조를 가지는 반도체 메모리 장치의 라이트 방법에 있어서:정 비트라인에 연결된 정단위셀과 부 비트라인에 연결된 부단위셀이 하나의 워드라인을 공유하는 트윈 셀 형태로, 한 비트 데이터의 액세스가 가능한 구조를 가지는 메모리 셀을, 복수의 메모리 셀들 중에서 선택하는 단계와;상기 선택된 메모리 셀에 정데이터를 저장하기 위해, 상기 메모리 셀이 연결된 정비트라인에는 정데이터에 대응되는 정바이어스 전압를 인가하고, 상기 메모리 셀이 연결된 부비트라인에는 상기 정데이터와는 반대되는 논리 상태를 가지는 부데이터에 대응되는 부바이어스 전압를 인가하고, 상기 메모리 셀이 연결된 워드라인에는 접지전압을 인가하는 단계를 구비함을 특징으로 하는 라이트 방법.
- 제21항에 있어서,선택되지 않은 메모리 셀 및 스탠바이 상태의 메모리 셀에 연결되는 정비트라인 및 부비트라인에는 접지전압이 인가되며, 워드라인에는 상기 정바이어스 전압 및 상기 부바이어스 전압의 레벨보다 더 높은 레벨을 가지는 디세이블 전압이 인가됨을 특징으로 하는 라이트 방법.
- 3차원 적층구조를 가지는 반도체 메모리 장치의 리드 방법에 있어서:정 비트라인에 연결된 정단위셀과 부 비트라인에 연결된 부단위셀이 하나의 워드라인을 공유하는 트윈 셀 형태로, 한 비트 데이터의 액세스가 가능한 구조를 가지는 메모리 셀을, 복수의 메모리 셀들 중에서 선택하는 단계와;상기 선택된 메모리 셀이 연결된 정비트라인 및 부비트라인에 각각 리드 바이어스 전압를 인가하는 단계와;상기 정단위셀에 저장된 정데이터에 대응되는 상기 정비트라인의 레벨을, 상기 부단위셀에 저장된 부데이터에 대응되는 상기 부비트라인의 레벨을 기준으로 하여 센싱하는 단계를 구비함을 특징으로 하는 리드 방법.
- 제23항에 있어서,상기 선택된 메모리 셀에 대한 리드동작 중에, 선택되지 않은 메모리 셀들에 연결된 정비트라인 및 상기 부비트라인에는 접지전압이 인가되며, 워드라인에는 상기 리드바이어스 전압이 인가됨을 특징으로 하는 리드방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070006859A KR100881292B1 (ko) | 2007-01-23 | 2007-01-23 | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 |
US12/015,624 US7843715B2 (en) | 2007-01-23 | 2008-01-17 | Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070006859A KR100881292B1 (ko) | 2007-01-23 | 2007-01-23 | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080069313A KR20080069313A (ko) | 2008-07-28 |
KR100881292B1 true KR100881292B1 (ko) | 2009-02-04 |
Family
ID=39641024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070006859A KR100881292B1 (ko) | 2007-01-23 | 2007-01-23 | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7843715B2 (ko) |
KR (1) | KR100881292B1 (ko) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8154005B2 (en) * | 2008-06-13 | 2012-04-10 | Sandisk 3D Llc | Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
KR101424139B1 (ko) * | 2008-08-01 | 2014-08-04 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 동작 방법 |
KR20100038986A (ko) * | 2008-10-07 | 2010-04-15 | 삼성전자주식회사 | 산화물 박막 트랜지스터를 포함하는 적층 메모리 장치 |
US8105867B2 (en) * | 2008-11-18 | 2012-01-31 | Sandisk 3D Llc | Self-aligned three-dimensional non-volatile memory fabrication |
US8120068B2 (en) * | 2008-12-24 | 2012-02-21 | Sandisk 3D Llc | Three-dimensional memory structures having shared pillar memory cells |
JP5242467B2 (ja) * | 2009-03-19 | 2013-07-24 | 株式会社東芝 | 不揮発性メモリおよび再構成可能な回路 |
US8270199B2 (en) | 2009-04-03 | 2012-09-18 | Sandisk 3D Llc | Cross point non-volatile memory cell |
US8351236B2 (en) | 2009-04-08 | 2013-01-08 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
US7983065B2 (en) | 2009-04-08 | 2011-07-19 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
US8199576B2 (en) * | 2009-04-08 | 2012-06-12 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture |
CN102449699B (zh) * | 2009-04-08 | 2015-09-02 | 桑迪士克3D有限责任公司 | 具有垂直位线和单侧字线架构的可重编程非易失性存储器元件的三维阵列 |
WO2010136056A1 (en) * | 2009-05-29 | 2010-12-02 | Rheinisch-Wetfälische Technische Hochschule Aachen | Resistive storage cell, crossbar array circuit, resistive random access memory device and read-out-method |
WO2010136007A2 (de) * | 2009-05-29 | 2010-12-02 | Forschungszentrum Jülich GmbH | Speicherelement, stapelung, speichermatrix und verfahren zum betreiben |
WO2011056281A1 (en) * | 2009-11-06 | 2011-05-12 | Rambus Inc. | Three-dimensional memory array stacking structure |
JP2011134405A (ja) * | 2009-12-25 | 2011-07-07 | Samsung Electronics Co Ltd | 不揮発性メモリ |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
KR20110123005A (ko) | 2010-05-06 | 2011-11-14 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법 |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US8547720B2 (en) | 2010-06-08 | 2013-10-01 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines |
US8526237B2 (en) | 2010-06-08 | 2013-09-03 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
KR101145783B1 (ko) * | 2010-11-25 | 2012-05-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
KR101965686B1 (ko) | 2012-02-27 | 2019-04-04 | 삼성전자주식회사 | 수직형 저항 메모리 장치의 읽기 방법 |
GB2505429A (en) * | 2012-08-29 | 2014-03-05 | Ibm | Semiconductor stack comprising plurality of phase-change memory (PCM) cells and performing a logic operation |
US9019744B2 (en) | 2012-12-27 | 2015-04-28 | Intermolecular, Inc. | Barrier design for steering elements |
US9583538B2 (en) * | 2013-02-28 | 2017-02-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device having crossing interconnects separated by stacked films |
KR102537248B1 (ko) * | 2016-07-06 | 2023-05-30 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US10262715B2 (en) * | 2017-03-27 | 2019-04-16 | Micron Technology, Inc. | Multiple plate line architecture for multideck memory array |
JP2019054206A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置 |
US11018151B2 (en) | 2018-09-26 | 2021-05-25 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
US10985171B2 (en) | 2018-09-26 | 2021-04-20 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
US10700078B1 (en) | 2019-02-18 | 2020-06-30 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same |
US10700090B1 (en) | 2019-02-18 | 2020-06-30 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004031914A (ja) | 2002-03-14 | 2004-01-29 | Hewlett Packard Co <Hp> | 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ |
WO2004084228A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Phase change memory device |
JP2005311322A (ja) | 2004-04-16 | 2005-11-04 | Sharp Corp | 共用接続を備える3次元クロスポイント型可変抵抗メモリアレイ |
KR20070062435A (ko) * | 2005-12-12 | 2007-06-15 | 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. | 단극 저항 램 장치 및 수직 스택 구조 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6631085B2 (en) * | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
US6593608B1 (en) * | 2002-03-15 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Magneto resistive storage device having double tunnel junction |
WO2004090984A1 (en) * | 2003-04-03 | 2004-10-21 | Kabushiki Kaisha Toshiba | Phase change memory device |
US6873541B2 (en) * | 2003-06-09 | 2005-03-29 | Macronix International Co., Ltd. | Nonvolatile memory programmble by a heat induced chemical reaction |
US7009278B2 (en) * | 2003-11-24 | 2006-03-07 | Sharp Laboratories Of America, Inc. | 3d rram |
KR100695164B1 (ko) * | 2005-11-09 | 2007-03-14 | 삼성전자주식회사 | 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자 |
KR100735525B1 (ko) * | 2006-01-04 | 2007-07-04 | 삼성전자주식회사 | 상변화 메모리 장치 |
KR100810615B1 (ko) * | 2006-09-20 | 2008-03-06 | 삼성전자주식회사 | 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법 |
-
2007
- 2007-01-23 KR KR1020070006859A patent/KR100881292B1/ko active IP Right Grant
-
2008
- 2008-01-17 US US12/015,624 patent/US7843715B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004031914A (ja) | 2002-03-14 | 2004-01-29 | Hewlett Packard Co <Hp> | 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ |
WO2004084228A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Phase change memory device |
JP2005311322A (ja) | 2004-04-16 | 2005-11-04 | Sharp Corp | 共用接続を備える3次元クロスポイント型可変抵抗メモリアレイ |
KR20070062435A (ko) * | 2005-12-12 | 2007-06-15 | 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. | 단극 저항 램 장치 및 수직 스택 구조 |
Also Published As
Publication number | Publication date |
---|---|
US20080175031A1 (en) | 2008-07-24 |
US7843715B2 (en) | 2010-11-30 |
KR20080069313A (ko) | 2008-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100881292B1 (ko) | 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법 | |
US7570511B2 (en) | Semiconductor memory device having a three-dimensional cell array structure | |
US7821865B2 (en) | Nonvolatile memory device using variable resistive elements | |
EP1609154B1 (en) | Phase change memory device | |
JP4846817B2 (ja) | 抵抗変化型メモリ | |
US8189363B2 (en) | Resistance change memory | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP5575243B2 (ja) | メモリブロック・スイッチングを改善した半導体メモリ | |
US7639558B2 (en) | Phase change random access memory (PRAM) device | |
US8345464B2 (en) | Resistive memory devices having a stacked structure and methods of operation thereof | |
JP5060435B2 (ja) | 半導体記憶装置 | |
US7907467B2 (en) | Resistance semiconductor memory device having three-dimensional stack and word line decoding method thereof | |
CN108091361B (zh) | 相变存储器件 | |
US11031077B2 (en) | Resistance variable memory device | |
US7936594B2 (en) | Semiconductor memory devices having core structures for multi-writing | |
US20100124103A1 (en) | Resistance-change random access memory device | |
CN107919151A (zh) | 存储器器件及其操作方法,以及存储器系统 | |
KR101365683B1 (ko) | 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템 | |
US20120069629A1 (en) | Semiconductor memory device | |
US8107284B2 (en) | Nonvolatile memory device using a variable resistive element | |
US8085575B2 (en) | Nonvolatile memory device and method of driving the same | |
US7889546B2 (en) | Phase-change random access memory device, system having the same, and associated methods | |
US7852666B2 (en) | Nonvolatile memory using resistance material | |
US10957371B2 (en) | Memory device that enables direct block copying between cell configurations in different operation modes | |
KR100604935B1 (ko) | 코어 면적을 감소시킨 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 12 |