DE102013200615A1 - Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung - Google Patents

Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung Download PDF

Info

Publication number
DE102013200615A1
DE102013200615A1 DE201310200615 DE102013200615A DE102013200615A1 DE 102013200615 A1 DE102013200615 A1 DE 102013200615A1 DE 201310200615 DE201310200615 DE 201310200615 DE 102013200615 A DE102013200615 A DE 102013200615A DE 102013200615 A1 DE102013200615 A1 DE 102013200615A1
Authority
DE
Germany
Prior art keywords
piezoelectric
read
contact
resistance switch
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310200615
Other languages
English (en)
Inventor
Tiangui You
Heidemarie Schmidt
Nan Du
Danilo Bürger
Ilona Skorupa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helmholtz Zentrum Dresden Rossendorf eV
Original Assignee
Helmholtz Zentrum Dresden Rossendorf eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz Zentrum Dresden Rossendorf eV filed Critical Helmholtz Zentrum Dresden Rossendorf eV
Priority to DE201310200615 priority Critical patent/DE102013200615A1/de
Priority to PCT/EP2014/050829 priority patent/WO2014111481A2/de
Priority to EP14703281.7A priority patent/EP2917946B1/de
Priority to EP15166520.5A priority patent/EP2940749B1/de
Priority to US14/761,319 priority patent/US9583704B2/en
Publication of DE102013200615A1 publication Critical patent/DE102013200615A1/de
Priority to US14/800,785 priority patent/US9812640B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung beschreibt die Herstellung eines komplementären Widerstandsschalters mit zwei Terminals T1 und T2, in welchen jede Boolesche Grundfunktion nichtflüchtig durch Anlegen einer Schreibspannung im Zweischritt-Verfahren geschrieben werden kann. Der Zustand des komplementären Widerstandsschalters kann durch Anlegen einer konstanten, von den Eingangsparametern der Booleschen Funktion abhängigen, niedrigen positiven oder negativen Lesespannung („Level Read“) ausgelesen werden. Weiterhin wird die Integration des komplementären Widerstandsschalters an den Kreuzungspunkten einer Gitterstruktur (Array) als Logiktor in einem Logikschaltkreis zur Realisierung nichtflüchtiger Boolescher Funktionen oder als analoger Block mit Logiktor zur Realisierung von Filtern und Verstärkern beschrieben.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft einen komplementären Widerstandsschalter zur Integration in elektrischen Bauelementen, die Herstellung des komplementären Widerstandsschalters und dessen Verwendung, beispielsweise in einem Logiktor oder in einem analogen Block.
  • Stand der Technik
  • Ein Logiktor ist ein physisches Gerät, welches eine der 16 Booleschen Funktionen ausführt, das heißt, es verknüpft ein oder mehrere Eingangsvariable zu einer Ausgangsvariablen. Ein ideales Logiktor kann die entsprechende Boolesche Funktion sofort und beliebig oft ausführen.
  • Eine Kontrolleinheit bildet die Zentraleinheit eines Computers und diese kontrolliert seine Operationen. Kontrolleinheiten sind ad hoc aus Logikbauelementen aufgebaut.
  • Fest verdrahtete Logiktore werden in erster Linie mit Hilfe von Dioden oder Transistoren realisiert. Ihre Kontrollfunktion basiert auf einer festen Architektur. Muss der Befehlssatz modifiziert werden, muss auch die Verdrahtung dieser Logiktore geändert werden. Fest verdrahtete Logiktore werden in Computern mit reduziertem Befehlssatz eingesetzt.
  • Mikroprogramme sind als eine Folge von Mikrobefehlen organisiert und werden im speziellen Kontrollgedächtnis abgelegt. Der Hauptvorteil der Mikroprogramm-Kontrolleinheit ist die Einfachheit seiner Struktur. So können Mikrobefehle leicht ersetzt werden.
  • Mit einer Tunnel-Magnetowiderstands (TMR) – Struktur oder einer anderen Magnetowiderstands-Struktur werden die Ausgangsvariablen eines CMOS-Schaltkreises gespeichert [ US 2012/0195105 A1 ]. Die Ausgangsvariable wird durch einen, von der Ausgangsvariablen abhängigen spinpolarisierten Strom großer Stromdichte (106 bis 107 A/cm2) in die Magnetowiderstands-Struktur geschrieben.
  • Logikschaltungen schließen solche Geräte wie Multiplexgeräte, Register, arithmetische Logikeinheiten (ALUs) und Computergedächtnis durch vollständige Mikroprozessoren ein, die mehr als 100 Millionen Tore enthalten können.
  • Zusammengesetzte Logiktore und-oder-Umgekehrtes (AOI) und oder-und-Umgekehrtes (OAI) wird oft in Rundgangsentwurf verwendet, weil ihr Bau, der MOSFETs verwendet, einfacher und effizienter als die Summe der einzelnen Tore ist.
  • Neue Entwicklungen verwenden nichtflüchtige bipolare Widerstandsschalter und antiseriell verschaltete bipolare Widerstandsschalter, komplementäre Widerstandsschalter, als Logiktore zur Ausführung einer Booleschen Funktion. Dabei wird die Ausgangsvariable eines Logiktores aus einem bipolaren Widerstandsschalter mit einem konstanten niedrigen Lesestrom („Level Read“) ausgelesen. Die Ausgangsvariable eines Logiktores aus einem komplementären Widerstandsschalters wird mit einem großen Lesestrompuls („Spike read“) ausgelesen.
  • Mit einem komplementären Widerstandsschalter wurden bisher 14 der 16 Booleschen Funktionen realisiert [E Linn u.a: Beyond von Neumann – logic operations in passive crossbar arrays alongside memory operations. Nanotechnology 23, 2012, S. 305205-1 bis 6]. Für p OR q, p NAND q, p NOR q und p AND q benötigt eine komplementärer Widerstandsschalter 3 Zyklusfunktionen. XNOR und XOR konnte bisher nicht mit einem komplementären Widerstandsschalter realisiert werden. Außerdem müssen nach jedem „Spike read“ die 3 Zyklusfunktionen wieder durchlaufen werden. Desweiteren schreibt die erste Zyklusfunktion zur Realisierung der verschiedenen Booleschen Funktionen entweder einen Zustand geringen Widerstandes (LRS, engl. low resistance state) oder einen Zustand hohen Widerstandes (HRS, engl. high resistance state). Es ist nicht möglich, im ersten Zyklus den Zustand für alle Logiktore einheitlich auf HRS oder auf LRS zu setzen.
  • Die mikrophysikalische Ursache der resistiven Schaltprozesse ist für Widerstandsspeicherbauelemente mit verschiedenen Materialien verschieden.
  • Das resistive Schalten in Widerstandsspeicherbauelementen aus Cu-dotierten Ge0.3Se0.7 Festkörperelektrolyten beruht wahrscheinlich auf dem elektrochemischen Wachstum und auf der elektrochemischen Auflösung metallischer, fadenförmiger Pfade (Filamentbildung), die sich in dem Festkörperelektrolyten zwischen einer oxidierbaren Elektrode (Cu) und einer inerten Elektrode (Pt) beim Anlegen einer Spannung ausbilden.
  • Widerstandsspeicherbauelemente mit Filamentbildung können zwischen zwei Widerstandszuständen schalten.
  • Die Leistungsmerkmale von Widerstandsspeicherbauelementen sind die Nichtflüchtigkeit, der Betrieb bei niedrigen Spannungen und Strömen, ein großes Verhältnis Roff/Ron zwischen den Widerständen im „abgeschalteten” (Roff) und im „eingeschalteten” (Ron) Zustand, schnelle Schaltzeiten und lange Standzeiten.
  • Nichtflüchtiges resistives Multilevel-Schalten wird in Widerstandsspeicherbauelementen mit Filamentbildung aufgrund der stochastischen Natur der Filamentbildung nicht möglich sein.
  • Phase Change Materialien ändern ihre Phase oberhalb der Phasenumwandlungstemperatur von kristallin zu amorph und werden derzeit hauptsächlich zur Latentwärmespeicherung sowie zur Datenspeicherung verwendet. Problematisch sind die zu verwendenden sehr hohen Stromdichten, welche zu Elektromigration in den Metallbahnen führen können. Außerdem müssen diese Phase Change Materialien thermisch isoliert werden. Z.B. betragen die Stromdichten zum Erreichen der Phasenumwandlungstemperatur von 600 °C in GeSbTe mehr als 107 A/cm2 [Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131–141.].
  • Aufgabe
  • Aufgabe der Erfindung ist die Herstellung eines komplementären Widerstandsschalters, in welchen jede der sechszehn Booleschen Grundfunktionen nichtflüchtig geschrieben werden kann und dessen Zustand mit einem konstanten niedrigen Lesestrom („Level Read“) ausgelesen werden kann, anzugeben. Weiterhin soll für das Programmieren der Logikfunktionen eine feste Sequenzfolge aus Initialisierungs- und Schreibspannung verwendet werden.
  • Lösung
  • Die Aufgabe wird gelöst durch Verwendung zwei anti-seriell verschaltete passive Kondensatorstrukturen aus jeweils einem piezo- oder ferroelektrischen Material mit lokal unterschiedlichen Leitfähigkeiten mit einer vom elektrischen Feld abhängigen Phase, mit metallisch leitenden Oberflächen- und zugehörigen Rückseitenkontakten, und der Einstellung eines lokal unterschiedlichen Spannungsabfalls in dem piezo- oder ferroelektrischen Material.
  • Piezo- oder ferroelektrische Materialien (PF-Material) können verschiedene Phasen besitzen. Verschiedene Phasen unterscheiden sich bezüglich ihrer Kristallstruktur, ihrer elektronischen Bandstruktur und ihrer Bandlücke sowie bezüglich ihrer piezo- oder ferroelektrischen Eigenschaften und ihrer spontanen Polarisationsladungen.
  • Für jeden Verspannungszustand des piezo- oder ferroelektrischen Materials gibt es eine Phase minimaler Energie. Der Verspannungszustand in piezo- oder ferroelektrischen Materialien wird aufgrund des piezoelektrischen Effektes, d.h. der Änderung des Volumens in einem elektrischen Feld, über ein elektrisches Feld durch Anlegen einer elektrischen Spannung gesteuert.
  • Beim Anlegen einer Spannung zwischen gegenüberliegenden Kontakten fällt aufgrund der unterschiedlichen lokalen Leitfähigkeit im PF-Material in den Bereichen geringster Leitfähigkeit der Großteil der Spannung ab, so dass sich in den Bereichen geringer Leitfähigkeit ein sehr großes elektrisches Feld ausbilden kann.
  • Im Folgenden wird die hohe Spannungsquelle (Schreibspannung) als Hochspannungsquelle bezeichnet. Um die komplementären Widerstandsschalter nicht zu zerstören, sollte die Spannung aus der Hochspannungsquelle am komplementären Widerstandschalter 20 V nicht überschreiten. Die Spannungsquelle für die Lesespannung am komplementären Widerstandsschalter wird als Niedrigspannungsquelle bezeichnet und die Lesespannungen am komplementären Widerstandsschalter ist so gering, dass der Zustand beim Lesen nicht geändert wird, und so groß, dass ein detektierbarer Lesestrom erzeugt wird. Typische Werte für die Lesespannung liegen bei ca. 2 V.
  • Das piezo- oder ferroelektrische Material ändert beim Überschreiten einer kritischen Feldstärke seine Phase. Zum Beispiel beträgt die kritische elektrische Feldstärke in BiFeO3 176 MV/m [Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 on SrTiO3. Appl. Phys. Lett. 100, 062906 (2012)]. Beim Überschreiten dieser Feldstärke ändert BiFeO3 seine Struktur von rhomboedrisch zu tetragonal, seine Bandlücke von 2,1 eV zu 2,7 eV und seine spontane Polarisationsladung von 100 μC/cm2 zu 150 μC/cm2. Durch hohe elektrische Felder hervorgerufene Verspannungen führen auch in anderen piezo- und ferroelektrischen Materialien zu einer Strukturänderung. Das wurde auch in anderen Dünnfilmen und Nanostrukturen beobachtet, z.B. in SrTiO3-Dünnfilmen [K. C. Park u.a.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. Appl. Phys. Lett. 77, 435 (2000)] und in KNO3 [M. K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971) 465].
  • Es werden spontane Polarisationsladungen an den Strukturgrenzflächen zwischen dem piezo- oder ferroelektrischen Material verschiedener Phasen lokalisiert. Die Nichtflüchtigkeit dieser Lokalisierung hängt von dem Band-Alignment, das heißt von der stufenförmigen Änderung der elektronischen Bandstruktur an der Strukturgrenzfläche ab. Die Flächendichte der an der Strukturgrenzfläche lokalisierten spontanen Polarisationsladung hängt von dem Unterschied der spontanen Polarisationsladung in den verschiedenen Phasen ab.
  • Für die nichtflüchtige Lokalisierung der spontanen Polarisationsladung an der Strukturgrenzfläche ist es sinnvoll, dass die spontanen Polarisationsladungen lateral im Bereich zwischen den Kontakten gehalten werden und nicht in andere Bereiche driften können. Sinnvoll ist die Verwendung eines polykristallinen piezo- oder ferroelektrischen Materials, wobei die Kristallite kleiner als die laterale Ausdehnung der Oberflächenkontakte oder Gegenkontakte sind. Eine andere Möglichkeit ist die Verwendung eines strukturierten, epitaktischen piezo- oder ferroelektrischen Materials mit Strukturgrößen kleiner als die laterale Ausdehnung der Oberflächenkontakte oder Gegenkontakte.
  • Die Position der Grenzfläche und der Unterschied in den spontanen Polarisationsladungen zwischen verschiedenen Phasen des piezo- oder ferroelektrischen Materials bestimmt den Wert des Widerstandes des piezo- oder ferroelektrischen Materials zwischen gegenüberliegenden Kontakten und damit den nichtflüchtigen Zustand des Widerstandsspeicherbauelementes, der durch eine von außen angelegte Spannung kontrolliert verändert werden.
  • Im Vergleich zu Phase Change Materialien, welche sehr hohe Stromdichten zur Änderung ihrer Phase oberhalb einer Phasenumwandlungstemperatur von kristallin zu amorph benötigen, ist der Stromfluss bei Phase Change Materialien, welche ihre Phase oberhalb einer kritischen elektrischen Feldstärke ändern (PF-Materialien), gering und hängt nur davon ab, wohin die Strukturgrenze zwischen den verschiedenen piezo- oder ferroelektrischen Phasen zwischen zwei gegenüberliegenden Kontakten verschoben wird und wie groß der Unterschied der spontanen Polarisationsladung der beiden verschiedenen piezo- oder ferroelektrischen Phasen ist. Der Stromfluss ist außerdem durch die Zeit bestimmt, welche benötigt wird, um den Lokalisierungsort der spontanen Polarisationsladung durch Anlegen einer äußeren Spannung zu ändern.
  • Durch den geringen Stromfluss (Verschiebestrom zur Änderung der Position der spontanen Polarisationsladung) kann gleichzeitig die Elektromigration in den Metallbahnen der verwendeten Kontakte vermieden werden. Außerdem bedarf es keiner gleichzeitigen thermischen Isolation der Phase Change Materialien, welche ihre Phase oberhalb einer kritischen elektrischen Feldstärke ändern.
  • Kurze Beschreibung der Figuren
  • 1 zeigt den Aufbau eines komplementären Widerstandsschalters für die Integration in nichtflüchtige Logikbauelemente.
  • 2 zeigt schematisch das Schreiben des Zustandspaares {LRSa, HRSb} mit einem positiven Schreibpuls und des Zustandspaares {HRSa, LRSb} mit einem negativen Schreibpuls.
  • 3 zeigt schematisch das Schreiben der Zustandspaare {LRSa, HRSb} mit einem positiven Schreibpuls und des Zustandspaares {HRSa, LRSb} mit einem negativen Schreibpuls im unmodifizierten Material (.), im modifiziertem Material (‘) und im mehrfach modifizierten Material (‘‘).
  • 4 zeigt schematisch das Schreiben der Zustandspaare {LRSai, HRSb} mit einem positiven Schreibpuls und der Zustandspaare {HRSa, LRSbi} mit einem negativen Schreibpuls.
  • 5 zeigt den Aufbau eines Arrays mit komplementären Widerstandsschalters, welche modifizierte Bereiche 11‘(b), 11‘‘(c) und 11‘, 11‘‘(d) enthalten, von oben (a) und von der Seite (b–d).
  • 6 zeigt schematisch ein Zwei-Schritt-Verfahren zur Programmierung der komplementären Widerstandsschalter zur Verwendung in integrierten, nichtflüchtigen Logikbauelementen am Beispiel der Booleschen Funktion XNOR.
  • Ausführungsbeispiele
  • 1 zeigt den Aufbau eines komplementären Widerstandsschalters für die Integration in nichtflüchtige Logikbauelemente 3. Der komplementäre Widerstandsschalter besteht aus zwei antiseriell gegeneinander verschalteten bipolaren Widerstandsschaltern mit gemeinsamen Oberflächenkontakt O (1a) oder mit gemeinsamem Rückseitenkontakt S (1b) auf einem Trägermaterial 17. Die bipolaren Widerstandsschalter bestehen jeweils aus einem piezo- oder ferroelektrischen Dünnfilm mit einem Rückseitenkontakt O und einem gegenüberliegenden Vorderseitenkontakt Sa und Sb (1a)) oder mit einem Vorderseitenkontakt S und einem gegenüberliegenden Rückseitenkontakt Oa und Ob (1b)). An jedem Widerstandsschalter ist einer der beiden Kontakte als gleichrichtender Kontakt und einer der beiden Kontakte als nichtgleichrichtender Kontakt ausgebildet. Wir bezeichnen den gleichrichtenden Kontakt der einfachheithalber mit S und der nichtgleichrichtenden Kontakt mit O. Alle Bezugszeichen im piezo- oder ferroelektrischen Dünnfilm auf dem Trägermaterial 17 tragen den Index b und alle Bezugszeichen im darüberliegenden piezo- oder ferroelektrischen Dünnfilm 11 a, 11 a‘, 11 a‘‘ tragen den Index a.
  • Die Bereiche 11, 11‘ und 11‘‘ in dem piezo- oder ferroelektrischem Material besitzen aufgrund der Modifikation während des Schichtwachstums oder durch Modifikation mittels Ionenstrahlen, Plasmastrahlen, Laserstrahlen, Wärmestrahlen und/oder Elektronenstrahlen 2 eine unterschiedliche Ausdehnung d, d‘ und d‘‘ und unterschiedliche elektrische Leitfähigkeiten. Empfehlenswert ist, die piezo- oder ferroelektrischen Schicht 11 vorzugsweise großflächig mittels Laser- und/oder Ionenstrahlen zu modifizieren und die Bereiche 11‘ vorzugweise lokal mittels Ionen- und/oder Elektronenstrahlen zu modifizieren.
  • Um eine sinnvolle Ausdehnung der elektrischen Felder 6 in den Bereichen 11, 11‘, 11‘‘ zu erreichen, ist es empfehlenswert
    • • dass das piezo- oder ferroelektrische Material der Schicht 11 eine elektrische Restleitfähigkeit hat und die Konzentration der freien Ladungsträger im Bereich von ca. 1014 bis ca. 1019 cm–3, vorzugsweise im Bereich von 1015 bis 1018 cm–3, liegt,
    • • dass die elektrische Restleitfähigkeit der modifizierten Bereich 11‘ und 11‘‘ im Vergleich zur elektrischen Restleitfähigkeit der Schicht 11 geändert ist und die Konzentration der freien Ladungsträger der modifizierten Bereich 11‘ und 11‘‘ zwischen ca. 1012 und ca. 1023 cm–3 variieren sollte.
  • Für eine Schicht 11 aus BiFeO3 ist es besonders sinnvoll, dass die Konzentration der freien Ladungsträger vor der Modifikation in einem Bereich von 1015 bis 1018 cm–3 liegt und die Modifikation mittels Laserbestrahlung und Ionenbestrahlung erfolgt.
  • Der komplementäre Widerstandsschalter kann in einem integrierten Logikbauelement 3 verwendet werden. Vorzugsweise ist die elektrische Leitfähigkeit in den Bereichen 11‘‘ und 11‘ nahe dem Vorderseitenkontakt S und/oder nahe dem Rückseitenkontakt O am geringsten, so dass eine von außen angelegte Spannung U hauptsächlich in den Bereichen 11‘‘ und 11‘ abfällt und beim Überschreiten einer kritischen elektrischen Feldstärke bzw. der Schwellwert-Spannung Ukrit einen strukturellen Phasenübergang verursacht. Die Strukturgrenze 16 trennt die Bereiche hoher Leitfähigkeit in einer ohne Verspannung stabilen piezo- oder ferroelektrischen Phase von den Bereichen geringer Leitfähigkeit in einer unter Verspannung stabilen piezo- oder ferroelektrischen Phase. Die Unterschiede in der elektronischen Bandstruktur und in der spontanen Polarisationsladung beider Phasen an der Strukturgrenze 16 verursachen eine stufenförmige Änderung des Leitungsbandes und des Valenzbandes des piezo- oder ferroelektrischen Materials. Die stufenförmige Änderung des Leitungsbandes und des Valenzbandes verursacht die Lokalisation von spontaner Polarisationsladung an der Strukturgrenze 16. Beim Abschalten der Spannung U kann die lokalisierte Polarisationsladung aufgrund der stufenförmigen Änderung des Leitungsbandes und des Valenzbandes nicht von der Strukturgrenze 16 wegdriften oder wegdiffundieren. Eine von außen angelegte Spannung U verschiebt die an der Strukturgrenze 16 lokalisierte Polarisationsladung und damit die Strukturgrenze selber.
  • Der Widerstand der bipolaren Widerstandsspeicher hängt von der jeweiligen Position der Strukturgrenze 16 ab und ist groß, wenn die Strukturgrenze weit in das piezo- oder ferroelektrische Material verschoben ist. In diesem Fall ist der bipolare Widerstandsspeicher im HRS (engl., high resistance state). Liegt die Strukturgrenze nahe an einem der beiden gegenüberliegenden Kontakte, ist der bipolare Widerstandsspeicher im LRS (engl., low resistance state).
  • 2 zeigt den Lesestrom I auf der logarithmischen Skale beim Anlegen der Lesespannung Ulese an den Vorderseitenkontakt Sa in Abhängigkeit von der vorher an den Vorderseitenkontakt Sa des in 1a dargestellten nichtflüchtigen Logikbauelementes 3 angelegten Schreibspannung Uschreib. Der Vorderseitenkontakt Sb ist geerdet.
  • In einem bipolaren Widerstandspeicher muss die Schreibspannung Uschreib größer als die Schwellwertspannung Ukrit sein und kann Werte zwischen Umin und Umax annehmen. Ist die Schreibspannung kleiner als Umin, dann wird der Widerstandswert eines bipolaren Widerstandsspeichers beim Anlegen dieser kleinen Schreibspannung Uschreib nicht geändert. Ist die Schreibspannung Uschreib größer als Umax, dann fließt beim Schreiben durch das piezo- oder ferroelektrische Material ein zu großer Schreibstrom Ischreib und das piezo- oder ferroelektrische Material wird zumindest zwischen den beiden Kontakten, an denen eine zu große Spannung U angelegt wurde, zerstört. Für jede Schreibspannung Uschreib zwischen Umin und Umax wird ein kleiner Widerstand LRSi im bipolaren Widerstandsspeicher eingestellt. Beim Anlegen von Umin beträgt der kleine Widerstand RLRS1 und beim Anlegen von Umax beträgt der kleine Widerstand RLRSn.
  • Wird an den komplementären Widerstandsschalter (1a) eine positive Schreibspannung Uschreib angelegt, wird im bipolaren Widerstandsschalter b der Zustand HRSn und im darüberliegenden bipolaren Widerstandsschalter a der Zustand LRSa geschrieben. Wir fassen diese beiden Zustände in dem Zustandspaar {LRSa, HRSb} zusammen (2). Wird an den komplementären Widerstandsschalter (1a) eine negative Schreibspannung Uschreib angelegt, wird im bipolaren Widerstandsschalter b der Zustand LRSb und im darüberliegenden bipolaren Widerstandsschalter a der Zustand HRSa geschrieben. Wir fassen diese beiden Zustände in dem Zustandspaar {HRSa, LRSb} zusammen (2).
  • Das Vorzeichen des Lesepulses Ulese definiert, welcher Zustand des geschriebenen Zustandspaares {LRSa, HRSb} oder des geschriebenen Zustandspaares {HRSa, LRSb} gelesen wird. Alle Zustände des komplementären Widerstandsschalters 3 können im „Level read“-Schema gelesen werden. Der Vorteil ist, dass im Gegensatz zum „Spike read“-Schema im „Level read“-Schema die Lesespannung viel kleiner als die Schreibspannung ist. Dadurch werden beim Lesen die Zustandspaare nicht geändert und das Neuschreiben von Zustandspaaren entfällt. Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa, HRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa (IHRSb). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa, LRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa (ILRSb).
  • 3 zeigt schematisch das Schreiben der Zustandspaare {LRSa, HRSb} mit einem positiven Schreibpuls Uschreib + und des Zustandspaares {HRSa, LRSb} mit einem negativen Schreibpuls Uschreib – im unmodifizierten Material, im modifiziertem Material (‘) und im mehrfach modifizierten Material (‘‘).
  • Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa, HRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa (IHRSb). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa, LRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa (ILRSb) (3).
  • Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa‘, HRSb‘} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa‘ (IHRSb‘). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa‘, LRSb‘ } eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa‘ (ILRSb‘) (3).
  • Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa‘‘, HRSb‘‘} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa‘‘ (IHRSb‘‘). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa‘‘, LRSb‘‘} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa‘‘(ILRSb‘‘) (3).
  • 4 zeigt schematisch das Schreiben der Zustandspaare {LRSai, HRSb} mit einem positiven Schreibpuls und der Zustandspaare {HRSa, LRSbi} mit einem negativen Schreibpuls. Der Schreibpuls ist größer als Umin und kleiner als Umax. Beim Anlegen von Umin beträgt der kleine Widerstand RLRS1 und beim Anlegen von Umax beträgt der kleine Widerstand RLRSn.
  • Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa1, HRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa1 (IHRSb). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa, LRSb1} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa (ILRSb1) (4).
  • Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa2, HRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa2 (IHRSb). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa, LRSb2} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa (ILRSb2) (4).
  • Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa3, HRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa3 (IHRSb). Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa, LRSb3} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa (ILRSb3) (4).
  • 5 zeigt den Aufbau eines Arrays mit komplementären Widerstandsschaltern (1a)), welche modifizierte Bereiche 11‘ (5b), 11‘‘ (5c) und 11‘, 11‘‘ (5d) enthalten, in der Draufsicht (5a) und in der Seitenansicht (5b–d). Der komplementäre Widerstandsschalter 3 ist so strukturiert, dass sich zwischen zwei Kontakten Sa(m) und Sb(n), bei angelegter Spannung U(m, n) an die beiden Kontakte zwischen dem Kontakt Sa(m) und dem Kontakt O ein elektrisches Feld 6 a und zwischen dem Kontakt O und dem Kontakt Sb(n) ein elektrisches Feld 6 b ausbildet und ein Strom fließen kann.
  • Bei einer vorgegebenen Lesespannung Ulese hängt der Lesestrom Ilese im Kreuzungspunkt zweier Kontakte von der Modifikation der bipolaren Widerstandsschalter a und b des komplementären Widerstandsschalters 3 im Bereich der Kreuzungspunkte der beiden Kontakte ab. Der Lesestrom steigt mit zunehmender lokalen Modifikation und es gilt |ILRS‘‘| > |ILRS‘| > |ILRS| und |IHRS‘‘| > |IHRS‘| > |IHRS|. Die Schwellwert-Spannung Ukrit der einzelnen lokal modifizierten Bereiche 11‘ (5b) oder 11‘‘ (5c) oder beider Bereiche 11‘ und 11‘‘ (5d) kann mittels Modifizierung eingestellt werden. Das Array (5) kann als Hardware für programmierbare Logik (6) verwendet werden, wobei jeder Kreuzungspunkt des Arrays mit komplementären Widerstandsschaltern zur Programmierung einer einzelnen Booleschen Funktion verwendet werden kann. Der Kontakt Sa(m) stellt das Terminal T1 und der Kontakt Sb(n) das Terminal T2 für die beiden Eingabeparameter p und q im zweiten Zyklus zur Programmierung der Booleschen Funktion dar. Der Lesestrom Ilese(m, n) nach Anlegen einer Schreibspannung Uschreib(m, n) wird als Ausgabeparameter der programmierten Booleschen Funktion verwendet. Die parallele und/oder serielle Ausführung von Booleschen Funktionen wird durch entsprechende Verknüpfung jeweils benachbarter Kreuzungspunkte erreicht. Zeitlich veränderliche Eingabeparameter können als zeitlich veränderliche Schreibspannung Uschreib im Bereich zwischen Umin und Umax zur zeitlich veränderlichen Programmierung des Ausgabeparameters verwendet werden.
  • 6 zeigt schematisch ein Zwei-Schritt-Verfahren (1. Zyklusschritt C.HV1 und 2. Zyklusschritt C.HV2) zur Programmierung des komplementären Widerstandsschalters 3 aus 1a) zur Verwendung in integrierten, nichtflüchtigen Logikbauelementen am Beispiel der Booleschen Funktion XNOR. Der Kontakt Sa stellt das Terminal T1 und der Kontakt Sb das Terminal T2 dar. Im ersten Schritt des Zwei-Schritt-Verfahrens (C.HV1) wird an das Terminal T1 die Spannung ‘1‘ und an das Terminal T2 die Spannung ‘0‘ angelegt. Das entspricht einer positiven Schreibspannung Uschreib +, so dass sich der komplementäre Widerstandsschalter 3 im Zustand {LRSa, HRSb} befindet.
  • Im zweiten Schritt des Zwei-Schritt-Verfahrens (C.HV2) wird an das Terminal T1 die Spannung ‘0‘ und an das Terminal T2 die Spannung ‚q’ angelegt. Für q gleich ‘0‘ entspricht das keinem Spannungsabfall zwischen T1 und T2 und der komplementäre Widerstandsschalter 3 bleibt im Zustand {LRSa, HRSb}. Wird an einem komplementären Widerstandschalter 3 im Zustand {LRSa, HRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom ILRSa (IHRSb). Ist im zweiten Schritt des Zwei-Schritt-Verfahrens (C.HV2) q gleich ‘1‘, wird an das Terminal T2 die Spannung ‘1‘ angelegt. Das entspricht einer negativen Schreibspannung Uschreib –, so dass sich nach dem zweiten Schritt des Zwei-Schritt-Verfahrens (C.HV2) der komplementäre Widerstandsschalter 3 im Zustand {HRSa, LRSb} befindet. Wird an einem komplementären Widerstandschalter 3 im Zustand {HRSa, LRSb} eine positive (negative) Lesespannung Ulese +(Ulese –) angelegt, beträgt der Lesestrom IHRSa (ILRSb). Das Vorzeichen der Lesespannung wird über den Eingabeparameter q definiert. Ist q gleich ‘0‘, dann wird eine positive Lesespannung zwischen dem Terminal T1 und T2 angelegt. Ist q gleich ‘1‘, dann wird eine negative Lesespannung zwischen dem Terminal T1 und T2 angelegt.
  • Dies wird in den folgenden Tabellen gezeigt, wobei einmal die Werte bei positiver Initialisierung und einmal bei negativer Initialisierung des komplementären Widerstandsschalters dargestellt sind.
    Figure DE102013200615A1_0002
    Figure DE102013200615A1_0003
    Figure DE102013200615A1_0004
    Figure DE102013200615A1_0005
  • Verwendung nichtflüchtiger komplementärer Widerstandsschalter mit „Level read“ Auslesen in einem passiven Array
  • Der erfindungsgemäße komplementäre Widerstandsschalter 3 kann in einer passiven Gitter-Struktur (Array) parallel und/oder seriell angeordnet sein und zur sequentiellen Ausführung von einer oder mehrerer programmierbarer Logikfunktionen verwendet werden. Jeder Kreuzungspunkt (m, n) der Array-Struktur mit m Zeilen und n Spalten bildet ein separat programmierbares und separat auslesbares Logiktor. Diese Anordnung stellt eine Verbesserung gegenüber einem Field Programmable Digital Array dar.
  • Die benötigte Spaltenzahl n des Arrays ist mindestens so groß wie die Zahl der sequentiell auszuführenden Logikfunktionen und die benötigte Zeilenzahl m des Arrays ist mindestens so groß wie die maximal gleichzeitig auszuführenden Logikfunktionen. Mindestens jeder Kreuzungspunkt im Array kann über eine Hoch- und Niedrigspannungsquelle angesteuert werden. Die Hochspannungsquellen am Kreuzungspunkt (m, n) generieren das Initialisierungssignal und die Eingangssignale p, q(m, n) am Logiktor (m, n) und die Niedrigspannungsquellen generieren die Ausgangssignale s(m, n) des Logiktors (m, n). Die Eingangssignale für Logikfunktionen in der Spalte n’, welche zum Zeitpunkt t’(n’) ausgeführt werden, können beliebige Ausgangssignale von Logikfunktionen, welche zum Zeitpunkt t(n) mit n < n’ ausgeführt wurden, sein. Die Verknüpfung der Logiktore wird über eine passive Verstärkerschaltung, welche die entsprechenden Hochspannungsquellen m, n ansteuert, realisiert. Alle Ausgangssignale s(m, n) von Kreuzungspunkten m, n mit n < n’, welche das Eingangsignal p, q(m’, n’) am Kreuzungspunkt (m’, n’) mit n’ > n definieren, werden am Kreuzungspunkt (m’, n’) zum Eingangssignal p, q (m’, n’) zusammengelegt. Es ist vorteilhaft, die Eingangssignale pi(m, n) und die Eingangssignale qi(m, n) zu addieren. Gilt zum Beispiel pi = {0, 1, 1, 0} und pi = {1, 1, 0, 1}, dann wird an T1(m, n) p(m, n) = ’0’ und an T2(m, n) q(m, n) = ’1’ angelegt. Gilt zum Beispiel pi = {1, 1, 1} und pi = {1, 0, 0}, dann wird an T1(m, n) p(m, n) = ’1’ und an T2(m, n) q(m, n) = ’0’ angelegt.
  • Programmierung des Arrays
  • Die Programmierung des Arrays erfolgt zu Anfang durch Initialisierung im Zyklusschritt C.HV1. Alle Kreuzungspunkte (m, n) werden entweder mit einer positiven oder einer negativen Schreibspannung der Hochspannungsquelle initialisiert. Im Weiteren können in einem Array beliebige Boolesche Grundfunktion parallel oder seriell miteinander verknüpft werden. Die entsprechende Schreibspannung zur nichtflüchtigen Programmierung einer Booleschen Grundfunktion wird mit der Hochspannungsquelle im zweiten Zyklusschritt C.HV2 direkt vor dem ersten Auslesen des jeweiligen Kreuzungspunktes (m, n) an den Kreuzungspunkt (m, n) angelegt. Die einzelnen Teiloperationen werden bei Reihenschaltung sequenziell nacheinander zum Zeitpunkt t(n) ausgeführt, wobei der Ausgangszustand s(m, n) mit n < n’ einer der Logikfunktionen an Kreuzungspunkten (m, n) mit n < n’ als Eingangsparameter für den Kreuzungspunkt (m, n’) verwendet werden kann. Dafür ist die Verstärkung des Ausgangszustandes der zu benutzenden vorhergehenden Teiloperation notwendig. Die einzelnen Teiloperationen innerhalb einer Parallelschalung können gleichzeitig geschrieben werden. Die in den Tabellen Tab. 1 bis Tab. 16 dargestellten Booleschen Funktionen lassen sich mit dieser Struktur im Zwei-Schrittverfahren (C.VH1, C.VH2) programmieren und dann auslesen (C.VL).
  • Von Vorteil ist, dass im ersten Schritt des Zyklus zur Programmierung der Booleschen Funktionen der Zustand in allen Logiktoren der passiven Array-Struktur entweder mit einem positiven oder mit einem negativen Schreibpuls gesetzt werden kann. Somit unterscheidet sich erst der zweite Schritt des Zyklus zur Programmierung der Booleschen Funktionen an jedem zur Ausführung der Logikfunktion verwendeten Kreuzungspunkt (m, n) der passiven Array-Struktur. Das Vorzeichen der Lesespannung, welche gering ist und den Zustand des Ausgabeparameters s der entsprechenden Logiktore nicht verändert, wird durch einen der beiden Eingangsparameter p oder q der Booleschen Funktionen oder durch einen konstanten Eingabeparameter ’0’ oder ’1’ definiert. Die sequentielle und parallele Verknüpfung und Hintereinanderausführung mehrerer Boolescher Operationen wird durch die sequentielle Programmierung von Kreuzungspunkten in unterschiedlichen Spalten n und durch die gleichzeitige Programmierung aller Kreuzungspunkte (m, n) in der Zeile m in derselben Spalte n’ erreicht. Die Verstärkerschaltungen zwischen den Niedrigspannungs-Ausgangssignalen s(m, n) und den Hochspannungs-Eingangssignalen p, q(m, n’) sind vorzugsweise hartverdrahtet. Die Vorteile bei der Verwendung komplementärer Widerstandsschalter in einem passiven Array sind geringe Entwicklungskosten, kurze Implementierungszeiten, hohe Logikdichte und geringer Leistungsbedarf. Die Funktionalität von komplementären Widerstandsschaltern steht direkt nach dem Einschalten zur Verfügung. Die Information über die untergebrachte Konfiguration des passiven Arrays ist über die Hochspannungs-Eingangssignale p, q(m, n) und die Niedrigspannungs-Ausgangssignale s(m, n) in den Kreuzungspunkten gespeichert. Es wird kein extern befindlicher Speicher benötigt, welcher unrechtmäßig ausgelesen werden kann. Vorteilhaft ist auch, die aktuelle Spaltenzahl n als Zählvariable mitzuführen und sequentiell nichtflüchtig zu speichern, so dass beim Hochfahren die Logikfunktion ohne Datenverlust an der Spalte n fortgeführt werden kann.
  • Anwendung in nichtflüchtigen frei programmierbaren analogen Schaltkreisen in einem Array
  • Der erfindungsgemäße komplementäre Widerstandsschalter kann in einer passiven Array-Struktur parallel und/oder seriell angeordnet sein und zur sequentiellen Ausführung von einem oder mehreren programmierbaren analogen Blöcken verwendet werden. Jeder Kreuzungspunkt (m, n) der Array-Struktur mit m Zeilen und n Spalten bildet einen separat programmierbaren und separat auslesbaren Block am Kreuzungspunkt (m, n). Jeder Block am Kreuzungspunkt (m, n) ist gleichzeitig ein Logiktor am Kreuzungspunkt (m, n). Diese Anordnung stellt eine Verbesserung gegenüber einem Field Programmable Analog Array dar. Alle Kreuzungspunkte (m, n) werden entweder mit einer positiven oder einer negativen Schreibspannung der Hochspannungsquelle initialisiert. Im erfindungsgemäßen komplementären Widerstandsschalter wird der LRSi analog und der HRS digital geschrieben. So wird beim Anlegen eines positiven Schreibpulses das Zustandspaar {LRSai, HRSb} und beim Anlegen eines negativen Schreibpulses das Zustandspaar {HRSa, LRSbi} geschrieben. Der Schreibpuls am Kreuzungspunkt (m, n) ist größer als Umin und kleiner als Umax und beeinflusst die Logikfunktion am Kreuzungspunkt (m, n) nicht, Umin muss größer als die Spannung des Lesepulses sein und hängt beispielsweise von der Geometrie und der Herstellung des komplementären Widerstandsschalters 3 ab. Der Lesepuls zum Auslesen des Zustandes LRSai des analogen Blockes am Kreuzungspunkt (m, n) ist unabhängig vom Lesepuls zum Lesen des Ausgabeparameters der Logikfunktion am Kreuzungspunkt (m, n). Analoge Hochspannungseingängen und analoge Niedrigspannungsausgänge stellen die Verbindung zur Außenwelt her. Die Konfiguration des analogen Blocks und der Logikfunktion am Kreuzungspunkt (m, n) erfolgt im Schreibzyklus C.HV2 über analoge Hochspannungseingänge. Das Lesen des analogen Blocks erfolgt über einen analogen Niedrigspannungsausgang, wobei die Lesespannung das gleiche Vorzeichen wie die Schreibspannung im Schreibzyklus C.VH2 hat. Das Lesen der Logikfunktion am Kreuzungspunkt (m, n) erfolgt im Lesezyklus C.VL mit der Lesespannung über einen digitalen Niedrigspannungsausgang. Die Zustände der analogen Blöcke an den Kreuzungspunkten (m, n) definieren die Eingangsparameter p, q (m, n’) für Logikfunktionen an Kreuzungspunkten (m, n’) mit n’ > n. Desweiteren können die Zustände der analogen Blöcke an den Kreuzungspunkten (m, n) die analogen Hochspannungseingänge an Kreuzungspunkten (m, n’) mit n’ > n mit den Zuständen aus sequentiell davor liegenden analogen Niedrigspannungsausgängen an Kreuzungspunkten (m, n) wichten und/oder definiert zeitlich versetzt nutzen.
  • Bezugszeichenliste
    • a, b
    bipolarer Widerstandsschalter
    S, Sa, Sb,
    Oberflächenkontakt und zugehöriger Gegenkontakt
    O, Oa, Ob
    T1, T2
    Terminal für Eingabe- und Ausgabeparameter des integrierten, nichtflüchtigen Logikbauelementes 3
    d, da, db
    Dicke der piezo- oder ferroelektrischen Schicht vor Modifikation
    d’, d’a, d’b,
    Dicke des modifizierten, ferroelektrischen, leitenden
    d’’, d’’a, d’’b
    Bereiches 11‘(d‘) und 11‘‘(d‘‘)
    U, U1, U2, Uij
    Spannung
    I, I1, I2, Iij
    Strom
    R, R1, R2, Rij
    Widerstand
    2
    modifizierende Strahlen z.B. Laser-, Wärme-, Plasma-, Ionen- oder Elektronenstrahlen
    3
    komplementärer Widerstandsschalter
    6, 6a, 6b
    Bereich zwischen zwei Kontakten, in dem sich bei angelegter Spannung U an die beiden Kontakte ein elektrisches Feld ausbildet und Strom fließen kann
    11, 11a, 11b
    piezo- oder ferroelektrische Schicht in der verspannungsfreien Phase
    11’, 11’a, 11’b
    modifizierter, ferroelektrischer Bereich von 11
    11’’, 11’’a, 11’’b
    modifizierter, ferroelektrischer Bereich von 11’ in Kontakt zum Oberflächenkontakt S und/oder zum zugehörigen Gegenkontakt O
    15, 15a, 15b
    Bereich geringster Leitfähigkeit zwischen Oberflächenkontakt S und zugehörigem Gegenkontakt O, in dem oberhalb der kritischen elektrischen Feldstärke bzw. Schwellwert-Spannung Ukrit die verspannungsbehaftete Phase eingestellt wird
    16, 16a, 16b
    Strukturgrenze zwischen zwei verschiedenen Phasen der piezo- oder ferroelektrischen Schicht
    17
    integrierter Schaltkreis oder Trägermaterial
    Uschreib, U+ schreib, U– schreib
    Schreibspannung (Uwrite)
    Ulese, U+ lese, U– lese
    Lesespannung (Uread)
    Ukrit, Ukrita, Ukritb
    Schwellwert-Spannung zur Einstellung der verspannungsbehafteten Phase der Bereichs 15
    Umax, Umaxa, Umaxb
    Maximaler Wert der Schreibspannung
    I @ Ulese
    Strom bei Anliegen einer Lesespannung Ulese
    LRS, LRS‘, LRS‘‘, LRSi, LRSb, LRSb‘, LRSb‘‘, LRSbi, LRSa, LRSa‘, LRSa‘‘, LRSai
    Zustand mit geringem Widerstand (engl., low resistance state) mit i = 1, ,,, n
    Umin, Umina, Uminb
    Kleinster Wert der Schreibspannung zum Schreiben des LRS1
    Umax, Umaxa, Umaxb
    Maximaler Wert der Schreibspannung zum Schreiben des LRSn
    HRS, HRSb, HRSb‘, HRSb‘‘, HRSa, HRSa‘, HRSa‘‘
    Zustand mit hohem Widerstand (engl., high resistance state)
    ILRS, ILRSb, ILRSb’, ILRSb’’, ILRSbi ILRSa, ILRSa’, ILRSa’’, ILRSai
    Lesestrom im LRS beim Anlegen der Lesespannung Ulese
    HRS, IHRSb, IHRSb’, IHRSb’’, IHRSa, IHRSa’, IHRSa’’
    Lesestrom im HRS beim Anlegen der Lesespannung Ulese
    C.VH1
    Erster Zyklusschritt zum Initialisieren der Knotenpunkte eines Arrays
    C.VH2
    Zweiter Zyklusschritt zum Schreiben der zum Ausführen einer logischen Funktion benötigten Kreuzungspunkte eines Arrays
    C.VL
    Schritt zum Lesen des Zustandes der zum Ausführen einer logischen Funktion benötigten Kreuzungspunkte eines Arrays
    m, n
    Zeilen und Spalten eines Arrays
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2012/0195105 A1 [0006]
  • Zitierte Nicht-Patentliteratur
    • E Linn u.a: Beyond von Neumann – logic operations in passive crossbar arrays alongside memory operations. Nanotechnology 23, 2012, S. 305205-1 bis 6 [0010]
    • Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131–141. [0016]
    • Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 on SrTiO3. Appl. Phys. Lett. 100, 062906 (2012) [0023]
    • K. C. Park u.a.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. Appl. Phys. Lett. 77, 435 (2000) [0023]
    • M. K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971) 465 [0023]

Claims (16)

  1. Komplementärer Widerstandsschalter 3, umfassend zwei äußere Kontakte (T1, T2), zwischen denen zwei piezo- oder ferroelektrische Schichten 11 a und 11 b liegen, die durch einen inneren gemeinsamen Kontakt voneinander getrennt sind, dadurch gekennzeichnet, dass mindestens ein Bereich der piezo- oder ferroelektrische Schicht 11 a und 11 b mindestens einmal derart modifiziert ist, dass in der piezo- oder ferroelektrische Schicht 11 a und 11 b jeweils zwischen dem inneren Kontakt und dem zugehörigen äußeren Kontakt ein Bereich 11’ der Dicke d’ entsteht, welcher mindestens zusätzlich in einem Bereich 11’’ der Dicke d’’ modifiziert sein kann, wobei a) die äußeren Kontakte Oberflächenkontakte Sa und Sb und der innere Kontakt ein gemeinsamer zugehöriger Gegenkontakt O oder die äußeren Kontakte Gegenkontakte Oa und Ob und der innere Kontakt ein gemeinsamer zugehörigen Oberflächenkontakt S sind, b) die Oberflächenkontakte S bzw. Sa und Sb gleichrichtend und die Gegenkontakte O bzw. Oa und Ob nichtgleichrichtend sind, c) sich die modifizierten Bereiche in der piezo- oder ferroelektrische Schicht 11 a und 11 b an den Oberflächenkontakten S bzw. Sa und Sb ausbilden, d) die piezo- oder ferroelektrische Schichten 11, 11‘, 11‘‘ verschiedene verspannungsabhängige strukturelle Phasen mit unterschiedlicher Bandlücke und/oder unterschiedlicher Polarisationsladung aufweisen, und e) die elektrische Leitfähigkeit der piezo- oder ferroelektrische Schichten 11, 11‘, 11‘‘ unterschiedlich ist.
  2. Komplementärer Widerstandsschalter 3 nach Anspruch 1, dadurch gekennzeichnet, dass unterschiedliche Schwellwert-Spannungen Ukrit zum Ändern der strukturellen Phase in mindestens einem der Bereiche 11, 11‘, 11‘‘ beim Anlegen einer Schreibspannung Uschreib zwischen den äußeren Kontakten Sa und Sb oder Oa und Ob notwendig sind, wobei die Pulslänge der Schreibspannung Uschreib vorzugsweise auf der Piko- bis Millisekunden-Zeitskala, besonders bevorzugt auf der Nano- bis Mikrosekunden-Zeitskala, liegt.
  3. Komplementärer Widerstandsschalter 3 nach einem der vorhergehenden Ansprüche, wobei die Kristallite des polykristallinen piezo- oder ferroelektrischen Materials der Schicht 11a oder 11b oder die Strukturgrößen von einkristallinem piezo- oder ferroelektrischen Material der Schicht 11a oder 11b kleiner als die laterale Ausdehnung der äußeren Kontakte Sa, Sb oder Oa, Ob sind.
  4. Komplementärer Widerstandsschalter 3 nach Anspruch 1 oder 2, wobei mehrere äußere Kontakte (T1(m), T2(n)) mit m, n ≥ 1 in einem Array angeordnet sind und wobei in den piezo- oder ferroelektrische Materialien 11, 11‘, 11‘‘ an jedem Oberflächenkontakt (Sa(m), Sb(n)) bzw. S(m, n) die Bereiche 11‘ und/oder 11‘‘ individuell modifiziert sein können und wobei die Anzahl der äußeren Kontakte m, n unterschiedlich sein kann.
  5. Komplementärer Widerstandsschalter 3 nach Anspruch 1 oder 2, wobei an mindestens einem der äußeren Kontakte T1, T2 eine Niedrigspannungsquelle und/oder eine Hochspannungsquelle angeschlossen ist, wodurch die piezo- oder ferroelektrischen Materialien zwischen den äußeren Kontakten antiseriell verschalteten bipolaren Widerständen a, b entsprechen.
  6. Komplementärer Widerstandsschalter nach Anspruch 3, dadurch gekennzeichnet, dass durch Anlegen einer hohen Spannung an einen oder an beide äußeren Kontakte T1, T2, das Zustandspaar {LRSa, HRSb} oder {HRSa, LRSb} in die antiseriell verschalteten bipolaren Widerstände a, b geschrieben werden kann.
  7. Komplementärer Widerstandsschalter 3 nach Anspruch 4, dadurch gekennzeichnet, dass durch Anlegen einer niedrigen, positiven oder negativen Lesespannung Ulesea das Zustandspaar {LRSa, HRSb} oder {HRSa, LRSb} ausgelesen werden kann.
  8. Herstellung des komplementären Widerstandsschalters 3 mit gemeinsamem gleichrichtenden Kontakt S gemäß einem der vorhergehenden Ansprüche, gekennzeichnet durch, a) Bildung des äußeren Kontaktes Ob durch Metallisierung und/oder Strukturierung. b) Züchtung und optionale Modifikation einer Schicht aus einem undotierten piezo- oder ferroelektrischen Material 11 b auf dem äußeren Kontakt Ob, c) anschließend Bildung des gemeinsamen Kontaktes S auf der Schicht 11 b durch Metallisierung, d) anschließend Züchtung und optionale Modifikation der Schicht 11 a auf dem gemeinsamen Kontakt S aus einem dotierten oder undotierten piezo- oder ferroelektrischen Material, e) abschließend Bildung des äußeren Kontaktes Oa durch Metallisierung und/oder Strukturierung.
  9. Herstellung des Komplementären Widerstandsschalters mit gemeinsamen nichtgleichrichtenden Kontakt O gemäß einem der vorhergehenden Ansprüche 1 bis 7, gekennzeichnet durch, a) Bildung des äußeren Kontaktes Sb durch Metallisierung und/oder Strukturierung. b) Züchtung und optionale Modifikation einer Schicht aus einem dotierten piezo- oder ferroelektrischen Material 11 b auf dem äußeren Kontakt Sb, c) anschließend Bildung des gemeinsamen Kontaktes O auf der Schicht 11 b durch Metallisierung und/oder Strukturierung; oder durch Diffusion der Dotanden in der Schicht 11 b an die Oberfläche der Schicht 11 b, d) anschließend Züchtung und optionale Modifikation der Schicht 11 a auf dem gemeinsamen Kontakt O aus einem undotierten piezo- oder ferroelektrischen Material, e) abschließend Bildung des äußeren Kontaktes Sa durch Metallisierung.
  10. Herstellung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Bereiche 11 a, 11 b, 11’ a und/oder 11’ b der piezo- oder ferroelektrischen Schichten mit Laser-, Ionen-, Wärme- und/oder Elektronenstrahlen 2 modifiziert werden, wobei die piezo- oder ferroelektrischen Schicht 11 vorzugsweise großflächig mittels Laser- und/oder Ionenstrahlen modifiziert wird, und die Bereiche 11‘ vorzugweise lokal mittels Ionen- und/oder Elektronenstrahlen modifiziert werden.
  11. Herstellung nach einem der Ansprüche 8, 9 oder 10, wobei das piezo- oder ferroelektrische Material der Schichten 11 a und 11 b eine elektrische Restleitfähigkeit hat und die Konzentration der freien Ladungsträger im Bereich von ca. 1014 bis ca. 1019 cm–3, vorzugsweise im Bereich von 1015 bis 1018 cm–3, liegt.
  12. Herstellung nach einem der Ansprüche 8, 9, 10 oder 11, wobei die elektrische Restleitfähigkeit der modifizierten Bereich 11‘ und 11‘‘ im Vergleich zur elektrischen Restleitfähigkeit der Schicht 11 geändert ist und die Konzentration der freien Ladungsträger der modifizierten Bereich 11‘ und 11‘‘ zwischen ca. 1012 und ca. 1023 cm–3 variieren kann.
  13. Herstellung nach einem der Ansprüche 8, 9, 10, 11 oder 12, wobei das undotierte piezo- oder ferroelektrische Material der Schicht 11 aus BiFeO3 und wobei das dotierte piezo- oder ferroelektrische Material der Schicht 11 aus Ti-dotiertem BiFeO3 besteht, vorzugsweise mit einer Titankonzentration von ca. 0,05 at%.
  14. Verwendung des Komplementärer Widerstandsschalters 3 gemäß einem der Ansprüche 1 bis 7 oder hergestellt gemäß einem der Ansprüche 8 bis 13 als Logiktor in einem Logikschaltkreis zur Realisierung nichtflüchtiger Boolescher Funktionen oder als analoger Block mit Logiktor zur Realisierung von Filtern und Verstärkern.
  15. Verwendung nach Anspruch 14 als programmierbares Logiktor, dadurch gekennzeichnet, dass der komplementäre Widerstandsschalter 3 a) durch Anlegen einer hohen Spannung an einen oder an beide äußere Kontakte T1, T2 initialisiert wird, b) durch Anlegen einer von den Booleschen Eingangsparametern abhängigen hohen Spannung an einen oder an beide äußere Kontakte T1, T2 die Boolesche Funktionen geschrieben oder programmiert wird, c) durch Anlegen einer von den Booleschen Eingangsparametern abhängigen niedrigen Spannung an einen oder an beide äußere Kontakte T1, T2 die Boolesche Funktionen gelesen wird, wobei das Zustandspaar {LRSa, HRSb} oder {HRSa, LRSb} des komplementären Widerstandsschalters beim Lesen nicht geändert wird.
  16. Verwendung nach Anspruch 14 als programmierbarer analoger Block mit programmierbarem Logiktor, dadurch gekennzeichnet, dass der komplementäre Widerstandsschalter 3 a) durch Anlegen einer hohen Spannung an einen oder an beide äußere Kontakte T1, T2 initialisiert wird, b) durch Anlegen einer von den Booleschen Eingangsparametern und dem Wert des Analogparameters abhängigen hohen Spannung im Bereich zwischen Umin und Umax an einen oder an beide äußere Kontakte T1, T2 die Boolesche Funktion des Logiktors sowie der Analogwert des analogen Blocks im Zustandspaar {LRSia, HRSb} oder {HRSa, LRSib} geschrieben oder programmiert wird, c) durch Anlegen einer von den Booleschen Eingangsparametern abhängigen niedrigen Spannung an einen oder an beide äußere Kontakte T1, T2 die Boolesche Funktionen gelesen wird, d) durch Anlegen einer von dem geschriebenen Zustandspaar {LRSia, HRSb} oder {HRSa, LRSib} abhängigen niedrigen positiven oder negativen Spannung an einen oder an beide äußere Kontakte T1, T2 der Analogwert LRSia oder LRSib gelesen wird, wobei das Zustandspaar des komplementären Widerstandsschalters 3 beim Lesen nicht geändert wird.
DE201310200615 2013-01-16 2013-01-16 Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung Withdrawn DE102013200615A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE201310200615 DE102013200615A1 (de) 2013-01-16 2013-01-16 Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung
PCT/EP2014/050829 WO2014111481A2 (de) 2013-01-16 2014-01-16 Komplementärer widerstandsschalter, kontaktierte polykristalline piezo- oder ferroelektrische dünnschicht, verfahren zum verschlüsseln einer bitfolge
EP14703281.7A EP2917946B1 (de) 2013-01-16 2014-01-16 Verfahren und schaltkreis-anordnung zum verschlüsseln und entschlüsseln einer bitfolge
EP15166520.5A EP2940749B1 (de) 2013-01-16 2014-01-16 Komplementärer widerstandsschalter
US14/761,319 US9583704B2 (en) 2013-01-16 2014-01-16 Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
US14/800,785 US9812640B2 (en) 2013-01-16 2015-07-16 Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310200615 DE102013200615A1 (de) 2013-01-16 2013-01-16 Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung

Publications (1)

Publication Number Publication Date
DE102013200615A1 true DE102013200615A1 (de) 2014-07-17

Family

ID=51015103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310200615 Withdrawn DE102013200615A1 (de) 2013-01-16 2013-01-16 Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung

Country Status (1)

Country Link
DE (1) DE102013200615A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016162053A1 (en) * 2015-04-07 2016-10-13 Hewlett-Packard Development Company, L.P. Memristor functions based on an orthogonal electrode
CN109970358A (zh) * 2019-03-28 2019-07-05 电子科技大学 一种基于钛酸铋基铁电薄膜的光驱动逻辑器及其应用方法
DE102022116981A1 (de) 2022-07-07 2024-01-18 TechIFab GmbH Memristive struktur und memristive vorrichtung

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028247A1 (en) * 2004-08-03 2006-02-09 Sony Corporation Arithmetic circuit
US20060092691A1 (en) * 2004-11-02 2006-05-04 Sony Corporation Memory element and method of driving the same
DE102005004593A1 (de) * 2005-02-01 2006-08-17 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen
US20080273365A1 (en) * 2007-05-01 2008-11-06 Samsung Electronics Co., Ltd. Nonvolatile memory device having twin memory cells
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US20100271859A1 (en) * 2007-09-28 2010-10-28 Panasonic Corporation Nonvolatile memory element, nonvolatile semiconductor memory apparatus, and reading method and writing method therefor
WO2010136007A2 (de) * 2009-05-29 2010-12-02 Forschungszentrum Jülich GmbH Speicherelement, stapelung, speichermatrix und verfahren zum betreiben
WO2011158887A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置及びその動作方法
WO2012043502A1 (ja) * 2010-09-28 2012-04-05 日本電気株式会社 半導体装置
US20120195105A1 (en) 2011-01-28 2012-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Sram bit cell
DE102011056951A1 (de) * 2011-12-22 2013-06-27 Helmholtz-Zentrum Dresden - Rossendorf E.V. Thermochromes Einzel- und Mehrkomponentensystem, dessen Herstellung und Verwendung
DE102012102326A1 (de) * 2012-03-20 2013-09-26 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integrierter nichtflüchtiger Analogspeicher

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028247A1 (en) * 2004-08-03 2006-02-09 Sony Corporation Arithmetic circuit
US20060092691A1 (en) * 2004-11-02 2006-05-04 Sony Corporation Memory element and method of driving the same
DE102005004593A1 (de) * 2005-02-01 2006-08-17 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen
US20080273365A1 (en) * 2007-05-01 2008-11-06 Samsung Electronics Co., Ltd. Nonvolatile memory device having twin memory cells
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US20100271859A1 (en) * 2007-09-28 2010-10-28 Panasonic Corporation Nonvolatile memory element, nonvolatile semiconductor memory apparatus, and reading method and writing method therefor
WO2010136007A2 (de) * 2009-05-29 2010-12-02 Forschungszentrum Jülich GmbH Speicherelement, stapelung, speichermatrix und verfahren zum betreiben
WO2011158887A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置及びその動作方法
WO2012043502A1 (ja) * 2010-09-28 2012-04-05 日本電気株式会社 半導体装置
US20120195105A1 (en) 2011-01-28 2012-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Sram bit cell
DE102011056951A1 (de) * 2011-12-22 2013-06-27 Helmholtz-Zentrum Dresden - Rossendorf E.V. Thermochromes Einzel- und Mehrkomponentensystem, dessen Herstellung und Verwendung
DE102012102326A1 (de) * 2012-03-20 2013-09-26 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integrierter nichtflüchtiger Analogspeicher

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
E Linn u.a: Beyond von Neumann - logic operations in passive crossbar arrays alongside memory operations. Nanotechnology 23, 2012, S. 305205-1 bis 6
K. C. Park u.a.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. Appl. Phys. Lett. 77, 435 (2000)
Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131-141.
M. K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971) 465
Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 on SrTiO3. Appl. Phys. Lett. 100, 062906 (2012)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016162053A1 (en) * 2015-04-07 2016-10-13 Hewlett-Packard Development Company, L.P. Memristor functions based on an orthogonal electrode
CN109970358A (zh) * 2019-03-28 2019-07-05 电子科技大学 一种基于钛酸铋基铁电薄膜的光驱动逻辑器及其应用方法
CN109970358B (zh) * 2019-03-28 2021-09-28 电子科技大学 一种基于钛酸铋基铁电薄膜的光驱动逻辑器及其应用方法
DE102022116981A1 (de) 2022-07-07 2024-01-18 TechIFab GmbH Memristive struktur und memristive vorrichtung

Similar Documents

Publication Publication Date Title
EP2940749B1 (de) Komplementärer widerstandsschalter
DE69931494T2 (de) Universales speicherelement und programmierverfahren
DE112008000800B4 (de) Dreidimensionale Kreuzschienenarray-Systeme und Verfahren zum Schreiben von Informationen zu dreidimensionalen Kreuzschienenarray-Übergängen und Lesen von in denselben gespeicherten Informationen
DE1954939C3 (de) Speicheranordnung mit einer elektrischen Speichermatrix
DE2720976A1 (de) Elektrisch aenderbare verbindung
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE10255857B3 (de) Magnetische Logikeinrichtung
DE2544974A1 (de) Anordnung zum darstellen logischer funktionen
WO1998053504A1 (de) Ein-elektron-speicherbauelement
DE102019114219A1 (de) Einmal programmierbare (OTP) Implementierung unter Verwendung magnetischer Übergänge
DE102012201789B4 (de) Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren
DE102013200615A1 (de) Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung
DE112013005990T5 (de) Eingebetteter Ladungseinfang-Split-Gate-Flashspeicher und Assoziierte Verfahren
DE2235465B2 (de) Feldeffekttransistor-speicherelement
WO2021239911A1 (de) Memristor-basierte volladdierer und verfahren zu deren betrieb
DE2152109C3 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
EP1913695B1 (de) Bauelement mit einer in ihrer funktionalität konfigurierbaren schaltungsanordnung
DE102012102326A1 (de) Integrierter nichtflüchtiger Analogspeicher
DE102008042323A1 (de) Elektronisches Bauelement mit Schalteigenschaften
EP1606879B1 (de) Magnetische logikeinrichtung und verfahren zu deren betrieb
DE2125451A1 (de) Integrierte Halbleiterschaltung zur Speicherung von Daten
DE2223341C3 (de) Speicherelement und daraus aufgebaute dynamische Randomspeicher
DE2747530A1 (de) Integrierte schaltung
DE102022125361A1 (de) Vorrichtungen und verfahren zum betreiben eines memristiven bauelements
DE102022125340A1 (de) Vorrichtungen und verfahren zum lesen eines memristiven bauelements

Legal Events

Date Code Title Description
R086 Non-binding declaration of licensing interest
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027105000

Ipc: H01L0027240000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee