DE2720976A1 - Elektrisch aenderbare verbindung - Google Patents
Elektrisch aenderbare verbindungInfo
- Publication number
- DE2720976A1 DE2720976A1 DE19772720976 DE2720976A DE2720976A1 DE 2720976 A1 DE2720976 A1 DE 2720976A1 DE 19772720976 DE19772720976 DE 19772720976 DE 2720976 A DE2720976 A DE 2720976A DE 2720976 A1 DE2720976 A1 DE 2720976A1
- Authority
- DE
- Germany
- Prior art keywords
- during
- bistable
- state
- arrangement
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims 1
- 238000004377 microelectronic Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
1 BERLIN 93 SMUNCHEN ··
Dr. RUSCHKE & PARTNW7
PATENTANWÄLTE* /
!•!•graann-Adnw·: ^ Τ·Ι·βη»»-Α*··»·:
M 3819
McDonnell Douglas Corporation, Long Beach, California 90846,
V. St. A.
Elektrisch änderbare Verbindung
709846/1123
Die vorliegende Erfindung betrifft clv.!-. Gebiet der Mikroelektronik
und insbesondere einen elektrisch änderbaren nichtflüchtigen Schalter zur Verwendung beim wahlweisen Verbinden von
auf einem Plättchen ausgebildeten Mikroschaltelementen.
Die U3-P3 3.940.740 beschreibt ein vielseitig einsetzbares
Verfahren zur Darstellung umkonfigurierbarer mikroelektronischer Schaltungsanordnungen unter Verwendung einer dauerhaft
änderbaren, aber nichtflüchtigen Schalteinrichtung. Diese Patentschrift befaßt sich im wesentlichen mit der Anwendung einer
solchen Anordnung, beschreibt aber die Einzelheiten des Aufbaus
derselben nicht ausführlich.
Die Fähigkeit, die in der oben beschriebenen US-Patentschrift beschriebene beliebige und vollständig auf dem Plättchen stattfindende
Verbindung von Schaltungselementen zu erreichen, wurde bisher belastet durch den Mangel einer wirtschaftlichen Schalt- j
anordnung, die ein Verbinden der betrieblich zu verschaltenden j Mikroschaltungselemente auf dem Plättchen und das Abtrennen j
fehlerhafter Elemente erlaubt. Versuche, MNOS-Transistören
(Metall Nitride Oxide ^Semiconductors) für diese Verbindungsfunktion einzusetzen, haben sich infolge der verhältnismäßig
hohen Impedanz dieser Anordnung als erfolglos erwiesen. Wenn eine Anzahl von Mikroschaltungselementen zu einer Kette zusammengeschaltet
wurden, dämpft der Reihenwiderstand der MNOS- -Transistoren das Nutzsignal auf unzulässig geringe Werte.
709846/1123
Die US-PS 3.660.827 zeigt eine "bistabile elektrische Schaltung
wie bspw. ein Flipflop mit Feldeffekttransistoren mit isolierter
Gatt-Elektrode als nichtflüchtige Speicherelemente. Vergleichbare
Anordnungen sind in den US-PSn 3.636.530, 3·54-9·911
und 3.500.14-2 offenbart.
Im allgemeinen wurden solche bistabilen Schaltungen hauptsächlich als nützlich für nichtflüchtige Elemente eines Rechnerspeichers
betrachtet. Keine der oben genannten Druckschriften legt die Verwendung solcher bistabilen Schaltungen in einer
elektrisch aktiven Verbindungsanordnung nahe, um wahlweise mikroelektronische Schaltungen miteinander zu verbinden, die
auf dem gleichen Plättchen wie die bistabilen Anordnungen ausgebildet
sind.
Die vorliegende Erfindung schafft eine elektrisch änderbare nichtflüchtige Verbindungseinrichtung, mit der ein leitender
Pfad wahlweise zwischen Mikroschaltungselementen auf einem
Plättchen hergestellt und geöffnet werden kann und bei dem der gewünschte Leit- oder Sperrzustand während der anfänglichen
Setzphase eines Betriebszyklus gesetzt und danach während einer Betriebsphase auf unbestimmte Dauer erhalten bleibt, bis er
während einer nachfolgenden Löschphase geändert wird. Diese
Einrichtung weist eine nichtflüchtige und elektrisch änderbare
bistabile Speicheranordnung, deren Zustand während der anfänglichen Setzphase durch ein angelegtes, extern erzeugtes Signal
bestimmt wird, um während der Betriebsphase ein Aufschaltsig-
709846/1123
nal zu erzeugen, sowie eine an die Mikroschaltungselemente gelegte
Schaltstufe auf, die auf das Aufschaltsignal ansprechend
den Leitwert zwischen diesen Elementen bestimmt, wobei die nichtflüchtige, elektrisch änderbare bistabile Speichereinrichtung
und die Schaltstufe auf dem gleichen Plättchen wie die Mikroschal tungselemente ausgebildet sind.
Zusätzlich schafft die vorliegende Erfindung ein Verfahren, tun wahlweise den Leitzustand einer elektrischen Schaltstufe zu bestimmen,
die zwischen auf einem Plättchen ausgebildeten Mikroschal tungselementen angeordnet ist, indem man auf dem Plättchen
einen elektrisch änderbaren nichtflüchtigen Speicher, eine betrieblich
an den Speicher angeschlossene bistabile Anordnung und sowie eine betrieblich an die bistabile Anordnung und zwischen
die Mikroschaltungselemente geschaltete Schaltstufe ausbildet,
wobei der Speicher und die bistabile Einrichtung jeweils einen der Leitung und einen der Nichtleitung zugeordneten
Zustand aufweisen, den gewünschten Zustand der bistabilen Anordnung während einer anfänglichen Setzphase setzt, indem man
an einen ihrer Anschlüsse ein vorbestimmtes, einem der zwei möglichen Leitungszustände der Schaltstufe zwischen den Mikroschal
tungselementen, zugeordnetes Signal legt, in den elektrisch änderbaren nichtflüchtigen Speicher während der anfänglichen
Setzphase den gewählten Zustand der bistabilen Anordnung ein- ι liest, den Zustand der bistabilen Anordnung während einer nach- J
folgenden Betriebsphase setzt, indem man an die bistabile Anord nung den Zustand legt, der in den elektrisch änderbaren nicht-
709846/1123
flüchtigen Speicher während der anfänglichen Setzphase eingelesen und dort gespeichert worden war, aus der bistabilen Anordnung
ein Durchschaltsignal erzeugt, das dessen Zustand anzeigt,
und das Durchgeholt ■-i gnal an die Schaltstufe anlegt, um
dessen Leitungszustand zu bestimmen.
Es hat sich herausgestellt, daß man durch Verbinden von MNOS- -Elementen mit aktiven Treiberschaltungen derart, daß der Treiber
entweder eingeschaltet (Signal geht mit Verstärkung durch) oder gesperrt (extrem hohe Impedanz gegen das Signal) wird, die
zuvor mit MNOS-Elementen einhergehenden Verbindungsprobleme auf wirtschaftliche Weise umgehen kann. Die Nichtfluchtigkeit der
MNOS-Elemente gewährleistet dabei, daß die Verbindung, nachdem sie hergestellt worden ist, unbegrenzt erhalten bleibt, bis sie
elektrisch absichtlich geändert wird.
Während einer anfänglichen Setzphase wird der gewünschte Leitungszustand
der bistabilen Anordnung durch Anlegen eines elektrischen Signales an dieselbe aufgeprägt. Danach, d.h. ebenfalls
während der Setzphase, wird der gewünschte Zustand in die MNOS-Speicherlemente gesetzt, um ein Arbeiten nichtflüchtiger Art
zu bewirken. Während einer Arbeitsphase wird danach der Zustand der bistabilen Anordnung hergestellt und durch die in der MNOS-Speicheranordnung
gespeicherte Information beibehalten. Die bistabile Anordnung erzeugt Signale, die anzeigen, in welchem
ihrer zwei Zustände sie sich befindet, und diese Signale werden dazu benutzt, die Schaltstufe bzw. den Treiber aufzuschalten,
709846/1123
durch den die Verbindung hergestellt wird.
Die Verbindungsanordnung nach der vorliegenden Erfindung wird auf dem gleichen Substrat und zur gleichen Zeit ausgebildet
wie die zu verbindenden Schaltungen. Die Aktivierung einer bestimmten Verbindung erfolgt durch Anlegen elektrischer Signale
an Anschlüsse des Plättchens. Die Verwendung der Verbindung nach der vorliegenden Erfindung macht es möglich, extrem große
Aggregate mikroelektronischer Elemente herzustellen, indem man betriebsfähige Elemente in einer gewünschten Konfiguration
miteinander verbindet.
Die vorliegende Erfindung läßt sich daher als ein Mittel ansehen, das die Verwendung redundanter Schaltungsanordnungen
implementiert, so daß fehlerhafte Elemente weggeschaltet und durch betriebsfähige Elemente ersetzt werden können. Das Gesamtergebnis
ist, daß tausende von mikroelektronischen Schaltungselementen auf einem einzelnen Plättchen mit sehr hoher
Zuverlässigkeit miteinander verbunden werden können, so daß der Ertrag an integrierten Schaltungen im Plättchenmaßstab auf
ein wirtschaftlich attraktives Niveau gehoben wird.
Zusätzlich dazu, daß sie die Integration im Plättchenmaßstab ("waferscale integration") erlaubt, erleichtert die Verbindung
nach der vorliegenden Erfindung in hohem Maß eine rechnergestützte Umordnung der Elemente auf dem Plättchen, wie sie bei
adaptiven, Mehrfachmoden- oder selbstreparierenden Schaltungen
709 84 6/1123
erforderlich ist.
Bei der Selbstreparatur tertet ein Rechner die Elemente des
Systems auf dem Plättchen zu aufeinanderfolgenden Zeitpunkten.
Entdeckt er ein Element, dessen Leistung aus vorbestimmten
Grenzen herausfällt, erzeugt er elektrische Signale an die Verbindungsschaltungen, so daß das fehlerhafte Element aus
dem System hinausgeschaltet und Ersatz für es in das System eingeschaltet wird.
Fig. 1 ist ein Diagramm, das die Verwendung elektrisch gesteuerter
Verbindungen zur großmaßstäblichen Integration von auf einem Plättchen ausgebildeten Mikroschaltungselementen
zeigt;
Fig. 2a ist eine Schnittdarstellung eines MOS-Transistors nach dem Stand der Technik, wie er auch in der vorliegenden
Erfindung verwendet wird;
Fig. 2b zeigt das zur Darstellung des MOS-Transistors verwendete Symbol;
Fig. 3a ist eine Schnittdarstellung eines MNOS-Transistors nach
dem Stand der Technik, v/ie er auch in der vorliegenden Erfindung verwendet wird;
Fig. 3b zeigt das zur Darstellung des MNOS-Transistors verwendete
Symbol;
Fig. 4 ist ein Schaltungsdiagramm eines nichtinvertierenden
aktiven Schalters zur Verwendung in einer bevorzugten Ausführungsform der vorliegenden Erfindung;
709846/1123
Pig. 5 ist ein Schaltungsdiagramm eines nichtflüchtigen Speicherschalters,
wie er in einer bevorzugten Ausführungsform der vorliegenden Erfindung verwendet wird;
Fig. 6 ist ein Zeitdiagramm der Spannungsverläufe der nichtflüchtigen Speicherschalter nach der vorliegenden Erfindung.
Die Fig. 1 zeigt ein Diagramm, das die Verwendung elektrisch gesteuerter Verbindungen zum Aufbau großmaßstäblich integrierter
mikroelektronischer Schaltungen zeigt, die auf einem Plättchen
10 ausgebildet sind. In diesem besonderen Beispiel handelt es sich um 64-Bit-Schieberegistereinheiten 12. Eine Schaltergruppe
14 wird auf dem Plättchen 10 gleichzeitig mit den Einheiten 12 ausgebildet.
Die ochieberegistereinheit 12 und die Schaltergruppe 14 sind
zu einem gestrichelt umrisoenen Block zusammengefaßt, der sich
über die Fläche des Plättchens 10 wiederholt. Die Verwendung eines solches sich wiederholenden Musters aus Mikroschaltungselementen
ergibt eine größere Zuverlässigkeit und geringere Kosten. In einigen Fällen können die Vorrichtungen für die Herstellung
des Grundblocks in einem Schrittschalt-Wiederholungsdruckverfahren
("step and repeat print process") eingesetzt werden.
Wenn die Ausbildung der Einheiten 12 und Schaltgruppen 14 aiii
dem Plättchen beendet ist, wird inan normalerweise bestimmte der
709846/1123
Einheiten - in Fig. 1 durchkreuzt dargestellt - für fehlerhaft befinden, während andere der Arbeitseinheiten 12 betriebsfähig
sind. Um die fehlerhaften Einheiten aus der Kette herauszunehmen und betriebsfähige in die Kette einzufügen, werden
die verschiedenen Schalter in den Schaltergruppen 14 aktiviert. Diese Schalter sind nach der vorliegenden Erfindung elektrisch
änderbar, und wenn sie geändert worden sind, liegen die betriebsfähigen
Einheiten in Reihe miteinander und ergeben in dem vorliegenden Beispiel ein 256-Bit-Schieberegister. Ist ein
256-Bit-Schieberegister erwünscht und wurde eine größere Anzahl 12 betriebsfähig befunden, braucht nur die erforderliche Anzahl
- hier vier - in die Schaltung eingeschaltet zu werden.
Die vorliegende Erfindung betrifft lediglich die Schalter, die die Schaltergruppe 14 ausmachen, nicht die spezielle Konfiguration
der mikroelektronischen Schalteinheit 12, die miteinander zu verbinden sind. Die Fähigkeit, eine Schaltergruppe
auf dem Plättchen 10 zur gleichen Zeit und nach dem gleichen Verfahren auszubilden v/ie die mikroelektronischen Elemente 12,
die miteinander verbunden werden sollen, ist ein zentraler Punkt der vorliegenden Erfindung. Diese Fähigkeit zur Umordnung
auf zuverlässige Weisung und mit sinnvollen Leistungsniveaus ist erst seit kurzem mit der Entwicklung von MOS- und
MNOS-Transistören möglich geworden.
Die Fig. 2 - inkl. die Fig. 2a und 2b - zeigen einen aus dem Stand der Technik bekannten typischen MOS-Transistor. Die Fig.
709846/1123
2a ist dabei eine Schnittdarstellung, die den Aufbau des MOS-Transistors
20 zeigt, während die Fig. 2b die in Fig. 4 und zur Darstellung des in der Fig. 2a gezeigten Aufbaus benutzten
Symbole erläutert.
Der MOS-Transistor 20 ist auf einem Substrat aus N-Silizium
ausgebildet. Zwei Bereiche 24,26 aus P-Material sind durch Diffusion
oder ein ähnliches Verfahren im Substrat ausgebildet. Diese P-Bereiche 24,26 sind mit einer Oxidschicht 28 abgedeckt,
die ihrerseits teilweise mit einer Elektrode 30 aus leitfähigem
Material - bspw. Aluminium- über im wesentlichen den die P-Bereiche 24,26 trennenden N-Bereich abgedeckt sind. Einer
der P-Bereiche 24,26 wird als Emitter (Source)-Bereich bezeichnet, der andere als Kollektor(Drain)-Bereich. Die Elektrode
ist das Gatt (Gate). Die Zuleitungen 32, 34- können an die P-
-Bereiche 24 bzw. 26 angebracht sein; alternativ können metallische Überzüge auf dem Substrat 22 als Elektroden dienen. Eine
Zuleitung 36 ist für die Gattelektrode 30 vorgesehen.
Wie bekannt,wird der Ausdruck "Gatt" bzw. "Gate" weithin in
der Technik verwendet, um die Steuerelektrode eines MOS-Tran-εί.
fcux· zn kennzeichnen. Diese Elektrode ist in der Fig. 2b
als umgekehrt T-förmiger Teil 38 des Symbols gezeigt. Weiterhin werden in der Technik bestimmte Anordnungen als UND-Glieder,
ODER-Glieder bzw. einfach Glieder oder Schaltstufen bezeichnet.
709846/1123
Legt man eine positive Spannung an die Gattelektrode 30, ist der Widerstand zwischen den Emitter- und Kollektoranschlüssen
32, 34 sehr hoch; in der Tat besteht zwischen ihnen keine Verbindung.
Wird die Spannung am Gatt 30 negativer, baut sich ein
negatives Feld im N-Bereich auf, das den Widerstand zwischen den Emitter- und Kollektoranschlüssen 32, 34- erheblich senkt,
so daß im Effekt eine Verbindung zwischen den Leitungen 32, entsteht. Die Spannung, bei der der MOS-Transistor zu leiten
beginnt, wird als Schwellspannung bezeichnet.
Die Fig. 3a zeigt den Aufbau eines MNOS-Transistors 40 im
Querschnitt. Wie der oben in Fig. 2a beschriebene MOS-Transistor ist der MNOS-Transistör der Fig. 3 auf einem Substrat 42
aus N-Silizium ausgebildet. Zwei P-Bereiche 44, 46 sind auf dem Substrat 42 durch Diffusion oder ein anderes Verfahren ausgebildet.
Eine dünne Schicht 48 eines Oxids ist auf das Substrat aufgebracht und liegt über Teilen beider P-Bereiche 44, 46.
Im Gegensatz zum MOS-Transistor weist der MNOS-Transistor jedoch
weiterhin eine Schicht 50 aus Siliziumnitrid auf, die sich
zwischen der Oxidschicht 48 und einer leitenden Gattelektrode 52 befindet.
Der MNOS-Transistor 40 unterscheidet sich weiterhin von dem oben beschriebenen MOS-Transistor 20, daß er mit einer zusätzlich
Elektrode 60 versehen ist, die am Substrat 42 liegt und an die man eine Vorspannung legt, die die Leitschwelle des ;
MNOS-Transistors verändert. Legt man eine sich ändernde Spannung
709846/1123
an die Leitung 62, v/andern "Löcher" in den Grenzschichtbereich
den Transistors und verschieben damit seine Schwellspannung.
Eine durch Anlegen einer opannung an die Elektrode 60 verursachte Verschiebung der Schwelle bleibt also auch dann erhalten,
nachdem die Spannung wieder abgenommen worden ist. Es ist die opannung über der Siliziumnitridschicht, die diese Verschiebung
der Schwellspannung bewirkt. Die Schwellspannung
wird von der Spannung über der Siliziumnitridschicht im wesentlichen nicht beeinflußt, wenn diese weniger negativ als ein
vorbestimmter Wert ist.
Die opannung über der Siliziumnitridschicht hängt von der Spannung am Emitter und am Kollektor ab. Wenn bspw. der Emitter
auf -20 V und eine Spannung von -30 V an der Leitung 66 liegen, beträgt die wirksame Spannung ν1' r aor Siliziumnitridschicht
nur -10 V und reicht u.U. nicht aus, um die Schwelle wesentlich zu verschieben. Wenn andererseits der Emitter auf Massepotential
liegt, erscheinen über der Siliziumnitridschicht die vollen -30 V, so daß die Schwe11 spannung sich ändert. Dieses
Prinzip ist wesentlich für die Funktionsweise der vorliegenden Erfindung. Wie unten ersichtlich werden wird, erteilt die Fähigkeit
zur Schwellwertverschiebung dem MNOS-Transistör eine
"Speicher"-Fähigkeit, die in der bevorzugten Ausführungsform
der Erfindung, die unten beschrieben wird, ausgenutzt wird.
Die Fig. 3b zeigt das in der Technik zur Bezeichnung eines
MNOS-Transistors verwendete Symbol. Das Gatt 64 ist wie beim
709846/1 123
Gatt des MOS-Transistors als umgekehrtes T gezeigt. Ein Pfeil 66 bezeichnet die die Schwellspannung verschiebende Elektrode
60 sowie deren Zuleitung 62.
Die Fig. 4- zeigt einen nichtinvertierenden aktiven Schalter zur Verwendung in einer bevorzugten Ausführungsform der vorliegenden
Erfindung. Der Schalter hat zwei Zustände. Wenn der Schalter sich im Durchschaltzustand befindet, wird ein an den
Eingangsanschluß 72 gelegtes Signal verstärkt auf den Ausgangsanschluß 74 durchgegeben. Befindet der Schalter 70 sich im
Sperrzustand, besteht zwischen dem Eingangsanschluß 72 und dem
Ausgangsanschluß 7^ keine Verbindung.
Wird eine negative Spannung an den Steueransehluß 76 gelegt,
die die Höhe der Schwellspannung übersteigt, wird der MOS-
-Transistor 78 leitend; das am Eingangsansehluß 72 liegende
Signal geht auf die Gattelektrode des Transistors 82. Indem man das Eingangssignal an das Gatt 80 legt, ändert man den
Widerstand der Schaltstufe 82 in einem vom Eingangssignal bestimmten Ausmaß.
Ist das Eingangssignal verhältnismäßig stark und nimmt ab, nimmt die Leitfähigkeit des Transistors 82 zu, so daß der Knotenpunkt
83 gegen Masse geht. Da in der bevorzugten Ausführungsform VDD verhältnismäßig stark negativ ist, nimmt die Spannung ι
am Knotenpunkt 83 daher mit abnehmendem Eingangssignal zu. j Dies zeigt, daß der Transistor 82 als einzelne Verstärkerstufe i
709846/1123
arbeitet, aber den unerwünschten Effekt hat, das Signal zu invertieren. Dieser unerwünschte Nebeneffekt läßt sich durch
eine zweite Verstärkerstufe mit einem Transistor 88 beseitigen.
Es ist aus der Technik bekannt, daß die Transistoren 84, 86 sich wie nichtohmsche Widerstände verhalten, da ihre Gatts jeweils
an eine ihrer anderen Elektroden gelegt sind.
Wird die Spannung am Knotenpunkt 83 positiver, steigt der Widerstand des zweiten Verstärkertransistors 88, so daß die
Signalausgangsspannung am Ausgangsanschluß 74 gegen V·^ geht,
d.h. negativer wird. Die Schaltung der Fig. 4 arbeitet als nichtinvertierender aktiver Schal bar, dar ein verstärktes Ausgangssignal
liefert, wenn man eine verhältnismäßig hohe negative
Spannung an die Steuerelektrode 76 legt.
Während die Schaltung der Fig. 4 die Verbindungsfunktion ausüben kann, sofern ein Steuersignal an den Steueranschluß 76
gelegt wird, sind dort keine Vorkehrungen getroffen, um der Situation gerecht zu werden, daß das an den Steueranschluß 76
gelegte Steuersignal ausfällt, während die Anordnung sieb, im
Leitzustand befinden soll. In dieser Lage würde die Verbindung zwischen den mikroelektronischen Bauelementen sich öffnen,
wenn der Schalter der Fig. 4 öffnet. Dieser Mangel der Schal tung der Fig. 4 läßt sich beheben durch Verwendung der Spei
cherschaltung 100, die ausführlich in der Fig. 5 beschrieben
ist und das Steuersignal erzeugt.
709846/1123
In der Speicherschaltung 100 der Fig. 5 wird das Steuersignal,
das an den Steueranschluß 76 der Fig. 4 gelegt werden soll,
am Knotenpunkt 102 erzeugt. Wenn die Herstellung einer Verbindung ohne Verstärkung gewünscht ist, legt man die zu verbindenden
Mikroschaltungen an den Emitter und den Kollektor der Transistoren Q11, 104 und Q12, 106. Ist eine Verbindung
mit Verstärkung erforderlich, muß das Steuersignal nach der
bevorzugten Ausführungsform der Erfindung an den Anschluß
des nichtinvertierenden aktiven Schalters der Fig. 4 gelegt werden. Wie im Fall der Fig. 4 ist Vn^ ein gegen Masse negative
konstante Spannung.
Die Sperrschaltung der Fig. 5 v/eist einen Flipflop 108 sowie
einen nichtflüchtigen, elektrisch änderbaren Speicher 110 auf.
Während eines vollständigen Arbeitszyklus durchläuft die Speicherschaltung
100 der Fig. 5 nacheinander die folgenden drei Zustände: Speicher setzen, Arbeiten, und Löschen.
Während des Speichersetzens wird der gewünschte Zustand der
herzustellenden Verbindung in das Flipflop 108 gesetzt, indem man an Spannung an den Setz- oder den Rücksetzanschluß 112 bzw.
113 des Flipflop::- 108 legt, wie erwünscht.
Danach wird der Ausgangszustand des Flipflops 108 in den nichtflüchtigen, elektrisch änderbaren Speicher eingegeben. Während
der Arbeitsphase wird der Zustand des Flipflops 108 von der im
709846/1123
Speicher gespeicherten Information "bestimmt und der Ausgangs- .
zustand de ο Flipflops 108 dient dazu die Schaltstufen zu steuern,
die die Verbindung herstellen.
Wenn schließlich die Verbindung elektrisch geändert werden soll, kann eine Löschphase eingeleitet ί^ϊθιι, während der der Speicher
gelöscht wird.
Wenn die Verbindung hergestellt werden soll, wird der Rücksetzanschluß
114 auf Masse und dann eine erhebliche negative Spannung V^ an den Setzanschluß 112 gelegt. Auf diese Weise
wird der Knotenpunkt D, 116, über den Transistor Q7, 118 geerdet, so daß der MNOS-Transistor Q1M-, 120 leitet, während der
MNOS-Transistor Q3, 122 sperrt, da der Transistor Q1, 124 sperrt.
Bei in der Speichersetzphase leitendem Transistor 120 und gesperrtem
Transistor 122 liegt der Emitter des Transistors 120 aus Masse, und ist der Emitter des Transistors 122 negativer.
Die angelegte Schwellverschiebungsspannung bringt also die Schwelle des Transistors 120 auf einen negativeren Wert als
die Schwelle des Transistors 122, wie oben unter Bezug auf die Fig. 3 erläutert.
Das grundsätzliche Konzept der elektrisch änderbaren Verbindung liegt in der Fähigkeit der Flipflopschaltung 108, eine
Differenz zu erfassen. Die nichtflüchtigen Nitrid-Speicherelemente
liefern die Widerstandsunterschiede, die das Flipflop
709846/1123
während der Arbeitsphase setzen.
Nachdem die Schwellwerte der Transistoren Q3 und Q4, d.h.
bzw. 120 gesetzt worden sind, lassen sich die an den Setz- und den Rücksetzanschluß 112 bzw. 114 gelegten Eingangssteuerspannung
abnehmen. Da die MNOS-Speichertransistören nichtflüchtig
arbeiten, kann auch VDÜ abgeschaltet werden, da die Speicherzustände
der Transistoren Q3> Q4, d.h. 122 bzw. 120, bereits
festgelegt sind.
Wenn man zu Beginn der Arbeitsphase die Betriebsspannung in
form einer negativen Spannung V^0 an den Anschluß 126 legt,
werden die Kollektoren der MNOS-Transistören Q3 und Q4 (Knoten
A, 128 und B, 130 über die Transistoren Q5 und Q6, d.h. 132
bzw. 134, schneller aufwärts gezogen als der Transistor Q9,
136 ihre jeweiligen Gatts aufwärts zieht. Während V-^ gegen
seinen endgültigen negativen Wert geht, zieht der niedrigere Widerstand des Transistors Q3, 122 den Knoten G, 138 auf VDD
und schaltet damit den Transistor Q2, 140 durch, der den Transistor
Q1, 124 sperrt. Da nun der Transistor Q1 gesperrt ist,
kann der Knoten C, 138 auf V-^ gehen, so daß die Verbindung
über die Transistoren Q11, Q12, d.h. 104, 106 durchgeschaltet
wird.
Während die endgültige Spannung V-^ erreicht wird, ist der
Transistor Q3, 122 gesperrt, der Transistor Q4, 120 durchgeschaltet.
Während also die Verbindung durchgeschaltet ist, wird
709846/1123
der Speicherinhalt in den Transistoren Q3» Q4, d.h. 122 bzw.
Ί20, fortwährend durch die Aufrechterhaltung der Schwellwertunterschiede
zwischen den beiden Speichertransistoren Q3, Q4, d.h. 122 bzw. 120, aufgefrischt.
Um die gewünschte Verbindung anfänglich herzustellen oder sie später zu ändern, muß zunächst der Steuerspeicher gelöscht
werden. Hierzu legt man Vj.j.an Masse, um zu gewährleisten, daß
mindestens einer der Knoten G, 138 oder D, 116 auf Masse liegt.
Die Transistoren Q7 und Q8, d.h. 118, 132 werden aufgetastet,
um die Knoten C und D, d.h. 138 bzw. 116 nach Masse zu entladen. Sodann, werden die isolierten Substrate der Transistoren
Q3 lind Q4, d.h. 122 bzw. 120, auf VDD gezogen und die Transistoren
Q3, Q4, d.h. 122, 120 gelöscht. Die Löschphase wird abgeschlossen, indem man die Transistoren Q7, Q8 118, 142
sperrt und den Knoten G 144 offenschaltet. Da die Löschphase nunmehr abgeschlossen ist, kann die Speichersetzphase der
Schaltung eingeleitet werden.
Das Zeitsteuerdiagramm der Fig. 4 basiert unmittelbar auf der obigen Beschreibung der Arbeitsweise der Speicherschaltung
der Fig. 5· Die Fig. 6 faßt lediglich die obige Beschreibung
zusammen und stellt sie graphisch dar. In der Fig. 6 stellen die durchgezogenen Linien die Spannungsverläufe in der Schaltung
dar, die dem Leitzustand der Verbindung zugeordnet sind. Die gestrichelten Linienzüge der Fig. 6 zeigen die Spannungsverläufe im alternativen Sperrzustand der Verbindung.
709846/1123
Es ist also eine elektrisch änderbare nichtflüchtige Verbindungsschaltung
mit einer nichtflüchtigen, elektrisch änderbaren bistabilen Speicheranordnung und einer Schaltstufe beschrieben
worden. Die Schaltstufe enthält einen aktiven elektronischen Schalter, der in der bevorzugten Ausführungsform
das durch die Verbindung laufende Signal verstärkt. In der oben beschriebenen bevorzugten Ausführungsform weist die nichtflüchtige elektrisch änderbare bistabile Speicheranordnung
einen nichtflüchtigen elektrisch änderbaren Speicher auf, der betrieblich der bistabilen Anordnung so zugeordnet ist, daß
während einer Setzphase des Arbeitszyklus elektrische Signale, die den erwünschten Leitzustand darstellen, auf die bistabile
Anordnung gegeben werden, um in den nichtflüchtigen Speicher eingelesen zu werden. Während einer nachfolgenden Arbeitsphase
dient die Leitzustandsinformation, die in den nichtflüchtigen
Speicher eingelesen wurde, dazu, um den Zustand der bistabilen Anordnung zu bestimmen. Während der Arbeitsphase wird der
nichtflüchtige Speicher von der bistabilen Anordnung fortwährend
aufgefrischt.
In einer alternativen Ausführungsform weist die Schaltstufe einen MOS-Transistor auf, der das Signal nicht verstärkt. In
der bevorzugten Ausführungsform werden alle diese Elemente der
Verbindung auf dem gleichen Substrat ausgebildet wie die zu verbindenden mikroelektronischen Elemente. Weiterhin ist ein
Verfahren beschrieben worden, das nützlich ist für die Verwendung mit der Verbindungsanordnung, um diese zu aktivieren und
zu deaktivieren.
Cl/Za 709846/1123
Cl/Za 709846/1123
Claims (9)
1. Elektrisch änderbare nichtflüchtige Verbindung3anordnung,
mit der sich ein leitender Pfad zwischen auf einem Plättchen ausgebildeten Mikroschaltungselementen wahlweise herstellen
und öffnen läßt, wobei der gewünschte Leit- bzw. Sperrzustand während einer anfänglichen Setzphase eines
Arbeitszyklus gesetzt und danach während eines Arbeitszyklus für unbestimmte Dauer aufrechterhalten wird, bis er während
einer Löschphase aufgehoben wird, gekennzeichnet durch eine nichtflüchtige, elektrisch änderbare bistabile Speicheranordnung,
deren Zustand während der anfänglichen Setzphase durch ein extern erzeugtes und an diese angelegtes Signal
hergestellt wird, um während der Arbeitsphase ein Aufschaltsignal zu erzeugen, und durch eine an die Mikrοschaltungselemente
angeschlossene Schaltstufe, die auf das Aufschaltsignal
ansprechend den Leitzustand zwischen diesen Elementen bestimmt, wobei die nichtflüchtige, elektrisch änderbare
bistabile Speicheranordnung und die Schaltstufe auf dem gleichen Plättchen wie die Mikroschaltungselemente ausgebildet
sind.
2. Elektrisch änderbare nichtflüchtige Verbindungsanordnung
nach Anspruch 1, dadurch gekennzeichnet, daß die bistabile Anordnung einen nichtflüchtigen, elektrisch änderbaren
Speicher, in den während der anfänglichen Setzphase Informationen eingeiesen werden, die den gewünschten Zustand de-
709846/1 123
finieren, sowie eine bistabile Schaltung aufweist, deren Zustand während der Arbeitsphase durch die in dem elektrisch
änderbaren nichtflüchtigen Speicher gespeicherte Information bestimmt ist, um während der Arbeitsphase ein Aufschaltsignal
zu erzeugen.
3. Verbindungsanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß während der anfänglichen Setzphase der Zustand der bistabilen Anordnung durch ein extern erzeugtes, an
diese angelegtes Signal bestimmt wird und bei der die während der anfänglichen Setzphase in das elektrisch änderbare
nichtflüchtigen Speicher eingelesene Information den Zustand der bistabilen -Anordnung anzeigt.
4-, Verbindungsanordnung nach Anspruch 2 oder 3» dadurch gekenn zeichnet,
daß der elektrisch änderbare nichtflüchtige Speicher während einer nachfolgenden Löschphase löschbar ist.
5. Verbindungsanordnung nach Anspruch 2, 3 oder 4, dadurch
gekennzeichnet, daß der elektrisch änderbare nichtflüchtige
Speicher weiterhin einen MNOS-Transistor aufweist.
6. Verbindungsanordnung nach einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, daß die Verbindungsanordnung »nfl
die Mikroschaltungselemente in einem gemeinsamen Verfahren auf dem gleichen Plättchen ausgebildet worden sind.
709846/1123
7· Verbindungsanordnung nach einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, daß die Schaltstufe weiterhin eine aktive Einrichtung aufweist, um die Impedanz des leitenden
Ffads zu verringern.
8. Verfahren zur wahlweisen Bestimmung des Leitzustands einer
elektrischen Schaltstufe, die zwischen die auf einem Plättchen ausgebildeten Mikroschaltungselemente eingeschaltet
ist, dadurch gekennzeichnet, daß man auf dem Plättchen einen elektrisch änderbaren, nichtflüchtigen Speicher, eine betrieblich
mit dem Speicher verbundene bistabile Schaltung und eine betrieblich mit der bistabilen Anordnung verbundene
und zwischen die Mikroschaltungselemente geschaltete
Schaltstufe ausbildet, wobei der Speicher und die bistabile Anordnung jeweils einen der Leitung und einem der Sperrung
zugeordneten Zustand aufweisen, den gewünschten Zustand der bistabilen Anordnung während einer anfänglichen Setzphase
setzt, indem man an einen der Anschlüsse derselben ein vorbestimmtes, einem gewählten der beiden möglichen
Leitungszustände der Schaltstufe zwisehen den Mikroschaltungselementen
zugeordnetes Signal legt, in den elektrisch änderbaren nichtflüchtigen Speicher während der anfänglichen
Setzphase den gewählten Zustand der bistabilen Anordnung einliest,
den Zustand der bistabilen Anordnung während einer nachfolgenden Arbeitsphase setzt, indem man an die bistabile
Anordnung den Zustand legt, der während der anfänglichen
709846/1123
oetzphase in den elektrisch änderbaren nichtflüchtigen
Speicher eingelesen und dort gespeichert worden war, aus der bistabilen Anordnung ein deren Zustand anzeigendes
Schaltsignal erzeugt und
das Schaltsignal an die Schaltstufe legt, um deren Leitzustand zu bestimmen.
9. Verfahren nach Anspruch 8, weiterhin gekennzeichnet dadurch,
daß man den elektrisch änderbaren nichtflüchtigen Speicher in einer nachfolgenden Löschphase des Arbeitszyklus durch
Anlegen eines Löschsignals löscht.
709846/1123
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/684,152 US4092733A (en) | 1976-05-07 | 1976-05-07 | Electrically alterable interconnection |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2720976A1 true DE2720976A1 (de) | 1977-11-17 |
Family
ID=24746889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772720976 Pending DE2720976A1 (de) | 1976-05-07 | 1977-05-06 | Elektrisch aenderbare verbindung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4092733A (de) |
JP (1) | JPS52136534A (de) |
DE (1) | DE2720976A1 (de) |
FR (1) | FR2350738A1 (de) |
GB (1) | GB1543109A (de) |
IT (1) | IT1079654B (de) |
NL (1) | NL7704928A (de) |
SE (1) | SE420370B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4398248A (en) * | 1980-10-20 | 1983-08-09 | Mcdonnell Douglas Corporation | Adaptive WSI/MNOS solid state memory system |
WO1982002793A1 (en) * | 1981-02-02 | 1982-08-19 | Otoole James E | Semiconductor memory redundant element identification circuit |
US4476546A (en) * | 1982-03-19 | 1984-10-09 | Fairchild Camera & Instrument Corp. | Programmable address buffer for partial products |
US4703436A (en) * | 1984-02-01 | 1987-10-27 | Inova Microelectronics Corporation | Wafer level integration technique |
JPS61236593A (ja) * | 1985-04-12 | 1986-10-21 | 松下電器産業株式会社 | 表示装置および表示方法 |
US4722084A (en) * | 1985-10-02 | 1988-01-26 | Itt Corporation | Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits |
GB8612454D0 (en) * | 1986-05-22 | 1986-07-02 | Inmos Ltd | Redundancy scheme for multi-stage apparatus |
US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
US4908525A (en) * | 1989-02-03 | 1990-03-13 | The United States Of America As Represented By The Secretary Of The Air Force | Cut-only CMOS switch for discretionary connect and disconnect |
US5051994A (en) * | 1989-04-28 | 1991-09-24 | International Business Machines Corporation | Computer memory module |
US5203005A (en) * | 1989-05-02 | 1993-04-13 | Horst Robert W | Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement |
JP3005250B2 (ja) | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
US5576554A (en) * | 1991-11-05 | 1996-11-19 | Monolithic System Technology, Inc. | Wafer-scale integrated circuit interconnect structure architecture |
EP0541288B1 (de) * | 1991-11-05 | 1998-07-08 | Fu-Chieh Hsu | Redundanzarchitektur für Schaltungsmodul |
US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
JPH08500687A (ja) * | 1992-08-10 | 1996-01-23 | モノリシック・システム・テクノロジー・インコーポレイテッド | ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース |
US5859627A (en) * | 1992-10-19 | 1999-01-12 | Fujitsu Limited | Driving circuit for liquid-crystal display device |
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
JP4041550B2 (ja) * | 1995-10-31 | 2008-01-30 | テキサス インスツルメンツ インコーポレイテツド | 集積回路 |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US6408413B1 (en) | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6233184B1 (en) | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
US7058862B2 (en) | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660827A (en) * | 1969-09-10 | 1972-05-02 | Litton Systems Inc | Bistable electrical circuit with non-volatile storage capability |
US3755791A (en) * | 1972-06-01 | 1973-08-28 | Ibm | Memory system with temporary or permanent substitution of cells for defective cells |
GB1377859A (en) * | 1972-08-03 | 1974-12-18 | Catt I | Digital integrated circuits |
-
1976
- 1976-05-07 US US05/684,152 patent/US4092733A/en not_active Expired - Lifetime
-
1977
- 1977-04-12 GB GB15068/77A patent/GB1543109A/en not_active Expired
- 1977-04-14 SE SE7704277A patent/SE420370B/xx unknown
- 1977-05-04 NL NL7704928A patent/NL7704928A/ not_active Application Discontinuation
- 1977-05-06 DE DE19772720976 patent/DE2720976A1/de active Pending
- 1977-05-06 FR FR7713888A patent/FR2350738A1/fr active Granted
- 1977-05-06 IT IT49296/77A patent/IT1079654B/it active
- 1977-05-06 JP JP5192877A patent/JPS52136534A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
SE420370B (sv) | 1981-09-28 |
NL7704928A (nl) | 1977-11-09 |
FR2350738B3 (de) | 1980-03-14 |
US4092733A (en) | 1978-05-30 |
JPS52136534A (en) | 1977-11-15 |
GB1543109A (en) | 1979-03-28 |
SE7704277L (sv) | 1977-11-08 |
IT1079654B (it) | 1985-05-13 |
FR2350738A1 (fr) | 1977-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2720976A1 (de) | Elektrisch aenderbare verbindung | |
DE3015096C2 (de) | ||
DE2235801C3 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
EP0051693B1 (de) | Elektrisch umschaltbarer Festwertspeicher | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE2731442C2 (de) | Speicherschaltung mit Isolierschicht-Feldeffekttransistoren | |
DE69027240T2 (de) | Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last | |
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE2544974A1 (de) | Anordnung zum darstellen logischer funktionen | |
DE4330778A1 (de) | Speicherzellenschaltung | |
DE1499843A1 (de) | Speicherzelle | |
DE2706807C2 (de) | Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale | |
DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
DE2646653C3 (de) | ||
DE2735976A1 (de) | Elektronisch veraenderbare diodenlogikschaltung | |
DE69124010T2 (de) | Halbleiterspeicherzelle | |
DE2519323C3 (de) | Statisches Drei-Transistoren-Speicherelement | |
DE3855792T2 (de) | Halbleiterspeicheranordnung mit verbesserter Ausgabeschaltung | |
DE3330013A1 (de) | Statische speicherzelle | |
DE2061990A1 (de) | Schaltungsanordnung fur ein elek tromsches Koppelfeld in Fernmelde , insbesondere Fernsprechvermittlungs anlagen | |
EP0135136A2 (de) | Integrierte RS-Flipflop-Schaltung | |
DE3700296A1 (de) | Halbleiter-differenzverstaerker | |
DE102021107107A1 (de) | Schaltungsstruktur und verfahren zur speicherung im speicher mit speicherzelle und mram-stapel | |
EP0814513B1 (de) | Monolithisch integrierte Mehrfachbetriebsartenschaltung | |
DE69411368T2 (de) | Schaltung zur Auswahl von Entwurfsmöglichkeiten in einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OHW | Rejection |