JP2011258288A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2011258288A
JP2011258288A JP2010133138A JP2010133138A JP2011258288A JP 2011258288 A JP2011258288 A JP 2011258288A JP 2010133138 A JP2010133138 A JP 2010133138A JP 2010133138 A JP2010133138 A JP 2010133138A JP 2011258288 A JP2011258288 A JP 2011258288A
Authority
JP
Japan
Prior art keywords
memory cells
line
data
write
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010133138A
Other languages
English (en)
Inventor
Yoshihiro Ueda
善寛 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010133138A priority Critical patent/JP2011258288A/ja
Priority to US13/052,978 priority patent/US20110305067A1/en
Publication of JP2011258288A publication Critical patent/JP2011258288A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Abstract

【課題】メモリセルの抵抗状態を制御するためにメモリセルに双方向の電流を流す場合においても、高速な書き込み動作及び読み出し動作を行うことが可能な半導体記憶装置を提供する。
【解決手段】第１の書き込みは、ソース線ＳＬから複数のビット線ＢＬへ流れる電流で、ワード線ｏＷＬに接続された複数のメモリセルＭＣの抵抗を第１状態に変化させ、第２の書き込みは、第１の書き込みを行った後にセンスアンプ１３が保持するデータに基づいて、ビット線ＢＬからソース線ＳＬへ流れる電流でメモリセルＭＣの抵抗を第２状態に変化させる。第１の書き込みを行う前に、複数のメモリセルＭＣからデータの読み出しを行い、読み出したデータをセンスアンプ１３に保持し、書き込みデータに応じてセンスアンプ１３が保持するデータを上書きする。
【選択図】図１

Description

本発明の実施形態は、半導体記憶装置に関し、例えば可変抵抗素子を備えた半導体記憶装置に関するものである。
近年、半導体記憶装置の１つとして、抵抗変化メモリが注目されている。この抵抗変化メモリとして、スピン注入磁化反転を利用した磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）や、結晶状態（導体）と非晶質状態（絶縁体）の抵抗値変化を利用した相変化ランダムアクセスメモリ（ＰＲＡＭ：Phase-change Random Access Memory）が知られている。
ＭＲＡＭ、ＰＲＡＭ、及びＲｅＲＡＭはメモリセルに可変抵抗素子を使用しており、例えば低抵抗状態を“０”とし、高抵抗状態を“１”とすることで情報の記録を行っている。ＰＲＡＭでは、ＤＲＡＭへの互換性が高い書き込み方式が提案されている。ＰＲＡＭにおいては、“０”書き込みも、“１”書き込みもメモリセルに同一の方向の書き込み電流を流すことで行われる。一方、ＭＲＡＭ及びＲｅＲＡＭにおいては、“０”書き込みと“１”書き込みの書き込み電流の方向が異なる。
特開２００６−３０２４６５号公報
メモリセルの抵抗状態を制御するためにメモリセルに双方向の電流を流す場合においても、高速な書き込み動作を行うことが可能な半導体記憶装置を提供する。
実施態様の半導体記憶装置は、複数のメモリセルを有し、前記メモリセルの各々の一端が複数の第１ビット線の各々に接続され、前記メモリセルの各々の他端が第１ソース線に接続され、前記メモリセルの各々のゲート端子がワード線に接続されるセルアレイと、複数の前記第１ビット線に接続され、前記メモリセルに対して読み出しを行うと共にデータを保持する複数のセンスアンプとを具備する。第１の書き込みは、前記第１ソース線から複数の前記第１ビット線へ流れる電流で、前記ワード線に接続された複数の前記メモリセルの抵抗を第１状態に変化させる。第２の書き込みは、前記第１の書き込みを行った後に前記センスアンプが保持するデータに基づいて、前記第１ビット線から前記第１ソース線へ流れる電流で前記メモリセルの抵抗を第２状態に変化させる。前記第１の書き込みを行う前に、複数の前記メモリセルからデータの読み出しを行い、読み出したデータを前記センスアンプに保持し、書き込みデータに応じて前記センスアンプが保持するデータを上書きする。
第１実施形態のＭＲＡＭの構成を示す回路図である。 第１実施形態におけるＭＴＪ素子の構成を示す断面図である。 第１実施形態におけるＭＴＪ素子の磁化状態を示す模式図である。 第１実施形態のＭＲＡＭにおける書き込みシーケンス及び読み出しシーケンスを示す図である。 第１実施形態における書き込みシーケンスの一部の模式図である。 第１実施形態における読み出しシーケンスの一部の模式図である。 第１実施形態におけるＳ／Ａオペレーションの動作を示す回路図である。 第１実施形態におけるＳ／Ａキャッシュオーバーライトの動作を示す回路図である。 第１実施形態におけるページ消去の動作を示す回路図である。 第１実施形態におけるページ書き込みの動作を示す回路図である。 第１実施形態におけるＳ／Ａキャッシュリードの動作を示す回路図である。 第２実施形態のＭＲＡＭの構成を示す回路図である。
以下、図面を参照して実施形態の半導体記憶装置について説明する。以下の説明に際し、全図にわたり、共通する部分には共通する参照符号を付し、重複する説明は省略する。
実施形態の抵抗変化メモリとしては、ＭＲＡＭや抵抗ランダムアクセスメモリ（ＲｅＲＡＭ：Resistive Random Access Memory）など、メモリセルの抵抗状態を制御するためにメモリセルに対して双方向の電流を流す様々な種類のメモリを使用することが可能である。本実施形態では、抵抗変化メモリとしてＭＲＡＭを例に取り説明する。ＭＲＡＭは、磁気抵抗（magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として備え、このＭＴＪ素子の磁化配列により情報を記憶する。
［１］第１実施形態
以下に、第１実施形態のＭＲＡＭについて説明する。
［１−１］第１実施形態の構成
図１は、第１実施形態のＭＲＡＭの構成を示す回路図である。
図１に示すように、ＭＲＡＭは、セルアレイ１１、カラムゲート及びビット線クランパ１２、センスアンプ１３、およびカラム選択スイッチ及びデータ線１４等から構成される。
セルアレイ１１には、ビット線ＢＬ＜０＞、ＢＬ＜１＞、ＢＬ＜２＞、ＢＬ＜３＞と、これらと対になる相補ビット線ｂＢＬ＜０＞、ｂＢＬ＜１＞、ｂＢＬ＜２＞、ｂＢＬ＜３＞がカラム方向に平行に延伸している。さらに、ソース線ＳＬ＜０＞、ＳＬ＜１＞、ＲＳＬ＜０＞、ＲＳＬ＜１＞、及びワード線ｏＷＬ＜０＞、ｅＷＬ＜０＞、ｏＷＬ＜１＞、ｅＷＬ＜１＞、ｏＲＷＬ＜０＞、ｅＲＷＬ＜０＞、ｏＲＷＬ＜１＞、ｅＲＷＬ＜１＞は、カラム方向と直交するロウ方向に平行に延伸している。なお、ビット線、ソース線、及びワード線の数に制限はなく、実際には図１に例示した数より多くのビット線、ソース線、及びワード線が配置される。
セルアレイ１１は、メモリセルＭＣと参照セルＲＣを備える。メモリセルＭＣは、ビット線ＢＬ＜０＞とソース線ＳＬ＜０＞との間に、直列に接続された可変抵抗素子２１と選択トランジスタ２２とを備える。選択トランジスタ２２は、例えばｎチャネルＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタ）からなる。可変抵抗素子２１については後で詳述する。
可変抵抗素子２１の一端がビット線ＢＬ＜０＞に接続され、可変抵抗素子２１の他端が選択トランジスタ２２の電流通路の一端に接続される。選択トランジスタ２２の電流通路の他端がソース線ＳＬ＜０＞に接続される。さらに、選択トランジスタ２２のゲート端子は、ワード線ｏＷＬ＜０＞に接続される。このように、メモリセルＭＣは、ビット線と、ソース線ＳＬ＜０＞、ＳＬ＜１＞及びワード線ｏＷＬ＜０＞、ｅＷＬ＜０＞、ｏＷＬ＜１＞、ｅＷＬ＜１＞とが交差する位置に配置され、図１に示すように、複数のメモリセルＭＣが行列状に配置されている。
なお、可変抵抗素子２１の一端がビット線に接続され、選択トランジスタ２２の電流通路の他端がソース線ＳＬ＜０＞に接続される例を示したが、これに限るわけではなく、選択トランジスタ２２の電流通路の一端がビット線に接続され、可変抵抗素子２１の他端がソース線に接続されていてもよい。また、隣接するメモリセルＭＣでソース線ＳＬが共有されるように、２つのメモリセルＭＣを配置してもよい。
また、参照セルＲＣは、ビット線ＢＬ＜０＞とソース線ＲＳＬ＜０＞との間に、直列に接続された抵抗素子２３と選択トランジスタ２４とを備える。選択トランジスタ２４は、例えばｎＭＯＳトランジスタからなる。抵抗素子２３については後で詳述する。
抵抗素子２３の一端はビット線ＢＬ＜０＞に接続され、抵抗素子２３の他端は選択トランジスタ２４の電流通路の一端に接続される。選択トランジスタ２４の電流通路の他端は、ソース線ＲＳＬ＜０＞に接続される。さらに、選択トランジスタ２４のゲート端子は、ワード線ｏＲＷＬ＜０＞に接続される。このように、参照セルＲＣは、ビット線と、ソース線ＲＳＬ＜０＞、ＲＳＬ＜１＞及びワード線ｏＲＷＬ＜０＞、ｅＲＷＬ＜０＞、ｏＲＷＬ＜１＞、ｅＲＷＬ＜１＞とが交差する位置に配置され、図１に示すように、複数の参照セルＲＣが行列状に配置されている。
なお、選択トランジスタ２４の電流通路の一端がビット線に接続され、抵抗素子２３の他端がソース線に接続されていてもよい。また、隣接する参照セルＲＣでソース線ＲＳＬが共有されるように、２つの参照セルＲＣを配置してもよい。
次に、カラムゲート及びビット線クランパ１２、センスアンプ１３、およびカラム選択スイッチ及びデータ線１４について説明する。
ビット線ＢＬと相補ビット線ｂＢＬは、カラムゲート及びビット線クランパ１２を介してセンスアンプ１３の相補な入出力ノードに接続される。
カラムゲート及びビット線クランパ１２は、ビット線クランパを構成する２つのｎＭＯＳトランジスタ２５，２６と、カラムゲートを構成する２つのトランスファゲート２７，２８とを有する。
ビット線クランパは、ｎＭＯＳトランジスタ２５，２６、電源線Ｖss、及び信号線ＳＮＫを備える。ｎＭＯＳトランジスタ２５のドレインにはビット線ＢＬが接続され、ｎＭＯＳトランジスタ２６のドレインにはビット線ｂＢＬが接続される。ｎＭＯＳトランジスタ２５，２６のソースには電源線Ｖssが接続される。電源線Ｖssには基準電圧、例えば接地電圧が供給されている。ｎＭＯＳトランジスタ２５，２６のゲートには、信号線ＳＮＫが接続されている。ビット線クランパは、非選択のビット線を接地線圧に設定する。これにより、選択ビット線に隣接するビット線は常に接地電圧に設定されるため、安定した読み出し動作を実現できる。
カラムゲートは、トランスファゲート２７，２８、信号線ｂＳＲＣ、信号線ＶｂＢＬＣＰ、及び信号線ＶＢＬＣＰを備える。トランスファゲート２７はビット線ＢＬに接続され、トランスファゲート２８はビット線ｂＢＬに接続される。トランスファゲート２７，２８をそれぞれ形成するｐチャネルＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタ）のゲートには信号線ｂＳＲＣが接続される。トランスファゲート２７を形成するｎＭＯＳトランジスタのゲートには信号線ＶｂＢＬＣＰが接続される。さらに、トランスファゲート２８を形成するｎＭＯＳトランジスタのゲートには信号線ＶＢＬＣＰが接続される。
センスアンプ１３は、ｎＭＯＳトランジスタ２９，３０、ｐＭＯＳトランジスタ３１，３２、信号線ＳＡＮ、信号線ＳＡＰと、ｐＭＯＳトランジスタ３３，３４，３５、電源線ＶＳＡＥＱ、信号線ｂＳＡＥＱとを備える。
ｎＭＯＳトランジスタ２９のドレインはビット線ＢＬに接続され、ｎＭＯＳトランジスタ３０のドレインはビット線ｂＢＬに接続される。ｎＭＯＳトランジスタ２９，３０のソースには、信号線ＳＡＮが接続される。
ｐＭＯＳトランジスタ３１のドレインはビット線ＢＬに接続され、ｐＭＯＳトランジスタ３２のドレインはビット線ｂＢＬに接続される。ｐＭＯＳトランジスタ３１，３２のソースには、信号線ＳＡＰが接続される。
ｎＭＯＳトランジスタ２９のゲートは、ビット線ｂＢＬとｐＭＯＳトランジスタ３１のゲートに接続される。さらに、ｎＭＯＳトランジスタ３０のゲートは、ビット線ＢＬとｐＭＯＳトランジスタ３２のゲートに接続される。
また、ｐＭＯＳトランジスタ３３のドレインはビット線ＢＬに接続され、ｐＭＯＳトランジスタ３４のドレインはビット線ｂＢＬに接続される。ｐＭＯＳトランジスタ３３，３４のソースには、電源線ＶＳＡＥＱが接続される。さらに、ｐＭＯＳトランジスタ３３，３４のゲートには、信号線ｂＳＡＥＱが接続される。
また、ｐＭＯＳトランジスタ３５のドレインはビット線ＢＬに接続され、ｐＭＯＳトランジスタ３５のソースはビット線ｂＢＬに接続される。ｐＭＯＳトランジスタ３５のゲートには、信号線ｂＳＡＥＱが接続される。
このように構成されたセンスアンプ１３は、読み出しデータおよび書き込みデータを保持する機能を有する。
センスアンプ１３には、カラム選択スイッチ及びデータ線１４が接続されている。センスアンプ１３の入出力ノードは、カラム選択スイッチを介してデータ線に接続される。カラム選択スイッチ及びデータ線１４は、カラム選択トランジスタ（例えば、ｎＭＯＳトランジスタ）３６，３７、カラム選択線ＣＳＬ、及びデータ線ＬＤＱ，ｂＬＤＱを備える。
カラム選択トランジスタ３６のドレインはビット線ＢＬに接続され、カラム選択トランジスタ３６のソースはデータ線ＬＤＱに接続される。カラム選択トランジスタ３６のゲートはカラム選択線ＣＳＬに接続される。カラム選択トランジスタ３７のドレインはビット線ｂＢＬに接続され、カラム選択トランジスタ３６のソースはデータ線ｂＬＤＱに接続される。カラム選択トランジスタ３７のゲートはカラム選択線ＣＳＬに接続される。
カラム選択トランジスタ３６，３７はカラム選択線ＣＳＬによりオン／オフが制御される。カラム選択トランジスタ３６がオン状態になると、ビット線ＢＬがデータ線ＬＤＱに接続される。カラム選択トランジスタ３７がオン状態になると、ビット線ｂＢＬがデータ線ｂＬＤＱに接続される。
前述したカラムゲート及びビット線クランパ１２、センスアンプ１３、およびカラム選択スイッチ及びデータ線１４は、図１に示すように、セルアレイ１１の両サイドに交互に配置される。
［１−１−１］メモリセルの構成
メモリセルＭＣは、可変抵抗素子２１と選択トランジスタ２２とを備える。可変抵抗素子２１及び選択トランジスタ２２は、ビット線ＢＬとソース線ＳＬとの間に直列に接続されている。以下に、可変抵抗素子２１の構成について説明する。可変抵抗素子２１は、例えば磁気抵抗素子（ＭＴＪ素子）から形成されている。
図２は、ＭＴＪ素子の構成を示す断面図である。ＭＴＪ素子は、下部電極４１、記録層（または記憶層、自由層）４２、非磁性層４３、参照層（または固定層）４４、及び上部電極４５が順に積層された構造を有する。なお、積層順序は逆転していても構わない。記録層４２及び参照層４４は、それぞれ強磁性材料からなる。
記録層４２及び参照層４４は、それぞれ膜面に垂直な方向の磁気異方性を有し、それらの容易磁化方向は膜面に対して垂直である。なお、記録層４２及び参照層４４の磁化方向は、膜面に対して平行であってもよい。
記録層４２は、磁化（或いはスピン）方向が可変である（反転する）。参照層４４は、磁化方向が不変である（固定されている）。参照層４４は、記録層４２よりも十分大きな垂直磁気異方性エネルギーを持つように設定する。磁気異方性の設定は、材料構成や膜厚を調整することで可能である。このようにして、記録層４２の磁化反転電流を小さくし、参照層４４の磁化反転電流を記録層４２のそれよりも大きくする。これにより、所定の書き込み電流に対して、磁化方向が可変の記録層４２と磁化方向が不変の参照層４４とを備えたＭＴＪ素子を実現できる。
図３は、ＭＴＪ素子の磁化状態を示す模式図である。本実施形態では、ＭＴＪ素子に直接に書き込み電流を流し、この書き込み電流によってＭＴＪ素子の磁化状態を制御するスピン注入書き込み方式を採用する。ＭＴＪ素子は、記録層４２と参照層４４との磁化の相対関係が平行か反平行かによって、低抵抗状態と高抵抗状態との２つの状態のいずれかをとることができる。
図３（ａ）に示すように、ＭＴＪ素子に対して、記録層４２から参照層４４へ向かう書き込み電流を流すと、記録層４２と参照層４４との磁化の相対関係が平行になる。このような平行状態の場合、ＭＴＪ素子の抵抗値は最も低くなる、すなわち、ＭＴＪ素子は低抵抗状態に設定される。ＭＴＪ素子の低抵抗状態を、例えばデータ“０”と規定する。
一方、図３（ｂ）に示すように、ＭＴＪ素子に対して、参照層４４から記録層４２へ向かう書き込み電流を流すと、記録層４２と参照層４４との磁化の相対関係が反平行になる。このような反平行状態の場合、ＭＴＪ素子の抵抗値は最も高くなる、すなわち、ＭＴＪ素子は高抵抗状態に設定される。ＭＴＪ素子の高抵抗状態を、例えばデータ“１”と規定する。これにより、ＭＴＪ素子を１ビットデータ（２値データ）を記憶可能な記憶素子として使用することができる。
［１−１−２］参照セルの構成
参照セルＲＣは、抵抗素子２３と選択トランジスタ２４とを備える。抵抗素子２３及び選択トランジスタ２２は、ビット線ＢＬとソース線ＲＳＬとの間に直列に接続されている。以下に、抵抗素子２３の構成について説明する。抵抗素子２３は、例えば磁気抵抗素子（ＭＴＪ素子）から形成されている。
抵抗素子２３は、メモリセルＭＣのデータを判定する基準となる参照電流を生成するために使用され、その抵抗値は固定されている。抵抗素子２３は、例えば、図２に示したＭＴＪ素子と同様の積層構造を有し、かつ記録層４２の磁化も参照層４４と同様に固定されている。
［１−２］第１実施形態の動作
図４は、第１実施形態のＭＲＡＭにおける書き込みシーケンス及び読み出しシーケンスを示す図である。図５にページへの書き込みシーケンスの一部の模式図を示し、図６にページへの読み出しシーケンスの一部の模式図を示す。ＭＲＡＭにおける書き込み及び読み出しはページ単位で行われる。ページは、同一ワード線に接続される複数のメモリセルで構成される。
ページアクティブでは、ワード線ＷＬを活性化し、ワード線に接続されたメモリセルＭＣの選択トランジスタ２２をオンにする（ステップＳ１）。
センスアンプ（Ｓ／Ａ）オペレーションでは、図５（ａ）に示すように、メモリセルＭＣからセンスアンプ１３へデータが転送される。すなわち、メモリセルＭＣに電流を印加し、メモリセルＭＣに記憶されているデータをセンスして、センスアンプ１３にそのデータを保持する（ステップＳ２）。
Ｓ／Ａキャッシュオーバーライトでは、図５（ｂ）に示すように、周辺回路部からセンスアンプ１３へデータの書き込みが行われる。すなわち、センスアンプ１３が保持するデータを、周辺回路部から入力されるデータに基づいて上書きする（ステップＳ３）。
ページ消去では、ソース線ＳＬからメモリセルＭＣへ電流を流し、図５（ｃ）に示すように、メモリセルＭＣに記憶されたデータを消去する。さらに、ページ書き込みでは、図５（ｄ）に示すように、センスアンプ１３からメモリセルＭＣへデータの書き込みを行う。すなわち、ページ消去／書き込みは、ページを構成するメモリセルＭＣの抵抗状態（データ）を、センスアンプ１３が保持する書き込みデータに基づいて変化させる（ステップＳ４）。ここで、消去はメモリセルＭＣに“０”を書き込むことを示す（第１の書き込み）。また、書き込みはメモリセルＭＣに“１”を書き込むことを示す（第２の書き込み）。
Ｓ／Ａキャッシュリードでは、図６（ｂ）に示すように、センスアンプ１３から周辺回路部へデータが読み出される。すなわち、センスアンプ１３が保持する読み出しデータを周辺回路部に転送する（ステップＳ５）。
ページインアクティブでは、ワード線ＷＬを非活性化し、ワード線に接続されたメモリセルＭＣの選択トランジスタ２２をオフにする（ステップＳ６）。
書き込みシーケンスは、ページアクティブから、Ｓ／Ａオペレーション、Ｓ／Ａキャッシュオーバーライト、ページ消去／書き込み、及びページインアクティブの順番で行われる（ステップＳ１→Ｓ２→Ｓ３→Ｓ４→Ｓ６）。また、読み出しシーケンスは、ページアクティブから、Ｓ／Ａオペレーション、Ｓ／Ａキャッシュリード、及びページインアクティブの順番で行われる（ステップＳ１→Ｓ２→Ｓ５→Ｓ６）。
図７から図１１は、それぞれＳ／Ａオペレーション、Ｓ／Ａキャッシュオーバーライト、ページ消去、ページ書き込み、及びＳ／Ａキャッシュリードの各動作を示す。
図７は、Ｓ／Ａオペレーションの動作を示す回路図である。図７（ａ）がセンスアンプ１３によるセンス中を示し、図７（ｂ）がセンスアンプ１３によるセンス後を示す。
センス中では、信号線ｂＳＡＥＱは“Ｌ”状態であり、信号線ＳＡＮは“Ｈ”状態である。また、電源線ＶＳＡＥＱおよび信号線ＳＡＰは“Ｈ”状態に固定される。さらに、カラムゲートを制御する信号線ＶＢＬＣＰと信号線ＶｂＢＬＣＰには、それぞれビット線ＢＬとビット線ｂＢＬを読み出し電圧および参照電圧にクランプするような電圧が設定される。さらに、メモリセルＭＣが接続されるワード線ＷＬと、対応する参照セルＲＣが接続されるワード線ＲＷＬが、“Ｈ”状態に活性化される。このとき、ビット線ＢＬに接続されるメモリセルＭＣには読み出し電流が流れ、ビット線ｂＢＬに接続される参照セルＲＣには参照電流が流れる。
参照セルＲＣの抵抗値は、低抵抗状態あるいは高抵抗状態に固定されており、参照電流は低抵抗のメモリセルの読み出し電流と高抵抗のメモリセルの読み出し電流との中間の電流になるように設定される。センス開始後に、信号線ｂＳＡＥＱを“Ｈ”状態に、信号線ＳＡＮを“Ｌ”状態に変化させることにより、読み出し電流と参照電流の大小関係に基づいたデータをセンスアンプ１３が保持するようになる。この状態になった後に、信号線ＶＢＬＣＰと信号線ＶｂＢＬＣＰを“Ｌ”状態に変化させて、メモリセルＭＣあるいは参照セルＲＣに電流が流れないようにする。
図８は、Ｓ／Ａキャッシュオーバーライトの動作を示す回路図である。特定のセンスアンプ１３に対応する信号線ＣＳＬを“Ｈ”に活性化することにより、センスアンプ１３と相補のデータ線ＬＤＱ，ｂＬＤＱとを接続し、これらデータ線に供給されているデータに基づいてセンスアンプ１３の保持するデータをオーバーライトする。このとき、書き込みを行わないメモリセルに対応するセンスアンプ１３には、オーバーライトを行わない。すなわち、このセンスアンプには読み出しデータが保持されたままになる。
図９は、ページ消去の動作を示す回路図である。ページ消去は、ページを構成する全てのメモリセルＭＣに対して一括して行われる。具体的には、信号線ＳＮＫを“Ｈ”状態にし、ページを構成するメモリセルＭＣに接続されるソース線ＳＬを“Ｈ”状態にする。このようにして、ソース線ＳＬからビット線ＢＬの方向に消去電流を発生させ、ページを構成する全てのメモリセルＭＣの抵抗状態を低抵抗状態に変化させる。
図１０は、ページ書き込みの動作を示す回路図である。ページ書き込みは、センスアンプ１３が保持する書き込みデータに基づいて、書き込みが必要なメモリセルＭＣに対してのみ行われる。具体的には、信号線ｂＳＲＣを“Ｌ”状態にし、ページを構成するメモリセルＭＣに接続されるソース線ＳＬを“Ｌ”状態にする。このようにして、センスアンプ１３の書き込みデータに基づいて、ビット線ＢＬからソース線ＳＬの方向に書き込み電流を発生させ、特定のメモリセルの抵抗状態を高抵抗状態に変化させる。
図１１は、Ｓ／Ａキャッシュリードの動作を示す回路図である。特定のセンスアンプ１３に対応する信号線ＣＳＬを“Ｈ”に活性化することで、センスアンプ１３と相補のデータ線ＬＤＱ，ｂＬＤＱとを接続する。これにより、センスアンプ１３の保持するデータを、データ線ＬＤＱ，ｂＬＤＱを経由して周辺回路部に転送する。
前述した回路構成と書き込みシーケンスおよび読み出しシーケンスを有するＭＲＡＭでは、ソース線を消去電圧（前記例では“Ｈ”）に変化させるだけで、同一ワード線に接続された複数のメモリセル（ページ）に対して一括してデータを消去することができる。これにより、高速な書き込み動作が可能であり、また消去時の消費電力を削減することができる。
第１実施形態によれば、メモリセルの抵抗状態を制御するためにメモリセルに双方向の電流を流す必要があっても、ページを構成する複数のメモリセルに対して高速な書き込み動作および読み出し動作を行うことができる。すなわち、ＤＲＡＭと互換性の高いページアクセスモードを提供することが可能となる。
［２］第２実施形態
以下に、第２実施形態のＭＲＡＭについて説明する。
第２実施形態は、第１実施形態において、センスアンプに接続されるビット線ＢＬとビット線ｂＢＬとが異なるセルアレイに配置される回路構成をとるものである。
図１２は、第２実施形態のＭＲＡＭの構成を示す回路図である。
センスアンプ１３の一方側には、カラムゲート及びビット線クランパ１２を介してセルアレイ１１が配置される。センスアンプ１３の他方側には、カラム選択スイッチ及びデータ線１４、カラムゲート及びビット線クランパ１２を介してセルアレイ１１Ｒが配置される。セルアレイ１１には、複数のメモリセルＭＣが行列状に配置されている。セルアレイ１１Ｒには、複数の参照セルＲＣが行列状に配置されている。
このような回路構成を有する第２実施形態においても、第１実施形態と同様の書き込みシーケンスおよび読み出しシーケンスを実現できる。その他の構成及び効果は、前述した第１実施形態と同様である。
［３］実施形態の効果
前述した実施形態では、ビット線とソース線とが直交するメモリセルアレイにおいて、ソース線を消去電圧（前記例では“Ｈ”）に変化させるだけで、同一ワード線に接続された複数のメモリセル（ページを構成する複数のメモリセル）に対して一括してデータを消去することができる。これにより、ＤＲＡＭと同様な容易かつ高速な書き込み動作が可能であり、また消去時の消費電力を削減することができる。
また、本実施形態では、ビット線とソース線とが直交するメモリセルアレイを備えており、ビット線とソース線とが平行なメモリセルアレイに比べて、メモリセルアレイを微細化することができる。
以上説明したように実施形態によれば、メモリセルの抵抗状態を制御するためにメモリセルに双方向の電流を流す必要があっても、ページを構成する複数のメモリセルに対して高速な書き込み動作および読み出し動作を行うことができる。すなわち、ＤＲＡＭと互換性の高いページアクセスモードを提供することが可能となる。また、ビット線とソース線とが直交するメモリセルアレイを備えているため、ビット線とソース線とが平行なメモリセルアレイに比べて、メモリセルアレイの微細化が容易である。
なお、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
１１，１１Ｒ…セルアレイ、１２…カラムゲート及びビット線クランパ、１３…センスアンプ、１４…カラム選択スイッチ及びデータ線、２１…可変抵抗素子、２２…選択トランジスタ、２３…抵抗素子、２４…選択トランジスタ、２５，２６，２９，３０…ｎチャネルＭＯＳトランジスタ、２７，２８…トランスファゲート、３１，３２，３３，３４，３５…ｐチャネルＭＯＳトランジスタ、３６，３７…カラム選択トランジスタ、４１…下部電極、４２…記録層（または記憶層、自由層）、４３…非磁性層、４４…参照層（または固定層）、４５…上部電極、ＭＣ…メモリセル、ＲＣ…参照セル。

Claims (6)

  1. 複数のメモリセルを有し、前記メモリセルの各々の一端が複数の第１ビット線の各々に接続され、前記メモリセルの各々の他端が第１ソース線に接続され、前記メモリセルの各々のゲート端子がワード線に接続されるセルアレイと、
    複数の前記第１ビット線に接続され、前記メモリセルに対して読み出しを行うと共にデータを保持する複数のセンスアンプとを具備し、
    第１の書き込みは、前記第１ソース線から複数の前記第１ビット線へ流れる電流で、前記ワード線に接続された複数の前記メモリセルの抵抗を第１状態に変化させ、
    第２の書き込みは、前記第１の書き込みを行った後に前記センスアンプが保持するデータに基づいて、前記第１ビット線から前記第１ソース線へ流れる電流で前記メモリセルの抵抗を第２状態に変化させ、
    前記第１の書き込みを行う前に、複数の前記メモリセルからデータの読み出しを行い、読み出したデータを前記センスアンプに保持し、書き込みデータに応じて前記センスアンプが保持するデータを上書きすることを特徴とする半導体記憶装置。
  2. 複数の前記メモリセルのゲート端子は同一のワード線に接続され、複数の前記メモリセルはページを構成し、
    前記第１ソース線は複数の前記第１ビット線と交差する方向に延伸し、複数の前記メモリセルの他端は同一の前記第１ソース線に接続され、
    前記第１の書き込みは、前記第１ソース線に書き込み電圧を供給することにより、前記ページを構成する複数の前記メモリセルに対して一括して行われることを特徴とする請求項１に記載の半導体記憶装置。
  3. 複数の参照セルをさらに具備し、前記参照セルの各々の一端が複数の第２ビット線の各々に接続され、前記参照セルの各々の他端が第２ソース線に接続され、
    複数の前記センスアンプは複数の前記第２ビット線に接続されていることを特徴とする請求項１または２に記載の半導体記憶装置。
  4. 前記センスアンプは、ドレイン端子が前記第１ビット線に接続され、ゲート端子が前記第２ビット線に接続された第１ｎチャネルＭＯＳトランジスタ及び第１ｐチャネルＭＯＳトランジスタと、ドレイン端子が前記第２ビット線に接続され、ゲート端子が前記第１ビット線に接続された第２ｎチャネルＭＯＳトランジスタ及び第２ｐチャネルＭＯＳトランジスタとから構成されていることを特徴とする請求項１乃至３のいずれかに記載の半導体記憶装置。
  5. 前記第１の書き込みにおいて流れる電流は前記メモリセルを低抵抗に変化させ、前記第２の書き込みにおいて流れる電流は前記メモリセルを高抵抗に変化させ、前記読み出しにおいて流れる電流は前記第２の書き込みにおいて流れる電流と同じ方向であることを特徴とする請求項１乃至４のいずれかに記載の半導体記憶装置。
  6. 前記メモリセルは、可変抵抗素子と選択トランジスタから構成されていることを特徴とする請求項１乃至５のいずれかに記載の半導体記憶装置。
JP2010133138A 2010-06-10 2010-06-10 半導体記憶装置 Withdrawn JP2011258288A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010133138A JP2011258288A (ja) 2010-06-10 2010-06-10 半導体記憶装置
US13/052,978 US20110305067A1 (en) 2010-06-10 2011-03-21 Semiconductor memory device in which resistance state of memory cell is controllable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133138A JP2011258288A (ja) 2010-06-10 2010-06-10 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2011258288A true JP2011258288A (ja) 2011-12-22

Family

ID=45096122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133138A Withdrawn JP2011258288A (ja) 2010-06-10 2010-06-10 半導体記憶装置

Country Status (2)

Country Link
US (1) US20110305067A1 (ja)
JP (1) JP2011258288A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084218A (ja) * 2010-10-12 2012-04-26 Grandis Inc 疑似ページモードのメモリアーキテクチャおよび方法
JP2017033622A (ja) * 2008-08-14 2017-02-09 ナンテロ，インク． 抵抗変化素子アレイのｄｄｒ互換性メモリ回路アーキテクチャ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454451B2 (en) * 2013-02-11 2016-09-27 Arm Limited Apparatus and method for performing data scrubbing on a memory device
KR20140142889A (ko) * 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 저항변화 메모리 소자 및 장치, 그 제조 방법 및 동작 방법과 이를 포함하는 시스템
CN105493189B (zh) 2013-09-27 2018-12-11 英特尔公司 用于优化stt-mram尺寸和写入误差率的装置和方法
WO2015065462A1 (en) * 2013-10-31 2015-05-07 Intel Corporation Apparatus for improving read and write operations of a nonvolatile memory
WO2015085093A1 (en) 2013-12-06 2015-06-11 Rambus Inc. 2t-1r architecture for resistive ram
KR102251814B1 (ko) 2015-02-06 2021-05-13 삼성전자주식회사 메모리 장치, 그것의 동작 및 제어 방법
KR102446713B1 (ko) * 2016-02-15 2022-09-27 에스케이하이닉스 주식회사 전자 장치
JP2019160368A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体記憶装置
US11222691B2 (en) * 2020-03-09 2022-01-11 Mediatek Inc. Double-pitch-layout techniques and apparatus thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
JP2006134398A (ja) * 2004-11-04 2006-05-25 Sony Corp 記憶装置及び半導体装置
JP4606869B2 (ja) * 2004-12-24 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2007018615A (ja) * 2005-07-08 2007-01-25 Sony Corp 記憶装置及び半導体装置
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
JP2009026382A (ja) * 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017033622A (ja) * 2008-08-14 2017-02-09 ナンテロ，インク． 抵抗変化素子アレイのｄｄｒ互換性メモリ回路アーキテクチャ
JP2012084218A (ja) * 2010-10-12 2012-04-26 Grandis Inc 疑似ページモードのメモリアーキテクチャおよび方法

Also Published As

Publication number Publication date
US20110305067A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
JP2011258288A (ja) 半導体記憶装置
KR101312366B1 (ko) 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
JP4133149B2 (ja) 半導体記憶装置
JP5032621B2 (ja) 不揮発性半導体メモリ及びその製造方法
KR101068573B1 (ko) 반도체 메모리 장치
US8315090B2 (en) Pseudo page mode memory architecture and method
JP6421399B2 (ja) Ｓｔｔ−ｍｒａｍを使用した半導体記憶装置
JP5060435B2 (ja) 半導体記憶装置
TW201735026A (zh) 磁性記憶體
JP5091969B2 (ja) 半導体記憶装置
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
JP2011501342A (ja) ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作
JP2004103104A (ja) 薄膜磁性体記憶装置
JP2007115956A (ja) 半導体記憶装置
JP5603895B2 (ja) 半導体記憶装置の駆動方法および半導体記憶装置
JP2012256690A (ja) 半導体記憶装置
JP2016167333A (ja) 疑似ページモードのメモリアーキテクチャおよび方法
JP2011204287A (ja) 記憶装置
US20170076791A1 (en) Semiconductor memory device
US9761293B2 (en) Semiconductor storage device
EP3826017B1 (en) Non-volatile sram device
JP2012123875A (ja) 半導体記憶装置
JP2004103202A (ja) 薄膜磁性体記憶装置
JP5137390B2 (ja) 不揮発性記憶装置
JP2013206493A (ja) 半導体記憶装置およびその駆動方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130903