KR20190066400A - 다중 레벨의 가중치 소자 - Google Patents

Abstract

입력 펄스열의 인가에 따라 전압, 전하량 또는 컨덕턴스를 제어하고, 이를 가중치로 활용할 수 있는 시냅스 소자가 개시된다. 가중치 소자를 구성하는 가중치부는 커패시터 또는 저항 변화층을 가진다. 인가되는 펄스열의 양상에 따라 가중치 소자의 전압 등은 선형적으로 증가하고, 펄스열의 제거 및 접지 동작에 의해 가중치는 자동적으로 소멸된다.

Description

다중 레벨의 가중치 소자{Multi-Level Fast Weighting Device}

본 발명은 신경망에 사용되는 가중치 소자에 관한 것으로, 더욱 상세하게는 스스로 가중치가 소멸되는 다중 레벨의 가중치 소자에 관한 것이다.

신경망 소자는 인간의 신경 전달을 담당하는 뉴런과 시냅스를 모델링한 소자이다. 신경을 구성하는 뉴런과 시냅스를 통한 정보의 전달은 뉴런과 뉴런 사이에 배치되는 시냅스를 통해 수행된다. 뉴런은 특정의 자극에 반응하는 동작을 수행하고, 시냅스는 뉴런 사이의 신호의 전달을 담당한다. 상기 시냅스를 통한 신호의 전달은 반복 학습에 따라 강화되는 특징이 있다.

상술한 뉴런과 시냅스를 모방한 소자를 신경 소자로 지칭한다. 신경 소자 중 시냅스 소자는 반복 학습에 따라 그 특성이 강화된다. 따라서, 시냅스 소자는 가중치라는 개념이 도입되며, 이를 별도로 소자화한 것이 가중치 소자이다.

반도체 소자, 특히 메모리로 구현되는 기존의 가중치 소자는 가중치를 누적하여야 한다. 따라서, 메모리 등은 다중 레벨을 가져야 하며, 불휘발성의 특징을 가져야 한다. 또한, 메모리에서 출력되는 레벨은 가중치를 구현하기 위해 선형적으로 제어될 필요가 있다.

그러나 신경망을 작동시키는 방식에 따라 가중치의 특성이 달라야 하는 경우가 있는데 이는 생체 모방시냅스가 생체시냅스의 영구 메모리, 일시적 메모리, 그리고 순간 메모리 기능을 모방하기 때문이다. 예컨대, 시계열적 데이터(time series data) 처리를 수행하는 순환 신경망(recurrent neural network)에서는 연산 시간을 감소시키기 위해 가중치가 일정 시간 내에 자동적으로 소멸되는 기능이 필요하다. 만일, 가중치를 강제로 소멸시키기 위해 별도의 제어 소자 또는 제어 회로를 구비하는 경우, 이는 설계상의 부담으로 남으며 시스템의 구성을 복잡하게 하는 일 요인이 된다.

또한, 스파킹 신경망(spiking neural network)에서도 요구되는 가중치가 자연적으로 소멸하는 특성이 요구되는 경우가 발생한다. 스파킹 신경망은 3세대 신경망 모델이다. 스파킹 신경망에서 뉴런이 파이어(fire)할 때, 다른 뉴런으로 신호는 전달되고, 신호 전달 경로 상에서 신호의 전위는 높거나 낮아지는 특징이 있다. 이러한 동작이 신속하게 진행되기 위해서는 특별한 외부적 수단의 도입없이 가중치는 소멸되거나 감소될 필요가 있다.

통상 일시적으로 가중치 값이 지속되는 경우는 short term weight로 정의하고 메모리 지속 시간은 20초 이하로 설정한다. 이에 비하여 순간적으로 가중치 값이 존재하는 경우는 fast weight로 정의하고 그의 메모리 지속 시간은 200msec 이하로 구분한다.

따라서, 선형적으로 다중 레벨을 구현할 수 있으며, 가중치가 용이하게 소멸될 수 있는 메모리 소자의 개발이 요청된다 할 것이다.

본 발명이 이루고자 하는 기술적 과제는 간단한 구성으로 전압, 전하량 또는 컨덕턴스가 선형적으로 변경되고, 별도의 외부회로의 동원없이 가중치가 리셋될 수 있는 다중 레벨의 가중치 소자를 제공하는데 있다.

상술한 기술적 과제를 달성하기 위한 본 발명은, 게이트 단자에 인가되는 제어신호에 따라 온/오프 동작을 수행하는 제어 트랜지스터; 및 상기 제어 트랜지스터에 연결되어 펄스열의 입력 신호의 인가에 따라 선형적으로 증가하는 전하량 또는 컨덕턴스를 가지고, 상기 제어 트랜지스터의 상기 입력 전압의 접지에 따른 시정수에 따라 전하량 또는 컨덕턴스가 감소되는 가중치부를 포함하는 다중 레벨 가중치 소자를 제공하는데 있다.

상술한 본 발명에 따르면, 커패시터에 대한 충전 동작을 통해 전압 또는 전하량이 선형적으로 증가하는 가중치 소자를 얻을 수 있다. 또한, 입력 신호의 조절을 통해 충전된 전하량을 시정수에 따라 방전할 수 있다. 따라서, 가중치 소자의 가중치가 자동적을 소멸되는 fast weighting을 구현할 수 있다.

또한, 본 발명에서는 가중치 소자의 선형적 동작을 얻기 위해 가중치부로 저항 변화층이 사용된다. 저항 변화층에서는 인가되는 펄스열의 입력 전압에 따라 전하의 트랩 동작이 수행된다. 전하의 트랩 동작에 의해 저항 변화층에서의 컨덕턴스는 선형적으로 증가하여 가중치 소자로 활용될 수 있다. 또한, 양단의 전압차를 제거하면 컨덕턴스는 자동으로 감소된다. 이를 통해 가중치를 선형적으로 제어할 수 있으며, 누적된 가중치를 자동적으로 소멸시킬 수 있다.

도 1은 본 발명의 바람직한 실시예에 따른 가중치 소자의 동작을 설명하기 위한 회로도이다.
도 2는 본 발명의 바람직할 실시예에 따라 상기 도 1의 회로도를 모델링한 회로도이다.
도 3은 본 발명의 바람직한 실시에에 따라 상기 도 2의 회로도의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 바람직한 실시예에 따라 도 1의 가중치 소자를 매트릭스 타입으로 배치한 회로도이다.
도 5는 본 발명의 바람직한 실시예에 따른 다른 가중치 소자를 도시한 회로도이다.
도 6은 본 발명의 바람직한 실시예의 도 5에 따른 저항 변화층의 컨턱턴스의 변화를 도시한 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따라 상기 도 5의 가중치 소자를 매트릭스 타입으로 배치한 회로도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

실시예

도 1은 본 발명의 바람직한 실시예에 따른 가중치 소자의 동작을 설명하기 위한 회로도이다.

도 1을 참조하면, 가중치 소자는 제어 트랜지스터 M, 커패시터 C 및 로딩 저항 R로 모델링된다.

제어 트래지스터 M은 게이트 전압에 따라 온/오프 동작을 수행하고, 드레인 단자는 입력 신호 Vin에 연결된다. 또한, 게이트 단자는 제어 신호 Vctl에 연결되며, 소스 단자는 커패시터 C의 일 전극에 연결된다.

상기 커패시터 C의 일 전극은 제어 트랜지스터 M의 소스 단자에 연결되고, 타 전극은 로딩 저항 R에 연결된다. 상기 커패시터 C는 물리적으로 DRAM의 커패시터에 해당할 수 있다.

또한, 로딩 저항 R은 커패시터 C의 타 전극 및 접지에 연결된다. 로딩 저항 R은 커패시터 C로부터 다른 접속 구성 요소의 임피던스를 대표한다. 즉 커패시터 C에 연결된 다른 회로를 바라보는 임피던스에 해당한다.

먼저, 커패시터 C에 가중치를 부여하기 위해 연속으로 단위 펄스들이 인가된다. 또한, 제어 트랜지스터 M은 턴온된다. 턴온된 제어 트랜지스터 M을 통해 펄스열의 입력 신호 Vin이 인가된다. 이를 통해 상기 커패시터 C는 펄스열의 입력 신호 Vin의 인가에 따라 전압 또는 전하량이 선형적으로 증가하는 가중치부의 동작을 수행한다.

펄스열의 인가 및 턴온된 제어 트랜지스터 M에 의해 커패시터 C에는 전하의 축적이 시작된다. 전하의 축적은 시정수 RC에 의존한다. 만일 펄스열의 주파수가 일정값 이상이 되면, 펄스의 인가가 되더라도 커패시터 C에는 충분한 전하의 축적이 일어나지 않는다. 또한, 진폭이 Vo인 펄스열이 0V의 값을 가진다면, 커패시터에 축적된 전하는 방전된다.

이어서 다른 펄스가 인가되면, 초기조건에 적합하게 커패시터 C에는 전하의 축적이 발생되고, 진폭 Vo를 상한치로 하여 충전동작이 수행된다. 마찬가지로 펄스열이 0V의 값을 가지면, 방전 동작에 의해 축적된 전하량은 감소한다.

상술한 동작을 반복하면, 커패시터 C에 충전되는 전하량은 서서히 증가하고, 최종적으로는 Q₀의 전하량을 축적한다. 상기 전하량 Q₀는 커패시터 C가 가지는 커패시턴스 C와 펄스열의 진폭 Vo의 곱이다.

상기 도 1의 회로는 전원, 저항 및 커패시터의 직렬 연결로 모델링될 수 있다.

도 2는 본 발명의 바람직할 실시예에 따라 상기 도 1의 회로도를 모델링한 회로도이다.

도 2를 참조하면 제어 트랜지스터 M의 턴온에 의해 임펄스 형태의 입력신호 Vin은 직렬연결된 커패시터 C 및 로딩 저항 R에 인가된다.

입력 신호 Vin은 높이가 Vo이고 폭이 a인 것으로 가정한다. 입력 신호 Vin 대한 라플라스 변환을 수행하면,

가 된다.

또한, 커패시터 양단의 전압 강하 Vc 및 로딩 저항 R에서의 전압 강하를 이용하여 키르히호프 법칙을 적용하면 다음의 수학식 1로 표현된다.

상기 수학식 1에서 I(s)는 시간 영역에서의 전류 I(t)를 라플라스 변환한 값이며, s는 복소 주파수를 의미한다.

상기 수학식 1을 이용하여, 커패시터 양단의 시간 영역의 전압 Vc(t)를 라플라스 변환한 값 Vc(s)를 아래의 수학식 2로 얻을 수 있다.

상기 수학식 2에서 도출된 Vc(s)를 시간영역의 값 Vc(t)로 변환하면 아래의 수학식 3을 얻을 수 있다.

상기 수학식 3에 따르면, 커패시터 C의 양단의 전압 Vc는 임펄스가 인가된 후, 시정수 RC에 따라 지수함수적으로 증가한다. 다만, 시간 a가 지난 후에 임펄스는 0의 값을 가지므로 다시 시정수 RC에 따라 감소하는 경향이 있다.

시정수 RC를 큰 값으로 설정하면, 커패시터 C의 양단 전압 Vc의 상승은 저하되며, 감소의 정도도 저하된다. 만일, 시정수 RC의 값이 매우 작은 값으로 설정되면, 커패시터 양단의 전압 Vc는 빠른 충방전 동작으로 인해 입력 신호 Vin인 임펄스 신호의 형상을 추종한다.

도 3은 본 발명의 바람직한 실시에에 따라 상기 도 2의 회로도의 동작을 설명하기 위한 타이밍도이다.

시정수 RC의 값을 조절하고, 입력 신호 Vin인 임펄스의 높이 V₀를 적절히 설정하여 시간 a에서의 충전 전압 Vc가 Vo의 절반값 이하가 되도록 설정한다. 연속으로 입력되는 임펄스 열에 의해 커패시터 C에서는 충방전 동작이 반복된다. 또한, 첫 번째 임펄스에서는 초기조건에 의해 커패시터 C에 초기 전압을 0V로 설정한다.

첫 번째 임펄스에서 충전과 방전이 충분히 수행되지 않은 상태에서 두 번째 임펄스가 인가된다. 두 번째 임펄스가 인가될 때, 커패시터 전압 Vc는 초기값이 0V가 아닌 상태가 되며, 이러한 초기값을 근거로 충전이 수행되고, 방전이 수행된다.

임펄스 열의 인가에 따라 상술한 동작이 반복되면, 특정 횟수의 임펄스에서 커패시터 C는 완전히 충전된다. 또한, 완전히 충전이 수행되기 이전의 커패시터 전압 Vc는 선형적으로 증가하는 양상을 가지며, 이는 커패시터 C에 충전되는 전하량도 동일 특성을 유지한다. 즉, 커패시터 C에 충전되는 전하는 Q=CV에 의해 결정되기 때문이다.

커패시터 양단의 전압 Vc 또는 커패시터에 충전된 전하에서 선형적으로 증가하는 특성은 가중치 소자로 이용된다.

계속해서, 선형적으로 증가되는 커패시터 양단 전압 Vc에 접지 전압을 인가한다. 접지 전압은 입력 신호 Vin을 통해 인가된다. 접지 전압이 인가되고, 턴온된 제어 트랜지스터 M에 의해 커패시터 C 양단에 충전된 전하는 방전되고, 커패시터 C는 시정수 RC에 따라 0V의 값으로 방전된다.

즉, 외부에서 별도의 제어수단의 동원없이 가중치 소자로 사용할 수 있으며, 가중치는 시정수에 따라 소멸될 수 있다.

도 4는 본 발명의 바람직한 실시예에 따라 도 1의 가중치 소자를 매트릭스 타입으로 배치한 회로도이다.

도 4를 참조하면, 입력 라인들(101, 102) 및 출력 라인들(111, 112)이 크로스 오버되는 양상으로 배치된다. 각각의 입력 라인들(101, 102)과 출력 라인들(111, 112)이 크로스 오버되는 부위에는 적어도 하나의 가중치 소자(121, 122)가 배치된다. 상기 가중치 소자(121, 122)는 제어 트랜지스터 M 및 커패시터 C로 구성된다. 제어 트랜지스터 M의 드레인 단자는 입력 라인(101, 102)에 연결되고, 커패시터 C는 출력 라인(111, 112)에 연결된다. 또한, 상기 가중치 소자(121, 122)는 병렬로 복수개 연결될 수 있다. 즉, 동일한 입력 라인(101, 102)과 출력 라인(111, 112)에 복수개의 가중치 소자(121, 122)가 병렬로 연결될 수 있다.

또한, 상기 제어 트랜지스터들 M은 상호간에 동일한 사이즈와 공정 변수를 가지고 형성됨이 바람직하다. 따라서, 복수개의 제어 트랜지스터들 M은 동일한 특성을 가질 수 있다. 또한, 상기 커패시터들 C도 동일한 커패시턴스 C를 가짐이 바람직하다. 병렬로 배치된 복수개의 커패시터들 C에 의해 하나의 출력 라인(111, 112)에서 바라보는 총 전하량은 증가한다.

충전 동작에 의해 커패시터 C의 전압 또는 전하가 충전되고, 충전량이 증가하면, 출력 라인(111, 112)과 입력 라인(101, 102) 사이의 전압차로 가중치는 표현된다. 이를 통해 다중 레벨의 가중치 소자를 구현할 수 있다.

또한, 입력 라인(101, 102)에 접지 전압을 인가하여 커패시터 C에 저장된 전하는 스스로 방전될 수 있으므로 리셋 기능의 동작이 원활하게 수행된다.

도 5는 본 발명의 바람직한 실시예에 따른 다른 가중치 소자를 도시한 회로도이다.

도 5를 참조하면, 가중치 소자는 제어 트랜지스터 M 및 저항 변화 소자(200)를 가진다. 저항 변화 소자(200)는 제1 전극(210), 저항 변화층(220) 및 제2 전극(230)로 구성된다. 특히 저항 변화층(220)은 양 전극들 사이에 인가되는 펄스 신호에 따라 전하의 트랩 동작이 발생될 수 있는 재질이라면 여하한 구성도 가능할 것이다. 예컨대, 상기 저항 변화층(220)은 SiN4, 비정질 Si 또는 TiOx일 수 있다.

제어 트랜지스터 M은 게이트 전압에 따라 온/오프 동작을 수행하고, 드레인 단자는 입력 신호 Vin에 연결된다. 또한, 게이트 단자는 제어 신호 Vctl에 연결되며, 소스 단자는 제1 전극(210)에 연결된다.

저항 변화층(220)은 제1 전극(210)과 제2 전극(230) 사이에 배치되며, 제1 전극(210)은 제어 트랜지스터 M의 소스 단자에 연결되고 제2 전극(230)은 접지에 연결된다.

상기 제1 전극(210)은 Mo를 가질 수 있으며, 상기 저항 변화층(220)은 TiOx을 가질 수 있다. 또한, 상기 제2 전극(230)은 TiN을 포함할 수 있다. 상기 저항 변화층(220) TiOx는 TiO2로 구성된 비정질 물질이며, 화학양론적으로 산소의 공공이 형성된 것을 지칭한다.

먼저, 제어 트랜지스터 M의 게이트 단자를 통해 제어신호 Vctl이 인가되면 제어 트랜지스터 M은 턴온된다. 제어 트랜지스터 M이 턴온된 상태에서 펄스열의 입력신호 Vin이 인가된다. 펄스열의 형태를 가지는 입력신호 Vin은 크기 Vo의 값을 가지고 폭 a를 가진다고 가정한다.

또한, 저항 변화층(220)의 초기조건은 저항 변화층(220) 내에 트랩된 전하가 없는 것으로 가정한다. 따라서, 초기조건에서 저항 변화층(220)의 컨덕턴스는 매우 낮은 값을 형성한다. 초기조건에서 저항 변화층(220)의 컨덕턴스를 상대값 0으로 설정한다.

이어서, 펄스열의 형태를 가지는 입력신호 Vin이 인가된다. 크기 Vo의 펄스열이 인가되는 동안, 제2 전극(230)으로부터 전하는 저항 변화층(220) 내에 트랩된다. 또한, 펄스열에서 크기가 0V가 인가되는 저레벨에서는 전하의 트랩은 중지되며, 일시적은 디트랩(detrap) 동작이 수행된다. 전하의 트랩과 디트랩 현상의 반복을 통해 저항 변화층(220)의 컨덕턴스는 선형적으로 증가한다. 저항 변화층(220)에서 선형적으로 증가하는 컨덕턴스는 가중치 소자의 동작에 이용된다. 즉, 저항 변화층(220)은 본 발명에서 펄스열의 입력 신호 Vin의 인가에 따라 컨덕턴스가 선형적으로 증가하는 가중치부로 동작한다.

이어서, 제어 트랜지스터 M이 턴온된 상태에서 제어 트랜지스터 M의 드레인 단자에 연결된 입력신호 Vin에는 0V가 인가되거나 음전압이 인가된다. 접지 레벨 또는 음전압의 인가에 의해 저항 변화층(220)에 트랩된 전하는 디트랩된다. 즉, 저항 변화층(220)의 컨덕턴스는 서서히 감소한다. 이를 통해 가중치 소자의 가중치는 초기값으로 리셋되고, 새로운 가중치 소자로 사용될 수 있다.

제조예

도 6은 본 발명의 바람직한 실시예의 도 5에 따른 저항 변화층의 컨턱턴스의 변화를 도시한 그래프이다.

도 6을 참조하면, 저항 변화층은 Mo/TiOx/TiN의 구성을 가진다.

즉, 제1 전극으로는 Mo가 이용되고, 저항 변화층은 TiOx로 이루어지고, 제2 전극은 TiN으로 이루어진다.

TiOx의 두께는 15nm이며, Mo의 두께는 50nm이고, TiN의 두께는 100nm이다.

인가되는 펄스열의 크기는 3V이며, 주파수는 1kHz이다. 펄스열의 입력신호가 인가됨에 따라 전하의 트랩량은 증가하고, 저항 변화층의 컨덕턴스는 선형적으로 증가한다.

상기 도 6에서 그래프에 표시된 “□”“△”및 “○”는 하나의 소자에서 인가되는 펄스열의 반복에 따른 컨덕턴스를 도시한 것으로 동일 소자에 대한 특성 그래프를 도시한 것이다. 즉, 컨덕턴스를 증가시킨 후, 디트랩핑을 통해 소자를 초기화하고, 이전의 펄스열을 인가하여 동일한 동작 특성을 나타내는 지를 확인한 것이다.

또한, 상기 그래프에서 저항 변화층을 사이에 두고 배치된 제1 전극과 제2 전극 사이에 접지 전압 또는 음전압을 인가하는 경우, 전하의 트랩량은 감소하여, 저항 변화층의 컨덕턴스는 감소하는 것을 확인할 수 있다.

도 7은 본 발명의 바람직한 실시예에 따라 상기 도 5의 가중치 소자를 매트릭스 타입으로 배치한 회로도이다.

도 7을 참조하면, 입력 라인들(301, 302) 및 출력 라인들(311, 312)이 크로스 오버되는 양상으로 배치된다. 각각의 입력 라인들(301, 302)과 출력 라인들(311, 312)이 크로스 오버되는 부위에는 상기 도 5에서 도시된 적어도 하나의 가중치 소자(241, 242)가 배치된다. 상기 가중치 소자(241, 242)는 제어 트랜지스터 M 및 저항 변화 소자(200)로 구성된다. 제어 트랜지스터 M의 드레인 단자는 입력 라인(301, 302)에 연결되고, 저항 변화 소자(200)는 출력 라인(311, 312)에 연결된다. 또한, 상기 가중치 소자(241, 242)는 병렬로 복수개 연결될 수 있다. 즉, 동일한 입력 라인(301, 302)과 출력 라인(311, 312)에 복수개의 가중치 소자(241, 242)가 병렬로 연결될 수 있다.

병렬 연결된 저항 변화 소자들(200)에 의해 컨덕턴스는 동일한 출력 라인(311, 312)에서 바라볼 때, 합산된다. 즉, 출력 라인(311, 312)에서 바라보는 전체적인 컨덕턴스는 병렬 연결된 컨덕턴스들의 합으로 나타난다. 예컨대, 출력 라인(311, 312)에서 저항 변화 소자(200)의 선형적으로 증가하는 컨덕턴스를 이용할 경우, 동일한 출력 라인(311, 312)에 연결되고, 동일한 입력 라인(301, 302)에 연결된 저항 변화 소자들(200)의 컨덕턴스들의 합으로 전체 컨덕턴스가 나타난다. 이를 통해 가중치 소자로 활용할 수 있다.

또한, 입력 라인(301)을 접지하는 경우, 컨덕턴스는 서서히 감소하여 리셋 동작에 따라 새로운 가중치 소자로 활용할 수 있다.

상술한 본 발명에서는 입력 펄스의 인가에 의해 전압, 전하량 또는 컨턱턴스는 선형적으로 증가한다. 이를 통해 가중치 소자로 활용할 수 있다. 또한, 선형적으로 증가된 전압, 전하량 또는 컨덕턴스를 제어하기 위한 별도의 회로가 요구되지 않으며, 입력 신호의 조절을 통해 충전된 전하 또는 상승된 컨덕턴스의 소멸 또는 감소를 자연스럽게 유도할 수 있다.

200 : 저항 변화 소자 210 : 제1 전극
220 : 저항 변화층 230 : 제2 전극

Claims (6)

1. 게이트 단자에 인가되는 제어신호에 따라 온/오프 동작을 수행하는 제어 트랜지스터; 및
   상기 제어 트랜지스터에 연결되어 펄스열의 입력 신호의 인가에 따라 선형적으로 증가하는 전하량 또는 컨덕턴스를 가지고, 상기 제어 트랜지스터의 상기 입력 전압의 접지에 따른 시정수에 따라 전하량 또는 컨덕턴스가 감소되는 가중치부를 포함하는 다중 레벨 가중치 소자.
2. 제1항에 있어서, 상기 펄스열의 입력 신호의 인가시, 상기 제어 트랜지스터는 턴온되는 것을 특징으로 하는 다중 레벨 가중치 소자.
3. 제1항에 있어서, 상기 입력 전압의 접지에 따른 전하량의 감소시, 상기 제어 트랜지스터는 턴온되는 것을 특징으로 하는 다중 레벨 가중치 소자.
4. 제1항에 있어서, 상기 가중치부는 상기 제어 트랜지스터의 소스 단자와 로딩 저항 사이에 연결된 커패시터인 것을 특징으로 하는 다중 레벨 가중치 소자.
5. 제1항에 있어서, 상기 가중치부는 제1 전극 및 제2 전극 사이에 배치된 저항 변화층을 가지는 것을 특징으로 하는 다중 레벨 가중치 소자.
6. 제5항에 있어서, 상기 저항 변화층은 상기 제1 전극 및 상기 제1 전극 사이에 인가되는 펄스열의 상기 입력 신호에 따른 전하의 트랩 동작에 의해 상기 컨덕턴스가 선형적으로 증가하는 TiOx, SiN4 또는 비정질 Si 인 것을 특징으로 하는 다중 레벨 가중치 소자.

Images