KR100348999B1 - 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로 - Google Patents

비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로 Download PDF

Info

Publication number
KR100348999B1
KR100348999B1 KR1020000021656A KR20000021656A KR100348999B1 KR 100348999 B1 KR100348999 B1 KR 100348999B1 KR 1020000021656 A KR1020000021656 A KR 1020000021656A KR 20000021656 A KR20000021656 A KR 20000021656A KR 100348999 B1 KR100348999 B1 KR 100348999B1
Authority
KR
South Korea
Prior art keywords
voltage
ferroelectric
mfsfet
switching
polarization
Prior art date
Application number
KR1020000021656A
Other languages
English (en)
Other versions
KR20010105425A (ko
Inventor
윤영섭
강성준
이국표
Original Assignee
학교법인 인하학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 인하학원 filed Critical 학교법인 인하학원
Priority to KR1020000021656A priority Critical patent/KR100348999B1/ko
Publication of KR20010105425A publication Critical patent/KR20010105425A/ko
Application granted granted Critical
Publication of KR100348999B1 publication Critical patent/KR100348999B1/ko

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Neurology (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 비휘발성 메모리 소자인 MFSFET소자의 동작을 예측하는 방법과 상기 소자를 사용한 뉴로-디바이스의 적응형 학습회로에 관한 것으로, 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자의 동작예측방법에 있어서, 피로현상에 따라 산소공공이 강유전체 박막의 하부전극 계면주위에 축적되어 유전체층을 형성하는 MFDM 커패시터의 전기적 변위 벡터 D(t)의 시간미분형태를 얻는 제1과정과, 강유전체 박막에 부하저항이 직렬로 연결된 회로에서 시간에 따른 강유전체 전체전압을 구하여 부하저항 양단에 흐르는 스위칭 전류를 측정하여 피로현상에 따른 스위칭 특성을 얻는 제2과정과, MFDS(Metal-Ferroeletric-Dielectric-Semiconductor) 소자의 전체 커패시턴스, 각 부분별 전압을 산출하여 게이트 전압에 따른 반도체 표면전위(Vs), 강유전체층 전압(V_F), 산소공공층 전압(V_ox)의 상관관계를 획득하여 상기 비휘발성 메모리 소자의 피로특성을 정량화하는 제3과정으로 이루어짐을 특징으로 한다.

Description

비휘발성 메모리 소자의 동작예측방법과 상기 소자를 사용한 뉴로-디바이스의 적응형 학습회로{A METHOD FOR ESTIMATING BEHAVIOUR OF NON-VOLATILE MEMORY DEVICE AND AN ADAPTIVE LEARNING OF NEURO-DEVICE}
본 발명은 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자에 관한 것으로, 특히 비휘발성 메모리 소자인 MFSFET(Metal-Ferroeletric-Semiconductor FET)소자의 동작을 예측하는 방법과 상기 소자를 사용한 뉴로-디바이스의 적응형 학습회로에 관한 것이다.
최근에 반도체 산업이 급격하게 발달함에 따라 강유전체 박막 자체의 고유 특성인 분극반전과 히스테리시스 현상을 이용하는 비휘발성 메모리에 대한 연구가 활발히 진행되고 있다. 특히 강유전체 박막을 이용하여 외부 전기장 없이 정보를 기억할 수 있는 비휘발성 메모리소자인 MFSFET(Metal-Ferroeletric-Semiconductor FET)소자에 대한 연구가 활발히 이루어지고 있어 강유전체 박막의 중요성이 더욱 증가하고 있는 실정이다. MFSFET 소자는 게이트 강유전체의 분극을 스위칭시켜서 전류의 흐름을 제어하는 방식의 소자로서, 기존 비휘발성 메모리인 EEPROM이나 플래쉬 EEPROM 등에 비하여 고집적도, 고속구동, 고내구성, 내방사선성, 저소비 전력화를 실현시킬 수 있는 이상적인 메모리로서 각광받고 있다. 그러나 강유전체를 이용한 MFSFET 소자는 반복되는 읽기/쓰기 횟수가 증가함에 따라 분극값이 감소하는피로현상이 존재하여 MFSFET의 실용화에 커다란 장애가 되고 있다.
MFSFET 소자를 실제적인 메모리 소자에 적용하기 위해서는 스위칭 특성을 비롯하여 드레인 전류와 커패시턴스-전압 특성 및 이들 특성들이 피로현상에 대해 어떻게 변화하는지를 명확하게 정량적으로 분석하고 모델링하는 것이 필수적인 일이다. 그러나 강유전체는 독특한 분극특성을 가지고 있기 때문에 상기 특성들을 수치적으로 표현하기 어렵고, 강유전체의 스위칭 특성과 강유전체와 FET 소자 사이의 관계를 정량적으로 모델링하는 것 또한 어려운 것이 사실이다. 특히 강유전체는 피로현상을 가지고 있기 때문에, 분극반전에 따른 분극 변화량을 변수로 설정하여 MFSFET 소자를 모델링하기는 더욱 힘들다. 따라서 MFSFET 소자를 실용화시키기 위해서는 우선적으로 MFSFET 소자의 동작을 예측할 수 있는 장치 및 방법이 필요하다.
한편 사람의 두뇌와 같이 정보처리를 구현할 수 있는 뉴럴 네트워크는 새로운 미래 정보시스템으로 많은 주목을 받고 있다. 이러한 뉴럴 네트워크는 인공위성에서의 사진촬영, 우주선 조정 시스템, 우주비행 경로 시뮬레이션 등과 같은 미래 우주연구사업과 목적물 추적장치, 이미지 신호처리와 같은 고부가가치 미래산업에 그 활용가능성이 매우 크다.
뉴럴 네트워크에서 뉴런 사이의 시넵스 부분은 비휘발성 "메모리"와 "학습"특성을 가지고 있어서, 신호를 저장하고 저장된 정보를 인식, 발전(learning)시키는 적응형 학습특성을 담당하고 있다. 여기서, "적응형 학습"은 소자가 수 차례의 일반적인 신호를 처리한 후에 소자특성이 변화하는 것으로 정의된다. 그러나 시넵스 부분의 이러한 적응형 학습 특성은 플로팅-게이트(floating-gate)소자를 사용한 뉴럴 네트워크에 대한 많은 연구에도 불구하고 웨이트 조절능력과 조절시간 등에 관련한 부분이 아직 확실하게 해결되어 있지 않은 실정이나, 최근에 MFSFET소자를 이용한 새로운 개념의 뉴로-디바이스의 도입이 제안되면서 새로운 도약기를 맞이하고 있다. 이 방식은 기존의 플로팅-게이트 소자에 비해 10^12 이상의 "라이트"동작, 점진적인 학습특성, 전기장의 유동에 대한 견고성 등의 우수한 장점을 가지고 있다. 그러나 MFSFET소자를 이용한 뉴로-디바이스의 경우 MFSFET소자의 확실한 동작모델과 설계회로에서 적응형 학습에 관한 수치적 분석이 아직 타당성 있게 검증되지 않아 실용화에는 아직 많은 제약이 있다.
따라서 본 발명의 목적은 비휘발성 메모리 소자인 MFSFET 소자를 실용화시키기 위한 선결과제로써, MFSFET 소자를 모델링하여 MFSFET 소자의 동작을 예측할 수 있는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 MFSFET 소자를 사용하여 뉴로-디바이스(neuro-device)를 설계할 수 있는 적응형 학습회로를 제공함에 있다.
도 1은 본 발명의 실시예에 따른 MFSFET 소자를 모델링하기 위해 이용한 MFDM(Metal-Ferroeletric-Dielectric-Metal) 커패시터의 구조도.
도 2는 본 발명의 실시예로써 스위칭 측정에 사용되는 회로에서 변수를 얻기 위한 과정을 설명하기 위한 입력펄스 파형과 RC 직렬회로의 예시도.
도 3은 본 발명의 실시예에 따른 MFDS 커패시터의 구조도.
도 4는 피로현상이 없는 강유전체 박막의 스위칭 전류 시뮬레이션 결과(a)와 인가전압에 따른 스위칭 전류 파형(b) 예시도.
도 5는 피로현상 전과 후의 스위칭 전류 모델을 보이기 위한 전류 파형도.
도 6은 피로현상 전과 후에 MFS 커패시터의 저주파수 영역 커패시턴스를 보인 파형도.
도 7은 피로현상 전과 후에 MFS 커패시터의 고주파수 영역 커패시턴스를 보인 파형도.
도 8은 MFSFET에서 피로 전(a)과 피로 후(b)의 강유전체층과 산소공공층의전압파형 예시도.
도 9는 피로현상 전과 후에 게이트 전압에 따른 MFSFET 소자의 드레인 전류 모델 예시도.
도 10은 피로현상 전과 후에 드레인 전압에 따른 MFSFET 소자의 드레인 전류 모델 예시도.
도 11은 본 발명의 실시예에 따른 적응형 학습회로를 설명하기 위한 UJT의 등가회로도.
도 12는 본 발명의 실시예에 따른 MFSFET와 UJT를 사용한 발진 트리거 회로도.
도 13은 UJT의 에미터 전압에 따른 에미터 전류 파형도.
도 14는 본 발명의 실시예에 따른 적응형 학습회로의 출력펄스 예시도.
도 15는 본 발명의 실시예에 따른 적응형 학습회로에서 커패시턴스(a)와 MFSFET소자의 소스-드레인 저항에 따른 출력펄스 주파수 관계 예시도.
도 16은 본 발명의 실시예에 따른 적응형 학습회로에서 입력펄스 수에 따른 분극변화(a)와, 강유전체 전위에 따른 PZT 막의 강유전성 이력곡선(b) 및 반도체 전위에 따른 실리콘의 표면전하(c)를 보인 그래프.
도 17은 본 발명의 실시예에 따른 적응형 학습회로에서 게이트 단자의 입력펄스 인가에 의한 MFSFET 소자의 점진적인 학습효과를 보인 그래프.
도 18은 입력펄스 수에 따른 포화 드레인 전류(a)와 소스-드레인 저항(b) 변화 예시도.
도 19는 연속적인 게이트 전압 변화 예시도(a)와 쇼트-펄스(short-pulse)에 따른 출력펄스의 주파수 변조특성(b)을 보인 그래프.
상기 목적을 달성하기 위한 본 발명은 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자의 동작예측방법에 있어서,
피로현상에 따라 산소공공이 강유전체 박막의 하부전극 계면주위에 축적되어 유전체층을 형성하는 MFDM(Metal-Ferroeletric-Dieletric-Metal) 커패시터의 전기적 변위 벡터 D(t)의 시간미분형태를 얻는 제1과정과,
강유전체 박막에 부하저항이 직렬로 연결된 회로에서 시간에 따른 강유전체 전체전압을 구하여 부하저항 양단에 흐르는 스위칭 전류를 측정하여 피로현상에 따른 스위칭 특성을 얻는 제2과정과,
MFDS(Metal-Ferroeletric-Dielectric-Semiconductor) 소자의 전체 커패시턴스, 각 부분별 전압을 산출하여 게이트 전압에 따른 반도체 표면전위(Vs), 강유전체층 전압(V_F), 산소공공층 전압(V_ox)의 상관관계를 획득하여 상기 비휘발성 메모리 소자의 피로특성을 정량화하는 제3과정으로 이루어짐을 특징으로 한다.
또한 본 발명은 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자와,
상기 비휘발성 메모리 소자의 소스단에 에미터가 접속되어 있으며, 베이스단이 저항을 통해 상기 비휘발성 메모리 소자의 드레인과 접속되어 있으며 콜렉터단은 저항을 통해 상기 소스단에 접속되어 있는 커패시터의 나머지 단자에 접속되는 단일 접합 트랜지스터로 구성되어 커패시턴스와 상기 비휘발성 메모리 소자의 소스-드레인 저항에 따라 출력주파수를 조절함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명의 실시예에 따른 MFSFET 소자의 동작예측방법과 상기 소자를 사용한 뉴로-디바이스의 학습회로 및 그 설계방법에 대하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 MFSFET 소자를 모델링하기 위해 이용한 MFDM(Metal-Ferroeletric-Dielectric-Metal) 커패시터의 구조도를 도시한 것으로, 이하 도 1을 참조하여 MFSFET 소자를 모델링하기 위한 과정을 설명하면,
우선 피로현상에 따라 산소공공이 강유전체 박막의 하부전극 계면 주위에 축적되어서 유전체층을 형성한다는 이론(I.K.Yoo and S.B. Desu, "Fatigue Parameters of Lead Zirconate Titanete Thin Films", Mat. Res. Soc. Symp. Proc., vol. 243, pp.323∼328, 1992; J. J. Lee T. M. Bhattacharya and S. B. Desu, "Electrode Contacts on PZT Thin Films and Their influence on Fatigue Properties", Mat. Res. Soc. Symp. Proc., vol. 361, pp.241∼247, 1995)을 적용하여, 도 1에 도시한 바와 같이 강유전체 박막에 산소공공층을 감안한 MFDM(Metal-Ferroeletric-Dieletric-Metal) 커패시터 구조를 적용하였다. 그리고 스위칭 특성을 모델링하기 위해 "전기적 변위벡터 D의 법선 성분은 면 전하가 존재하는 경계를 통하여 불연속적이다"라는 정의(J. D. Jackson, Classical Electrodynamics, third edition, John Wiley Sons, New York, Chapter 1, 1998)를 적용하여 하기 수학식 1과 2를 유도한다.
상기 수학식 1과 2에서는 강유전체와 산소공공층 사이의 표면전하밀도,는 산소공공층의 비유전률,는 진공중의 비유전률,는 강유전체층의 두께,는 산소공공층의 두께,는 강유전체층의 전압,는 산소공공층의 전압,는 강유전체의 분극, V(t)는 커패시터의 전체전압을 나타내고 있다. 아울러는 강유전체 분극을 표현하기 위해서 일반적으로 사용하는 tanh 함수를 이용한다(참고문헌:F. K. Chai, J. R. Brews, R. D. Schrimpf and D. P. Birnie Ⅲ, "Relating Local Eletric Field in a Ferroeletric Capacitor to Externally Measureable Voltages", Proceedings of the 9th Int. Symp. on Applications of Ferroeletrics, pp.83∼86, 1994; J. A. Gonzalo, Effective Field Approach to Phase Transitions and Some Applications to Ferroeletrics, World Scientific Lecture Notes in Physics, vol. 25, World Scientific, New Jersey, 1991). 상기 수학식 1과 2를 정리하면 강유전체층의 전압의 표현식을 유도할 수 있고, 그 값을 시간으로 미분하여 정리하면 하기 수학식 3과 4를 유도할 수 있다.
상기 수학식 4에서는 산소공공층의 커패시턴스이고, 상기 수학식 3을전기적 변위벡터 D(t)에 대입하여 정리하면 하기와 같은 수학식 5를 얻을 수 있다.
상기 수학식 5에서 표현한 전기적 변위 벡터 D(t)의 시간미분형태를 스위칭 특성에 적용하기 위해서는 스위칭 측정에 사용되는 회로에서 변수를 얻어야 한다.
도 2는 본 발명의 실시예로써 스위칭 측정에 사용되는 회로에서 변수를 얻기 위한 과정을 설명하기 위한 입력펄스 파형과 RC 직렬회로를 도시한 것이다.
RC직렬회로의 동작을 살펴보면, 입력펄스는 두 셋-업(set-up)펄스에 의해서 초기화되고, 스위칭 특성은 강유전체 박막에 직렬로 연결된 부하저항(R) 양단에 흐르는 전류로 분석할 수 있다. 그리고 도 2에 표현된 출력전압은 하기 수학식 6과 같이 구할 수 있다.
상기 수학식 6에서는 입력전압, A는 전극의 단면적, R은 부하저항이다. 상기 수학식 5를 수학식 6에 대입하여 정리하면 전체 강유전체 전압 V(t)의 시간 미분형태에 관한 식으로 나타낼 수 있고, 그 식을 수치 해석적 방법을 사용하여 표현하면, 시간에 따른 강유전체 전체전압 V(t)를 구할 수 있다. 그리고 그 값을 사용하여 부하저항을 통과하는 전류를 구하면 하기 수학식 7과 같다.
상기 수학식 7에서강유전체의 내부저항으로써 누설전류에 관한 항을 고려한 것이다. 그리고 입력전압는 최대 입력전압까지 도달하기 위하여 걸리는 시간인 라이징 타임(rising time)을 고려하여 하기 수학식 8과 같이 표현하였다.
상기 수학식 8에서는 최대입력전압,는 라이징 타임을 나타낸다. 이와 유사하게 최대입력전압가 0[V]로 될 때까지 걸리는 시간인 폴링 타임(falling time)은 하기 수학식 9를 사용하여 표현하였다.
상기 수학식 9에서는 폴링 타임이며는 유지시간이다. 위에서 고려한 모든 변수를 상기 수학식 7에 대입하여 수치해석적 방법으로 나타내면 스위칭 전류를 효과적으로 표현할 수 있다.
이하 피로현상에 관한 스위칭 특성을 바탕으로 강유전체 박막을 이용한 소자중에서 차세대 메모리로 평가되고 있는 MFSFET소자의 특성을 알아보고, 피로현상에 따른 변화요인을 분석하면 다음과 같다.
우선 도 3은 본 발명의 실시예에 따른 MFDS 커패시터의 구조도를 도시한 것으로 도 3에서 전체 커패시턴스를 구하면 하기 수학식들과 같다.
상기 수학식 10 내지 13에서,는 반도체의 표면전위,에 따른 면적당 표면전하,는 드바이 길이(Debye length),,는 각각 p형 기판의 정공 및 전자 평형밀도, k는 볼츠만 상수, T는 절대온도,는 기판의 p형 농도,는 실리콘의 비유전률, q는 전하량,는 실리콘 반도체의 커패시턴스,는 산소공공층의 커패시턴스,는 MFSFET소자의 전체 커패시턴스를 나타내고 있다. 따라서 상기 수학식 13을 수치해석적으로 정리하면 MFSFET소자의 커패시턴스를 구할 수 있다.
다음으로 MFSFET소자의 각 부분별 전압을 구하기 위해 도 3으로부터 하기 수학식 14와 15를 유도할 수 있다.
상기 수학식 14에서는 게이트 전압,는 금속과 벌크 실리콘 반도체 사이의 일함수를 나타낸다. 한편 상기 수학식 1,2,10,11,12,14 및 수학식 15를 정리하면에 따른,,의 상관관계를 알 수 있다. 각 부분별 전압을 활용하여 피로현상에 관한 MFSFET 소자의 특성을 분석하기 위해 문턱전압 이상, 즉 강반전 구간일때의 드레인 전류를 조사한다. 이때의 드레인 전류는 포화 드레인 전압이하에서 형성되는 선형구역과 포화 드레인 전압 이상에서 나타나는 포화 구역으로 나뉘게 되는데, n-타입 FET의 드레인 전류는 하기 수학식 16으로 표현된다.
상기 수학식 16의 파라미터를 살펴보면 하기 수학식과 같다.
상기 수학식 16, 17, 18에서 Z는 채널의 너비, L은 채널의 길이,은 전자의 이동도,는 소스와 드레인 사이의 전위,는 실리콘 벌크의 전하밀도,는 p-형 실리콘의 페르미 준위, V(y)는 소스 전극과 임의 지점 y 사이에 해당하는 역 바이어스를 나타낸 것이다. 따라서 수학식 1, 2, 10, 11, 12, 14, 15, 17, 18을 수학식 16에 대입하여 드레인 전류를 구하면 하기 수학식 19와 같고, 포화드레인 전압은 수학식 20으로 표현할 수 있다.
수학식 20에서 문턱전압일때의 게이트 전압으로써 상기 수학식 14를 활용하여 하기 수학식 21로 구할 수 있다.
상기 수학식들에서 수학식 19는 선형영역의 드레인 전류를 표현한 식이고, 포화영역의 드레인 전류는 상기 수학식 19에대신를 대입하여 얻을 수 있다. 이와 같은 방법으로써 상기 수학식 19를 활용하면 임의의 드레인 전압 또는 게이트 전압에서 드레인 전류를 효과적으로 나타낼 수 있다.
도 4는 하기 표 1의 파라미터를 상기 수학식 7에 적용하였을때의 스위칭 전류모델로서, 피로현상이 없는 강유전체 박막의 스위칭 전류 시뮬레이션 결과(a)와 인가전압에 따른 스위칭 전류 파형(b)을 예시한 것이다. 여기서 풀 스위칭 전류는 상기 수학식 5의값이 입력전압 0[V]에서 음의 분극값을 갖는 포워드 스위프(forward sweep) 분극상태에 있는 경우로서, 양(+)의 입력전압에 의해 유도된 분극반전현상으로 생성된 전류이고 논-스위칭(non-switching)전류는 반대로값이 입력전압 0[V]에서 양의 분극값을 갖는 백워드 스위프(backward sweep) 분극상태에 있어서 분극반전현상이 유발되지 않을 경우의 전류이다. 그리고 네트 스위칭(net switching)전류는 풀 스위칭 전류와 논-스위칭 전류의 차이이다.
Element
Value 2000Å 1.0V 50 20ns
Element R A
Value 20ns 3V 50 16×
도 4 (a)의 모델을 참조하면 풀 스위칭 전류와 논-스위칭 전류의 차이가 확실하고, 일반적인 강유전체 박막의 스위칭 곡선과 유사하다. 그리고 도 4의 (b)는 수학식 11,12의 라이징 타임과 폴링 타임을 고려한 경우로써, 두 양(+)의 입력전압 변화에 따른 스위칭 전류모델이다. 도 3과 같이 처음 셋-업(set-up)과정에서 이미 포워드 스위프 분극방향으로 초기화된 강유전체 박막을 대상으로 입력전압을 변화시켜 가며 스위칭 전류를 모델링하였다. 여기서 첫 번째 입력전압(시간: 0∼1.0μs)은 분극반전을 유도하여 강유전체 박막에 풀 스위칭 전류를 발생시키고, 그로 인해 생긴 분극반전으로 강유전체 박막은 백워드 스위프 분극방향으로 바뀌게 되므로 두 번째 입력전압(2.0∼3.0)은 분극반전을 유도하지 못하고, 논-스위칭 전류를 발생시킨다.
도 5는 피로현상 전과 후의 스위칭 전류 모델을 보이기 위한 전류 파형도를 도시한 것으로, 보다 상세하게는 피로현상이 없을 때와 피로현상이 진행되어 산소공공층의 두께가 10, 50, 100Å으로 되었을때의 스위칭 전류모델을 도시한 것이다. 도 5를 참조하면, 산소공공층 두께의 증가에 따라 스위칭 전류가 극심하게 감소하는데, 특히 풀 스위칭 전류가 논-스위칭 전류보다 감소비율이 심하다. 보다 정확하게 산소공공층의 두께에 따른 각 스위칭 전류 변화값을 분석하기 위해, 스위칭 곡선의 폐면적이 스위치된 전하량과 동일하다는 사실을 이용하여 각 곡선의 폐면적을 수치 해석적으로 구하고, 그 값을 하기 표 2에 나타내었다.
스위칭 상태 스위치 전하(nC)
Before Fatigue After Fatigue
Oxygen Vacancy Thickness
10 Å 50 Å 100 Å
Full Switching 1.04 0.62 0.30 0.20
Non Switching 0.28 0.20 0.15 0.12
Net Switching 0.76 0.42 0.15 0.08
상기 표 2에 표현된 것처럼 피로현상이 진행됨에 따라 풀 스위치된 전하와 논-스위치된 전하는 모두 감소한다. 그러나, 논-스위치된 전하는 풀-스위치된 전하 보다 감소비율이 작고, 그 값이 적기 때문에 풀 스위치된 전하와 논-스위치된 전하의 차이인 상대적인 스위치 전하는 풀 스위치된 전하의 양에 지배적인 영향을 받으면서 감소한다. 상대적인 스위치 전하를 분극 변화 측면으로 살펴보면 하기 수학식 22와 같은 관계식을 얻을 수 있다.
상기 수학식 22에서는 상대적인 스위치 전하이고, 상기 수학식 22를 적용하여 피로현상이 없는 경우와 산소공공층이 10, 50, 100Å으로 증가하는 경우, 잔류분극값을 구하면 각각 24, 13, 5, 2.5이다. 잔류분극과 상대적인 스위치 전하는 분극반전에 따라 그 크기가 결정되므로 위의 결과는 산소공공층이 강유전체 박막의 정상적인 분극반전을 방해해서 나타난 것이라고 추론할 수 있다.
위의 분석을 근거로 하면 피로현상에 따른 산소공공층 누적은 강유전체 박막을 이용한 비휘발성 메모리의 동작에 직접적인 영향을 줄뿐만 아니라, 강유전체 박막의 분극반전을 방해하는 현상에 의해서 강유전체를 응용한 다양한 소자들의 동작에도 많은 문제점을 노출시킬 것으로 판단된다.
다음으로 커패시턴스와 드레인 전류의 관점에서 MFSFET소자의 특성을 살펴보면, 우선 수학식 13을 사용하여 MFSFET의 전체 커패시턴스를 조사하였는데 도 6에 그 모델이 소개되어 있다. 수학식 13은 저주파수 영역에서 타당한 식으로 포워드 스위프와 백워드 스위프 분극방향에 따라 다른 커패시턴스를 갖는다. 도 6을 참조하면, 포워드 스위프 분극방향이 백워드 스위프 분극방향에 비하여 게이트 전압에 대해 오른쪽으로 약 2[V]정도 이동되었음을 알 수 있다. 그리고 MFSFET의 전체 커패시턴스가 줄어 들어 생성되는 깊은 구멍형태의 곡선이 각 분극방향에 따라 존재하는데, 그것은 실리콘 반도체가 공핍영역에 해당되어 발생하는 부분이다. 피로현상이 없는 경우, 각 분극방향마다 축적영역, 반전 영역의 커패시턴스가 크게 증가하게 되는데, 이는 MFSFET의 각 부분별 커패시턴스 중에서 강유전체층의 커패시턴스가 이 게이트 전압에서 큰 값을 갖기 때문에 나타나는 현상이다. 반면, 피로현상에 의해 산소공공층이 50Å 형성되어 있는 경우는 축적과 반전 영역의 커패시턴스가 최대 3×에서 7×이하로 줄어 들었다. 여기서, 특히 반전영역의 커패시턴스의 감소는 채널형성의 감소를 의미하므로 50Å의 산소공공층이 있는 MFSFET소자는 채널과 드레인 전류 형성에 많은 문제가 있을 것으로 파악된다.
저주파수 영역과 달리 MFSFET에서 고주파수 영역은 커패시턴스 곡선의 변형이 일어난다. 수학식 13에서,,는 모두 주파수에 영향을 받는데, 본 발명의 실시예에서는의 주파수에 관한 영향이에 비하여 극히 적으므로만을 고려한다. 일반적으로 반전영역일 경우 고주파수 영역에서 반도체의 표면전하는 표면전위에 따라 증가하는 양이 미약하므로, 공핍영역에서 반전영역까지 수학식 13의항이 일정하게 유지되는 형태로 수정하였다.
도 7은 수학식 13에서에 관한 항을 고주파수 영역에 맞게 수정한 커패시턴스 모델이다. 도 7에서 메모리 윈도우는 약 2[V]로서 메모리 소자로서의 활용 가능성이 충분하고, 공핍영역에서 반전영역이 되는 구간의 커패시턴스가 고정되어 있다는 사실을 제외하고는 저주파수 영역의 커패시턴스와 동일한 특성을 갖는다.
도 8은 수학식 1, 2, 10, 11, 12, 14 및 수학식 15를 정리하여에 따른의 상관관계를 도시한 도면이다. 도 8의 (a)는 산소공공층이 없는 MFSFET소자의 강유전체층 전압분포이고, 도 8의 (b)는 50Å의 산소공공층이 포함된 경우의 전압분포이다. 도 8 (a)에서는 백워드 스위프 분극방향에서 약 -1.5∼0[V], 포워드 스위프 분극방향에서 약 0.5∼2.0[V]의 게이트 전압을 제외하고 강유전체층 전압이 게이트 전압의 증가에 따라 선형적으로 증가하는데, 이는 게이트 전압이 강유전체층에 정확하게 전달된다는 사실을 나타내는 것이다. 도 8의 (a)에서 게이트 전압 증가에도 불구하고 강유전체층 전압이 일정하게 유지되는 구간이 생기는 이유는 반도체의 표면전위가 증가하는 영역이기 때문이다. 도 8의 (a)와 달리 도 8의 (b)에서는 다른 양상의 전압분배가 일어나는데, 피로현상의 진행에 따라 형성되는 산소공공층이 강유전체층에 제공되어야 할 전압의 상당 부분을 점유함으로써 강유전체층 전압의 증가가 둔화된다.
도 9는가 각각 0.1, 0.2, 0.3, 0.4[V]일 때 수학식 19를 수치 해석적 방법으로 나타낸 문턱전압 이상에서에 따른 드레인 전류모델이다. 여기서,은 2,,는 1.0×,는 11.8이고 강유전체의 파라미터는 스위칭 모델과 동일하다. 그리고 수학식 21에 표현된()의 값은 극히 작으므로 문턱전압는 피로현상 전후의 값이 거의 같게 나타나는데, 그 값을 수치해석적으로 계산하면 문턱전압이 포워드 스위프와 백워드 스위프 분극방향에서 각각 1.66[V]와 -0.34[V]이다. 도 9에 도시된 드레인 전류에서 문턱전압은 각 분극방향에 따라 수치적으로 계산한 문턱전압과 거의 일치하고 드레인 전류는 드레인 전압을 크게 설정할수록 커지며, 게이트 전압의 증가에 따라 증가영역과 포화영역을 갖는다. 피로현상이 없는 경우, 드레인 전류는 도 10과 도 11에 도시된 커패시턴스 모델처럼 약 2[V]의 메모리 윈도우를 갖는데 이것은 분극방향에 따른 항전압의 차이인 2[V]와 정확하게 일치하는 값이다.
피로현상이 없는 경우 확실한 포화영역과 메모리 윈도우를 가지며 증가영역과 포화영역을 나타내는 일반적인-곡선형태를 갖는다. 반면에 산소공공층이 50Å 축적되어 있는 경우는 게이트 전압에 따라 드레인 전류가 증가하지만, 전류의 왜곡이 심하고 포화영역이 거의 나타나지 않는다. 이와 같은 현상도 산소공공층의 전압차단 혹은 점유에 의해 확실한 채널이 형성되지 않아 발생하는 것으로 MFSFET가 메모리로써 역할을 하기 위해 피로현상이 심각한 문제임을 보여 준다.
MFSFET 소자는 강유전체 박막의 분극방향에 따라 드레인 전류차이가 발생한다는 사실을 응용한 소자로써, 위와 아래의 분극 방향을 각각 정보 '1' 또는 '0'으로 설정하는 방식을 취한다. 그러므로 MFSFET의 드레인 전류 특성을 파악할 때, 게이트 전압는 0[V]로 설정하여 분극반전 즉, 정보의 파괴가 일어나지 않게 해야 한다.
도 10은가 0[V]일 때 상기 수학식 19를 수치해석적 방법으로 나타낸 선형영역과 포화영역의 드레인 전류모델이다. 도 10에서 드레인 전류는 0[V]의 게이트전압가 문턱전압보다 큰 백워드 스위프 분극방향에서 발생하고 포워드 스위프 분극방향에서는 드레인 전류가 발생하지 않는다. 그리고 포화 드레인 전압는 포워드 스위프와 백워드 스위프 분극 방향에서 각각 -1.66[V], 0.34[V]로 백워드 스위프 분극방향만 의미가 있다. 도 10에서 피로현상이 없는 경우 분극방향과 문턱전압에 따른 포화 드레인 전류 차이가 약 6mA/㎠으로써 정보 '0'과 '1'사이의 구별이 가능하다. 그런데 두께 50Å의 산소공공층이 형성되었을 때는 백워드 스위프 분극방향의 포화영역 드레인 전류가 약 50% 감소되었다. 이러한 사실은 피로현상에 의해 형성된 산소공공층이 MFSFET소자의 정보저장을 저해하는 요소임을 의미한다.
상술한 바와 같이 본 발명의 실시예에서는 피로현상에 따른 강유전체 박막의 스위칭 특성과 MFSFET 소자 특성을 산소공공의 축적이론을 도입하여 효과적으로 나타내었다. 강유전체 박막의 스위칭 전류는 피로현상에 의해 생성되는 산소공공층에 따라 급격하게 감소하였는데, 스위치된 전하 측면에서 보면 피로현상이 없는 박막에서 상대적인 스위치 전하가 0.74nC인 반면, 산소공공층 두께가 10, 50, 100Å으로 증가함에 따라 상대적인 스위치 전하가 0.42, 0.15, 0.08nC으로 나타났다. 이사실로부터 산소공공층이 분극반전을 저해하는 요소임을 확인하였고, 산소공공층이 분극반전을 응용한 강유전체 소자 적용에 문제점이 있음을 지적하였다. MFSFET 소자의 시뮬레이션 결과, 고주파와 저주파의 커패시턴스 특성에서 축적, 공핍, 반전영역이 명확하게 표현되었고, 메모리 윈도우가 항전압의 차이에 따라 2[V]로 나타났다. 특히 고주파수 대역은 공핍영역에서 반전영역까지항이 일정하게 유지되는 형태로 수정하여 효과적으로 표현하였다. 그리고 드레인 전류 특성에서-곡선은 증가영역과 포화영역이 뚜렷하게 표현되었으며,-곡선에서는 분극방향에 따라 6mA/㎠의 확실한 포화드레인 전류차이를 보여 MFSFET소자가 메모리로써 유망함을 입증하였다. 그런데 피로현상에 따라 두께 50Å의 산소공공층이 생성된 경우에는 반전영역의 커패시턴스가 최대 3×에서 7×이하로 줄어 들어 MFSFET의 채널형성이 산소공공층과 직접적으로 관련되어 감소됨을 알았으며, 이에 따라-곡선의 드레인 전류는 심한 왜곡을 보였으며,-곡선의 포화 드레인 전류는 백워드 스위프 분극방향에서 50% 이상 감소하였다. 이는 MFSFET소자를 실제 메모리 소자에 적용하기 위해서 피로현상이 중요하게 고려되어야 할 요소임과 동시에 시급하게 극복해야 할 과제임을 보여 주는 것이다.
본 시뮬레이션으로 강유전체의 피로특성을 정량화하여 파악할 수 있으며,MFSFET소자를 제작하기 전에 그 특성을 검증하는데도 유용하게 사용될 수 있으리라 생각된다.
이하 상술한 MFSFET 소자의 모델링을 바탕으로 적응형 학습회로를 설계하고, 그 수치적인 결과를 분석하는 과정을 설명하기로 한다.
본 발명의 실시예에서는 적응형 학습회로를 구현하기 위해 MFSFET소자와 UJT(Uni-Junction Transistor)소자를 사용한 발진 트리거회로를 설계하여, MFSFET소자의 게이트에 쇼트 펄스(short pulse)를 인가함에 따라 나타나는 소스-드레인 저항의 변화를 출력 주파수 변조에 활용한다. 적응형 학습회로는 MFSFET소자의 강유전체 게이트에 쇼트 펄스를 인가함에 따라 점진적으로 분극반전이 나타나는 특성을 응용한 것으로써, 분극반전에 따른 MFSFET 소자의 채널형성과정을 파악하여 소스-드레인 저항을 유도하는 과정이 필요하다. 그 과정은 스퀘어-로우(square-law) FET모델로부터 얻은 MFSFET 소자의 드레인 전류방정식과 J.F.Scott등이 논증한 스위칭 분극반전 관계식을 결합하여 표현한다. 마지막으로 MFSFET 소자의 소스-드레인 저항을 발진 트리거회로에 적용하여 출력펄스를 얻고, 소스-드레인 저항의 변화에 따라 주파수 변조가 발생함을 확인하여 본 발명에서 설계한 회로가 적응형 학습 특성을 효과적으로 나타낼 수 있음을 입증한다.
이하 MFSFET와 UJT소자를 활용하여 구현한 적응형 학습회로를 구체적으로 설명하면, 우선 도 11은 본 발명의 실시예에 따른 적응형 학습회로를 설명하기 위한 UJT의 등가회로도를 도시한 것으로, 보다 상세하게는 한 개의 에미터와 두개의 베이스로 구성된 3단자 UJT 소자의 등가회로를 도시한 것이다.
도 11을 참조하면, UJT 소자의 등가회로는 OR 연산자(OR1,OR2), 전압조절 스위치(SWn), 저항(Rn), DC전압원(V_F)으로 구성되어 있다. UJT소자의 동작은 에미터 전압이 스위치 SWc와 SWd를 조절하게 되는데, 스위치 SWd는 에미터 전압이 밸리(valley)전압()보다 클 때 동작되고, SWc는 에미터 전압이 UJT의 피크전압() 보다 클 때 동작된다. SWc의 동작에 따라 스위치 SWa가 동작되고, OR연산자 OR1과 SWd의 동작에 따라 스위치 SWb가 동작된다. 또한 OR연산자 OR2가 동작하게 되면, 스위치 SW1이 동작하게 되어 에미터에서 베이스 1로 많은 전류가 흐르는 반면, SW1이 동작되지 않을 경우는 고저항(R_E)을 통하여 작은 전류가 흐르게 된다. 이렇게 완성된 등가회로는 일반적인 UJT소자와 동일한 특성을 나타낸다.
도 12는 본 발명의 실시예에 따른 MFSFET와 UJT를 사용한 발진 트리거 회로도를 도시한 것이다. 이러한 회로에서 UJT의 에미터 전압은 DC 바이어스 Vcc에 의해 충전되는 커패시턴스(C)에 의해 피크 전압까지 증가하게 된다. 에미터 전압이 피크 전압일 때, 많은 에미터 전류가 베이스1 단자로 흐르게 되고, 이때 커패시턴스(C)의 전하는 급격하게 방전되면서 에미터 전압은 밸리(valley) 전압 이하까지 떨어지고, 적은 양의 에미터 전류가 베이스1 단자로 흐르게 된다. 이러한 과정은 커패시턴스(C)의 시상수에 의해 주기적으로 반복되는데, 이에 따라서 출력전압은 일정한 주파수를 갖는 펄스 파형을 나타내게 된다. 또한 도 12에서 MFSFET 소자의 소스-드레인 저항에 의해서도 출력펄스의 변화가 일어난다. DC 바이어스의 Vcc가 MFSFET소자의 소스-드레인 저항에 의해 전압강하후, 커패시턴스(C)에 충전되므로소스-드레인 저항에 따라 커패시턴스(C)의 충전속도와 출력펄스의 주파수는 변화하게 된다. 그러므로, 커패시턴스와 MFSFET소자의 소스-드레인 저항에 따라 도 12의 적응형 학습 회로에서 출력주파수를 조절할 수 있다.
다음으로 MFSFET 소자의 특성을 조사하기 위해 스퀘어-로우 FET 모델로부터 하기 수학식 23을 유도하였다.
상기 수학식 23에서 Z는 채널의 너비, L은 채널의 길이,은 전자의 이동도,는 소스와 드레인 사이의 전위,는 강유전체 분극,는 강유전체층의 두께,는 강유전체와 반도체 사이의 산화물층 전압,는 강유전체와 반도체 사이의 일함수,는 실리콘의 유전상수,는 p-형 실리콘의 억셉터 농도,는 p-형 실리콘의 페르미 준위를 각각 나타내고 있다. 상기 수학식 23은 선형영역의 n-형 드레인전류를 표현한 식이고, 포화영역의 드레인 전류식은대신 포화 드레인 전압을 대입하여 얻을 수 있다. 이와 같은 방법으로 임의의 드레인 전압 또는 게이트 전압에서 드레인 전류를 효과적으로 나타낼 수 있다. 포화 드레인 전압와 문턱전압는 각각 하기 수학식 24와 수학식 25로 나타낼 수 있다.
본 발명의 실시예에서는 강유전체와 반도체 사이의 산화물층이 없는 경우를 가정하여의 값은 0[V]로 고정하였다.
한편 도 11에 도시한 UJT 등가회로를 시뮬레이션하여 산출한 에미터 전압에 따른 에미터 전류를 도 13에 도시하였다. 도 11의 UJT 소자의 등가회로에서, 에미터 전압이 0[V]부터 증가하는 경우, 초기에는 도 11의 스위치 SW1으로 전압이 유도되지 않으므로 에미터 전류는 고저항()를 통해 콜렉터 단자로 흐르게 된다. 에미터 전압이 계속 증가하여 밸리 전압 1.4V가 되었을 때 스위치 SWd 가 동작되지만, 스위치 SWa, SWb, SWc가 동작되지 않으므로 스위치 SW1으로는 전압이 유도되지 않는다. 그러나 에미터 전압이 피크 전압 2.25[V]가 되었을 때 스위치 SWc가 동작되고 차례로 스위치 SWa, SWb, SW1도 동작되므로, 에미터 전류가 전압만큼 전압감소가 일어난 후, 스위치 SWa로 많은 전류가 급격하게 흐르게 된다. 그후, 에미터 전압이 피크 전압 이상에서는 고저항()에 의해 선형적으로 에미터 전류가 증가한다. 반면에 에미터 전압을 피크 전압 이상 인가한후 에미터 전압을 점차 감소시킬 때에는 그 특성이 매우 다르게 나타난다. 에미터 전압이 감소하여 피크 전압 이하가 되었을 때, 스위치 SWc와 SWa는 동작하지 않지만 논리연산자 OR2는 여전히동작되어 SW1으로 전압이 유도된다. 에미터 전압이 밸리 전압이 되었을 때, 비로서 스위치 SWd와 SWb가 동작되지 않고, 따라서 스위치 SW1도 동작하지 않으므로, 고저항(R_E)을 통해 적은 에미터 전류가 흐르게 된다. 이와 같은 현상이 일어나는 물리적인 원인은 에미터와 베이스간의 접합에서 일어나는 conductivity modulation으로 설명될 수 있다.
도 13은 UJT의 에미터 전압에 따른 에미터 전류 파형도를 도시한 것으로, 보다 상세하게는 베이스 2단자에 10[V]를 가하고,= 10㏁ ,= 0.65V,= 1㏀ ,= 500㏀ 일 때, 이와 같은 동작에 의해 나타난 에미터 전압에 따른 에미터 전류를 나타낸 것으로, 실제 UJT 소자와 동일한 특성을 보여 준다.
도 14는 본 발명의 실시예에 따른 적응형 학습회로의 출력펄스 예시도를 도시한 것으로, 보다 상세하게는 도 12의 적응형 학습회로에서 MFSFET소자의 소스-드레인 저항이 1MΩ, 커패시턴스가 1pF, 저항를 각각 5kΩ으로 설정했을 때의 시간에 따른 출력펄스 특성을 도시한 것이다. 도 14에서 보듯이, 출력주파수는 약 1MHz이고 출력펄스의 크기는 약 1.25[V]이다. 이로부터 도 11의 UJT 등가회로가 고주파수에서도 저주파수에서 처럼 안정되게 동작되고 있다는 사실과, 커패시턴의 시상수에 따라 일정한 주파수를 가지며 출력펄스가 진행되고 있음을 알 수 있다. 따라서 PFM 시스템에 적용할 때 이와 같은 출력펄스 형태를 분석하여 적응형 학습 특성을 확인할 수 있다.
도 14의 출력펄스 주파수가 MFSFET 소자의 소스-드레인 저항과 커패시턴스에따라 변화해 가는 특성을 도 15에 도시하였다. 도 15는 본 발명의 실시예에 따른 적응형 학습회로에서 커패시턴스(a)와 MFSFET소자의 소스-드레인 저항에 따른 출력펄스 주파수 관계를 도시한 것이다. 도 15를 참조하면, 출력펄스 주파수는 소스-드레인 저항과 커패시턴스에 반비례하는 특성을 나타내었다. 이는 발진 트리거 회로의 주파수에 관련한 하기 수학식 26, 27과 일치한다.
상기 수학식 26 및 27에서 f는 적응형 학습회로의 출력펄스 주파수를 나타낸 것이다. 도 12의 등가회로에서 커패시턴스의 값이 클수록 DC 바이어스 Vcc에 의한 충전시간이 길어지게 되어 커패시턴스(C)와 주파수는 반비례하게 된다. 또한 DC 바이어스 Vcc의 인가전압은 MFSFET 소자의 소스-드레인 저항과 커패시턴스에 의해 분배되므로 소스-드레인 저항이 클수록 커패시턴스의 충전시간이 길어지게 되어 소스-드레인 저항과 출력펄스의 주파수도 역시 반비례하게 된다. 이 결과로부터, 커패시턴스-출력펄스 주파수 특성을 활용하면 사용하는 목적에 따른 주파수 변조대역을 설정할 수 있고, MFSFET 소자의 채널형성에 따라 구한 소스-드레인 저항을 이용하면 PFM 시스템을 구현할 수 있음을 알 수 있다.
도 16은 본 발명의 실시예에 따른 적응형 학습회로에서 MFSFET 소자에 쇼트펄스를 인가하면서 입력펄스 수에 따른 분극변화(a)와, 강유전체 전위에 따른 PZT 막의 강유전성 이력곡선(b) 및 반도체 전위에 따른 실리콘의 표면전하(c) 특성 모델을 각각 나타낸 것이다. 도 16의 (a)는 하기 수학식 28로부터 유도하였다.
상기 수학식 28에서는 자발분극, n은 dimensionality factor,는 스위칭 시간을 나타낸다. 도 16의 (a)는 dimensionality factor를 1에서 3으로 변화시켜 가면서 분극반전의 정도를 파악한 것인데, 펄스의 간격은 스위칭 시간의 5/100배 만큼 짧게 주었다. 이 경우 n이 1일 때, 펄스 수가 100까지 분극반전이 관찰되고, n이 각각 2와 3이 되면서 펄스 수 45와 35정도에서 더 이상 분극반전이 일어나지 않았다. 이로부터, dimensionality factor는 1에 가까울수록 주파수 변조특성이 다양하고, 오래 이루어질 수 있다는 사실을 알 수 있었다. 도 16의 (b)와 (c)는 게이트에 쇼트 펄스를 인가함에 따른 MFSFET소자의 소스-드레인 저항을 구하기 위해 강유전체 분극과 반도체의 표면전하를 나타낸 것이다. MFS 커패시터에 전압이 인가되면, 강유전체는 금속 하부전극 뿐만 아니라, 실리콘층 위에서도 도 16의 (b)와 같은 이력곡선을 나타내며 분극이 변화하게 되고, 그 분극에 의해 강유전체 분극값과 반대 극성의 동일한 실리콘 표면전하가 형성된다. 그러므로 도 16 (a)의 분극변화를 도 16의 (b)와 (c)에 적용하면, 펄스 수에 따른 강유전체 분극과 실리콘 표면전하를 구할 수 있다. 이 값으로부터 게이트 전압을 알 수 있고, 이를 수학식 23에대입하면 펄스 수에 따른 MFSFET 소자의 드레인 전류와 소스-드레인 저항을 구할 수 있다.
한편 도 17은 본 발명의 실시예에 따른 적응형 학습회로에서 게이트 단자의 입력펄스 인가에 의한 MFSFET 소자의 점진적인 학습효과를 보인 그래프를 도시한 것이다. 도 17에서 (a), (b), (c)는 dimensionality factor가 각각 1,2,3일 때 쇼트 펄스 인가에 따른 드레인 전류의 특성을 나타낸 것인데, 하기 표 3에 나타난 강유전체 박막의 파라미터로부터 구한 것이다.
Element (V)
Value 30 24 2000 1.0
Element Z/L
Value 11.8 5 1500
강유전체의 분극은 초기에 "음(-)"값을 갖는 경우로 설정하여 쇼트 펄스에 따라 분극이 서서히 "양(+)"값을 나타내게 하였다. 이 경우, 초기에는 전하의 드리프트 현상에 의한 드레인 전류가 생성되지 않다가, 쇼트 펄스에 따라 분극이 "+"값을 나타낼 때 비로소 드리프트 현상에 의한 드레인 전류가 흐르게 된다. 따라서, MFSFET 소자의 소스-드레인 저항의 변화를 다양하게 나타내고, 적응형 학습회로의 출력주파수를 효과적으로 변조할 수 있었다. 도 17에서 펄스 수가 증가함에 따라 포화 드레인 전류의 증가량이 감소하였고, 도 16 (a)의 분극반전 곡선과 동일하게 dimensionality factor가 1,2,3일 때 각각 펄스 수 100, 45, 35에서 드레인 전류의 증가가 더 이상 일어나지 않았다. 특히 dimensionality factor가 3인 경우는 펄스 수가 20에서 35 사이에서만 포화 드레인 전류의 증가가 나타나서, 펄스 수에 따른MFSFET소자의 소스-드레인 저항조절이 용이하지 않음을 알 수 있다. 이로부터 dimensionality factor가 1에 근접한 경우의 MFSFET 소자가 적응형 학습회로에 적합하다는 사실을 알 수 있었다.
도 18은 입력펄스 수에 따른 포화 드레인 전류(a)와 소스-드레인 저항(b) 변화 예시도를 도시한 것이며, 도 19는 연속적인 게이트 전압 변화 예시도(a)와 쇼트-펄스(short-pulse)에 따른 출력펄스의 주파수 변조특성(b)을 보인 그래프이다. 우선 도 18의 (a)는 펄스 수에 따른 포화 드레인 전류곡선으로써 도 16의 (a)와 아주 유사한 형태를 갖고 있는데, 이는 강유전체 분극이 MFSFET소자의 드레인 전류조절에 핵심적인 요소로 작용한다는 사실을 의미한다. 그런데 도 16 (a)의 분극반전 특성곡선 보다 도 18 (a)의 포화 드레인 전류 특성곡선에서 펄스 수 20 이상일 때 dimensionality factor에 따른 차이가 크게 나타나는데, 이는 펄스 수가 20 이상일 때 분극반전이 이루어져서 분극이 "+"값을 가지기 때문이다. 강유전체가 "+"분극일 경우, MFSFET 소자에서는 채널이 형성될 수 있으므로 드레인 전류가 강유전체의 분극 변화에 민감하게 작용한다. 반면, 펄스 수가 20 이하에서는 포화 드레인 전류 특성곡선이 분극반전 특성 곡선보다 dimensionality factor에 따른 변화량이 훨씬 작음을 알 수 있다. 이는 적응형 학습회로에 적용하기 위해서는 분극반전이 일어나서 "+"분극값을 나타낸 이후의 분극증가 특성이 중요하다는 것을 보여준다. 그리고, 펄스 수가 0에서 18사이에서는 전하의 드리프트 현상에 의한 포화 드레인 전류는 생성되지 않았고, dimensionality factor가 1일때와 2,3일때의 포화 드레인 전류 증가량의 차이가 심하게 나타났다. 도 18 (a)의 곡선으로부터 임의의드레인 전압에 따른 소스-드레인 저항을 구할 수 있는데 이를 도 18 (b)에 도시하였다. 드레인 전압은 10[V], 소스-드레인 단자의 단면적은으로 설정하였다. 펄스 수에 따른 소스-드레인 저항을 도 12의 적응형 학습회로에 적용하면 MFSFET 소자의 게이트에 가하는 펄스 수에 따른 출력펄스와 주파수를 알 수 있다.
도 19 (a)는 게이트에 펄스 전압이 아닌 연속적인 전압을 증가와 감소시켰을 때의 출력 주파수 변화특성을 보여 주는 것이고, 도 19 (b)는 소스-드레인 저항을 도 12의 적응형 학습회로에 적용한 펄스 수에 따른 출력주파수 변화를 나타낸 것이다. 도 19 (a)는 도 19 (b)와 유사한 출력펄스 주파수를 나타내며 변화하는데, 분극의 방향에 따라 항전압의 영향을 의미하는 약 2V 정도의 이동이 나타났다. 그리고 도 19 (a)에서 각 커패시턴스당의 최대 출력주파수는 도 19 (b)의 각 커패시턴스당의 최대 출력주파수와 거의 일치한다. 도 19 (b)는 dimensionality factor와 적응형 학습회로에서 커패시턴스의 변화에 따른 출력주파수의 변화를 나타낸 것으로, 특히 커패시턴스에 따라 출력주파수의 범위가 변화한다. 이는 PFM 시스템으로 적응형 학습회로를 적용할 때 그 목적에 따라 주파수 대역을 조절할 수 있다는 것을 의미하는 것으로, 본 발명의 실시예에 따른 적응형 학습회로가 광역의 주파수 조절능력을 가지고 있다는 것을 나타내는 것이다.
상술한 바와 같이 본 발명의 실시예에서는 MFSFET 소자의 모델링을 바탕으로 적응형 학습회로를 설계하고, 그 수치적인 결과를 분석하였다. 적응형 학습회로를 설계하기 위해 MFSFET 소자와 UJT 소자를 사용한 발진 트리거 회로를 구현하여, MFSFET소자의 게이트에 쇼트 펄스를 가함에 따라 나타나는 소스-드레인 저항의 변화를 발진 트리거 회로의 출력 주파수 변조에 활용하였다. MFSFET 소자의 특성은 스퀘어-로우 FET 모델로부터 얻은 MFSFET 소자의 드레인 전류 방정식과 J.F SCOTT 등이 논증한 스위칭 분극반전 관계식을 결합하여 표현하였다.
에미터와 베이스 간의 접합에서 일어나는 conductivity modulation 현상으로부터 UJT 등가회로의 에미터 전압에 따른 에미터 전류 특성을 분석하여 MFSFET 소자의 소스-드레인 저항이 1MΩ, 커패시턴스가 1pF일때의 시간에 따른 출력펄스 특성을 분석하였다. 그때의 출력주파수는 약 1MHz이고, 출력펄스의 크기는 약 1.25[V]이었다. 이로부터 UJT 등가회로가 고주파수에서도 저주파수에서처럼 안정되게 동작되고 있다는 사실과 커패시턴스의 시상수에 따라 일정한 주파수를 가지며 출력펄스가 진행되고 있음을 알 수 있었다. 또 이 회로에서 출력주파수는 MFSFET 소자의 소스-드레인 저항과 커패시턴스에 반비례하는 특성을 나타냈는데, 이는 커패시턴스-출력펄스 주파수 특성을 활용하여 사용하는 목적에 따른 주파수 변조대역을 설정할 수 있고, MFSFET 소자의 채널형성에 따른 소스-드레인 저항을 이용하면 PFM 시스템을 구현할 수 있음을 나타내는 것이다. 다음으로, 적응형 학습회로에서 MFSFET 소자에 쇼트 펄스를 인가하면서 나타나는 주파수 변조특성을 확인해 보기 위해 분극반전 특성을 조사하였는데, 강유전체의 분극반전에서 dimensionality factor는 1에 가까울수록 주파수 변조특성이 다양하고, 오래 이루어질 수 있다는 사실을 알 수 있었고, 이력곡선과 실리콘의 표면전하 특성을 바탕으로 펄스 수에 따른 MFSFET 소자의 드레인 전류와 소스-드레인 저항도 구할 수 있었다. 펄스 수에 따른 포화 드레인 전류곡선은 강유전체의 분극반전 특성과 유사하다는 사실을 알수 있었는데, 이는 강유전체 분극이 MFSFET 소자의 드레인 전류조절에 핵심적인 요소로 작용하다는 사실을 의미하는 것이다. 또한 MFSFET 소자의 소스-드레인 저항으로부터 dimensionality factor와 적응형 학습회로의 펄스 수에 따른 출력주파수 변화를 분석하여, 커패시턴스에 따라 출력주파수의 범위가 변화한다는 사실을 알 수 있었다. 이는 PFM 시스템을 적응형 학습회로에 적용할 때, 그 목적에 따라 주파수 대역을 조절할 수 있다는 것을 의미하는 것으로, 본 연구에서 활용한 적응형 학습회로가 광역의 주파수 조절능력을 가지고 있다는 사실을 나타내는 것이다.
이로부터 적응형 학습회로의 주파수 변조 특성, 즉 입력펄스의 진행에 따라 출력펄스의 점진적인 주파수 변화를 의미하는 적응형 학습특성을 명확하게 확인할 수 있었고, 미래 뉴럴 네트워크에서 본 회로가 뉴런의 시넵스 부분에 효과적으로 사용될 수 있음을 입증하였다.
상술한 바와 같이 본 발명은 모든 강유전체 박막을 대상으로 시뮬레이션을 수행할 수 있으므로, MFSFET 소자를 공정을 통해 제작하기 전에 어떤 임의의 강유전체가 메모리 소자로 활용될 수 있는지 확인해 볼 수 있을 뿐만 아니라, 강유전체에서 나타나는 피로현상에 의한 MFSFET 소자의 특성변화를 정량적으로 분석하여 임의의 강유전체 박막을 사용한 MFSFET 소자의 신뢰성을 파악할 수 있는 장점이 있다.
또한 본 발명은 MFSFET 소자의 소스-드레인 저항에 따라 출력전압 펄스의 주파수를 변화시킬 수 있기 때문에 소스-드레인 저항의 변화를 통해 출력전압 크기를 조정할 수 있을 뿐만 아니라, 인간의 신경조직을 모의 시뮬레이션 하는데 활용할 수 있는 장점이 있다.

Claims (4)

  1. 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자의 동작예측방법에 있어서,
    피로현상에 따라 산소공공이 강유전체 박막의 하부전극 계면주위에 축적되어 유전체층을 형성하는 MFDM(Metal-Ferroeletric-Dieletric-Metal) 커패시터의 전기적 변위 벡터 D(t)의 시간미분형태를 얻는 제1과정과,
    강유전체 박막에 부하저항이 직렬로 연결된 회로에서 시간에 따른 강유전체 전체전압을 구하여 부하저항 양단에 흐르는 스위칭 전류를 측정하여 피로현상에 따른 스위칭 특성을 얻는 제2과정과,
    MFDS(Metal-Ferroeletric-Dielectric-Semiconductor) 소자의 전체 커패시턴스, 각 부분별 전압을 산출하여 게이트 전압에 따른 반도체 표면전위(Vs), 강유전체층 전압(), 산소공공층 전압()의 상관관계를 획득하여 상기 비휘발성 메모리 소자의 피로특성을 정량화하는 제3과정으로 이루어짐을 특징으로 하는 비휘발성 메모리 소자의 동작예측방법.
  2. 게이트 강유전체의 분극을 스위칭시켜 전류의 흐름을 제어하는 방식의 비휘발성 메모리 소자와,
    상기 비휘발성 메모리 소자의 소스단에 에미터가 접속되어 있으며, 베이스단이 저항을 통해 상기 비휘발성 메모리 소자의 드레인과 접속되어 있으며 콜렉터단은 저항을 통해 상기 소스단에 접속되어 있는 커패시터의 나머지 단자에 접속되는 단일 접합 트랜지스터로 구성되어 커패시턴스와 상기 비휘발성 메모리 소자의 소스-드레인 저항에 따라 출력주파수를 조절함을 특징으로 하는 적응형 학습회로.
  3. 제2항에 있어서, 상기 비휘발성 메모리 소자는 MFSFET 소자임을 특징으로 하는 적응형 학습회로.
  4. 제3항에 있어서, 상기 MFSFET 소자의 게이트에 쇼트 펄스를 인가함에 따라 나타나는 소스-드레인 저항의 변화를 상기 적응형 학습회로의 출력주파수 변조에 사용함을 특징으로 하는 적응형 학습회로.
KR1020000021656A 2000-04-24 2000-04-24 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로 KR100348999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000021656A KR100348999B1 (ko) 2000-04-24 2000-04-24 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000021656A KR100348999B1 (ko) 2000-04-24 2000-04-24 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로

Publications (2)

Publication Number Publication Date
KR20010105425A KR20010105425A (ko) 2001-11-29
KR100348999B1 true KR100348999B1 (ko) 2002-08-17

Family

ID=45814312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000021656A KR100348999B1 (ko) 2000-04-24 2000-04-24 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로

Country Status (1)

Country Link
KR (1) KR100348999B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102154638B1 (ko) * 2018-11-27 2020-09-11 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
CN116306105B (zh) * 2023-02-06 2024-04-19 湘潭大学 一种氧化铪基铁电薄膜唤醒效应的分析方法及系统

Also Published As

Publication number Publication date
KR20010105425A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
Kim et al. Memristor bridge synapses
Ishiwara Proposal of adaptive-learning neuron circuits with ferroelectric analog-memory weights
US5055897A (en) Semiconductor cell for neural network and the like
Hasler et al. Adaptive circuits using pFET floating-gate devices
US20150278681A1 (en) Memory controlled circuit system and apparatus
EP1349110A2 (en) Integrated circuit apparatus and neuro element
US5519812A (en) Ferrelectric adaptive-learning type product-sum operation circuit element and circuit using such element
Diorio et al. A floating-gate MOS learning array with locally computed weight updates
Fujita et al. A floating-gate analog memory device for neural networks
Hajto et al. The Programmability of Amorphous Silicon Analogue Memory Elements
US10134472B1 (en) Floating gate architecture for deep neural network application
US8605488B2 (en) Capacitive crossbar arrays
Sin et al. EEPROM as an analog storage device, with particular applications in neutral networks
Mouttet Memristive systems analysis of 3-terminal devices
EP0674798B1 (en) Memory device
Borgstrom et al. Programmable current-mode neural network for implementation in analogue MOS VLSI
KR100348999B1 (ko) 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로
Hasler Floating-gate devices, circuits, and systems
KR102051308B1 (ko) SiGe 양자우물 구조를 갖는 지능형 반도체소자
Morie et al. Analog LSI implementation of self-learning neural networks
Kim et al. A programmable analog CMOS synapse for neural networks
Bahloul et al. Memristor based programmable current reference generator
Sallese et al. The ferroelectric MOSFET: A self-consistent quasi-static model and its implications
Clark et al. Ferroelectric connections for IC neural networks
Yoon et al. Adaptive-learning synaptic devices using ferroelectric-gate field-effect transistors for neuromorphic applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150722

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee