WO2011096340A1 - 固体撮像装置、画素信号を読み出す方法、画素 - Google Patents

固体撮像装置、画素信号を読み出す方法、画素 Download PDF

Info

Publication number
WO2011096340A1
WO2011096340A1 PCT/JP2011/051813 JP2011051813W WO2011096340A1 WO 2011096340 A1 WO2011096340 A1 WO 2011096340A1 JP 2011051813 W JP2011051813 W JP 2011051813W WO 2011096340 A1 WO2011096340 A1 WO 2011096340A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
pixel
signal
semiconductor region
photoelectric conversion
Prior art date
Application number
PCT/JP2011/051813
Other languages
English (en)
French (fr)
Inventor
川人　祥二
啓太 安富
Original Assignee
国立大学法人静岡大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人静岡大学 filed Critical 国立大学法人静岡大学
Priority to US13/577,162 priority Critical patent/US8786745B2/en
Priority to JP2011552756A priority patent/JP5713266B2/ja
Priority to EP11739689.5A priority patent/EP2541896B1/en
Publication of WO2011096340A1 publication Critical patent/WO2011096340A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present invention relates to a solid-state imaging device, a pixel signal reading method, and a pixel.
  • the image sensor of Patent Document 1 has a global (simultaneous all pixel) electronic shutter and reset noise removal function.
  • a CCD structure is used as a part of the image sensor.
  • a low dark current is provided by using an embedded MOS capacitor to hold charges.
  • Patent Documents 2 and 3 describe a CMOS image sensor. These image sensors use embedded storage diodes to hold charge without using a CCD structure. In this CMOS image sensor, charge is shared by two diodes, a photodiode and a storage diode, by controlling the shutter gate. An electronic shutter operation is provided by utilizing an operation in which a part of the charge generated in the photodiode moves to the storage diode due to the share of the charge.
  • the region of the photodetector of the pixel for the CMOS image sensor described in Patent Document 4 is arranged so as to have symmetry with respect to its center.
  • synthesis is performed within a pixel, and a piecewise linear wide dynamic range is realized.
  • a wide dynamic range is realized by combining linear response / logarithmic response.
  • the pixel in Patent Document 3 it is required to increase the difference between the depletion potentials (potential wells) of the two embedded diodes in order to completely transfer the charge from the photodiode to the storage diode.
  • the pixel of Patent Document 3 uses a high power supply voltage.
  • the electric charge generated in the photodiode in the pixel is shared between the photodiode and the storage diode, and the electronic shutter function is provided by using the charge transferred to the storage diode at that time. Therefore, a part of the charge generated by light remains in the photodiode, and this residual charge is discharged to the drain. This reduces the sensitivity of the CMOS image sensor.
  • Patent Document 2 provides a semiconductor element that can be manufactured at a low cost and can realize complete transfer of signal charges. Further, a plurality of semiconductor elements are arranged as pixels, and a solid state having a high spatial resolution. An imaging device is provided.
  • Patent Document 1 aims to suppress the influence of unnecessary charges caused by blooming phenomenon or pseudo blooming phenomenon. Since the pixel of Patent Document 1 uses only the n-type buried layer under the gate to store charges, it is necessary to sufficiently increase the impurity density of the n-type buried layer. Further, the surface of the n-type buried layer is filled with holes, and dark current is reduced by the pinning effect. For this purpose, a large negative voltage is applied to the gate. This places a burden on the peripheral circuits of the pixel array.
  • Patent Document 1 a global electronic shutter function is provided in an image sensor using a CCD structure, but a rolling shutter operation is fundamental in a CMOS image sensor. Therefore, an image sensor having a global electronic shutter function is demanded. Furthermore, there is a strong demand for a global electronic shutter and its high performance in a CMOS image sensor. The present invention has been made in view of such circumstances.
  • a solid-state imaging device includes: (a) a pixel array including a plurality of pixels arranged in an array; and (b) first, second, and third controls for controlling the pixels.
  • a control circuit that generates a signal; (c) a readout circuit that reads out the first and second pixel signals from the pixel array in one frame; and (d) a signal processing unit that processes the signal from the readout circuit.
  • the pixel circuit of each pixel includes a photoelectric conversion element that generates an electrical signal from received light, a floating semiconductor region that accumulates charges from the photoelectric conversion element, and a first circuit that extends from the photoelectric conversion element to the floating semiconductor region.
  • One of the first and second charge transfer paths includes a first shutter switch that controls transfer of charge from the photoelectric conversion element in response to the first control signal, and charge from the photoelectric conversion element. And a first transfer switch for controlling charge transfer from the first storage diode to the floating semiconductor region in response to the second control signal.
  • the other of the first and second charge transfer paths includes a second shutter switch that controls transfer of charges from the photoelectric conversion element in response to the third control signal.
  • the first pixel signal corresponds to a first transfer charge transferred to the floating semiconductor region via the first charge transfer path.
  • the second pixel signal corresponds to a second transfer charge transferred to the floating semiconductor region via the second charge transfer path.
  • each pixel has the first and second charge transfer paths from the photoelectric conversion element to the floating semiconductor region, and the first charge transfer path is different from the second charge transfer path.
  • the first and second charge transfer paths include first and second shutter switches, respectively.
  • the charge from the photoelectric conversion element can be temporarily stored in the first storage diode.
  • the shutter switches on the individual transfer paths allow operation of global shutters multiplexed in the pixel array without interfering with each other with respect to charge transfer.
  • the output part of the pixel provides a signal corresponding to the potential in the floating semiconductor region.
  • the output unit provides a first pixel signal in response to the first transfer charge transferred to the floating semiconductor region via the first charge transfer path, and provides the floating semiconductor region via the second charge transfer path.
  • the first pixel signal is provided in response to the second transfer charge transferred to.
  • the readout circuit receives the first and second pixel signals separately.
  • the signal processing unit can perform processing for high functionality on the signal from the readout circuit.
  • the invention is a method of reading a pixel signal from a pixel array including a plurality of pixels arranged in an array.
  • the method includes (a) performing first charge accumulation in a first accumulation period within a frame period using a photoelectric conversion element in each of the pixels in the pixel array, and (b) charge in the first charge accumulation. Is transferred to a floating semiconductor region in the pixel via the first charge transfer path in the pixel, and the charge is temporarily stored in a first storage diode in the first charge transfer path. c) performing a second charge accumulation in a second accumulation period within the frame period using the photoelectric conversion element; and (d) in the second charge accumulation via a second charge transfer path in the pixel.
  • a charge is transferred to the floating semiconductor region, a pixel signal corresponding to a transfer charge amount in the floating semiconductor region is provided to a column line, (e) the pixel signal on the column line is read, and (f) the first The charge temporarily accumulated in the storage diode is transferred to the floating semiconductor region, and another pixel signal corresponding to the transfer charge amount in the floating semiconductor region is provided to the column line, and (g) the pixel line on the column line is provided. Reading another pixel signal, and (h) processing the pixel signal and the another pixel signal.
  • the pixel performs first and second charge accumulation in the first and second accumulation periods in one frame, respectively.
  • the charge is temporarily accumulated in the first accumulation diode.
  • the charge in the second charge accumulation is transferred to the floating semiconductor region via the second charge transfer path, and the second pixel signal representing the potential of the floating semiconductor region according to the transfer charge amount To the column line.
  • the charge temporarily stored in the first storage diode is transferred to the floating semiconductor region, and another pixel signal representing the potential of the floating semiconductor region corresponding to the transfer charge amount is provided to the column line.
  • the charge from the photoelectric conversion element is temporarily stored in the first storage diode during transfer using one transfer path, and the other transfer path is used by utilizing this temporary storage.
  • the first and second charge accumulations in the first and second accumulation periods respectively, allow operation of global shutters multiplexed in the pixel array without interfering with each other with respect to charge transfer.
  • a pixel includes: (a) a photoelectric conversion element that generates an electric signal from received light; (b) a floating semiconductor region that accumulates charges from the photoelectric conversion element; ) A first charge transfer path from the photoelectric conversion element to the floating semiconductor region; and (d) a second charge transfer path from the photoelectric conversion element to the floating semiconductor region, unlike the first charge transfer path. And (e) an output unit for providing a signal corresponding to a potential in the floating semiconductor region.
  • the first charge transfer path includes a first shutter switch that controls transfer of charge from the photoelectric conversion element, a first storage diode that stores charge from the photoelectric conversion element, and the first storage And a first transfer switch for controlling charge transfer from the diode to the floating semiconductor region.
  • the second charge transfer path includes a second shutter switch that controls transfer of charges from the photoelectric conversion element.
  • the first shutter switch is connected between the photoelectric conversion element and one end of the first storage diode.
  • the first transfer switch is connected between the one end of the first storage diode and the floating semiconductor region. This pixel provides multiplexed shutter operation.
  • the second charge transfer path includes a second storage diode that stores charges from the photoelectric conversion element, and a charge from the second storage diode to the floating semiconductor region. And a second transfer switch for controlling the transfer.
  • the second shutter switch is connected between the photoelectric conversion element and one end of the second storage diode.
  • the second transfer switch is connected between the floating semiconductor region and the one end of the second storage diode.
  • a solid-state imaging device capable of operating a multiplexed global shutter can be provided.
  • a method for reading a pixel signal from a pixel array including a plurality of pixels arranged in an array can be provided.
  • a pixel capable of operating a multiplexed shutter can be provided.
  • FIG. 1 is a diagram illustrating a block configuration of a solid-state imaging device.
  • FIG. 2 is a diagram illustrating an example of a pixel for a solid-state imaging device.
  • FIG. 3 is a diagram illustrating a device structure of a pixel.
  • FIG. 4 is a diagram illustrating an example of pixel drive timing.
  • FIG. 5 is a diagram illustrating an example of a column signal processing circuit for the solid-state imaging device according to the present embodiment.
  • FIG. 6 is a drawing showing a semiconductor chip in which the solid-state imaging device according to the present embodiment is realized as a semiconductor integrated element.
  • FIG. 7 is a diagram showing characteristics of the prototype global shutter CMOS image sensor.
  • FIG. 8 is a diagram illustrating characteristics measured by pixels employed in the image sensor.
  • FIG. 1 is a diagram illustrating a block configuration of a solid-state imaging device.
  • FIG. 2 is a diagram illustrating an example of a pixel for a solid-state imaging device.
  • FIG. 9 is a diagram showing images related to the SD signal and the FD signal.
  • FIG. 10 is a diagram showing an image obtained by wide dynamic range imaging with a global shutter and a linear response.
  • FIG. 11 is a diagram illustrating an example of an image for motion detection.
  • FIG. 12 is a diagram illustrating an example of an image obtained by using a high-precision dual shutter.
  • FIG. 13 is a diagram illustrating an example of a pixel having a triple shutter function.
  • FIG. 14 is a diagram illustrating main steps of a method for reading a pixel signal from a pixel.
  • a solid-state imaging device using a pixel circuit capable of operating a multiplexed shutter will be described.
  • the solid-state imaging device has a pixel having an amplifying function and a scanning circuit arranged around the pixel, and reads pixel data from the pixel by the scanning circuit.
  • An example of the solid-state imaging device is an image sensor configured by CMOS (Complementary Metal Oxide Semiconductor), which is advantageous for integration of a pixel and its peripheral drive circuit and signal processing circuit.
  • CMOS Complementary Metal Oxide Semiconductor
  • An example of a pixel in this image sensor includes a transistor, a photodiode, and a storage diode having a structure capable of realizing high image quality.
  • the transistor can be, for example, a MIS type or a MOS type.
  • a low leakage current can be achieved by using an embedded diode.
  • FIG. 1 is a diagram illustrating a block configuration of a solid-state imaging device such as a two-dimensional image sensor.
  • the solid-state imaging device 1 includes a pixel array 3, a column signal processing unit 5, a control circuit 7, and a signal processing unit 9.
  • the pixels 11 are arranged in a matrix to form a pixel array 3.
  • the pixels 11 are connected to the column signal line C, and these pixels 11 constitute a column arrangement.
  • the control circuit 7 includes a row decoder circuit 13 and a row drive circuit 14. A specific row is selected from the row of each pixel by the row decoder circuit 13.
  • the row drive circuit 14 provides a drive signal to the drive line 12.
  • the drive line 12 includes, for example, a plurality of shutter switch drive lines (first and second shutter transistor drive lines GS1 and GS2 in the pixel circuit of FIG. 1), one or a plurality of transfer switch drive lines (pixel circuit of FIG. 1). Then, transfer transistor drive line TX (i)), reset switch drive line (in the pixel circuit of FIG. 1, reset transistor drive line R FD (i)), row selection switch drive line (in the pixel circuit of FIG. 1, row selection) The transistor drive line RS (i)) and the storage time control switch drive line (in the pixel circuit of FIG. 1, the storage time control transistor drive line R PD ) are shown.
  • the control circuit 7 can be divided into a plurality of blocks and arranged around the pixel array 3.
  • the solid-state imaging device 1 can include a timing generation circuit 10, which generates a control signal, a clock signal, and the like for controlling the operation timing of the circuit included in the device 1.
  • the pixel 11 includes a photoelectric conversion element 11a and a pixel circuit 11b.
  • the photoelectric conversion element 11a can include a photodiode, for example.
  • the photoelectric conversion element 11a converts the received light L into an electrical signal.
  • the pixel circuit 11b amplifies the signal S (ph) from the photoelectric conversion element 11a to provide a pixel signal S (pixel).
  • the pixel circuit 11b of the pixel 11 includes a floating semiconductor region FD, a plurality of charge transfer paths (for example, first and second charge transfer paths CTP1, CTP2), and an output unit AMP.
  • the plurality of charge transfer paths CTP1, CTP2 are different from each other.
  • the floating semiconductor region FD accumulates charges from the photoelectric conversion element 11a.
  • the output unit AMP provides a signal corresponding to the potential in the floating semiconductor region FD (the potential held by the pn junction depletion layer capacitor C FD ).
  • the first charge transfer path CTP1 and the second charge transfer path DTP2 extend from the photoelectric conversion element 11a to the floating semiconductor region FD.
  • the first charge transfer path CTP1 includes a first shutter switch TR (GS1) that controls transfer of charges from the photoelectric conversion element 11a.
  • the second charge transfer path CTP2 includes a second shutter switch TR (GS2) that controls transfer of charges from the photoelectric conversion element 11a. This pixel 11 provides a multiplexed shutter operation.
  • the first charge transfer path CTP1 includes a first storage diode SD in addition to the first shutter switch TR (GS1), and the storage diode SD stores the charge from the photoelectric conversion element 11a.
  • the charge generated by the photoelectric conversion element 11a is transferred to the floating semiconductor region FD via one of the first and second charge transfer paths CTP1 and CTP2. Since this transfer cannot be performed at the same time, the first charge transfer path CTP1 includes a storage diode SD that temporarily stores the charge from the photoelectric conversion element 11a.
  • the first shutter switch TR (GS2) controls transfer of charges from the photoelectric conversion element 11a in response to the first control signal GS1.
  • the first transfer switch TR (TF1) controls charge transfer from the first storage diode SD to the floating semiconductor region FD in response to the second control signal TX (i).
  • the second shutter switch TR (GS2) controls the transfer of charges from the photoelectric conversion element 11a in response to the third control signal GS2.
  • the control circuit 7 generates control signals GS1, TX (i), GS2 for controlling the pixel 11, and these control signals are supplied to the pixel 11 via the drive line 12.
  • a switch TR (RPD) is connected to one end of the photoelectric conversion element 11a, and the switch TR (RPD) is used to define the exposure time.
  • the switch in the pixel circuit 11b is constituted by a transistor, for example.
  • the first shutter switch TR (GS1) includes a transistor and is connected between the photoelectric conversion element 11a and one end of the first storage diode SD.
  • the first transfer switch TR (TF1) is composed of a transistor, and is connected between one end of the first storage diode SD and the floating semiconductor region FD.
  • the second shutter switch TR (GS2) includes a transistor and is connected between the photoelectric conversion element 11a and the floating semiconductor region FD. The gates of these transistors receive a control signal supplied from the control circuit 7 via the drive line 12.
  • the reset transistor TR (RS) is connected to the floating diffusion portion FD, and resets the floating diffusion portion FD.
  • the amplification transistor TR (AM) receives a signal from the floating diffusion unit FD at its gate, and is connected between a reference potential line V DD such as a power supply line and the column line C.
  • the switch transistor TR (SW) is connected in series to the amplification transistor TR (AM), and is connected between the reference potential line V DD and the column line C.
  • the pixel circuit 11 b provides the column signal C with a pixel signal S (pixel) generated using a current source connected to the column line C.
  • One end (for example, drain) of the transistor TR (RPD) and the reset transistor TR (RS) is connected to the reference potential line V DD .
  • the signal on the column line C is supplied to the column signal processing unit 5.
  • the column signal processing unit 5 performs a predetermined process on the pixel signal S (pixel) to generate an imaging signal S (img).
  • This processing can be at least one of correlated double sampling, A / D conversion, amplification, and sample and hold operations, for example, and these processing can be analog or digital signal processing.
  • the column signal processing unit 5 includes a readout circuit 15 that reads out the first and second pixel signals S1 and S2 from the pixel array 2 in one frame.
  • the first pixel signal S1 corresponds to the first transfer charge transferred to the floating semiconductor region FD via the first charge transfer path CTP.
  • the second pixel signal S2 corresponds to the second transfer charge transferred to the floating semiconductor region FD via the second charge transfer path CTP2.
  • the signal processing unit 9 receives the signal S (img) from the readout circuit 15.
  • the signal processing unit 9 generates a read signal S (OUT).
  • the signal S (img) of the column signal processor 5 can be a digital signal of a predetermined digital form.
  • the signal for each column is provided to the horizontal signal line 17 by the column decoder circuit 16.
  • the pixel circuit 11b of each pixel 11 has the first and second charge transfer paths CTP1 and CTP2 from the photoelectric conversion element 11a to the floating semiconductor region FD.
  • the first and second charge transfer paths CTP1 and CTP2 include first and second shutter switches, respectively.
  • the charge from the photoelectric conversion element 11a can be temporarily stored in the first storage diode SD. Therefore, the shutter switches TR (GS1) and TR (GS2) on the individual transfer paths can operate the global shutters multiplexed in the pixel array 3 without interfering with each other with respect to the charge transfer.
  • the reference numerals of the switches are used for the corresponding transistors.
  • the output unit AMP of the pixel circuit 11b provides signals S1 and S2 corresponding to the potential in the floating semiconductor region FD.
  • the output unit AMP provides the first pixel signal S1 in response to the first transfer charge transferred to the floating semiconductor region FD via the first charge transfer path CTP1, and passes the second charge transfer path CTP2 through the second charge transfer path CTP2.
  • the second pixel signal S2 is provided in response to the second transfer charge transferred to the floating semiconductor region FD.
  • the readout circuit 15 receives the first and second pixel signals S1 and S2.
  • the signal processing unit 9 performs a process for enhancing the functionality of the signal from the readout circuit 15.
  • FIG. 3 is a drawing showing a device structure of a pixel.
  • FIG. 3A an example of a planar layout of the pixel 11 is shown.
  • Part (b) of FIG. 3 shows a cross section taken along lines AA and BB shown in part (a) of FIG.
  • FIG. 3B shows a potential diagram of the channel portion of the transistor of the pixel 11 in each of the AA cross section and the BB cross section.
  • the conduction potential is indicated by a solid line
  • the non-conduction potential is indicated by a broken line.
  • the pixels 11 of the solid-state imaging device 1 are manufactured on a p-type substrate.
  • the pixel 11 is formed on a p-type substrate (p-sub).
  • the photodiode PD includes an n-type semiconductor region (n-type dopant concentration n2) provided in a p-type substrate (p-type dopant concentration p0) and a p + -type semiconductor region (p-type) provided on the surface of the p-type substrate. And a low-concentration p-type semiconductor region (p-type dopant concentration p1 ⁇ p +, p0 ⁇ p1) provided on the side surface and the bottom surface of the p + -type semiconductor region. This p-type semiconductor region extends partway under the channel of the two shutter transistors. Therefore, the channel potentials of the two shutter transistors are stepped in the conducting state and the non-passing state.
  • the photodiode PD has a pinning type structure.
  • the storage diode SD includes an n-type semiconductor region (n-type dopant concentration n2) provided in the p-type substrate, a p + -type semiconductor region (p-type dopant concentration p +) provided on the surface of the p-type substrate, n And a low-concentration p-type semiconductor region (p-type dopant concentration p2 ⁇ p +, p0 ⁇ p2) provided on the bottom surface of the type semiconductor region.
  • the periphery of the n-type semiconductor region is covered with a p-type semiconductor region and a p + -type semiconductor region.
  • the storage diode SD has a pinning structure.
  • the charge transfer efficiency can be improved.
  • the low-concentration p-type semiconductor region (p-type dopant concentration p2) can provide low parasitic photosensitivity and can prevent blooming of the storage diode SD due to the charge of the photodiode PD.
  • 119e at 27 degrees Celsius in the storage diode - could be realized as low as / s dark current.
  • the floating semiconductor region FD is made of an n-type conductive semiconductor formed for the source and drain of the transistor, and the semiconductor is in contact with a p-well and a p-type substrate (p-sub).
  • the pixel 11 can provide two modes of operation. These are referred to as a dual shutter mode and a single shutter mode.
  • the single shutter mode the shutter transistor TR (GS2) is closed, and the solid-state imaging device 1 can provide a low-noise global shutter operation.
  • the dual shutter mode both the storage diode SD and the floating semiconductor region FD are used for charge storage. In this mode, two snapshot images can be captured in each frame.
  • FIG. 4 is a diagram illustrating an example of pixel drive timing. Referring to the operation scheme shown in FIG. 4A, the photodiode PD performs first charge accumulation, and this accumulated charge is transferred to the accumulation diode SD via the shutter transistor TR (GS1).
  • the photodiode PD performs second charge accumulation, and this accumulated charge is transferred to the floating semiconductor region FD via the shutter transistor TR (GS2).
  • Individual exposure time in these charge accumulation is defined by the period between the falling edge and the falling edge of the control pulse GS1, GS2 shutter transistor of the control pulse R PD of the transistor TR (RPD).
  • the reset operation for controlling the accumulation time in the photodiode PD is performed by the transistor TR (RPD). Reading from the pixel 11 is performed as a background operation in the first charge accumulation period in the next frame.
  • a signal stored in the floating diffusion region FD is read. After this reading, the potential of the floating diffusion region FD is reset using the reset transistor TR (RS) to generate a reset potential in the floating diffusion region FD. After reading the signal related to the reset potential, the signal recorded in the storage diode SD is transferred to the floating diffusion region FD via the transfer transistor TR (TF1). This transferred signal is read out.
  • noise such as kTC noise can be canceled using a correlated double sampling (CDS) operation.
  • CDS correlated double sampling
  • the dual shutter operation mode several functions such as a wide dynamic range, motion detection, and continuous two-image imaging are provided. In the operation timing of the part (a) in FIG. 4, the charge accumulation timing and the charge transfer timing overlap, but this overlap is not necessary.
  • FIG. 5 is a diagram showing an example of a column signal processing circuit for the solid-state imaging device according to the present embodiment.
  • the column signal processing circuit 15 may include one or more correlated double sampling (referred to as “CDS”) units 31.
  • the correlated double sampling unit 31 reads out the pixel signals S1 and S2.
  • each of the pixel signals S1, S2 includes a reset level and a signal level.
  • the correlated double sampling unit 31 can include first and second CDS circuits 31a and 31b.
  • Each of the CDS circuits 31a and 31b includes switches 33a and 33b, capacitors 35a and 35b, and an operational amplifier circuit 37.
  • One input (negative input) 37a of the operational amplifier circuit 37 receives a signal from the input VIN via the switch 33a and the capacitor 35a connected in series, and the other input (positive input) 37b of the operational amplifier circuit 37 is common.
  • a reference signal (V COM ) is received.
  • a switch 33b and a capacitor 35b are connected in parallel between one input 37a of the operational amplifier circuit 37 and an output 37c of the operational amplifier circuit 37.
  • the output V OUT receives a signal from the output 37 c of the operational amplifier circuit 37.
  • the switch 33a controls the signal input operation, and the switch 33b controls the reset operation.
  • the switches 33a and 33b are closed, and the reset level S1 is taken into the capacitor 35a.
  • the switch 33b is opened while the switch 33a is closed, and the signal level S2 from the pixel 11 is taken into the capacitor 35a. Since the switch 33b is opened, a difference (for example, S1-S2) between the reset level S1 and the signal level S2, that is, an analog CDS result is generated at the output 37c of the operational amplifier circuit 37.
  • the column signal processing circuit 15 can include an A / D conversion circuit 41 in addition to the CDS unit 31.
  • the A / D conversion circuit 41 receives a signal from the CDS circuit 31.
  • the A / D conversion circuit 41 performs A / D conversion on the analog CDS result, and first and second digital signals (digital imaging signals) S (ADC1) corresponding to the first and second pixel signals S1 and S2, respectively. ), S (ADC2).
  • the A / D conversion method in the A / D conversion circuit 41 can be, for example, at least one of integral type conversion, cyclic type conversion, successive approximation type conversion, and a conversion type that combines them.
  • the above conversion method can be applied to the solid-state imaging device 1.
  • the A / D conversion circuit 41 can include one or a plurality of A / D converters.
  • the first signal charge accumulated in the photodiode PD by the first charge accumulation as the driving of the pixel 11 is transferred to the storage diode SD via the shutter transistor TR (GS1), and the storage diode SD holds the transferred charge. This retained charge is referred to as the first accumulated charge.
  • This first charge accumulation period is the time from the off time of the transistor TR (RPD) to the off time of the shutter transistor TR (GS1) in the previous frame.
  • a second charge accumulation is performed on the photodiode PD again. This second accumulated charge is transferred to the floating semiconductor region FD via the shutter transistor TR (GS2), and is temporarily held in the floating semiconductor region FD. This retained charge is referred to as the second accumulated charge. Since these charge transfers are performed at the same time for all the pixels, both the first and second accumulated charges become a global shutter operation.
  • the signal in the global shutter operation is processed as follows.
  • the pixels 11 are selected for each row by the vertical scanning circuit. For example, the i-th row is selected, and the signal level VSIG 2 (“V SIG, 2nd ” in FIG. 4) of the second accumulated signal held in the floating semiconductor region FD is first sampled by the column CDS circuit 31. After sampling the signal level, the floating semiconductor region FD is reset using the reset transistor TR (RS) by the reset signal in the i-th row. At this time, reset noise is superimposed on the floating semiconductor region FD. This reset level VRES2 (“V RES, 2nd ” in FIG. 4) is sampled by the column CDS circuit 31a.
  • the column CDS circuit 31a generates a signal indicating a difference between the signal level VSIG2 (“V SIG, 2nd ” in FIG. 4) and the reset level VRES2 (“V RES, 2nd ” in FIG. 4).
  • the floating semiconductor region FD is reset using the reset transistor TR (RS) by the reset signal in the i-th row.
  • This reset level VRES1 (“V RES, 1st ” in FIG. 4) is sampled in a different column CDS circuit 31b.
  • the storage diode SD temporarily holds the first stored charge.
  • the first accumulated charge is transferred to the floating semiconductor region FD via the transfer transistor TR (TF1), and the signal level VSIG1 (“V SIG, 1st ” in FIG. 4) is sampled by the column CDS circuit 31b.
  • the solid-state imaging device 1 can be used for “global shutter and linear response wide dynamic range imaging”, “motion detection by difference image”, “continuous two images, ultra-high-speed imaging and camera shake correction”, etc. Applicable to processing.
  • FIG. 6 is a drawing showing a semiconductor chip in which the solid-state imaging device according to the present embodiment is realized as a semiconductor integrated element.
  • FIG. 7 is a diagram showing characteristics of the prototype global shutter CMOS image sensor. The block arrangement of this prototype global shutter CMOS image sensor is shown.
  • This image sensor has a pixel array including 600 ⁇ 480 effective pixels, and the size of each pixel is 7.5 ⁇ m ⁇ 7.5 ⁇ m.
  • the pixel array is provided between a column circuit unit including a column CDS circuit and a programmable gain amplifier (PGA).
  • the programmable gain amplifier can change the gain by signal control, and the image sensor can provide a gain of 1 or 15 times.
  • the upper column circuit unit and the lower column circuit unit are transferred to the floating semiconductor region FD via the FD signal and the storage diode SD related to the charges transferred directly to the floating semiconductor region FD, respectively.
  • the SD signal related to the charge can be read out.
  • FIG. 8 is a drawing showing the characteristics of the pixels employed in the image sensor.
  • the illuminance (lux) of the light irradiated to the image sensor is shown, and the vertical axis shows the signal value (millivolt) obtained from the image sensor.
  • the measurement shows a characteristic in which the global shutter TR (GS1) is opened (shutter on) and a characteristic in which the global shutter TR (GS1) is closed (shutter off).
  • the on and off values were 8.0 V / lux ⁇ sec and 0.022 V / lux ⁇ sec, respectively.
  • the parasitic photo-sensitivity is as low as 0.3 percent, and the shutter efficiency is as high as 99.7 percent.
  • the dark temporal noise was 2.7e ⁇ and 14.3e ⁇ at the gains 1 and 15 of the amplifier PGA, respectively, in generating a pixel signal (SD signal) using a storage diode. This low noise is based on the fact that the kTC noise can be canceled by the complete CDS operation in addition to the operation of the readout circuit being low noise. Also, dark temporal noise was 32.8e ⁇ at a gain 15 of the amplifier PGA in the generation of a pixel signal (FD signal) without using a storage diode. This indicates that kTC noise is dominant over time noise. From these measurements, it is shown that the noise in the pixel in this embodiment is very small, which is about one tenth compared with the conventional 5Tr type global shutter type operation.
  • FIG. 9 is a diagram showing images related to the SD signal and the FD signal.
  • 9A and 9B show images obtained by two-stage transfer in the image sensor. In the two-stage transfer, a storage diode on the transfer path is used.
  • 9C and 9D show images obtained by one-step transfer in the image sensor. In the one-step transfer, the photo charge is transferred directly from the photodiode to the floating semiconductor region.
  • the analog gain in the column circuit is 15, the digital gain is 10, and the shutter time is 1 millisecond.
  • Part (e) of FIG. 9 shows an image obtained by capturing an image of a fan rotating at 33 Hz with a shutter time of 15 milliseconds. Comparing the images in (a) to (d) of FIG. 9 with the images in (e) of FIG. 9, there is a difference in the image of the rotating wings of the fan.
  • the signal processing unit 5 can include a signal synthesis unit that synthesizes a synthesized image signal from the first and second image signals S1 and S2.
  • the composite image signal has a dynamic range wider than the dynamic range of each of the first and second image signals S1 and S2.
  • the charge related to the transfer path CTP1 including the storage diode SD can be assigned to the signal for the low illuminance region, and therefore, long exposure is performed.
  • a charge related to another transfer path CTP2 can be assigned to a signal for a high illuminance region, and therefore, a short exposure is performed.
  • a linear and wide dynamic range image signal can be synthesized.
  • the charges in the respective transfer paths (CTP1 and CTP2) are generated with the same photosensitivity and converted into voltages with the same conversion gain. Hence, it exhibits an excellent linear response. Since photoelectric conversion is performed by the same photodiode, charge voltage conversion is performed by the same floating diffusion layer, and output is performed by the same pixel readout circuit, signals having equal conversion gain and equal voltage gain can be obtained.
  • a suitable CMOS image sensor in the present embodiment has a global shutter and can demonstrate a dynamic range of 92 dB.
  • a linearity of less than 1 percent could be implemented even under high illumination. This value shows better linearity than the previous value of 10 percent known to the inventor. Also, a high shutter efficiency of 99.7% could be demonstrated.
  • a signal related to the first accumulated charge is applied to the low illuminance region to generate an SD retention signal in the long exposure, and a signal related to the second accumulated charge is applied to the high illuminance region to generate the FD retention signal in the short exposure. Is generated. Therefore, imaging with a wide dynamic range using the accumulation time ratio is possible. Further, the reset noise in the SD holding signal is canceled, which is suitable for expanding the dynamic range to the low illuminance side. Since the reset noise in the FD holding signal cannot be canceled, the random noise of the FD holding signal is large. However, in high-illuminance region imaging, shot noise is more dominant than random noise, so the influence of random noise on the image signal can be reduced. By this combination, an effective dynamic range can be expanded.
  • the difference in the accumulation time between the two exposures is large, so image distortion caused by the time difference between the images is combined. It occurred in the image.
  • the time difference on the time axis of the image signal is as short as several microseconds to several tens of microseconds, so the image distortion in the composite image is low enough to be ignored.
  • a CMOS image sensor capable of realizing a global shutter and realizing a wide dynamic range imaging method with a linear response is provided.
  • FIG. 10 is a drawing showing a synthesized image by global shutter and linear response wide dynamic range imaging.
  • Part (a) of FIG. 10 shows an image (SD image) from the SD signal generated by the two-stage transfer. In the generation of this image, the exposure time (the time from the turn-off of the transistor TR (EP) to the turn-off of the shutter transistor TR (GS1)) is 1 millisecond.
  • Part (b) of FIG. 10 shows an image (FD image) from the FD signal generated by the one-step transfer. In the generation of this image, the exposure time is 0.167 milliseconds.
  • the (c) part of FIG. 10 is an image synthesized from the SD image and the FD image.
  • the pixel array 3 can acquire the first and second image signals S1 and S2. Thereby, continuous captured image signals acquired at a plurality of very close times can be provided.
  • the time interval within the same frame can be on the order of several microseconds to several tens of microseconds.
  • one of the first and second image signals S1 and S2 is compared with the other of the first and second image signals S1 and S2, and the first and second image signals S1 and S2 are compared.
  • a comparison signal indicating the comparison result can be provided.
  • the pixel array 3 can acquire the first and second image signals S1 and S2.
  • the image signals S1 and S2 are acquired at different times, but this time interval can be very short within the performance range of the device.
  • This detection can be used for detection such as camera shake correction.
  • a signal corresponding to the difference between the pixel signals S1 and S2 can be generated.
  • a difference generation unit for this purpose in the signal processing unit, it is possible to provide a function of detecting a difference between the first pixel signal S1 and the second pixel signal S2. Since the difference between the image signals S1 and S2 acquired at a plurality of times in the frame is generated, a difference image in high-speed imaging can be generated.
  • a function such as motion detection can be provided.
  • the first accumulation period for generating the charge transferred from the photoelectric conversion element 11a to the storage diode SD is the second accumulation period for generating the charge transferred from the photoelectric conversion element 11a to the floating semiconductor region FD.
  • Motion detection by generating a difference image can be easily provided.
  • the time difference between the images is set by adjusting the interval between the accumulation times for the two shutters. When this value is shortened, accurate motion detection can be provided for a high-speed subject.
  • FIG. 11 is a drawing showing an example of an image for motion detection.
  • the (a) part, (c) part, and (e) part of FIG. 11 show SD images
  • the (b) part, (d) part, and (f) part of FIG. 11 show difference images related to the SD image.
  • the differences in the portions (b), (d), and (f) in FIG. 11 are the targets at the time of image capture in the portions (a), (c), and (e) in FIG. 11, respectively.
  • the edge of the moving object within the range is shown.
  • One application example of generating multiple images within one frame is that, when the time difference between images is minimized, it is possible to provide two ultra high-speed imaging independent of the frame rate. If necessary, the first accumulation period and the second accumulation period may be set to be equal or different. Another application example of difference generation can be applied to speed analysis of a subject moving at high speed. In addition, since a time difference between two images can be set, camera shake correction can be performed by comparing two images using a known time difference.
  • the pixel 11 includes a photoelectric conversion element 11a that generates an electric signal from the received light L, a floating semiconductor region FD that accumulates charges from the photoelectric conversion element 11a, and a floating semiconductor that is formed from the photoelectric conversion element 11a.
  • an output unit AMP for providing the received signal.
  • the first charge transfer path CTP1 includes a first shutter switch TR (GS1) that controls transfer of charges from the photoelectric conversion element 11a, a first storage diode SD that stores charges from the photoelectric conversion element 11a, and And a first transfer switch TR (TF1) for controlling charge transfer from the first storage diode SD to the floating semiconductor region FD.
  • GS1 first shutter switch TR
  • TF1 first transfer switch TR
  • FIG. 12 is a drawing showing an example of a high-precision dual shutter.
  • the second charge transfer path CTP2 includes a second storage diode SD2 and a second transfer switch TR (TF2).
  • SD1 the first storage diode
  • TF2 the second transfer switch TR
  • the second shutter switch TR (GS2) is connected between the photoelectric conversion element 11a and one end of the second storage diode SD2
  • the second transfer switch TR (TF2) is connected to the floating semiconductor region FD and the second semiconductor switch FD2.
  • a plurality of storage diodes SD1 and SD2 can be used to provide a plurality of global shutter functions. According to this structure, reset noise can be canceled when generating individual image signals. Therefore, the pixel 12a can provide an image of a low-noise global shutter and can perform image difference generation, particularly, difference generation of two images having the same accumulation time with high accuracy.
  • double-speed imaging is possible at high-speed imaging by applying pipeline processing.
  • pipeline processing for double speed imaging is shown.
  • Temporary holding of charges in each of the two charge transfer paths CTP1 and CTP2 can be performed independently of the floating semiconductor region FD. Therefore, transfer / holding from the photodiode PD to the storage diode SD1 (SD2) and holding / transfer from the storage diode SD2 (SD1) to the floating semiconductor region FD can be parallelized.
  • the signal related to the other transfer path is transferred from the photodiode to the storage diode. Therefore, the column line can be used for reading the signal related to the other transfer path after the signal related to the one transfer path is read. Therefore, it is possible to read at double speed without increasing the number of signal lines extending vertically in the column direction.
  • FIG. 13 is a diagram showing an example of a pixel having a triple shutter.
  • the pixel 12b includes a third charge transfer path CTP3 in addition to the first and second charge transfer paths CTP1 and CTP2.
  • the third charge transfer path CTP3 includes the same structure as the second charge transfer path CTP2 in the pixel 11.
  • the third charge transfer path CTP3 includes a shutter switch TR (GS3) that transfers charges from the photoelectric conversion element 11a to the floating semiconductor region FD.
  • GS3 shutter transistor for the switch TR (GS3) is connected between the photoelectric conversion element 11a and the floating semiconductor region FD.
  • a gate TR that enables charge transfer directly to the floating semiconductor region FD is added to a pixel for a high-precision dual shutter. Therefore, three global shutter images can be acquired. By setting the ratio for each of the three accumulation times, the dynamic range can be further expanded.
  • FIG. 14 is a drawing showing major steps in a method for reading out a pixel signal from a plurality of pixels in the pixel array. Pixels in the pixel array, so that for all pixel simultaneous shutter control signals GS1, GS2, the charge transfer by R PD are performed simultaneously for all the pixels. Similarly, charge accumulation by the photodiode is performed simultaneously for all pixels. These charge transfers by the control signals GS1 and GS2 are performed during a period in which no pixel is selected, and thereafter, pixel selection is started and reading of these signals is started. The following description will be given for the pixels in a certain row of the pixel array 3.
  • step S101 the i-th charge accumulation is performed in the i-th accumulation period within the frame period using the photoelectric conversion element 11a in each of the pixels 11 (12a, 12b) in the pixel array 3 ("i"). Is a natural number, for example, and the first reading is “1”).
  • step S102 in order to transfer the charge in the charge accumulation to the floating semiconductor region FD of the pixel 11 via the i-th charge transfer path in the pixel 11, the charge is transferred to the storage diode SDi in the i-th charge transfer path. Accumulate temporarily.
  • the (i + 1) th charge accumulation is performed in the (i + 1) th accumulation period within the same frame period using the photoelectric conversion element 11a in step S103. Thereafter, in order to transfer the charge in the charge accumulation to the floating semiconductor region FD via the (i + 1) th charge transfer path in the pixel 11, the charge is stored in the storage diode SD in the (i + 1) th charge transfer path. Temporarily accumulate in (i + 1).
  • step S104 can be performed after step S102.
  • the repetition is not performed, and when the pixel 11 includes three transfer paths, the repetition is performed.
  • these procedures can be repeated as necessary, in this embodiment, charge transfer is not repeated.
  • step S ⁇ b> 105 the charge in the j-th charge accumulation is transferred to the floating semiconductor region FD in the pixel 11 through the j-th charge transfer path of the pixel 11.
  • step S106 a certain row of the pixel array 3 is selected.
  • a pixel signal S1 corresponding to the transfer charge amount in the floating semiconductor region FD is provided to the column line C.
  • step S107 a read operation is performed on the selected row to read the pixel signal S1 on the column line.
  • step S108 the charge temporarily stored in the storage diode SDi is transferred to the floating semiconductor region FD, and the pixel signal S2 corresponding to the transfer charge amount in the floating semiconductor region FD is provided to the column line.
  • step S109 the pixel signal S2 on the column line is read.
  • step S111 when the number of charge transfer paths is 2, the pixel signals S1 and S2 are processed.
  • step S112 the next row of the pixel array is selected. The read operation is repeated for the desired number of pixel rows.
  • the pixel 11 performs first and second charge accumulation in the first and second accumulation periods in one frame, respectively.
  • the charge is temporarily accumulated in the storage diode SD1.
  • the charge in the second charge accumulation is transferred to the floating semiconductor region FD via the second charge transfer path CTP2, and the pixel signal representing the potential of the floating semiconductor region FD according to the transfer charge amount Provide S1 to the column line.
  • the charge temporarily stored in the storage diode SD1 is transferred to the floating semiconductor region FD, and a pixel signal S2 representing the potential of the floating semiconductor region FD corresponding to the transfer charge amount is provided to the column line.
  • the charge from the photoelectric conversion element 11a is temporarily stored in the storage diode SD1. Due to temporary accumulation, charge transfer is performed using the other transfer path. Therefore, the first and second charge accumulations in the first and second accumulation periods, respectively, enable the operation of multiplexed global shutters in the pixel array 3 without interfering with each other with respect to charge transfer. Further, it is possible to read out pixel signals S1 and S2 provided on the column lines in a time-sharing manner, and to apply processing for enhancing the functions to these read signals.
  • step 108 the charge held in the i-th storage diode is transferred to the floating semiconductor region FD, and the pixel signal S3 is provided to the column line C.
  • step S109 the pixel signal S3 on the column line C is read.
  • step S110 the charge of the storage diode that has not yet been read is transferred to the floating semiconductor region FD, the pixel signal corresponding to this charge is provided to the column line C, the pixel signal on the column line is read, Repeat as many times as necessary.
  • a storage diode is provided in each of the first and second transfer paths.
  • j 2.
  • the charge in the first charge accumulation is transferred to the floating semiconductor region FD via the first charge transfer path of the pixel 12a, and the floating semiconductor region FD
  • a pixel signal S1 corresponding to the transfer charge amount is provided to the column line.
  • the charge in the second charge accumulation is transferred to the floating semiconductor region FD through the second charge transfer path of the pixel 12a, and the pixel signal S2 corresponding to the transfer charge amount in the floating semiconductor region FD is transferred to the column.
  • the line Provide to the line.
  • the pixel is read after accumulating charges in the storage diodes SD1 and SD2. Direct charge transfer from the photodiode PD to the floating semiconductor region FD is not performed. Since a storage diode is used for each transfer path, two low noise signals from which reset noise (kTC noise) is canceled can be obtained.
  • a storage diode is provided in each of the first and second transfer paths.
  • the second charge accumulation is performed in the second accumulation period within the frame period using the photoelectric conversion element 11a, and the charge in the second charge accumulation is transferred via the second charge transfer path CTP2 in the pixel 12b.
  • the charge is temporarily stored in the second storage diode SD2 in the second charge transfer path.
  • the charge temporarily stored in the second storage diode SD2 is transferred to the floating semiconductor region FD, and a pixel signal corresponding to the transfer charge amount in the floating semiconductor region FD is provided to the column line C. And reading a pixel signal on the column line C.
  • the read three pixel signals are processed. By these steps, the third charge accumulation using the third accumulation diode becomes possible, and a triple shutter can be provided.
  • the pixel may include a reset switch that resets the floating semiconductor region.
  • the control circuit generates a reset signal for controlling the reset switch.
  • the first pixel signal may include a first signal level corresponding to the first transfer charge and a first reset level corresponding to the potential of the floating semiconductor region reset by the reset switch.
  • the second pixel signal may include a second signal level corresponding to the second transfer charge and a second reset level corresponding to the potential of the floating semiconductor region reset by the reset switch.
  • the readout circuit may include first and second correlated double sampling circuits for sampling the first and second pixel signals, respectively.
  • the first and second image signals are sampled using the first and second correlated double sampling circuits, respectively, it is possible to remove the fixed pattern noise of the pixels.
  • the first accumulation period for accumulating charges transferred via the first charge transfer path is used for accumulating charges transferred via the second charge transfer path. Longer than the second accumulation period.
  • the signal processing unit includes a signal combining unit that combines the first and second image signals to generate a combined image signal.
  • the composite image signal has a wider dynamic range than the dynamic range of each of the first and second image signals.
  • the accumulated charge related to the transfer path including the storage diode can be assigned to the signal for the low illuminance region, and long exposure is performed for this charge accumulation.
  • Accumulated charges related to another transfer path can be assigned to a signal for a high illuminance region, and short-time exposure is performed for this charge accumulation.
  • a linear wide dynamic range image signal can be generated using these two pixel signals.
  • the signal processing unit compares the first and second image signals by comparing one of the first and second image signals with the other of the first and second image signals.
  • a comparison unit that provides a comparison signal indicating the comparison result of the signal may be included.
  • the pixel array can acquire the first and second image signals in the same frame. These image signals are acquired at different times, but the interval between these times can be very short within the performance range of the device.
  • This detection can be used for detection such as camera shake correction.
  • comparison if comparison is not performed, it is possible to provide image signals that are continuously picked up at a plurality of close times. Alternatively, if comparison is not performed, an image signal that enables high-speed imaging by imaging at a plurality of adjacent times can be provided.
  • the signal processing unit may include a difference generation unit that generates a signal indicating a difference between the first pixel signal and the second pixel signal.
  • the difference between the image signals acquired at a plurality of close times is generated, so that a difference image can be generated.
  • a function such as motion detection can be provided.
  • the first accumulation period for generating the charge transferred from the photoelectric conversion element to the first storage diode is transferred from the photoelectric conversion element to the floating semiconductor region.
  • the difference image can be easily generated when substantially equal to the second accumulation period for generating the charge.
  • the other of the first and second charge transfer paths includes a second storage diode that stores the charge from the photoelectric conversion element, and the second storage diode in response to a fourth control signal.
  • a second transfer switch for controlling charge transfer from the two storage diodes to the floating semiconductor region.
  • the first shutter switch is connected between the photoelectric conversion element and one end of the first storage diode, and the first transfer switch is connected to the one end of the first storage diode and the floating semiconductor region. Connected between.
  • the second transfer switch is connected between the floating semiconductor region and one end of the second storage diode, and the second shutter switch is the one end of the photoelectric conversion element and the second storage diode. Connected between.
  • the first and second shutter switches control charge transfer from the photoelectric conversion element to the first and second storage diodes, respectively.
  • the respective transfer charges are temporarily stored in the first and second storage diodes.
  • these storage diodes can provide a pn diode having a buried structure. High storage performance is provided. With this high performance, it is possible to provide a highly accurate multiple shutter (for example, dual shutter) for charge transfer.
  • the pixel may further include a third charge transfer path from the photoelectric conversion element to the floating semiconductor region, unlike the first and second charge transfer paths.
  • the third charge transfer path includes a third shutter switch for controlling charge transfer from the photoelectric conversion element in response to a fifth control signal, and a third storage for storing charge from the photoelectric conversion element.
  • the third pixel signal corresponds to the charge transferred to the floating semiconductor region through the third charge transfer path.
  • a triple shutter can be provided by providing the third charge transfer path and the third storage diode of the third charge transfer path.
  • the third shutter switch is connected between the photoelectric conversion element and one end of the third storage diode, and the third transfer switch is connected to one end of the third storage diode and the floating semiconductor region. Connected between.
  • the present invention relates to a solid-state imaging device, a method for reading out pixel signals, a pixel-using solid-state imaging device capable of operating a multiplexed global shutter, and a pixel from a pixel array including a plurality of pixels arranged in an array
  • a method for reading a signal or a pixel capable of operating a multiplexed shutter can be provided.
  • SYMBOLS 1 Solid-state imaging device, 3 ... Pixel array, 11, 12a, 12b ... Pixel, 11a ... Photoelectric conversion element, 11b ... Pixel circuit, S1, S2, S (pixel) ... Pixel signal, C ... Column line, 5 ... Column Signal processing unit, 15 ... column signal processing circuit, 9 ... signal processing unit, CTP1, CTP2, CTP3 ... charge transfer path, SD, SD1, SD23 ... storage diode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　画素１１では、浮遊半導体領域ＦＤは光電変換素子ＰＤからの電荷を蓄積する。第１の電荷転送経路ＣＴＰ１は光電変換素子ＰＤから蓄積ダイオードＳＤを介して浮遊半導体領域ＦＤに至る。第２の電荷転送経路ＣＴＰ２は、光電変換素子ＰＤから前記浮遊半導体領域に至る。出力部ＡＭＰは、浮遊半導体領域ＦＤにおける電位に応じた信号を提供する。第１の電荷転送経路ＣＴＰは、光電変換素子ＰＤからの電荷の転送を制御する第１のシャッタースイッチＴＲ（ＧＳ１）と、光電変換素子ＰＤからの電荷を蓄積する蓄積ダイオードＳＤと、蓄積ダイオードＳＤから浮遊半導体領域ＰＤへの電荷転送を制御する転送スイッチＴＲ（ＴＦ１）とを含み、第２の電荷転送経路ＣＴＰは光電変換素子ＰＤからの電荷の転送を制御するシャッタースイッチＴＲ（ＧＳ２）を含む。

Description

固体撮像装置、画素信号を読み出す方法、画素
　本発明は、固体撮像装置、画素信号を読み出す方法、及び画素に関する。
　特許文献１のイメージセンサは、グローバル（全画素同時）電子シャッタ、リセットノイズ除去の機能を有する。この全画素同時電子シャッタ機能を有するイメージセンサでは、イメージセンサの一部にＣＣＤ構造が用いられている。また、電荷を保持するために埋め込み型のＭＯＳキャパシタを用いて低暗電流を提供している。
　特許文献２及び３では、ＣＭＯＳイメージセンサが記載されている。これらのイメージセンサは、ＣＣＤ構造を用いずに、電荷を保持するために埋め込み型蓄積ダイオードを使用する。このＣＭＯＳイメージセンサでは、シャッタゲートの制御により、フォトダイオードと蓄積ダイオードとの２つのダイオードで電荷がシェアされる。この電荷のシェアにより、フォトダイオードで発生した電荷の一部が蓄積ダイオードに移動する動作を利用して電子シャッタ動作を提供している。特許文献４に記載されたＣＭＯＳイメージセンサのための画素の光検出器の領域は、そのセンタに対して対称性を有するように配置される。
　非特許文献１のＭＯＳイメージセンサでは、画素内で合成を行い、区分的線形の広ダイナミックレンジを実現している。また、非特許文献２のＭＯＳイメージセンサでは、線形応答／対数応答を組み合わせて広ダイナミックレンジを実現している。
特開２００４－１１１５９０号公報 特開２００８－１０３６４７号公報 米国特許７３６１８７７号 米国特許５９８６２９７号
T. Yamada, S. Kasuga, T. Murata, Y. Kato, "A 140dB-Dynamic-Range MOSImage Sensor with In-Pixel Multiple-Exposure Synthesis", IEEE InternationalSolid-State Circuits Conference, pp. 50 - 51, February 2008. N. Bock, A. Krymski, A. Sarwari et al., "A Wide-VGA CMOS Image Sensor with Global Shutter and Extended Dynamic Range," IEEEWorkshop on Charge Coupled Devices and Advanced Image Sensors, pp.222-225, Jun.2005.
　特許文献３における画素では、フォトダイオードから蓄積ダイオードに電荷を完全に転送するために、２つの埋め込みダイオードの空乏化電位（電位井戸）の差を大きくすることが求められる。蓄積ダイオードに蓄積される電荷容量を十分な大きくするために、特許文献３の画素では高い電源電圧を用いる。また、画素内のフォトダイオードで発生した電荷をフォトダイオードと蓄積ダイオードとでシェアし、その際に蓄積ダイオードに移動した電荷を利用して電子シャッタ機能を提供している。これ故に、光で発生した電荷の一部がフォトダイオードに残留して、この残留電荷がドレインに排出される。これは、ＣＭＯＳイメージセンサの感度を低下させる。
　また、特許文献２では、低コストで製造可能で、信号電荷の完全転送を実現可能な半導体素子を提供し、更には、この半導体素子を画素として複数個配列して、高い空間解像度を有する固体撮像装置を提供する。
　特許文献１は、ブルーミング現象や疑似ブルーミング現象により生じる不要電荷の影響を抑制することを目的とする。特許文献１の画素は、ゲート下のｎ型埋め込み層のみを用いて、電荷の蓄積を行うので、このｎ型埋め込み層の不純物密度を十分に高くする必要がある。更に、ｎ型埋め込み層の表面をホールで満たして、そのピニング効果によって暗電流を低減させる。このために、ゲートに大きな負電圧を印加する。これは、画素アレイの周辺回路に負担となる。
　特許文献１では、ＣＣＤ構造を利用するイメージセンサにおいてグローバル電子シャッタ機能が提供されるけれども、ＣＭＯＳイメージセンサにおいては、ローリングシャッタ動作が基本である。これ故に、グローバル電子シャッタ機能を持つイメージセンサが求められている。さらに、ＣＭＯＳイメージセンサにおいてグローバル電子シャッタとその高性能化には強い要求がある。本発明は、このような事情を鑑みて為されたものである。
　本発明は、多重化されたグローバルシャッタの動作が可能な固体撮像装置を提供することを目的とし、また、アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法を提供することを目的とし、さらに、多重化されたシャッタの動作が可能な画素を提供することを目的とする。
　本発明の一側面に係る固体撮像装置は、（ａ）アレイ状に配列された複数の画素を含む画素アレイと、（ｂ）前記画素を制御するための第１、第２、第３の制御信号を生成する制御回路と、（ｃ）前記画素アレイからの第１及び第２の画素信号を一フレームにおいて読み出す読出回路と、（ｄ）前記読出回路からの信号を処理する信号処理部とを備える。各画素の画素回路は、受けた光から電気信号を生成する光電変換素子と、前記光電変換素子からの電荷を蓄積する浮遊半導体領域と、前記光電変換素子から前記浮遊半導体領域に至る第１の電荷転送経路と、前記光電変換素子から前記浮遊半導体領域に至る第２の電荷転送経路と、前記浮遊半導体領域における電位に応じた信号を提供する出力部と、を含む。前記第１及び第２の電荷転送経路の一方は、前記第１の制御信号に応答して前記光電変換素子からの電荷の転送を制御する第１のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第１の蓄積ダイオードと、前記第２の制御信号に応答して前記第１の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第１の転送スイッチと、を含む。前記第１及び第２の電荷転送経路の他方は、前記第３の制御信号に応答して前記光電変換素子からの電荷の転送を制御する第２のシャッタースイッチを含む。前記第１の画素信号は、前記第１の電荷転送経路を介して前記浮遊半導体領域に転送された第１の転送電荷に対応する。前記第２の画素信号は、前記第２の電荷転送経路を介して前記浮遊半導体領域に転送された第２の転送電荷に対応する。
　この固体撮像装置によれば、各画素は、光電変換素子から浮遊半導体領域に至る第１及び第２の電荷転送経路を有し、第１の電荷転送経路は第２の電荷転送経路と異なる。例えば、第１及び第２の電荷転送経路は、それぞれ、第１及び第２のシャッタースイッチを含む。一方の転送経路において、光電変換素子からの電荷は第１の蓄積ダイオードに一時的に蓄積されることができる。これ故に、個々の転送経路上のシャッタースイッチは、電荷の転送に関して互いに干渉することなく、画素アレイにおいて多重化されたグローバルシャッタの動作を可能にする。
　画素の出力部は、浮遊半導体領域における電位に応じた信号を提供する。出力部は、第１の電荷転送経路を介して浮遊半導体領域に転送された第１の転送電荷に応答して第１の画素信号を提供し、第２の電荷転送経路を介して浮遊半導体領域に転送された第２の転送電荷に応答して第１の画素信号を提供する。読出回路は第１及び第２の画素信号を別々に受ける。信号処理部は、読出回路からの信号に高機能化のための処理を施すことができる。
　本発明の別の側面に係る発明は、アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法である。該方法は、（ａ）前記画素アレイにおける画素の各々における光電変換素子を用いてフレーム期間内の第１の蓄積期間に第１の電荷蓄積を行い、（ｂ）前記第１の電荷蓄積における電荷を前記画素における第１の電荷転送経路を介して前記画素における浮遊半導体領域に転送するために、該電荷を前記第１の電荷転送経路内の第１の蓄積ダイオードに一時的に蓄積し、（ｃ）前記光電変換素子を用いて前記フレーム期間内の第２の蓄積期間に第２の電荷蓄積を行い、（ｄ）前記画素における第２の電荷転送経路を介して前記第２の電荷蓄積における電荷を前記浮遊半導体領域に転送すると共に、前記浮遊半導体領域における転送電荷量に応じた画素信号をカラム線に提供し、（ｅ）前記カラム線上の前記画素信号を読み出し、（ｆ）前記第１の蓄積ダイオードに一時的に蓄積された電荷を前記浮遊半導体領域に転送すると共に、前記浮遊半導体領域における転送電荷量に応じた別の画素信号をカラム線に提供し、（ｇ）前記カラム線上の前記別の画素信号を読み出し、（ｈ）前記画素信号及び前記別の画素信号を処理することを備える。
　この方法によれば、画素は、一フレーム内の第１及び第２の蓄積期間にそれぞれ第１及び第２の電荷蓄積を行う。第１の電荷蓄積における電荷を浮遊半導体領域に転送するために、該電荷を第１の蓄積ダイオードに一時的に蓄積する。この蓄積期間中に、第２の電荷転送経路を介して第２の電荷蓄積における電荷を浮遊半導体領域に転送すると共に、該転送電荷量に応じた浮遊半導体領域の電位を表す第２の画素信号をカラム線に提供する。この後に、第１の蓄積ダイオードに一時的に蓄積された電荷を浮遊半導体領域に転送すると共に、該転送電荷量に応じた浮遊半導体領域の電位を表す別の画素信号をカラム線に提供する。これらの転送において、一方の転送経路を用いる転送の際に光電変換素子からの電荷は第１の蓄積ダイオードに一時的に蓄積されると共に、この一時的な蓄積を利用して他方の転送経路を用いて電荷転送を行う。これ故に、第１及び第２の蓄積期間にそれぞれ第１及び第２の電荷蓄積は、電荷の転送に関して互いに干渉することなく、画素アレイにおいて多重化されたグローバルシャッタの動作を可能にする。
　また、別の時刻にカラム線上に提供される画素信号及び別の画素信号をそれぞれ読み出して、これらの読出された信号に高機能化のための処理を施すことができる。
　本発明の更なる別の側面に係る画素は、（ａ）受けた光から電気信号を生成する光電変換素子と、（ｂ）前記光電変換素子からの電荷を蓄積する浮遊半導体領域と、（ｃ）前記光電変換素子から前記浮遊半導体領域に至る第１の電荷転送経路と、（ｄ）前記第１の電荷転送経路と異なり前記光電変換素子から前記浮遊半導体領域に至る第２の電荷転送経路と、（ｅ）前記浮遊半導体領域における電位に応じた信号を提供する出力部と、を含む。前記第１の電荷転送経路は、前記光電変換素子からの電荷の転送を制御する第１のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第１の蓄積ダイオードと、前記第１の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第１の転送スイッチと、を含む。前記第２の電荷転送経路は、前記光電変換素子からの電荷の転送を制御する第２のシャッタースイッチを含む。前記第１のシャッタースイッチは、前記光電変換素子と前記第１の蓄積ダイオードの一端との間に接続される。前記第１の転送スイッチは、前記第１の蓄積ダイオードの前記一端と前記浮遊半導体領域との間に接続される。この画素によれば、多重化されたシャッタの動作が提供される。
　本発明の更なる別の側面では、前記第２の電荷転送経路は、前記光電変換素子からの電荷を蓄積する第２の蓄積ダイオードと、前記第２の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第２の転送スイッチとを含むことができる。前記第２のシャッタースイッチは、前記光電変換素子と前記第２の蓄積ダイオードの一端との間に接続される。前記第２の転送スイッチは前記浮遊半導体領域と前記第２の蓄積ダイオードの前記一端との間に接続される。この画素によれば、多重化されたシャッタの動作が提供されると共に、第１及び第２の蓄積ダイオードを用いて低雑音の２つの画素信号が得られる。これ故に、例えば低照度においても正確な差分画像や２枚の超高速画像の取得が可能になる。
　以上説明したように、本発明の一側面によれば、多重化されたグローバルシャッタの動作が可能な固体撮像装置を提供できる。また、別の側面によれば、アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法を提供できる。さらに、更なる別の側面によれば、多重化されたシャッタの動作が可能な画素を提供できる。
図１は、固体撮像装置のブロック構成を示す図面である。 図２は、固体撮像装置のための画素の一例を示す図面である。 図３は、画素のデバイス構造を示す図面である。 図４は、画素の駆動タイミングの一例を示す図面である。 図５は、本実施の形態に係る固体撮像装置のためのカラム信号処理回路の一例を示す図面である。 図６は、本実施の形態に係る固体撮像装置を半導体集積素子として実現した半導体チップを示す図面である。 図７は、プロトタイプ・グローバル・シャッタＣＭＯＳイメージセンサの特性を示す図面である。 図８は、イメージセンサに採用された画素で測定された特性を示す図面である。 図９は、ＳＤ信号及びＦＤ信号に係る画像を示す図面である。 図１０は、グローバルシャッタかつ線形応答の広ダイナミックレンジ撮像による画像を示す図面である。 図１１は、動き検出のための画像の一例を示す図面である。 図１２は、高精度デュアルシャッタの利用による画像例を示す図面である。 図１３は、トリプルシャッタ機能を有する画素例を示す図面である。 図１４は、画素から画素信号を読み出す方法の主要なステップを示す図面である。
　本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の固体撮像装置、アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法、及び、多重化されたシャッタの動作が可能な固体撮像装置のための画素に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
　多重化されたシャッタの動作が可能な画素回路を用いる固体撮像装置を説明する。固体撮像装置は、増幅機能を持つ画素とその画素の周辺に配置された走査回路とを有し、その走査回路により画素から画素データを読み出す。固体撮像装置の一例は、画素とその周辺の駆動回路及び信号処理回路との集積化に有利なＣＭＯＳ(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたイメージセンサである。このイメージセンサにおける画素の一例は、高画質を実現できる構造のトランジスタ、フォトダイオード及び蓄積ダイオードを含む。トランジスタは例えばＭＩＳ型、ＭＯＳ型であることができる。また、埋め込み型ダイオードを用いることにより、低リーク電流を達成できる。
　図１は、２次元イメージセンサといった固体撮像装置のブロック構成を示す図面である。固体撮像装置１は、画素アレイ３、カラム信号処理部５、制御回路７及び信号処理部９を含む。固体撮像装置１では、画素１１はマトリクス状に配置されて画素アレイ３を構成している。画素１１はカラム信号線Ｃに接続されており、これらの画素１１はカラム配列を構成する。制御回路７は、行デコーダ回路１３及び行駆動回路１４を含む。行デコーダ回路１３により各画素の行から特定の行が選択される。行駆動回路１４は、駆動線１２へ駆動信号を提供する。駆動線１２は、例えば、複数のシャッタースイッチ駆動線（図１の画素回路では、第１及び第２のシャッタートランジスタ駆動線ＧＳ１、ＧＳ２）、一又は複数の転送スイッチ駆動線（図１の画素回路では、転送トランジスタ駆動線ＴＸ（ｉ））、リセットスイッチ駆動線（図１の画素回路では、リセットトランジスタ駆動線ＲＦＤ（ｉ））、行選択スイッチ駆動線（図１の画素回路では、行選択トランジスタ駆動線ＲＳ（ｉ））および蓄積時間制御スイッチ駆動線（図１の画素回路では、蓄積時間制御トランジスタ駆動線ＲＰＤ）を表している。制御回路７は、複数のブロックに分けられて画素アレイ３の周辺に配置されることができる。固体撮像装置１はタイミング生成回路１０を含むことができ、この生成回路１０は当該装置１に含まれる回路の動作タイミングを制御するための制御信号、クロック信号等を生成する。
　画素１１は、図１及び図２を参照すると、光電変換素子１１ａと画素回路１１ｂとを有する。光電変換素子１１ａは例えばフォトダイオードを含むことができる。光電変換素子１１ａは、受けた光Ｌを電気信号に変換する。画素回路１１ｂは、該光電変換素子１１ａからの信号Ｓ（ｐｈ）に増幅を施して画素信号Ｓ（ｐｉｘｅｌ）を提供する。画素１１の画素回路１１ｂは、浮遊半導体領域ＦＤと、複数の電荷転送経路（例えば、第１及び第２の電荷転送経路ＣＴＰ１、ＣＴＰ２）と、出力部ＡＭＰとを含む。複数の電荷転送経路ＣＴＰ１、ＣＴＰ２は互いに異なる。浮遊半導体領域ＦＤは、光電変換素子１１ａからの電荷を蓄積する。出力部ＡＭＰは、浮遊半導体領域ＦＤにおける電位（ｐｎ接合の空乏層キャパシタＣＦＤにより保持される電位）に応じた信号を提供する。第１の電荷転送経路ＣＴＰ１及び第２の電荷転送経路ＤＴＰ２は、光電変換素子１１ａから浮遊半導体領域ＦＤに至る。第１の電荷転送経路ＣＴＰ１は、光電変換素子１１ａからの電荷の転送を制御する第１のシャッタースイッチＴＲ（ＧＳ１）を含む。第２の電荷転送経路ＣＴＰ２は、光電変換素子１１ａからの電荷の転送を制御する第２のシャッタースイッチＴＲ（ＧＳ２）を含む。この画素１１によれば、多重化されたシャッタの動作が提供される。第１の電荷転送経路ＣＴＰ１は、第１のシャッタースイッチＴＲ（ＧＳ１）に加えて第１の蓄積ダイオードＳＤを含み、蓄積ダイオードＳＤは光電変換素子１１ａからの電荷を蓄積する。光電変換素子１１ａで生成された電荷は、第１及び第２の電荷転送経路ＣＴＰ１、ＣＴＰ２のいずれかの経路を介して浮遊半導体領域ＦＤに転送される。この転送を同時に行うことができないので、第１の電荷転送経路ＣＴＰ１は、光電変換素子１１ａからの電荷を一時的に蓄積する蓄積ダイオードＳＤを含む。第１のシャッタースイッチＴＲ（ＧＳ２）は、第１の制御信号ＧＳ１に応答して光電変換素子１１ａからの電荷の転送を制御する。第１の転送スイッチＴＲ（ＴＦ１）は、第２の制御信号ＴＸ（ｉ）に応答して第１の蓄積ダイオードＳＤから浮遊半導体領域ＦＤへの電荷転送を制御する。第２のシャッタースイッチＴＲ（ＧＳ２）は、第３の制御信号ＧＳ２に応答して光電変換素子１１ａからの電荷の転送を制御する。制御回路７は、画素１１を制御するための制御信号ＧＳ１、ＴＸ（ｉ）、ＧＳ２を生成し、これらの制御信号は駆動線１２を介して画素１１に供給される。光電変換素子１１ａの一端にはスイッチＴＲ（ＲＰＤ）が接続され、スイッチＴＲ（ＲＰＤ）は露光時間を規定するために使用される。
　本実施例では、画素回路１１ｂ内のスイッチは、例えばトランジスタによって構成される。第１の電荷転送経路ＣＴＰ１では、第１のシャッタースイッチＴＲ（ＧＳ１）はトランジスタからなり、光電変換素子１１ａと第１の蓄積ダイオードＳＤの一端との間に接続される。第１の転送スイッチＴＲ（ＴＦ１）はトランジスタからなり、第１の蓄積ダイオードＳＤの一端と浮遊半導体領域ＦＤとの間に接続される。第２の電荷転送経路ＣＴＰ２では、第２のシャッタースイッチＴＲ（ＧＳ２）はトランジスタからなり、光電変換素子１１ａと浮遊半導体領域ＦＤとの間に接続される。これらのトランジスタのゲートは、制御回路７から駆動線１２を介して供給される制御信号を受ける。
　画素１１では、リセットトランジスタＴＲ（ＲＳ）は浮遊拡散部ＦＤに接続され、浮遊拡散部ＦＤをリセットする。出力部ＡＭＰでは、増幅トランジスタＴＲ（ＡＭ）は、浮遊拡散部ＦＤからの信号をゲートに受けており、電源線といった基準電位線ＶＤＤとカラム線Ｃとの間に接続されている。スイッチトランジスタＴＲ（ＳＷ）は、増幅トランジスタＴＲ（ＡＭ）に直列に接続され、また基準電位線ＶＤＤとカラム線Ｃとの間に接続される。画素回路１１ｂは、カラム線Ｃに接続された電流源に用いて生成された画素信号Ｓ（ｐｉｘｅｌ）をカラム線Ｃに提供する。トランジスタＴＲ（ＲＰＤ）及びリセットトランジスタＴＲ（ＲＳ）の一端（例えばドレイン）は、基準電位線ＶＤＤに接続されている。
　再び図１を参照すると、カラム線Ｃ上の信号は、カラム信号処理部５に供給される。カラム信号処理部５は、所定の処理を画素信号Ｓ（ｐｉｘｅｌ）に対して行って撮像信号Ｓ（ｉｍｇ）を生成する。この処理は、例えば相関二重サンプリング、Ａ／Ｄ変換、増幅及びサンプル・ホールド動作の少なくともいずれか一つであることができ、これらの処理は、アナログ又はデジタルの信号処理であることができる。
　カラム信号処理部５は、画素アレイ２からの第１及び第２の画素信号Ｓ１、Ｓ２を一フレームにおいて読み出す読出回路１５を含む。第１の画素信号Ｓ１は、第１の電荷転送経路ＣＴＰを介して浮遊半導体領域ＦＤに転送された第１の転送電荷に対応する。第２の画素信号Ｓ２は、第２の電荷転送経路ＣＴＰ２を介して浮遊半導体領域ＦＤに転送された第２の転送電荷に対応する。
　信号処理部９は、読出回路１５からの信号Ｓ（ｉｍｇ）を受ける。信号処理部９は読出信号Ｓ（ＯＵＴ）を生成する。好適な実施例では、カラム信号処理部５の信号Ｓ（ｉｍｇ）は、所定のデジタル形成のデジタル信号であることができる。固体撮像装置１の一例では、カラム毎の信号は、カラムデコーダ回路１６により水平信号線１７に提供される。
　この固体撮像装置１１によれば、各画素１１の画素回路１１ｂは、光電変換素子１１ａから浮遊半導体領域ＦＤに至る第１及び第２の電荷転送経路ＣＴＰ１、ＣＴＰ２を有する。例えば、第１及び第２の電荷転送経路ＣＴＰ１、ＣＴＰ２は、それぞれ、第１及び第２のシャッタースイッチを含む。一方の転送経路において、光電変換素子１１ａからの電荷は第１の蓄積ダイオードＳＤに一時的に蓄積されることができる。これ故に、個々の転送経路上のシャッタースイッチＴＲ（ＧＳ１）、ＴＲ（ＧＳ２）は、電荷の転送に関して互いに干渉することなく、画素アレイ３において多重化されたグローバルシャッタの動作が可能になる。引き続く説明では、理解を容易にするために、上記スイッチの参照符号を、対応するトランジスタに使用する。
　また、画素回路１１ｂの出力部ＡＭＰは、浮遊半導体領域ＦＤにおける電位に応じた信号Ｓ１、Ｓ２を提供する。出力部ＡＭＰは、第１の電荷転送経路ＣＴＰ１を介して浮遊半導体領域ＦＤに転送された第１の転送電荷に応答して第１の画素信号Ｓ１を提供し、第２の電荷転送経路ＣＴＰ２を介して浮遊半導体領域ＦＤに転送された第２の転送電荷に応答して第２の画素信号Ｓ２を提供する。読出回路１５は第１及び第２の画素信号Ｓ１、Ｓ２を受ける。信号処理部９は、読出回路１５からの信号に高機能化のための処理を施す。
　図３は、画素のデバイス構造を示す図面である。図３の（ａ）部を参照すると、画素１１の平面レイアウトの一例が示される。図３の（ａ）部には、出力ＡＭＰ及びリセットトランジスタ以外のトランジスタと２つの電荷転送経路とが描かれている。図３の（ｂ）部は、図３の（ａ）部に示されたＡ－Ａ線及びＢ－Ｂ線にそって取られた断面を示す。図３の（ｂ）部には、Ａ－Ａ断面及びＢ－Ｂ断面の各々において画素１１のトランジスタのチャネル部のポテンシャルダイアグラムが示されている。導通状態のポテンシャルは実線で示され、非導通状態のポテンシャルは破線で示される。この実施例では、固体撮像装置１の画素１１はｐ型基板に作製される。画素１１はｐ型基板（ｐ－ｓｕｂ）に形成される。
　フォトダイオードＰＤは、ｐ型基板（ｐ型ドーパント濃度ｐ０）内に設けられたｎ型半導体領域（ｎ型ドーパント濃度ｎ２）と、ｐ型基板の表面に設けられたｐ＋型半導体領域（ｐ型ドーパント濃度ｐ０）と、ｐ＋型半導体領域の側面及び底面に設けられた低濃度ｐ型半導体領域（ｐ型ドーパント濃度ｐ１＜ｐ＋、ｐ０＜ｐ１）とを含む。このｐ型半導体領域は、２つのシャッタートランジスタのチャネル直下の途中まで延在する。これ故に、２つのシャッタートランジスタのチャネルのポテンシャルは、導通状態及び非道通状態において階段状になる。フォトダイオードＰＤは、ピニング型構造を有する。
　蓄積ダイオードＳＤは、ｐ型基板内に設けられたｎ型半導体領域（ｎ型ドーパント濃度ｎ２）と、ｐ型基板の表面に設けられたｐ＋型半導体領域（ｐ型ドーパント濃度ｐ＋）と、ｎ型半導体領域の底面に設けられた低濃度ｐ型半導体領域（ｐ型ドーパント濃度ｐ２＜ｐ＋、ｐ０＜ｐ２）とを含む。ｎ型半導体領域の周囲は、ｐ型半導体領域及びｐ＋型半導体領域によって覆われている。蓄積ダイオードＳＤは、ピニング型構造を有する。
　フォトダイオードＰＤのｎ型半導体領域におけるｎ型ドーパント濃度ｎ２が、蓄積ダイオードＳＤのｎ型半導体領域におけるｎ型ドーパント濃度ｎ２と異なるので、電荷転送効率を向上できる。蓄積ダイオードＳＤでは、低濃度ｐ型半導体領域（ｐ型ドーパント濃度ｐ２）は、低い寄生的な光感度を提供でき、フォトダイオードＰＤの電荷による蓄積ダイオードＳＤへのブルーミングを防ぐことができる。好適な画素の実施例では、蓄積ダイオードでは摂氏２７度で１１９ｅ－／秒という低い暗電流を実現できた。
　浮遊半導体領域ＦＤは、トランジスタのソース及びドレインのために形成されるｎ型導電性の半導体からなり、この半導体はｐウエル（ｐ－ｗｅｌｌ）及びｐ型基板（ｐ－ｓｕｂ）に接している。
　画素１１は、２つの動作モードを提供できる。これらは、デュアルシャッタモードと単一シャッタモードとして参照される。単一シャッタモードでは、シャッタトランジスタＴＲ（ＧＳ２）は閉じられており、固体撮像装置１は、低ノイズグローバルシャッタ動作を提供できる。デュアルシャッタモードでは、蓄積ダイオードＳＤ及び浮遊半導体領域ＦＤの両方を電荷蓄積のために用いる。このモードでは、各フレームにおいて、２つのスナップショット画像を取り込むことができる。図４は、画素の駆動タイミングの一例を示す図面である。図４の（ａ）部に示された動作スキームを参照すると、フォトダイオードＰＤが第１の電荷蓄積を行い、この蓄積電荷はシャッタートランジスタＴＲ（ＧＳ１）を介して蓄積ダイオードＳＤに転送される。次いで、フォトダイオードＰＤが第２の電荷蓄積を行い、この蓄積電荷はシャッタートランジスタＴＲ（ＧＳ２）を介して浮遊半導体領域ＦＤに転送される。これらの電荷蓄積における個々の露光時間は、トランジスタＴＲ（ＲＰＤ）の制御パルスＲＰＤの立ち下がりエッジとシャッタトランジスタの制御パルスＧＳ１、ＧＳ２の立ち下がりエッジとの間に期間により規定される。フォトダイオードＰＤにおける蓄積時間を制御するリセット動作は、トランジスタＴＲ（ＲＰＤ）によって行われる。画素１１からの読み出しは、次のフレームにおける第１の電荷蓄積の期間においてバックグラウンド動作として行われる。
　図４の（ａ）部に示された動作タイミングを参照すると、デュアルシャッタモードでは、まず、浮遊拡散領域ＦＤに記憶された信号を読み出す。この読出の後に、浮遊拡散領域ＦＤの電位をリセットトランジスタＴＲ（ＲＳ）を用いてリセットして、浮遊拡散領域ＦＤにリセット電位を生成する。このリセット電位に係る信号を読み出した後に、蓄積ダイオードＳＤに記録された信号を浮遊拡散領域ＦＤに転送トランジスタＴＲ（ＴＦ１）を介して転送する。この転送された信号を読み出す。この動作により、相関二重サンプリング（ＣＤＳ）動作を利用して、ｋＴＣノイズといったノイズをキャンセルできる。また、デュアルシャッタ動作モードでは、広ダイナミックレンジ、動き検出、連続２画像の撮像といったいくつかの機能が提供される。図４の（ａ）部の動作タイミングにおいて、電荷蓄積と電荷転送のタイミングが重なっているけれども、この重なりはなくても良い。
　図５は、本実施の形態に係る固体撮像装置のためのカラム信号処理回路の一例を示す図面である。カラム信号処理回路１５は、一又は複数の相関二重サンプリング（「ＣＤＳ」として参照する）部３１を含むことができる。相関二重サンプリング部３１は、画素信号Ｓ１、Ｓ２を読み出す。好適な実施例では、画素信号Ｓ１、Ｓ２の各々は、リセットレベル及び信号レベルを含む。これらの信号を処理するために、相関二重サンプリング部３１は、第１及び第２のＣＤＳ回路３１ａ、３１ｂを含むことができる。
　ＣＤＳ回路３１ａ、３１ｂの各々は、スイッチ３３ａ、３３ｂ、キャパシタ３５ａ、３５ｂ、及び演算増幅回路３７を含む。演算増幅回路３７の一入力（負入力）３７ａは、直列に接続されたスイッチ３３ａ及びキャパシタ３５ａを介して入力ＶＩＮからの信号を受け、演算増幅回路３７の他入力（正入力）３７ｂは共通参照信号（ＶＣＯＭ）を受ける。演算増幅回路３７の一入力３７ａと演算増幅回路３７の出力３７ｃとの間には、スイッチ３３ｂ及びキャパシタ３５ｂが並列に接続されている。出力ＶＯＵＴは、演算増幅回路３７の出力３７ｃからの信号を受ける。スイッチ３３ａは信号の入力動作を制御し、スイッチ３３ｂはリセット動作を制御する。画素１１からリセット電位が出力される時は、スイッチ３３ａ、３３ｂを閉じ、キャパシタ３５ａにリセットレベルＳ１を取り込む。次に、スイッチ３３ａを閉じたままスイッチ３３ｂを開き、画素１１からの信号レベルＳ２をキャパシタ３５ａに取り込む。スイッチ３３ｂが開かれているので、演算増幅回路３７の出力３７ｃには、リセットレベルＳ１と信号レベルＳ２との差（例えばＳ１－Ｓ２）、即ちアナログＣＤＳ結果が生成される。
　カラム信号処理回路１５は、ＣＤＳ部３１に加えてＡ／Ｄ変換回路４１を含むことができる。Ａ／Ｄ変換回路４１は、ＣＤＳ回路３１からの信号を受ける。Ａ／Ｄ変換回路４１は、アナログＣＤＳ結果をＡ／Ｄ変換して、第１及び第２の画素信号Ｓ１、Ｓ２にそれぞれ対応した第１及び第２のデジタル信号（デジタル撮像信号）Ｓ（ＡＤＣ１）、Ｓ（ＡＤＣ２）を生成する。このＡ／Ｄ変換回路４１におけるＡ／Ｄ変換の方式は、例えば、積分型変換、巡回型変換、逐次比較型変換およびそれらを組み合せた変換方式の少なくともいずれかであることができる。固体撮像装置１に上記の変換方式を適用できる。Ａ／Ｄ変換回路４１は、一又は複数のＡ／Ｄ変換器を含むことができる。
　再び図４を参照しながら、駆動タイミング及びＣＤＳ動作を説明する。画素１１の駆動として第１の電荷蓄積によってフォトダイオードＰＤに蓄積した第１の信号電荷はシャッタトランジスタＴＲ（ＧＳ１）を介して蓄積ダイオードＳＤへ転送され、蓄積ダイオードＳＤは、転送された電荷を保持し、この保持電荷を第１蓄積電荷として参照する。この第１電荷蓄積期間は、前フレームにおいてトランジスタＴＲ（ＲＰＤ）のオフ時刻からシャッタトランジスタＴＲ（ＧＳ１）のオフ時刻までの時間となる。次いで、再度フォトダイオードＰＤに電荷の第２の電荷蓄積を行う。この第２蓄積電荷は、シャッタトランジスタＴＲ（ＧＳ２）を介して浮遊半導体領域ＦＤへ転送され、浮遊半導体領域ＦＤで一時的に保持される。この保持電荷を第２蓄積電荷として参照する。これらの電荷転送は、全画素一斉に行われるので、第１および第２蓄積電荷ともにグローバルシャッタの動作となる。
　グローバルシャッタの動作における信号は以下のように処理される。
　垂直走査回路によって、画素１１が行ごとに選択される。例えばｉ行目が選択されて、まず浮遊半導体領域ＦＤに保持されている第２蓄積信号の信号レベルＶＳＩＧ２（図４における「VSIG,2nd」)がカラムＣＤＳ回路３１にサンプルされる。信号レベルをサンプルした後に、浮遊半導体領域ＦＤは、ｉ行目のリセット信号によりリセットトランジスタＴＲ（ＲＳ）を用いてリセットされる。この時、浮遊半導体領域ＦＤにリセットノイズが重畳する。このリセットレベルＶＲＥＳ２(図４における「VRES,2nd」)をカラムＣＤＳ回路３１ａにサンプルされる。カラムＣＤＳ回路３１ａは、信号レベルＶＳＩＧ２（図４における「VSIG,2nd」)とリセットレベルＶＲＥＳ２（図４における「VRES,2nd」）の差を示す信号を生成する。これによって、画素に起因する固定パターンノイズがキャンセルされた信号（ＶＳＩＧ２－ＶＲＥＳ２、図４における記法で「Vo,2nd=VSIG,2nd-VRES,2nd」)が提供される。このシーケンスでは、リセットノイズはキャンセルされない。
　次に、カラムＣＤＳ回路３１ａがリセットレベルＶＲＥＳ２を読み出した後に、浮遊半導体領域ＦＤはｉ行目のリセット信号によりリセットトランジスタＴＲ（ＲＳ）を用いてリセットされる。このリセットレベルＶＲＥＳ１（図４における「VRES,1st」）を先ほどとは別のカラムＣＤＳ回路３１ｂにサンプルされる。既に説明したように、蓄積ダイオードＳＤは、第１蓄積電荷を一時的に保持している。サンプルの後に、第１蓄積電荷を転送トランジスタＴＲ（ＴＦ１）を介して浮遊半導体領域ＦＤに転送し、その信号レベルＶＳＩＧ１(図４における「VSIG,1st」)をカラムＣＤＳ回路３１ｂでサンプルする。そして、カラムＣＤＳ回路３１ｂの動作により、このリセットレベルＶＲＥＳ１と信号レベルＶＳＩＧ１の差（ＶＳＩＧ１－ＶＲＥＳ１）(Vo,1st=VRES,1st-VSIG,1st)が生成されて、リセットノイズおよび固定パターンノイズがキャンセルされる。
　これらの手順を行うことにより、浮遊半導体領域ＦＤに直接に転送された電荷に係るＦＤ保持信号と、浮遊半導体領域ＦＤに蓄積ダイオードを介して転送された電荷に係るＳＤ保持信号との２つの画像信号が毎フレームに得られる。この２つの画像信号の時間差は最小でフォトダイオードＰＤから蓄積ダイオードＳＤへの電荷転送の時間にまで短くでき、この典型的な値は、例えば数マイクロ秒～数１０マイクロ秒程度である。この特長によって、本件実施の形態に係る固体撮像装置１を「グローバルシャッタかつ線形応答の広ダイナミックレンジ撮像」、「差分画像による動き検出」、「連続２枚、超高速撮像や手ぶれ補正」等の処理に適用可能である。
　図６は、本実施の形態に係る固体撮像装置を半導体集積素子として実現した半導体チップを示す図面である。図７は、プロトタイプ・グローバル・シャッタＣＭＯＳイメージセンサの特性を示す図面である。このプロトタイプ・グローバル・シャッタＣＭＯＳイメージセンサのブロック配置が示される。このイメージセンサは、６００×４８０の有効画素を含む画素アレイを有しており、個々の画素のサイズは７．５μｍ×７．５μｍである。画素アレイは、カラムＣＤＳ回路及びプログラマブル利得増幅器（ＰＧＡ）を含むカラム回路部の間に設けられている。プログラマブル利得増幅器は、信号制御により利得を変更でき、該イメージセンサでは、１倍又は１５倍の利得を提供できる。デュアルシャッタモードでは、例えば上側カラム回路部及び下側カラム回路部は、それぞれ、浮遊半導体領域ＦＤに直接に転送された電荷に係るＦＤ信号及び蓄積ダイオードＳＤを介して浮遊半導体領域ＦＤに転送された電荷に係るＳＤ信号を読み出すことができる。
　図８は、イメージセンサに採用された画素の特性を示す図面である。図７では、当該イメージセンサに照射した光の照度（ルクス）を示し、縦軸は、当該イメージセンサから得られた信号値（ミリボルト）を示す。測定では、グローバルシャッタＴＲ（ＧＳ１）を開いた（シャッタオン）特性、及びグローバルシャッタＴＲ（ＧＳ１）を閉じた（シャッタオフ）特性を示す。感度の測定値に関しては、オン値及びオフ値は、それぞれ、８．０Ｖ／ｌｕｘ・ｓｅｃ及び０．０２２Ｖ／ｌｕｘ・ｓｅｃであった。寄生光感度（ｐａｒａｓｔｉｃ　ｐｈｏｔｏ－ｓｅｎｓｉｔｉｖｉｔｙ）が０．３パーセントと低く、シャッタ効率は９９．７パーセントと高い。
　暗時間ノイズ（ｄａｒｋ　ｔｅｍｐｏｒａｌ　ｎｏｉｓｅ）は、蓄積ダイオードを用いる画素信号（ＳＤ信号）を生成では、増幅器ＰＧＡの利得１及び１５において、それぞれ、２．７ｅ－及び１４．３ｅ－であった。この低ノイズは、読み出し回路の動作が低ノイズであることに加えて、完全ＣＤＳ動作によりｋＴＣノイズをキャンセルできることに基づく。また、暗時間ノイズ（ｄａｒｋ　ｔｅｍｐｏｒａｌ　ｎｏｉｓｅ）は、蓄積ダイオードを用いない画素信号（ＦＤ信号）の生成では、増幅器ＰＧＡの利得１５において３２．８ｅ－であった。これは、ｋＴＣノイズが時間ノイズに支配的であることを示している。これらの測定から、本実施における画素におけるノイズは非常に小さいことが示され、従来の５Ｔｒ型グローバルシャッタ型動作に比べて約十分の一である。
　図９は、ＳＤ信号及びＦＤ信号に係る画像を示す図面である。図９の（ａ）部及び（ｂ）部には、イメージセンサにおける２段階転送により得られた画像を示す。２段階転送では、転送経路上の蓄積ダイオードを利用する。図９の（ｃ）部及び（ｄ）部には、イメージセンサにおける一段階転送により得られた画像を示す。一段階転送では、フォトダイオードから直接に浮遊半導体領域にフォト電荷が転送される。図９の（ａ）部～（ｄ）部の画像の生成では、カラム回路におけるアナログ利得は１５であり、デジタル利得は１０であり、シャッタ時間は１ミリ秒である。図９の（ｅ）部は、３３ヘルツで回転する扇風機の像を１５ミリ秒のシャッタ時間で取り込んだ画像を示す。図９の（ａ）部～（ｄ）部の画像を図９の（ｅ）部の画像と比べると、扇風機の回転する羽の像に違いが示される。
　引き続き、本実施の形態に係る固体撮像装置によって提供される機能、例えば「グローバルシャッタかつ線形応答の広ダイナミックレンジ撮像」、「差分画像による動き検出」、「連続２枚、超高速撮像や手ぶれ補正」等を説明する。
　（１）グローバルシャッタかつ線形応答の広ダイナミックレンジ撮像。
第１の電荷転送経路ＣＴＰ１を介して転送される電荷を蓄積するための第１蓄積期間を第２の電荷転送経路ＣＴＰ２を介して転送される電荷を蓄積するための第２蓄積期間より長くする。信号処理部５は、第１及び第２の画像信号Ｓ１、Ｓ２から合成画像信号を合成する信号合成部を含むことができる。この合成画像信号は、第１及び第２の画像信号Ｓ１、Ｓ２の各々におけるダイナミックレンジよりも広いダイナミックレンジを有する。例えば、蓄積ダイオードＳＤを含む転送経路ＣＴＰ１に係る電荷を低照度領域のための信号に割り当てることができ、これ故に、長時間露光を行う。また、これとは別の転送経路ＣＴＰ２に係る電荷を高照度領域のための信号に割り当てることができ、これ故に、短時間露光を行う。これら２つの画素信号を用いて、線形で広いダイナミックレンジの画像信号を合成できる。また、それぞれの転送経路(ＣＴＰ１およびＣＴＰ２)の電荷は等しい光感度で生成され、等しい変換利得で電圧に変換される。これ故に、優れた線形応答を示す。同じフォトダイオードで光電変換され、同じ浮遊拡散層で電荷電圧変換され、同じ画素読み出し回路で出力されるので、等しい光感度と等しい変換利得、電圧利得の信号が得られる。本実施の形態における好適なＣＭＯＳイメージセンサは、グローバルシャッタを有し９２ｄＢのダイナミックレンジを実証できた。高照度の下でも１パーセント未満の線形性を実装できた。この値は、発明者が知るこれまでの値１０パーセントに比べて良好な線形性を示す。また、９９．７パーセントの高いシャッタ効率を実証できた。
　第１蓄積電荷に係る信号を低照度領域に適用して長時間露光でＳＤ保持信号を生成すると共に、第２蓄積電荷に係る信号を高照度領域に適用して、短時間露光でＦＤ保持信号を生成する。これ故に、蓄積時間比を利用した広ダイナミックレンジの撮像が可能となる。また、ＳＤ保持信号内のリセットノイズはキャンセルされており、これは、低照度側にダイナミックレンジを拡大することに好適である。ＦＤ保持信号内のリセットノイズはキャンセルできないので、ＦＤ保持信号のランダムノイズは大きい。しかしながら、高照度領域の撮像では、ランダムノイズよりもショットノイズが支配的であるので、画像信号に対するランダムノイズの影響は小さくできる。この組み合わせにより、効果的なダイナミックレンジの拡大が可能である。２回のシャッタ動作の時間間隔が、発明者が知るこれまの複数回露光方式では、２回露光間の蓄積時間のずれが大きいので、撮像の時刻差に起因した画像の歪み発生等が合成画像に生じていた。しかしながら、本実施の形態におけるデュアルシャッタ方式では、画像信号の時間軸上の時間差はわずか数マイクロ秒～数１０マイクロ秒程度と短いので、合成画像における画像歪みはほぼ無視できる程度に低い。このように、グローバルシャッタの実現かつ線形応答の広ダイナミックレンジ撮像方式の実現が可能なＣＭＯＳイメージセンサが提供される。
　図１０は、グローバルシャッタかつ線形応答の広ダイナミックレンジ撮像による合成画像を示す図面である。図１０の（ａ）部は、二段階転送により生成されたＳＤ信号からの画像（ＳＤ画像）を示す。この画像の生成において、露光時間（トランジスタＴＲ（ＥＰ）のターンオフからシャッタトランジスタＴＲ（ＧＳ１）のターンオフまでの時間）は１ミリ秒である。図１０の（ｂ）部は、一段階転送により生成されたＦＤ信号からの画像（ＦＤ画像）を示す。この画像の生成において、露光時間は０．１６７ミリ秒である。図１０の（ｃ）部は、ＳＤ画像及びＦＤ画像から合成された画像である。
　（２）ハイスピード撮像。
同一フレームにおいて、画素アレイ３は、第１及び第２の画像信号Ｓ１、Ｓ２を取得できる。これにより、非常に近い複数の時刻において取得された連続的な撮像された画像信号を提供できる。同一フレーム内における時間間隔は、数マイクロ秒～数１０マイクロ秒程度であることができる。また、同一フレーム内における複数の時刻での複数の撮像によるハイスピード撮像を可能にする画像信号を提供できる。
　（３）差分画像による手ぶれ補正。
本実施の形態では、第１及び第２の画像信号Ｓ１、Ｓ２の一方を第１及び第２の画像信号Ｓ１、Ｓ２の他方と比較して、第１及び第２の画像信号Ｓ１、Ｓ２の比較結果を示す比較信号を提供できる。比較結果を生成するための比較部を信号処理部に設けることによって、差分画像による動き検出に係る機能を提供できる。同一フレームにおいて、画素アレイ３は、第１及び第２の画像信号Ｓ１、Ｓ２を取得できる。画像信号Ｓ１、Ｓ２は、それぞれ異なる時刻で取得されるが、この時刻間隔は当該デバイスの性能の範囲で非常に短くできる。近接した画像を示す画像信号Ｓ１、Ｓ２の比較によって、近接した画像間の変化・違い等を検出できる。この検出は、例えば手ぶれ補正等の検知に利用可能である。
　（４）差分画像による動き検出。
本実施の形態では、画素信号Ｓ１、Ｓ２との差分に対応する信号を生成することができる。このための差分生成部を信号処理部に設けることによって、第１の画素信号Ｓ１と第２の画素信号Ｓ２との差分の検出の機能を提供できる。フレーム内の複数の時刻において取得された画像信号Ｓ１、Ｓ２の差分を生成するので、高速の撮像における差分画像を生成できる。差分画像の利用により、例えば動き検出等の機能を提供できる。
　例えば、光電変換素子１１ａから蓄積ダイオードＳＤへ転送される電荷を生成するための第１の蓄積期間は光電変換素子１１ａから浮遊半導体領域ＦＤへ転送される電荷を生成するための第２の蓄積期間に実質的に等しくするとき、差分画像の生成による動き検出を簡単に提供できる。画像間の時間差は２つのシャッタに係る蓄積時間の間隔を調整して設定される。この値を短くするとき高速な被写体に対して正確な動き検出を提供できる。
　図１１は、動き検出のための画像の一例を示す図面である。図１１の（ａ）部、（ｃ）部及び（ｅ）部がＳＤ画像を示し、図１１の（ｂ）部、（ｄ）部及び（ｆ）部がＳＤ画像に係る差分画像を示す。図１１の（ｂ）部、（ｄ）部及び（ｆ）部における差分は、ぞれぞれ、図１１の（ａ）部、（ｃ）部及び（ｅ）部における画像のキャプチャ時における対象範囲内の移動物体のエッジを示している。
　一フレーム内における複数画像の生成の応用例の一つは、画像間の時間差を最小にした場合、フレームレートに依存しない2枚の超高速撮像を提供できることにある。必要に応じて、第１蓄積期間と第２蓄積期間を等しく設定し、或いは異なるように設定してもよい。差分生成の応用例の別の一つは、高速移動する被写体の速度解析に適用できる。また、２つの画像間の時間差を設定できることから、既知の時間差を用いて２つの画像を比較して、手ぶれ補正を行うことができる。
　これらの処理は、例えば信号処理部９を用いてハードウエア処理として、ソフトウエハ処理として、或いはこれらの組み合わせとして実現できる。
　再び図２を参照すると、画素１１は、受けた光Ｌから電気信号を生成する光電変換素子１１ａと、光電変換素子１１ａからの電荷を蓄積する浮遊半導体領域ＦＤと、光電変換素子１１ａから浮遊半導体領域ＦＤに至る第１の電荷転送経路ＣＴＰ１と、第１の電荷転送経路ＣＴＰ１と異なり光電変換素子１１ａから浮遊半導体領域ＦＤに至る第２の電荷転送経路ＣＴＰ２と、浮遊半導体領域ＦＤにおける電位に応じた信号を提供する出力部ＡＭＰとを含む。第１の電荷転送経路ＣＴＰ１は、光電変換素子１１ａからの電荷の転送を制御する第１のシャッタースイッチＴＲ（ＧＳ１）と、光電変換素子１１ａからの電荷を蓄積する第１の蓄積ダイオードＳＤと、第１の蓄積ダイオードＳＤから浮遊半導体領域ＦＤへの電荷転送を制御する第１の転送スイッチＴＲ（ＴＦ１）とを含む。
　図１２は、高精度デュアルシャッタの一例を示す図面である。図１２の（ａ）部を参照すると、この画素１２ａは、第２の電荷転送経路ＣＴＰ２が、第２の蓄積ダイオードＳＤ２と、第２の転送スイッチＴＲ（ＴＦ２）とを含む。引き続く説明では、第１の蓄積ダイオードを「ＳＤ１」として参照する。第２の蓄積ダイオードＳＤ２が光電変換素子１１ａからの電荷を蓄積すると共に、第２の転送スイッチＴＲ（ＴＦ２）が第２の蓄積ダイオードＳＤ２から浮遊半導体領域ＦＤへの電荷転送を制御する。例えば、第２のシャッタースイッチＴＲ（ＧＳ２）は光電変換素子１１ａと第２の蓄積ダイオードＳＤ２の一端との間に接続され、第２の転送スイッチＴＲ（ＴＦ２）は、浮遊半導体領域ＦＤと第２の蓄積ダイオードＳＤ２の一端との間に接続される。多重化されたシャッタの動作が提供されると共に、蓄積ダイオードＳＤ１、ＳＤ２を用いて低雑音の２つの画素信号が得られる。これ故に、例えば低照度においても正確な差分画像や２枚の超高速画像の取得が可能になる。
　複数の蓄積ダイオードＳＤ１、ＳＤ２を利用して、複数のグローバルシャッタ機能を提供できる。この構造によれば、個々の画像信号の生成に際してリセットノイズをキャンセルできる。これ故に、画素１２ａは、低雑音グローバルシャッタの画像を提供でき、画像の差分生成、特に等しい蓄積時間の２画像の差分生成を高精度に行うことが可能である。
　また、パイプライン処理の適用により高速撮像において倍速撮像が可能である。図１２の（ｂ）部を参照すると、倍速撮像のためのパイプライン処理が示される。２つの電荷転送経路ＣＴＰ１，ＣＴＰ２の各々における電荷の一時的な保持を浮遊半導体領域ＦＤと独立して行うことができる。これ故に、フォトダイオードＰＤから蓄積ダイオードＳＤ１（ＳＤ２）への転送／保持を、蓄積ダイオードＳＤ２（ＳＤ１）から浮遊半導体領域ＦＤへの保持／転送を並列化できる。複数の転送経路に電荷を振り分けて、これら電荷量を示す画素信号をカラムの読み出し回路を用いて行毎に読み出す際に、一方の転送経路に係る信号の読み出しにカラム線を使用しているとき、他方の転送経路に係る信号をフォトダイオードから蓄積ダイオードに転送している。これ故に、一方の転送経路に係る信号の読み出しが完了した後に、他方の転送経路に係る信号の読み出しにカラム線を使用できる。したがって、カラムの方向に縦に延在する信号線を増やさずに倍速で読み出すことができる。
　図１３は、トリプルシャッタを有する画素の一例を示す図面である。この画素１２ｂは、第１及び第２の電荷転送経路ＣＴＰ１、ＣＴＰ２に加えて、第３の電荷転送経路ＣＴＰ３を含む。第３の電荷転送経路ＣＴＰ３は、画素１１における第２の電荷転送経路ＣＴＰ２と同様の構造を含む。第３の電荷転送経路ＣＴＰ３は、光電変換素子１１ａからの電荷を浮遊半導体領域ＦＤに転送するシャッタスイッチＴＲ（ＧＳ３）を含む。第３の電荷転送経路ＣＴＰ３では、例えばスイッチＴＲ（ＧＳ３）ためのシャッタトランジスタが光電変換素子１１ａと浮遊半導体領域ＦＤとの間に接続されている。
　等価回路上では、高精度デュアルシャッタ用の画素に浮遊半導体領域ＦＤへ直接に電荷転送を可能にするゲートＴＲ（ＧＳ３）が追加されている。したがって、３枚のグローバルシャッタ画像が取得可能である。３つの蓄積時間の個々に比率を設定するとによって、ダイナミックレンジをさらに拡大できる。
　図１４は、画素アレイ内の複数の画素から画素信号を読み出す方法おける主要なステップを示す図面である。画素アレイ内の画素は、全画素同時シャッタに関するものなので、制御信号ＧＳ１、ＧＳ２、ＲＰＤによる電荷転送は全画素同時に行われる。フォトダイオードによる電荷の蓄積も同様に、全画素同時に行われる。制御信号ＧＳ１、ＧＳ２によるこれらの電荷転送は画素の選択が行われていない期間に行われ、その後に、画素選択が始まりそれらの信号の読み出しが開始される。引き続く説明は、画素アレイ３のある行内の画素について行われる。読み出し方法では、ステップＳ１０１では、画素アレイ３における画素１１（１２ａ、１２ｂ）の各々における光電変換素子１１ａを用いてフレーム期間内の第ｉの蓄積期間に第ｉの電荷蓄積を行う（「ｉ」は例えば自然数であり、最初の読み出しは「１」である）。ステップＳ１０２では、この電荷蓄積における電荷を画素１１における第ｉの電荷転送経路を介して画素１１の浮遊半導体領域ＦＤに転送するために、該電荷を第ｉの電荷転送経路内の蓄積ダイオードＳＤｉに一時的に蓄積する。
　必要な場合には、つまり更に別の電荷転送経路があるとき、ステップＳ１０３において光電変換素子１１ａを用いて同一のフレーム期間内の第（ｉ＋１）の蓄積期間に第（ｉ＋１）の電荷蓄積を行い、この後に、この電荷蓄積における電荷を画素１１における第（ｉ＋１）の電荷転送経路を介して浮遊半導体領域ＦＤに転送するために、該電荷を第（ｉ＋１）の電荷転送経路内の蓄積ダイオードＳＤ（ｉ＋１）に一時的に蓄積する。
　必要でないときには、ステップＳ１０２の次にステップＳ１０４を行うことができる。例えば、画素１１が２つの転送経路を含むとき、繰り返しはなしであり、画素１１が３つの転送経路を含むとき、繰り返しを行う。必要に応じてこれらの手順を繰り返すことができるけれども、本実施例では、電荷転送繰り返しはなしである。
　ステップＳ１０４では、画素１１の各々における光電変換素子１１ａを用いて同一フレーム期間内の第ｊの蓄積期間に第ｊの電荷蓄積を行う（本実施例では、ｊ＝２）。次いで、ステップＳ１０５では、画素１１の第ｊの電荷転送経路を介して第ｊの電荷蓄積における電荷を画素１１における浮遊半導体領域ＦＤに転送する。ステップＳ１０６において画素アレイ３のある行を選択する。浮遊半導体領域ＦＤにおける転送電荷量に応じた画素信号Ｓ１をカラム線Ｃに提供する。ステップＳ１０７では、当該選択行に対して読み出し動作を行って、カラム線上の画素信号Ｓ１を読み出す。
　ステップＳ１０８では、蓄積ダイオードＳＤｉに一時的に蓄積された電荷を浮遊半導体領域ＦＤに転送すると共に、浮遊半導体領域ＦＤにおける該転送電荷量に応じた画素信号Ｓ２をカラム線に提供する。ステップＳ１０９では、カラム線上の画素信号Ｓ２を読み出す。ステップＳ１１１では、電荷転送経路の数が２であるとき、画素信号Ｓ１及びＳ２を処理する。ステップＳ１１２では、画素アレイの次の行を選択する。読み出し動作は、所望の画素行の数だけ繰り返される。
　２つの転送経路を用いる読み出し方法によれば、画素１１は、一フレーム内の第１及び第２の蓄積期間にそれぞれ第１及び第２の電荷蓄積を行う。第１の電荷蓄積における電荷を浮遊半導体領域ＦＤに転送する前に、該電荷を蓄積ダイオードＳＤ１に一時的に蓄積する。この蓄積期間中に、第２の電荷転送経路ＣＴＰ２を介して第２の電荷蓄積における電荷を浮遊半導体領域ＦＤに転送すると共に、該転送電荷量に応じた浮遊半導体領域ＦＤの電位を表す画素信号Ｓ１をカラム線に提供する。この後に、蓄積ダイオードＳＤ１に一時的に蓄積された電荷を浮遊半導体領域ＦＤに転送すると共に、該転送電荷量に応じた浮遊半導体領域ＦＤの電位を表す画素信号Ｓ２をカラム線に提供する。これらの転送において、一方の転送経路を用いる転送の際に、光電変換素子１１ａからの電荷は蓄積ダイオードＳＤ１に一時的に蓄積される。一時的な蓄積により、他方の転送経路を用いて電荷転送を行う。これ故に、第１及び第２の蓄積期間にそれぞれ第１及び第２の電荷蓄積は、電荷の転送に関して互いに干渉することなく、画素アレイ３において多重化されたグローバルシャッタの動作を可能にする。また、時分割でカラム線上に提供される画素信号Ｓ１及びＳ２を読み出して、これらの読出された信号に高機能化のための処理を適用できる。
　電荷転送経路の数が３以上であるとき、蓄積ダイオードへの蓄積を繰り返しを行う。また、ステップＳ１０７の後にステップ１０８では、第ｉの蓄積ダイオードに保持された電荷を浮遊半導体領域ＦＤに転送すると共に、カラム線Ｃに画素信号Ｓ３を提供する。ステップＳ１０９では、カラム線Ｃ上の画素信号Ｓ３を読み出す。ステップＳ１１０では、未だ読み出しを行っていない蓄積ダイオードの電荷を浮遊半導体領域ＦＤに転送すると共に、この電荷に対応する画素信号をカラム線Ｃに提供すること、カラム線上の該画素信号を読み出すこと、を必要な回数だけ繰り返す。
　例えば、高精度のデュアルシャッタを含む画素１２ａを用いるとき、第１及び第２の転送経路の各々に蓄積ダイオードが設けられている。この実施例ではｊ＝２である。第２の蓄積期間に第２の電荷蓄積を行った後に、画素１２ａの第１の電荷転送経路を介して第１の電荷蓄積における電荷を浮遊半導体領域ＦＤに転送すると共に、浮遊半導体領域ＦＤにおける転送電荷量に応じた画素信号Ｓ１をカラム線に提供する。その後、S１１０において、画素１２ａの第２の電荷転送経路を介して第２の電荷蓄積における電荷を浮遊半導体領域ＦＤに転送すると共に、浮遊半導体領域ＦＤにおける転送電荷量に応じた画素信号Ｓ２をカラム線に提供する。高精度デュアルシャッタの場合には、蓄積ダイオードＳＤ１及びＳＤ２に電荷を蓄積した後に、画素の読み出しを行う。フォトダイオードＰＤから浮遊半導体領域ＦＤへ直接の電荷転送は行わない。各転送経路に蓄積ダイオードを用いるので、リセットノイズ（ｋＴＣノイズ）がキャンセルされた低雑音の２つ信号を得られる。
　例えば、トリプルシャッタを含む画素１２ｂを用いるとき、第１及び第２の転送経路の各々に蓄積ダイオードが設けられている。ステップＳ１０３において、光電変換素子１１ａを用いてフレーム期間内の第２の蓄積期間に第２の電荷蓄積を行うこと、第２の電荷蓄積における電荷を画素１２ｂにおける第２の電荷転送経路ＣＴＰ２を介して浮遊半導体領域ＦＤに転送するために該電荷を第２の電荷転送経路内の第２の蓄積ダイオードＳＤ２に一時的に蓄積すること、を行う。また、ステップＳ１１０においては、第２の蓄積ダイオードＳＤ２に一時的に蓄積された電荷を浮遊半導体領域ＦＤに転送すると共に、浮遊半導体領域ＦＤにおける転送電荷量に応じた画素信号をカラム線Ｃに提供すること、カラム線Ｃ上の画素信号を読み出すこと、を行う。ステップＳ１１１では、読み出された３つの画素信号を処理する。これらのステップにより、第３の蓄積ダイオードを用いた第３の電荷蓄積が可能になり、トリプルシャッタを提供できる。
　好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
　上記の側面に係る発明では、前記画素は、前記浮遊半導体領域をリセットするリセットスイッチを含むことができる。前記制御回路は、前記リセットスイッチを制御するリセット信号を生成する。前記第１の画素信号は、前記第１の転送電荷に対応した第１信号レベルと、前記リセットスイッチによりリセットされた前記浮遊半導体領域の電位に対応した第１リセットレベルとを含むことができる。前記第２の画素信号は、前記第２の転送電荷に対応した第２信号レベルと、前記リセットスイッチによりリセットされた前記浮遊半導体領域の電位に対応した第２リセットレベルとを含むことができる。前記読出回路は、前記第１及び第２の画素信号をそれぞれ標本化するための第１及び第２の相関二重サンプリング回路を含むことができる。
　当該側面によれば、第１及び第２の相関二重サンプリング回路を用いてそれぞれ第１及び第２の画像信号を標本化するので、画素の固定パターンノイズの除去が可能にある。
　上記の側面に係る発明では、前記第１の電荷転送経路を介して転送される電荷の蓄積のための第１蓄積期間が前記第２の電荷転送経路を介して転送される電荷の蓄積のための第２蓄積期間より長い。前記信号処理部は、前記第１及び第２の画像信号を合成して合成画像信号を生成する信号合成部を含む。前記合成画像信号は、前記第１及び第２の画像信号の各々におけるダイナミックレンジよりも広いダイナミックレンジを有する。
　例えば、蓄積ダイオードを含む転送経路に係る蓄積電荷を低照度領域のための信号に割り当てでき、この電荷蓄積のために長時間露光を行う。これとは別の転送経路に係る蓄積電荷を高照度領域のための信号に割り当てでき、この電荷蓄積のために短時間露光を行う。これら２つの画素信号を用いて線形の広ダイナミックレンジの画像信号を生成できる。
　上記の側面に係る発明では、前記信号処理部は、前記第１及び第２の画像信号の一方を前記第１及び第２の画像信号の他方と比較して、前記第１及び第２の画像信号の比較結果を示す比較信号を提供する比較部を含むことができる。
　上記の発明によれば、同一フレームにおいて、画素アレイは、第１及び第２の画像信号を取得できる。これらの画像信号は、それぞれ異なる時刻で取得されるが、これらの時刻の間隔は、当該デバイスの性能の範囲で非常に短くできる。近接した画像を示す画像信号の比較を行うことによって、近接した画像間の変化・違い等を検出できる。この検出は、例えば手ぶれ補正等の検知に利用可能である。
　上記の発明では、比較を行わなければ、近接した複数の時刻において取得された連続撮像された画像信号を提供できる。或いは、比較を行わなければ、近接した複数の時刻の撮像によるハイスピード撮像を可能にする画像信号を提供できる。
　上記の側面に係る発明では、前記信号処理部は、前記第１の画素信号と前記第２の画素信号との差分を示す信号を生成する差分生成部を含むことができる。上記の発明によれば、近接した複数の時刻において取得された画像信号の差分を生成するので、差分画像を生成できる。差分画像の利用により、例えば動き検出等の機能を提供できる。
　また、上記の側面に係る発明では、前記光電変換素子から前記第１の蓄積ダイオードへ転送される電荷を生成するための第１の蓄積期間は、前記光電変換素子から前記浮遊半導体領域へ転送される電荷を生成するための第２の蓄積期間に実質的に等しくするとき、差分画像の生成が容易になる。
　上記の側面に係る発明では、前記第１及び第２の電荷転送経路の他方は、前記光電変換素子からの電荷を蓄積する第２の蓄積ダイオードと、第４の制御信号に応答して前記第２の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第２の転送スイッチと、を含むことができる。前記第１のシャッタースイッチは、前記光電変換素子と前記第１の蓄積ダイオードの一端との間に接続され、前記第１の転送スイッチは、前記第１の蓄積ダイオードの前記一端と前記浮遊半導体領域との間に接続される。前記第２の転送スイッチは、前記浮遊半導体領域と前記第２の蓄積ダイオードの一端との間に接続され、前記第２のシャッタースイッチは、前記光電変換素子と前記第２の蓄積ダイオードの前記一端との間に接続される。
　上記の発明では、第１及び第２のシャッタースイッチは、それぞれ、光電変換素子から第1及び第２の蓄積ダイオードへの電荷転送を制御する。これらの制御に結果、それぞれの転送電荷は、第１及び第２の蓄積ダイオードに一時的に蓄積される。固体撮像装置では、これらの蓄積ダイオードが埋め込み構造のｐｎダイオードを提供できる。高い蓄積性能が提供される。この高性能化により、電荷転送に関して高精度の多重シャッタ（例えばデュアルシャッタ）を提供できる。
　上記の側面に係る発明では、前記画素は、前記第１及び第２の電荷転送経路と異なり前記光電変換素子から前記浮遊半導体領域に至る第３の電荷転送経路を更に備えることができる。前記第３の電荷転送経路は、第５の制御信号に応答して前記光電変換素子からの電荷転送を制御する第３のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第３の蓄積ダイオードと、第６の制御信号に応答して前記第３の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第３の転送スイッチと、を含み、前記信号処理回路は、前記画素アレイからの第３の画素信号を読み出し、前記第３の画素信号は、前記第３の電荷転送経路を介して前記浮遊半導体領域に転送された電荷に対応する。上記の発明では、第３の電荷転送経路の提供と第３の電荷転送経路の第３の蓄積ダイオードとにより、トリプルシャッタを提供できる。
　この画素回路の一例では、第３のシャッタースイッチは、光電変換素子と第３の蓄積ダイオードの一端との間に接続され、第３の転送スイッチは、第３の蓄積ダイオードの一端と浮遊半導体領域との間に接続される。
　本発明は、固体撮像装置、画素信号を読み出す方法、画素を使用用途とし、多重化されたグローバルシャッタの動作が可能な固体撮像装置、アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法、或いは、多重化されたシャッタの動作が可能な画素を提供することができるものである。
　１…固体撮像装置、３…画素アレイ、１１、１２ａ、１２ｂ…画素、１１ａ…光電変換素子、１１ｂ…画素回路、Ｓ１、Ｓ２、Ｓ（ｐｉｘｅｌ）…画素信号、Ｃ…カラム線、５…カラム信号処理部、１５…カラム信号処理回路、９…信号処理部、ＣＴＰ１、ＣＴＰ２、ＣＴＰ３…電荷転送経路、ＳＤ、ＳＤ１、ＳＤ２３…蓄積ダイオード。

Claims (9)

  1. 　固体撮像装置であって、
    　アレイ状に配列された複数の画素を含む画素アレイと、
    　前記画素を制御するための第１、第２、第３の制御信号を生成する制御回路と、
    　前記画素アレイからの第１及び第２の画素信号を一フレームにおいて読み出す読出回路と、
    　前記読出回路からの信号を処理する信号処理部と、
    を備え、
    　各画素は、
    　　受けた光から電気信号を生成する光電変換素子と、
    　　前記光電変換素子からの電荷を蓄積する浮遊半導体領域と、
    　　前記光電変換素子から前記浮遊半導体領域に至る第１の電荷転送経路と、
    　　前記光電変換素子から前記浮遊半導体領域に至る第２の電荷転送経路と、
    　　前記浮遊半導体領域における電位に応じた信号を提供する出力部と、
    を含み、
    　　前記第１及び第２の電荷転送経路の一方は、前記第１の制御信号に応答して前記光電変換素子からの電荷の転送を制御する第１のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第１の蓄積ダイオードと、前記第２の制御信号に応答して前記第１の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第１の転送スイッチと、
    を含み、
    　　前記第１及び第２の電荷転送経路の他方は、前記第３の制御信号に応答して前記光電変換素子からの電荷の転送を制御する第２のシャッタースイッチを含み、
    　前記第１の画素信号は、前記第１の電荷転送経路を介して前記浮遊半導体領域に転送された第１の転送電荷に対応し、
    　前記第２の画素信号は、前記第２の電荷転送経路を介して前記浮遊半導体領域に転送された第２の転送電荷に対応する、ことを特徴とする固体撮像装置。
  2. 　前記画素は、前記浮遊半導体領域をリセットするリセットスイッチを含み、
    　前記制御回路は、前記リセットスイッチを制御するリセット信号を生成し、
    　前記第１の画素信号は、前記第１の転送電荷に対応した第１信号レベルと、前記リセットスイッチによりリセットされた前記浮遊半導体領域の電位に対応した第１リセットレベルとを含み、
    　前記第２の画素信号は、前記第２の転送電荷に対応した第２信号レベルと、前記リセットスイッチによりリセットされた前記浮遊半導体領域の電位に対応した第２リセットレベルとを含み、
    　前記読出回路は、前記第１及び第２の画素信号をそれぞれ標本化するための第１及び第２の相関二重サンプリング回路を含む、ことを特徴とする請求項１に記載された固体撮像装置。
  3. 　前記第１の電荷転送経路を介して転送される電荷の蓄積のための第１蓄積期間は、前記第２の電荷転送経路を介して転送される電荷の蓄積のための第２蓄積期間より長い、
    　前記信号処理部の前記出力信号は、前記第１及び第２の画像信号から合成画像信号を合成する信号合成部を含み、
    　前記合成画像信号は、前記第１及び第２の画像信号の各々におけるダイナミックレンジよりも広いダイナミックレンジを有する、ことを特徴とする請求項１又は請求項２に記載された固体撮像装置。
  4. 　前記信号処理部は、前記第１及び第２の画像信号の一方を前記第１及び第２の画像信号の他方と比較して、前記第１及び第２の画像信号の比較結果を示す比較信号を提供する比較部を含む、ことを特徴とする請求項１又は請求項２に記載された固体撮像装置。
  5. 　前記光電変換素子から前記第１の蓄積ダイオードへ転送される電荷を生成するための第１の蓄積期間は、前記光電変換素子から前記浮遊半導体領域へ転送される電荷を生成するための第２の蓄積期間に実質的に等しく、
    　前記信号処理部は、前記第１の画素信号と前記第２の画素信号との差分に対応する信号を生成する差分生成部を含む、ことを特徴とする請求項１～請求項４のいずれか一項に記載された固体撮像装置。
  6. 　前記第１及び第２の電荷転送経路の他方は、前記光電変換素子からの電荷を蓄積する第２の蓄積ダイオードと、第４の制御信号に応答して前記第２の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第２の転送スイッチと、を含み、
    　前記第２の転送スイッチは、前記浮遊半導体領域と前記第２の蓄積ダイオードの一端との間に接続され、
    　前記第２のシャッタースイッチは、前記光電変換素子と前記第２の蓄積ダイオードの前記一端との間に接続され、
    　前記第１のシャッタースイッチは、前記光電変換素子と前記第１の蓄積ダイオードの一端との間に接続され、
    　前記第１の転送スイッチは、前記第１の蓄積ダイオードの前記一端と前記浮遊半導体領域との間に接続される、ことを特徴とする請求項１～請求項５のいずれか一項に記載された固体撮像装置。
  7. 　前記画素は前記光電変換素子から前記浮遊半導体領域に至る第３の電荷転送経路を更に備え、
    　前記第３の電荷転送経路は、第５の制御信号に応答して前記光電変換素子からの電荷転送を制御する第３のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第３の蓄積ダイオードと、第６の制御信号に応答して前記第３の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第３の転送スイッチと、を含み、
    　前記信号処理部は、前記画素アレイからの第３の画素信号を読み出し、
    　前記第３の画素信号は、前記第３の電荷転送経路を介して前記浮遊半導体領域に転送された電荷に対応する、ことを特徴とする請求項１～請求項６のいずれか一項に記載された固体撮像装置。
  8. 　アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法であって、当該方法は、
    　前記画素アレイにおける画素の各々における光電変換素子を用いてフレーム期間内の第１の蓄積期間に第１の電荷蓄積を行うステップと、
    　前記第１の電荷蓄積における電荷を前記画素における第１の電荷転送経路を介して前記画素における浮遊半導体領域に転送するために、該電荷を前記第１の電荷転送経路内の第１の蓄積ダイオードに一時的に蓄積するステップと、
    　前記光電変換素子を用いて前記フレーム期間内の第２の蓄積期間に第２の電荷蓄積を行うステップと、
    　前記画素の第２の電荷転送経路を介して前記第２の電荷蓄積における電荷を前記浮遊半導体領域に転送すると共に、前記浮遊半導体領域における転送電荷量に応じた画素信号をカラム線に提供するステップと、
    　前記カラム線上の前記画素信号を読み出すステップと、
    　前記第１の蓄積ダイオードに一時的に蓄積された電荷を前記浮遊半導体領域に転送すると共に、前記浮遊半導体領域における転送電荷量に応じた別の画素信号をカラム線に提供するステップと、
    　前記カラム線上の前記別の画素信号を読み出すステップと、
    　前記画素信号及び前記別の画素信号を処理するステップと、
    を備えることを特徴とする、画素信号を読み出す方法。
  9. 　固体撮像装置のための画素であって、
    　受けた光から電気信号を生成する光電変換素子と、
    　前記光電変換素子からの電荷を蓄積する浮遊半導体領域と、
    　前記光電変換素子から前記浮遊半導体領域に至る第１の電荷転送経路と、
    　前記第１の電荷転送経路と異なり前記光電変換素子から前記浮遊半導体領域に至る第２の電荷転送経路と、
    　前記浮遊半導体領域における電位に応じた信号を提供する出力部と、
    を含み、
    　前記第１の電荷転送経路は、前記光電変換素子からの電荷の転送を制御する第１のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第１の蓄積ダイオードと、前記第１の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第１の転送スイッチと、を含み、
    　前記第２の電荷転送経路は、前記光電変換素子からの電荷の転送を制御する第２のシャッタースイッチを含み、
    　前記第１のシャッタースイッチは、前記光電変換素子と前記第１の蓄積ダイオードの一端との間に接続され、
    　前記第１の転送スイッチは、前記第１の蓄積ダイオードの前記一端と前記浮遊半導体領域との間に接続される、ことを特徴とする画素。
PCT/JP2011/051813 2010-02-05 2011-01-28 固体撮像装置、画素信号を読み出す方法、画素 WO2011096340A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/577,162 US8786745B2 (en) 2010-02-05 2011-01-28 Solid-state image pickup device
JP2011552756A JP5713266B2 (ja) 2010-02-05 2011-01-28 固体撮像装置、画素信号を読み出す方法、画素
EP11739689.5A EP2541896B1 (en) 2010-02-05 2011-01-28 Solid-state image pickup device, method of reading pixel signal, and pixel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010024595 2010-02-05
JP2010-024595 2010-02-05

Publications (1)

Publication Number Publication Date
WO2011096340A1 true WO2011096340A1 (ja) 2011-08-11

Family

ID=44355339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/051813 WO2011096340A1 (ja) 2010-02-05 2011-01-28 固体撮像装置、画素信号を読み出す方法、画素

Country Status (5)

Country Link
US (1) US8786745B2 (ja)
EP (1) EP2541896B1 (ja)
JP (1) JP5713266B2 (ja)
KR (1) KR20120112778A (ja)
WO (1) WO2011096340A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199816A (ja) * 2010-02-26 2011-10-06 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN102544050A (zh) * 2011-12-28 2012-07-04 上海中科高等研究院 电荷存储单元以及图像传感器像素电路
CN103022067A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Cmos图像传感器的像素单元及cmos图像传感器
KR20140136293A (ko) * 2013-05-20 2014-11-28 인텔렉추얼디스커버리 주식회사 이미징 장치 및 그 구동방법
JP2015095772A (ja) * 2013-11-12 2015-05-18 キヤノン株式会社 固体撮像装置および撮像システム
JP2016066843A (ja) * 2014-09-24 2016-04-28 株式会社Ｊｖｃケンウッド 固体撮像装置
US9380235B2 (en) 2014-03-14 2016-06-28 Kabushiki Kaisha Toshiba AD conversion circuit
EP3177007A1 (en) 2015-12-04 2017-06-07 Canon Kabushiki Kaisha Method for driving exposure in an imaging apparatus
JP2017103726A (ja) * 2015-12-04 2017-06-08 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP2017517909A (ja) * 2014-03-19 2017-06-29 ソニー株式会社 画素を多重化するカメラのシェイクブラーおよびモーションブラーの制御
US9781369B2 (en) 2014-11-27 2017-10-03 Samsung Electronics Co., Ltd. Image sensor and image processing system including the same
JP2017220750A (ja) * 2016-06-06 2017-12-14 キヤノン株式会社 撮像装置、撮像システム
US10009560B2 (en) 2016-06-10 2018-06-26 Canon Kabushiki Kaisha Imaging device for controlling signal charge
US10158816B2 (en) 2016-06-10 2018-12-18 Canon Kabushiki Kaisha Imaging sensor, imaging system, and moving body having signals amplified in two different accumulation periods
WO2019065866A1 (ja) * 2017-09-29 2019-04-04 株式会社ニコン 撮像素子
US10498979B2 (en) 2016-06-10 2019-12-03 Canon Kabushiki Kaisha Image pickup apparatus, method for controlling image pickup apparatus, and image pickup system
JP2021505080A (ja) * 2017-11-30 2021-02-15 ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド 動画のためのｌｅｄフリッカ軽減
US12003872B2 (en) 2015-12-03 2024-06-04 Panasonic Intellectual Property Management Co., Ltd. Imaging device including photoelectric conversion layer
WO2024203524A1 (ja) * 2023-03-24 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928792B1 (en) * 2011-01-31 2015-01-06 Aptina Imaging Corporation CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
JP6012196B2 (ja) * 2012-02-17 2016-10-25 キヤノン株式会社 光電変換装置の駆動方法
US9210345B2 (en) * 2013-02-11 2015-12-08 Tower Semiconductor Ltd. Shared readout low noise global shutter image sensor method
US9160956B2 (en) * 2013-02-11 2015-10-13 Tower Semiconductor Ltd. Shared readout low noise global shutter image sensor
GB2511868B (en) 2013-03-15 2020-07-15 Tobii Ab Eye/gaze tracker and method of tracking the position of an eye and/or a gaze point of a subject
KR102106372B1 (ko) * 2013-05-20 2020-05-06 인텔렉추얼디스커버리 주식회사 이미징 장치 및 그 구동방법
US9231007B2 (en) * 2013-08-27 2016-01-05 Semiconductor Components Industries, Llc Image sensors operable in global shutter mode and having small pixels with high well capacity
US20150070588A1 (en) * 2013-09-12 2015-03-12 Himax Imaging, Inc. Imaging processing circuit for generating and storing updated pixel signal in storage capacitor before next operating cycle
US9225919B2 (en) * 2014-02-25 2015-12-29 Semiconductor Components Industries, Llc Image sensor systems and methods for multiple exposure imaging
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
JP6452381B2 (ja) * 2014-10-23 2019-01-16 キヤノン株式会社 撮像装置
KR102275711B1 (ko) * 2014-11-17 2021-07-09 삼성전자주식회사 이미지 센서 및 이미지 센서의 데이터 출력 방법
WO2016078713A1 (en) * 2014-11-20 2016-05-26 Teledyne Dalsa B.V. A circuit controller for controlling a pixel circuit and a method of controlling a pixel circuit
US9912886B2 (en) * 2014-12-17 2018-03-06 Canon Kabushiki Kaisha Image capturing apparatus and driving method of image sensor
TWI525307B (zh) 2015-02-10 2016-03-11 聯詠科技股份有限公司 用於影像感測器之感光單元及其感光電路
CN105991944B (zh) * 2015-02-23 2019-03-22 联咏科技股份有限公司 用于影像传感器的感光单元及其感光电路
US9888200B2 (en) 2015-07-31 2018-02-06 Pixart Imaging Inc. Image sensor and operating method thereof
KR20170046404A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 영상 촬영 장치 및 방법
US9961255B2 (en) * 2016-02-09 2018-05-01 Canon Kabushiki Kaisha Image capturing apparatus, control method thereof, and storage medium
US9933300B2 (en) * 2016-02-23 2018-04-03 BAE Systems Imaging Solutions Inc. Ultra-high dynamic range two photodiode pixel architecture
JP2017183563A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
JP6789678B2 (ja) * 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
TW201817223A (zh) * 2016-10-20 2018-05-01 原相科技股份有限公司 全域快門高動態範圍像素及全域快門高動態範圍影像感測器
US10567689B2 (en) * 2018-05-08 2020-02-18 Semiconductor Components Industries, Llc Image sensors having multi-storage image sensor pixels
JP7150469B2 (ja) * 2018-05-17 2022-10-11 キヤノン株式会社 撮像装置及び撮像システム
WO2020241287A1 (ja) * 2019-05-31 2020-12-03 パナソニックセミコンダクターソリューションズ株式会社 固体撮像装置、撮像装置および撮像方法
KR20210001733A (ko) 2019-06-28 2021-01-06 삼성전자주식회사 디지털 픽셀 및 이를 포함하는 이미지 센서
KR20210109769A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 구동 방법
CN116017180A (zh) * 2022-12-19 2023-04-25 上海韦尔半导体股份有限公司 一种双快门tof图像传感器像素结构及驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253316A (ja) * 1999-03-02 2000-09-14 Kawasaki Steel Corp Ｃｍｏｓイメージセンサ
JP2002271686A (ja) * 2001-03-12 2002-09-20 Olympus Optical Co Ltd 撮像装置
JP2004111590A (ja) 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法
JP2008103647A (ja) 2006-10-20 2008-05-01 National Univ Corp Shizuoka Univ 半導体素子及び固体撮像装置
JP2009268083A (ja) * 2008-04-03 2009-11-12 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2009296574A (ja) * 2008-05-02 2009-12-17 Canon Inc 固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986297A (en) 1996-05-22 1999-11-16 Eastman Kodak Company Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk
US7361877B2 (en) 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter
US8319166B2 (en) * 2006-01-18 2012-11-27 National University Corporation Shizuoka University Solid-state image pick-up device and pixel signal readout method having dual potential well, dual transfer gate electrode and dual floating-diffusion region for separately transferring and storing charges respectively
US20080106625A1 (en) * 2006-11-07 2008-05-08 Border John N Multi image storage on sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253316A (ja) * 1999-03-02 2000-09-14 Kawasaki Steel Corp Ｃｍｏｓイメージセンサ
JP2002271686A (ja) * 2001-03-12 2002-09-20 Olympus Optical Co Ltd 撮像装置
JP2004111590A (ja) 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法
JP2008103647A (ja) 2006-10-20 2008-05-01 National Univ Corp Shizuoka Univ 半導体素子及び固体撮像装置
JP2009268083A (ja) * 2008-04-03 2009-11-12 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2009296574A (ja) * 2008-05-02 2009-12-17 Canon Inc 固体撮像装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
N. BOCK; A. KRYMSKI; A. SARWARI ET AL.: "A Wide-VGA CMOS Image Sensor with Global Shutter and Extended Dynamic Range", IEEEWORKSHOP ON CHARGE COUPLED DEVICES AND ADVANCED IMAGE SENSORS, June 2005 (2005-06-01), pages 222 - 225
See also references of EP2541896A4
T. YAMADA; S. KASUGA; T. MURATA; Y KATO: "A 140dB-Dynamic-Range MOSImage Sensor with In-Pixel Multiple-Exposure Synthesis", IEEE INTEMATIONALSOLID-STATE CIRCUITS CONFERENCE, February 2008 (2008-02-01), pages 50 - 51

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917341B2 (en) 2010-02-26 2014-12-23 Sony Corporation Solid-state image pickup apparatus, driving method for solid-state image pickup apparatus and electronic device
JP2011199816A (ja) * 2010-02-26 2011-10-06 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN102544050A (zh) * 2011-12-28 2012-07-04 上海中科高等研究院 电荷存储单元以及图像传感器像素电路
CN103022067A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Cmos图像传感器的像素单元及cmos图像传感器
KR20140136293A (ko) * 2013-05-20 2014-11-28 인텔렉추얼디스커버리 주식회사 이미징 장치 및 그 구동방법
KR102141107B1 (ko) * 2013-05-20 2020-08-04 인텔렉추얼디스커버리 주식회사 이미징 장치 및 그 구동방법
JP2015095772A (ja) * 2013-11-12 2015-05-18 キヤノン株式会社 固体撮像装置および撮像システム
US9380235B2 (en) 2014-03-14 2016-06-28 Kabushiki Kaisha Toshiba AD conversion circuit
JP2017517909A (ja) * 2014-03-19 2017-06-29 ソニー株式会社 画素を多重化するカメラのシェイクブラーおよびモーションブラーの制御
JP2016066843A (ja) * 2014-09-24 2016-04-28 株式会社Ｊｖｃケンウッド 固体撮像装置
US9781369B2 (en) 2014-11-27 2017-10-03 Samsung Electronics Co., Ltd. Image sensor and image processing system including the same
US12003872B2 (en) 2015-12-03 2024-06-04 Panasonic Intellectual Property Management Co., Ltd. Imaging device including photoelectric conversion layer
EP3177007A1 (en) 2015-12-04 2017-06-07 Canon Kabushiki Kaisha Method for driving exposure in an imaging apparatus
JP2017103726A (ja) * 2015-12-04 2017-06-08 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
US10455177B2 (en) 2015-12-04 2019-10-22 Canon Kabushiki Kaisha Method for driving imaging apparatus
JP2017220750A (ja) * 2016-06-06 2017-12-14 キヤノン株式会社 撮像装置、撮像システム
US10158816B2 (en) 2016-06-10 2018-12-18 Canon Kabushiki Kaisha Imaging sensor, imaging system, and moving body having signals amplified in two different accumulation periods
US10498979B2 (en) 2016-06-10 2019-12-03 Canon Kabushiki Kaisha Image pickup apparatus, method for controlling image pickup apparatus, and image pickup system
US10785433B2 (en) 2016-06-10 2020-09-22 Canon Kabushiki Kaisha Imaging sensor, imaging system, and moving body having signals amplified in two different accumulation periods
US10009560B2 (en) 2016-06-10 2018-06-26 Canon Kabushiki Kaisha Imaging device for controlling signal charge
WO2019065866A1 (ja) * 2017-09-29 2019-04-04 株式会社ニコン 撮像素子
JPWO2019065866A1 (ja) * 2017-09-29 2020-10-15 株式会社ニコン 撮像素子
JP2022043221A (ja) * 2017-09-29 2022-03-15 株式会社ニコン 撮像素子
US11523082B2 (en) 2017-09-29 2022-12-06 Nikon Corporation Image sensor with pixels having multiple paths for transferring charge
JP7243805B2 (ja) 2017-09-29 2023-03-22 株式会社ニコン 撮像素子、及び撮像装置
JP2021505080A (ja) * 2017-11-30 2021-02-15 ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド 動画のためのｌｅｄフリッカ軽減
JP7069315B2 (ja) 2017-11-30 2022-05-17 ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド 動画のためのｌｅｄフリッカ軽減
WO2024203524A1 (ja) * 2023-03-24 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
EP2541896A1 (en) 2013-01-02
JP5713266B2 (ja) 2015-05-07
JPWO2011096340A1 (ja) 2013-06-10
EP2541896A4 (en) 2013-09-25
US20130044247A1 (en) 2013-02-21
EP2541896B1 (en) 2019-06-12
US8786745B2 (en) 2014-07-22
KR20120112778A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
JP5713266B2 (ja) 固体撮像装置、画素信号を読み出す方法、画素
US11196955B2 (en) Solid-state imaging element and camera system
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN109769083B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN110832844B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
EP2587794B1 (en) Pixel and pixel array with global shutter
US7965328B2 (en) CMOS solid-state image pickup apparatus utilizing selectable accumulation time results
US8686339B2 (en) Solid-state imaging device, driving method thereof, and electronic device
CN101998066B (zh) 固体摄像装置、其驱动方法以及电子设备
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US8723284B1 (en) Back side illuminated CMOS image sensor with global shutter storage gates stacked on top of pinned photodiodes
US20120327281A1 (en) Electronic apparatus and driving method therefor
JP2015103958A (ja) 撮像装置
JP5012188B2 (ja) 固体撮像装置
JP2008263546A (ja) 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム
US20230156369A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5780025B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
CN110771157A (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子机器
EP3420592B1 (en) Improved ultra-high dynamic range pixel architecture
WO2011105018A1 (ja) 固体撮像装置及びカメラシステム
Yasutomi et al. Two-stage charge transfer pixel using pinned diodes for low-noise global shutter imaging
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置
JP5153563B2 (ja) 固体撮像装置及びその駆動方法
KR20180041028A (ko) 유기 포토 필름을 이용한 이미지 센서
JP2004228524A (ja) 固体撮像装置およびカメラ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11739689

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2011552756

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127020782

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011739689

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13577162

Country of ref document: US