KR20080063490A - 고체 촬상 장치, 촬상 장치 및 그 구동 방법 - Google Patents

고체 촬상 장치, 촬상 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20080063490A
KR20080063490A KR1020087010712A KR20087010712A KR20080063490A KR 20080063490 A KR20080063490 A KR 20080063490A KR 1020087010712 A KR1020087010712 A KR 1020087010712A KR 20087010712 A KR20087010712 A KR 20087010712A KR 20080063490 A KR20080063490 A KR 20080063490A
Authority
KR
South Korea
Prior art keywords
pulse
pixels
driving
group
row
Prior art date
Application number
KR1020087010712A
Other languages
English (en)
Inventor
마사유키 마스야마
구니히코 하라
마사시 무라카미
신스케 네자키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20080063490A publication Critical patent/KR20080063490A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고체 촬상 장치는, 제1군의 픽셀(41), 씨닝 구동 중에 스킵되는 제2군의 픽셀(42) 및 주사부(13)를 포함한다. 주사부(13)는, 각각의 제1군의 픽셀(41)이 출력 신호를 출력시켜 광전변환 소자(12)에 축적된 신호 전하의 양을 제1 레벨로 초기화하는 판독 동작을 실행하도록 구동하고, 또한, 각각의 제2군의 픽셀(42)이 광전변환 소자(12)에 축적된 신호 전하의 양을 제1 레벨보다 높고 광전변환 소자(12)의 포화 신호 레벨보다 낮은 제2 레벨로 초기화하는 배출 동작을 실행하도록 구동한다.

Description

고체 촬상 장치, 촬상 장치 및 그 구동 방법{SOLID-STATE IMAGING DEVICE, IMAGING APPARATUS AND DRIVING METHOD FOR THE SAME}
본 발명은 고체 촬상 장치, 촬상 장치 및 그러한 장치의 구동 방법에 관한 것으로, 특히 고속의 동화상 촬상용의 고체 촬상 장치, 촬상 장치 및 그러한 장치의 구동 방법에 관한 것이다.
최근에, 저전압으로 동작할 수 있는 MOS 센서가 휴대 기기 등의 용도로 주목받고 있다. 종래, CCD 디바이스에 비해 화질이 뒤떨어진다고 하는 MOS 센서의 종래의 문제점이 개선되고 있다.
또, 고해상도의 정지화상 촬상과 고속의 동화상 촬상의 양자를 하나의 MOS 센서로 달성하기 위해, MOS 센서의 픽셀가 판독 시에 씨닝(thinning)되는 씨닝 구동을 실행하는 고체 촬상 장치가 개발되고 있다.
선택 펄스가 공급된 픽셀로부터의 신호만을 판독할 수 있는, MOS 센서로 만들어지는 고체 촬상 장치에서는, 판독 시에 스킵(skip)될 픽셀에 대해서 선택 펄스를 공급하지 않음으로써, 씨닝 구동을 실현할 수 있게 된다.
그러나, 스킵된 픽셀에 대해서도 광전변환이 실행된다. 따라서, 단순히 픽셀를 선택하지 않음으로써 씨닝 구동을 실현하는 경우, 스킵된 픽셀의 광전변환 소 자로부터 오버플로우하는 신호가 인접 픽셀에 흘러들어, 거짓(false) 신호가 발생할 우려가 있다.
거짓 신호의 발생을 방지하기 위해서, 스킵될 픽셀의 리셋 스위치를 항상 구동 상태로 함으로써, 스킵될 픽셀의 광전변환 소자의 전하를 전원 단자에 배출하는 방법이 제안되고 있다(예를 들면, 일본 특허공개 2000－350103호 공보(도 1, 도 7, 도 8) 참조).
상술한 동작에 따라, 씨닝 구동 중에 판독이 스킵되는 픽셀의 광전변환 소자에 축적하는 전하가 포화될 수 있어, 인접하는 광전변환 소자에 전하가 흘러 거짓 신호가 발생하게 되는 것을 방지하는 것이 가능해진다. 이러한 방법으로, 스미어링(smearing), 블루밍(blooming) 및 색 혼합 등이 거의 생기지 않는 고화질의 화상을 얻을 수 있다.
그러나, 종래의 고체 촬상 장치 및 상술한 그러한 장치의 구동 방법은 아래의 문제점을 갖는다.
일반적으로, 고체 촬상 장치는, 촬상 영역 전체에 걸쳐서 형성된 p웰 내에 복수의 n-형 반도체층을 갖고, 각각의 pn 접합이 다이오드를 구성하고 있다. 포토다이오드의 사이즈를 최대화하기 위해서 p웰을 접지 전위에 접지하기 위한 콘택트를 촬상 영역 내에 위치시키지 않고, 촬상 영역의 주위의 영역에서만 콘택트 등을 통해 p웰이 접지된다. 그러나, 이러한 경우, 촬상 영역의 중앙부에서는, p웰의 전위가 충분히 고정되지 않는다. 그 때문에, 선택 스위치 펄스나 리셋 스위치 펄스가 신호선에 인가될 때, 이러한 신호선과 p웰 간의 용량 결합에 의해 p웰의 전위가 변동하여, p웰의 전위가 안정될 때까지 일정한 시간이 확보되어야 한다. 따라서, 판독 및 리셋 동작에 시간이 걸리기 때문에, 픽셀를 판독하기 위해 씨닝되더라도 더 높은 프레임 레이트(frame rate)를 얻을 수 없다.
상기를 고려하여, 본 발명의 목적은, 씨닝 구동 중에 p웰의 전위가 변동하는 일 없이, 판독 및 리셋 동작이 짧은 고 프레임 레이트의 고체 촬상 장치를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 고체 촬상 장치에서는, 판독이 스킵되는 픽셀의 광전변환 소자에 전하를 남겨, 전하의 배출이 불완전하게 되게 한다.
본 발명의 고체 촬상 장치는, 반도체 기판의 촬상 영역에 행렬 형상으로 배치되어, 광 신호를 신호 전하로 변환하여 그 전하를 축적하는 광전변환 소자, 상기 광전변환 소자에 축적된 신호 전하를 초기화하는 초기화부, 및 상기 광전변환 소자에 축적된 상기 신호 전하에 응답하는 출력 신호를 출력하는 출력부를 각각 포함하는, 복수의 제1군의 픽셀; 상기 촬상 영역에 행렬 형상으로 상기 제1군의 픽셀과 다른 행에 배치되어, 상기 광전변환 소자, 상기 초기화부 및 상기 출력부를 각각 포함하며, 씨닝 구동 중에 그 판독이 스킵되는, 복수의 제2군의 픽셀; 및 상기 제1군의 픽셀의 각각이 상기 출력 신호를 출력시켜 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 제1 레벨로 초기화하는 판독 동작을 실행하게 하고, 또한, 상기 제2군의 픽셀의 각각이 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 상기 제1 레벨보다 높고 상기 광전변환 소자의 포화 신호 레벨보다 낮은 제2 레벨로 초기화하는 배출 동작을 실행하게 하는 주사부를 포함한다.
본 발명의 고체 촬상 장치에 따르면, 스킵되는 제2군의 픽셀의 전하가 오버플로우하여 거진 신호를 생성하는 문제점을 방지할 수 있을 뿐만 아니라, 광전변환 소자에 전하의 잔존으로 인한 p웰의 전위의 변화를 억제할 수 있다. 따라서, 판독 및 리셋 시간이 단축될 수 있으며, 그에 따라 고속으로 동작하는 고체 촬상 장치를 실현할 수 있다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 제1군의 픽셀 및 상기 제2군의 픽셀의 각각은, 상기 광전변환 소자에 축적된 상기 신호 전하가 전송되는 플로팅 확산을 갖고, 상기 초기화부는, 상기 광전변환 소자와 상기 플로팅 확산의 사이에 전기적으로 접속된 전송 트랜지스터를 갖는다. 또한, 상기 초기화부는, 상기 광전변환 소자와 전원의 사이에 접속된 리셋 트랜지스터를 갖는다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 주사부는, 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하는 제1 구동 펄스 및 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하는 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스폭은, 상기 제1 구동 펄스의 펄스폭보다 작다. 이러한 구성에 의해, 제2군의 픽셀의 광전변환 소자에 전하가 잔존하게 한다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 주사부는, 기준 클록에 의거하여 상기 제1 구동 펄스 및 상기 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스폭은, 상기 기준 클록에 의거하여 생성될 수 있는 최소 펄스폭이다. 이러한 구성에 의해, 씨닝 구동이 고속으로 될 수 있다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 주사부는, 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하는 제1 구동 펄스 및 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하는 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스 높이는, 상기 제1 구동 펄스의 펄스 높이보다 낮다. 이러한 구성에 의해, 또한, 제2군의 픽셀의 광전변환 소자에 전하가 잔존할 수 있다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 초기화부는, 소스가 상기 광전변환 소자에 접속된 트랜지스터를 갖고, 상기 배출 동작 시에 상기 트랜지스터의 드레인에 인가되는 전압은, 상기 판독 동작 시에 상기 트랜지스터의 드레인에 인가되는 전압보다 낮다. 이러한 구성에 의해, 또한, 제2군의 픽셀의 광전변환 소자에 전하가 잔존할 수 있다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 배출 동작 시에 상기 구동 신호를 미리 정해진 시간동안 유지하는 유지 수단을 더 포함한다. 이러한 구성에 의해, 타이밍 펄스가 용이하게 공급될 수 있고, 이로 인해 제2군의 픽셀의 광전변환 소자로부터 전하를 배출할 수 있다.
상기 경우에, 바람직하게는, 상기 주사부는, 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하는 제1 구동 펄스 및 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하는 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스 높이는, 상기 제1 구동 펄스의 펄스 높이보다 낮다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 주사부는, 상기 제1군의 픽셀을 구동하여 상기 제1군의 픽셀의 각각의 상기 광전변환 소자가 상기 신호 전하를 축적하는 시간을 제한하는 전자 셔터 동작을 실행하고, 상기 복수의 제1군의 픽셀 중 하나의 제1군의 픽셀이 상기 전자 셔터 동작을 실행할 때, 상기 주사부는 상기 복수의 제2군의 픽셀 중 상기 하나의 제1군의 픽셀과 적어도 인접하는 제2군의 픽셀을 구동시켜 상기 배출 동작을 실행한다.
본 발명의 고체 촬상 장치에서, 바람직하게는, 상기 주사부는, 상기 제1군의 픽셀을 구동하여 상기 제1군의 픽셀의 각각의 상기 광전변환 소자가 상기 신호 전하를 축적하는 시간을 제한하는 전자 셔터 동작을 실행하고, 상기 복수의 제1군의 픽셀 중 하나의 행에 배치된 제1군의 픽셀이 상기 전자 셔터 동작을 실행할 때, 상기 복수의 제2군의 픽셀 중 상기 하나의 행에 배치된 제1군의 픽셀에 적어도 인접하는 행에 배치된 제2군의 픽셀을 구동하여 상기 배출 동작을 실행한다.
본 발명의 촬상 장치는, 본 발명의 고체 촬상 장치, 상기 고체 촬상 장치에 광이 입사되게 하는 광학계, 상기 고체 촬상 장치의 동작을 제어하는 제어 신호를 출력하는 제어부, 및 상기 고체 촬상 장치로부터의 출력 신호를 처리하여 그 결과를 화상 데이터로서 출력하는 신호 처리 회로를 포함한다.
본 발명의 촬상 장치에 따르면, 거짓 신호로 인해 스미어링, 블루밍, 색 혼합 등이 적게 생성될 수 있으면서 고 프레임 레이트의, 촬상 장치가 실현될 수 있다.
본 발명의 촬상 장치는 바람직하게는, 상기 고체 촬상 장치에 광이 입사하는 것을 차단하는 셔터를 더 포함한다.
본 발명의 촬상 장치는 바람직하게는, 상기 화상 데이터를 모니터하는 모니터 스크린을 더 포함한다.
본 발명의 촬상 장치에서, 바람직하게는, 상기 제어부 및 상기 신호 처리 회로 중 적어도 하나는, 상기 고체 촬상 장치의 반도체 기판 상에 위치한다.
본 발명의 구동 방법은, 반도체 기판의 촬상 영역에 행렬 형상으로 배치되어, 광 신호를 신호 전하로 변환하여 그 전하를 축적하는 광전변환 소자, 상기 광전변환 소자에 축적된 상기 신호 전하를 초기화하는 초기화부, 상기 광전변환 소자에 축적된 상기 신호 전하에 응답하는 출력 신호를 출력하는 출력부를 각각 포함하는, 복수의 제1군의 픽셀 및 복수의 제2군의 픽셀을 포함하는 고체 촬상 장치의 구동 방법이다. 상기 구동 방법은, (a) 상기 제1군의 픽셀의 각각의 상기 출력부 및 상기 초기화부를 구동하여, 상기 픽셀이 상기 출력 신호를 출력시켜 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 제1 레벨로 초기화하는 단계; 및 (b) 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하여, 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 상기 제1 레벨보다 높고 상기 광전변환 소자의 포화 신호 레벨보다 낮은 제2 레벨로 초기화하는 단계를 포함한다.
본 발명의 고체 촬상 장치의 구동 방법에 따르면, 제2군의 픽셀을 씨닝하는 씨닝 구동 중에 전하의 오버플로우로 인한 스미어링, 블루밍, 색 혼합 등의 발생을 억제할 수 있다. 또한, p웰의 전위가 광전변환 소자에 잔존하는 전하에 의해 안정되기 때문에, 고속 동작이 얻어질 수 있다.
본 발명의 구동 방법에서, 바람직하게는, 상기 단계 (a)는, 상기 초기화부에 제1 구동 펄스를 공급하는 단계를 포함하고, 상기 단계 (b)는, 상기 제1 구동 펄스보다 펄스폭이 작은 제2 구동 펄스를 공급하는 단계를 포함한다.
본 발명의 구동 방법에서, 바람직하게는, 상기 단계 (a)는, 상기 초기화부에 제1 구동 펄스를 공급하는 단계를 포함하고, 상기 단계 (b)는, 상기 제1의 구동 펄스보다 펄스 높이가 낮은 제2 구동 펄스를 공급하는 단계를 포함한다.
본 발명의 구동 방법에서, 바람직하게는, 상기 초기화부는, 전하를 유지하는 플로팅 확산 및 상기 광전변환 소자에 축적된 전하를 상기 플로팅 확산에 전송하는 전송 트랜지스터를 갖고, 상기 단계 (a)는, 상기 플로팅 확산의 전위를 상기 제1군의 픽셀을 구동하는 전원의 전위인 제1 전위로 설정한 후, 상기 전송 트랜지스터를 구동하는 단계를 포함하며, 상기 단계 (b)는, 상기 플로팅 확산의 전위를 접지 전위보다 높고 상기 제1 전위보다 낮은 제2 전위로 설정한 후, 상기 전송 트랜지스터를 구동하는 단계를 포함한다.
상기 경우에, 바람직하게는, 상기 단계 (a)에서, 상기 전송 트랜지스터는 제1 구동 펄스에 의해 구동되고, 상기 단계 (b)에서, 상기 전송 트랜지스터는 상기 제1 구동 펄스보다 펄스폭이 큰 제2 구동 펄스에 의해서 구동된다.
본 발명의 구동 방법에서, 바람직하게는, 상기 초기화부는, 상기 광전변환 소자와 전원의 사이에 접속된 리셋 트랜지스터를 갖고, 상기 단계 (a)는, 상기 전원의 전위를 상기 제1군의 픽셀을 구동하는 하이 레벨 전위인 제1 전위로 설정한 후, 상기 리셋 트랜지스터를 구동하는 단계를 포함하며, 상기 단계 (b)는, 상기 전원의 전위를 접지 전위보다 높고 상기 제1 전위보다 낮은 제2 전위로 설정한 후, 상기 리셋 트랜지스터를 구동하는 단계를 포함한다.
상기 경우에, 바람직하게는, 상기 단계 (a)에서, 상기 리셋 트랜지스터는 제1 구동 펄스에 의해 구동되고, 상기 단계 (b)에서, 상기 리셋 트랜지스터는 상기 제1 구동 펄스보다 펄스폭이 큰 제2 구동 펄스에 의해서 구동된다.
본 발명의 구동 방법은 바람직하게는, (c) 상기 단계 (a) 이전에, 제1 행의 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하여, 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 상기 제1 레벨로 초기화하는 단계를 더 포함하며, 상기 단계 (b)는 상기 단계 (a) 및 (c)와 동기하여 실행된다.
이러한 구성에 의해, 제1군의 픽셀이 광전변환 소자에 전하가 축적되는 시간을 일정 시간으로 제한하는 전자 셔터 동작을 실현한다. 씨닝 구동 중에 스킵되는 제2군의 픽셀에 대해서도, 광전변환 소자에 전하가 축적되는 시간이 제1군의 픽셀의 전자 셔터 동작시간과 거의 동일하게 만들어진다. 따라서, 제2군의 광전변환 소자로부터의 전하의 오버플로우가 방지될 수 있다.
따라서, 본 발명에 따르면, p웰의 전위가 씨닝 구동 중에 변화하는 것이 방지되어 판독 및 리셋 동작이 단축되는, 고 프레임 레이트를 갖는 고체 촬상 장치가 실현될 수 있다.
도 1은 본 발명의 제1 실시 형태의 고체 촬상 장치를 도시하는 블록도이다.
도 2는 제1 실시 형태의 고체 촬상 장치의 주요 부분을 나타내는 회로도이다.
도 3은 제1 실시 형태의 고체 촬상 장치의 기본 구동을 나타내는 타이밍 도이다.
도 4는 제1 실시 형태의 고체 촬상 장치의 씨닝 구동을 나타내는 타이밍 차트이다.
도 5는 제1 실시 형태의 고체 촬상 장치의 픽셀 부분을 나타내는 단면도이다.
도 6(a) 및 (b)는 비교를 위해 도시된 신호 전하의 배출 동작을 실행하지 않는 종래의 고체 촬상 장치에서의 포토다이오드의 포텐셜(도 6(a)) 및 제1 실시 형태의 고체 촬상 장치에서의 포토다이오드의 포텐셜(도 6(b))의 모식도이다.
도 7(a) 및 (b)는 비교를 위해 도시된 신호 전하의 배출 동작을 완전히 실행하는 종래의 고체 촬상 장치에서의 포토다이오드의 포텐셜(도 7(a)) 및 제1 실시 형태의 고체 촬상 장치에서의 포토다이오드의 포텐셜(도 7(b))의 모식도이다.
도 8은 제1 실시 형태의 고체 촬상 장치의 촬상 영역에 생성되는 저항 및 용량을 나타내는 단면도이다.
도 9는 본 발명의 제1 실시 형태의 고체 촬상 장치에 대한 제1 변형예의 씨닝 구동을 나타내는 타이밍도이다.
도 10은 본 발명의 제1 실시 형태의 고체 촬상 장치에 대한 제2 변형예의 씨닝 구동을 나타내는 타이밍도이다.
도 11은 본 발명의 제2 실시 형태의 고체 촬상 장치의 주요 부분을 나타내는 회로도이다.
도 12는 제2 실시 형태의 고체 촬상 장치의 씨닝 구동을 나타내는 타이밍도이다.
도 13은 본 발명의 제1 실시 형태 또는 제2 실시 형태의 고체 촬상 장치의 다른 예를 나타내는 회로도이다.
도 14는 본 발명의 제3 실시 형태의 고체 촬상 장치의 주요 부분을 나타내는 회로도이다.
도 15는 제3 실시 형태의 고체 촬상 장치의 기본 구동을 나타내는 타이밍도이다.
도 16은 제3 실시 형태의 고체 촬상 장치의 씨닝 구동을 나타내는 타이밍도이다.
도 17은 본 발명의 제3 실시 형태의 고체 촬상 장치에 대한 제1 변형예의 씨닝 구동을 나타내는 타이밍도이다.
도 18은 본 발명의 제3 실시 형태의 고체 촬상 장치에 대한 제2 변형예의 씨닝 구동을 나타내는 타이밍도이다.
도 19는 본 발명의 제4 실시 형태의 고체 촬상 장치의 주요 부분을 나타내는 회로도이다.
도 20은 제4 실시 형태의 고체 촬상 장치의 씨닝 구동을 나타내는 타이밍도이다.
도 21은 본 발명의 제5 실시 형태의 고체 촬상 장치의 주요 부분을 나타내는 회로도이다.
도 22(a)∼(c)는 제5 실시 형태의 고체 촬상 장치와 비교를 위한 종래의 고체 촬상 장치의 씨닝 구동을 도시하는 도면으로서, 도 22(a)는 저조도 하에서의 제5 실시 형태의 씨닝 구동 및 종래의 씨닝 구동의 경우를 도시하고, 도 22(b)는 고조도 하에서의 종래의 씨닝 구동의 경우를 도시하며, 도 22(c)는 고조도 하에서의 제5 실시 형태의 씨닝 구동의 경우를 도시한다.
도 23은 본 발명의 제6 실시 형태의 고체 촬상 장치를 나타내는 블록도이다.
〈부호의 설명〉
10 : 고체 촬상 장치
11 : 촬상 영역
12 : 픽셀
13 : 행 주사 회로
14 : 열 주사 회로
15 : 신호 처리 유닛
16 : 부하 회로
17 : 제어 유닛
18 : 증폭기
22 : 포토다이오드
23 : 판독 트랜지스터
24 : 플로팅 확산
25 : 리셋 트랜지스터
26 : 증폭 트랜지스터
28 : 부하 트랜지스터
32 : 판독 선택 트랜지스터
33 : 풀다운 트랜지스터
34 : 선택 트랜지스터
36 : 리셋 선택 트랜지스터
37 : 전자 셔터 선택 트랜지스터
41 : 제1군의 픽셀
42 : 제2군의 픽셀
43 : 초기화부
44 : 출력부
109 : 광학계
110 : 기계적 셔터
111 : 신호 처리 회로
112 : 모니터 스크린
207 : 수직 출력 신호선
210 : 리셋 신호선
211 : 판독 신호선
215 : 선택 신호선
218 : 신호 판독 주사 회로
219 : 전자 셔터 주사 회로
501 : P웰
502 : n형 반도체층
503 : 전송 게이트
504 : 플로팅 확산
702 : P웰
703 : 웰 콘택트
704 : 포토다이오드
705 : 전송 게이트
(제1 실시 형태)
<회로 구성>
도 1은 본 발명의 제1 실시 형태의 고체 촬상 장치의 개요를 나타낸다. 도 1에 나타내는 바와 같이, 10으로 표시된 고체 촬상 장치는 행렬 형상으로 배열된 복수의 픽셀(12)에 의해 구성된 촬상 영역(11)을 포함한다. 이 실시 형태에서는, 픽셀(12)는 씨닝 구동 중에 판독되는 제1군의 픽셀(41) 및 씨닝 구동 중에 스킵되는 제2군의 픽셀(42)를 포함한다. 제1군의 픽셀(41) 및 제2군의 픽셀(42)가 예시된 예에서는 1행 걸러 배열되어 있지만, 이들 픽셀의 임의의 다른 배치가 채택될 수도 있다.
각각의 픽셀(12)는, 행 주사부(13)로부터 공급되는 판독 펄스 및 리셋 펄스 등에 의해 판독 동작 및 리셋 동작이 행해진다. 제어부(17)에 접속되어 있는 행 주사부(13)는, 제어부(17)로부터 공급되는 여러 가지의 제어 신호에 근거하여, 전송 펄스 및 리셋 펄스와 같은 제어 펄스들을 생성한다.
제어 펄스에 의해 각 픽셀(12)의 광전변환 소자로부터 판독된 신호 전하는, 신호 처리부(15)에서 노이즈 제거 및 증폭과 같은 처리가 행해진 후, 열 주사 회로(14)로부터의 신호에 의해 수평 신호선에 판독되어 증폭기(18)에 전송되어 픽셀 신호로서 출력된다. 부하 회로(16)는, 후술하는 각 픽셀(12)의 증폭 트랜지스터와 함께 소스 폴로워 회로를 구성한다.
도 2는 이 실시 형태의 고체 촬상 장치의, 픽셀(12), 부하 회로(16) 및 행 주사부(13)로 이루어진 주요 부분을 상세하게 나타낸다. 도 2에서는 설명을 간략화하기 위해서 n번째 행 및 n＋1번째 행의 픽셀만을 나타내고 있다.
도 2에 나타내는 바와 같이, 각각의 픽셀(12)는, 광전변환 소자로서의 포토다이오드(22), 포토다이오드(22)에 축적된 신호 전하를 전송하는 전송 트랜지스터(23), 판독된 신호 전하를 유지하는 플로팅 확산(FD)(24), FD(24)의 전위를 초기 상태로 리셋하는 리셋 트랜지스터(25), 및 FD(24)에서의 전위 변화에 응답하여 신호 전하를 증폭하는 증폭 트랜지스터(26)를 포함한다.
전송 트랜지스터(23)는, FD(24)에 전하를 전송함으로써 포토다이오드(22) 내의 전하의 양을 초기화하기 때문에, 초기화부(43)로서의 역할을 한다. 증폭 트랜지스터(26)는, 광전변환 소자의 전하를 수직 출력 신호선(207)에 출력하는 출력부(44)로서의 역할을 한다. 증폭 트랜지스터(26)는, 열마다 제공되는 수직 출력 신호선(207)에 접속되고, 수직 출력 신호선(207)의 일 단부는, 부하 회로(16) 내에 제공되는 부하 트랜지스터(28)에 접속된다. 이 방식으로, 증폭 트랜지스터(26) 및 부하 트랜지스터(28)는 소스 폴로워 회로를 구성하여, 픽셀(12)로부터의 신호를 수직 출력 신호선(207)에 출력될 수 있게 한다.
행 주사부(13)는, 도 1에 나타낸 제어부(17)로부터 공급되는 개시 펄스 ST에 의해 행 주사 동작을 개시하고, 클록 펄스 CLK, 리셋 펄스 RESET 및 판독 펄스 READ에 의거하여, 행마다 제공되는 픽셀 리셋 신호선(210)에 인가되는 픽셀 리셋 펄스 RST 및 행마다 또한 제공되는 전송 신호선(211)에 인가되는 전송 펄스 RD를 생성한다.
리셋 펄스 RESET 및 판독 펄스 READ가, 예시된 예에서는 제어부(17)로부터 공급되고 있지만, 그들 펄스는 개시 펄스 ST 및 클록 펄스 CLK에 의거하여 고체 촬상 장치(10) 내부에서 발생될 수도 있음에 주의해야 한다.
〈기본 판독 구동〉
이하, 이 실시 형태의 고체 촬상 장치의 기본 동작을 도 3을 참조하여 설명한다. 도 3은 이 실시 형태의 고체 촬상 장치가 기본 구동을 실행할 때 관측되는 타이밍도이다. 도 3은 n번째 행에서의 픽셀(12)의 구동을 나타내며, 여기에서 FVn, RSTn 및 RDn은 각각, n번째 행에서의 픽셀(12)의 FD(24)의 전위, n번째 라인에 대한 픽셀 리셋 신호선(210)에 공급되는 픽셀 리셋 펄스 및 n번째 라인에 대한 전송 신호선(211)에 공급되는 전송 신호를 나타내고 있다. 픽셀 리셋 펄스 RSTn 및 전송 펄스 RDn은, 각각 제어부(17)로부터 공급되는 리셋 펄스 REST 및 판독 펄스 READ와, 행 주사부(13)에 제공되는 시프트 레지스터(도시 생략)의 n단째의 출력 Qn에 의거하여 생성된다.
도 3에 나타내는 바와 같이, n번째 행에서의 픽셀을 구동하는 픽셀 리셋 펄스 RSTn이 하이(Hi) 전위로 상승하여, n번째 행에서의 픽셀(12)의 리셋 트랜지스터(25)가 온 상태가 되어, n번째 행의 픽셀(12)이 선택된다. 이것에 의해, 포인트 a에서, 전위 FVn이 리셋 트랜지스터(25) 및 증폭 트랜지스터(26)의 전원 VDD의 Hi 전위와 동일하게 되고, 그 결과적인 전위(FVn)에 응답하는 전위가 n번째 행에서의 픽셀(12)의 증폭 트랜지스터(26)로부터 출력되어, 각각의 수직 출력 신호선(207)의 전위가 상승하게 된다.
다음에, 픽셀 리셋 펄스 RSTn이 로(Lo) 전위로 하강하여, 리셋 트랜지스터(25)가 오프 상태가 된다. 이 때에는, 포인트 b에 나타내는 바와 같이, 전위 FVn이 Hi 전위에 유지된다.
그 후에, 전송 펄스 RDn이 Hi 전위로 상승하여, n번째 행에서의 픽셀(12)의 전송 트랜지스터(23)가 온 상태가 된다. 이것에 의해, 광 정보로 따라 n번째 행에서의 픽셀(12)의 포토다이오드(22)에 축적된 전하가, FDs(24)에 판독되어, 전위 FVn이 하강한다. 이 전위의 하강에 따라, 포인트 c에 나타내는 바와 같이, n번째 행 에서의 픽셀(12)의 증폭 트랜지스터(26)의 전위가 하강하여, 각각의 수직 출력 신호선(207)의 전위가 하강하게 된다.
다음에, 전송 펄스 RDn이 Lo 전위로 하강하여, n번째 행에서의 픽셀(12)의 전송 트랜지스터(23)가 오프 상태가 된다. 이것에 의해, 포인트 d에 나타내는 바와 같이, 수직 출력 신호선(207)의 전위는, n번째 행에서의 픽셀(12)의 포토다이오드(22)에 축적된 전하에 응답하는 전위로서 인식된다. 신호 처리부(15)는, 포인트 b 및 d에서 각 수직 출력 신호선(207)의 전위를 검출하여, 그들 사이의 전위차를 픽셀 신호로서 판정한다.
다음에, 픽셀 리셋 펄스 RSTn이 Hi 전위로 상승하여, n번째 행에서의 픽셀(12)의 리셋 트랜지스터(25)가 온 상태가 된다. 이것에 의해, 포인트 e에 나타내는 바와 같이, 전위 FVn이 전원 VDD의 Lo 전위와 동일해져, n번째 행에서의 픽셀(12)의 증폭 트랜지스터(26)가 오프 상태가 된다. 그에 따라, n번째 행에서의 픽셀(12)의 픽셀 신호 출력 동작이 종료한다. 바꿔 말하면, 촬상 영역(11) 내의 n번째 행의 픽셀(12)이 선택되지 않게 되어, 포인트 f에서 n+1번째 행에서의 픽셀(12)의 선택 및 판독 동작이 개시된다.
〈씨닝 구동〉
이하, 이 실시 형태의 고체 촬상 장치의 씨닝 구동을 도 4를 참조하여 설명한다. 도 4는 동화상 촬상 시 등에 채택되는 씨닝 구동을 나타내는 타이밍도이다. 도 4에서는, 픽셀(12)의 2행을 판독하고 픽셀의 2행을 씨닝하는 2행 씨닝 구동을 나타내고, 여기에서 n－1번째 및 n번째 행에서의 픽셀(12)로부터의 신호를 씨닝하는 한편, n＋1번째 및 n＋2번째 행에서의 픽셀(12)이 판독된다. 도 4에서, Qn-2∼Qn +2는 각각 행 주사 회로(13)에 위치하는 시프트 레지스터의, n－2번째∼n＋2번째 단의 출력을 나타낸다. n번째 행의 전송 신호선(211)에 공급하는 전송 펄스 RDn은 Qn 및 펄스 READ에 의거하여 생성되고, n번째 행의 픽셀 리셋 신호선(210)에 공급하는 픽셀 리셋 펄스 RSTn은 Qn 및 펄스 RESET에 의거하여 생성된다. 도 4에서는, Qn이 Hi 상태에 있을 때의 시간 동안, n번째 행에서의 픽셀들은 선택 상태에 있는 것을 나타내고 있다. 전송 신호선(211)에 공급되는 전송 펄스 RD는 판독 행에서는 판독 펄스로서, 그리고 씨닝 행에서는 배출 펄스로서의 역할을 한다.
시각 t1에서, Qn -1이 하이(Hi)가 되어, 씨닝 행으로서의 n-1번째 행에서의 픽셀(12)이 선택 상태가 된다. 이어서, 전송 펄스 RDn -1에 의해 n－1번째 행에서의 픽셀(12)의 전송 트랜지스터(23)가 온 상태가 되어, n－1번째 행에서의 픽셀(12)의 포토다이오드(22)에 축적된 전하가 FD(24)에 배출된다.
Qn -1이 하강한 후, 시각 t2에서 Qn이 Hi가 된다. 전송 펄스 RDn에 의해 n번째 행에서의 픽셀(12)의 전송 트랜지스터(23)가 온 상태가 되어, n번째 행의 픽셀(12)의 포토다이오드(22)에 축적된 전하가 FD(24)에 판독된다.
n－1번째 및 n번째 행에서의 FD(24)에 축적된 전하를 배출하는 것에 의해, 증폭 트랜지스터(26)를 통해 수직 출력 신호선(207)에 전위 변화가 전달된다. 그 러나, 신호 처리부(15)가 그러한 전위 변화를 픽셀 신호로서 취급하지 않도록 구성될 수 있기 때문에, 씨닝 행의 픽셀로부터 배출된 신호가 최종 출력에 나타나지 않는다. 더욱 구체적으로는, 신호 처리부(15)에 제공되는 샘플 홀드 회로는 씨닝 행의 픽셀(12)로부터 배출된 신호에서의 전위 변화를 홀드하지 않도록 구성된다.
Qn이 하강한 후, 시각 t3에서 Qn +1이 Hi가 된다. 전송 펄스 RDn +1에 의해 n＋1번째 행에서의 픽셀(12)의 전송 트랜지스터(23)가 온 상태가 되어, n+1번째 행에서의 픽셀(12)의 포토다이오드(22)에 축적된 전하가 판독된다.
Qn +1이 하강한 후, 시각 t4에서 Qn +2가 Hi가 된다. 전송 펄스 RDn +2에 의해 n＋2번째 행에서의 픽셀의 전송 트랜지스터(23)가 온 상태가 되어, n＋2번째 행에서의 픽셀(12)의 포토다이오드(22)에 축적된 전하가 판독된다.
판독 행으로서의 n＋1번째 및 n＋2번째 행에서의 픽셀(12)로부터의 신호는 샘플 홀드 등이 행해진 후, 도 4에 나타내는 바와 같이, 최종 출력으로서 출력된다.
이 실시 형태의 고체 촬상 장치에 의한 씨닝 구동에서, 씨닝 행으로서의 n-1번째 및 n번째 행의 픽셀(12)에 인가되는 전송 펄스 RDn -1 및 RDn의 펄스폭은, 판독 행으로서의 n+1번째 및 n＋2번째 행의 픽셀(12)에 인가되는 전송 펄스 RDn +1 및 전송 펄스 RDn ＋2의 펄스폭보다 더 작다. 따라서, 판독 행에서의 픽셀(12)의 포토다이오드(22)로부터 축적된 전하를 완전히 판독하고 있는 데 대해, 씨닝 행에서의 픽 셀(12)의 포토다이오드(22)로부터 축적된 전하를 불완전하게 배출하고 있다.
상기 동작에 의해, 씨닝 구동 중에 판독이 스킵되는 픽셀(12)의 포토다이오드(22)에 축적된 전하가 포화량에 도달하여, 인접하는 포토다이오드(22)에 오버플로우해 거짓 신호가 생성되게 하는 것을 방지할 수 있다. 또한, 촬상 영역(11)에서의 p웰의 전위가 변하는 것을 방지하여 안정화될 수 있다. 그 결과, 스미어링, 블루밍 또는 색 혼합이 거의 없는 고화질의 화상을 얻을 수 있을 뿐만 아니라, 판독 및 리셋 등에 필요한 시간을 단축할 수 있어, 고속 씨닝 구동이 가능해진다.
도 4에 나타낸 구동 타이밍은, 도 1에 나타낸 제어부(17)로부터 행 주사부(13)에 공급되는 펄스를 제어하여 판독 펄스 READ의 펄스폭을 변화시킴으로써 실현될 수 있다.
이하에, 씨닝 행에서의 픽셀의 포토다이오드(22)로부터 축적 전하를 불완전하게 배출함으로써, 상술한 효과가 얻어지는 원리에 대해 설명한다.
도 5는 이 실시 형태의 고체 촬상 장치의 픽셀 부분의 단면을 나타낸다. 도 5에 나타내는 바와 같이, p웰(501) 내에는 복수의 n형 반도체층(502)이 형성되어 있다. 각 n형 반도체층(502)과 n＋형 반도체층으로서의 FD(504) 사이에 전송 게이트(503)가 위치한다. n형 반도체층(502)은 픽셀마다 제공되고, p웰(501)은 촬상 영역 전체에 걸쳐 연속하고 있다. n형 반도체층(502)과 p웰(501)은 포토다이오드를 형성하여, 광의 입사에 의해서 생성된 신호 전하는 n형 반도체층(502)에 축적되게 한다. 축적된 신호 전하는, 전송 게이트(503)에 판독 펄스 READ를 인가함으로 써 FD(504)에 판독된다.
도 6(a) 및 (b)는 도 5에 단면으로 도시된 반도체의 전위를 나타내며, 도 6(a)는 단지 픽셀을 선택하지 않음으로써 씨닝 구동을 실행하는 종래의 고체 촬상 장치의 경우를 나타내고, 도 6(b)는 이 실시 형태의 고체 촬상 장치의 경우를 나타낸다. 도 6(a)에 나타내는 바와 같이, 씨닝 구동 중에 전하가 배출되지 않는 종래의 고체 촬상 장치의 경우에는, 광 입사량이 커지면 발생하는 전하가 판독을 행하지 않는 씨닝 행의 픽셀의 포토다이오드의 포화 신호량을 초과하여, 인접하는 픽셀의 포토다이오드에 오버플로우하여, 색 혼합 등이 생기게 된다.
도 6(b)에 나타내는 바와 같이, 이 실시 형태의 고체 촬상 장치의 씨닝 구동의 경우에는, 판독을 행하지 않는 씨닝 행의 픽셀에 대해서도, 포토다이오드로부터 축적된 전하가 일정량 FD에 판독된다. 따라서, 씨닝 행에서의 포토다이오드는 포화 상태가 되는 것이 방지되어, 스미어링, 블루밍 및 색 혼합 등이 거의 생기지 않는 고화질의 화상을 얻을 수 있다.
이하, 씨닝 구동 중의 p웰의 전위 상태를 도 7(a), 도 7(b) 및 도 8을 참조하여 설명한다. 도 7(a) 및 (b)는 고체 촬상 장치의 포토다이오드의 전위를 도시하며, 도 7(a)는 씨닝 행에서의 픽셀의 전하를 완전하게 배출하는 종래의 고체 촬상 장치의 경우를 나타내고, 도 7(b)는 씨닝 구동을 실행하는 이 실시 형태의 고체 촬상 장치의 경우를 나타낸다.
도 7(a)에 나타내는 바와 같이, 종래의 경우에는, 리셋 레벨을 얻기 위해 판독을 행하지 않는 씨닝 행에서의 포토다이오드로부터 전하가 배출되고 있다. 도 7(b)에 나타내는 바와 같이, 이 실시 형태에서는, 씨닝 행에서의 포토다이오드로부터 인접 픽셀에 오버플로우하는 것을 방지하도록 일정량의 전하가 배출되고 있지만, 포토다이오드 내의 전하의 모두를 배출하는 것이 아니라 일부의 전하는 포토다이오드에 축적된 채로 유지된다. 이러한 전위를 가지면, p웰의 전위 변화를 억제할 수 있게 된다.
도 8은 고체 촬상 장치의 촬상 영역에 생성되는 용량 및 저항의 분포를 나타낸다. p웰(702)을 접지 전위에 고정하기 위한 웰 콘택트(703)는, 포토다이오드(704)의 면적을 최대로 하기 위해, 촬상 영역(11)의 주변 영역에 위치한다.
도 8에 나타내는 바와 같이, 정상 동작 중에는 p웰(702)의 전위는 접지 전위이다. 그러나, 과도 상태에서는, p웰(702)의 저항이 높기 때문에, 촬상 영역(11)의 중앙부분에서는 접지 전위로의 전위 고정이 충분하지 않다. 따라서, 전송 게이트(705)에 판독 펄스가 인가될 때, 전송 게이트(705)와 기판 사이에 생성되는 커플링 용량 Cg1을 통해 p웰(702)의 전위가 변화한다. 이 전위 변화는, p웰(702)에서의 전송 게이트(705)의 위치와 웰 콘택트(703) 사이의 거리에 의해 정해지는 저항 Rwell과, 전송 게이트(705)의 위치에서의 커플링 용량의 총합의 곱에 의해 정해지는 시정수(time constant)를 갖는다.
따라서, 씨닝 구동 중에, 씨닝 행의 픽셀의 포토다이오드(704)의 전하가 완전하게 배출되는 경우에는, 포토다이오드(704)가 일정량의 전하를 유지하고 있는 경우와 비교해, 커플링 용량의 총합이 상대적으로 작아져, 전위 변화에 필요한 시 정수가 작아진다. 따라서, 판독 펄스의 인가에 의해서 p웰(702)의 전위가 단시간에 상승한다.
씨닝 행의 픽셀의 포토다이오드(704)가 일정량의 전하를 유지하고 있는 경우에는, 커플링 용량의 총합이 상대적으로 커져, 판독 펄스에 의한 전위의 상승이 느려진다. 따라서, 판독 동작 및 리셋 동작의 시간 내에서의 p웰(702)의 전위의 변화는, 포토다이오드(704)의 전하가 완전하게 배출된 경우와 비교해서 작다. 그 결과, 판독 및 리셋 동작에 필요한 시간을 단축할 수 있어, 고속 씨닝 구동이 가능해진다. 따라서, 동화상 촬상 중에 프레임 레이트를 더 높게 할 수 있다.
이 실시의 형태에서의 씨닝 행의 배출 펄스의 폭은 기준 클록(CLK)에 의해 정해질 수 있는 최단 시간으로 설정하는 것이 바람직하다. 이 설정에 의해, 씨닝 행에 대한 행 선택 기간이 판독 행에 비해 짧게 설정되더라도, 씨닝 행은 배출 펄스에 의해 쉽게 구동될 수 있다.
(제1 실시 형태의 제1 변형예)
이하, 제1 실시 형태의 제1 변형예를 도 9를 참조하여 설명한다. 도 9는 이 변형예의 고체 촬상 장치의 씨닝 구동 시의 타이밍을 나타낸다.
도 9에 나타내는 바와 같이, 이 변형예의 고체 촬상 장치는, 씨닝 행의 전송 신호선(211)에 인가되는 전송 펄스 RDn -1 및 RDn의 Hi 상태에서의 전압 레벨(펄스 높이)을, 판독 행의 전송 신호선(211)에 인가되는 전송 펄스 RDn +1 및 RDn +2의 펄스의 펄스 높이보다 작게 설정한다. 이와 같이, 전송 펄스 RDn -1 및 RDn의 펄스 높이를 감소시킴으로써, 전송 트랜지스터(23)의 구동 전압이 낮아지며, 이것이 포토다이오드(22)로부터 배출되는 신호 전하량을 저하시킨다. 이 방식으로, 판독을 행하지 않는 씨닝 행으로부터 불완전하게 전하를 배출할 수 있게 된다.
이 변형예의 고체 촬상 장치에서, 제어부(17)로부터 신호가 발생하는 타이밍은, 종래의 경우와 같아도 된다. 특정 행에서 및 특정 행으로부터 펄스 높이를 변경하기 위해, 행 주사부(13)의 각 출력부에 개별적으로 인버터 회로 등으로 구성되는 버퍼 회로를 제공하고, 그 버퍼 회로의 전원을 변경하는 것이 필요하다. 이와 달리, 제어부(17)로부터 공급되는 판독 펄스 READ의 펄스 높이가 변화할 수도 있고, 변화된 펄스 높이를 갖는 신호가 포토다이오드(22)로부터의 신호 판독을 위해 선택적으로 공급될 수도 있다.
(제1 실시 형태의 제2 변형예)
이하, 본 발명의 제1 실시 형태의 제2 변형예를 도 10을 참조하여 설명한다. 도 10은 이 변형예의 고체 촬상 장치의 씨닝 구동 시의 동작 타이밍을 나타낸다.
도 10에 나타내는 바와 같이, 이 변형예의 고체 촬상 장치에서는, 씨닝 구동 시에 씨닝 행을 선택할 때, 씨닝 행의 각 픽셀의 FD(24)의 전위가 Hi 전위로 리셋되지 않고, 항상 Lo 전위로 고정되어 있다. 더욱 구체적으로는, 씨닝 구동의 개시 시에 씨닝 행의 FD(24)를 초기화할 때, 전원 VDD는 Lo 전위로 설정되고, 픽셀 리셋 펄스 RSTn -1 및 RSTn은 Hi 전위로 된다. 그 후에, 씨닝 행을 선택할 때, 픽셀 리셋 펄스 RSTn -1 및 RSTn은 상승되지 않는다. 이것에 의해, n－1번째 및 n번째 행에서의 FD(24)의 전위 FVn -1 및 FVn이 항상 Lo 전위에 고정되어 있다.
씨닝 구동 시에는, 씨닝 행의 픽셀의 FD(24)로 포토다이오드(22)로부터 신호가 배출되더라도, 이것은 전하의 판독이므로, 씨닝 행의 FD(24)의 전위가 상승하지 않는다. 초기 설정 시에는, 전원 VDD의 Lo 전위가 접지 전위와 동일하게 되면, 전원 VDD로부터 포토다이오드(22)로 전하가 역으로 흐르게 된다. 이것을 고려하여, 전원 VDD의 Lo 전위는, 포토다이오드(22)로의 역 흐름이 일어나지 않을 정도로 접지보다 높은 전위이어야 한다.
n-1번째 및 n번째 행이 씨닝 행으로서 선택되어 전송 펄스 RDn -1 및 RDn을 수신할 때, n－1번째 및 n번째 행의 포토다이오드(22)에 축적된 전하가 배출된다. 그러나, 각 픽셀에서는 FD(24)와 포토다이오드(22) 간의 전위차가 크지 않기 때문에, 전하가 불완전하게만 배출된다. 이 방법으로, 제1 실시 형태의 고체 촬상 장치에 의해 얻어지는 것과 실질적으로 동일한 효과가 얻어진다. 이 변형예의 고체 촬상 장치에서는, 판독 행으로서의 n＋1번째 및 n＋2번째 행에서 통상의 전하 판독이 실행된다. 예를 들면, n＋1번째 행의 FD(24)의 전위 FVn +1은 전하 판독(시각 t3a에서의)에 수반하여 리셋 직후에 초기 상태로부터 신호 전하의 크기만큼 저하하여, 그 결과적인 전위와 초기 상태 사이의 전위차가 최종적으로 출력된다.
고속 판독을 위해, 씨닝 행에 대한 행 선택 기간은 가능한 한 짧게 되도록 설정된다. 따라서, 이 기간 내에 리셋 펄스 및 배출 펄스를 씨닝 행에 인가하는 것은 어려울 수도 있다. 그러나, 이 변형예의 고체 촬상 장치 및 그 구동 방법에서는, 씨닝 행에 대해 리셋 펄스가 상승하지 않게 되어, 씨닝 행에 대한 펄스의 공급이 문제가 되기 어렵다.
(제2 실시 형태)
이하, 본 발명의 제2 실시 형태를 관련 도면을 참조하여 설명한다. 도 11은 제2 실시 형태의 고체 촬상 장치의 주요 부분의 회로 구성을 나타낸다. 도 11에서, 도 2에서와 동일한 구성요소는 동일한 참조 번호로 나타내며, 여기에서는 그 설명을 생략한다. 고체 촬상 장치의 전체적인 블록 구성은 제1 실시 형태와 동일하다.
도 11에 나타내는 바와 같이, 이 실시 형태의 고체 촬상 장치는 판독 선택 트랜지스터(32) 및 풀다운 트랜지스터(33)를 각 행마다 갖는다. n번째 행의 판독 선택 트랜지스터(32)는, 그 게이트에서 행 주사부(13)에 제공된 시프트 레지스터로부터의 출력 신호 Qn을 수신하고, 그 드레인에서 제어부(17)로부터 공급되는 판독 펄스 READ를 수신하며, 그에 의해 n번째 행의 전송 펄스 RDn을 n번째 행의 전송 신호선(211)에 공급한다. n번째 행의 풀다운 트랜지스터(33)는, 그 게이트에 입력되는 펄스 PULLDOWN에 의해, n번째 행의 전송 신호선(211)을 접지시켜, 접지 전위를 제공한다.
도 12는 이 실시 형태의 고체 촬상 장치의 씨닝 구동 시의 타이밍을 나타낸다. 도 12에 나타내는 바와 같이, Qn -2가 Hi 상태로 되어 n-2번째 행이 선택되는 시각 tO에서, 펄스 PULLDOWN이 풀다운 트랜지스터(33)에 인가되어, 모든 행의 전송 신호선(211)을 접지 전위가 되게 하여, 모든 행이 비선택 상태가 된다.
시각 t1에서 판독 펄스 READ가 Hi 상태가 된 후, 시각 t2에서 Qn -1이 Hi 상태가 된다. 이것에 의해 n-1번째 행의 판독 선택 트랜지스터(32)가 온 상태가 되어, n－1번째 행의 전송 신호선(211)에 n－1번째 행의 전송 펄스 RDn -1이 공급되게 하여, 씨닝 행으로서의 n-1번째 행이 선택 상태가 된다. 이 때, 도 12에 도시하지 않았지만, 픽셀 리셋 펄스 RSTn -1이 Lo 전위로 설정되며, 그것에 의해 n-1번째 행의 FD(24)의 전위 FVn -1가 Lo 전위에 고정된다. 이 동작은 제1 실시 형태에 대한 제2 변형예의 고체 촬상 장치의 동작과 실질적으로 동일하다.
전송 펄스 RDn -1에 의해, n－1번째 행의 전송 트랜지스터(23)가 온 상태가 되어, n－1번째 행의 포토다이오드(22)에 축적된 전하가 n-1번째 행의 FD(24)에 배출된다. 이 축적 전하의 배출은 제1 실시 형태에 대한 제2 변형예의 고체 촬상 장치의 경우에서와 같이 불완전하다.
Qn -1이 하강한 후, 시각 t3에서 Qn은 Hi 상태가 된다. 이 때, 펄스 READ는 계속적으로 Hi 전위이기 때문에, n번째 행의 전송 펄스 RDn이 출력되어 씨닝 행으로서의 n번째 행이 선택 상태가 된다. n번째 행의 FD(24)의 전위 FVn은 Lo 전위이기 때문에, 축적된 전하의 배출이 불완전하다. 또한, Qn -1이 하강하여 n－1번째 행의 판독 선택 트랜지스터(32)가 오프로 되더라도, 풀다운 트랜지스터(33)가 오프 상태이기 때문에, n－1번째 행의 전송 신호선(211)은 Hi 전위를 유지한다. 즉, n번째 행의 포토다이오드(22) 내의 전하가 n번째 행의 FD(24)에 불완전하게 배출되고 있을 때, n－1번째 행의 포트다이오드(22) 내의 전하는 n-1번째 행의 FD(24)에 연속적으로 배출된다.
Qn이 하강한 후, 시각 t4에서 펄스 READ가 Lo 전위가 된다. 이러한 타이밍을 가짐으로써, READ가 Lo 전위가 된 후에도, n－1번째 및 n번째 행의 전송 신호선(211)의 양자가 Hi 전위를 유지할 수 있다.
시각 t5에서 Qn +1이 Hi 상태가 된 후, 펄스 READ가 Hi 전위로 상승하여, 판독 행으로서의 n＋1행에 전송 펄스 RDn +1이 공급되게 하여, 이로 인해 n＋1번째 행의 포토다이오드(22)에 축적된 전하가 n＋1번째 행의 FD(24)에 판독된다. 이 때, 도 12에 나타내지는 않았지만, 전송 펄스 RDn +1의 출력 전에 픽셀 리셋 펄스 RSTn +1이 n＋1번째 행의 리셋 트랜지스터(25)에 출력되어 n＋1번째 행의 FD(24)가 초기 상태로 리셋된다. 따라서, 축적된 전하가 완전하게 판독된다. 그 다음에, 펄스 READ가 하강하여, n＋1번째 행의 전송 신호선(211)이 Lo 전위로 되게 하며, 그에 따라 판독 동작이 완료한다.
시각 t6에서 펄스 PULLDOWN이 인가된다. 이 펄스의 하강 후에, Qn +1이 하강하여 n＋1번째 행이 비선택 상태가 된다. 펄스 PULLDOWN에 의해, 시각 t6에서 모 든 행의 전송 신호선(211)이 접지 전위로 리셋되며, 이에 따라, n－1번째 행 및 n번째 행의 신호 판독 동작이 종료한다.
도 12에는 n번째 행의 전송 펄스 RDn만이 도시되어 있다. 도시하지는 않았지만, n－1번째 행의 전송 펄스 RDn -1은 시각 t2로부터 시각 t6까지 Hi 전위이다.
도 12에 나타낸 바와 같이, 고속 판독의 달성을 위해, 씨닝 행의 행 선택 기간은 가능한 한 짧게 설정된다. 따라서, 이 기간 내에 리셋 펄스 및 배출 펄스를 씨닝 행에 인가하는 것은 어려운 경우가 있다. 이 때문에, 씨닝 행에 공급하는 펄스를 단축하기 위한 회로 변경 등이 필요할 수도 있다. 그러나, 이 실시 형태에 나타낸 장치 구성 및 동작 타이밍에 의하면, 배출 펄스를 단축하기 위한 그러한 회로 변경 등은 더 이상 불필요해진다. 또한, FD(24)가 Lo 전위에 있을 때 축적된 전하를 배출하는 경우, 배출 펄스폭이 극단적으로 짧으면 원하는 전하량을 판독하는 것이 어렵다. 이 실시 형태에 나타낸 바와 같이, 씨닝 행의 배출 펄스의 하강를 1 수평 기간만큼 지연시켜, 씨닝 행의 신호 배출 동작 시간을 길게 함으로써, 이 문제를 해결할 수 있다.
제1 및 제2 실시 형태에서는, 도 13에 나타내는 바와 같이, 선택 트랜지스터(34)가 제공될 수도 있다. 이 경우, 전원 VDD를 펄스 구동하는 대신에 일정 전위로 할 수도 있고, 선택 트랜지스터(34)의 온/오프에 의해 행 선택이 행해질 수도 있다.
(제3 실시 형태)
이하, 본 발명의 제3 실시 형태를 도면을 참조하여 설명한다. 도 14는 제3 실시 형태의 고체 촬상 장치의 주요 부분의 회로 구성을 나타낸다. 도 14에서, 도 2에서와 동일한 구성요소는 동일한 참조 번호로 나타내며, 여기에서 그 설명을 생략한다. 또, 고체 촬상 장치의 전체적인 블록 구성은 제1 실시 형태와 동일하다.
도 14에 나타내는 바와 같이, 이 실시 형태의 고체 촬상 장치는, 전송 트랜지스터(23) 및 전송 신호선(211)을 포함하지 않고, 그 대신에 선택 트랜지스터(34) 및 선택 신호선(215)을 포함한다.
각 픽셀에서 포토다이오드(22)는, 리셋 트랜지스터(25)의 소스 및 증폭 트랜지스터(26)의 게이트에 접속되고, 증폭 트랜지스터(26)로부터 출력되는 신호는, 선택 트랜지스터(34)의 온/오프 상태를 스위칭함으로써 수직 출력 신호선(207)에 판독된다. 따라서, 리셋 트랜지스터(25)는, 포토다이오드(22)의 전위를 초기화하는 초기화부(43)로서의 역할을 하고, 증폭 트랜지스터(26) 및 선택 트랜지스터(34)는, 출력부(44)로서의 역할을 한다.
〈기본 구동〉
이하, 이 실시 형태의 고체 촬상 장치의 기본 동작을 도 15를 참조하여 설명한다. 도 15는 이 실시 형태의 고체 촬상 장치를 구동할 때 관측되는 타이밍도이다. 도 15는 n번째 행의 픽셀을 구동하는 경우를 나타낸다.
우선, 펄스 LOADCELL이 Hi가 되어, 부하 트랜지스터(28)가 온 상태가 되게 하고, 또한 n번째 행의 선택 신호 SELn이 Hi가 되어, 선택 트랜지스터(34)가 온 상 태가 되게 하여, n번째 행의 픽셀이 선택된다(포인트 a). 이 선택에 의해, 이전의 픽셀 리셋 펄스 RSTn의 하강로부터 이 시점까지의 n번째 행의 포토다이오드(22)에 축적된 전하에 의해서 변화한 증폭 트랜지스터(26)의 게이트 전위(VDD-Vsig)에 응답하는 신호가, 수직 출력 신호선(207)에 판독된다.
다음에, n번째 행의 픽셀 리셋 신호선(210)에 공급되는 픽셀 리셋 펄스 RSTn이 Hi 전위로 상승하여, 리셋 트랜지스터(25)가 온 상태가 된다. 이것에 의해, n번째 행의 포토다이오드(22)로부터 강제적으로 전하가 배출되어, 리셋 전위가 수직 출력 신호선(207)에 나타난다(포인트 b).
신호 처리부(15)는 클램프 회로 등에 의해 상기 2개의 신호 전위들 간의 감산을 실행하여, 그 차분을 신호 전압으로서 출력한다.
다음에, 펄스 LOADCELL이 Lo 전위로 하강하여, 부하 트랜지스터(28)가 오프 상태가 되게 하고, n번째 행의 선택 신호 SELn이 Lo 전위로 하강하여 선택 트랜지스터(34)가 오프 상태가 되게 한다. 이것에 의해, n번째 행의 선택 동작이 종료한다(포인트 c).
＜씨닝 구동＞
이하, 이 실시 형태의 고체 촬상 장치의 씨닝 구동을 도 16을 참조하여 설명한다. 도 16은 동화상 촬상 시 등에 채택되는 2행 씨닝 구동 시의 타이밍을 나타내며, 여기에서 2개의 행이 판독된 후 2개의 행이 씨닝된다.
도 16에서, Qn -2∼Qn +2는 행 주사 회로(13) 내에 위치하는 시프트 레지스터로부터의 출력을 나타낸다. Qn 및 제어부로부터 수신되는 리셋 펄스 RESET에 의거하여, n번째 행의 픽셀 리셋 신호선(210)에 인가되는 픽셀 리셋 펄스 RSTn이 생성된다. 도 16에서는, Qn이 Hi 상태에 있을 때의 시간 동안, n번째 행의 픽셀(12)이 선택 상태인 것을 나타내고 있다.
우선, 시각 t1에서, Qn -1이 Hi가 되어, 씨닝 행으로서의 n-1번째 행의 픽셀이 선택 상태가 되게 한다. 이 선택에 의해, n-1번째 행의 포토다이오드(22)에 축적된 전하의 배출이 개시된다. 더욱 구체적으로는, 픽셀 리셋 펄스 RSTn -1에 의해서 n－1번째 행의 리셋 트랜지스터(25)를 온 상태로 하여, 포토다이오드(22)를 전원 VDD의 전위로 리셋되게 한다.
Qn -1이 하강한 후, 시각 t2에서, Qn은 Hi 상태가 되어, n번째 행의 포토다이오드(22)로부터 축적된 전하가 배출되게 한다. n－1번째 및 n번째 행에 대한 행 선택 동작에 의해, 포토다이오드(22)로부터의 신호가, 각각의 증폭 트랜지스터(26)를 통해 수직 출력 신호선(207)에 신호로서 송신된다. 그러나, 신호 처리부(15)가 그러한 신호를 픽셀 신호로서 취급하지 않도록 구성될 수 있기 때문에, 씨닝 행으로부터의 신호가 최종적으로 출력되지는 않는다. 더욱 구체적으로는, 신호 처리부(15)에 제공되는 샘플 홀드 회로는 상기의 전위 변화를 홀드하지 않도록 구성되어, 그러한 신호의 출력을 방지할 수 있다.
Qn이 하강한 후, 시각 t3에서 Qn +1은 Hi 상태가 되어, n＋1번째 행의 포토다이오드(22)로부터 신호가 판독된다. 이어서, 픽셀 리셋 펄스 RSTn +1에 의해 n＋1번째 행의 리셋 트랜지스터(25)가 온 상태로 되어, n＋1번째 행의 포토다이오드(22)가 리셋되게 한다.
Qn +1이 하강한 후, 시각 t4에서 Qn +2는 Hi 상태가 되어, n＋2번째 행의 포토다이오드(22)로부터의 신호가 판독된다. 판독 행으로서의 n＋1번째 및 n＋2번째 행의 픽셀(12)로부터의 신호가 샘플 홀드된 후, 열 주사 회로에 의해 열마다 선택되어 최종 출력으로서 출력된다.
이 실시 형태의 고체 촬상 장치의 구동의 특징은, 씨닝 행에 인가하는 픽셀 리셋 펄스 RSTn -1 및 RSTn의 펄스폭을, 판독 행에 인가하는 픽셀 리셋 펄스 RSTn+1, 및 RSTn +2의 펄스폭보다 짧게 하는 것이다.
이 실시 형태에서는, 씨닝 행에 대한 픽셀 리셋 펄스의 펄스폭을 작게 설정함으로써, 씨닝 행의 포토다이오드(22)로부터 전하 배출이 충분히 행해지지 않게 할 수 있다. 그 결과, 제1 실시 형태의 고체 촬상 장치에서와 같이, 리셋 후에, 씨닝 행의 포토다이오드(22)에는 일부 전하가 잔존하는 상태가 실현될 수 있다. 따라서, 씨닝 구동 중에 판독되지 않은 픽셀(12)의 포토다이오드(22)에 축적된 전하가 포화 전하량에 도달하여, 인접하는 포토다이오드(22)에 오버플로우하여 거짓 신호가 발생하는 것을 방지할 수 있다. 또한, 촬상 영역(11)에서의 p웰의 전위가 변화하는 것을 방지하여, 안정화될 수 있다. 그 결과, 스미어링, 블루밍 및 색 혼합 등이 거의 없는 고화질의 화상을 얻을 수 있을 뿐만 아니라, 판독 및 리셋 동작에 걸리는 시간을 단축할 수 있어 고속 씨닝 구동이 가능해진다.
도 16에 나타낸 구동 타이밍은, 예를 들면 제어부(17)로부터 행 주사부(13)에 공급되는 펄스 CLK 등을 제어함으로써 펄스 RESET의 펄스폭을 변화시켜 실현될 수 있다.
(제3 실시 형태의 제1 변형예)
이하, 제3 실시 형태의 제1 변형예를 도 17을 참조하여 설명한다. 도 17은 이 변형예의 고체 촬상 장치의 동작 타이밍을 나타낸다.
도 17에 나타내는 바와 같이, 이 변형예의 고체 촬상 장치는, 씨닝 행에 인가하는 픽셀 리셋 펄스 RSTn -1 및 RSTn의 펄스 높이를, 판독 행에 인가하는 픽셀 리셋 펄스 RSTn +1 및 RSTn +2의 펄스 높이보다 작게 설정한다. 펄스 높이를 작게 함으로써, 리셋 트랜지스터(25)의 구동 전압이 낮아진다. 이 방식으로, 포토다이오드(22)로부터 배출되는 전하량을 감소될 수 있다.
이 변형예의 고체 촬상 장치에서는, 제어부(17)로부터의 신호 발생 타이밍은 종래의 경우에서와 같을 수도 있다. 따라서, 회로 변경은 불필요하다. 그러나, 특정 행에서 및 특정 행으로부터의 펄스 높이를 변경하기 위해, 행 주사부(13)의 각 출력부에 개별적으로 인버터 회로 등으로 구성되는 버퍼 회로를 제공하고, 그 버퍼 회로의 전원을 변경하는 것이 필요하다. 이와 달리, 제어부(17)로부터 공급 되는 펄스 RESET의 펄스 높이가 변경될 수도 있고, 변경된 펄스 높이를 갖는 신호가 선택적으로 공급될 수도 있다.
(제3 실시 형태의 제2 변형예)
이하, 본 발명의 제3 실시 형태의 제2 변형예를 도 18을 참조하여 설명한다. 도 18은 이 변형예의 고체 촬상 장치의 동작 타이밍을 나타낸다.
도 18에 나타내는 바와 같이, 이 변형예의 고체 촬상 장치에서는, 씨닝 구동 시에 씨닝 행을 선택할 때, 씨닝 행의 포토다이오드의 전위가 Hi 전위로 리셋되지 않고, Lo 전위에 고정되어 있다. 제3 실시 형태 및 제3 실시 형태의 제1 변형예의 고체 촬상 장치에서 전원 VDD의 전위는 일정 전위로 설정되어 있었지만, 이 변형예에서는, 전원 VDD가 펄스 구동되고 있다. 더욱 구체적으로는, 씨닝 행을 선택할 때에, 전원 VDD가 Lo 전위가 되도록 설정된다. 이와 같이 설정함으로써, 포토다이오드(22)의 전위가 완전하게 초기 상태로 리셋되지 않으며, 그에 따라 씨닝 행에서는 포토다이오드(22)로부터 축적된 전하가 불완전하게 배출된다.
이 변형예에서는, 전원 VDD의 Lo 전위가 접지 전위와 같아지면, 전원 VDD로부터 각 행의 포토다이오드(22)로 전하가 역으로 흐르게 된다. 이를 고려하여, 전원 VDD의 Lo 전위는, 포토다이오드(22)로의 역 흐름이 일어나지 않을 정도로 접지 전위보다 높은 전위이어야 한다.
또한, 이 변형예에 따르면, 리셋 펄스폭 및 펄스 높이를 변경하기 위한 특별 한 회로 변경 등은 불필요해져, 회로의 간소화가 도모될 수 있다.
(제4 실시 형태)
이하, 본 발명의 제4 실시 형태를 관련 도면을 참조하여 설명한다. 도 19는 제4 실시 형태의 고체 촬상 장치의 회로 구성을 나타낸다. 도 19에서, 도 14에서와 동일한 구성요소는 동일한 참조 번호로 나타내며, 여기에서 그 설명을 생략한다. 고체 촬상 장치의 전체적인 블록 구성은 제1 실시 형태와 동일하다.
도 19에 나타내는 바와 같이, 이 실시 형태의 고체 촬상 장치에서는, 씨닝 행의 픽셀(12)은 전원 VDD에 접속되어 있지만, 판독 행의 픽셀(12)은 전원 VDD2에 접속되어 있다. 리셋 선택 트랜지스터(36) 및 풀다운 트랜지스터(33)가 각 행마다 제공된다. n번째 행의 리셋 선택 트랜지스터(36)는, 그 게이트에서 행 주사부(13)에 제공된 시프트 레지스터로부터의 출력 신호 Qn를 수신하고, 그 드레인에서 제어부(17)로부터 공급되는 판독 리셋 펄스 RESET를 수신하여, 그에 의해 n번째 행의 픽셀 리셋 펄스 RSTn을 n번째 행의 픽셀 리셋 신호선(210)에 공급한다. n번째 행의 풀다운 트랜지스터(33)는, 그 게이트에 입력되는 펄스 PULLDOWN에 의해, n번째 행의 픽셀 리셋 신호선(210)을 접지시켜 접지 전위를 제공한다.
도 20은 이 실시 형태의 고체 촬상 장치의 동작 타이밍을 나타낸다. 도 20에 나타내는 바와 같이, Qn -2가 Hi 상태가 되어 n-2번째 행이 선택되게 하는 시각 tO에서, 펄스 PULLDOWN이 풀다운 트랜지스터(33)에 인가되어, 모든 행의 픽셀 리셋 신호선(210)을 접지 전위가 되게 한다.
시각 t1에서 리셋 펄스 RESET이 Hi 전위로 상승한 후, 시각 t2에서 Qn -1이 Hi 상태가 되어, 씨닝 행으로서의 n-1번째 행이 선택 상태가 된다. n-1번째 행의 리셋 선택 트랜지스터(36)가 온이 되어, n-1번째 행의 픽셀 리셋 신호선(210)에 n－1번째 행의 픽셀 리셋 펄스 RSTn -1이 공급되게 하여, n－1번째 행의 리셋 트랜지스터(25)가 온 상태가 된다.
Qn -1이 하강한 후, 시각 t3에서 Qn이 Hi가 되어, 씨닝 행으로서의 n번째 행이 선택 상태가 된다. 이 때, 리셋 펄스 RESET는 여전히 Hi 전위에 있기 때문에, n번째 행의 픽셀 리셋 펄스 RSTn이 n번째 행의 픽셀 리셋 신호선(210)에 출력된다.
또, Qn -1이 하강하여 n－1번째 행의 리셋 선택 트랜지스터(36)가 오프 상태가 되더라도, n－1번째 행의 풀다운 트랜지스터(33)는 여전히 오프 상태에 있기 때문에, n－1번째 행의 픽셀 리셋 신호선(210)은 Hi 전위를 유지한다. 즉, n번째 행의 포토다이오드(22)로부터 전하가 배출되고 있을 때, n－1번째 행의 포토다이오드(22)로부터도 전하가 계속해서 배출된다.
Qn이 하강한 후, 시각 t4에서 리셋 펄스 RESET가 Lo 전위로 하강한다. 이러한 타이밍을 가짐으로써, 펄스 RESET이 Lo 전위로 하강한 후에도, n－1번째 및 n번째 행의 픽셀 리셋 신호선(210)은 Hi 상태를 유지한다.
시각 t5에서, Qn +1이 Hi 상태가 되어, n＋1번째 행의 신호가 판독된다. 그 다음에, 리셋 펄스 RESET이 Hi 전위로 상승하여, n＋1번째 행의 픽셀 리셋 신호 선(210)에 픽셀 리셋 펄스 RSTn +1이 출력되게 하며, 그에 의해 n＋1번째 행의 포토다이오드(22)가 초기 상태로 리셋된다. 이후의 리셋 펄스 RESET의 하강에 의해, n＋1번째 행의 픽셀(12)로부터 리셋 후의 신호가 판독된다.
다음에, 시각 t6에서 펄스 PULLDOWN이 인가되고, Qn +1이 하강하여 n＋1번째 행이 비선택 상태가 된다. 펄스 PULLDOWN에 의해, 모든 행의 픽셀 리셋 신호선(210)이 접지 전위로 리셋되고, 이것이 n－1번째 및 n번째 행에 대한 신호 배출 동작을 종료시킨다. 도 20에는, n번째 행의 픽셀 리셋 펄스 RSTn만이 도시되어 있다. 도시하지 않았지만, 픽셀 리셋 펄스 RSTn -1은 시각 t2로부터 시각 t6까지 Hi 전위이다.
도 20에 나타낸 바와 같이, 고속 판독을 달성하기 위해, 씨닝 행의 행 선택 기간은 가능한 한 짧게 설정된다. 따라서, 이 기간 내에 리셋 펄스를 씨닝 행에 인가하는 것은 어려운 경우가 있다. 이 때문에, 씨닝 행에 공급하는 펄스를 짧게 하기 위한 회로 변경이 필요하다. 그러나, 이 실시 형태에 나타낸 장치 구성 및 동작 타이밍을 이용하면, 리셋 펄스를 짧게 하기 위한 그러한 회로 변경 등은 더 이상 불필요해진다.
이 실시 형태에서, 씨닝 행용의 전원 VDD1이 Hi 전위를 유지하고 있는 경우에는, 씨닝 행의 포토다이오드(22)로부터 완전하게 전하가 배출될 수도 있다. 이것을 방지하기 위해, 전원 VDD1을 Lo 전위로 설정하여 신호 배출량을 제어하는 것이 바람직하다. 전원 VDD를 Lo 전위로 한 상태로 축적된 전하가 배출되는, 상술한 제3 실시 형태에 대한 제2 변형예에서는, 리셋 펄스의 펄스폭이 극단적으로 짧으면 원하는 전하량을 배출하는 것이 어려운 경우가 있을 수 있다. 이 실시 형태에 나타낸 바와 같이, 씨닝 행에 대한 리셋 펄스의 하강을 1 수평 기간만큼 지연시킴으로써, 씨닝 행에 대한 전하 배출 시간을 길게 하여, 이 문제를 해결할 수 있다.
(제5 실시 형태)
이하, 본 발명의 제5 실시 형태를 관련 도면을 참조하여 설명한다. 도 21은 제5 실시 형태의 고체 촬상 장치의 주요 부분의 회로 구성을 나타낸다. 도 21에서는, 도 2에서와 동일한 구성요소는 동일한 참조 번호로 나타내며, 여기에서 그 설명을 생략한다. 고체 촬상 장치의 전체적인 블록 구성은 제1 실시 형태와 동일하다.
도 21에 나타내는 바와 같이, 본 실시 형태의 고체 촬상 장치에서는, 행 주사부(13)가 신호 판독 주사 회로(218) 및 전자 셔터 주사 회로(219)를 포함한다. 신호 판독 주사 회로(218)는 개시 펄스 ST 및 클록 펄스 CLK에 응답하여 신호 판독 신호 Qn을 생성하여 그 신호 Qn을 출력한다. 전자 셔터 주사 회로(219)는 전자 셔터 개시 펄스 EST 및 전자 셔터 클록 펄스 ECLK에 응답하여 전자 셔터 구동 신호 Rn을 생성하여 그 신호 Rn을 출력한다. 펄스 ST, CLK, EST 및 ECLK는 제어부(17)로부터 공급된다.
n번째 행의 판독 선택 트랜지스터(32)는 그 게이트에서 신호 Qn을 수신하고 그 드레인에서 판독 펄스 READ를 수신하며, 그것에 의해 n번째 행의 판독 신호 또는 전하 배출 신호가 되는 펄스 RSn을 전송 신호선(211)에 출력한다. n번째 행의 전자 셔터 선택 트랜지스터(37)는 그 게이트에서 신호 Rn을 수신하고 그 드레인에서 판독 펄스 READ를 수신하며, 그것에 의해 n번째 행의 전자 셔터 신호가 되는 펄스 RSn을 전송 신호선(211)에 출력한다.
도 22(a)∼(c)는 이 실시 형태의 고체 촬상 장치의 동작 타이밍뿐만 아니라 포토다이오드에 축적된 전하를 나타내며, 도 22(a)는 저조도 하에서의 제5 실시 형태의 씨닝 구동 및 종래의 씨닝 구동의 경우를 나타내고, 도 22(b)는 고조도 하에서의 종래의 씨닝 구동의 경우를 나타내며, 도 22(c)는 고조도 하에서의 제5 실시 형태의 씨닝 구동의 경우를 나타낸다. 아래의 설명에서는, n번째 행이 씨닝 행이고, n＋1번째 행이 판독 행이라고 가정한다.
우선, 도 22(a)에 나타내는 바와 같이, 저조도 하에서는 전자 셔터 동작은 실행되지 않는다. 씨닝 행으로서의 n번째 행의 전송 신호선(211)에, 신호 Qn과 동기하여 전하 배출 신호로서의 펄스 RSn이 인가되어, 포토다이오드(22)에 축적된 전하의 일부가 배출된다. 저조도이기 때문에, 전하 축적 기간 내에 n번째 행의 포토다이오드(22)의 전하가 포화 축적량에 도달하지 않으므로, 인접하는 판독 행으로서의 n＋1번째 행의 포토다이오드(22)로의 신호의 누설은 없다.
고조도 하에서, 종래의 전자 셔터 동작의 경우에는, 도 22(b)에 나타내는 바와 같이, 판독 행으로서의 n＋1번째 행의 전송 신호선(211)에, 전자 셔터 구동 신호 Rn +1과 동기하여 전자 셔터 신호로서의 펄스 RSn +1이 인가되어, n＋1번째 행의 포토다이오드(22)가 리셋된다. 리셋 후에, 다시 신호 판독 신호 Qn +1과 동기하여 판독 신호로서의 펄스 RSn +1이 인가될 때까지, n＋1번째 행의 포토다이오드(22)에 전하가 축적된다. 이 방법으로, 각 픽셀의 포토다이오드(22)에 전하가 축적되는 기간을 일정한 시간으로 제한할 수 있다. 전자 셔터 신호는, 포토다이오드(22)에 축적된 전하가 포화되는 것을 방지하기 위한 타이밍으로 입력된다.
그러나, 씨닝 행으로서의 n번째 행의 포토다이오드(22)에는, 신호 판독이 실행되지 않고 행 선택 시간이 짧기 때문에, 종래에는 전자 셔터 신호가 제공되지 않는다. 따라서, n번째 행의 포토다이오드(22)의 전하 배출 신호로서의 펄스 RSn이 도 22(b)에 나타낸 바와 같은 타이밍에 입력되면, 전자 셔터 동작이 실행되는 n＋1번째 행의 포토다이오드(22)와 비교해서 n번째 행의 포토다이오드(22)에서의 전하 축적 시간이 길어진다. 따라서, n번째 행의 전하 배출 신호로서의 펄스 RSn이 인가되기 전에 n번째 행의 포토다이오드(22)가 포화 전하량에 도달할 수 있고, 그 결과, 판독 행으로서의 n＋1번째 행의 포토다이오드(22)에 신호가 누설될 수도 있다.
도 22(c)에 나타내는 이 실시 형태의 고체 촬상 장치의 경우에는, 씨닝되는 n번째 행의 전하 배출 신호로서의 펄스 RSn이, 전자 셔터 구동 신호 Rn과 동기하여 출력된다. 따라서, n번째 행의 포토다이오드(22)의 전하 축적 시간은, n＋1번째 행의 포토다이오드(22)의 전하 축적 시간과 거의 같아진다. 판독 행에서의 전하 축적 시간이 포토다이오드(22)가 포화하지 않도록 설정되어 있으므로, n번째 행의 포토다이오드(22)도 포화 전하량에 도달하지 않는다. 그 결과, 도 22(c)에 나타내는 바와 같이, 신호가 오버플로우가 발생하지 않고, 그에 따라 스미어링, 블루밍 및 색 혼합 등이 거의 생기지 않는 고화질의 화상이 얻어진다.
(제6 실시 형태)
이하, 본 발명의 제6 실시 형태를 도 23을 참조하여 설명한다. 도 23은 제6 실시 형태의 촬상 장치의 회로 구성을 나타낸다. 도 23에서는, 도 1에서와 동일한 구성요소는 동일한 참조 번호로 나타내며, 여기에서 그 설명을 생략한다.
도 23에 나타내는 바와 같이, 이 실시 형태의 촬상 장치는, 제1 실시 형태의 고체 촬상 장치(10), 촬상 영역에 광을 입사시키기 위한 렌즈 및 광을 차단하기 위한 기계적인 셔터(110)와 같은 광학계(109), 및 증폭기(18)로부터의 픽셀 신호를 처리하기 위한 제어부(17) 및 신호 처리 회로(111)를 포함한다.
신호 처리 회로(111)로부터의 출력 신호는 모니터 스크린(112)에 출력되거나, 화상 데이터로서 출력된다. 제어부(17)와 신호 처리 회로(111)는 일체화될 수도 있다. 제어 회로는 행 주사부(13)를 제어하는 신호뿐만 아니라, 열 주사 회로(14)를 제어하는 신호도 출력한다.
이 실시 형태의 고체 촬상 장치(10)는, 제1∼제5 실시 형태 및 이들 실시예의 변형예로서 설명한 고체 촬상 장치 중 어느 것이어도 된다.
이하, 이 실시 형태의 촬상 장치의 동작을 설명한다. 이 촬상 장치는, 전체 픽셀 판독(정지화상 촬상 구동) 및 씨닝 구동(모니터 구동) 간의 스위칭이 가능하도록 구성된다. 그 촬상 장치는, 씨닝 구동(모니터 구동) 시의 픽셀 신호 출력을 체크하여, 최적의 노광 시간을 얻기 위한 전자 셔터 스피드 및 화이트 밸런스와 같은 촬상 조건을 결정하여, 전체 픽셀 판독에 결정된 조건을 적용한다.
정지화상의 촬상 중에는, 정지화상 촬상을 위한 모니터 이미지를 획득하기 위한 씨닝 구동 중에 결정된 촬상 조건에 의거해, 전체 픽셀 구동의 촬상 조건이 결정되어, 이미지 캡처 신호에 의해 전체 픽셀 구동 시의 정지화상을 촬상한다.
통상의 사용 시에는, 씨닝(모니터링) 구동 시에 액정 스크린 등에 촬상 상태가 표시되고, 그 모니터링 구동 시에 결정된 피사체·촬상 조건을 받아들여, 카메라의 셔터 버튼을 누름으로써, 전체 픽셀 정지화상을 촬영한다. 따라서, 씨닝 구동 중에 판독 행의 픽셀로 신호가 오버플로우하는 경우에는, 외관상 씨닝 구동 중에만 출력이 높아지며, 따라서 다음의 전체 픽셀 구동 중의 정지화상의 촬상 상태가 신호의 오버플로우가 없는 상태와 다르다. 이로 인해, 캡처된 정지화상이 어두워지고, 컬러 고체 촬상 장치의 경우에는 상이한 색의 픽셀 간에 오버플로우 양이 다른 경우에 색 변위가 생긴다는 문제점이 있다. 그러나, 이 실시 형태의 촬상 장치에서는, 씨닝 구동 중에, 씨닝 행으로부터 인접하는 판독 행으로의 신호 오버플로우가 없다. 따라서, 정지화상 촬상과 모니터링을 위한 동화상 촬상이 반복적으로 실행될 때에도, 정지화상의 화질이 고 레벨로 안정화될 수 있다. 또한, 씨닝 구동 시의 프레임 레이트를 높게 할 수 있기 때문에, 모니터 촬상 시간이 단축될 수 있다. 또한, 동화상의 화질이 대폭 향상될 수도 있다.
제1 실시 형태∼제6 실시 형태에서 정지화상 촬상 시의 동작을 상세히 설명하고 있지 않지만, 종래의 인터레이스(interlace) 주사 또는 프로그레시브(progressive) 주사가 정지화상 촬상을 위해 채택될 수도 있다. 제1 실시 형태∼제5 실시 형태에 대해 2행 씨닝(2행을 판독하고, 2행을 씨닝함)을 예를 들어 설명했지만, 픽셀 씨닝 방법은 상술한 실시 형태에 한정되지 않는다. 그러나, 주지의 베이어 패턴 컬러 필터를 갖는 고체 촬상 장치에서는, 이 방법을 채택함으로써 색재현성과 고속 판독을 동시에 확보할 수 있다.
제1 실시 형태∼제6 실시 형태에서, 제어부(회로)(17) 및 신호 처리 회로(111)가 고체 촬상 장치(10)의 외부에 배치되어 있다. 이와 달리, 그들 중 어느 하나 또는 양쪽 모두가 고체 촬상 장치(10)의 내부에 배치되어도 된다. 이것에 의해, 전체의 구성을 소형화할 수 있다.
또한, 제5 실시 형태에 나타낸 씨닝 행의 신호 배출 펄스와 판독 행의 전자 셔터 펄스 간의 타이밍 관계는, 제3 실시 형태의 구성에도 적용할 수 있다. 그 경우, 신호 배출 펄스 대신에, 리셋 펄스와 전자 셔터 펄스 간의 타이밍을 조정하면 된다.
본 발명에 따르면, 씨닝 구동 중에 p웰의 전위가 변경하는 일 없이, 판독 및 리셋 동작이 짧아진 고 프레임 레이트를 갖는 고체 촬상 장치를 실현할 수 있어, 그러한 장치는 고속의 동화상 촬상용의 고체 촬상 장치로서 유용하다.

Claims (23)

  1. 광 신호를 신호 전하로 변환하여 그 전하를 축적하는 광전변환 소자, 상기 광전변환 소자에 축적된 신호 전하를 초기화하는 초기화부, 및 상기 광전변환 소자에 축적된 상기 신호 전하에 응답하는 출력 신호를 출력하는 출력부를 각각 포함하는, 반도체 기판의 촬상 영역에 행렬 형상으로 배치된, 복수의 제1군의 픽셀;
    상기 촬상 영역에 행렬 형상으로 상기 제1군의 픽셀과 다른 행에 배치되어, 상기 광전변환 소자, 상기 초기화부 및 상기 출력부를 각각 포함하며, 씨닝(thinning) 구동 중에 그 판독이 스킵되는, 복수의 제2군의 픽셀; 및
    상기 제1군의 픽셀의 각각이 상기 출력 신호를 출력시켜 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 제1 레벨로 초기화하는 판독 동작을 실행하게 하고, 또한, 상기 제2군의 픽셀의 각각이 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 상기 제1 레벨보다 높고 상기 광전변환 소자의 포화 신호 레벨보다 낮은 제2 레벨로 초기화하는 배출 동작을 실행하게 하는 주사부를 포함하는, 고체 촬상 장치.
  2. 청구항 1에 있어서, 상기 제1군의 픽셀 및 상기 제2군의 픽셀의 각각은, 상기 광전변환 소자에 축적된 상기 신호 전하가 전송되는 플로팅 확산을 갖고,
    상기 초기화부는, 상기 광전변환 소자와 상기 플로팅 확산의 사이에 전기적으로 접속된 전송 트랜지스터를 갖는, 고체 촬상 장치.
  3. 청구항 1에 있어서, 상기 초기화부는, 상기 광전변환 소자와 전원의 사이에 접속된 리셋 트랜지스터를 갖는, 고체 촬상 장치.
  4. 청구항 1에 있어서, 상기 주사부는, 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하는 제1 구동 펄스 및 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하는 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스폭은, 상기 제1 구동 펄스의 펄스폭보다 작은, 고체 촬상 장치.
  5. 청구항 4에 있어서, 상기 주사부는, 기준 클록에 의거하여 상기 제1 구동 펄스 및 상기 제2 구동 펄스를 생성하고,
    상기 제2 구동 펄스의 펄스폭은, 상기 기준 클록에 의거하여 생성될 수 있는 최소 펄스폭인, 고체 촬상 장치.
  6. 청구항 1에 있어서, 상기 주사부는, 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하는 제1 구동 펄스 및 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하는 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스 높이는, 상기 제1 구동 펄스의 펄스 높이보다 낮은, 고체 촬상 장치.
  7. 청구항 1에 있어서, 상기 초기화부는, 소스가 상기 광전변환 소자에 접속된 트랜지스터를 갖고,
    상기 배출 동작 시에 상기 트랜지스터의 드레인에 인가되는 전압은, 상기 판독 동작 시에 상기 트랜지스터의 드레인에 인가되는 전압보다 낮은, 고체 촬상 장치.
  8. 청구항 1에 있어서, 상기 배출 동작 시에 상기 구동 신호를 미리 정해진 시간동안 유지하는 유지 수단을 더 포함하는, 고체 촬상 장치.
  9. 청구항 8에 있어서, 상기 주사부는, 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하는 제1 구동 펄스 및 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하는 제2 구동 펄스를 생성하고, 상기 제2 구동 펄스의 펄스 높이는, 상기 제1 구동 펄스의 펄스 높이보다 낮은, 고체 촬상 장치.
  10. 청구항 1에 있어서, 상기 주사부는, 상기 제1군의 픽셀을 구동하여 상기 제1군의 픽셀의 각각의 상기 광전변환 소자가 상기 신호 전하를 축적하는 시간을 제한하는 전자 셔터 동작을 실행하고, 상기 복수의 제1군의 픽셀 중 하나의 제1군의 픽셀이 상기 전자 셔터 동작을 실행할 때, 상기 주사부는 상기 복수의 제2군의 픽셀 중 상기 하나의 제1군의 픽셀에 적어도 인접하는 제2군의 픽셀을 구동시켜 상기 배출 동작을 실행하는, 고체 촬상 장치.
  11. 청구항 1에 있어서, 상기 주사부는, 상기 제1군의 픽셀을 구동하여 상기 제1군의 픽셀의 각각의 상기 광전변환 소자가 상기 신호 전하를 축적하는 시간을 제한하는 전자 셔터 동작을 실행하고, 상기 복수의 제1군의 픽셀 중 하나의 행에 배치된 제1군의 픽셀이 상기 전자 셔터 동작을 실행할 때, 상기 복수의 제2군의 픽셀 중 상기 하나의 행에 배치된 제1군의 픽셀에 적어도 인접하는 행에 배치된 제2군의 픽셀을 구동하여 상기 배출 동작을 실행하는, 고체 촬상 장치.
  12. 청구항 1 내지 10 중 어느 한 항에 기재된 고체 촬상 장치,
    상기 고체 촬상 장치에 광이 입사되게 하는 광학계,
    상기 고체 촬상 장치의 동작을 제어하는 제어 신호를 출력하는 제어부, 및
    상기 고체 촬상 장치로부터의 출력 신호를 처리하여 그 결과를 화상 데이터로서 출력하는 신호 처리 회로를 포함하는, 촬상 장치.
  13. 청구항 12에 있어서, 상기 고체 촬상 장치에 광이 입사하는 것을 차단하는 셔터를 더 포함하는, 촬상 장치.
  14. 청구항 12에 있어서, 상기 화상 데이터를 모니터하는 모니터 스크린을 더 포함하는, 촬상 장치.
  15. 청구항 12에 있어서, 상기 제어부 및 상기 신호 처리 회로 중 적어도 하나 는, 상기 고체 촬상 장치의 반도체 기판 상에 위치하는, 촬상 장치.
  16. 광 신호를 신호 전하로 변환하여 그 전하를 축적하는 광전변환 소자, 상기 광전변환 소자에 축적된 상기 신호 전하를 초기화하는 초기화부, 상기 광전변환 소자에 축적된 상기 신호 전하에 응답하는 출력 신호를 출력하는 출력부를 각각 포함하는, 반도체 기판의 촬상 영역에 행렬 형상으로 배치된, 복수의 제1군의 픽셀 및 복수의 제2군의 픽셀을 포함하는 고체 촬상 장치의 구동 방법으로서,
    (a) 상기 제1군의 픽셀의 각각의 상기 출력부 및 상기 초기화부를 구동하여, 상기 픽셀이 상기 출력 신호를 출력시켜 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 제1 레벨로 초기화하는 단계; 및
    (b) 상기 제2군의 픽셀의 각각의 상기 초기화부를 구동하여, 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 상기 제1 레벨보다 높고 상기 광전변환 소자의 포화 신호 레벨보다 낮은 제2 레벨로 초기화하는 단계를 포함하는, 고체 촬상 장치의 구동 방법.
  17. 청구항 16에 있어서, 상기 단계 (a)는, 상기 초기화부에 제1 구동 펄스를 공급하는 단계를 포함하고,
    상기 단계 (b)는, 상기 제1 구동 펄스보다 펄스폭이 작은 제2 구동 펄스를 공급하는 단계를 포함하는, 고체 촬상 장치의 구동 방법.
  18. 청구항 16에 있어서, 상기 단계 (a)는, 상기 초기화부에 제1 구동 펄스를 공급하는 단계를 포함하고,
    상기 단계 (b)는, 상기 제1 구동 펄스보다 펄스 높이가 낮은 제2 구동 펄스를 공급하는 단계를 포함하는, 고체 촬상 장치의 구동 방법.
  19. 청구항 16에 있어서, 상기 초기화부는, 전하를 유지하는 플로팅 확산 및 상기 광전변환 소자에 축적된 전하를 상기 플로팅 확산에 전송하는 전송 트랜지스터를 갖고,
    상기 단계 (a)는, 상기 플로팅 확산의 전위를 상기 제1군의 픽셀을 구동하는 전원의 전위인 제1 전위로 설정한 후, 상기 전송 트랜지스터를 구동하는 단계를 포함하며,
    상기 단계 (b)는, 상기 플로팅 확산의 전위를 접지 전위보다 높고 상기 제1 전위보다 낮은 제2 전위로 설정한 후, 상기 전송 트랜지스터를 구동하는 단계를 포함하는, 고체 촬상 장치의 구동 방법.
  20. 청구항 19에 있어서, 상기 단계 (a)에서, 상기 전송 트랜지스터는 제1 구동 펄스에 의해 구동되고,
    상기 단계 (b)에서, 상기 전송 트랜지스터는 상기 제1 구동 펄스보다 펄스폭이 큰 제2 구동 펄스에 의해서 구동되는, 고체 촬상 장치의 구동 방법.
  21. 청구항 16에 있어서, 상기 초기화부는, 상기 광전변환 소자와 전원의 사이에 접속된 리셋 트랜지스터를 갖고,
    상기 단계 (a)는, 상기 전원의 전위를 상기 제1군의 픽셀을 구동하는 하이 레벨 전위인 제1 전위로 설정한 후, 상기 리셋 트랜지스터를 구동하는 단계를 포함하며,
    상기 단계 (b)는, 상기 전원의 전위를 접지 전위보다 높고 상기 제1 전위보다 낮은 제2 전위로 설정한 후, 상기 리셋 트랜지스터를 구동하는 단계를 포함하는, 고체 촬상 장치의 구동 방법.
  22. 청구항 21에 있어서, 상기 단계 (a)에서, 상기 리셋 트랜지스터는 제1 구동 펄스에 의해 구동되고,
    상기 단계 (b)에서, 상기 리셋 트랜지스터는 상기 제1 구동 펄스보다 펄스폭이 큰 제2 구동 펄스에 의해서 구동되는, 고체 촬상 장치의 구동 방법.
  23. 청구항 16에 있어서,
    (c) 상기 단계 (a) 이전에, 제1 행의 상기 제1군의 픽셀의 각각의 상기 초기화부를 구동하여, 상기 광전변환 소자에 축적된 상기 신호 전하의 양을 상기 제1 레벨로 초기화하는 단계를 더 포함하며,
    상기 단계 (b)는 상기 단계 (a) 및 (c)와 동기하여 실행되는, 고체 촬상 장치의 구동 방법.
KR1020087010712A 2005-10-05 2006-08-28 고체 촬상 장치, 촬상 장치 및 그 구동 방법 KR20080063490A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00292252 2005-10-05
JP2005292252A JP4701975B2 (ja) 2005-10-05 2005-10-05 固体撮像装置および撮像装置

Publications (1)

Publication Number Publication Date
KR20080063490A true KR20080063490A (ko) 2008-07-04

Family

ID=37440733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010712A KR20080063490A (ko) 2005-10-05 2006-08-28 고체 촬상 장치, 촬상 장치 및 그 구동 방법

Country Status (6)

Country Link
US (2) US8102450B2 (ko)
JP (1) JP4701975B2 (ko)
KR (1) KR20080063490A (ko)
CN (1) CN101278550A (ko)
TW (1) TW200715543A (ko)
WO (1) WO2007043252A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220151229A (ko) * 2014-03-14 2022-11-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701975B2 (ja) * 2005-10-05 2011-06-15 パナソニック株式会社 固体撮像装置および撮像装置
JP4983265B2 (ja) * 2007-01-12 2012-07-25 ソニー株式会社 固体撮像装置、撮像装置
JP5142694B2 (ja) * 2007-02-28 2013-02-13 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び撮像システム
JP2009267836A (ja) * 2008-04-25 2009-11-12 Panasonic Corp 固体撮像装置、その駆動方法およびカメラ
JP2009296477A (ja) * 2008-06-09 2009-12-17 Olympus Corp 固体撮像装置
JP5284132B2 (ja) * 2009-02-06 2013-09-11 キヤノン株式会社 固体撮像装置、撮像システム、および撮像装置の駆動方法
EP2234387B8 (en) * 2009-03-24 2012-05-23 Sony Corporation Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP5661260B2 (ja) * 2009-07-16 2015-01-28 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5282690B2 (ja) * 2009-07-23 2013-09-04 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
US8488033B2 (en) * 2009-12-22 2013-07-16 Samsung Electronics Co., Ltd. Photographing apparatus and photographing method
EP2685725B1 (en) * 2011-03-11 2016-12-07 FUJIFILM Corporation Imaging device and imaging program
JP2013005396A (ja) * 2011-06-21 2013-01-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
FR2992813A1 (fr) * 2012-07-02 2014-01-03 St Microelectronics Grenoble 2 Procede de commande d'un pixel cmos
CN103024301B (zh) * 2013-01-11 2015-10-28 清华大学 浮栅型图像传感器的成像方法
WO2016151982A1 (ja) * 2015-03-26 2016-09-29 パナソニックＩｐマネジメント株式会社 固体撮像素子およびこれを備えた撮像装置
DE102016122831A1 (de) 2015-11-26 2017-06-01 Odos Imaging Ltd. Bildgebendes System, Abstandsmessvorrichtung, Verfahren zum Betreiben des bildgebenden Systems und der Abstandsmessvorrichtung
FR3091113B1 (fr) * 2018-12-21 2021-03-05 Trixell Détecteur matriciel à conducteurs de ligne d’impédance maitrisée
FR3114466A1 (fr) * 2020-09-18 2022-03-25 Trixell Détecteur matriciel à plusieurs groupes de modules de pilotage et procédé de mise en œuvre du détecteur.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340488A (ja) * 1995-06-13 1996-12-24 Olympus Optical Co Ltd 固体撮像装置
JPH0923382A (ja) * 1995-07-07 1997-01-21 Nikon Corp 自己走査型撮像装置
JP4161384B2 (ja) * 1997-04-30 2008-10-08 ソニー株式会社 固体撮像装置、これを用いたカメラおよび固体撮像装置の駆動方法
JP4178608B2 (ja) * 1998-04-16 2008-11-12 株式会社ニコン 固体撮像装置
JP3554224B2 (ja) * 1999-06-02 2004-08-18 キヤノン株式会社 光電変換装置
JP4518616B2 (ja) * 2000-04-13 2010-08-04 ソニー株式会社 固体撮像装置およびその駆動方法並びにカメラシステム
JP4192428B2 (ja) * 2001-01-09 2008-12-10 ソニー株式会社 固体撮像装置及び画像入力装置
US20020097330A1 (en) * 2001-01-25 2002-07-25 Spears Kurt E. Photosensor array using segmented charge transfer gates to improve processing time for small images
JP4315408B2 (ja) * 2001-03-09 2009-08-19 キヤノン株式会社 マルチチップ型イメージセンサ装置およびマルチチップ型イメージセンサの信号読み出し方法
WO2003079675A1 (fr) * 2002-03-20 2003-09-25 Sony Corporation Dispositif capteur d'image a semiconducteurs et son procede d'attaque
JP4701975B2 (ja) * 2005-10-05 2011-06-15 パナソニック株式会社 固体撮像装置および撮像装置
JP5084430B2 (ja) * 2006-11-02 2012-11-28 ペンタックスリコーイメージング株式会社 撮像ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220151229A (ko) * 2014-03-14 2022-11-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 그 구동 방법 및 전자 기기
US11902678B2 (en) 2014-03-14 2024-02-13 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of driving the same, and electronic apparatus

Also Published As

Publication number Publication date
US8102450B2 (en) 2012-01-24
JP2007104386A (ja) 2007-04-19
JP4701975B2 (ja) 2011-06-15
WO2007043252A1 (en) 2007-04-19
CN101278550A (zh) 2008-10-01
TW200715543A (en) 2007-04-16
US20090040346A1 (en) 2009-02-12
US20120086826A1 (en) 2012-04-12
US8319876B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
KR20080063490A (ko) 고체 촬상 장치, 촬상 장치 및 그 구동 방법
US9479715B2 (en) Solid-state imaging device, method of driving the same, and electronic system including the device
KR101186734B1 (ko) 고체 촬상 장치, 카메라 및 그 구동 방법
TWI433307B (zh) 固態影像感測器、其驅動方法、成像裝置及電子器件
KR101679863B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자 기기
US9054009B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
JP5821315B2 (ja) 電子機器、電子機器の駆動方法
KR101422875B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
KR101002414B1 (ko) 고체 촬상장치와 그 구동제어방법
US20090122172A1 (en) Solid-state imaging apparatus
US9402038B2 (en) Solid-state imaging device and method of driving comprising a first and second accumulation sections for transferring charges exceeding the saturation amount
US20070013798A1 (en) Image sensor with shared voltage converter for global shutter operation
KR101237188B1 (ko) 고체 촬상 디바이스, 고체 촬상 디바이스 구동 방법 및촬상 장치
JP2011216969A (ja) 固体撮像素子および駆動方法、並びに電子機器
JP2007235545A (ja) 撮像ユニット
JP5402993B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5306906B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011097632A (ja) 固体撮像装置および撮像装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid