KR101002414B1

KR101002414B1 - 고체 촬상장치와 그 구동제어방법

Info

Publication number: KR101002414B1
Application number: KR1020040025794A
Authority: KR
Inventors: 마브치게이지; 후나츠에이이치; 가사이마사노리
Original assignee: 소니 주식회사
Priority date: 2003-04-18
Filing date: 2004-04-14
Publication date: 2010-12-21
Also published as: EP1469669A2; US9860471B2; US9521343B2; JP4120453B2; JP2004320592A; EP2378762A3; TWI259712B; KR20040090714A; EP2378765A3; EP2378762A2; US20090072123A1; EP2378765A2; TW200507634A; US20160165162A1; US20140001338A1; US7468750B2; EP1469669A3; US20050001915A1; US8431879B2

Abstract

수광소자와 3개의 트랜지스터에서 단위화소가 구성된 CMOS센서에 있어서, 포화 쉐이딩현상이나 다이나믹 레인지 감소를 방지한다.

전(全)화소 공통의 드레인선(57)의 전압을 오프상태로 할 때의 천이시간(하강시간)을, 리셋배선이나 전송배선의 각 오프시의 천이시간의 어느 것에 대해서도, 길게한다. 이 때문에, DRN구동 버퍼(140)를 구성하는 트랜지스터의 W/L비의 적정화를 도모하고, 또 제어저항(146)이나 전류원을 GND와의 사이에 삽입하고, 구동시의 동작전류의 적정화를 도모한다. 이것에 의해, 포화 쉐이딩량을 적게 한다. 리셋 트랜지스터를 디플레이션형으로 하는 것으로, 플로팅 디플레이션에의 리크전류를 제어하고, 다이나믹 레인지를 넓힌다.

Description

고체 촬상장치와 그 구동제어방법{Solid pickup apparatus and driving control method}

도 1은 본 발명의 일 실시형태에 관계되는 CMOS고체촬상장치의 개략구성도이다.

도 2는 포화 쉐이딩현상을 설명하는 도면이다.

도 3은 드레인선의 전압변화를 점검하기 위한 측정회로를 나타내는 도면이다.

도 4는 DRN제어펄스를 둔화시킬 때의, 저항값과 포화 쉐이딩과의 관계를 나타내는 도면이다.

도 5는 도 4에 나타낸 결과를, 제어저항에 있어서의 전압파형의 하강시간과 포화 쉐이딩과의 관계에서 나타낸 도면이다.

도 6은 P웰의 흔들림을 시뮬레이션으로 재현한 결과를 나타내는 도면이다(제어저항(146)=0Ω).

도 7은 P웰의 흔들림을 시뮬레이션으로 재현한 결과를 나타낸 도면이다(제어저항(146)=10Ω).

도 8은 P웰의 흔들림을 시뮬레이션으로 재현한 결과를 나타내는 도면이다(제어저항(146)=150Ω).

도 9는 P웰의 흔들림을 시뮬레이션으로 재현한 결과를 나타내는 도면이다(제어저항(146)=330Ω).

도 10은 P웰의 흔들림을 시뮬레이션으로 재현한 결과를 나타내는 도면이다(제어저항(146)=680Ω).

도 11은 제 1의 어프로치에 의한 개선방법에 따라서, 하강시간 제어방법의 제 1예를 설명하는 도면이다.

도 12는 제 1예의 하강시간 제어방법을 실현하는 방법의 변형예를 설명하는 도면이다.

도 13은 제 1의 어프로치에 의한 개선방법에 따른, 하강시간 제어방법의 제 2예를 설명하는 도면이다.

도 14는 제 1의 어프로치에 의한 개선방법에 따른, 하강시간 제어방법의 제 3예를 설명하는 도면이다.

도 15는 전송게이트 로-레벨과 포화 쉐이딩과의 관계를 나타내는 도면이다.

도 16은 제 2어프로치에 의한 개선방법을 설명하는 도면이다.

도 17은 제 3어프로치에 의한 개선방법을 설명하는 도면이다.

도 18은 제 4어프로치에 의한 개선방법을 설명하는 도면이다.

도 19는 종래의 CMOS센서에 있어서의 단위화소의 구성예를 나타내는 도면이다.

[부호의 설명]

1 …고체촬상장치 3 …단위화소

5 …화소신호 생성부 7 …구동제어부

10 …화소부 100 …외부회로

110 …A/D변환부 12 …수평주사회로

12a …수평 디코더 12b …수평구동회로

14 …수직주사회로 14a …수직 디코더

14b …수직구동회로 15 …수직제어선

20 …다이나믹 제너레이터 26 …CDS처리부

28 …출력버퍼 32 …전하생성부

34 …독출선택용 트랜지스터 36 …리셋 트랜지스터

38 …플로팅 디플레이션 40 …수직선택용 트랜지스터

42 …증폭용 트랜지스터 51 …화소부

52 …수직선택선 53 …수직신호선

55 …전송배선 56 …리셋 배선

57 …드레인선 59 …P웰 바이어스선

59a …P웰 콘택트 130 …디지털 신호 처리부

136 …D/A변환부 140 …DRN구동 버퍼

146 …제어저항 148 …전류원

149 …전압원 150 …전송구동 버퍼

152 …리셋 구동 버퍼 154 …선택구동 버퍼

160 …레벨 시프트 161 …출력버퍼

162 …부전압생성회로

본 발명은, 복수의 단위화소가 배열되어 이루어지고, 어드레스 제어에 의해 개개의 단위화소로부터의 신호를 임의 선택하여 독출가능한 고체촬상장치 및 그 제어방법에 관한 것이다. 보다 상세하게는, 선택 트랜지스터를 가지지 않고, 광전변환소자와 3개의 트랜지스터로 단위화소를 구성하는 타입의 고체촬상장치와 그 구동제어방법에 관한 것이다.

X-Y어드레스형 고체촬상소자의 일종인 증폭형 고체촬상소자(APS:Active Pixel Sensor/게인 셀이라고도 한다)는, 화소 그것에 증폭기능을 지니게 하기 때문에, MOS구조 등의 능동소자(MOS트랜지스터)를 이용하여 화소를 구성하고 있다. 즉, 광전변환소자인 포토 다이오드에 축적된 신호전하(광전자)를 상기 능동소자로 증폭하고, 화상정보로서 독출한다.

이 종의 X-Y어드레스형 고체촬상소자에서는, 예를 들면, 화소 트랜지스터가 2차원 행렬형으로 다수 배열되어 화소부가 구성되고, 라인(행) 마다 혹은 화소마다에 입사광에 대응하는 신호전하의 축적이 개시되고, 그 축적된 신호전하에 기초하여 전류 또는 전압의 신호가 어드레스 지정에 의해 각 화소로부터 순으로 독출된다.

<종래의 단위화소의 구성 ; 제 1예>

도 19a는, 종래의 단위화소(3)의 제 1예를 나타내는 도면이다. 이 제 1예의 단위화소(3)는, CMOS센서로서 범용적인 4트랜지스터의 구성인 것이고, 종래로 부터 잘 알려진 구성이다.

이 제 1예의 단위화소(3)는, 광을 전하로 변환하는 광전변환 기능과 함께, 그 전하를 축적하는 전하축적기능의 각 기능을 겸하여 갖춘 전하생성부(32)와, 전하생성부(32)에 대하여, 전하독출부(전송게이트부/독출게이트부)의 일예인 독출선택용 트랜지스터(34), 리셋 게이트부의 일예인 리셋 트랜지스터(36), 수직선택용 트랜지스터(40) 및 플로팅 디플레이션(38)의 전위변화를 검지하는 검지소자의 일예인 소스 플로어구성의 증폭용 트랜지스터(42)를 가진다.

독출선택용 트랜지스터(34)는, 전송배선(독출선택선)(55)을 통해서 전송구동 버퍼(150)에 의해 구동되도록 되어 있다. 리셋 트랜지스터(36)는, 리셋 배선(56)을 통해서 리셋 구동 버퍼(152)에 의해 구동되도록 되어 있다. 수직선택용 트랜지스터(40)는, 수직선택선(52)을 통해서 선택구동 버퍼(154)에 의해 구동되도록 되어 있다.

또, 단위화소(3)는, 전하축적부의 기능을 갖춘 전하주입부의 일예인 플로팅 디플레이션(38)으로 이루어지는 FDA(Floating Diffusion Amp) 구성의 화소신호 생성부(5)를 가지는 것으로 되어 있다. 플로팅 디플레이션(38)은 기생용량을 가진 확산층이다.

화소신호 생성부(5)에 있어서의 리셋 트랜지스터(36)는, 소스가 플로팅 디플레이션(38)에, 드레인이 전원(VDD)에 각각 접속되고, 게이트(리셋 게이트(RG))에는 리셋 펄스(RST)가 리셋 구동 버퍼(152)에서 입력된다.

수직선택용 트랜지스터(40)는, 드레인이 전원(VDD)에, 소스가 증폭용 트랜지스터(42)의 드레인에 각각 접속되고, 게이트(특히 수직선택 게이트(SELV)라고 함)는 수직선택선(52)에 접속되어 있다. 이 수직선택선(52)에는, 수직선택신호가 인가된다. 증폭용 트랜지스터(42)는, 게이트가 플로팅 디플레이션(38)에 접속되고, 드레인이 수직선택용 트랜지스터(40)의 소스에, 소스는 화소선(51)을 통해서 수직신호선(53)에 접속되어 있다.

이와 같은 구성에서는, 플로팅 디플레이션(38)은 증폭용 트랜지스터(42)의 게이트에 접속되어 있으므로, 증폭용 트랜지스터(42)는 플로팅 디플레이션(38)의 전위(이하 FD전위라고 함)에 대응한 신호를, 화소선(51)을 통해서 수직신호선(53)에 입력한다. 리셋 트랜지스터(36)는, 플로팅 디플레이션(38)을 리셋한다. 독출선택용 트랜지스터(전송 트랜지스터)(34)는, 전하생성부(32)에서 생성된 신호전하를 플로팅 디플레이션(38)에 전송한다. 수직신호선(53)에는 다수의 화소가 접속되어 있지만, 화소를 선택하는데는, 선택화소만 수직선택용 트랜지스터(40)를 온(ON)한다. 그러면 선택화소만이 수직신호선(53)과 접속되고, 수직신호선(53)에는 선택화소의 신호가 출력된다.

이와 같이, 단위화소(3)는, 화소를 선택하는 목적으로 수직선택용 트랜지스터(40)를 갖추고 있는 구성이 일반적이고, 현재의 거의 CMOS센서에 있어서의 단위화소(3)는, 선택 트랜지스터를 지니고 있다.

<종래의 단위화소의 구성 ; 제 2예>

이것에 대하여, 단위화소(3)에 있어서의 트랜지스터가 점하는 면적을 적게 하는 것으로 화소 사이즈를 작게 하는 기술로서, 도 19b에 나타낸 바와 같이, 광전변환소자와 3개의 트랜지스터로 단위화소(3)를 구성하는 것으로(이하 제 2예의 단위화소(3)라고 함) 하는 것이 제안되고 있다(예를 들면 특허문헌 1참조).

[특허문헌 1]

특허 제 2708455호 공보

이 제 2예의 단위화소(3)는, 광전변환을 행하는 것으로 수광한 광에 대응하는 신호전하를 생성하는 전하생성부(32)(예를 들면 포토 다이오드)와, 전하생성부(32)에 의해 생성된 신호전하에 대응하는 신호전압을 증폭하기 위해, 드레인선(DRN)에 접속된 증폭용 트랜지스터(42)와, 전하생성부(32)를 리셋하기 위해 리셋 트랜지스터(36)를, 각각 가지고 있다. 또, 도시하지 않은 수직 시프트 레지스터에 의해 전송배선(TRF)(55)을 통해서 주사되는 독출선택용 트랜지스터(전송게이트부)(34)가, 전하생성부(32)와 증폭용 트랜지스터(42)의 게이트와의 사이에 설치되어 있다.

증폭용 트랜지스터(42)의 게이트 및 리셋 트랜지스터(36)의 소스는 독출선택용 트랜지스터(34)를 통해서 전하생성부(32)에, 리셋 트랜지스터(36)의 드레인 및 증폭용 트랜지스터(42)의 드레인은 드레인선에, 각각 접속되어 있다. 또, 증폭용 트랜지스터(42)의 소스는 수직신호선(53)에 접속되어 있다. 독출선택용 트랜지스터(34)는, 전송배선(55)을 통해서 전송구동 버퍼(150)에 의해 구동되도록 되어 있다. 리셋 트랜지스터(36)는, 리셋 배선(56)을 통해서 리셋 구동 버퍼(152)에 의해 구동되도록 되어 있다. 전송구동 버퍼(150), 리셋 구동 버퍼(152) 모두 기준전압인 0V와, 전원전압의 2값으로 구동한다. 특히, 화소에 있어서의 종래예의 독출선택용 트랜지스터(34)의 게이트에 공급되는 로-레벨 전압은 0V이다.

이 제 2예의 단위화소(3)에 있어서는, 제 1예와 동일하게, 플로팅 디플레이션(38)은 증폭용 트랜지스터(42)의 게이트에 접속되어 있으므로, 증폭용 트랜지스터(42)는 플로팅 디플레이션(38)의 전위에 대응한 신호를 수직신호선(53)에 출력한다.

리셋 트랜지스터(36)는, 리셋 배선(RST)(56)이 행(行)방향으로 연장되어 있고, 드레인선(DRN)(57)은 거의 화소에 공통으로 되어 있다. 이 드레인선(57)은, 드레인 구동 버퍼(이하 DRN구동 버퍼라고 함)(140)에 의해 구동된다. 리셋 트랜지스터(36)는 리셋 구동 버퍼(152)에 의해 구동되고, 플로팅 디플레이션(38)의 전위를 제어한다. 여기서, 특허문헌 1에 기재의 기술에서는, 드레인선(57)이 행(行)방향에 분리되어 있지만, 이 드레인선(57)은 1행분의 화소의 신호전류를 흐르게 하지 않으면 안되므로, 실제로는 열(列)방향으로 전류를 흐르도록, 전행(全行)공통의 배선으로 된다.

전하생성부(32)(광전변환소자)에서 생성된 신호전하는 독출선택용 트랜지스터(34)에 의해 플로팅 디플레이션(38)에 전송된다.

여기서, 제 2예의 단위화소(3)에는, 제 1예와는 달리, 증폭용 트랜지스터(42)와 직렬로 접속되는 수직선택용 트랜지스터(40)가 설치되어 있지 않 다. 수직신호선(53)에는 다수의 화소가 접속되어 있지만, 화소의 선택은, 선택 트랜지스터가 아닌, FD전위의 제어에 의해 행해진다. 통상으로는, FD전위를 로(Low)로 하고 있다. 화소를 선택할 때는, 선택화소의 FD전위를 하이(High)로 하는 것으로, 선택화소의 신호를 수직신호선(53)에 출력한다. 그 후, 선택화소의 FD전위를 로(Low)에 되돌린다. 이 조작은 1행분의 화소에 대하여 동시에 행해진다.

이와 같이 FD전위를 제어하기 위해서는, 1)선택행 FD전위를 하이로 할 때에, 드레인선(57)을 하이로 하고, 선택행의 리셋 트랜지스터(36)를 통하여, 그 FD전위를 하이로 하고, 2)선택행 FD전위를 로(Low)로 되돌릴 때에, 드레인선(57)을 로(Low)로 하고, 선택행의 리셋 트랜지스터(36)를 통하여, 그 FD전위를 로(Low)로 한다라는 동작을 행한다.

그러나, 본원의 발명자는, 이 제 2의 타입의 단위화소(3)에 의해 구성되는 고체촬상장치(디바이스)를 시작(試作)한 바, 1)주변부의 화소와 중심부의 화소에서, 특성이 다른 쉐이딩 현상이 생기고, 특히, 광전변환소자의 축적가능한 최대전하량(포화전자수)이 중심부에서는 작고, 2)다이나믹 레인지가 작게 된다라는 문제점을 인식했다.

상기 2개의 문제점에 관하여, 본원 발명자는, 이들의 현상을 해석하고, 이하의 것을 명확하게 했다.

1)드레인선(57)은, 화소부의 거의 전역에 걸친 배선이므로, 이것을 구동할 때에 화소부의 웰(Well ; 이하 P형의 웰로 대표적으로 설명을 계속한다)의 전위가 흔들리게 된다. P웰에 전위를 부여하는 콘택트는 화소부의 주위에 위치하지만, 이 콘택트에서 가까운지 멀리 있는지에 의해, P웰의 흔들리는 쪽이 다르게 되어, 화소의 특성을 변화시킨다. 특히, 드레인선(57)을 로(Low)로 할 때에, P웰은 부(負)로 돌려지며, 이 때문에 전하생성부(32)에서 플로팅 디플레이션(38)이나 P웰에 신호전하가 새어버린다. P웰의 콘택트에서 먼 중심부는 P웰의 흔들림이 크므로, 포화전자수가 중심부에서 작게 되어 버린다. 이것을 포화 쉐이딩이라고 부른다.

2)선택행의 화소를 구동하여 신호를 독출하는 기간(H무효기간) 후에, 그 신호를 순차적으로 외부로 출력하는 기간(H유효기간)이 있고, H유효기간에는 드레인선(57)을 하이로 하여 두는 구동의 경우, 리셋 트랜지스터(36)의 리크전류에 의해 FD전위가 서서히 올라가게 된다. 이 때문에, 선택행과 비선택행의 차가 작게 되므로, 다이나믹 레인지가 여기서 율칙(律則)되어 작게 된다.

상기 2개의 문제점이나 해석결과는, 전체 화소를 수직선택용 트랜지스터(40)로 선택하는 타입의 CMOS센서에서는 존재하지 않는 새로운 사항이다.

본 발명은, 상기 사정에 감하여 된 것으로, 3트랜지스터 구성의 단위화소를 갖춘 디바이스를 사용할 때에, 쉐이딩현상, 특히 포화 쉐이딩현상을 개선할 수 있는 구동기술을 제공하는 것을 제 1목적으로 한다.

또 본 발명은, 상기 사정에 감하여 된 것이며, 3트랜지스터 구성의 단위화소를 갖춘 디바이스를 사용할 때에, 리셋 트랜지스터의 리크전류에 기인한 다이나믹 레인지감소를 개선할 수 있는 구동기술을 제공하는 것을 제 2목적으로 한다.

본 발명에 관계되는 구동제어방법은, 수광한 광에 대응하는 신호전하를 생성하는 전하생성부와 3개의 트랜지스터를 포함하여 되는 구성의 단위화소를 갖춘 고체촬상장치의 구동제어방법이고, 드레인배선을 구동할 때의 전압파형에 있어서의 오프 시의 천이시간이, 리셋배선 및 전송배선을 구동할 때의 전압파형에 있어서의 각 오프시의 천이시간의 어느것 보다도 지연(바람직하게는 5배 이상으로 또는 1만배 이하, 더욱 바람직하게는 50∼600배의 범위) 되도록, 드레인 배선의 구동전압을 무디게 하여 구동하는 것으로 하였다.

본 발명에 관계되는 제 1고체촬상장치는, 상기 본 발명에 관계되는 구동제어방법을 실시가능하게 구성되어 있는 고체촬상장치이고, 드레인 구동 버퍼에 구동펄스가 인가될 때, 드레인 배선의 전압파형에 있어서의 오프 시의 천이시간이, 리셋 구동 버퍼에 의해 구동되는 리셋배선 및 전송구동 버퍼에 의해 구동되는 전송배선의 각 오프 시의 천이시간의 어느것 보다도 지연(바람직하게는 5배 이상으로 또는 1만배 이하, 더욱 바람직하게는 50∼600배의 범위)되도록, 드레인 배선의 구동전압을 무디게 하여 구동하는 것이 가능하게 구성되어 있는 것으로 하였다. 더욱, 여기서의 각 구동 버퍼에 인가되는 구동펄스 자체의 천이시간은, 상승이나 하강이 충분히 짧고, 일반개념으로서의 "펄스"로 말하는 것이면 좋다.

드레인 배선의 오프시 천이시간이, 상술의 조건을 만족하도록 하기 위한 구조로서는, 동일한 장치를 채용할 수 있다. 예를 들면, 드레인 배선과 접속되어 있는 트랜지스터의 W/L비가, 전송배선과 접속되어 있는 트랜지스터의 W/L비 및 리셋배선과 접속되어 있는 트랜지스터의 W/L비의 어느것보다도, 1/5배 ∼ 1/2500배의 범위내, 더욱 바람직하게는 1/10배 ∼ 1/500배의 범위내에 설정되면 좋다(후술하는 실시형태에 있어서의 제 1어프로치에 의한 개선방법 ; 제 1예에 대응).

또, 드레인 구동 버퍼의 오프 측의 기준배선과, 드레인배선에 대한 오프측의 전압을 규정하는 기준전원과의 사이에, 구동전류를 제한하는 저항소자를 설치하여도 좋다(후술하는 실시형태에 있어서의 제 1의 어프로치에 의한 개선방법 ; 제 2예에 대응). 저항소자의 저항값을 조정하는 것으로, 전술의 조건을 만족할 수 있다. 또, 조정에 의해, 포화 쉐이딩양의 작은 최적한 상태로 설정할 수 있다. 저항값을 가능한 구조로 하면, 한층 바람직한 구성으로 된다.

또, 드레인 구동 버퍼의 오프측의 기준배선과, 드레인배선에 대한 오프측의 전압을 규정하는 기준전압원과의 사이에, 구동전류를 규정하는 전류원을 설치하는 것도 좋다(후술하는 실시형태에 있어서의 제 1어프로치에 의한 개선수단 ; 제 3예에 대응). 구동전류량을 가변한 구조로 하면, 한층 바람직한 구성으로 된다.

또, 본 발명에 관계되는 제 3의 고체촬상장치는, 수광한 광에 대응하는 신호전하를 생성하는 전하생성부와 3개의 트랜지스터를 포함하여 이루어지는 구성의 단위화소를 갖춘 고체촬상장치이고, 독출선택용 트랜지스터의 게이트의 로-레벨전압을 부전압으로서, 전하생성부에서 전하축적부에 전하가 새는 것에 대하여 전위장벽을 형성하는 것으로 하였다(후술하는 실시형태에 있어서의 제 2의 어프로치에 의한 개선방법에 대응). 또한, 브레이크다운을 일으키지 않은 범위의 크기의 전압으로 한다. 또, 단위화소를 구성하는 반도체의 계면에 정공의 채널을 발생가능한 크기의 부전압을, 오프 전압으로 설정가능한 것으로 하여도 좋다. 설정전압값을 가변한 구조로 하면, 한층 바람직한 구성으로 된다.

본 발명에 관계되는 제 3의 고체촬상장치는, 수광한 광에 대응하는 신호전하를 생성하는 전하생성부와 3개의 트랜지스터를 포함하여 이루어지는 구성의 단위화소를 갖춘 고체촬상장치이고, 단위화소가 구성되어 있고, 반도체로 형성된 웰의 전위를 고정하는 바이어스배선을 설치하는 것으로 하였다(후술하는 실시형태에 있어서의 제 3의 어프로치에 의한 개선방법에 대응). 이 경우, 단위화소마다, 바이어스배선과 웰을 접속하는 콘택트부를 설치하는 것이 바람직하다.

본 발명에 관계되는 제 4고체촬상장치는, 수광한 광에 대응하는 신호전하를 생성하는 전하생성부와 3개의 트랜지스터를 포함하여 이루어지는 구성의 단위화소를 갖춘 고체촬상장치이고, 전하축적부에 있어서의 신호전하를 리셋하는 리셋부를, 디플레이션형의 트랜지스터로 구성되어 있는 것으로 하였다(후술하는 실시형태에 있어서의 제 4의 어프로치에 의한 개선방법에 대응). 이 경우, 리셋부의 트랜지스터는, 전하축적부의 리셋 레벨을, 드레인배선의 온 일때에 있어서의 전압레벨 정도(程度)에 설정가능한 것으로 하는 것이 바람직하다.

삭제

본 발명은, 종래기술에서 설명한 3트랜지스터 구성의 단위화소에 있어서의 문제의 해석을 행함과 동시에, 상세하게는, 후술하는 실시형태에서 설명하였지만, 그 문제의 해결방법(작용원리와 그 효과)을 발견하는 것으로 이루어진 것이다.

예를 들면, 제 1의 어프로치에 의한 방법은, 전(全)화소공통의 드레인배선의 전압을 오프상태로 할 때의 천이시간(예를 들면 NMOS센서로 하면 로(Low)로 흔들릴 때의 하강의 시간)을 길게하면 포화 쉐이딩량이 작게 되고, 바이어스 구동조건에 의해서는 그 최적값이 존재하는 등의 점을 발견하게 된 것이다. 예를 들면, 구동 버퍼를 구성하는 트랜지스터의 W/L비의 적정화를 도모하고, 또는 제어저항이나 전류원을 기준전압과의 사이에 삽입하여 구동시의 동작전류의 적정화를 도모하는 등의 방법을 적용하는 것으로서, 드레인전압 오프시의 천이시간을, 리셋배선이나 전송배선의 각 오프시의 천이시간의 어느 것에 대해서도 길게되도록, 바람직하게는 5배 이상으로 또는 1만배 이하의 정도(程度)로 길게한다. 이것에 의해, 주변부의 화소와 중심부의 화소의 특성을 갖추는 것으로, 포화 쉐이딩량을 적게 한다.

또, 제 2의 어프로치에 의한 방법은, 독출선택용 트랜지스터 오프시의 전극전압을, 화소전체의 기준전압을 규정하는 마스터 기준전압(예를 들면 GND레벨)보다 도, 보다 깊게 하면(NMOS센서이면 부측(負側)으로 하는 것과), 전하축적부에 대한 전위장벽을 높게 할 수 있고, 포화 쉐이딩량을 작게 할 수 있다라는 점을 발견하여 이루어진 것이다.

또, 제 3의 어프로치에 의한 방법은, 웰 전위를 고정하는 바이어스 배선을 설치하는 것으로, 웰전위의 움직임을 억제할 수 있고, 쉐이딩량을 적게 할 수 있다라는 점을 발견하여 이루어진 것이다.

또, 제 4의 어프로치에 의한 방법은, 단위화소를 구성하는 리셋부의 리셋 트랜지스터를, 디플레이션형으로 하는 것으로, 플로팅 디플레이션 등의 전하축적부에의 리크전류를 억제하고, 이것에 의해, 전하축적부의 다이나믹 레인지를 넓게 할 수 있다라는 점을 발견하여 이루어진 것이다.

또한, 이들 제 1 ∼ 제 4의 각 어프로치에 의한 개선방법은, 단독으로 적용하는 것에 한하지 않고, 임의로 조합하여 적용할 수도 있다.

이하, 도면을 참조하여 본 발명의 실시형태에 대해서 상세하게 설명한다. 또한, 이하에 있어서는, X-Y어드레스형의 고체촬상장치의 일예이다. CMOS촬상소자에 적용한 경우를 예로 설명한다. 또, CMOS촬상소자는, 모두의 화소가 NMOS로 이루어지는 것으로서 설명한다.

<고체촬상장치의 구성>

도 1은, 본 발명의 일 실시형태에 관계되는 CMOS고체촬상장치의 개략 구성도이다. 이 고체촬상장치(1)는, 컬러 화상을 촬상하여 얻은 전자 스틸 카메라로서 적용되도록 되어 있고, 예를 들면, 정지화상 촬상모드 시에는, 전(全)화소를 순서 로 독출하는 모드가 설정되도록 되어 있다.

고체촬상장치(1)는, 입사광량에 따른 신호를 출력하는 수광소자를 포함하는 화소가 행(行) 및 열(列)로 배열된(즉 2차원 매트릭스형의) 촬상부를 가지고, 각 화소에서의 신호출력이 전압신호이고, CDS(Correlated Double Sampling ; 상관 2종 샘플링)처리기능부가 각 열마다 설치된 칼럼형인 것이다. 즉, 도 1a에 나타낸 바와 같이, 고체촬상장치(1)는, 복수의 단위화소(3)가 행 및 열로 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동제어부(7)와, CDS처리부(칼럼회로)(26)를 갖추고 있다. 구동제어부(7)로서는, 예를 들면, 수평주사회로(12)와 수직주사회로(14)를 갖춘다.

도 1a에서는, 간단하게 하기 위해 행 및 열의 일부를 생략하여 나타내고 있지만, 현실적으로는 각 행이나 각 열에는, 수십에서 수천의 화소가 배치된다. 또, 구동제어부(7)의 외의 구성요소로서, 수평주사회로(12), 수직주사회로(14) 및 CDS처리부(26)에 소정 타이밍의 펄스신호를 공급하는 타이밍 제너레이터(독출 어드레스 제어장치의 일예)(20)가 설치되어 있다. 이들의 구동제어부(7)의 각 요소는, 화소부(10)와 함께, 반도체 집적회로 제조기술과 동일하게 기술을 이용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성되고, 반도체 시스템의 일예인 고체촬상소자(촬상 디바이스)로서 구성된다. 화소부(10)의 각 단위화소(3)는, 디바이스 전체의 기준전압을 규정하는 마스터 기준전압으로서의 접지(GND)로 접속되어 있다.

또한 타이밍 제너레이터(20)는, 화소부(10)나 수평주사회로(12) 등, 다른 기능요소와는 독립하여, 다른 반도체 집적회로로서 제공되어도 좋다. 이 경우, 화소부(10)나 수평주사회로(12) 등으로 이루어지는 촬상 디바이스와 타이밍 제너레이터(20)에 의해, 촬상장치가 구축된다. 이 촬상장치는, 주변의 신호처리회로나 전원회로 등도 조립된 촬상 모듈로서 제공되어도 좋다.

단위화소(3)는, 수직열 선택을 위해, 수직제어선(15)을 통해서 수직주사회로(14)와, 수직신호선(19)을 통해서 CDS처리부(26)와, 각각 접속되어 있다. 여기서, 수직제어선(15)은 수직주사회로(14)에서 화소에 들어오는 배선전반을 나타낸다. 예를 들면 도 19b의 화소에 있어서는, 전송배선(55)과 리셋배선(56)이나, 드레인선이 수직주사회로(14)에서 들어오는 경우에는, 드레인선도 포함된다. 수평주사회로(12)나 수직주사회로(14)는, 예를 들면 디코더를 포함하여 구성되고, 타이밍 제너레이터(20)에서 부가되는 구동 펄스에 응답하여 시프트 동작(주사)을 개시하도록 되어 있다. 이 때문에, 수직제어선(15)에는, 단위화소(3)를 구동하기 위해 각종의 펄스신호(예를 들면, 리셋 펄스(RTS), 전송펄스(TRF), DRN제어 펄스(DRN) 등)가 포함된다.

칼럼회로로서의 CDS처리부(26)는, 열마다 설치되어 있고, 1행분의 화소의 신호를 받고, 그 신호를 처리한다. 예를 들면, 타이밍 제너레이터(20)에서 부가되는 샘플 펄스(SHP)와 샘플 펄스(SHD)로 한 2개의 샘플펄스에 기초하여, 수직신호선(19)을 통해서 입력된 전압모드의 화소신호에 대하여, 화소 리셋 직후의 신호레벨(노이즈 레벨)과 신호레벨과의 차분을 취하는 처리를 행한다. 이것에 의해, 고정 패턴 노이즈(FPN ; Fixed Pattern Noise)나 리셋 노이즈로 불리는 신호성분을 제거한다. 더욱, CDS처리부(26)의 후단에는, 필요에 따라서 AGC(Auto Gain Control)회로나 ADC(Analog Digital Converter)회로 등을 CDS처리부(26)와 동일의 반도체 영역에 설치하는 것도 가능하다.

수평주사회로(12)는, 수평방향의 독출열을 규정하는(CDS처리부(26) 내의 개개의 칼럼회로를 선택한다) 수평 디코더(12a)와, 수평 디코더(12a)에서 규정된 독출 어드레스에 따라서, CDS처리부(26)의 각 신호를 수평신호선(18)에 인도하고 수평구동회로(12b)를 가진다. 수직주사회로(14)는, 수직방향의 독출행(行)을 규정하는(화소부(10)의 행을 선택한다) 수직 디코더(14a)와, 수직 디코더(14a)에서 규정된 독출 어드레스 상(행방향)의 단위화소(3)에 대한 제어선에 펄스를 공급하여 구동하는 수직구동회로(14b)를 가진다. 또한, 수직 디코더(14a)는, 신호를 독출하는 행의 외에, 전자 셔터용의 행 등도 선택한다. 타이밍 제너레이터(20)는, 수평 어드레스 신호를 수평 디코더(12a)에, 또 수직 어드레스 신호를 수직 디코더(14a)에 출력하고, 각 디코더(12a, 14a)는, 그것을 받아서 대응하는 행 혹은 열을 선택한다.

CDS처리부(26)에 의해 처리된 전압신호는, 수평주사회로(12)에서의 수평선택신호에 의해 구동되는 도시하지 않은 수평선택 스위치를 통해서 수평신호선(18)에 전송되고, 더욱 출력 버퍼(28)에 입력되고, 이 후, 촬상신호(S0)로서 외부회로(100)에 공급된다. 결국, 칼럼형의 고체촬상장치(1)에 있어서는, 단위화소(3)로부터의 출력신호(전압신호)가, 수직신호선(19) →CDS처리부(26) →수평신호선(18) →출력 버퍼(28)의 순으로 출력된다. 그 구동은, 1행분의 화소출력신호는 수직신호선(19)을 통해서 패럴렐(parallel)로 CDS처리부(26)로 전송하고, CDS처리후의 신호는 수평신호선(18)을 통해서 시리얼로 출력하도록 한다. 수직제어선(15)은, 각 행의 선택을 제어하는 것이다.

또한, 수직열이나 수평열 마다의 구동이 가능한 한, 각각의 펄스신호를 단위화소(3)에 대하여 행방향 및 열방향의 어느 것에 배치할지, 즉 펄스신호를 인가하기 위해 구동 로크선의 물리적인 배열방법은 자유이다.

후술한 바와 같이, 수직구동회로(14b)를 통하여 화소에 부전압을 공급하는 것이 바람직하고, 이 이유에서 부전압 생성회로를 탑재하는 것을 가진다. 물론, 이들을 탑재하지 않고 외부에서 부전압을 공급하여도 좋다.

고체촬상장치(1)의 외부회로(100)로서는, 각 촬영 모드에 대응한 회로구성이 채택된다. 예를 들면, 도 1b에 나타낸 바와 같이, 출력버퍼(28)에서 출력된 아날로그의 촬상신호(S0)를 디지털의 촬상 데이터(D0)로 변환하는 A/D(Analog to Digital) 변환부(110)와, A/D변환부(110)에 의해 디지털화된 촬상 데이터(D0)에 기초하여 디지털신호처리를 실시하는 디지털 신호 처리부(DSP ; Digital Signal Processor)(130)를 갖춘다. 디지털 신호 처리부(130)는, 예를 들면 색분리 처리를 실시하여 R(적), G(녹), B(청)의 각 화상을 표시하는 화상 데이터(RGB)를 생성하고, 이 화상 데이터(RGB)에 대하여 그 외의 신호처리를 실시하여 모니터 출력용의 화상 데이터(D2)를 생성한다. 또, 디지털 신호 처리부(130)에는, 기록 미디어에 촬상 데이터를 유지하기 위해 신호압축처리 등을 행하는 기능부를 갖추게 된다.

또 외부회로(100)는, 디지털 신호 처리부(130)에서 디지털 처리된 화상 데이터(D2)를 아날로그의 화상신호(S1)로 변환하는 D/A(Digital to Analog)변환부(136)를 갖춘다. D/A변환부(136)에서 출력된 화상신호(S1)는, 도시하지 않은 액상 모니터 등의 표시 디바이스로 전송된다. 조작자는, 이 표시 디바이스의 표시화상을 보면서 각종의 조작을 행하는 것이 가능하게 되어 있다.

단위화소(3)는, 그 상세에 대해서는 도시를 할애하지만, 종래기술의 항에서 도 19b에 나타낸 3트랜지스터 구성의 것과 동일하게 되어 있다. 드레인선(57)은, 화소부(10)의 대부분의 화소에 공통으로, 열방향에 연장되는 화소부(10)의 단(端)에서 공통으로 되어 있는지, 또는 전하생성부(32)의 상에서는 홀이 열려진 격자형의 배선이다. 더미화소 등, 드레인선(57)이 다르게 되어 있는 화소가 일부 있어도 좋다. 또, 화소부(10)의 주위에는, 도시를 할애하고 있지만, P웰의 전위를 부여하는 배선과 콘택트가 설치되어 있다.

드레인선(57)은 대부분 또는 전부의 화소에 접속되어 있으므로, 드레인선(57)을 로(Low)로 돌릴 때에, 화소부(10)의 P웰의 전위가 흔들리고, 주변과 중앙에서 움직인 폭과 시간이 다르기 때문에, 중앙에서 전하생성부(32)에서 새는 전하가 많아지게 되고, 중앙의 포화신호전하가 감소한다. 결국, 종래기술의 항에서 설명한 바와 같이, 이대로는 주변부의 화소와 중심부의 화소에서 특성이 다르다는 제 1의 문제를 드러낸다.

도 2 ∼ 도 10은, 상기 제 1의 문제와 그 대책 어프로치의 제 1의 방법을 설명하는 도면이다. 우선 도 2는, 상기 제 1의 문제(포화 쉐이딩현상)를 구체적으로 설명하는 도면이다. 디바이스로서는, 약 30만화소(640 ×480픽셀)의 VGA규격에 준하는 CMOS센서를 사용하였다. 단위화소(3)는, 종래기술의 제 2열에서 나타낸 3트랜지스터 구성인 것으로서, 화소 피치는 4.1μm이다. 더욱, VGA와는, "Video Graphics Array"의 약칭이고, 그래픽스·모드나 표시해상도를 정의한 것이다.

시작(試作) 디바이스에 공급하는 전원전압은 3.0V, 클록주파수는 6MHz(프레임 레이트 13.3fps)로 한다. 시작 디바이스는, 전송 게이트 구동전압의 로-레벨(이하 전송게이트 로-레벨이라고 함)을 가변할 수 있도록 되어 있고, 더욱이 드레인선(57)의 로-레벨의 전위(여기서는 0V)를 디바이스의 외부에서 공급하는 단자(DRN구동 버퍼의 접지측 배선단자)(DRNL)를 지닌다. 단위화소(3)에 대한 그 외의 구동은 0V(접지 ; GND)와 전원전압(3.0V)으로 행한다.

포화 쉐이딩의 측정방법으로서는, 전하생성부가 충분히 포화하는 광량을 조사하면서, 출력 버퍼(28)에서 얻어지는 신호를, 화면중심 부근의 1라인을 오실로스코프 등의 파형 모니터로 관측하고, 주변부분과 중앙부분과의 차를 쉐이딩량으로서 측정하는 것으로 하였다. 도 2에 나타낸 바와 같이, 검증에 이용한 시작(試作) 디바이스에서는, 주변부분과 중앙부분과에 큰 차가 발견된다. 그리고, 중앙부분에서의 신호출력이 주변부분에서의 신호출력보다도 작은 것을 알 수 있다.

도 3은, 드레인선(57)의 전압변화를 조절하기 위해 측정회로를 나타내는 도면이다. 시작(試作) 디바이스의 DRN구동 버퍼(140)의 접지측 배선단자(DRNL과 GND)와의 사이에 제어저항(146)을 삽입하고, 이 제어저항(146)의 전압을 측정하는 것으로 하였다. 전압원(149)은 0V로 하고 있다. 더욱, 이 DRN구동 버퍼(140)는, 수직주사회로(14)의 수직구동회로(14b) 내에 설치되어 있다.

DRN제어 펄스(펄스형상의 DRN제어신호)를, 시작(試作) 디바이스의 DRN구동 버퍼(140)(도시하지 않음)에 입력할 때, 제어저항(146)으로 측정되는 전압파형은 DRN구동 버퍼(140)로 흐르는 전류파형을 반영한 것으로, 드레인선(57)에 있어서의 전압파형을 표시한다. 더욱, 제어저항(146)은 후술하는 제 1의 어프로치에 의한 개선방법의 제 2열과 밀접하게 관계되고, 전압원(149)은 후술하는 제 2의 어프로치에 의한 개선방법과 밀접하게 관계된다.

도 4는, 제어저항(146)을 접지측 배선단자(DRNL과 GND)의 사이에 삽입하고, DRN제어 펄스를 둔화시킬 때의 저항값과 포화 쉐이딩과의 관계를 나타내는 도면이다. 도면 중, 전송게이트의 로-레벨 전압을 Vt1로 나타낸다. 측정에 사용한 저항값은, E12계열에 따른, 1, 10, 47, 150, 330, 680, 1000(단위는 각각 Ω)이다.

도 4a에 나타낸 바와 같이, Vt1=-0.6V의 경우는, 1Ω∼ 10Ω의 범위에서는 포화 쉐이딩량의 변화가 작고, 10Ω정도에서 포화 쉐이딩량에 변화의 조짐이 보여지고, 50Ω이상으로 큰 변화를 보게된다. 결국, 제어저항(146)의 저항값이 10Ω정도보다도 작으면, 현상의 디바이스에 영향을 부여하지 않는다라는 것이다. 또 10Ω정도 이상으로 하면, 포화 쉐이딩을 작게하는 효과가 얻어지고, 50Ω이상에서 유위(有爲)한 효과가 얻어진다라는 것이다.

또 도 4b에 나타낸 바와 같이, Vt1=-1V의 경우는, 1Ω∼ 10Ω의 범위에서도 포화 쉐이딩량의 변화가 보여지고, 50Ω∼ 200Ω의 범위에서 가장 작고, 그 이상으로 되면(예를 들면 200Ω∼ 1000Ω정도까지는) 포화 쉐이딩량이 작게 증가하는 경향이 있다. 결국, 제어저항(146)의 저항값이 10Ω정도 이상으로 포화 쉐이딩을 작게하는 유위(有爲)한 효과를 보고, 50Ω∼ 200Ω정도가 가장 양호하다고 고려된다.

도 5는, 도 4에 나타낸 결과를, 제어저항(146)에 있어서의 전압파형의 하강시간(오프시의 천이시간)과 포화 쉐이딩과의 관계를 나타낸 도면이다. CMOS센서에 있어서의 구동 펄스 형상은, 전송배선(55), 리셋배선(56) 및 드레인선(57)의 어느 것에 대해서도, 통상, 하강시간 및 상승시간(온시의 천이시간)을, 수 ns(예를 들면 1∼3ns)이하로 한다. 따라서, 제어저항(146)에 보여지는 전압파형의 하강시간 및 상승시간이 대략 수 ns이하로 하면, 대개 통상의 조건에서 디바이스가 구동되어 있는 것으로 고려되어도 좋다.

도 5a에 나타낸 바와 같이, Vt1=-0.6V의 경우는, 1Ω∼ 10Ω의 범위에 대응하는 하강시간 10ns(통상의 3∼10배 정도이상)까지는 포화 쉐이딩량의 변화가 작고, 10Ω정도에 대응하는 10ns정도에서 포화 쉐이딩량에 변화의 조짐이 보여지고, 50Ω정도에 대응하는 40ns이상에서 큰 변화가 보여진다. 결국, 하강시간에 주목하면, 10ns정도 보다도 작게되면, 현상의 디바이스에 영향을 부여하지 않는다라는 것이다. 또, 10ns정도 이상으로 하면, 포화 쉐이딩을 작게하는 효과가 얻어지고, 40ns이상으로 유위(有爲)한 효과가 얻어진다는 것이다. 이 효과는, 하강시간 10000ns(통상의 3000∼10000배 정도 이하)까지 계속하고 있다.

또, 도 5b에 나타낸 바와 같이, Vt1=-1V의 경우는, 10ns∼40ns에서도 포화 쉐이딩량에 큰 변화가 보여지고, 하강시간 40ns(통상의 13∼20배 정도)이상으로 유위(有爲)한 효과가 보여지고, 특히 저항값 50∼200Ω정도에 대응하는 170∼600∼1000ns(통상의 56∼1000배 정도)의 범위로 포화 쉐이딩량이 가장 작고, 그 이상(예를 들면 1000ns ∼ 5000ns정도까지는; 통상의 330∼5000배 정도)으로 되면 포화 쉐이딩량이 작게 증가하는 경향이 있다. 결국, DRN전압을 둔화시키는 것으로 포화 쉐이딩을 개선하는 것이 가능하고, 하강시간이 40ns정도 이상에서 포화 쉐이딩을 작게하는 유위(有爲)한 효과가 보게되고, 170∼600ns정도(예를 들면, 통상의 56∼600배 정도)가 가장 양호하다고 고려된다.

이와 같이, 로-레벨전압 Vt1에 의해, 효과가 나타나는 범위가 다르지만, 오프시의 천이시간(본예에서는 하강시간)을, 대개 통상의 것에 대하여, 3∼10(평균적으로 5배 정도)이상으로 10000(1만)배 이하의 범위로, 더욱 바람직하게는, 50∼600배 정도의 범위로, DRN전압을 둔하게 하는 것으로, 포화 쉐이딩을 개선하는 것이 가능하다.

도 6∼도 10은, P웰의 움직임을 시뮬레이션으로 재현한 결과를 나타내는 도면이다. 각각, 제어저항(146)의 값 별로 나타내고 있다. 더욱, 여기서 시뮬레이션 결과를 나타내고 있는 것은, P웰의 움직임을 실측하는 것은 어렵기 때문이다. 각 도면에 있어서의 W1∼W4의 파형선은, 각 도면중에 나타낸 각 디바이스위치인 것이다. 또, 도 6중에 나타낸 바와 같이, SEL_0의 파형선은, DRN제어 펄스의 것을 나타내고, VSS_D의 파형선은, 실험으로 측정한 단자에서의 것이다.

도시한 바와 같이, 제어저항(146)의 값을 크게 하면, 드레인선(57)에 있어서의 DRN전압의 하강시간이 길게되고, P웰의 움직임이 작게되고, 중심부와 주변주에서의 차도 작게되는 것을 알 수 있다. 결국, 제어저항(146)의 값을 크게하는 것이나, DRN전압의 하강시간을 길게하는 것은, 주변부의 화소와 중심부의 화소의 특성을 갖추는 것에 연계되고, 이것은, 포화 쉐이딩을 개선한 뒤 효과가 높은 것을 알 수 있다.

본 실시형태의 구성에서는, 상기의 해석결과에 기초하여, 제 1의 문제(포화 쉐이딩현상)를 해소하는 제 1의 어프로치에 의한 개선방법으로서, DRN전압을 둔화시키는 것으로 포화 쉐이딩을 개선하는 구성을 채택한다. 구체적으로는, 드레인선(57)을 로(Low)로 흔들 때의 하강시간을 제어하고, 이 포화 쉐이딩현상을 개선하는 구조를 설명한다. 이 구조에 대해서 간단히 설명하면, 우선, 드레인선(57)을 로(Low)로 흔들 때에, 하강시간을 길게하여 천천히 하강하는 구동방법을 채택한다. 이것에 의해, P웰의 전위의 진폭을 작게 할 수 있고, 혹은, 화소부(10)의 주변과 중심의 P웰 전위차를 작게할 수 있다. 본 실시형태의 구성에서는, 이 하강시간을, 통상의 구동방법에 있어서의 경우보다도, 유위(有爲)하게(의도(意圖)적으로) 길게한다.

「하강시간을, 통상의 구동방법에 있어서의 경우보다도, 유위(有爲)하게 길게한다」 이 때의 정의방법으로서는, 통상의 구동방법에 있어서의 구동 펄스의 하강시간에 대한 비율(배수)로 규정하는 방법이나, 화소수(보다 구체적으로는 구동주기)와의 대응에 있어서의 하강시간의 비율로 규정하는 방법, 혹은 P웰의 주변부와 중앙부와의 전위차가 소정레벨(화질열화가 눈에 띄지 않은 레벨) 이하로 되는 시간 으로서 정의하는 방법 등 다양한 정의방법이 고려된다.

또, 통상의 구동방법에 있어서의 구동 펄스의 하강시간에 대한 비율(배수)로 규정할 경우, 자신의 통상의 구동에 있어서의 DRN전압의 하강시간과의 비교에 한하지 않고, 나머지 구동 펄스와의 비교로 규정하여도 좋다. 예를 들면, DRN전압의 하강시간이, 전송배선이나 리셋배선의 하강시간의 어느것보다도 소정배수 이상 길게되도록, 각 배선을 구동하는 버퍼의 크기를 결정하여도 좋다.

또, 선택화소를 비선택상태로 복귀시키는 동작은 블랭킹기간내에 DRN제어 펄스를 로-레벨로 하는 것으로 행해진다. 구동주기와의 대응에 있어서의 하강시간의 비율로 규정하는 경우, 그 최대값의 규정의 방식이 문제로 되지만, 예를 들면 그 최대값을 DRN제어 펄스의 로-레벨기간으로 규정하고, 이 범위내에서 실제의 하강시간을 규정하면 좋다. 본 실험의 CMOS센서에 의하면, DRN제어레벨의 로-레벨기간(즉 드레인선(57)에 대한 오프주기)은, 600ns정도로 설정하고 있다.

또한, 하강시간이 드레인선(57)에 대한 오프기간 이상으로 되도록 설정하는 것을 배제하는 것은 아니고, 본 실험에서도 600ns이상의 하강시간은 측정 데이터의 보외(補外)곡선에서 구한 것이지만, 이 경우에는, 선택화소를 비선택상태로 복귀시키는 것만의 낮은 전압까지는 도달하는 것이 요구된다.

어느것으로 하여도, 주변부의 화소와 중심부의 화소로 특성이 다르다는 문제나, 그 원인이 P웰 전위차에 기인하는 것이다라는 점을 발견하고, 이 문제를 해소해야 하고, 제 1의 어프로치에 의한 개선방법은, P웰 전위차에 기인하는 화질열화(포화 쉐이딩현상)가 눈에 띄지 않은 레벨로 그 하강시간을 설정한다라는 점에 특징을 가진다.

예를 들면, 도 2∼도 10에 나타낸 결과에 기초하여, 화소부(10)의 다른 펄스인 전송펄스(TRF)와 리셋펄스(RST)의 각 하강시간과 비해 10배 이상 긴 하강시간을 부여한다. 예를 들면, CMOS센서의 다른 부분에서의 펄스형상은, 하강시간이 대략 수 ns이하이지만, 이것을 드레인선(57)에서의 DRN전압은 40ns(나노초) 이상으로 되도록 한다. 이 40ns라는 것은, VGA(대략 30만화소)의 CMOS센서에서 30프레임/초로 화상을 출력하는 경우에 있어서의 화소 클록주기의 대략 반분의 기간이다. 여기서는, VGA준거의 CMOS센서의 경우에 나타나지만, 나머지 표시해상도의 것에서도, 화소 클록주기의 대략 반분의 주기이상이면 좋다고 고려된다.

표시해상도 즉 총화소수가 다르면, 당연하므로, 그것에 따라서, 하강시간의 절대량도 다르다. 더욱이 여기서, 하강시간으로서는, 일반적인 정의, 즉 하이레벨을 100, 로-레벨을 0으로서, 90에서 10까지 천이하는 시간이라는 것으로 좋다. 이하, 상기 포화 쉐이딩의 문제를 해소하기 위해, 제 1의 어프로치에 의한 개선방법의 구체적인 사례에 대해서 설명한다.

<제 1어프로치에 의한 개선방법;제 1예>

도 11은, 제 1어프로치에 의한 개선방법에 따라서, 드레인선(57)에 인가되는 구동전압의 하강시간을 제어하는 방법(하강시간 제어방법)의 제 1예를 설명하는 도면이다. 여기서, 도 11a는 드레인선(57)을 구동하는 회로에 주목한 개념도, 도 11b는 드레인선(57)을 구동하는 DRN구동 버퍼(이하 간단히 버퍼라고 함)(140)의 상세예를 나타낸 도면, 도 11c는 구동 타이밍의 일예를 나타내는 도면이다.

도 11a에 나타낸 바와 같이, 화소부(10)의 각 예에 대응하여 드레인선(57)이 열방향으로 연장되어 있고, 하단에서 DRN구동 버퍼(이하 간단히 버퍼라고 함)(140)의 출력단자에 접속되어 있다. 버퍼(140)는 각 열에 있고, 화소부(10)의 외측에서 드레인선(57)을 구동하는 제어펄스(DRN제어 펄스)가 인가된다. 이것을 받아서 각 버퍼(140)는, 각 열의 드레인선(57)에 대하여 같은 구동을 한다. 결국, 각 열의 드레인선(57)은 전(全)화소에 대하여 공통이다.

도 11b에 나타낸 바와 같이, 드레인선(57)의 버퍼(140)는, CMOS형의 인버터(142, 144)를 2단 이용하여 구성되어 있다. 각 인버터(142, 144)는 각각, 부호 a로 나타내는 NMOS트랜지스터와 부호 b로 나타내는 PMOS트랜지스터로 구성되어 있다. 각 트랜지스터를 통합하여 버퍼 트랜지스터라고 한다. 여기서, 통상은 드레인선(57)과 접속되는 최종단의 인버터(144)는, 버퍼 트랜지스터의 W/L비(W:게이트폭, L:게이트 길이)를 크게하고, 상승시간 및 하강시간이 함께 길어지게 되지 않도록 한다. 예를 들면, 도 11a에 나타낸 바와 같이, 드레인선(57)의 각 열에 버퍼(140)를 설치하는 구성으로서, 화소수 VGA클래스의 경우, 하강시간을 수 ns이하로 하기 때문에, 종래는 버퍼 최종단의 NMOS트랜지스터(144a)의 W/L비를, 예를 들면 5∼10/0.6정도(전형예에서는 10/0.6)로 설정하고 있다.

이것에 대하여, 이 제 1의 하강시간 제어방법에 있어서의 구성에서는, 버퍼 트랜지스터의 W/L비를 통상(종래)의 구성보다도 작게하는 것으로서, 하강시간을 적극적으로(의도적으로) 길게한다. 특히, NMOS 트랜지스터(144a)의 W/L비를 크게하지 않고, 일부로 하강시간을 길게한다. 예를 들면, 상술과의 대비(도 11a의 구성에서 화소수 VGA클래스)라고 하면, 1/0.6∼1/20정도로 설정하여도 좋다.

결국, 종래의 구성의 것에 대하여, 유위(有爲)에, 작게 설정한다. 예를 들면, 전예에서는, 통상비로, 1/10∼1/320의 범위정도로 설정하여도 좋다. 물론 이것은 일예에서는, 예를 들면 적어도 1/5∼1/500의 범위정도로 설정하여도 좋다.

더욱이, 여기서는 종래의 구성에 있어서의 버퍼 최종단의 W/L비와의 비교로 규정했지만, 단위화소(3)내의 전송배선(독출선택선)(55)이나 리셋배선(56)을 구동하는 트랜지스터의 상승시간이나 하강시간도 수 ns이하로 하는 것으로서, 이들의 W/L비와의 비교에서도, 상술의 수치관계는 동일하다고 말할 수 있다. 즉, 드레인선(57)과 접속되어 있는 트랜지스터의 W/L비가, 전송배선(55)과 접속되어 있는 트랜지스터의 W/L비 및 리셋배선(56)과 접속되어 있는 트랜지스터의 W/L비의 어느것보다도, 1/5∼1/500의 범위, 더욱 바람직하게는 1/10∼1/320의 범위정도로 설정되어 있는 것으로 하는 것이 좋다. 버퍼 최종단의 W/L비를 이와 같은 작은 값으로 하는 것은, 통상의 설계에서는 얻을 수 없다.

이렇게 하는 것으로, 도 11c에 나타내는 바와 같이, 버퍼(140)에 인가되는 DRN제어펄스의 하강시간 및 그 수 ns이하이지만, 버퍼(140)에서 출력되는 드레인선(57)을 구동하는 DRN전압의 펄스형상은, 하강시간이 40ns이상으로 된다. 이것에 의해, 화소부(10)의 중심부에서 포화전자수가 적다라는 문제를 해결할 수 있고, P웰 전위차를 실용레벨로 저감할 수 있고, 포화 쉐이딩이라는 화질열화를 개선할 수 있다.

더욱이, 상승측은 포화전자수에는 영향이 없다. 그러나 P웰을 흔들고, 게 다가 주변과 중앙에서 다른점에서는 하강과 동일하다. 또, 본원 발명자의 시작(試作)에서는 확인되었지만, 화소내에 저전압의 N형 확산층인 경우에는, 그것이 P웰과 순(順)바이어스로 되고, P웰 중에 전자가 주입되고, 그것이 전하생성부(56)에 들어간다라는 위험성이 있다. 따라서, 시간이 허용되면, 상승도 천천히 되도록 버퍼최종단(즉 인버터(144))의 PMOS를 작게 만드는 것이 바람직하다. 단, 드레인선(57)이 하이일 때에 화소의 신호전류를 흐르는 것으로, 문제로 되는 만큼의 전압저하를 일으키지 않은 정도로 할 필요가 있다.

<제 1의 어프로치에 의한 개선방법;제 1예의 변형>

도 12는, 제 1예의 하강시간 제어방법을 실현하는 방법의 변형예를 설명하는 도면이다. 여기서, 도 12a는 드레인선(57)을 구동하는 회로에 주목한 개념도, 도 12b는 드레인선(57)을 구동하는 DRN구동 버퍼(140)의 상세예를 나타낸 도면, 도 12c는, 제 1예의 하강시간 제어방법에 있어서의 W/L비를 종래예와의 비교에 있어서 정리한 도표이다.

도 12a에 나타낸 바와 같이, 이 변형예에서는, 화소부(10)의 횡방향에서 드레인선(57)을 구동하는 구성하고 있는 점에 특징을 가진다. 화소부(10)의 좌우단부에서, 버퍼(140)의 출력단자에 접속되어 있다. 드레인선(57)은, 포토 다이오드(전하생성부(32)) 상에서는 홀의 열린 격자형의 배선으로 되어 있다. 버퍼(140)는 각 행에 설치되어 있고, 이 버퍼(140)는, 화소부(10)의 외측에서의 DRN제어 펄스에 의해 각 행의 드레인선(57)에 대하여 같은 구동을 한다. 더욱이, 여기서, 버퍼 최종단의 로(Low)측 전원배선, 즉 NMOS 트랜지스터(144b)의 소스 단자만 명시적으로 인출하여 나타내고 있고, 이 배선은, 도 12b에 나타낸 바와 같이, GND배선으로 한다.

이와 같이, 횡방향에서 드레인선(57)을 구동하는 구성에서, 화소수 VGA클래스의 경우, 하강시간을 수 ns이하로 하기 때문에, 종래는, 버퍼 최종단의 NMOS 트랜지스터(144b)의 W/L비를, 각 열에 버퍼(140)를 설치하는 구성의 것과 동일하게, 예를 들면 5∼10/0.6정도(전형예에서는 6/0.6)로 설정하고 있다.

이것에 대하여, 이 변형예에서는, NMOS 트랜지스터(144b)의 W/L비를, 1/1∼1/20정도로 설정한다. 결국, 종래의 구성의 것에 대하여(통상비에서), 1/10∼1/200의 범위 정도로 설정하여도 좋다. 물리적으로는 일예에서는, 예를 들면 적어도 1/5이하∼1/300이하정도로 설정하여도 좋다.

버퍼 최종단의 W/L비를, 이와 같은 작은 값으로 하는 것은, 통상의 설계에서는 얻을 수 없다. 이렇게 하는 것으로, 도 11c에 나타낸 것과 동일하게, 드레인선(57)을 구동하는 펄스형상을, 하강시간이 40ns이상으로 할 수 있고, 각 열에 버퍼(140)를 설치하는 구성의 것과 동일의 효과를 향수(亨受)할 수 있다.

더욱이, 제 1예의 하강시간 제어방법은, 도 11a나 도 12a에 나타낸 바와 같은 구성의 외에, 화소부 전면의 드레인선(57)을 1개의 DRN구동 버퍼(140)로 구동하는 구성을 채택할 수 있다. 이와 같은 구성은, 통상의 설계에서는 현실적으로 채용되지 않지만, 이 제 1예에서는 채용할 수 있다. 이 경우, 하강시간을 수 ns이하로 하는 종래의 구조를 채택하면, 버퍼 최종단 NMOS의 W/L비를, 예를 들면 5000/0.6정도로 설정한다. 이것에 대하여, 이 제 1예의 구조를 채용하고, NMOS 트랜지스터(144b)의 W/L비를 500/0.6∼2/0.6정도(통상비에서, 1/10∼1/2500의 범위정도)로 설정하는 것으로서, 하강시간이 40ns이상으로 되도록 한다.

이상 설명한 바와 같이, 제 1예의 하강시간 제어방법에 의하면, 드레인선(57)을 구동하는 버퍼를 구성하고 있는 트랜지스터의 W/L비를, 통상(종래)의 구성보다도 작게 설정하도록 하였다. 이것에 의해, 구동전압의 하강시간을 적극적으로(의도적으로) 길게 할 수 있다. 그리고 이것에 의해, 선택 트랜지스터가 없는 3트랜지스터 타입의 화소구조에 있어서도, 웰이 흔들리는 것에 의해, 화소부 중앙부에서의 포화전자수의 저하를 방지할 수 있다. 이 결과, P웰 전위차에 기인하는 화질열화를 실용상 눈에 띄지 않는 레벨로 할 수 있고, 화질이 개선되도록 되었다.

<제 1의 어프로치에 의한 개선방법;제 2예>

도 13은, 하강시간 제어방법의 제 2예를 설명하는 도면이다. 여기서, 도 13a는 드레인선(57)을 구동하는 회로에 주목한 개념도, 도 13b, 도 13c, 도 13d는 이 제 2예의 변형예를 나타내는 도면이다.

제 2예의 방법은, 드레인선(57)과, 그것을 구동하는 버퍼(140)(특히 버퍼 최종단)의 로(Low)측 전원배선(오프측의 기준배선)과 로-레벨 전압원(드레인선(57)에 대한 오프측의 전압을 규정하는 기준전압;GND를 포함)과의 사이에, 구동전류를 제한하는 저항소자를 삽입한 구성으로서 있는 점에 특징을 가진다.

구동회로의 기본적인 구성은, 도 12a에 나타낸 제 1예의 변형의 것과 같다. 멀리는, 명시적으로 인출하여 나타낸, 버퍼 최종단의 로(Low)측 전원배선, 즉 인버터(144)의 NMOS 트랜지스터(144b)의 소스단자를, 직접적으로 GND배선에 접속하는 데에는 없고, GND배선에 제어저항(146)을 통해서 접속한다.

더욱, 도면에서는, 편의상, 종(縱) 1열의 각 버퍼(140)에 대하여, 직선적으로 최종단의 로(Low)측 전원배선을 끌어내어 나타내고 있다. 또, 도시를 할애하지만, 드레인선(57)을 구동하는 DRN구동 버퍼(140)의 상세예는, 도 12b에 나타낸 제 1예의 변형의 것과 같다. 제 2예의 방법은, 도 11a에 나타낸 구성이나 화소부 전면의 드레인선을 1개의 DRN구동 버퍼에서 구동하는 구성의 것에도 동일하게 적용가능하다.

이 제 2예의 수법에 의하면, 버퍼 트랜지스터의 W/L비를 통상과 같이 크게 해 두어도, 이 제어저항(146)을 이용하는 것으로서, 제 1예의 방법과 동일하게, 드레인선(57)을 로(Low)로 흔들 때의 하강시간을 늘일 수 있다. 따라서, 제 1예의 방법과 동일하게, 포화 쉐이딩을 개선하는 효과를 향수(享受) 할 수 있다.

제 1예의 방법과 같이 트랜지스터의 W/L비만을 조절하는 수법에서는, 설계시에 W/L비를 결정하면, 용이하게 수정이 효과적이지 않다. 이것에 대하여, 제 2의 방법에서는, 제조 마스크를 1장 변경하는 것만으로 저항값을 변경할 수 있다. 혹은 도 13b에 변형예를 나타낸 바와 같이, 미리 저항소자를 복수 설치하여 두고, 내부의 프로그램에 의해 저항소자를 선택(임의로 조합시켜 선택하여도 좋다)하는 구성(저항 전환회로)을 채택할 수 있다. 이 경우, 저항값의 변경이 상당히 용이하다. 더욱, 당연하게는 제어저항(146)이나 저항전환회로를 디바이스의 외부로 설치하여도 좋다.

도 2∼도 10에서 나타낸 디바이스 해석에서 아는 바와 같이, 실험에 의하면, 화소수 VGA클래스의 것으로, 50Ω∼ 200Ω정도의 저항값의 것을 제어저항(146)으로서 사용한 경우에, 화소부 중앙의 포화전자수의 감소를 방지하면서, 동작 스피드도 문제없이 양호한 결과를 얻을 수 있다. 도 13b에 나타내는 변형예를 적용하면, 실제의 디바이스 조건에서 호적한 값을 찾아 내고, 그 호적한 저항값을 설정할 수 있고, 편리하다.

더욱이, 이 제 2예의 방법은, 도 13에 나타낸 구성, 결국 도 12a에 나타낸 디바이스에의 적용에 한하지 않고, 도 11a에 나타낸 디바이스에서도 동일하게 적용가능하다. 또, 제어저항(146)을 제 1개소에서 GND와의 사이에 삽입하는 구성에 한하지 않고, 각 버퍼(140)에 부수하여 넣어도 좋다. 이 경우, 도 13c에 나타낸 바와 같이 각 버퍼(140)의 접지측 배선단자와 GND의 사이에 들어오는 구성이나, 도 13d에 나타낸 바와 같이 각 버퍼(140)의 출력측에 들어오는 구성, 혹은 이들의 조합 등을 채택하여 얻는다. 도 13d의 구성은, 하강뿐만 아니라, 하강도 늦추거나 하는 경우에 유효하다. 각 버퍼(140)의 소스측에 들어오는 구성은, 제어저항(146)을 각 버퍼(140)에 분배한 것이고, 실질상, 도 13a에 나타낸 구성과 등가이다.

<제 1의 어프로치에 의한 개선방법;제 3예>

도 14는, 하강시간 제어방법의 제 3예를 설명하는 도면이다. 여기서, 도 14a는 드레인선(57)을 구동하는 회로에 주목한 개념도, 도 14b는 구동 타이밍의 일예를 나타내는 도면이다.

제 3예는, 드레인선(57)과, 그것을 구동하는 버퍼(140)(특히 버퍼 최종단)의 로(Low)측 전원배선(오프측의 기준배선)과 로-레벨 전압원(드레인선(57)에 대한 오프측의 전압을 규정하는 기준전원;GND를 포함)과의 사이에, 구동전류를 규정하는 전류원을 삽입한 점에 특징을 가진다. 구체적으로는, 제 2예의 방법에서 사용한 제어저항(146)을 전류원(148)으로 바꿔 놓는다. 이 구성에서는, 로-레벨 전압원(도 3에 나타낸 전압원(149) 상당)을 GND로 바꿔 놓은 구성과 동등하다. 제 3예의 방법은, 도 11a에 나타낸 구성이나 화소부 전면의 드레인선을 1개의 DRN 구동 버퍼에서 구동하는 구성의 것에도 동일하게 적용가능하다.

전류원(148)이 제어하는 전류값에 의해, 드레인선(57)의 하강시간을 제어할 수 있다. 전류원(148)은, N형 트랜지스터를 1개 넣는 것만으로도 좋고, 커렌트 미러에서 전류를 제어하도록 구성하여도 좋고, 필요하는 것에, 흐르는 전류를 거의 일정하게 유지 가능한 것이면 좋고, 다양한 구성을 적용가능하다. 구동하는 전류값을 조정하는 것으로서, 상술의 조건을 만족시킬 수 있는 것으로 하고, 또 포화 쉐이딩량의 적은 최적한 상태로 설정할 수 있다. 설정 전류값을 가변한 것으로 하면, 한층 바람직한 구성으로 된다. 정전류원은 상기와 같이 통상의 것으로 하고, 0V근변에서는 정전류를 흐르지 않고, 도 14b에서는 커브가 완만하게 되고, 0V로 정착한다.

상술한 제 1예 및 제 2예의 방법에서는, 도 11c에 나타낸 바와 같이, 하강의 초기에 DRN전위(버퍼(140)의 출력전압)가 급격히 강하한다. 이것에 대하여, 이 제 3예의 방법에 의하면, 하강의 전기간에 걸쳐서 DRN전위가 급격히 강하는 것을 억제(제어하다)할 수 있다. 따라서, 제 1예나 제 2예의 방법과 동일하게, 드레인선(57)을 로(Low)로 흔들 때의 하강 시간을 연장할 수 있고, 포화 쉐이딩을 개선하는 효과를 향수할 수 있다.

<제 2의 어프로치에 의한 개선방법>

다음에, 제 1예∼제 3예에 나타낸 제 1의 어프로치에 의한 개선방법과는 다른 측면에서, 포화 쉐이딩을 개선하는 제 2의 어프로치에 대해서 설명한다.

도 15는, 전송게이트 로-레벨과 포화 쉐이딩과의 관계를 나타내는 도면이다. 측정조건은, 제어저항(146)의 저항값이 0Ω(제어저항(146)을 설치하지 않고 접지측 배선단자(DRNL)를 GND에 접속)의 경우이다.

도 15a에 나타낸 바와 같이, 포화 쉐이딩의 절대값은, 전송게이트 로-레벨이 대략 -0.7V이하에서 작게되어 있는 것이 알 수 있다. 또, 도 15b에 나타낸 바와 같이, 단부포화신호에 대한 쉐이딩량, 즉, 쉐이딩의 비율은, 전송게이트 로-레벨을 부(負)로 하면 적게 되고, 대략 -0.8V에서 일정하게 되어 있는 것을 알 수 있다.

제 2의 어프로치에 의한 개선방법은, 이 점에 주목하여, 전송게이트 로-레벨이, 전하생성부(32)에서 플로팅 디플레이션(38)(전하축적부)에 전하가 새는 것에 대한 전위장벽을 형성하기 때문에, 부(負)의 전압값을 설정가능한 것을 사용한 것으로 하였다.

도 16은, 제 2의 어프로치에 의한 개선방법을 설명하는 도면이다. 도 19b에서 기출(旣出)의, 전송구동 버퍼(150)는, 레벨 시프트(160)와 출력 버퍼(161)를 가지고, 로-레벨이 GND의 입력 펄스를, 로-레벨이 부전압의 펄스로서 출력한다. 이 부전압은, 내장의 부전압 생성회로(162)에서 공급된다. 부전압 생성회로(162)는 일반적인 차지펌프회로에서 좋다. 물론, 부전압 생성회로(162)를 내장하지 않고, 외부에서 부전압을 공급하여도 좋다.

전송 트랜지스터 게이트전압의 로-레벨(Vt1)을 부(負)로 하는 것으로, 화소부 중심부의 포화 전자수의 감소(포화 쉐이딩)를 억제할 수 있다. 이 로-레벨전압(Vt1)을 부(負)로 하는 것으로서, 전하생성부(32)에서 플로팅 디플레이션(38)에 전하가 새는 것에 대한 전위장벽을 높게 할 수 있는 것이다. 더욱이, 마이너스 측의 최대값은, 디바이스가 파괴(브레이크다운)하는 정도로 한다.

도 15에 나타낸 바와 같이, 실험에 의하면, 포화 신호량에 대한 쉐이딩의 비율은, 로-레벨 전압(Vt1)을 부(負)로 하는 것으로 작게된다. 이 방법은, 제 1예∼제 3예에서 나타낸 DRN전압을 둔화시켜 제 1의 어프로치에 의한 개선방법과 독립으로 작용할 수 있다. 도 15에서 알 수 있는 바와 같이, 설정 전압값을 가변한 것으로 하면, 한층 바람직한 구성으로 된다.

도 15에 나타낸 로-레벨 전압(Vt1)과 포화 쉐이딩의 관계의 도면은, 드레인선(57)을 둔화시키지 않고 로-레벨 전압(Vt1)의 효과를 보게 되는 것이다. 이 도면에서는, 쉐이딩량의 절대값은 -0.7V이하에서 0V보다도 작게 되어 있다. -0.8V이하에서는, 포화신호량, 쉐이딩량과도 일정하다. 이것은, -0.8V이하에서는, 단위화소(3)를 구성하는 Si-산화막 계면(Si반도체 계면)에, 신호전하와 역극(逆極)성의 정공(홀)의 채널이 생성되고, 로-레벨 전압(Vt1)을 그것보다도 낮게하여도 채널의 홀 농도가 변화하는 것만으로, 벌크의 상태는 변하지 않는 것이다. 이와 같은 현상을 핀닝현상이라 한다. 따라서, 상기 실험에 기초하면, 전압원(149)의 출력전압을 -0.7V정도 이하로 설정하는 것이 바람직하다. 더욱 바람직하게는, 반도체 계면에 정공의 채널을 발생시키는 것만이 충분한 값(예를 들면 0.8V정도) 이하로 하여도 좋다.

더욱이, 본 발명자는, 일본특허 출원 2001-6657호에 있어서, 선택 트랜지스터를 포함하는 4트랜지스터 구성의 단위화소(3)에 대해서, 로-레벨 전압(Vt1)을 부전압으로 하는 기술을 제안하고 있다. 이 점에서는, 상기 제 4예에 기재의 방법과 공통한다. 그러나, 일본특허 출원 2001-6657호에 있어서의 방법은, 암(暗)전류의 저감을 목적으로 하는 것에 대하여, 제 4예의 방법의 목적은, 3트랜지스터 구성의 단위화소(3)에 대해서, 화소수(10)의 중앙에서 포화 전압이 감소하는 현상을 제어하도록 하는 것이고, 상호의 목적이 다르다. 즉, 제 4예의 방법이 대상으로 하는 현상은, 단위화소(3)가 증폭용 트랜지스터(42)와 직렬로 접속된 선택 트랜지스터를 포함하지 않고, DRN전위를 흔드는 리셋 트랜지스터(36)를 통하여 화소의 선택을 하는 것에 유효한 것이다. 제 4예의 구성에 의하면, 이 단위화소(3)의 로-레벨 전압(Vt1)을 부(負)로 하는 것으로서, 3트랜지스터 구성의 것에 특유의 포화 쉐이딩문제를 억제할 수 있다.

<제 3의 어프로치에 의한 개선방법>

다음에, 제 3의 어프로치에 의한 개선방법에 대해서 설명한다. 이 제 3의 어프로치는, 단위화소(3)가 웰 전위를 고정하기 위해 배선을 지니도록 구성한 점에 특징을 가진다. 구체적으로는, P웰에 전위를 부여하는 바이스배선과 콘택트(웰 콘)를 사용하는 것으로, 웰 전위를 고정한다.

도 17은, 제 3어프로치에 의한 개선방법을 설명하는 도면이다. 여기서는, 단위화소(3)에 주목한 개념도를 나타내고 있다. 도 17에 나타낸 바와 같이, 단위화소(3)마다, 화소내에, P웰에 전위를 부여하는 P웰 바이어스선(59)을 수직신호선(53)과 병행으로 설치한다. 그리고, 단위화소(3)마다, P웰 바이어스선(59)의 소정위치에서, P웰 바이어스선(59)과 웰을 접속하는 콘택트부의 일 예인 P웰 콘택트(이하 웰콘이라고 함)(59a)를 설치한다. 이 구조에 의해, P웰 전위의 흔들림 폭도 시간도 억제하는 것이 가능하게 되고, 주변부의 화소와 중심부의 화소의 특성을 갖출 수 있다. 결국, P웰 콘택트(59a)를 사용하여 P웰 흔들림의 영향을 억제하는 방법을 적용하는 것은, 포화 쉐이딩을 개선하는데 효과가 높다.

이 제 3 어프로치에 의한 구조는, 제 1이나 제 2의 어프로치의 대책을 행하는 대신에 실행하는 것이 좋다. 물론, 제 1이나 제 2의 어프로치에 의한 개선방법과 조합하여도 좋다.

화소가 커도 상관없고, 선택 트랜지스터를 지닌 4트랜지스터 구성의 화소의 경우에는, 화소내에 웰콘을 넣는 것도 있었다. 그러나 웰콘이 없는 것도 큰 문제가 없는 것은, 현재 발표나 제품화 되어 있는 대부분의 CMOS센서가 화소내에 웰콘을 지니지 않는 것으로 명백해 졌다. 물론 제 1의 어프로치에 의한 개선방법의 구조도 지니고 있지 않다.

그렇지만, 선택 트랜지스터를 생략한 3트랜지스터형의 단위화소(3)는, 화소 사이즈를 작게 하는 목적으로 선택 트랜지스터를 생략하는 것이고, 도 17에 나타낸 바와 같이, 화소내에 웰콘(59a)을 지닌 것은, 화소 사이즈를 작게 하는 것에 역행한다. 이 때문에, 통상의 설계 어프로치에서 고려하면, 3트랜지스터형의 구성에 웰콘을 적용하는 구성을 선택하는 것은 고려하기 어렵다.

그러나, 도 17에 나타낸 바와 같이, 화소내에 웰콘(59a)을 가지게 함으로써, 선택 트랜지스터를 생략한 3트랜지스터형에 특유의, 화소부 중앙에서 포화전자수가 감소한다라는 등의 현상을 방지할 수 있고, 또, 선택 트랜지스터를 가지는 것보다도 면적은 작게 줄어든다라는 점에서, 제 3의 어프로치에 의한 개선방법이 달성하는 효과는 크다.

더욱이, 도시한 예에서는, 단위화소(3)마다 P웰 콘택트(59a)를 준비하고 있지만, 이것은, 웰 전압의 불균일에 기인하는 화상 불균일이 생기지 않도록 하기 때문이다. 이 사항을 허용할 수 있는 경우에는, 화소마다에 한하지 않고, 화소수마다 등, P웰 콘택트(59a)의 배치하는 장소를 산재시켜도 좋다.

<제 4의 어프로치에 의한 개선방법>

다음에, 제 4의 어프로치에 의한 개선방법에 대해서 설명한다. 이 제 4의 어프로치는, 단위화소(3)를 구성하는 리셋 트랜지스터(36)를, 디플레이션형으로 하는 것으로, 선택 트랜지스터가 없는 3트랜지스터형에 특유의, 다이나믹 레인지 감소를 해소하는 점에 특징을 가진다. 단위화소(3)의 회로구성 자체는, 상술한 각 어프로치에 있어서 적용하고 있는 것과 같아도 좋고, 리셋 트랜지스터(36)로서 사용하는 소자구조만이 다르다.

우선, 다이나믹 레인지 감소의 문제에 대해서 설명한다. 드레인선(57)을 계속 로(Low)로 해 두면, 드레인선(57)에서 플로팅 디플레이션(38)을 통해서 전하생성부(32)(광전변환소자)에 전자가 리크하여 잡음으로 되는 경우가 있다. 이 때문에, 대부분의 시간을 점하는 수평유효기간은, 드레인선(57)을 하이로 하여 두지만, 이 때 리셋 트랜지스터(36)를 오프로 하고 있어도, 리셋 트랜지스터(36)의 리크전류에 의해, 플로팅 디플레이션(38)에서 드레인선(57)에 전자가 빠지고, 플로팅 디플레이션(38)의 전위가 올라가게 된다. 특히 저속동작일 때, 1프레임 중에는 플로팅 디플레이션(38)의 전위가 초기보다 100mV에서 400mV도 오르게 된다라는 현상이 확인되고 있다.

전위화소(3)로서, 선택 트랜지스터가 없는 3트랜지스터형의 것에는, 수직신호선(53)에 접속된 다수의 화소 중 플로팅 디플레이션(38)의 전위가 가장 높은 것이 선택되는 특징을 이용하고 있다. 선택화소에서는, 플로팅 디플레이션(38)을 하이 레벨로 리셋하는 것으로부터, 전하생성부(32)의 신호전하자(광전자)를 플로팅 디플레이션(38)에 전송하지만, 이 때에 FD전위는 낮은 쪽으로 흔들린다.

따라서, 비선택소자의 FD전위가 올라가면, 선택화소와의 전위차가 작게 되고, 다이나믹 레인지가 취해지지 않게 된다. 이 다이나믹 레인지 감소라는 현상은, 선택 트랜지스터가 없는 3트랜지스터형의 화소에 특유의 현상이다. 제 4의 어프로치에 의한 개선수법에서는, 이 다이나믹 레인지감소를 회피하기 위해, 리셋 트랜지스터(36)를 디플레이션형으로 한다.

도 18은, 제 4 어프로치에 의한 개선수법을 설명하는 도면이다. 여기서, 도 18a는, 구동 펄스의 타이밍 차트이다. 또 도 18b 및 도 18c는 전압 포텐셜도면이다.

선택화소의 동작은, 최초의 리셋 펄스(RST)에서 플로팅 디플레이션(38)이 하이 레벨로 세트된다. 다음에 전송펄스(TRF)에서 플로팅 디플레이션(38)에 신호전하가 도입되고, 플로팅 디플레이션(38)의 전위가 내려간다. 이 시점에서 선택화소의 FD전위가 동일의 수직신호선(53)에 접속되어 있는 타화소의 FD전위보다도 높다는 것이, 독출할 수 있는 조건이다. 그 후, 드레인선(57)을 로(Low)로 하고, 리셋 펄스(RST)를 인가하면, 플로팅 디플레이션(38)은 로(Low)로 복귀한다.

도 18b 및 도 18c은, 그 포텐셜 도면이다. 도 18b는 리셋 트랜지스터(36)(도면 중 "RST"로 나타낸다)가 디플레이션형에서 없는 경우에서, 초기 로-레벨은 드레인선(57)의 로-레벨에서 결정된다. 그리고 나서 1프레임의 비선택기간의 사이에, 플로팅 디플레이션(38)(도면 중 "FD"로 나타낸다)에서 드레인선(57)(도면 중 "DRN"로 나타낸다)에 전자가 서서히 리크하고, 전압상승이 일어난다. 한편, 선택화소에 있어서의 플로팅 디플레이션(38)의 하이 레벨은, 리셋 트랜지스터(36)를 온(ON)한 때의 채널전압(Vch)(온)에서 결정된다. 구체적으로는, 작고 낮은 값으로 된다. 그 형태에서 광전자를 받아서 로(Low)로 흔들린다. 따라서, 플로팅 디플레이션(38)의 다이나믹 레인지는 마진을 제거하여, 도모하도록 된다.

도 18c는, 리셋 트랜지스터(36)가 디플레이션형의 경우이다. 채널 전압(Vch)은, 역치가 낮은 분(分), 도면에서는 아래방향으로 이동한다. 그러나, 리셋 펄스(RST)의 진폭이 같게되면, 그 진폭(ΔVch)은 도 18b와 같은 것이다. 초기 로(Low)레벨은, 리셋 트랜지스터(36)를 오프시킬 때의 채널 전압(Vch)(오프)에서 결정된다. 도 18b에서는 Vch(오프)와 초기 로-레벨로 역치분의 차가 있지만, 도 18c에서는 그것이 없다.

그 상태에서 전자가 서서히 리크하지만, 다음에 행의 화소가 선택되어, 드레인선(57)으로 흔들릴 때에, 리셋 트랜지스터(36)를 오프하고 있어도, 디플레이션형이기 때문에, 조금전의 화소의 플로팅 디플레이션(38)은 다시 초기 로-레벨로 돌아온다. 계속하여 행(行)이 진행될 때에, 매회, 플로팅 디플레이션(38)의 전위는 초기 로-레벨로 돌아온다. 따라서, 1프레임 후에서도 전위상승이 작게된다.

이들의 이유에서, 도 18c에서 아는 바와 같이, 리셋 트랜지스터(36)를 디플레이션형으로 하면, 플로팅 디플레이션(38)의 다이나믹 레인지를 확대할 수 있고, 수직선택용 트랜지스터(40)가 없는 3트랜지스터 구성의 단위화소(3)에 특유의, 다이나믹 레인지 감소라는 문제를 개선할 수 있다.

덧붙여 말하면, 이 여유를 이용하여, 디플레이션의 정도를 가지고 깊게 하여, Vch(온)가 드레인선(57)의 하이레벨 보다도 높게 되도록 설정할 수 있다. 즉, 리셋 트랜지스터(36)로서, 게이트에 전원전압을 넣을 때에 플로팅 디플레이션(38)을 DRN전압의 하이레벨로 리셋 할 수 있을 만큼 깊은 디플레이션형인 것으로 한다. 이 후 리셋 트랜지스터(36)를 오프하면, 플로팅 디플레이션(38)의 하이 레벨은, DRN전압의 하이레벨에서 피드 스루 등의 기여만 저하하는 것으로 된다. 이 경우, 플로팅 디플레이션(38)의 하이레벨이 드레인선(57)의 하이레벨에서 결정하고, 리셋 트랜지스터(36)의 역치 불균일이 화 소출력에 올라가게 된다라는 이점이 얻어진다.

이상, 본 발명을 실시형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시형태에 기재의 범위에는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 실시형태에 다양한 변경 또는 개량을 가할 수 있고, 그와 같은 변경 또는 개량을 가해진 형태도 본 발명의 기술적 범위에 포함된다.

또, 상기의 실시형태는, 클레임(청구항)에 이러한 발명을 한정하는 것은 없고, 또 실시형태의 중에서 설명되어 있는 특징의 조합 모두가 발명의 해결수단에 필수인 것은 한하지 않는다. 상술한 실시형태에는 여러 가지 단계의 발명이 포함되어 있고, 개시되는 복수의 구성요건에 있어서의 적의의 조합에 의해 여러 가지의 발명을 추출할 수 있다. 실시형태에 나타나는 모든 구성요건에서 몇 개의 구성요건이 삭제되어도, 효과가 얻어지는 한계에 있어서, 이 몇 개의 구성요건이 삭제된 구성이 발명으로서 추출되어 얻어진다.

예를 들면, 상기 제 1의 어프로치에 의한 개선방법에 있어서는, DRN구동 버퍼(140)에 입력되는, 통상의 펄스형상을 가지는 구동 펄스의 공급을 받은 때에도, 드레인 배선의 전압을 오프형태로 할 때의 천이시간을 길게 하는 것이 가능한 구성예를 나타냈다. 이 때문의 구체적인 수단으로서는, 구동 버퍼를 구성하는 트랜지스터의 W/L비의 적정화를 도모하고, 또는 제어저항이나 전류원을 사용하여 구동시의 동작전류의 적정화를 도모하는 등의 방법을 적용하였다.

그렇지만, 이와 같은 구성에 한하지 않고, 드레인 배선의 전압 천이시간을 길게 하는 것이 가능한 것에 한해서, 여러 가지 제어수법이나 구조를 사용할 수 있 고, 그들도 본원 발명의 기술사상에 포함된다.

예를 들면, 디바이스측은 종래의 것과 동일의 3트랜지스터 구성의 단위화소를 가지는 것을 사용하면서, DRN구동 버퍼(140)에 입력하는 구동신호를, 펄스형상이 아닌, 그 자체의 파형을, 상술한 조건을 만족하도록 둔화시켜 입력하는 구성으로 하여도 좋다. 이 때문에는, 펄스형상의 구동신호 발생하는 다이나믹 제너레이터와 디바이스(전예에서는 수직주사회로(14))와의 사이에, 펄스를 상술한 조건을 만족하도록 둔화시켜 파형 조정회로를 설치하면 좋다. 이것에 의해, 상기 실시형태에서 설명한 것과 동일하게, 주변부의 화소와 중심부의 화소의 특성을 갖출 수 있고, 포화 쉐이딩량을 줄일 수 있다.

또, 상기 실시형태에서는, NMOS에 의해 구성되어 있는 단위화소로 구성된 센서를 일예로 설명했지만, 이것에 한하지 않고, PMOS로 이루어지는 화소의 것에 대해서도, 전위관계를 반전(전위의 정부(正負)를 역으로)하여 고려하는 것으로, 상기 실시형태에서 설명한 것과 동일의 작용·효과를 향수(亨受) 가능하다.

또, 상기 실시형태에서는, 포토 다이오드 1개와, 트랜지스터 3개의 화소를 예로 설명했지만, 이것에 한하지 않고, 2개의 포토 다이오드와 2개의 독출선택용 트랜지스터에 대하여, 리셋 트랜지스터와 증폭용 트랜지스터는 1개씩으로 공유하는 등, 원리적으로 같은 동작의 화소에 대해서도 동일하다.

또, 상기에 있어서는, 실험적으로 가장 영향이 컸던 포화 쉐이딩에 주목했지만, 화소부의 중심부와 주변부에서 웰의 전위가 다른 흔들림 쪽으로 하면, 포화신호량 이외의 특성도 쉐이딩을 지닌 것은 자명하다. 드레인선을 구동하는 하강시간이나 상승시간을 둔화시키는 것은, 웰의 전위의 흔들림을 저감하고, 또한 균일로 가깝게 되는 것으로서, 포화신호량 이외의 쉐이딩현상의 개선으로 되어 있다.

또, 본 발명의 고체촬상장치와는, 1칩의 디바이스만을 나타내는 것은 아니고, 광학계나 신호처리 칩을 포함하는 카메라 모듈이나, 카메라를 포함한 개념이다.

이상과 같이, 본 발명에 의하면, 3트랜지스터 구성의 단위화소를 갖추게 되는 고체촬상장치에 있어서의 포화 쉐이딩 현상을 제어하는 제 1의 어프로치에 의한 개선방법은, 드레인 구동 버퍼를 구성하는 트랜지스터의 W/L비의 적정화를 도모하고, 또는 제어저항이나 전류원을 사용하여 구동시의 동작전류의 적정화를 도모하는 등의 방법을 적용하고, 드레인 전압 오프시의 천이시간을, 리셋 배선이나 전송배선의 각 오프시의 천이시간의 어느것 보다도 느리게 하고, 예를 들면, 5배 이상에서 또한 1만배 이하의 정도로 길게 하도록 하였다. 이것에 의해, 주변부의 화소와 중심부의 화소의 특성을 갖추는 것이 가능하게 되고, 따라서 포화 쉐이딩량을 작게 할 수 있도록 되었다.

또, 동일하게, 포화 쉐이딩 현상을 제어하는 제 2의 어프로치에 의한 개선방법은, 전송 게이트의 로-레벨전압이, 전하생성부에서 전하축적부에 전하가 새는 것에 대한 전위장벽을 형성하기에 충분한 만큼의 크기의 전압값으로 되도록 하는 전압원을 내부 또는 외부에 설치하도록 하였다. 이것에 의해, 화소부 중앙에서 포화전압이 감소하는 현상을 제어할 수 있다. 결과로서, 포화 쉐이딩량을 작게할 수 있도록 되었다.

또, 동일하게, 포화 쉐이딩현상을 제어하는 제 3의 어프로치에 의한 개선방법으로서, 웰 전위를 고정하는 바이어스 배선을 설치하는 구조로 하였다. 이것에 의해, 웰 전위의 흔들림에 의해, 화소부 중앙부에서의 포화전자수의 저하를 방지할 수 있고, 쉐이딩량을 작게할 수 있도록 되었다.

또, 3트랜지스터 구성의 단위화소를 갖추어 이루어지는 고체촬상장치에 있어서의 다이나믹 레인지 감소라는 문제를 해소하는 방법(상술의 제 4의 어프로치에 의한 개선방법)은, 단위화소를 구성하는 리셋부의 리셋 트랜지스터를, 디플레이션형으로 하도록 하였다. 이것에 의해, 리셋 트랜지스터에 의한 리크전류를 제어할 수 있도록 되었다. 그리고 이것에 의해, 전하축적부의 다이나믹 레인지를 확대할 수 있고, 종래 플로팅 디플레이션(전하축적부)에서 제한되었던 다이나믹 레인지를 확대할 수 있도록 되었다.

Claims

수광한 광에 대응하는 신호전하를 생성하는 전하생성부와,

상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부와,

상기 전하생성부와 상기 전하축적부와의 사이에 설치되어 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부와,

상기 전하축적부에 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부와,

상기 전하축적부에 있어서의 상기 신호전하를 리셋하는 리셋부를 단위화소의 구성요소로서 포함하고,

그 외의 단위화소와 함께 공통으로 접속된, 상기 전송게이트부에 접속되어 이루어지는 전송배선과,

상기 전송배선을 구동하는 전송구동 버퍼와,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부에 접속되어 이루어지는 리셋배선과,

상기 리셋배선을 구동하는 리셋구동 버퍼와,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부 및 상기 화소신호 생성부에 접속되어 이루어지는 드레인 배선과,

상기 드레인 배선을 구동하는 드레인 구동 버퍼와,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선에 출력하기 위해 화소선택 동작이, 상기 전하축적부의 전위의 제어에 의해 행해지는 것이고,

상기 드레인구동 버퍼에 구동펄스가 인가된 때의 드레인 구동 버퍼에 의해 구동되는 상기 드레인 배선의 전압파형에 있어서의 오프시의 천이시간이,

상기 리셋구동 버퍼에 의해 구동되는 상기 리셋배선 및 상기 전송구동 버퍼에 의해 구동되는 상기 전송배선의 각 오프시의 천이시간의 어느 것에 대해서도, 5배 이상으로 또한 1만배 이하로 되도록 구성되어 있는 것을 특징으로 하는 고체촬상장치.
수광한 광에 대응하는 신호전하를 생성하는 전하생성부와,

상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부와,

상기 전하생성부와 상기 전하축적부와의 사이에 설치되는 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부와,

상기 전하축적부에 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부와,

상기 전하축적부에 있어서의 상기 신호전하를 리셋하는 리셋부를 단위화소의 구성요소로서 포함하고,

상기 화소신호생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선에 출력하기 위해 화소선택 동작이, 상기 전하축적부의 전위의 제어에 의해 행해지는 것이고,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부 및 상기 화소신호 생성부에 접속되어 이루어지는 리셋배선이 설치되어 있고,

상기 전송게이트부에 공급되는 오프전압이, 상기 단위화소의 전체의 기준전압을 규정하는 마스터 기준전압에 대하여, 상기 전송게이트로 공급하는 온전압과 반대 극성의 전압값인 것을 특징으로 하는 고체촬상장치.
수광한 광에 대응하는 신호전하를 생성하는 전하생성부와,

상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부와,

상기 전하생성부와 상기 전하축적부와의 사이에 설치되는 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부와,

상기 전하축적부에 의해 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부와,

상기 전하축적부에 있어서의 상기 신호전하를 리셋하는 리셋부를 단위화소의 구성요소로서 포함하고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선으로 출력하기 위한 화소선택조작이, 상기 전하축적부의 전위의 제어에 의해 행해지는 것이고,

상기 단위화소는, 반도체로 형성된 웰상에 구성되어 있고, 더욱이 상기 웰의 전위를 고정하는 바이어스 배선이 설치되어 있는 것을 특징으로 하는 고체촬상장치.
수광한 광에 대응하는 신호전하를 생성하는 전하생성부와,

상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부와,

상기 전하생성부와 상기 전하축적부와의 사이에 설치되는 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부와,

상기 전하축적부에 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부와,

상기 전하축적부에 있어서의 상기 신호전하를 리셋하는, 디플레이션형의 트랜지스터로 구성되어 있는 리셋부를 단위화소의 구성요소로서 포함하고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선에 출력하기 위한 화소선택조작이 상기 전하축적부의 전위의 제어에 의해 행해지는 것을 특징으로 하는 고체촬상장치.
수광한 광에 대응하는 신호전하를 생성하는 전하생성부와,

상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부와,

상기 전하생성부와 상기 전하축적부와의 사이에 설치되는 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부와,

상기 전하축적부에 의해 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부와,

상기 전하축적부에 있어서의 상기 신호전하를 리셋하는 리셋부를 단위화소의 구성요소로서 포함하고,

그 외의 단위화소와 함께 공통으로 접속된, 상기 전송게이트부에 접속되어 이루어지는 전송배선과,

상기 전송배선을 구동하는 전송구동 버퍼와,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부에 접속되어 이루어지는 리셋배선과,

상기 리셋배선을 구동하는 리셋구동 버퍼와,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부 및 상기 화소신호 생성부에 접속되어 이루어지는 드레인 배선과,

상기 드레인 배선을 구동하는 드레인 구동 버퍼와,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선에 출력하기 위해 화소선택 동작이, 상기 전하축적부의 전위의 제어에 의해 행해지는 것이고,

상기 드레인구동 버퍼에 구동펄스가 인가된 때의 드레인 구동 버퍼에 의해 구동되는 상기 드레인 배선의 전압파형에 있어서의 오프시의 천이시간이, 상기 리셋구동 버퍼에 의해 구동되는 상기 리셋배선 및 상기 전송구동 버퍼에 의해 구동되는 상기 전송배선의 각 오프시의 천이시간의 어느 것보다도 길게 되도록 구성되어 있는 것을 특징으로 하는 고체촬상장치.
수광한 광에 대응하는 신호전하를 생성하는 전하생성부, 상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부, 상기 전하생성부와 상기 전하축적부와의 사이에 설치되는 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부, 상기 전하축적부에 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부 및 상기 전하축적부에 있어서의 상기 신호전하를 리셋하는 리셋부를 단위화소의 구성요소로서 포함하고, 더욱, 그 외의 단위화소와 함께 공통으로 접속된, 상기 전송게이트부에 접속되어 이루어지는 전송배선, 그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부에 접속되어 이루어지는 리셋배선, 그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부 및 상기 화소신호 생성부에 접속되어 이루어지는 드레인 배선 및 상기 화소신호 생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고, 상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선에 출력하기 위해 화소선택 동작이 상기 전하축적부의 전위의 제어에 의해 행해지는 것인 고체촬상소자와,

상기 드레인배선을 구동하기 위해 구동펄스를 받고, 상기 드레인배선을 구동할 때의 전압파형에 있어서의 오프 시의 천이시간이, 상기 리셋배선 및 상기 전송배선을 구동할 때의 전압파형에 있어서의 각 오프 시의 천이시간의 어느것 보다도 길게 되도록 파형정형을 행하는 파형정형부를 갖추는 것을 특징으로 하는 고체촬상장치.
수광한 광에 대응하는 신호전하를 생성하는 전하생성부와,

상기 전하생성부에 의해 생성된 전하를 축적하는 전하축적부와,

상기 전하생성부와 상기 전하축적부와의 사이에 설치되는 상기 전하생성부에 의해 생성된 상기 신호전하를 상기 전하축적부로 전송하는 전송게이트부와,

상기 전하축적부에 축적되어 있는 상기 신호전하에 따른 화소신호를 생성하는 화소신호 생성부와,

상기 전하축적부에 있어서의 상기 신호전하를 리셋하는 리셋부를 단위화소의 구성요소로서 포함하고,

그 외의 단위화소와 함께 공통으로 접속된, 상기 전송게이트부에 접속되어 이루어지는 전송배선과,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부에 접속되어 이루어지는 리셋배선과,

그 외의 단위화소와 함께 공통으로 접속된, 상기 리셋부 및 상기 화소신호 생성부에 접속되어 이루어지는 드레인배선과,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 수취하고, 그 외의 단위화소와 함께 공통으로 접속된 신호선이 설치되어 있고,

상기 화소신호 생성부에 의해 생성된 상기 화소신호를 상기 신호선에 출력하기 위해 화소선택 동작이 상기 전하축적부의 전위의 제어에 의해 행해지는 것인 고체촬상소자를 구동하는 구동제어방법이고,

상기 드레인배선을 구동할 때의 전압파형에 있어서의 오프 시의 천이시간이, 상기 리셋배선 및 상기 전송배선을 구동할 때의 전압파형에 있어서의 각 오프시의 천이시간의 어느것 보다도 길게 되도록, 상기 드레인배선을 구동하는 것을 특징으로 하는 고체촬상장치의 구동제어방법.
복수의 화소가 배열된 촬상영역과,

상기 촬상영역에 구동펄스를 공급하는 회로영역을 갖추고,

상기 화소는,

입사광량에 따라서 전하를 생성하는 광전변환부와,

상기 광전변환부로부터 전송게이트부에 의해 독출된 전하가 축적되는 전하축적부와,

상기 전하축적부에 축적된 전하를 리셋하는 리셋부를 가지고,

상기 전송게이트에 전송배선이 접속되고, 상기 리셋부에 리셋배선이 접속되고, 상기 전하축적부에 상기 리셋부를 통해서 드레인배선이 접속되어 있고,

상기 회로영역은 상기 드레인배선으로 향해서의 제 1펄스와, 상기 리셋배선으로 향해서의 제 2펄스와, 상기 전송배선으로 향해서의 제 3펄스를 공급하고,

상기 제 1펄스의 파형은, 상기 제 2펄스 및 제 3펄스의 파형보다 오프 시의 천이시간이 긴 고체촬상장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제