JP2714001B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2714001B2 JP2714001B2 JP63153504A JP15350488A JP2714001B2 JP 2714001 B2 JP2714001 B2 JP 2714001B2 JP 63153504 A JP63153504 A JP 63153504A JP 15350488 A JP15350488 A JP 15350488A JP 2714001 B2 JP2714001 B2 JP 2714001B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- imaging device
- solid
- state imaging
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電荷結合素子を用いた固体撮像装置に係わ
り、特に高速駆動を可能にした固体撮像装置に関する。
り、特に高速駆動を可能にした固体撮像装置に関する。
（従来の技術） 電荷結合素子（以下、CCDと略記する）を用いた固体
撮像装置は、従来の撮像管に比べて小型，軽量及び高信
頼性といった特徴があるため、次世代のハイビジョン放
送用の撮像素子として期待されている。ハイビジョン用
の撮像素子は、水平解像度1000TV本で、高感度且つ高SN
で高ダイナミックレンジが要求される。
撮像装置は、従来の撮像管に比べて小型，軽量及び高信
頼性といった特徴があるため、次世代のハイビジョン放
送用の撮像素子として期待されている。ハイビジョン用
の撮像素子は、水平解像度1000TV本で、高感度且つ高SN
で高ダイナミックレンジが要求される。
第８図は本発明者等が試作したハイビジョン対応のイ
ンターライン転送型固体撮像装置を示す概略構成図であ
る。図中１は半導体ウェハであり、このウェハ１上には
光電変換部2,垂直CCDレジスタ（以下、VCCDと略記す
る）3,水平CCDレジスタ（以下、HCCDと略記する）41,42
及び出力アンプ51,52が形成されている。HCCD41,42の駆
動には２線読出し方式を採用し、VCCD3の奇数番目の信
号をHCCD41で転送し、偶数番目の信号をHCCD42で転送
し、それぞれの信号を出力アンプ51,52で増幅して素子
より出力する。このとき、OSA,OSBの出力信号は、位相
を180°ずらして出力し、外部の信号処理回路でOSA,OSB
の出力信号を加算する方法を採用した。
ンターライン転送型固体撮像装置を示す概略構成図であ
る。図中１は半導体ウェハであり、このウェハ１上には
光電変換部2,垂直CCDレジスタ（以下、VCCDと略記す
る）3,水平CCDレジスタ（以下、HCCDと略記する）41,42
及び出力アンプ51,52が形成されている。HCCD41,42の駆
動には２線読出し方式を採用し、VCCD3の奇数番目の信
号をHCCD41で転送し、偶数番目の信号をHCCD42で転送
し、それぞれの信号を出力アンプ51,52で増幅して素子
より出力する。このとき、OSA,OSBの出力信号は、位相
を180°ずらして出力し、外部の信号処理回路でOSA,OSB
の出力信号を加算する方法を採用した。
信号電荷の出力部としては、信号の応答性を速くする
ために、HCCD41,42の最終段の転送電極61,62（クロック
φH1 *，φH2 *が印加される）が独立に設けられ、また出
力ゲートOG,リセットゲートRSA,RSB，リセットドレイン
RDA,RDB，アンプ用ドレインOD,アンプ用グラウンド端子
SSが形成されている。そして、出力アンプ51,52は２段
ソースフォロア増幅器で構成される。
ために、HCCD41,42の最終段の転送電極61,62（クロック
φH1 *，φH2 *が印加される）が独立に設けられ、また出
力ゲートOG,リセットゲートRSA,RSB，リセットドレイン
RDA,RDB，アンプ用ドレインOD,アンプ用グラウンド端子
SSが形成されている。そして、出力アンプ51,52は２段
ソースフォロア増幅器で構成される。
HCCD41,42は、２相のクロックパルスφH1，φH2で駆
動される。また、リセットゲートRSAはφH2と同相で、R
SBはφH1と同相となる。なお、リセットゲートRSAとRSB
は位相が180°異なる。これらの駆動は、クロックドラ
イバ81,82,83,84,85,86により行われ、OSAとOSBの出力
信号は位相が180°ずれたものとなる。なお、クロック
ドライバ81，〜，86へのタイミングパルスは、クロック
パルス発生回路７より供給される。
動される。また、リセットゲートRSAはφH2と同相で、R
SBはφH1と同相となる。なお、リセットゲートRSAとRSB
は位相が180°異なる。これらの駆動は、クロックドラ
イバ81,82,83,84,85,86により行われ、OSAとOSBの出力
信号は位相が180°ずれたものとなる。なお、クロック
ドライバ81，〜，86へのタイミングパルスは、クロック
パルス発生回路７より供給される。
ハイビジョン対応のこの撮像装置では、水平解像度10
00TV本を得るために水平の有効画素数を1920画素とし、
垂直の有効画素数を1035画素とした。このため、信号読
出しクロック周波数が74.25MHzと高速になるため、HCCD
41,42の２線読出し方式を採用し、HCCD41,42の転送クロ
ックφH1，φH2の周波数を37.125MHzと低くした。しか
し、この周波数はNTSC用40万画素CCDのクロック周波数1
4MHzの約2.6倍であり、従来のNTSC用CCDよりも高速駆動
が要求される。また、高感度の要求からチップサイズが
１インチと大きくなり、垂直10.5mm×水平16.2mm（アス
ペクト比9:16）となり、NTSC用2/3インチ40万画素CCDの
約２倍と大きくなる。また、高ダイナミックレンジの要
求から、HCCD41,42の転送電極容量が約200pFと2/3イン
チ40万画素CCDの約２倍と増加する。
00TV本を得るために水平の有効画素数を1920画素とし、
垂直の有効画素数を1035画素とした。このため、信号読
出しクロック周波数が74.25MHzと高速になるため、HCCD
41,42の２線読出し方式を採用し、HCCD41,42の転送クロ
ックφH1，φH2の周波数を37.125MHzと低くした。しか
し、この周波数はNTSC用40万画素CCDのクロック周波数1
4MHzの約2.6倍であり、従来のNTSC用CCDよりも高速駆動
が要求される。また、高感度の要求からチップサイズが
１インチと大きくなり、垂直10.5mm×水平16.2mm（アス
ペクト比9:16）となり、NTSC用2/3インチ40万画素CCDの
約２倍と大きくなる。また、高ダイナミックレンジの要
求から、HCCD41,42の転送電極容量が約200pFと2/3イン
チ40万画素CCDの約２倍と増加する。
このように駆動周波数やチップサイズ、さらに転送電
極容量が増加することによって、転送パルスφH1，φH2
の駆動波形がクロックドライバ81,82の近くではクロッ
ク振幅ＶφＨが得られ矩形波を示すが、チップの中央付
近ではクロック振幅ＶφＨがやっと得られる程度であり
３角波形に近くなる。さらに、最終電極付近ではクロッ
ク振幅ＶφＨが得られなくなった。この駆動波形の劣化
によって転送効率が悪くなり、水平解像度1000TV本が得
られなくなる問題が生じた。また、最終電極付近でクロ
ック振幅ＶφＨが得られるように駆動パルス振幅を増加
すると、転送効率は改善されるが、消費電力が増加した
り、デバイスの温度が増加することによって素地ムラの
増加や白点キズの増加等を招くことになる。
極容量が増加することによって、転送パルスφH1，φH2
の駆動波形がクロックドライバ81,82の近くではクロッ
ク振幅ＶφＨが得られ矩形波を示すが、チップの中央付
近ではクロック振幅ＶφＨがやっと得られる程度であり
３角波形に近くなる。さらに、最終電極付近ではクロッ
ク振幅ＶφＨが得られなくなった。この駆動波形の劣化
によって転送効率が悪くなり、水平解像度1000TV本が得
られなくなる問題が生じた。また、最終電極付近でクロ
ック振幅ＶφＨが得られるように駆動パルス振幅を増加
すると、転送効率は改善されるが、消費電力が増加した
り、デバイスの温度が増加することによって素地ムラの
増加や白点キズの増加等を招くことになる。
なお、この撮像装置では２線HCCD41,42の読出しを行
っているため、水平解像度1000TV本は、外部の信号処理
回路で出力信号OSAとOSBを加算することによって得られ
る。しかし、試作した素子では、OSAとOSBの出力波形が
相似（位相差180°）にならないため、水平解像度が800
〜900TV本しか得られなかった。
っているため、水平解像度1000TV本は、外部の信号処理
回路で出力信号OSAとOSBを加算することによって得られ
る。しかし、試作した素子では、OSAとOSBの出力波形が
相似（位相差180°）にならないため、水平解像度が800
〜900TV本しか得られなかった。
（発明が解決しようとする課題） このように従来、ハイビジョン用固体撮像装置では、
駆動周波数やチップサイズ，転送電極容量が増加するこ
とで、水平CCDレジスタの駆動波形が劣化し転送効率が
低下する問題があった。また、２線水平CCDレジスタの
読出しで出力した信号を加算回路で加算しても水平解像
度が800〜900TV本しか得られない問題があった。
駆動周波数やチップサイズ，転送電極容量が増加するこ
とで、水平CCDレジスタの駆動波形が劣化し転送効率が
低下する問題があった。また、２線水平CCDレジスタの
読出しで出力した信号を加算回路で加算しても水平解像
度が800〜900TV本しか得られない問題があった。
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、CCDレジスタにおける駆動波形の
劣化を抑えることができ、転送効率の向上をはかり得、
水平解像度1000TV本程度を十分に得ることが可能な固体
撮像装置を提供することにある。
目的とするところは、CCDレジスタにおける駆動波形の
劣化を抑えることができ、転送効率の向上をはかり得、
水平解像度1000TV本程度を十分に得ることが可能な固体
撮像装置を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の骨子は、ハイビジョン用固体撮像装置等の水
平CCDレジスタにおける等価的な抵抗ｒ及び転送電極容
量CHを減少させるため、転送電極に接続する配線電極へ
のクロック供給手段を改良することにある。また、出力
信号波形に影響を与え易い配線の回りをアース若しくは
直流電圧でガードすることにある。
平CCDレジスタにおける等価的な抵抗ｒ及び転送電極容
量CHを減少させるため、転送電極に接続する配線電極へ
のクロック供給手段を改良することにある。また、出力
信号波形に影響を与え易い配線の回りをアース若しくは
直流電圧でガードすることにある。
即ち本発明は、半導体基板上にマトリックス状に配列
された複数の受光素子と、これらの受光素子配列に沿っ
て配列形成され、該受光素子に蓄積された信号電荷を読
出して垂直方向に転送する複数列の垂直CCDレジスタ
と、これらの垂直CCDレジスタと直交する方向に配置さ
れ、該垂直CCDレジスタより転送される各行の信号電荷
を水平方向に転送する水平CCDレジスタとを備えた固体
撮像装置において、 前記水平CCDレジスタの同一クロックパルスを印加す
べき転送電極同士を共通接続する配線電極に対し、該配
線電極の両端部に同一の出力インピーダンスを有する異
なるクロックドライバからの同位相のクロックパルスを
それぞれ供給するようにしたもの。
された複数の受光素子と、これらの受光素子配列に沿っ
て配列形成され、該受光素子に蓄積された信号電荷を読
出して垂直方向に転送する複数列の垂直CCDレジスタ
と、これらの垂直CCDレジスタと直交する方向に配置さ
れ、該垂直CCDレジスタより転送される各行の信号電荷
を水平方向に転送する水平CCDレジスタとを備えた固体
撮像装置において、 前記水平CCDレジスタの同一クロックパルスを印加す
べき転送電極同士を共通接続する配線電極に対し、該配
線電極の両端部に同一の出力インピーダンスを有する異
なるクロックドライバからの同位相のクロックパルスを
それぞれ供給するようにしたもの。
前記水平CCDレジスタの同一クロックパルスを印加す
べき転送電極同士を共通接続する複数の配線電極を、そ
の端部の一方にクロックドライバからのクロックパルス
を供給されるものと他方にクロックドライバからのクロ
ックパルスを供給されるものとに分け、且つそれぞれの
電極の幅をクロック供給側に近い方を遠い方よりも広く
形成するようにしたもの。
べき転送電極同士を共通接続する複数の配線電極を、そ
の端部の一方にクロックドライバからのクロックパルス
を供給されるものと他方にクロックドライバからのクロ
ックパルスを供給されるものとに分け、且つそれぞれの
電極の幅をクロック供給側に近い方を遠い方よりも広く
形成するようにしたもの。
であり、また本発明は、 半導体基板上に複数の受光素子，これらの受光素子に
蓄積された信号電荷を読出して転送するCCDレジスタ，
及び該レジスタから転送される信号電荷を検出する信号
検出部とを形成した固体撮像素子と、この固体撮像素子
を設置するパッケージとを備え、固体撮像素子及びパッ
ケージ間で信号線を接続する固体撮像装置において、前
記固体撮像素子及びパッケージ内の出力信号線の両側を
アース線若しくは直流電位の配線でガードし、且つ前記
信号検出部の信号電荷をリセットするリセット電極配線
の両側をアース電位若しくは直流電位の配線でガードす
るようにしたもの である。
蓄積された信号電荷を読出して転送するCCDレジスタ，
及び該レジスタから転送される信号電荷を検出する信号
検出部とを形成した固体撮像素子と、この固体撮像素子
を設置するパッケージとを備え、固体撮像素子及びパッ
ケージ間で信号線を接続する固体撮像装置において、前
記固体撮像素子及びパッケージ内の出力信号線の両側を
アース線若しくは直流電位の配線でガードし、且つ前記
信号検出部の信号電荷をリセットするリセット電極配線
の両側をアース電位若しくは直流電位の配線でガードす
るようにしたもの である。
また本発明は、半導体基板上に一方向に配列された複
数の受光素子と、これらの受光素子に沿って形成され、
該受光素子に蓄積された信号電荷を読出して転送するCC
Dレジスタとを備えた固体撮像装置において、 前記CCDレジスタの同一クロックパルスを印加すべき
転送電極同士を共通接続する配線電極に対し、該配線電
極の両端部に同一の出力インピーダンスを有する異なる
クロックドライバからの同位相のクロックパルスをそれ
ぞれ供給するようにしたもの。
数の受光素子と、これらの受光素子に沿って形成され、
該受光素子に蓄積された信号電荷を読出して転送するCC
Dレジスタとを備えた固体撮像装置において、 前記CCDレジスタの同一クロックパルスを印加すべき
転送電極同士を共通接続する配線電極に対し、該配線電
極の両端部に同一の出力インピーダンスを有する異なる
クロックドライバからの同位相のクロックパルスをそれ
ぞれ供給するようにしたもの。
前記CCDレジスタの同一クロックパルスを印加すべき
転送電極同士を共通接続する配線電極は、その端部の一
方にクロックドライバからのクロックパルスを供給され
るものと他方にクロックドライバからのクロックパルス
を供給されるものとに分けられ、且つそれぞれの電極の
幅をクロック供給側に近い方を遠い方よりも広く形成す
るようにしたもの。
転送電極同士を共通接続する配線電極は、その端部の一
方にクロックドライバからのクロックパルスを供給され
るものと他方にクロックドライバからのクロックパルス
を供給されるものとに分けられ、且つそれぞれの電極の
幅をクロック供給側に近い方を遠い方よりも広く形成す
るようにしたもの。
（作用） 本発明によれば、請求項１又は２のように、配線電極
に供給するクロックパルス（転送電極の駆動信号）の供
給位置を選択することにより、転送電極に印加される駆
動波形の劣化を抑制することができる。また、請求項３
又は４のように配線電極の幅を可変することにより、配
線電極における発熱を低減することができ、駆動波形の
振幅を大きくしても素子の発熱を抑えることができる。
さらに、請求項５のように出力信号波形に影響を与え易
い配線の回りをアース若しくは直流電圧でガードするこ
とにより、出力信号波形の劣化を抑制することができ
る。
に供給するクロックパルス（転送電極の駆動信号）の供
給位置を選択することにより、転送電極に印加される駆
動波形の劣化を抑制することができる。また、請求項３
又は４のように配線電極の幅を可変することにより、配
線電極における発熱を低減することができ、駆動波形の
振幅を大きくしても素子の発熱を抑えることができる。
さらに、請求項５のように出力信号波形に影響を与え易
い配線の回りをアース若しくは直流電圧でガードするこ
とにより、出力信号波形の劣化を抑制することができ
る。
従って、大きなチップサイズで転送電極容量が大き
く、駆動周波数が速くても、転送効率の低下を少なくし
て良好な信号電荷転送を行うことができ、CCDレジスタ
の高速駆動が可能となり、解像度の向上に寄与すること
ができる。また、２線水平CCDレジスタを用いた場合、
出力の信号波形も２つの出力波形が相似となるため、信
号を加算することによって水平解像度1000TV本が十分に
得られる。
く、駆動周波数が速くても、転送効率の低下を少なくし
て良好な信号電荷転送を行うことができ、CCDレジスタ
の高速駆動が可能となり、解像度の向上に寄与すること
ができる。また、２線水平CCDレジスタを用いた場合、
出力の信号波形も２つの出力波形が相似となるため、信
号を加算することによって水平解像度1000TV本が十分に
得られる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の第１の実施例（請求項１記載の発明
の実施例）に係わるCCD撮像装置における水平CCDレジス
タ及びその駆動回路を示す図である。図中10はインター
ライン転送型CCD撮像素子の水平CCDレジスタ（HCCD）
で、20は出力アンプである。HCCD10は、２相の転送パル
スφH1，φH2で駆動される。このHCCD10の駆動は、転送
電極に接続される配線電極に対しその両端からクロック
パルスを供給する方式となっている。即ち、第２図に示
す如く２相駆動のHCCD10の転送電極11,12にはAl等の配
線電極51,52がそれぞれ接続され、配線電極51の両端に
はクロックパルスφH1が供給され、配線電極52の両端に
はクロックパルスφH2が供給されるものとなっている。
の実施例）に係わるCCD撮像装置における水平CCDレジス
タ及びその駆動回路を示す図である。図中10はインター
ライン転送型CCD撮像素子の水平CCDレジスタ（HCCD）
で、20は出力アンプである。HCCD10は、２相の転送パル
スφH1，φH2で駆動される。このHCCD10の駆動は、転送
電極に接続される配線電極に対しその両端からクロック
パルスを供給する方式となっている。即ち、第２図に示
す如く２相駆動のHCCD10の転送電極11,12にはAl等の配
線電極51,52がそれぞれ接続され、配線電極51の両端に
はクロックパルスφH1が供給され、配線電極52の両端に
はクロックパルスφH2が供給されるものとなっている。
クロックパルスφH1，φH2は互いに位相が180°異な
るものであり、パルス発生回路40で発生される。パルス
発生回路40から出力されたクロックパルスφH1，φH2は
ドライバ31,32を通して前記配線電極51,52に供給され
る。即ち、クロックパルスφH1はドライバ311,312によ
り増幅されたのち配線電極51に供給され、クロックパル
スφH2はドライバ321,322により増幅されたのち配線電
極52に供給されるものとなっている。
るものであり、パルス発生回路40で発生される。パルス
発生回路40から出力されたクロックパルスφH1，φH2は
ドライバ31,32を通して前記配線電極51,52に供給され
る。即ち、クロックパルスφH1はドライバ311,312によ
り増幅されたのち配線電極51に供給され、クロックパル
スφH2はドライバ321,322により増幅されたのち配線電
極52に供給されるものとなっている。
このような構成であれば、配線電極51,52の両端にク
ロックパルスφH1，φH2が供給されるため、クロック供
給端から最も遠い位置は配線電極51,52の中央部とな
る。これに対し、従来のように配線電極の一方の端部か
らクロックパルスを供給する方式では、クロック供給端
から最も遠い位置は配線電極の他端部となる。つまり、
本実施例では配線電極51,52におけるクロック供給端か
ら最も遠い位置までの距離が従来方式の約1/2となる。
ロックパルスφH1，φH2が供給されるため、クロック供
給端から最も遠い位置は配線電極51,52の中央部とな
る。これに対し、従来のように配線電極の一方の端部か
らクロックパルスを供給する方式では、クロック供給端
から最も遠い位置は配線電極の他端部となる。つまり、
本実施例では配線電極51,52におけるクロック供給端か
ら最も遠い位置までの距離が従来方式の約1/2となる。
ここで、配線電極51,52の等価回路は第３図に示す如
く表わされることから、クロック供給端からの距離が長
くなる程クロックパルスの振幅が小さくなると共に、ク
ロック波形が乱れる。本実施例では、配線電極51,52に
おけるクロック供給端から最も遠い中央部までの距離を
従来方式の約1/2にできるので、クロック波形の劣化の
最も大きな中央部においてもクロックパルスは矩形を維
持し且つ十分な振幅を持つものとなる。従って、クロッ
ク波形の劣化を抑制することができ、高速駆動にあって
も良好な信号電荷転送を行うことが可能となる。
く表わされることから、クロック供給端からの距離が長
くなる程クロックパルスの振幅が小さくなると共に、ク
ロック波形が乱れる。本実施例では、配線電極51,52に
おけるクロック供給端から最も遠い中央部までの距離を
従来方式の約1/2にできるので、クロック波形の劣化の
最も大きな中央部においてもクロックパルスは矩形を維
持し且つ十分な振幅を持つものとなる。従って、クロッ
ク波形の劣化を抑制することができ、高速駆動にあって
も良好な信号電荷転送を行うことが可能となる。
なお、ドライバ31,32の出力インピーダンスはZ0で表
され、通常数Ω〜数10Ωと小さな値が使用される。それ
ぞれのドライバ31,32の負荷側の終端インピーダンスがZ
0であり、ドライバ側の出力インピーダンスZ0と整合が
取れるため、クロックの伝達特性が改善され、各ドライ
バの負荷容量が約1/2に減少する。このため、HCCD10の
駆動波形が両端でも中心でもクロック波形の劣化が少な
い。また、本発明者等はこの方式を前記第８図に示す装
置に適用したところ、水平解像度1000TV本を十分に得る
ことができた。
され、通常数Ω〜数10Ωと小さな値が使用される。それ
ぞれのドライバ31,32の負荷側の終端インピーダンスがZ
0であり、ドライバ側の出力インピーダンスZ0と整合が
取れるため、クロックの伝達特性が改善され、各ドライ
バの負荷容量が約1/2に減少する。このため、HCCD10の
駆動波形が両端でも中心でもクロック波形の劣化が少な
い。また、本発明者等はこの方式を前記第８図に示す装
置に適用したところ、水平解像度1000TV本を十分に得る
ことができた。
第４図は本発明の第１の参考例を説明するための回路
構成図である。なお、第１図と同一部分には同一符号を
付して、その詳しい説明は省略する。
構成図である。なお、第１図と同一部分には同一符号を
付して、その詳しい説明は省略する。
この参考例が先に説明した第１の実施例と異なる点
は、配線電極51,52の両端にクロックパルスφH1，φH2
を供給するためのドライバ31,32をそれぞれ独立に設け
る代わりに共用したことにある。即ち、ドライバ31から
出力されるクロックパルスφH1は配線電極51の両端にそ
れぞれ供給され、ドライバ32から出力されるクロックパ
ルスφH2は配線電極52の両端にそれぞれ供給されるもの
となっている。
は、配線電極51,52の両端にクロックパルスφH1，φH2
を供給するためのドライバ31,32をそれぞれ独立に設け
る代わりに共用したことにある。即ち、ドライバ31から
出力されるクロックパルスφH1は配線電極51の両端にそ
れぞれ供給され、ドライバ32から出力されるクロックパ
ルスφH2は配線電極52の両端にそれぞれ供給されるもの
となっている。
このような構成であっても、クロック波形の劣化を抑
制することができ、先の第１の実施例と同様の効果が得
られる。なお、ドライバ31,32の出力端から配線電極51,
52までの接続配線には転送電極等が接続されることはな
く容量成分を極めて小さくできるので、この接続配線に
おけるクロック波形の劣化は無視できるほど少ない。
制することができ、先の第１の実施例と同様の効果が得
られる。なお、ドライバ31,32の出力端から配線電極51,
52までの接続配線には転送電極等が接続されることはな
く容量成分を極めて小さくできるので、この接続配線に
おけるクロック波形の劣化は無視できるほど少ない。
第５図は本発明の第２の参考例を説明するための回路
構成図である。なお、第１図と同一部分には同一符号を
付して、その詳しい説明は省略する。
構成図である。なお、第１図と同一部分には同一符号を
付して、その詳しい説明は省略する。
この参考例が先に説明した第１の実施例と異なる点
は、配線電極51,52の両端にクロックパルスφH1，φH2
を供給する代わりに、配線電極51,52の中央部にクロッ
クパルスφH1，φH2を供給することにある。この場合、
配線電極の両端部でクロック波形の劣化は最も大きい
が、クロック供給端（中央部）から端部までの距離はや
はり従来の1/2にできる。従って、先の第１の実施例と
同様の効果が得られる。
は、配線電極51,52の両端にクロックパルスφH1，φH2
を供給する代わりに、配線電極51,52の中央部にクロッ
クパルスφH1，φH2を供給することにある。この場合、
配線電極の両端部でクロック波形の劣化は最も大きい
が、クロック供給端（中央部）から端部までの距離はや
はり従来の1/2にできる。従って、先の第１の実施例と
同様の効果が得られる。
第６図は本発明の第２の実施例（請求項３記載の発明
の実施例）を説明するための回路構成図である。なお、
第１図と同一部分には同一符号を付して、その詳しい説
明は省略する。
の実施例）を説明するための回路構成図である。なお、
第１図と同一部分には同一符号を付して、その詳しい説
明は省略する。
この実施例は、デバイスの発熱を抑えるために、配線
電極の幅を可変にしたことにある。即ち、配線電極51は
一端側の幅が広く他端側の幅が狭く形成されており、ク
ロックパルスφH1は電極幅の広い方の端部に供給されて
いる。配線電極52は配線電極51と逆に一端側の幅が狭く
他端側の幅が広く形成されており、クロックパルスφH2
は電極幅の広い方の端部に供給されている。
電極の幅を可変にしたことにある。即ち、配線電極51は
一端側の幅が広く他端側の幅が狭く形成されており、ク
ロックパルスφH1は電極幅の広い方の端部に供給されて
いる。配線電極52は配線電極51と逆に一端側の幅が狭く
他端側の幅が広く形成されており、クロックパルスφH2
は電極幅の広い方の端部に供給されている。
このような構成であれば、配線電極のうち大きな電流
が流れる部分の抵抗をより小さくすることができ、配線
電極における発熱を低減することができる。従って、HC
CD駆動によるデズイスの発熱を抑制することができる。
即ち、同じ発熱量であればHCCDをより大きな電力で駆動
することが可能となり、信号電荷の転送速度のより高速
化をはかることができる。
が流れる部分の抵抗をより小さくすることができ、配線
電極における発熱を低減することができる。従って、HC
CD駆動によるデズイスの発熱を抑制することができる。
即ち、同じ発熱量であればHCCDをより大きな電力で駆動
することが可能となり、信号電荷の転送速度のより高速
化をはかることができる。
第７図は本発明の第３の実施例（請求項５記載の発明
の実施例）を説明するための模式図である。この実施例
は、出力信号を他の駆動パルスの影響を受けないように
取り出すためのものである。
の実施例）を説明するための模式図である。この実施例
は、出力信号を他の駆動パルスの影響を受けないように
取り出すためのものである。
図中71がウェハから切取ったインターライン転送型CC
D撮像素子チップであり、72はそのパッケージである。
また、73は撮像素子チップ71とパッケージ72とを接続す
るためのボンディングワイヤーを示している。図では、
出力信号を取出す出力部のみを示した。
D撮像素子チップであり、72はそのパッケージである。
また、73は撮像素子チップ71とパッケージ72とを接続す
るためのボンディングワイヤーを示している。図では、
出力信号を取出す出力部のみを示した。
駆動パルスの影響を受けないように出力波形に影響す
る配線の回りをGND若しくはDC電極でガードした。この
ガードは、チップ71上とパッケージ72内の配線の双方で
行った。パッケージ71のOSの出力信号線をSS（GND）で
ガードした。チップ71内では、OSの一方にODのDC電極、
もう一方にSS（GND）電極を設けた。さらに、FD部から
第１段目のMOSゲート（M1）の信号線の回りも同様にSS
とODの配線でガードした。
る配線の回りをGND若しくはDC電極でガードした。この
ガードは、チップ71上とパッケージ72内の配線の双方で
行った。パッケージ71のOSの出力信号線をSS（GND）で
ガードした。チップ71内では、OSの一方にODのDC電極、
もう一方にSS（GND）電極を設けた。さらに、FD部から
第１段目のMOSゲート（M1）の信号線の回りも同様にSS
とODの配線でガードした。
また、信号の電位を決めるRD電極の配線もRDGの配線
で囲むことで外部パルスの影響を減少させた。さらに、
RSパルスがRDに飛び込まないようにRSの配線回りをGND
パターンで囲った。この囲む効果は、平面よりも上部ま
で囲った方が効果が大きい。例えば、配線を２層のAlで
構成し、１層目で配線とガード配線を設け、このガード
配線と２層目のAlとをコンタクトで連結することで、上
部までガードすることができ、出力信号がさらに外部の
影響を受けないで得ることができる。この方法を２線読
出し出力方式に採用することで、ハイビジョン用デバイ
スとして、水平解像度1000TV本を安定に得ることができ
た。
で囲むことで外部パルスの影響を減少させた。さらに、
RSパルスがRDに飛び込まないようにRSの配線回りをGND
パターンで囲った。この囲む効果は、平面よりも上部ま
で囲った方が効果が大きい。例えば、配線を２層のAlで
構成し、１層目で配線とガード配線を設け、このガード
配線と２層目のAlとをコンタクトで連結することで、上
部までガードすることができ、出力信号がさらに外部の
影響を受けないで得ることができる。この方法を２線読
出し出力方式に採用することで、ハイビジョン用デバイ
スとして、水平解像度1000TV本を安定に得ることができ
た。
なお、本発明は上述した各実施例に限定されるもので
はない。例えば、前記水平CCDレジスタは２線式に限る
ものではなく、１本でもよいのは勿論のことである。さ
らに、転送電極の駆動方式は２層駆動に限るものではな
く、３層駆動或いは４層駆動でもよい。また、受光素子
の配列はマトリックスに限るものではなく、１列に配置
されたものでもよい。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。
はない。例えば、前記水平CCDレジスタは２線式に限る
ものではなく、１本でもよいのは勿論のことである。さ
らに、転送電極の駆動方式は２層駆動に限るものではな
く、３層駆動或いは４層駆動でもよい。また、受光素子
の配列はマトリックスに限るものではなく、１列に配置
されたものでもよい。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、水平CCDレジス
タを高速で駆動しても、CCDレジスタにおける駆動波形
の劣化を抑えることができ、信号電荷の転送効率の向上
をはかることができる。従って、CCDレジスタをより高
い周波数で駆動することができ、ハイビジョン用撮像素
子として必要な水平解像度1000TV本程度を達成すること
も可能となる。
タを高速で駆動しても、CCDレジスタにおける駆動波形
の劣化を抑えることができ、信号電荷の転送効率の向上
をはかることができる。従って、CCDレジスタをより高
い周波数で駆動することができ、ハイビジョン用撮像素
子として必要な水平解像度1000TV本程度を達成すること
も可能となる。
第１図は本発明の第１の実施例に係わるCCD撮像装置に
おける水平CCDレジスタ及びその駆動回路の構成を示す
図、第２図は同実施例における配線電極と転送電極との
関係を示す平面図、第３図は配線電極の等価回路図、第
４図は本発明の第１の参考例を説明するための回路構成
図、第５図は本発明の第２の参考例を説明するための回
路構成図、第６図は本発明の第２の実施例を説明するた
めの回路構成図、第７図は本発明の第３の実施例を説明
するための模式図、第８図は従来のCCD撮像装置を示す
概略構成図である。 10……水平CCDレジスタ,11,12……転送電極、20……出
力アンプ、31,311,312,32,321,322……ドライバ、40…
…パルス発生回路、51,52……配線電極、71……撮像素
子チップ、72……パッケージ、73……ボンディングワイ
ヤー。
おける水平CCDレジスタ及びその駆動回路の構成を示す
図、第２図は同実施例における配線電極と転送電極との
関係を示す平面図、第３図は配線電極の等価回路図、第
４図は本発明の第１の参考例を説明するための回路構成
図、第５図は本発明の第２の参考例を説明するための回
路構成図、第６図は本発明の第２の実施例を説明するた
めの回路構成図、第７図は本発明の第３の実施例を説明
するための模式図、第８図は従来のCCD撮像装置を示す
概略構成図である。 10……水平CCDレジスタ,11,12……転送電極、20……出
力アンプ、31,311,312,32,321,322……ドライバ、40…
…パルス発生回路、51,52……配線電極、71……撮像素
子チップ、72……パッケージ、73……ボンディングワイ
ヤー。
フロントページの続き (56)参考文献 特開 昭60−137064（ＪＰ，Ａ) 特開 昭62−4359（ＪＰ，Ａ) 特開 昭61−87369（ＪＰ，Ａ) 特開 昭56−19667（ＪＰ，Ａ) 特開 昭61−183957（ＪＰ，Ａ) 実開 昭53−124648（ＪＰ，Ｕ)
Claims (5)
- 【請求項１】半導体基板上にマトリックス状に配列され
た複数の受光素子と、これらの受光素子配列に沿って配
列形成され、該受光素子に蓄積された信号電荷を読出し
て垂直方向に転送する複数列の垂直CCDレジスタと、こ
れらの垂直CCDレジスタと直交する方向に配置され、該
垂直CCDレジスタより転送される各行の信号電荷を水平
方向に転送する水平CCDレジスタとを備えた固体撮像装
置において、 前記水平CCDレジスタの同一クロックパルスを印加すべ
き転送電極同士を共通接続する配線電極に対し、該配線
電極の両端部に同一の出力インピーダンスを有する異な
るクロックドライバからの同位相のクロックパルスをそ
れぞれ供給してなることを特徴とする固体撮像装置。 - 【請求項２】半導体基板上に一方向に配列された複数の
受光素子と、これらの受光素子に沿って形成され、該受
光素子に蓄積された信号電荷を読出して転送するCCDレ
ジスタとを備えた固体撮像装置において、 前記CCDレジスタの同一クロックパルスを印加すべき転
送電極同士を共通接続する配線電極に対し、該配線電極
の両端部に同一の出力インピーダンスを有する異なるク
ロックドライバからの同位相のクロックパルスをそれぞ
れ供給してなることを特徴とする固体撮像装置。 - 【請求項３】半導体基板上にマトリックス状に配列され
た複数の受光素子と、これらの受光素子配列に沿って配
列形成され、該受光素子に蓄積された信号電荷を読出し
て垂直方向に転送する複数列の垂直CCDレジスタと、こ
れらの垂直CCDレジスタと直交する方向に配置され、該
垂直CCDレジスタより転送される各行の信号電荷を水平
方向に転送する水平CCDレジスタとを備えた固体撮像装
置において、 前記水平CCDレジスタの同一クロックパルスを印加すべ
き転送電極同士を共通接続する複数の配線電極は、その
端部の一方にクロックドライバからのクロックパルスを
供給されるものと他方にクロックドライバからのクロッ
クパルスを供給されるものとに分けられ、且つそれぞれ
の電極の幅はクロック供給側に近い方を遠い方よりも広
く形成されてなることを特徴とする固体撮像装置。 - 【請求項４】半導体基板上に一方向に配列された複数の
受光素子と、これらの受光素子に沿って形成され、該受
光素子に蓄積された信号電荷を読出して転送するCCDレ
ジスタとを備えた固体撮像装置において、 前記CCDレジスタの同一クロックパルスを印加すべき転
送電極同士を共通接続する配線電極は、その端部の一方
にクロックドライバからのクロックパルスを供給される
ものと他方にクロックドライバからのクロックパルスを
供給されるものとに分けられ、且つそれぞれの電極の幅
はクロック供給側に近い方を遠い方よりも広く形成され
てなることを特徴とする固体撮像装置。 - 【請求項５】半導体基板上に複数の受光素子，これらの
受光素子に蓄積された信号電荷を読出して転送するCCD
レジスタ，及び該レジスタから転送される信号電荷を検
出する信号検出部とを形成した固体撮像素子と、この固
体撮像素子を設置するパッケージとを備え、固体撮像素
子及びパッケージ間で信号線を接続する固体撮像装置に
おいて、前記固体撮像素子及びパッケージ内の出力信号
線の両側をアース電位若しくは直流電位の配線でガード
し、且つ前記信号検出部の信号電荷をリセットするリセ
ット電極配線の両側をアース電位若しくは電流電位の配
線でガードしてなることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153504A JP2714001B2 (ja) | 1988-06-23 | 1988-06-23 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153504A JP2714001B2 (ja) | 1988-06-23 | 1988-06-23 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025474A JPH025474A (ja) | 1990-01-10 |
| JP2714001B2 true JP2714001B2 (ja) | 1998-02-16 |
Family
ID=15564001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153504A Expired - Fee Related JP2714001B2 (ja) | 1988-06-23 | 1988-06-23 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714001B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158932A (ja) * | 2000-11-16 | 2002-05-31 | Sony Corp | 固体撮像装置及び固体撮像素子の駆動方法 |
| JP3641260B2 (ja) | 2002-09-26 | 2005-04-20 | 株式会社東芝 | 固体撮像装置 |
| JP4120453B2 (ja) | 2003-04-18 | 2008-07-16 | ソニー株式会社 | 固体撮像装置とその駆動制御方法 |
| JP2009296658A (ja) * | 2009-09-17 | 2009-12-17 | Sony Corp | 固体撮像装置及び固体撮像素子の駆動方法 |
| JP5874417B2 (ja) * | 2012-01-31 | 2016-03-02 | ブラザー工業株式会社 | イメージセンサ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619667A (en) * | 1979-07-27 | 1981-02-24 | Nec Corp | Charge coupled device |
| JPS60137064A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 電荷転送装置 |
| JPS6187369A (ja) * | 1984-10-05 | 1986-05-02 | Hitachi Ltd | 電荷結合装置の駆動回路 |
| JPS624359A (ja) * | 1985-07-01 | 1987-01-10 | Toshiba Corp | 固体撮像装置 |
-
1988
- 1988-06-23 JP JP63153504A patent/JP2714001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025474A (ja) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274476A (en) | CCD image sensor with photodiodes in a zig-zag pattern and particular transfer gate electrodes formed over channel stop regions and VCCD regions | |
| JP5870104B2 (ja) | 複数の接点パターンを有するｃｃｄセンサ | |
| JP2714001B2 (ja) | 固体撮像装置 | |
| JPH061829B2 (ja) | 二次元ｃｃｄイメージセンサ | |
| US6943389B2 (en) | Solid-state imaging device | |
| JP3262216B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3146526B2 (ja) | Ｃｃｄ撮像素子 | |
| US6207982B1 (en) | Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction | |
| JP3208791B2 (ja) | Ｃｃｄ撮像素子及びその駆動方法 | |
| JP2001119010A (ja) | マルチ出力固体撮像装置 | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH05145855A (ja) | 固体撮像装置 | |
| JP2001244448A (ja) | リニアイメージセンサおよびその使用方法 | |
| JP2799003B2 (ja) | 固体撮像素子の駆動方式 | |
| JP3002365B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JPS639153A (ja) | 電荷結合素子装置およびその駆動方法 | |
| JP2001177766A5 (ja) | ||
| US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
| JP6118094B2 (ja) | 画素周辺記録型撮像素子 | |
| JP3481845B2 (ja) | 固体撮像装置 | |
| KR100282235B1 (ko) | 고체 이미지 센서의 구동방법 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH07106545A (ja) | 固体撮像素子 | |
| JPH0520892A (ja) | Ｃｃｄ素子 | |
| JP2000138366A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |