JPS6187369A - 電荷結合装置の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は低電圧駆動に適した電荷結合装置の駆動回路に
関する。

〔発明の背景〕

従来の電荷結合装置は低電圧駆動が困難であった。以下
、そのことについて図面を用いて詳して説明する。

第２図（α）は従来における電荷結合素子の縦方向断面
と駆動回路とを示す模式図、第５図は電荷結合素子の駆
動パルス波形を示す波形図、第２図（ｂ）、　（ｃ）、
　（ｄ）、　（ｇ）はそれぞれ第５図に示す時刻ｔ、＋
　ｔ２　＋　’３　ｐ　ｔ４における電荷結合素子の内
部電位図である。尚、第２図（α）に示す従来例は、２
相構造、２相駆動の例である。

第２図（α）において、１はＰ型基板、２はＮｕ埋め込
みチャンネル、５は電荷逆流防止用電位障壁形成のため
のＰ型不純物理め込み層、４は出力浮遊拡散層、５は出
力リセット用ドレイン拡散層、６は入力拡散層、７は入
力サンプリングゲート、８は入力用基準ゲート、９α〜
１５αは　　　・それぞれ転送ゲート、９ｈ〜１５ｂは
それぞれ蓄積ゲート、１６は出力ゲート、１７はリセッ
トゲート、１８は入力信号源、１９は入力バイアス用定
電圧源、２０　、２１はそれぞれ定電圧源、２２はクロ
ック入力端子、２５はパルスタイミング発生回路、２４
〜２７はそれぞれゲート駆動素子、２８はサンプルホー
ルド回路、ＶＤＤは電源電圧、である。また、ゲート駆
動素子２４〜２７の各出カッくルス波形はそれぞれ第５
図に示す駆動ノくルス波形ｐ、　ｌ　ｐ２１　ｐＳ、１
島である。尚、第３図に示す各ノくルス波形のＬつレベ
ルは接地電位となっている。

では、第２図、第５図を用いて電荷結合装置の動作を説
明する。

第５図に示す様に、時刻１＝１．において、サンプリン
グパルスＰｓがＨｉｙｈのため、第２図（α）に示す入
力拡散層６と入力基準ゲート８下のチャンネルは導通し
、ゲート８下の電位の井戸は、第２図（ｂ）に示す様に
、入力拡散層６の電位ＶＩＮまで、電荷（この場合は電
子）で満たされる。

又、電荷転送部では、最も電位の高い蓄積ゲー）　ＩＱ
ｂ、　１２Ａ　、　１４．６下にそれぞれ電荷が転送蓄
積される。又、出力部では、出力浮遊拡散層４に供給さ
れた電荷が接合容量で電圧に変換される。

次に時刻１＝１２について説明する。時刻ｔ＝ｔ２では
、第５図（ロ）に示す様に、サンプリングパルスＰｓが
ＬＯＷとなるので、第２図（α）に示すサンプリングゲ
ート７下の電位が低くなって、入力拡散層６と基準ゲー
トＢ下のチャンネルは第２図（ｃ）に示す様に非導通と
なり、基準ゲート８下に電荷かたくわえられる。ここで
、電荷の存在しない時のゲート８下の電位をφｊ”ｔｆ
　ｒ空乏層容量をＣとすると、たくわえられた電荷Ｑは
Ｃ（φｒｇｆ　−ＶＩＮ　）と表わせ、入力拡散層６の
電位ＶＩＮに比例する。又、転送部では、第５図（ロ）
に示す様に駆動パルスＰ２がり。Ｗのため、電位の低い
状態に電荷は存在し、第２図（Ｃ）に示す如くになる。

次に時刻１＝１．の状態について説明する。時刻１＝１
．では、第５図（イ）に示す様に、駆動パルスＰ）がＨ
すｈになるため、ゲート９，１１．見、１５下の電位は
高くなり、ゲー）、　Ｂ　、　１０ｂ　、　１２．１！
ｌ　。

１４ｂ下に存在していた電荷は、第２図（ｄ）に示す様
にそれぞれゲー）９ｂ、　１１ｂ　、　１５ｂ　、　１
ｓｂ下へ転送される。又、出力部では、第５図（ハ）に
示す様にリセットパルスＰＲがＨｉ　、ｐｈのため、出
力浮遊拡散層４とドレイン拡散層５が導通し、出力浮遊
拡散層４の電位は、ドレイン拡散層５の電位、すなわち
電源電圧ＶＤＤにリセットされる。

次に時刻１＝１．について述べる。時刻１＝１４では、
駆動パルスＰ１が第５図（イ）Ｋ示す様にＬＯＷになる
ので、転送部では、ゲー）９，１１，１５゜下の電位が
低くなり、電荷は第２図（＃）に示す様に電位の低い状
態に存在することになる。又、出力部では、第５図（ハ
）に示す様に、リセットパルスＰＲもＬｏｗ　Ｋなりて
いるので、出力浮遊拡散層４はリセ・ソトドレイン拡散
層５と切り離されている。さらに、又、ゲート１５下の
電位も低くなるので、ゲート１５下に存在していた電荷
は、出力浮遊拡散層４に転送され、ここで、接合容量で
電圧として取り出される。以下、同様にして、第２図（
ｂ）　、　（Ｃ）　、　（ｄ）　、　（ｇ）に示した動
作がくり返される。

さて、次に、電源電圧ＶＤＤの下限について考えてみる
。

今、駆動パルスＰ１がＬｏｗレベル（即ち、接地電位）
の時の蓄積ゲー）　１５．６下の電位をｌ１ｌｓｏ　。

出力電圧のダイナミックレンジを−ＤＲｌ　’ＦＬ荷を
転送するための最低電位勾配な−Ｅとすると（第２図Ｃ
ｈ）参照）、電源電圧ＶＤＤは下式を満足する必要があ
る。

ＶＤＤ≧φｓｏ＋φＥ　＋　１６ＤＲ・・・・・・・・
・・・・（１）したがって、一定の出力電圧のダイナミ
ックレンジ−〇Ｒと、周波数特性とを確保して、かつ電
源電圧ＶＤＤを下げるためには、式（１）におけるφＳ
Ｏを小さくする必要がある。しかし、φＳＯが小さくな
ると転送効率が劣化するという問題がある。

すなわち、駆動パルスＰ１．　Ｐ２が共にＬｏｗレベル
の時（第２図（Ｃ）参照）における電荷の存在する井戸
の電位φＱが、ある値より小さくなると、転送効率が劣
化するからである。原因としては、トラップによる電荷
の捕獲が考えられる。一つの蓄積ゲート下の井戸におけ
るトラップの影響は小さいが、転送段数が多くなると、
周波数特性の劣化や波形歪となって現われる。実験によ
ると、１６Ｑの下限は４Ｖ程度であるため、転送電荷に
よる電圧ドロヴブ分を考慮するとφＳＯは６Ｖ程度とな
る。又、−Ｅは実験によると１Ｖ程度なので、出力ダイ
ナミックレンジφＤＲを２Ｖとるためには電源電圧ＶＤ
Ｄの下限は９ｖとなり、これ以下にするのは困難である
。

この様Ｋ、従来においては、電荷結合装置の低電圧駆動
が困難であるという欠点があった。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点を除去し、電
荷結合装置の低電圧駆動が可能となる電荷結合装置の駆
動回路を提供することにある。

〔発明の概要〕

本発明では、転送部を駆動する駆動パルスのＬｏｗレベ
ルを高くし、１６ｓｏの小さい電荷結合素子でもトラッ
プの影響を受けないようにし、又、出力ゲー）Ｋ隣接す
るゲートに印加される駆動パルスのＬｏｗレベルは従来
通り接地電位とすることにより、φＳＯの小さい電荷結
合素子を用いて、電源電圧の低電圧化をはかる様にした
。尚、転送部を駆動する駆動パルスのＬｏｗレベルを高
くする１手段として、ゲート駆動素子をダイオードを介
して接地する様にした。

〔発明の実施例〕

第１図（α）は本発明の一実施例を示す模式図である。

第１図（α）において第２図（α）と同一符号のものは
同一機能を有するものとする。本実施例における第２図
（α）との相違点は、転送部のゲート駆動素子２４と２
５の低電圧側端子をダイオード５１゜５２を介して接地
し、出力ゲート１６に隣接するゲート１５α、１５ｂを
駆動する駆動素子５０を独立させている点である。尚、
抵抗５５は、ダイオード５１．５２Ｋｉ干１７）Ｉｌｌ
−ＭＬ、常時２　Ｖｎｇ　（ＶＢＥ：ダイオードの順方
向電圧）の電圧を発生させ駆動素子２４　、２５の仮想
接地電位の安定化をはかるものである。コンデンサ５４
は平滑用コンデンサである。又、第４図は本発明におけ
る電荷結合素子の駆動パルス波形を示す波形図であり、
パルス波形ｐ、　ｌ　ｐ２１　ｐｓ　ｌ　ＰＲｌ　ｐｕ
ｓはそれぞれ第１図（α）に示す駆動素子２４〜２７、
および５０の出力パルス波形である。

さらに、又、第１図（ｈｌ〜（１１はそれぞれ第４図に
示す時刻ｔ１〜ｔ４における電荷結合素子の内部電位図
である。

尚、本実施例における動作原理は従来と同様なので説明
は省略する。

本実施例では、転送部のゲート駆動素子２４゜２５０低
電圧側端子をダイオード５１　、５２を介して接地する
ことにより、第４図（イ）、（ロ）に示す様に、ゲート
駆動素子２４　、２５の各出力パルスＰ、　、　Ｐ２の
Ｌｏｗレベルを接地電位より２　ＶＢＥ高くするととも
に、出力ゲート１６に隣接するゲート１５α、１５ｈを
駆動する駆動素子５０を独立させることにより、第４図
（イ）に示す様にゲート１５α、　１５ｂに印加される
駆動パルス（駆動素子５０の出力パルス）Ｐ、５のＬｏ
ｗレベルを従来例と同様接地電位となるようにしている
。

以上の様にすることにより、第１図（ｂ）　、　（Ｃ１
に示す様に、従来よりもφＳＯの値が小さくなるよう構
成した電荷結合素子を用いても、従来と同等のφＱを得
ることができ、トラップの影響を受けないようにするこ
とができる。

又、この様にφＳＯが小さくなったことにより、電源電
圧ＶＤＤが同じであるなら、本実施例の方が従来圧比べ
出力におけるダイナミックレンジφＤＲを大きくとるこ
とができる。このことは同等のダイナミックレンジφＤ
Ｒであるなら、電源電圧ＶＤＤをその分下げられること
を意味する。

実際の値としては、駆動パルスＰＬ、Ｐ２のＬｏｗレベ
ル持ち上げ電圧の８割程度が得られる。第１図（α）に
示すダイオード２個分の場合には１■程度の余裕が得ら
れる。

ここで、本実施例において、転送ノ（ルス（駆動パルス
ｐ４．　ｐ２の振幅値の減小による転送効率の劣化と、
ゲー）　１５（Ｚ　、　１５Ａ下に電荷が存在する場合
のトラップの影響について考えておく必要がある。

転送パルスのレベルに関しては、クロック周波数１ｏへ
４Ｈｚ、すなわち通過帯域４■ｈ程度のｊｉｌ、パルス
レベルｓ　Ｖｐｐで実績がある。又、ゲート１５α、１
５ｈ下のトラップの影響に関しては、井戸−ケ所分なの
で影響を受けても特性の劣化はほとんどない。

では、次に、本実施例においズ、どの程度まで電源電圧
ＶＤＤを下げることができるかを検討してみる。

今、転送パルスレベルの最小値を５■ＰＰ、ゲート電圧
（ゲートに印加される電圧）の変化に対する内部電位の
変化の割合を０．８．）ラップの影響を受ける電位なＰ
ＴＲＰ　を転送部における転送可１荷の電圧変化分をΔ
φＱ、とすると、転送部でトラップの影響を受けない条
件は φＴＲＰ　＜φＳｏ　＋　（ＶＤＤ　−５）−０，８−
ΔφＱ　・（２）である。又、出力部におけるダイナミ
ックレンジの関係は前述した（１）式で示される。

ココテ、１６ＴＲＰ　＝４　Ｖ　ｌ　Δｌ’Ｑ　＝２　
Ｖ　ｙ　　−Ｚ　”　１■、φＤＲ：　２　Ｖとすると
、従来例では、前述した如く、電源電圧ＶＤＤは９■で
あるのに対し、本発明では（１）　、　（２）式より７
．２Ｖとなり、約２■の低電圧化が可能となる。また、
転送パルスレベルを５　ｖｐｐよりさらに下げることに
より、さらに消費電力の低減が可能になる。

尚、本実施例では、ダイオードでゲタ電圧をはがせたが
、インピーダンスが低ければどのようなものでもよい。

また、ダイオードの場合その個数も、特性との関係で任
意であるのは言うまでもない。

次に、第５図は第１図（α）に示す実施例を集積化した
場合の具体例を示す構成図である。

第５図において、第１図（α）と同一機能を有するもの
は同一符号を付しである。その他、５４゜５５はそれぞ
れ集積回路（ＩＣ）の外部端子、５６は電荷結合素子（
ＣＣＤ）、である。尚、説明の都合上、不要な部分につ
いては省略しである。

第５図に示す様に、外部端子５４は、仮想接地電位の端
子でダイオード５１　、５０を介して接地されている。

又、外部端子５５は、集積回路全体の接地端子である。

尚、第１図（α）に示す抵抗５５は集積回路内素子で簡
単に構成できる。またＩＣの外部端子５４　、５５はプ
リント基板のライン抵抗の低減のため、隣接ピンとする
のが望ましい。

また、第５図に示すダイオード５０　、５１はＩＣ内に
集積することも可能である。その例を第６図に示す。

第６図は第５図のダイオードを集積した場合の具体例を
示す構成図である。

第６図において、５７はＮ−ＶｂＬＬ層でＰＭＯ８ＦＥ
Ｔを製造する際のＮ−Ｗａｔ層と同一のものである。５
８はＰｆｉ拡散層でＰＭ０８Ｆ’ＥＴのドレインおよび
ソース領域を形成する工程と同一の工程できる。すなわ
ち、５７と５８とでダイオードを構成できる。第６図の
例では、Ｎ　−Ｗｇｔｔ層とＰ散拡散層とで構成したが
、プロセス工程の変更で他のダイオードで構成してもよ
い。

〔発明の効果〕

本発明によれば、ｌｌ’ｓｏの小さい電荷結合素子でも
トラップの影響を受けないようにすることができるので
、電源電圧を約２■低下させることができ、電荷結合装
置の低電圧駆動が可能となるという効果がある。

【図面の簡単な説明】

第１図（α）は本発明の一実施例を示す模式図、同図（
５）乃至（ｔ）はそれぞれ同図（α）の電荷結合素子の
所定時刻における内部電位図、第２図（α）は従来にお
ける電荷結合素子の縦方向断面と駆動回路とを示す模式
図、同図（ｈ）乃至（ｇ）はそれぞれ同（α）の電荷結
合素子の所定時刻における内部ＴＬ位図、第３図は第２
図（ｄ）の電荷結合素子の駆動パルス波形を示す波形図
、第４図は第１図（ｃＬ）の電荷結合素子の駆動パルス
波形を示す波形図、第５図は第１図（α）の実施例を集
積化した場合の具体例を示す構成図、第６図は第５図の
ダイオードを集積化した場合の具体例を示す構成図、で
ある。 ２４〜２７　、５０・・・ゲート駆動素子、５１．５２
・・・ダイオード、見・・・抵抗、５４・・・コンデン
サ。 梢　１　乙 第　２　口 ６　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　ゝ１吊　３　口 第４図 １＋　　　亡２　τ３　　　τ４ 第　′５　口 第　６　図

Claims (1)

【特許請求の範囲】
1. １）電荷結合装置の電荷を転送、蓄積するためのゲート
   に接続されて、該ゲートに駆動パルスを供給する駆動素
   子を含み、該素子の低電圧側端子の電位が、前記電荷結
   合装置の接地電位より高いことを特徴とする電荷結合装
   置の駆動回路。