JP3481845B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3481845B2 JP3481845B2 JP00093598A JP93598A JP3481845B2 JP 3481845 B2 JP3481845 B2 JP 3481845B2 JP 00093598 A JP00093598 A JP 00093598A JP 93598 A JP93598 A JP 93598A JP 3481845 B2 JP3481845 B2 JP 3481845B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrodes
- ccd register
- ccd
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置に係
り、特に、ＣＣＤリニアイメージセンサにおけるＣＣＤ
レジスタの電極配置に関する。
り、特に、ＣＣＤリニアイメージセンサにおけるＣＣＤ
レジスタの電極配置に関する。
【０００２】
【従来の技術】近年、カラースキャナやカラー複写機等
の画像読み取り装置のイメージセンサとして、３本の画
素列が並列に配設された一次元ＣＣＤイメージセンサが
広く用いられている。
の画像読み取り装置のイメージセンサとして、３本の画
素列が並列に配設された一次元ＣＣＤイメージセンサが
広く用いられている。
【０００３】図６は、従来のＣＣＤイメージセンサの概
略平面構成図である。図６のＣＣＤイメージセンサは、
３本の画素列を有するものであり、画素列とシフト電極
とＣＣＤレジスタとが平行に３組配設されて構成されて
いる。即ち、一方側から順に、画素列１、シフト電極
４、ＣＣＤレジスタ５、画素列２、シフト電極６、ＣＣ
Ｄレジスタ７、画素列３、シフト電極８、ＣＣＤレジス
タ８がそれぞれ平行に配設されている。また、各ＣＣＤ
レジスタ５，７，９の出力側には出力回路１０，１１，
１２がそれぞれ備えられている。３本の画素列１，２，
３上には、例えば、赤、緑、青の３色の色フィルタをそ
れぞれ載置する。
略平面構成図である。図６のＣＣＤイメージセンサは、
３本の画素列を有するものであり、画素列とシフト電極
とＣＣＤレジスタとが平行に３組配設されて構成されて
いる。即ち、一方側から順に、画素列１、シフト電極
４、ＣＣＤレジスタ５、画素列２、シフト電極６、ＣＣ
Ｄレジスタ７、画素列３、シフト電極８、ＣＣＤレジス
タ８がそれぞれ平行に配設されている。また、各ＣＣＤ
レジスタ５，７，９の出力側には出力回路１０，１１，
１２がそれぞれ備えられている。３本の画素列１，２，
３上には、例えば、赤、緑、青の３色の色フィルタをそ
れぞれ載置する。
【０００４】各画素列１，２，３で発生した信号電荷
は、シフト電極４，６，８を介して各ＣＣＤレジスタ
５，７，９に移送され、各ＣＣＤレジスタ５，７，９に
よりそれぞれ順次転送されて各出力回路１０，１１，１
２に出力される。
は、シフト電極４，６，８を介して各ＣＣＤレジスタ
５，７，９に移送され、各ＣＣＤレジスタ５，７，９に
よりそれぞれ順次転送されて各出力回路１０，１１，１
２に出力される。
【０００５】図７は、図６に示した従来のＣＣＤイメー
ジセンサにおける１組の画素列及びシフト電極、ＣＣＤ
レジスタを含む部分の拡大平面図であり、図６の最上部
の画素列１、シフト電極４、ＣＣＤレジスタ５の部分を
示している。
ジセンサにおける１組の画素列及びシフト電極、ＣＣＤ
レジスタを含む部分の拡大平面図であり、図６の最上部
の画素列１、シフト電極４、ＣＣＤレジスタ５の部分を
示している。
【０００６】画素列１の感光画素１−１，２，．．．
は、例えばＰ型基板領域内のＰＮ接合フォトダイオード
からなり、シフト電極４の電極４−１，２，．．．及び
ＣＣＤレジスタ５のＣＣＤレジスタ電極５−１，
２，．．．は、半導体基板上に絶縁膜を介して形成され
たポリシリコン電極で構成され、それらの各電極は相互
に絶縁されている。
は、例えばＰ型基板領域内のＰＮ接合フォトダイオード
からなり、シフト電極４の電極４−１，２，．．．及び
ＣＣＤレジスタ５のＣＣＤレジスタ電極５−１，
２，．．．は、半導体基板上に絶縁膜を介して形成され
たポリシリコン電極で構成され、それらの各電極は相互
に絶縁されている。
【０００７】ＣＣＤレジスタ５は２層電極２相パルス駆
動方式で、電極は２つずつ、例えば電極５−１と５−
２、電極５−３と５−４がそれぞれペアとなり、電極５
−１が蓄積部、電極５−２が電極５−１より電極下電位
の低いバリア部となり、電極５−１，２のペアと電極５
−３，４のペアには、逆相のパルス信号が印加される。
電極５−１，２，．．．及び電極４−１，２，．．．に
印加されるパルス信号は、例えば、点線で示したアルミ
ニウム配線１３，１４，１５と各電極とをコンタクト部
１７で接続して供給される。
動方式で、電極は２つずつ、例えば電極５−１と５−
２、電極５−３と５−４がそれぞれペアとなり、電極５
−１が蓄積部、電極５−２が電極５−１より電極下電位
の低いバリア部となり、電極５−１，２のペアと電極５
−３，４のペアには、逆相のパルス信号が印加される。
電極５−１，２，．．．及び電極４−１，２，．．．に
印加されるパルス信号は、例えば、点線で示したアルミ
ニウム配線１３，１４，１５と各電極とをコンタクト部
１７で接続して供給される。
【０００８】画素１−１，．．．で発生した電荷は画素
内に蓄積され、蓄積時間が終了するとパルス信号を印加
してシフト電極４−１，．．．を開くことにより、ＣＣ
Ｄレジスタ電極５−１，．．．に移送される。電荷は、
例えば、Ｐ型基板内に形成されたＮ型領域である埋め込
みチャネル領域１６を出力側に向かって矢印方向に転送
される。
内に蓄積され、蓄積時間が終了するとパルス信号を印加
してシフト電極４−１，．．．を開くことにより、ＣＣ
Ｄレジスタ電極５−１，．．．に移送される。電荷は、
例えば、Ｐ型基板内に形成されたＮ型領域である埋め込
みチャネル領域１６を出力側に向かって矢印方向に転送
される。
【０００９】
【発明が解決しようとする課題】ところで、上述のよう
な３ライン構成等の複数ライン構成のＣＣＤイメージセ
ンサにおいては、画素列１，２，３間の間隔をできるだ
け狭小化することが望ましい。各画素列は、走査対象物
の異なる部分をそれぞれ読み取るので、走査を行い３ラ
インの信号が揃うまで信号電荷を蓄積するメモリが必要
となるが、画素列間隔が広いとそのメモリ量が増加し、
システムコストが増加することになるからである。
な３ライン構成等の複数ライン構成のＣＣＤイメージセ
ンサにおいては、画素列１，２，３間の間隔をできるだ
け狭小化することが望ましい。各画素列は、走査対象物
の異なる部分をそれぞれ読み取るので、走査を行い３ラ
インの信号が揃うまで信号電荷を蓄積するメモリが必要
となるが、画素列間隔が広いとそのメモリ量が増加し、
システムコストが増加することになるからである。
【００１０】しかしながら、図６及び図７に示した従来
のＣＣＤイメージセンサの構成では、画素列間にシフト
電極、ＣＣＤレジスタだけでなく、電極にパルス信号を
供給する配線１３，１４，１５及びコンタクト部１７も
必要となり、特にコンタクト部１７を形成する領域を確
保しなければならないために、画素列間隔を狭小化する
ことが困難であるという問題があった。
のＣＣＤイメージセンサの構成では、画素列間にシフト
電極、ＣＣＤレジスタだけでなく、電極にパルス信号を
供給する配線１３，１４，１５及びコンタクト部１７も
必要となり、特にコンタクト部１７を形成する領域を確
保しなければならないために、画素列間隔を狭小化する
ことが困難であるという問題があった。
【００１１】また、画素列間のコンタクト領域を縮小し
て画素列間隔を狭小化する構成として、画素列間配線と
ポリ電極間コンタクトとを用いる構成が提案されている
が（特開平６−２３６９８２号公報）、この構成でもポ
リ電極間コンタクトが必要であり、また、電極レイアウ
トも複雑になる。
て画素列間隔を狭小化する構成として、画素列間配線と
ポリ電極間コンタクトとを用いる構成が提案されている
が（特開平６−２３６９８２号公報）、この構成でもポ
リ電極間コンタクトが必要であり、また、電極レイアウ
トも複雑になる。
【００１２】本発明は上記問題点に鑑みてなされたもの
で、その目的は、複数ライン構成のＣＣＤイメージセン
サにおける画素列間隔を狭小化することが可能な構成の
固体撮像装置を提供することである。
で、その目的は、複数ライン構成のＣＣＤイメージセン
サにおける画素列間隔を狭小化することが可能な構成の
固体撮像装置を提供することである。
【００１３】
【００１４】
【００１５】
【課題を解決するための手段】本発明に係る固体撮像装
置によれば、入射光に応じて信号電荷を発生する複数の
感光画素がそれぞれ一次元状に配設されて構成された複
数の画素列と、複数の第１のＣＣＤレジスタ電極が上記
複数の画素列外の一方側に一次元状に配設されて構成さ
れ、かつ、上記複数の第１のＣＣＤレジスタ電極のそれ
ぞれには所定の駆動用パルス信号供給源との相互接続の
ためのコンタクト部が上記複数の画素列外の上記一方側
にのみ形成され、上記コンタクト部を介して上記複数の
画素列外から駆動用パルス信号が供給されることにより
上記複数の画素列のうち上記一方側最端列の第１の画素
列において発生した全信号電荷の転送を行う第１のＣＣ
Ｄレジスタと、複数の第２のＣＣＤレジスタ電極が上記
複数の画素列外の他方側に一次元状に配設されて構成さ
れ、かつ、上記複数の第２のＣＣＤレジスタ電極のそれ
ぞれには上記所定の駆動用パルス信号供給源との相互接
続のためのコンタクト部が上記複数の画素列外の上記他
方側にのみ形成され、上記コンタクト部を介して上記複
数の画素列外から駆動用パルス信号が供給されることに
より上記複数の画素列のうち上記他方側最端列の第２の
画素列において発生した全信号電荷の転送を行う第２の
ＣＣＤレジスタと、複数の第３のＣＣＤレジスタ電極が
上記複数の画素列のうち所定の２列の画素列間に一次元
状に配設されて構成され、かつ、上記複数の第３のＣＣ
Ｄレジスタ電極のそれぞれには上記複数の第１及び第２
のＣＣＤレジスタ電極のうち相互に同相の駆動用パルス
信号が印加されるべきＣＣＤレジスタ電極のいずれかが
上記画素列の上記感光画素間を経由して接続され、駆動
用パルス信号が供給されることにより上記所定の２列の
画素列のいずれか１列において発生した全信号電荷の転
送を行う第３のＣＣＤレジスタと、を備えたことを特徴
とし、この構成により、画素列間のＣＣＤレジスタ電極
に印加する駆動パルス信号を供給するための配線及びコ
ンタクト部が画素列間から排除され、容易に画素列間隔
を狭小化することが可能となる。
置によれば、入射光に応じて信号電荷を発生する複数の
感光画素がそれぞれ一次元状に配設されて構成された複
数の画素列と、複数の第１のＣＣＤレジスタ電極が上記
複数の画素列外の一方側に一次元状に配設されて構成さ
れ、かつ、上記複数の第１のＣＣＤレジスタ電極のそれ
ぞれには所定の駆動用パルス信号供給源との相互接続の
ためのコンタクト部が上記複数の画素列外の上記一方側
にのみ形成され、上記コンタクト部を介して上記複数の
画素列外から駆動用パルス信号が供給されることにより
上記複数の画素列のうち上記一方側最端列の第１の画素
列において発生した全信号電荷の転送を行う第１のＣＣ
Ｄレジスタと、複数の第２のＣＣＤレジスタ電極が上記
複数の画素列外の他方側に一次元状に配設されて構成さ
れ、かつ、上記複数の第２のＣＣＤレジスタ電極のそれ
ぞれには上記所定の駆動用パルス信号供給源との相互接
続のためのコンタクト部が上記複数の画素列外の上記他
方側にのみ形成され、上記コンタクト部を介して上記複
数の画素列外から駆動用パルス信号が供給されることに
より上記複数の画素列のうち上記他方側最端列の第２の
画素列において発生した全信号電荷の転送を行う第２の
ＣＣＤレジスタと、複数の第３のＣＣＤレジスタ電極が
上記複数の画素列のうち所定の２列の画素列間に一次元
状に配設されて構成され、かつ、上記複数の第３のＣＣ
Ｄレジスタ電極のそれぞれには上記複数の第１及び第２
のＣＣＤレジスタ電極のうち相互に同相の駆動用パルス
信号が印加されるべきＣＣＤレジスタ電極のいずれかが
上記画素列の上記感光画素間を経由して接続され、駆動
用パルス信号が供給されることにより上記所定の２列の
画素列のいずれか１列において発生した全信号電荷の転
送を行う第３のＣＣＤレジスタと、を備えたことを特徴
とし、この構成により、画素列間のＣＣＤレジスタ電極
に印加する駆動パルス信号を供給するための配線及びコ
ンタクト部が画素列間から排除され、容易に画素列間隔
を狭小化することが可能となる。
【００１６】 本発明に係る固体撮像装置における３ラ
イン構成のＣＣＤイメージセンサは、入射光に応じて信
号電荷を発生する複数の感光画素がそれぞれ一次元状に
配設されて構成された第１及び第２，第３の画素列と、
複数の第１のＣＣＤレジスタ電極が上記第１及び第２，
第３の画素列外の一方側に一次元状に配設されて構成さ
れ、かつ、上記複数の第１のＣＣＤレジスタ電極のそれ
ぞれには所定の駆動用パルス信号供給源との相互接続の
ためのコンタクト部が上記第１及び第２，第３の画素列
外の上記一方側にのみ形成され、上記コンタクト部を介
して上記第１及び第２，第３の画素列外から駆動用パル
ス信号が供給されることにより上記一方側最端列の上記
第１の画素列において発生した全信号電荷の転送を行う
第１のＣＣＤレジスタと、複数の第２のＣＣＤレジスタ
電極が上記第１及び第２，第３の画素列外の他方側に一
次元状に配設されて構成され、かつ、上記複数の第２の
ＣＣＤレジスタ電極のそれぞれには上記所定の駆動用パ
ルス信号供給源との相互接続のためのコンタクト部が上
記第１及び第２，第３の画素列外の上記他方側にのみ形
成され、上記コンタクト部を介して上記第１及び第２，
第３の画素列外から駆動用パルス信号が供給されること
により上記他方側最端列の上記第２の画素列において発
生した全信号電荷の転送を行う第２のＣＣＤレジスタ
と、複数の第３のＣＣＤレジスタ電極が上記第１及び第
２，第３の画素列のうち所定の２列の画素列間に一次元
状に配設されて構成され、かつ、上記複数の第３のＣＣ
Ｄレジスタ電極のそれぞれには上記複数の第１及び第２
のＣＣＤレジスタ電極のうち相互に同相の駆動用パルス
信号が印加されるべきＣＣＤレジスタ電極のいずれかが
上記画素列の上記感光画素間を経由して接続され、駆動
用パルス信号が供給されることにより上記第３の画素列
において発生した全信号電荷の転送を行う第３のＣＣＤ
レジスタと、 を備えたことを特徴とする。
イン構成のＣＣＤイメージセンサは、入射光に応じて信
号電荷を発生する複数の感光画素がそれぞれ一次元状に
配設されて構成された第１及び第２，第３の画素列と、
複数の第１のＣＣＤレジスタ電極が上記第１及び第２，
第３の画素列外の一方側に一次元状に配設されて構成さ
れ、かつ、上記複数の第１のＣＣＤレジスタ電極のそれ
ぞれには所定の駆動用パルス信号供給源との相互接続の
ためのコンタクト部が上記第１及び第２，第３の画素列
外の上記一方側にのみ形成され、上記コンタクト部を介
して上記第１及び第２，第３の画素列外から駆動用パル
ス信号が供給されることにより上記一方側最端列の上記
第１の画素列において発生した全信号電荷の転送を行う
第１のＣＣＤレジスタと、複数の第２のＣＣＤレジスタ
電極が上記第１及び第２，第３の画素列外の他方側に一
次元状に配設されて構成され、かつ、上記複数の第２の
ＣＣＤレジスタ電極のそれぞれには上記所定の駆動用パ
ルス信号供給源との相互接続のためのコンタクト部が上
記第１及び第２，第３の画素列外の上記他方側にのみ形
成され、上記コンタクト部を介して上記第１及び第２，
第３の画素列外から駆動用パルス信号が供給されること
により上記他方側最端列の上記第２の画素列において発
生した全信号電荷の転送を行う第２のＣＣＤレジスタ
と、複数の第３のＣＣＤレジスタ電極が上記第１及び第
２，第３の画素列のうち所定の２列の画素列間に一次元
状に配設されて構成され、かつ、上記複数の第３のＣＣ
Ｄレジスタ電極のそれぞれには上記複数の第１及び第２
のＣＣＤレジスタ電極のうち相互に同相の駆動用パルス
信号が印加されるべきＣＣＤレジスタ電極のいずれかが
上記画素列の上記感光画素間を経由して接続され、駆動
用パルス信号が供給されることにより上記第３の画素列
において発生した全信号電荷の転送を行う第３のＣＣＤ
レジスタと、 を備えたことを特徴とする。
【００１７】 本発明に係る固体撮像装置における４ラ
イン構成のＣＣＤイメージセンサは、入射光に応じて信
号電荷を発生する複数の感光画素がそれぞれ一次元状に
配設されて構成された第１及び第２，第３，第４の画素
列と、複数の第１のＣＣＤレジスタ電極が上記第１及び
第２，第３，第４の画素列外の一方側に一次元状に配設
されて構成され、かつ、上記複数の第１のＣＣＤレジス
タ電極のそれぞれには所定の駆動用パルス信号供給源と
の相互接続のためのコンタクト部が上記第１及び第２，
第３，第４の画素列外の上記一方側にのみ形成され、上
記コンタクト部を介して上記第１及び第２，第３，第４
の画素列外から駆動用パルス信号が供給されることによ
り上記一方側最端列の上記第１の画素列において発生し
た全信号電荷の転送を行う第１のＣＣＤレジスタと、複
数の第２のＣＣＤレジスタ電極が上記第１及び第２，第
３，第４の画素列外の他方側に一次元状に配設されて構
成され、かつ、上記複数の第２のＣＣＤレジスタ電極の
それぞれには上記所定の駆動用パルス信号供給源との相
互接続のためのコンタクト部が上記第１及び第２，第
３，第４の画素列外の上記他方側にのみ形成され、上記
コンタクト部を介して上記第１及び第２，第３，第４の
画素列外から駆動用パルス信号が供給されることにより
上記他方側最端列の上記第４の画素列において発生した
全信号電荷の転送を行う第２のＣＣＤレジスタと、複数
の第３のＣＣＤレジスタ電極が上記第１及び第２の画素
列間に一次元状に配設されて構成され、かつ、上記複数
第３のＣＣＤレジスタ電極のそれぞれには上記画素列の
上記感光画素間を経由して上記第１及び第２の画素列間
外の上記一方側並びに上記第２及び第３の画素列間まで
形成された電極配線が接続され、上記第１及び第２の画
素列間外の上記一方側まで形成された上記電極配線のそ
れぞれには上記複数の第１のＣＣＤレジスタ電極のうち
相互に同相の駆動用パルス信号が印加されるべきＣＣＤ
レジスタ電極のいずれかが上記画素列の上記感光画素間
を経由して接続され、上記第２及び第３の画素列間まで
形成された上記電極配線のそれぞれには所定の駆動用パ
ルス信号供給源が接続され、駆動用パルス信号が供給さ
れることにより上記第２の画素列において発生した全信
号電荷の転送を行う第３のＣＣＤレジスタと、複数の第
４のＣＣＤレジスタ電極が上記第３及び第４の画素列間
に一次元状に配設されて構成され、かつ、上記複数第４
のＣＣＤレジスタ電極のそれぞれには上記画素列の上記
感光画素間を経由して上記第３及び第４の画素列間外の
上記他方側並びに上記第２及び第３の画素列間まで形成
された電極配線が接続され、上記第３及び第４の画素列
間外の上記他方側まで形成された上記電極配線のそれぞ
れには上記複数の第４のＣＣＤレジスタ電極のうち相互
に同相の駆動用パルス信号が印加されるべきＣＣＤレジ
スタ電極のいずれかが上記画素列の上記感光画素間を経
由して接続され、上記第２及び第３の画素列間まで形成
された上記電極配線のそれぞれには所定の駆動用パルス
信号供給源が接続され、駆動用パルス信号が供給される
ことにより上記第３の画素列において発生した全信号電
荷の転送を行う第４のＣＣＤレジスタと、 を備えたことを特徴とする。
イン構成のＣＣＤイメージセンサは、入射光に応じて信
号電荷を発生する複数の感光画素がそれぞれ一次元状に
配設されて構成された第１及び第２，第３，第４の画素
列と、複数の第１のＣＣＤレジスタ電極が上記第１及び
第２，第３，第４の画素列外の一方側に一次元状に配設
されて構成され、かつ、上記複数の第１のＣＣＤレジス
タ電極のそれぞれには所定の駆動用パルス信号供給源と
の相互接続のためのコンタクト部が上記第１及び第２，
第３，第４の画素列外の上記一方側にのみ形成され、上
記コンタクト部を介して上記第１及び第２，第３，第４
の画素列外から駆動用パルス信号が供給されることによ
り上記一方側最端列の上記第１の画素列において発生し
た全信号電荷の転送を行う第１のＣＣＤレジスタと、複
数の第２のＣＣＤレジスタ電極が上記第１及び第２，第
３，第４の画素列外の他方側に一次元状に配設されて構
成され、かつ、上記複数の第２のＣＣＤレジスタ電極の
それぞれには上記所定の駆動用パルス信号供給源との相
互接続のためのコンタクト部が上記第１及び第２，第
３，第４の画素列外の上記他方側にのみ形成され、上記
コンタクト部を介して上記第１及び第２，第３，第４の
画素列外から駆動用パルス信号が供給されることにより
上記他方側最端列の上記第４の画素列において発生した
全信号電荷の転送を行う第２のＣＣＤレジスタと、複数
の第３のＣＣＤレジスタ電極が上記第１及び第２の画素
列間に一次元状に配設されて構成され、かつ、上記複数
第３のＣＣＤレジスタ電極のそれぞれには上記画素列の
上記感光画素間を経由して上記第１及び第２の画素列間
外の上記一方側並びに上記第２及び第３の画素列間まで
形成された電極配線が接続され、上記第１及び第２の画
素列間外の上記一方側まで形成された上記電極配線のそ
れぞれには上記複数の第１のＣＣＤレジスタ電極のうち
相互に同相の駆動用パルス信号が印加されるべきＣＣＤ
レジスタ電極のいずれかが上記画素列の上記感光画素間
を経由して接続され、上記第２及び第３の画素列間まで
形成された上記電極配線のそれぞれには所定の駆動用パ
ルス信号供給源が接続され、駆動用パルス信号が供給さ
れることにより上記第２の画素列において発生した全信
号電荷の転送を行う第３のＣＣＤレジスタと、複数の第
４のＣＣＤレジスタ電極が上記第３及び第４の画素列間
に一次元状に配設されて構成され、かつ、上記複数第４
のＣＣＤレジスタ電極のそれぞれには上記画素列の上記
感光画素間を経由して上記第３及び第４の画素列間外の
上記他方側並びに上記第２及び第３の画素列間まで形成
された電極配線が接続され、上記第３及び第４の画素列
間外の上記他方側まで形成された上記電極配線のそれぞ
れには上記複数の第４のＣＣＤレジスタ電極のうち相互
に同相の駆動用パルス信号が印加されるべきＣＣＤレジ
スタ電極のいずれかが上記画素列の上記感光画素間を経
由して接続され、上記第２及び第３の画素列間まで形成
された上記電極配線のそれぞれには所定の駆動用パルス
信号供給源が接続され、駆動用パルス信号が供給される
ことにより上記第３の画素列において発生した全信号電
荷の転送を行う第４のＣＣＤレジスタと、 を備えたことを特徴とする。
【００１８】画素列間に配設されたＣＣＤレジスタ以外
のＣＣＤレジスタへの駆動用パルス信号の供給は、複数
のＣＣＤレジスタ電極上に形成され、所定箇所で複数の
ＣＣＤレジスタ電極に接続され、かつ、所定の駆動用パ
ルス信号供給源に接続された駆動用パルス信号供給用配
線を介して行う。
のＣＣＤレジスタへの駆動用パルス信号の供給は、複数
のＣＣＤレジスタ電極上に形成され、所定箇所で複数の
ＣＣＤレジスタ電極に接続され、かつ、所定の駆動用パ
ルス信号供給源に接続された駆動用パルス信号供給用配
線を介して行う。
【００１９】さらに、ＣＣＤレジスタが配設されている
画素列間領域以外の所定の画素列間領域に、所定の画素
列間領域の両側の画素列に沿って配設され、当該画素列
からの信号電荷を排出する排出電極及び排出ドレインを
備えたものとするとよい。
画素列間領域以外の所定の画素列間領域に、所定の画素
列間領域の両側の画素列に沿って配設され、当該画素列
からの信号電荷を排出する排出電極及び排出ドレインを
備えたものとするとよい。
【００２０】さらに、画素列と、当該画素列で発生した
信号電荷を転送するＣＣＤレジスタとの間に、当該画素
列と当該ＣＣＤレジスタとの間の信号電荷転送を制御す
るシフト電極を備えたものとするとよい。
信号電荷を転送するＣＣＤレジスタとの間に、当該画素
列と当該ＣＣＤレジスタとの間の信号電荷転送を制御す
るシフト電極を備えたものとするとよい。
【００２１】
【発明の実施の形態】本発明に係る固体撮像装置は、画
素列間のＣＣＤレジスタ電極に印加する駆動パルス信号
を供給するための配線及びコンタクト部を画素列間から
排除するために、画素列間に配設されたＣＣＤレジスタ
電極のそれぞれに感光画素間を経由して当該画素列間外
まで形成された電極配線を接続し、それらの電極配線に
駆動パルス信号供給源を接続した点に特徴があり、複数
ライン構成のＣＣＤイメージセンサに適用することがで
きるものである。基本となる構成は、画素列間に配設さ
れたＣＣＤレジスタ電極のそれぞれに、画素列間外に配
設されたＣＣＤレジスタ電極のうち同相のパルス信号が
印加されるべき電極のいずれかを感光画素間を経由して
接続するものである。その結果、画素列間から駆動パル
ス供給用配線及びコンタクト部が排除され、容易に画素
列間隔を狭小化することが可能となる。
素列間のＣＣＤレジスタ電極に印加する駆動パルス信号
を供給するための配線及びコンタクト部を画素列間から
排除するために、画素列間に配設されたＣＣＤレジスタ
電極のそれぞれに感光画素間を経由して当該画素列間外
まで形成された電極配線を接続し、それらの電極配線に
駆動パルス信号供給源を接続した点に特徴があり、複数
ライン構成のＣＣＤイメージセンサに適用することがで
きるものである。基本となる構成は、画素列間に配設さ
れたＣＣＤレジスタ電極のそれぞれに、画素列間外に配
設されたＣＣＤレジスタ電極のうち同相のパルス信号が
印加されるべき電極のいずれかを感光画素間を経由して
接続するものである。その結果、画素列間から駆動パル
ス供給用配線及びコンタクト部が排除され、容易に画素
列間隔を狭小化することが可能となる。
【００２２】以下、本発明に係る固体撮像装置の実施の
形態について、図面を参照しながら説明する。
形態について、図面を参照しながら説明する。
【００２３】図１は、本発明の第１の実施の形態に係る
固体撮像装置の概略平面構成図であり、図２は、本発明
の第１の実施の形態に係る固体撮像装置の拡大平面図で
ある。
固体撮像装置の概略平面構成図であり、図２は、本発明
の第１の実施の形態に係る固体撮像装置の拡大平面図で
ある。
【００２４】図１の本発明の第１の実施の形態に係る固
体撮像装置は、３本の画素列を有するものであり、画素
列とシフト電極とＣＣＤレジスタとが平行に３組配設さ
れて構成されている。しかし、従来の構成と異なり、１
組の画素列及びシフト電極、ＣＣＤレジスタは、他の２
組とは逆の順に配設された構成となっている。即ち、一
方側から順に、ＣＣＤレジスタ５、シフト電極４、画素
列１、画素列２、シフト電極６、ＣＣＤレジスタ７、画
素列３、シフト電極８、ＣＣＤレジスタ９がそれぞれ平
行に配設されている。従って、画素列１と画素列２との
間には、シフト電極及びＣＣＤレジスタが配設されてい
ない。一方、各ＣＣＤレジスタ５，７，９の出力側に
は、従来の構成と同様に、出力回路１０，１１，１２が
それぞれ備えられている。３本の画素列１，２，３上に
は、例えば、赤、緑、青の３色の色フィルタをそれぞれ
載置する。
体撮像装置は、３本の画素列を有するものであり、画素
列とシフト電極とＣＣＤレジスタとが平行に３組配設さ
れて構成されている。しかし、従来の構成と異なり、１
組の画素列及びシフト電極、ＣＣＤレジスタは、他の２
組とは逆の順に配設された構成となっている。即ち、一
方側から順に、ＣＣＤレジスタ５、シフト電極４、画素
列１、画素列２、シフト電極６、ＣＣＤレジスタ７、画
素列３、シフト電極８、ＣＣＤレジスタ９がそれぞれ平
行に配設されている。従って、画素列１と画素列２との
間には、シフト電極及びＣＣＤレジスタが配設されてい
ない。一方、各ＣＣＤレジスタ５，７，９の出力側に
は、従来の構成と同様に、出力回路１０，１１，１２が
それぞれ備えられている。３本の画素列１，２，３上に
は、例えば、赤、緑、青の３色の色フィルタをそれぞれ
載置する。
【００２５】図１に示したように画素列１と画素列２と
の間からシフト電極及びＣＣＤレジスタを除去し、さら
に、画素列２と画素列３との間の電極に印加するパルス
信号を供給するための配線及びコンタクト領域を画素列
２と画素列３との間から排除することにより、画素列間
隔を狭小化することが可能となる電極の配置構成につい
て、図２を参照しながら説明する。
の間からシフト電極及びＣＣＤレジスタを除去し、さら
に、画素列２と画素列３との間の電極に印加するパルス
信号を供給するための配線及びコンタクト領域を画素列
２と画素列３との間から排除することにより、画素列間
隔を狭小化することが可能となる電極の配置構成につい
て、図２を参照しながら説明する。
【００２６】画素列１，３に対応するシフト電極４，８
及びＣＣＤレジスタ５，９はそれぞれ装置外部側に配設
されており、これらの部分では十分な面積を確保するこ
とができるので、パルス信号供給用のアルミニウム配線
を形成し、ＣＣＤレジスタ５，９のポリシリコン電極と
コンタクト部１７で接続する。従って、上述したよう
に、画素列１に対応するシフト電極４及びＣＣＤレジス
タ５は、画素列１と画素列２との間から除去されたこと
になり、画素列１と画素列２との間隔は容易に狭小化す
ることができる。
及びＣＣＤレジスタ５，９はそれぞれ装置外部側に配設
されており、これらの部分では十分な面積を確保するこ
とができるので、パルス信号供給用のアルミニウム配線
を形成し、ＣＣＤレジスタ５，９のポリシリコン電極と
コンタクト部１７で接続する。従って、上述したよう
に、画素列１に対応するシフト電極４及びＣＣＤレジス
タ５は、画素列１と画素列２との間から除去されたこと
になり、画素列１と画素列２との間隔は容易に狭小化す
ることができる。
【００２７】一方、画素列２と画素列３との間隔も同程
度に狭小化するため、本発明の第１の実施の形態に係る
固体撮像装置においては、以下のような電極の配置構成
を採用する。即ち、図２に示されるように、画素列２と
画素列３との間に配設されたＣＣＤレジスタ７の各ＣＣ
Ｄレジスタ電極７−１，２，．．．には、ＣＣＤレジス
タ５，９の各ＣＣＤレジスタ電極５−１，２，．．．及
び９−１，２，．．．のうち同相のパルス信号が印加さ
れるべき電極のいずれかを、画素間を経由して接続す
る。例えば、電極７−１，２は、画素２−１，２の間及
び画素１−１，２の間を経由してそれぞれ電極５−１，
２に接続され、電極７−３，４は、画素３−１，２の
間、画素３−２，３の間をそれぞれ経由してそれぞれ電
極９−３，４に接続されている。
度に狭小化するため、本発明の第１の実施の形態に係る
固体撮像装置においては、以下のような電極の配置構成
を採用する。即ち、図２に示されるように、画素列２と
画素列３との間に配設されたＣＣＤレジスタ７の各ＣＣ
Ｄレジスタ電極７−１，２，．．．には、ＣＣＤレジス
タ５，９の各ＣＣＤレジスタ電極５−１，２，．．．及
び９−１，２，．．．のうち同相のパルス信号が印加さ
れるべき電極のいずれかを、画素間を経由して接続す
る。例えば、電極７−１，２は、画素２−１，２の間及
び画素１−１，２の間を経由してそれぞれ電極５−１，
２に接続され、電極７−３，４は、画素３−１，２の
間、画素３−２，３の間をそれぞれ経由してそれぞれ電
極９−３，４に接続されている。
【００２８】各ＣＣＤレジスタ５，７，９は２層電極２
相パルス駆動方式で、電極は２つずつ、例えば、ＣＣＤ
レジスタ５の電極５−１と５−２、電極５−３と５−４
がそれぞれペアとなり、電極５−１が蓄積部、電極５−
２が電極５−１より電極下電位の低いバリア部となり、
電極５−１，２のペアと電極５−３，４のペアには、逆
相のパルス信号が印加される。また、同様に、ＣＣＤレ
ジスタ９の電極９−１と９−２、電極９−３と９−４が
それぞれペアとなり、電極９−１が蓄積部、電極９−２
が電極９−１より電極下電位の低いバリア部となり、電
極９−１，２のペアと電極９−３，４のペアには、逆相
のパルス信号が印加される。
相パルス駆動方式で、電極は２つずつ、例えば、ＣＣＤ
レジスタ５の電極５−１と５−２、電極５−３と５−４
がそれぞれペアとなり、電極５−１が蓄積部、電極５−
２が電極５−１より電極下電位の低いバリア部となり、
電極５−１，２のペアと電極５−３，４のペアには、逆
相のパルス信号が印加される。また、同様に、ＣＣＤレ
ジスタ９の電極９−１と９−２、電極９−３と９−４が
それぞれペアとなり、電極９−１が蓄積部、電極９−２
が電極９−１より電極下電位の低いバリア部となり、電
極９−１，２のペアと電極９−３，４のペアには、逆相
のパルス信号が印加される。
【００２９】このとき、ＣＣＤレジスタ７の各ＣＣＤレ
ジスタ電極７−１，２，．．．には、ＣＣＤレジスタ５
及び９の各ＣＣＤレジスタ電極５−１，２，．．．及び
９−１，２，．．．のうち同相のパルス信号が印加され
るべき電極のいずれかが画素間を経由して接続されてい
るので、ＣＣＤレジスタ５，９と同様に、ＣＣＤレジス
タ７の電極７−１と７−２、電極７−３と７−４がそれ
ぞれペアとなり、電極７−１が蓄積部、電極７−２が電
極７−１より電極下電位の低いバリア部となり、電極７
−１，２のペアと電極７−３，４のペアには、逆相のパ
ルス信号が印加されることになる。
ジスタ電極７−１，２，．．．には、ＣＣＤレジスタ５
及び９の各ＣＣＤレジスタ電極５−１，２，．．．及び
９−１，２，．．．のうち同相のパルス信号が印加され
るべき電極のいずれかが画素間を経由して接続されてい
るので、ＣＣＤレジスタ５，９と同様に、ＣＣＤレジス
タ７の電極７−１と７−２、電極７−３と７−４がそれ
ぞれペアとなり、電極７−１が蓄積部、電極７−２が電
極７−１より電極下電位の低いバリア部となり、電極７
−１，２のペアと電極７−３，４のペアには、逆相のパ
ルス信号が印加されることになる。
【００３０】従って、ＣＣＤレジスタ７に対しては、画
素列２と画素列３との間にパルス信号供給用のアルミニ
ウム配線及びコンタクト部１７を形成する必要がなくな
る。従来は、画素列間にパルス信号供給用のアルミニウ
ム配線及びコンタクト部１７が形成されていたことが、
画素列間隔を狭小化することを制約する主たる要因であ
ったため、本発明に係る固体撮像装置においては、その
ような制約がなくなり、画素列間隔を狭小化することが
可能となる。
素列２と画素列３との間にパルス信号供給用のアルミニ
ウム配線及びコンタクト部１７を形成する必要がなくな
る。従来は、画素列間にパルス信号供給用のアルミニウ
ム配線及びコンタクト部１７が形成されていたことが、
画素列間隔を狭小化することを制約する主たる要因であ
ったため、本発明に係る固体撮像装置においては、その
ような制約がなくなり、画素列間隔を狭小化することが
可能となる。
【００３１】シフト電極とＣＣＤレジスタ電極間配線と
は相互にオーバーラップする箇所があるので、例えば、
電極５−１，３，．．．，７−１，３，．．．，９−
１，３，．．．は１層目のポリシリコン、電極５−２，
４，．．．，７−２，４，．．．，９−２，４，．．．
は２層目のポリシリコン、シフト電極４，６，８は３層
目のポリシリコンで形成し、各層間を絶縁する。画素列
１，２，３の感光画素１−１，２，．．．，２−１，
２，．．．，３−１，２，．．．は、例えばＰ型基板領
域内のＰＮ接合フォトダイオードからなるものとする。
は相互にオーバーラップする箇所があるので、例えば、
電極５−１，３，．．．，７−１，３，．．．，９−
１，３，．．．は１層目のポリシリコン、電極５−２，
４，．．．，７−２，４，．．．，９−２，４，．．．
は２層目のポリシリコン、シフト電極４，６，８は３層
目のポリシリコンで形成し、各層間を絶縁する。画素列
１，２，３の感光画素１−１，２，．．．，２−１，
２，．．．，３−１，２，．．．は、例えばＰ型基板領
域内のＰＮ接合フォトダイオードからなるものとする。
【００３２】尚、各シフト電極４，６，８にはそれぞれ
その全体に同一のパルス信号が印加されるので、本実施
の形態においては、各シフト電極４，６，８にもコンタ
クト部は形成しないこととしている。画素列１及び２の
間は、ＣＣＤレジスタが配設されておらず、面積の余裕
があるので、画素から電荷を排出して蓄積時間を制御す
る排出電極１８，２３を配設してもよい。この場合、３
色に対応する３本の画素列のうち感度の高い２色に対応
する２本の画素列に対して排出電極１８，２３が配設さ
れるようにするとよい。
その全体に同一のパルス信号が印加されるので、本実施
の形態においては、各シフト電極４，６，８にもコンタ
クト部は形成しないこととしている。画素列１及び２の
間は、ＣＣＤレジスタが配設されておらず、面積の余裕
があるので、画素から電荷を排出して蓄積時間を制御す
る排出電極１８，２３を配設してもよい。この場合、３
色に対応する３本の画素列のうち感度の高い２色に対応
する２本の画素列に対して排出電極１８，２３が配設さ
れるようにするとよい。
【００３３】また、本実施の形態では、２層電極２相パ
ルス駆動方式のＣＣＤイメージセンサについて説明した
が、図２における画素列５及び９のコンタクト部１７に
対して４個おきに４相のパルス信号が印加されるように
し、４相パルス駆動方式とすることもできる。さらにＣ
ＣＤレジスタ電極を１画素当たり３個にして３相パルス
駆動方式とすることもできる。
ルス駆動方式のＣＣＤイメージセンサについて説明した
が、図２における画素列５及び９のコンタクト部１７に
対して４個おきに４相のパルス信号が印加されるように
し、４相パルス駆動方式とすることもできる。さらにＣ
ＣＤレジスタ電極を１画素当たり３個にして３相パルス
駆動方式とすることもできる。
【００３４】図３は、本発明の第２の実施の形態に係る
固体撮像装置の拡大平面図である。本発明の第２の実施
の形態に係る固体撮像装置の構成は、上述した本発明の
第１の実施の形態に係る固体撮像装置とほぼ同様である
が、各シフト電極４，６，８へのパルス信号印加を確実
なものとするために、各シフト電極４，６，８にコンタ
クト部が形成されている点のみ異なっている。画素列２
と画素列３との間のシフト電極６のコンタクト部１７
は、ＣＣＤレジスタが配設されておらず、面積の余裕が
ある画素列１及び２の間に形成されている。
固体撮像装置の拡大平面図である。本発明の第２の実施
の形態に係る固体撮像装置の構成は、上述した本発明の
第１の実施の形態に係る固体撮像装置とほぼ同様である
が、各シフト電極４，６，８へのパルス信号印加を確実
なものとするために、各シフト電極４，６，８にコンタ
クト部が形成されている点のみ異なっている。画素列２
と画素列３との間のシフト電極６のコンタクト部１７
は、ＣＣＤレジスタが配設されておらず、面積の余裕が
ある画素列１及び２の間に形成されている。
【００３５】図４は、本発明の第３の実施の形態に係る
固体撮像装置の概略平面構成図であり、図５は、本発明
の第３の実施の形態に係る固体撮像装置の拡大平面図で
ある。
固体撮像装置の概略平面構成図であり、図５は、本発明
の第３の実施の形態に係る固体撮像装置の拡大平面図で
ある。
【００３６】本発明の第３の実施の形態に係る固体撮像
装置の構成は、ＣＣＤイメージセンサの読取り色数を増
加させて４ライン構成とした場合のものであり、図４に
示されるように、一方側から順に、ＣＣＤレジスタ２
１、シフト電極２０、画素列１９、ＣＣＤレジスタ５、
シフト電極４、画素列１、画素列２、シフト電極６、Ｃ
ＣＤレジスタ７、画素列３、シフト電極８、ＣＣＤレジ
スタ９がそれぞれ平行に配設されている。従って、画素
列１と画素列２との間には、シフト電極及びＣＣＤレジ
スタが配設されておらず、図４上で上下対象な構成とな
っている。一方、各ＣＣＤレジスタ５，７，９，２１の
出力側には、従来の構成と同様に、出力回路１０，１
１，１２，２２がそれぞれ備えられている。
装置の構成は、ＣＣＤイメージセンサの読取り色数を増
加させて４ライン構成とした場合のものであり、図４に
示されるように、一方側から順に、ＣＣＤレジスタ２
１、シフト電極２０、画素列１９、ＣＣＤレジスタ５、
シフト電極４、画素列１、画素列２、シフト電極６、Ｃ
ＣＤレジスタ７、画素列３、シフト電極８、ＣＣＤレジ
スタ９がそれぞれ平行に配設されている。従って、画素
列１と画素列２との間には、シフト電極及びＣＣＤレジ
スタが配設されておらず、図４上で上下対象な構成とな
っている。一方、各ＣＣＤレジスタ５，７，９，２１の
出力側には、従来の構成と同様に、出力回路１０，１
１，１２，２２がそれぞれ備えられている。
【００３７】図４に示した本発明の第３の実施の形態に
係る固体撮像装置は、画素列１と画素列２との間からシ
フト電極及びＣＣＤレジスタを除去し、さらに、画素列
２と画素列３との間の電極及び画素列１と画素列１９と
の間の電極に印加するパルス信号を供給するための配線
及びコンタクト領域を、画素列２と画素列３との間及び
画素列１と画素列１９との間から排除することにより、
画素列間隔を狭小化することを可能としたものであり、
その電極の配置構成について、図５を参照しながら説明
する。
係る固体撮像装置は、画素列１と画素列２との間からシ
フト電極及びＣＣＤレジスタを除去し、さらに、画素列
２と画素列３との間の電極及び画素列１と画素列１９と
の間の電極に印加するパルス信号を供給するための配線
及びコンタクト領域を、画素列２と画素列３との間及び
画素列１と画素列１９との間から排除することにより、
画素列間隔を狭小化することを可能としたものであり、
その電極の配置構成について、図５を参照しながら説明
する。
【００３８】画素列３，１９に対応するシフト電極８，
２０及びＣＣＤレジスタ９，２１はそれぞれ装置外部側
に配設されており、これらの部分では十分な面積を確保
することができるので、パルス信号供給用のアルミニウ
ム配線を形成し、ＣＣＤレジスタ９，２１のポリシリコ
ン電極とコンタクト部１７で接続する。また、画素列
１，２に対応するシフト電極４，６及びＣＣＤレジスタ
５，７も、画素列１，２に対して装置外部側に配設され
ているので、画素列１と画素列２との間には、シフト電
極及びＣＣＤレジスタが配設されておらず、画素列１と
画素列２との間隔は容易に狭小化することができ、必要
に応じて配線及びコンタクト部等を形成するための面積
は容易に確保することができる。
２０及びＣＣＤレジスタ９，２１はそれぞれ装置外部側
に配設されており、これらの部分では十分な面積を確保
することができるので、パルス信号供給用のアルミニウ
ム配線を形成し、ＣＣＤレジスタ９，２１のポリシリコ
ン電極とコンタクト部１７で接続する。また、画素列
１，２に対応するシフト電極４，６及びＣＣＤレジスタ
５，７も、画素列１，２に対して装置外部側に配設され
ているので、画素列１と画素列２との間には、シフト電
極及びＣＣＤレジスタが配設されておらず、画素列１と
画素列２との間隔は容易に狭小化することができ、必要
に応じて配線及びコンタクト部等を形成するための面積
は容易に確保することができる。
【００３９】一方、画素列２と画素列３との間隔及び画
素列１と画素列１９との間隔も同程度に狭小化するた
め、本発明の第３の実施の形態に係る固体撮像装置にお
いては、以下のような電極の配置構成を採用する。即
ち、図５に示されるように、画素列２と画素列３との間
に配設されたＣＣＤレジスタ７の各ＣＣＤレジスタ電極
７−１，２，．．．のうち接続可能なものについては、
ＣＣＤレジスタ９の各ＣＣＤレジスタ電極９−１，
２，．．．のうち同相のパルス信号が印加されるべき電
極のいずれかを、画素間を経由して接続する。ここでは
例えば、電極を順に２個ずつペアにしていった場合にお
ける１ペアおきに、ＣＣＤレジスタ７の各ＣＣＤレジス
タ電極７−３，４，．．．とＣＣＤレジスタ９の各ＣＣ
Ｄレジスタ電極９−３，４，．．．とが画素３−１，２
の間及び画素３−１，２の間を経由してそれぞれ接続さ
れている。
素列１と画素列１９との間隔も同程度に狭小化するた
め、本発明の第３の実施の形態に係る固体撮像装置にお
いては、以下のような電極の配置構成を採用する。即
ち、図５に示されるように、画素列２と画素列３との間
に配設されたＣＣＤレジスタ７の各ＣＣＤレジスタ電極
７−１，２，．．．のうち接続可能なものについては、
ＣＣＤレジスタ９の各ＣＣＤレジスタ電極９−１，
２，．．．のうち同相のパルス信号が印加されるべき電
極のいずれかを、画素間を経由して接続する。ここでは
例えば、電極を順に２個ずつペアにしていった場合にお
ける１ペアおきに、ＣＣＤレジスタ７の各ＣＣＤレジス
タ電極７−３，４，．．．とＣＣＤレジスタ９の各ＣＣ
Ｄレジスタ電極９−３，４，．．．とが画素３−１，２
の間及び画素３−１，２の間を経由してそれぞれ接続さ
れている。
【００４０】また、ＣＣＤレジスタ７の各ＣＣＤレジス
タ電極７−１，２，．．．のうち、設計上、ＣＣＤレジ
スタ９の各ＣＣＤレジスタ電極９−１，２，．．．のう
ち同相のパルス信号が印加されるべき電極のいずれに対
しても接続が困難なものについては、画素列２の画素間
を経由して画素列１と画素列２との間の中央部まで電極
配線を形成し、かつ、画素列１と画素列２との間にパル
ス信号供給用のアルミニウム配線を形成してコンタクト
部１７で両配線を接続する。ここでは例えば、ＣＣＤレ
ジスタ９の各ＣＣＤレジスタ電極９−３，４，．．．に
接続されなかったＣＣＤレジスタ７の１ペアおきの各Ｃ
ＣＤレジスタ電極７−１，２，．．．が、画素列１と画
素列２との間のパルス信号供給用のアルミニウム配線を
形成してコンタクト部１７にそれぞれ接続されている。
上述のように、画素列１と画素列２との間には、シフト
電極及びＣＣＤレジスタが配設されていないので、配線
及びコンタクト部等を形成するための面積を確保して
も、画素列１と画素列２との間隔は十分に狭小化するこ
とができる。
タ電極７−１，２，．．．のうち、設計上、ＣＣＤレジ
スタ９の各ＣＣＤレジスタ電極９−１，２，．．．のう
ち同相のパルス信号が印加されるべき電極のいずれに対
しても接続が困難なものについては、画素列２の画素間
を経由して画素列１と画素列２との間の中央部まで電極
配線を形成し、かつ、画素列１と画素列２との間にパル
ス信号供給用のアルミニウム配線を形成してコンタクト
部１７で両配線を接続する。ここでは例えば、ＣＣＤレ
ジスタ９の各ＣＣＤレジスタ電極９−３，４，．．．に
接続されなかったＣＣＤレジスタ７の１ペアおきの各Ｃ
ＣＤレジスタ電極７−１，２，．．．が、画素列１と画
素列２との間のパルス信号供給用のアルミニウム配線を
形成してコンタクト部１７にそれぞれ接続されている。
上述のように、画素列１と画素列２との間には、シフト
電極及びＣＣＤレジスタが配設されていないので、配線
及びコンタクト部等を形成するための面積を確保して
も、画素列１と画素列２との間隔は十分に狭小化するこ
とができる。
【００４１】画素列１及び画素列１９に対応する電極の
配置構成も同様に行う。、即ち、図５に示されるよう
に、画素列１と画素列１９との間に配設されたＣＣＤレ
ジスタ５の各ＣＣＤレジスタ電極５−１，２，．．．の
うち接続可能なものについては、ＣＣＤレジスタ２１の
各ＣＣＤレジスタ電極２１−１，２，．．．のうち同相
のパルス信号が印加されるべき電極のいずれかを、画素
間を経由して接続する。ここでは例えば、電極を順に２
個ずつペアにしていった場合における１ペアおきに、Ｃ
ＣＤレジスタ５の各ＣＣＤレジスタ電極５−３，
４，．．．とＣＣＤレジスタ２１の各ＣＣＤレジスタ電
極２１−３，４，．．．とが画素１９−１，２の間及び
画素１９−１，２の間を経由してそれぞれ接続されてい
る。
配置構成も同様に行う。、即ち、図５に示されるよう
に、画素列１と画素列１９との間に配設されたＣＣＤレ
ジスタ５の各ＣＣＤレジスタ電極５−１，２，．．．の
うち接続可能なものについては、ＣＣＤレジスタ２１の
各ＣＣＤレジスタ電極２１−１，２，．．．のうち同相
のパルス信号が印加されるべき電極のいずれかを、画素
間を経由して接続する。ここでは例えば、電極を順に２
個ずつペアにしていった場合における１ペアおきに、Ｃ
ＣＤレジスタ５の各ＣＣＤレジスタ電極５−３，
４，．．．とＣＣＤレジスタ２１の各ＣＣＤレジスタ電
極２１−３，４，．．．とが画素１９−１，２の間及び
画素１９−１，２の間を経由してそれぞれ接続されてい
る。
【００４２】また、ＣＣＤレジスタ５の各ＣＣＤレジス
タ電極５−１，２，．．．のうち、設計上、ＣＣＤレジ
スタ２１の各ＣＣＤレジスタ電極２１−１，２，．．．
のうち同相のパルス信号が印加されるべき電極のいずれ
に対しても接続が困難なものについては、画素列１の画
素間を経由して画素列１と画素列２との間の中央部まで
電極配線を形成し、かつ、画素列１と画素列２との間に
パルス信号供給用のアルミニウム配線を形成してコンタ
クト部１７で両配線を接続する。ここでは例えば、ＣＣ
Ｄレジスタ２１の各ＣＣＤレジスタ電極２１−３，
４，．．．に接続されなかったＣＣＤレジスタ５の１ペ
アおきの各ＣＣＤレジスタ電極５−１，２，．．．が、
画素列１と画素列２との間のパルス信号供給用のアルミ
ニウム配線を形成してコンタクト部１７にそれぞれ接続
されている。
タ電極５−１，２，．．．のうち、設計上、ＣＣＤレジ
スタ２１の各ＣＣＤレジスタ電極２１−１，２，．．．
のうち同相のパルス信号が印加されるべき電極のいずれ
に対しても接続が困難なものについては、画素列１の画
素間を経由して画素列１と画素列２との間の中央部まで
電極配線を形成し、かつ、画素列１と画素列２との間に
パルス信号供給用のアルミニウム配線を形成してコンタ
クト部１７で両配線を接続する。ここでは例えば、ＣＣ
Ｄレジスタ２１の各ＣＣＤレジスタ電極２１−３，
４，．．．に接続されなかったＣＣＤレジスタ５の１ペ
アおきの各ＣＣＤレジスタ電極５−１，２，．．．が、
画素列１と画素列２との間のパルス信号供給用のアルミ
ニウム配線を形成してコンタクト部１７にそれぞれ接続
されている。
【００４３】各ＣＣＤレジスタ５，７，９，２１は２層
電極２相パルス駆動方式で、電極は２つずつ、例えば、
ＣＣＤレジスタ２１の電極２１−１と２１−２、電極２
１−３と２１−４がそれぞれペアとなり、電極２１−１
が蓄積部、電極２１−２が電極２１−１より電極下電位
の低いバリア部となり、電極２１−１，２のペアと電極
２１−３，４のペアには、逆相のパルス信号が印加され
る。また、同様に、ＣＣＤレジスタ９の電極９−１と９
−２、電極９−３と９−４がそれぞれペアとなり、電極
９−１が蓄積部、電極９−２が電極９−１より電極下電
位の低いバリア部となり、電極９−１，２のペアと電極
９−３，４のペアには、逆相のパルス信号が印加され
る。
電極２相パルス駆動方式で、電極は２つずつ、例えば、
ＣＣＤレジスタ２１の電極２１−１と２１−２、電極２
１−３と２１−４がそれぞれペアとなり、電極２１−１
が蓄積部、電極２１−２が電極２１−１より電極下電位
の低いバリア部となり、電極２１−１，２のペアと電極
２１−３，４のペアには、逆相のパルス信号が印加され
る。また、同様に、ＣＣＤレジスタ９の電極９−１と９
−２、電極９−３と９−４がそれぞれペアとなり、電極
９−１が蓄積部、電極９−２が電極９−１より電極下電
位の低いバリア部となり、電極９−１，２のペアと電極
９−３，４のペアには、逆相のパルス信号が印加され
る。
【００４４】上述のように、ＣＣＤレジスタ５及び７の
各ＣＣＤレジスタ電極５−３，４，．．．及び７−３，
４，．．．には、ＣＣＤレジスタ２１，９の各ＣＣＤレ
ジスタ電極２１−３，４，．．．及び９−３，
４，．．．のうち同相のパルス信号が印加されるべき電
極のいずれかが画素間を経由して接続されており、ま
た、ＣＣＤレジスタ５及び７の各ＣＣＤレジスタ電極５
−１，２，．．．及び７−１，２，．．．には、コンタ
クト部１７でパルス信号供給用のアルミニウム配線がそ
れぞれ接続されている。従って、ＣＣＤレジスタ２１，
９と同様に、ＣＣＤレジスタ５の電極５−１と５−２、
電極５−３と５−４がそれぞれペアとなり、電極５−１
が蓄積部、電極５−２が電極５−１より電極下電位の低
いバリア部となり、電極５−１，２のペアと電極５−
３，４のペアには、逆相のパルス信号が印加され、ま
た、ＣＣＤレジスタ７の電極７−１と７−２、電極７−
３と７−４がそれぞれペアとなり、電極７−１が蓄積
部、電極７−２が電極７−１より電極下電位の低いバリ
ア部となり、電極７−１，２のペアと電極７−３，４の
ペアには、逆相のパルス信号が印加されることになる。
各ＣＣＤレジスタ電極５−３，４，．．．及び７−３，
４，．．．には、ＣＣＤレジスタ２１，９の各ＣＣＤレ
ジスタ電極２１−３，４，．．．及び９−３，
４，．．．のうち同相のパルス信号が印加されるべき電
極のいずれかが画素間を経由して接続されており、ま
た、ＣＣＤレジスタ５及び７の各ＣＣＤレジスタ電極５
−１，２，．．．及び７−１，２，．．．には、コンタ
クト部１７でパルス信号供給用のアルミニウム配線がそ
れぞれ接続されている。従って、ＣＣＤレジスタ２１，
９と同様に、ＣＣＤレジスタ５の電極５−１と５−２、
電極５−３と５−４がそれぞれペアとなり、電極５−１
が蓄積部、電極５−２が電極５−１より電極下電位の低
いバリア部となり、電極５−１，２のペアと電極５−
３，４のペアには、逆相のパルス信号が印加され、ま
た、ＣＣＤレジスタ７の電極７−１と７−２、電極７−
３と７−４がそれぞれペアとなり、電極７−１が蓄積
部、電極７−２が電極７−１より電極下電位の低いバリ
ア部となり、電極７−１，２のペアと電極７−３，４の
ペアには、逆相のパルス信号が印加されることになる。
【００４５】従って、ＣＣＤレジスタ５，７に対して
は、画素列２と画素列３との間、画素列１と画素列１９
との間には、パルス信号供給用のアルミニウム配線及び
コンタクト部１７を形成する必要がなくなる。従来は、
画素列間にパルス信号供給用のアルミニウム配線及びコ
ンタクト部１７が形成されていたことが、画素列間隔を
狭小化することを制約する主たる要因であったため、本
発明に係る固体撮像装置においては、そのような制約が
なくなり、画素列間隔を狭小化することが可能となる。
は、画素列２と画素列３との間、画素列１と画素列１９
との間には、パルス信号供給用のアルミニウム配線及び
コンタクト部１７を形成する必要がなくなる。従来は、
画素列間にパルス信号供給用のアルミニウム配線及びコ
ンタクト部１７が形成されていたことが、画素列間隔を
狭小化することを制約する主たる要因であったため、本
発明に係る固体撮像装置においては、そのような制約が
なくなり、画素列間隔を狭小化することが可能となる。
【００４６】第１の実施の形態と同様に、シフト電極と
ＣＣＤレジスタ電極間配線とは相互にオーバーラップす
る箇所があるので、例えば、電極５−１，３，．．．，
７−１，３，．．．，９−１，３，．．．，２１−１，
３，．．．は１層目のポリシリコン、電極５−２，
４，．．．，７−２，４，．．．，９−２，
４，．．．，２１−２，４，．．．は２層目のポリシリ
コン、シフト電極４，６，８，２０は３層目のポリシリ
コンで形成し、各層間を絶縁する。画素列１，２，３，
１９の感光画素１−１，２，．．．，２−１，
２，．．．，３−１，２，．．．，１９−１，
２，．．．は、例えばＰ型基板領域内のＰＮ接合フォト
ダイオードからなるものとする。また、各シフト電極
４，６，８，２０にはそれぞれその全体に同一のパルス
信号が印加されるので、本実施の形態においては、各シ
フト電極４，６，８にもコンタクト部は形成しないこと
としている。
ＣＣＤレジスタ電極間配線とは相互にオーバーラップす
る箇所があるので、例えば、電極５−１，３，．．．，
７−１，３，．．．，９−１，３，．．．，２１−１，
３，．．．は１層目のポリシリコン、電極５−２，
４，．．．，７−２，４，．．．，９−２，
４，．．．，２１−２，４，．．．は２層目のポリシリ
コン、シフト電極４，６，８，２０は３層目のポリシリ
コンで形成し、各層間を絶縁する。画素列１，２，３，
１９の感光画素１−１，２，．．．，２−１，
２，．．．，３−１，２，．．．，１９−１，
２，．．．は、例えばＰ型基板領域内のＰＮ接合フォト
ダイオードからなるものとする。また、各シフト電極
４，６，８，２０にはそれぞれその全体に同一のパルス
信号が印加されるので、本実施の形態においては、各シ
フト電極４，６，８にもコンタクト部は形成しないこと
としている。
【００４７】また、本実施の形態では、２層電極２相パ
ルス駆動方式のＣＣＤイメージセンサについて説明した
が、図５における画素列２１及び９のコンタクト部１７
に対して４個おきに４相のパルス信号が印加されるよう
にし、画素列１と２との間のパルス信号供給用のアルミ
ニウム配線のコンタクト部１７にも４相のパルス信号の
うち所定相のパルス信号が印加されるようにすることに
より、４相パルス駆動方式とすることもできる。さらに
ＣＣＤレジスタ電極を１画素当たり３個にして３相パル
ス駆動方式とすることもできる。
ルス駆動方式のＣＣＤイメージセンサについて説明した
が、図５における画素列２１及び９のコンタクト部１７
に対して４個おきに４相のパルス信号が印加されるよう
にし、画素列１と２との間のパルス信号供給用のアルミ
ニウム配線のコンタクト部１７にも４相のパルス信号の
うち所定相のパルス信号が印加されるようにすることに
より、４相パルス駆動方式とすることもできる。さらに
ＣＣＤレジスタ電極を１画素当たり３個にして３相パル
ス駆動方式とすることもできる。
【００４８】
【発明の効果】本発明に係る固体撮像装置によれば、画
素列間に配設されたＣＣＤレジスタ電極のそれぞれに画
素列の感光画素間を経由して当該画素列間外まで形成さ
れた電極配線を接続し、それらの電極配線に駆動パルス
信号供給源を接続したので、画素列間のＣＣＤレジスタ
電極に印加する駆動パルス信号を供給するための配線及
びコンタクト部が画素列間から排除され、その結果、容
易に画素列間隔を狭小化することが可能となる。
素列間に配設されたＣＣＤレジスタ電極のそれぞれに画
素列の感光画素間を経由して当該画素列間外まで形成さ
れた電極配線を接続し、それらの電極配線に駆動パルス
信号供給源を接続したので、画素列間のＣＣＤレジスタ
電極に印加する駆動パルス信号を供給するための配線及
びコンタクト部が画素列間から排除され、その結果、容
易に画素列間隔を狭小化することが可能となる。
【図１】本発明の第１の実施の形態に係る固体撮像装置
の概略平面構成図。
の概略平面構成図。
【図２】本発明の第１の実施の形態に係る固体撮像装置
の拡大平面図。
の拡大平面図。
【図３】本発明の第２の実施の形態に係る固体撮像装置
の拡大平面図。
の拡大平面図。
【図４】本発明の第３の実施の形態に係る固体撮像装置
の概略平面構成図。
の概略平面構成図。
【図５】本発明の第３の実施の形態に係る固体撮像装置
の拡大平面図。
の拡大平面図。
【図６】従来のＣＣＤイメージセンサの概略平面構成
図。
図。
【図７】従来のＣＣＤイメージセンサにおける１組の画
素列及びシフト電極、ＣＣＤレジスタを含む部分の拡大
平面図。
素列及びシフト電極、ＣＣＤレジスタを含む部分の拡大
平面図。
１，２，３，１９ 画素列
４，６，８，２０ シフト電極
５，７，９，２１ ＣＣＤレジスタ
１０，１１，１２，２２ 出力回路
１３，１４，１５ パルス信号供給用アルミニウム配線
１７ コンタクト部
１６ ＣＣＤチャネル
１８，２３ 電荷排出電極
Claims (7)
- 【請求項１】入射光に応じて信号電荷を発生する複数の
感光画素がそれぞれ一次元状に配設されて構成された複
数の画素列と、 複数の第１のＣＣＤレジスタ電極が前記複数の画素列外
の一方側に一次元状に配設されて構成され、かつ、前記
複数の第１のＣＣＤレジスタ電極のそれぞれには所定の
駆動用パルス信号供給源との相互接続のためのコンタク
ト部が前記複数の画素列外の前記一方側にのみ形成さ
れ、前記コンタクト部を介して前記複数の画素列外から
駆動用パルス信号が供給されることにより前記複数の画
素列のうち前記一方側最端列の第１の画素列において発
生した全信号電荷の転送を行う第１のＣＣＤレジスタ
と、 複数の第２のＣＣＤレジスタ電極が前記複数の画素列外
の他方側に一次元状に配設されて構成され、かつ、前記
複数の第２のＣＣＤレジスタ電極のそれぞれには前記所
定の駆動用パルス信号供給源との相互接続のためのコン
タクト部が前記複数の画素列外の前記他方側にのみ形成
され、前記コンタクト部を介して前記複数の画素列外か
ら駆動用パルス信号が供給されることにより前記複数の
画素列のうち前記他方側最端列の第２の画素列において
発生した全信号電荷の転送を行う第２のＣＣＤレジスタ
と、 複数の第３のＣＣＤレジスタ電極が前記複数の画素列の
うち所定の２列の画素列間に一次元状に配設されて構成
され、かつ、前記複数の第３のＣＣＤレジスタ電極のそ
れぞれには前記複数の第１及び第２のＣＣＤレジスタ電
極のうち相互に同相の駆動用パルス信号が印加されるべ
きＣＣＤレジスタ電極のいずれかが前記画素列の前記感
光画素間を経由して接続され、駆動用パルス信号が供給
されることにより前記所定の２列の画素列のいずれか１
列において発生した全信号電荷の転送を行う第３のＣＣ
Ｄレジスタと、 を備えたことを特徴とする固体撮像装置。 - 【請求項２】入射光に応じて信号電荷を発生する複数の
感光画素がそれぞれ一次元状に配設されて構成された第
１及び第２，第３の画素列と、 複数の第１のＣＣＤレジスタ電極が前記第１及び第２，
第３の画素列外の一方側に一次元状に配設されて構成さ
れ、かつ、前記複数の第１のＣＣＤレジスタ電極のそれ
ぞれには所定の駆動用パルス信号供給源との相互接続の
ためのコンタクト部が前記第１及び第２，第３の画素列
外の前記一方側にのみ形成され、前記コンタクト部を介
して前記第１及び第２，第３の画素列外から駆動用パル
ス信号が供給されることにより前記一方側最端列の前記
第１の画素列において発生した全信号電荷の転送を行う
第１のＣＣＤレジスタと、 複数の第２のＣＣＤレジスタ電極が前記第１及び第２，
第３の画素列外の他方側に一次元状に配設されて構成さ
れ、かつ、前記複数の第２のＣＣＤレジスタ電極のそれ
ぞれには前記所定の駆動用パルス信号供給源との相互接
続のためのコンタクト部が前記第１及び第２，第３の画
素列外の前記他方側にのみ形成され、前記コンタクト部
を介して前記第１及び第２，第３の画素列外から駆動用
パルス信号が供給されることにより前記他方側最端列の
前記第２の画素列において発生した全信号電荷の転送を
行う第２のＣＣＤレジスタと、 複数の第３のＣＣＤレジスタ電極が前記第１及び第２，
第３の画素列のうち所定の２列の画素列間に一次元状に
配設されて構成され、かつ、前記複数の第３のＣＣＤレ
ジスタ電極のそれぞれには前記複数の第１及び第２のＣ
ＣＤレジスタ電極のうち相互に同相の駆動用パルス信号
が印加されるべきＣＣＤレジスタ電極のいずれかが前記
画素列の前記感光画素間を経由して接続され、駆動用パ
ルス信号が供給されることにより前記第３の画素列にお
いて発生した全信号電荷の転送を行う第３のＣＣＤレジ
スタと、 を備えたことを特徴とする固体撮像装置。 - 【請求項３】請求項１又は２のいずれかに記載の固体撮
像装置において、さらに、 前記複数の第１及び第２のＣＣＤレジスタ電極上にそれ
ぞれ形成され、所定箇所で前記複数の第１又は第２のＣ
ＣＤレジスタ電極に接続され、かつ、前記所定の駆動用
パルス信号供給源に接続された駆動用パルス信号供給用
配線を備えたことを特徴とする固体撮像装置。 - 【請求項４】入射光に応じて信号電荷を発生する複数の
感光画素がそれぞれ一次元状に配設されて構成された第
１及び第２，第３，第４の画素列と、 複数の第１のＣＣＤレジスタ電極が前記第１及び第２，
第３，第４の画素列外の一方側に一次元状に配設されて
構成され、かつ、前記複数の第１のＣＣＤレジスタ電極
のそれぞれには所定の駆動用パルス信号供給源との相互
接続のためのコンタクト部が前記第１及び第２，第３，
第４の画素列外の前記一方側にのみ形成され、前記コン
タクト部を介して前記第１及び第２，第３，第４の画素
列外から駆動用パルス信号が供給されることにより前記
一方側最端列の前記第１の画素列において発生した全信
号電荷の転送を行う第１のＣＣＤレジスタと、 複数の第２のＣＣＤレジスタ電極が前記第１及び第２，
第３，第４の画素列外の他方側に一次元状に配設されて
構成され、かつ、前記複数の第２のＣＣＤレジスタ電極
のそれぞれには前記所定の駆動用パルス信号供給源との
相互接続のためのコンタクト部が前記第１及び第２，第
３，第４の画素列外の前記他方側にのみ形成され、前記
コンタクト部を介して前記第１及び第２，第３，第４の
画素列外から駆動用パルス信号が供給されることにより
前記他方側最端列の前記第４の画素列において発生した
全信号電荷の転送を行う第２のＣＣＤレジスタと、 複数の第３のＣＣＤレジスタ電極が前記第１及び第２の
画素列間に一次元状に配設されて構成され、かつ、前記
複数第３のＣＣＤレジスタ電極のそれぞれには前記画素
列の前記感光画素間を経由して前記第１及び第２の画素
列間外の前記一方側並びに前記第２及び第３の画素列間
まで形成された電極配線が接続され、前記第１及び第２
の画素列間外の前記一方側まで形成された前記電極配線
のそれぞれには前記複数の第１のＣＣＤレジスタ電極の
うち相互に同相の駆動用パルス信号が印加されるべきＣ
ＣＤレジスタ電極のいずれかが前記画素列の前記感光画
素間を経由して接続され、前記第２及び第３の画素列間
まで形成された前記電極配線のそれぞれには所定の駆動
用パルス信号供給源が接続され、駆動用パルス信号が供
給されることにより前記第２の画素列において発生した
全信号電荷の転送を行う第３のＣＣＤレジスタと、 複数の第４のＣＣＤレジスタ電極が前記第３及び第４の
画素列間に一次元状に配設されて構成され、かつ、前記
複数第４のＣＣＤレジスタ電極のそれぞれには前記画素
列の前記感光画素間を経由して前記第３及び第４の画素
列間外の前記他方側並びに前記第２及び第３の画素列間
まで形成された電極配線が接続され、前記第３及び第４
の画素列間外の前記他方側まで形成された前記電極配線
のそれぞれには前記複数の第４のＣＣＤレジスタ電極の
うち相互に同相の駆動用パルス信号が印加されるべきＣ
ＣＤレジスタ電極のいずれかが前記画素列の前記感光画
素間を経由して接続され、前記第２及び第３の画素列間
まで形成された前記電極配線のそれぞれには所定の駆動
用パルス信号供給源が接続され、駆動用パルス信号が供
給されることにより前記第３の画素列において発生した
全信号電荷の転送を行う第４のＣＣＤレジスタと、 を備えたことを特徴とする固体撮像装置。 - 【請求項５】請求項４に記載の固体撮像装置において、
さらに、 前記複数の第１及び第２のＣＣＤレジスタ電極上にそれ
ぞれ形成され、所定箇所で前記複数の第１又は第２のＣ
ＣＤレジスタ電極に接続され、かつ、前記所定の駆動用
パルス信号供給源に接続された駆動用パルス信号供給用
配線を備えたことを特徴とする固体撮像装置。 - 【請求項６】請求項１乃至５のいずれかに記載の固体撮
像装置において、さらに、 前記ＣＣＤレジスタが配設されている画素列間領域以外
の所定の画素列間領域に、前記所定の画素列間領域の両
側の前記画素列に沿って配設され、当該画素列からの信
号電荷を排出する排出電極及び排出ドレインを備えたこ
とを特徴とする固体撮像装置。 - 【請求項７】請求項１乃至６のいずれかに記載の固体撮
像装置において、さらに、 前記画素列と、当該画素列で発生した前記信号電荷を転
送する前記ＣＣＤレジスタとの間に、当該画素列と当該
ＣＣＤレジスタとの間の信号電荷転送を制御するシフト
電極を備えたことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00093598A JP3481845B2 (ja) | 1998-01-06 | 1998-01-06 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00093598A JP3481845B2 (ja) | 1998-01-06 | 1998-01-06 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11196221A JPH11196221A (ja) | 1999-07-21 |
| JP3481845B2 true JP3481845B2 (ja) | 2003-12-22 |
Family
ID=11487544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00093598A Expired - Lifetime JP3481845B2 (ja) | 1998-01-06 | 1998-01-06 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481845B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4711322B2 (ja) * | 2002-11-29 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | Ｃｃｄイメージセンサ |
-
1998
- 1998-01-06 JP JP00093598A patent/JP3481845B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11196221A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8582009B2 (en) | Solid-state image sensor and image sensing apparatus | |
| JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JP4020488B2 (ja) | 固体撮像装置 | |
| JPH11205532A (ja) | 固体撮像装置 | |
| JP2004103785A (ja) | 固体撮像素子 | |
| JP3481845B2 (ja) | 固体撮像装置 | |
| JP3102348B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP4497261B2 (ja) | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム | |
| JPS6038869A (ja) | 二次元ｃｃｄイメ−ジセンサ | |
| KR950013435B1 (ko) | 정상상 및 거울상을 위한 고체촬영소자 | |
| JP3970425B2 (ja) | 固体撮像装置 | |
| JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP2006014075A5 (ja) | ||
| JP4583115B2 (ja) | 固体撮像素子 | |
| JPS6210469B2 (ja) | ||
| US7719594B2 (en) | Solid-state imaging device with OB region and camera provided with the same | |
| US6207982B1 (en) | Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction | |
| US7173298B2 (en) | Solid-state image pickup device | |
| JP2001244448A (ja) | リニアイメージセンサおよびその使用方法 | |
| JP2000164848A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2001177766A (ja) | 電荷転送装置、それを用いた固体撮像装置及びその制御方法 | |
| JP2525796B2 (ja) | 固体撮像装置 | |
| JP4010446B2 (ja) | 電荷転送装置および固体撮像素子 | |
| JP2940803B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |