KR20150029262A - 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 - Google Patents

이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20150029262A
KR20150029262A KR20130108175A KR20130108175A KR20150029262A KR 20150029262 A KR20150029262 A KR 20150029262A KR 20130108175 A KR20130108175 A KR 20130108175A KR 20130108175 A KR20130108175 A KR 20130108175A KR 20150029262 A KR20150029262 A KR 20150029262A
Authority
KR
South Korea
Prior art keywords
level
control signal
potential
pixels
photodiode
Prior art date
Application number
KR20130108175A
Other languages
English (en)
Inventor
이경호
안정착
히사노리 이하라
윤준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130108175A priority Critical patent/KR20150029262A/ko
Priority to US14/454,144 priority patent/US20150070553A1/en
Publication of KR20150029262A publication Critical patent/KR20150029262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센서의 동작 방법은 상기 이미지 센서가 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고, 접지 단자에 제1 레벨을 갖는 벌크 제어 신호를 인가하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 단계, 상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 단계 및 상기 플로팅 디퓨젼 노드의 포텐셜에 따른 픽셀 신호를 생성하는 단계를 포함하며, 상기 제1 레벨은 0 V가 아닌 레벨이다.

Description

이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법{AN IMAGE SENSOR, AN IMAGE PROCESSING SYSTEM INCLUDING THE SAME, AND AN OPERATING METHOD OF THE SAME}
본 발명의 개념에 따른 실시예는 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법에 관한 것으로, 보다 상세하게는 픽셀 신호의 노이즈를 줄이고, 포화 전자 수를 증가 시켜서 이미지 품질을 개선할 수 있는 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법에 관한 것이다.
CMOS 이미지 센서는 상보형 금속산화반도체(Complementary Metal-Oxide Semiconductor, CMOS)를 이용한 고체 촬상 소자이다. CMOS 이미지 센서는 고전압 아날로그 회로를 가지는 CCD 이미지 센서와 비교해 제조 단가가 낮고 소자의 크기가 작아서 소비 전력이 적다는 장점이 있다. 또한, 개발 초기보다 CMOS 이미지 센서의 성능이 향상되어 스마트폰, 디지털 카메라 등의 휴대용 기기를 비롯한 가전 제품에 주로 CMOS 이미지 센서가 탑재되고 있다.
최근 수요가 높아지고 있는 CMOS 이미지 센서가 생성하는 이미지의 품질을 높이기 위한 여러 가지 연구가 진행되고 있다. 특히, CMOS 이미지 센서의 동작 시에 CMOS 이미지 센서 내부의 소자들에서 발생하는 다양한 노이즈는 이미지의 품질을 저하시킬 수 있는 요인이 되므로 이를 제거하고 포화 전자 수는 증가시킬 필요성이 있다.
본 발명이 이루고자 하는 기술적 과제는 픽셀 내부의 바디(또는 벌크)의 포텐셜을 조절해서 포토 다이오드와 플로팅 디퓨젼과의 전압 마진을 확보하여 픽셀의 특성, 특히 픽셀 신호의 노이즈를 줄이고 포화 전자 수를 개선할 수 있는 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법을 제공하는데 있다.
본 발명의 실시예에 따른 이미지 센서의 동작 방법은 상기 이미지 센서가 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고, 접지 단자에 제1 레벨을 갖는 벌크 제어 신호를 인가하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 단계를 포함한다.
실시예에 따라, 상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 단계 및 상기 플로팅 디퓨젼 노드의 포텐셜에 따른 픽셀 신호를 생성하는 단계를 더 포함하며, 상기 제1 레벨은 0 V가 아닌 레벨이고, 상기 각각의 픽셀은 인접하는 픽셀들과 전기적으로 분리된다.
실시예에 따라 상기 접지 단자에 제2 레벨을 갖는 상기 벌크 제어 신호를 인가하여 상기 포토 다이오드의 포텐셜(potential)을 복원하는 단계를 더 포함하며, 상기 제2 레벨은 0 V의 레벨이다.
실시예에 따라 리셋 제어 신호에 따라 상기 플로팅 디퓨젼 노드를 픽셀 전압으로 리셋하는 단계를 더 포함하고, 상기 포토 다이오드의 포텐셜을 변경하는 단계가 수행되는 구간은 상기 리셋 제어 신호가 로우 레벨을 갖는 구간을 포함한다.
실시예에 따라 상기 제1 레벨은 음의 전압 레벨이다.
실시예에 따라 상기 포텐셜을 변경하는 단계는 상기 복수의 픽셀들 각각에 서로 동일한 상기 제1 레벨의 상기 벌크 제어 신호를 인가하는 단계를 포함한다.
실시예에 따라 상기 복수의 픽셀들은 복수의 로우들과 복수의 컬럼들을 가진 매트릭스 형태로 배열되고, 상기 포텐셜을 변경하는 단계는 상기 각각의 로우마다 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 인가하는 단계를 포함한다.
실시예에 따라 상기 포텐셜을 변경하는 단계는 상기 각각의 픽셀마다 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 인가하는 단계를 포함한다.
본 발명의 실시예에 따른 이미지 센서는 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고, 상기 픽셀들 각각은 제1 레벨을 갖는 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 접지 단자를 포함한다.
실시예에 따라, 상기 픽셀들 각각은 상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 전송 트랜지스터 및 상기 플로팅 디퓨젼 노드의 포텐셜에 따른 픽셀 신호를 생성하는 드라이브 트랜지스터를 더 포함하며, 상기 제1 레벨은 0 V가 아닌 레벨이고, 상기 픽셀들 각각은 인접하는 픽셀들을 전기적으로 분리하는 DTI(Deep Trench Isolation) 영역을 더 포함한다.
실시예에 따라 상기 접지 단자는 제2 레벨을 갖는 상기 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜을 복원하며, 상기 제2 레벨은 0 V의 레벨이다.
실시예에 따라 리셋 제어 신호에 따라 상기 플로팅 디퓨젼 노드를 픽셀 전압으로 리셋하는 리셋 트랜지스터를 더 포함하고, 상기 벌크 제어 신호가 상기 제1 레벨을 갖는 구간은 상기 리셋 제어 신호가 로우 레벨을 갖는 구간을 포함한다.
실시예에 따라 상기 제1 레벨은 음의 전압 레벨이다.
실시예에 따라 상기 복수의 픽셀들 각각은 서로 동일한 상기 제1 레벨의 상기 벌크 제어 신호를 수신한다.
실시예에 따라 상기 복수의 픽셀들은 복수의 로우들과 복수의 컬럼들을 가진 매트릭스 형태로 배열되고, 상기 각각의 로우는 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 수신한다.
실시예에 따라 상기 각각의 픽셀은 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 수신한다.
본 발명의 실시예에 따른 이미지 센서는 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들, 벌크 제어 신호를 생성하여 상기 각각의 픽셀의 접지 단자로 상기 벌크 제어 신호를 전송하는 로우 드라이버 및 상기 복수의 픽셀들 각각이 출력하는 픽셀 신호를 처리하는 리드아웃 블록을 포함하며, 상기 픽셀들 각각은 제1 레벨을 갖는 상기 벌크 제어 신호에 따라 변경된 포텐셜의 상기 포토 다이오드에 축적된 광전하에 대응하는 상기 픽셀 신호를 생성하고, 상기 제1 레벨은 0 V가 아닌 레벨이다.
실시예에 따라 상기 픽셀들 각각은 인접하는 픽셀들을 전기적으로 분리하는 DTI(Deep Trench Isolation) 영역을 더 포함한다.
실시예에 따라 상기 픽셀들 각각은 제2 레벨을 갖는 상기 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜을 복원하며, 상기 제2 레벨은 0 V의 레벨이다.
실시예에 따라 리셋 제어 신호에 따라 상기 플로팅 디퓨젼 노드를 픽셀 전압으로 리셋하는 리셋 트랜지스터를 더 포함하고, 상기 벌크 제어 신호가 상기 제1 레벨을 갖는 구간은 상기 리셋 제어 신호가 로우 레벨을 갖는 구간을 포함한다.
실시예에 따라 상기 제1 레벨은 음의 전압 레벨이다.
실시예에 따라 상기 복수의 픽셀들 각각은 서로 동일한 상기 제1 레벨의 상기 벌크 제어 신호를 수신한다.
실시예에 따라 상기 복수의 픽셀들은 복수의 로우들과 복수의 컬럼들을 가진 매트릭스 형태로 배열되고, 상기 각각의 로우는 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 수신한다.
실시예에 따라 상기 각각의 픽셀은 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 수신한다.
본 발명의 실시예에 따른 이미지 처리 시스템은 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고 상기 복수의 픽셀들 각각이 출력하는 픽셀 신호를 리드아웃하는 이미지 센서 및 상기 픽셀 신호를 처리하여 이미지 데이터를 생성하는 이미지 신호 프로세서를 포함하며, 상기 픽셀들 각각은 제1 레벨을 갖는 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 접지 단자, 상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 전송 트랜지스터 및 상기 플로팅 디퓨젼 노드의 포텐셜에 따른 상기 픽셀 신호를 생성하는 드라이브 트랜지스터를 포함하며, 상기 제1 레벨은 0 V가 아닌 레벨이다.
본 발명의 실시예에 따른 이미지 센서에 의하면, 픽셀의 벌크의 전압 레벨을 조절함으로써 픽셀의 특성을 개선할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 2는 도 1에 도시된 픽셀 어레이와 로우 드라이버의 일 실시예를 나타내는 블록도이다.
도 3은 도 1에 도시된 픽셀 어레이와 로우 드라이버의 다른 실시예를 나타내는 블록도이다.
도 4는 도 1에 도시된 픽셀 어레이와 로우 드라이버의 또 다른 실시예를 나타내는 블록도이다.
도 5a는 도 2 내지 도 4에 도시된 픽셀의 일 실시예를 나타내는 도면이다.
도 5b는 도 2 내지 도 4에 도시된 픽셀의 다른 실시예를 나타내는 도면이다.
도 5c는 도 2 내지 도 4에 도시된 픽셀의 또 다른 실시예를 나타내는 도면이다.
도 6은 도 5a에 도시된 픽셀의 레이아웃을 나타내는 블록도이다.
도 7은 도 6에 도시된 픽셀의 레이아웃의 수직 단면을 나타내는 블록도이다.
도 8은 도 5a에 도시된 픽셀에 인가되는 제어 신호들의 일 실시예를 나타낸 타이밍도이다.
도 9는 도 5a에 도시된 픽셀에 인가되는 제어 신호들의 다른 실시예를 나타낸 타이밍도이다.
도 10 내지 도 13은 도 8과 도 9에 도시된 제어 신호들에 따른 픽셀의 각 부분의 포텐셜 분포를 나타내는 도면들이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서의 동작 방법을 설명하기 위한 흐름도이다.
도 15는 본 발명의 다른 실시예에 따른 이미지 센서의 동작 방법에 추가적인 단계를 설명하기 위한 흐름도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 이미지 처리 시스템(image processing system, 10)은 이미지 센서(image sensor, 100), 디지털 이미지 프로세서(digital image processor; DSP, 200), 디스플레이 유닛(display unit, 300) 및 렌즈(500)를 포함할 수 있다.
이미지 센서(100)는 픽셀 어레이(pixel array, 110), 컨트롤 유닛(control unit, 150) 및 리드 아웃 블록(readout block, 190)을 포함할 수 있다.
픽셀 어레이(110)는 각각이 입사광에 따라 생성되는 광전하를 축적하여 상기 광전하에 대응하는 픽셀 신호를 생성하는 복수의 픽셀들(예컨대, 도 2의 P11~Pnm)을 포함할 수 있다.
상기 복수의 픽셀들 각각은 복수의 트랜지스터들 및 광전 변환 소자를 포함한다. 예컨대 광전 변환 소자는 포토 다이오드(photo diode) 또는 핀드 포토 다이오드(pinned photo diode)이다. 또한, 픽셀 어레이(110)는 다수의 광전 변환 소자들을 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 픽셀 신호들을 생성한다.
컨트롤 유닛(150)은 픽셀 어레이(110)와 리드 아웃 블록(190)의 동작을 제어할 수 있는 다수의 제어 신호들을 생성하고, 상기 다수의 제어 신호들을 공급할 수 있다.
컨트롤 유닛(150)은 로우 드라이버(row driver, 160), 컬럼 드라이버(column driver, 165), 타이밍 제네레이터(timing generator, 170) 및 제어 레지스터 블록(control register block, 180)을 포함할 수 있다.
로우 드라이버(160)는 픽셀 어레이(110)를 로우(row) 단위로 구동한다. 즉, 어느 하나의 동일한 로우에 속한 픽셀들은 동일한 제어 신호(예컨대, 도 2의 CS1~CSn)를 공급받을 수 있다. 또한, 로우 드라이버(160)는 픽셀 어레이(110)에 포함된 복수의 픽셀들에 벌크 제어 신호(예컨대, 도 2의 BCS)를 공급할 수 있다.
즉, 로우 드라이버(160)는 타이밍 제네레이터(170)로부터 출력되는 제어 신호를 디코딩하여 픽셀 어레이(110)에 제어 신호들을 공급할 수 있다.
컬럼 드라이버(165)는 타이밍 제네레이터(170)의 제어에 따라 다수의 제어신호들을 생성하여 리드아웃 블록(190)의 동작을 제어할 수 있다.
타이밍 제네레이터(170)는 로우 드라이버(160) 및 컬럼 드라이버(165)에 제어 신호 또는 클럭 신호를 인가하여 로우 드라이버(160) 및 컬럼 드라이버(165)의 동작 또는 타이밍을 제어할 수 있다. 타이밍 제네레이터(170)는 외부(예컨대, 호스트)로부터 수신하는 제어 신호와 클럭 신호를 이용하여 로우 드라이버(160) 및 컬럼 드라이버(165)에 공급할 제어 신호 또는 클럭 신호를 생성할 수 있다.
이때, 제어 레지스터 블록(180)은 카메라 컨트롤 유닛(210)의 제어에 따라 동작하며, 제어 신호와 클럭 신호를 저장하거나 버퍼링(buffering)할 수 있다.
리드아웃 블록(190)은 복수의 픽셀들 각각이 생성하는 복수의 픽셀 신호들을 아날로그-디지털 변환(analog-digital converting)하여 임시 저장한 뒤 증폭하여 디지털 형태의 디지털 픽셀 신호(DPS)를 출력할 수 있다.
DSP(200)는 이미지 센서(100)에 의해 센싱되어 출력된 픽셀 신호(PS)를 처리하여 이미지 데이터를 생성하고, 상기 이미지 데이터를 디스플레이 유닛(300)에 출력할 수 있다.
DSP(200)는 카메라 컨트롤 유닛(210), 이미지 신호 프로세서(image signal processor; ISP, 220) 및 PC I/F(230)를 포함할 수 있다.
카메라 컨트롤 유닛(210)은 제어 레지스터 블록(180)을 제어한다. 이때, 카메라 컨트롤 유닛(210)은 I2C(inter-integrated circuit)를 이용하여 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
ISP(220)는 리드 아웃 회로(190)로부터 출력된 디지털 픽셀 신호(DPS)를 사람이 보기 좋도록 가공 및 처리하여 가공 및 처리된 이미지 데이터를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.
ISP(220)는 이미지 센서(100)와 별개의 칩으로 구현된다. 다른 실시 예에 따라 ISP(220)와 이미지 센서(100)는 하나의 칩으로 구현될 수 있다.
디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰, 스마트폰 및 기타 영상 출력 단말로 구현될 수 있다.
도 2는 도 1에 도시된 픽셀 어레이와 로우 드라이버의 일 실시예를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 픽셀 어레이(110-1)는 n 개의 로우들(rows)과 m 개의 컬럼들(columns)을 가진 매트릭스(matrix) 형태로 배열된 복수의 픽셀들(P11~Pnm)을 포함한다.
복수의 픽셀들(P11~Pnm) 중 동일한 로우에 속한 픽셀들은 동일한 제어 신호(CS1~CSn 중 어느 하나)를 수신한다. 제어 신호(CS1~CSn 중 어느 하나)는 복수의 픽셀들(P11~Pnm) 각각에 포함된 트랜지스터들(예컨대, 도 5a의 TX, RX, SX)을 제어하기 위한 신호들(예컨대, 도 5a의 TG, RS, SEL)을 포함한다.
복수의 픽셀들(P11~Pnm)은 동일한 벌크 제어 신호(BCS)를 수신한다. 벌크 제어 신호(BCS)는 도 5a의 포토 다이오드(PD)의 일측단 즉, 도 7의 접지 단자(434)를 통해 P-WELL 영역(436)에 공급되는 신호를 의미한다. P-WELL 영역(436)은 벌크(bulk)라 불리며, 포토 다이오드(470) 및 모든 픽셀 내부의 트랜지스터들의 바디에 공통으로 연결될 수 있다.
복수의 픽셀들(P11~Pnm)은 각각 생성한 픽셀 신호를 컬럼 라인(COL1~COLm)으로 출력할 수 있다.
벌크 제어 신호(BCS)는 0 V 또는 다양한 전압 레벨을 가질 수 있다. 복수의 픽셀들(P11~Pnm) 각각에 포함된 전송 트랜지스터(예컨대, 도 5a의 TX)의 임계 전압(threshold voltage)이 벌크 제어 신호(BCS)의 레벨에 따라 변경될 수 있다.
이는 바디 효과(body effect)에 의한 것으로, 음의(negative) 레벨의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가되면 복수의 픽셀들(P11~Pnm) 각각에 포함된 전송 트랜지스터의 임계 전압은 0 V의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가될 때보다 높아지게 된다. 반대로, 양의(positive) 레벨의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가되면 상기 임계 전압은 0 V의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가될 때보다 낮아지게 된다.
만일 음의 레벨의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가되어 상기 임계 전압이 높아지게 되면, 전송 트랜지스터의 게이트의 포텐셜(potential)은 낮아지게 되어 FWC(Full Well Capacity)가 높아진다.
반대로, 양의 레벨의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가되어 상기 임계 전압이 낮아지게 되면, 전송 트랜지스터의 게이트의 포텐셜(potential)은 높아지게 되어 FWC(Full Well Capacity)가 낮아진다.
상기 FWC는 포토 다이오드(PD)가 축적할 수 있는 광전하의 수를 의미하는 것으로, FWC가 높을수록 고조도 신호 대 잡음비 및 다이나믹 레인지(dynamic range)가 좋은 픽셀일 수 있다.
또한, 상기 임계 전압은 블루밍(blooming) 현상과 관련되며, 블루밍 현상이란 하나의 픽셀에서 생성된 광전하가 다른 인접하는 픽셀로 전이되어 노이즈를 발생하는 현상을 의미한다. 블루밍 현상은 전송 트랜지스터의 게이트의 포텐셜이 낮아질수록 증가될 수 있다.
만일 음의 레벨의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가되어 상기 임계 전압이 높아지게 되면, 전송 트랜지스터의 게이트의 포텐셜(potential)은 낮아지게 되어 블루밍 현상이 증가된다.
반대로, 양의 레벨의 벌크 제어 신호(BCS)가 복수의 픽셀들(P11~Pnm) 각각에 인가되어 상기 임계 전압이 낮아지게 되면, 전송 트랜지스터의 게이트의 포텐셜(potential)은 높아지게 되어 블루밍 현상이 감소된다.
따라서, 벌크 제어 신호(BCS)의 레벨을 조절함으로써, 전송 트랜지스터의 임계 전압을 조절하여 픽셀들(P11~Pnm)의 FWC와 블루밍 현상을 조절할 수 있다. 또한, FWC와 블루밍 현상을 서로 트레이드 오프(trade off) 관계에 있으므로 벌크 제어 신호(BCS)의 레벨은 적절히 선택될 필요가 있다.
도 3은 도 1에 도시된 픽셀 어레이와 로우 드라이버의 다른 실시예를 나타내는 블록도이다.
도 1 내지 도 3을 참조하면, 복수의 픽셀들(P11~Pnm) 중 동일한 로우에 속한 픽셀들은 동일한 벌크 제어 신호(BCS1~BCSn 중 어느 하나)를 수신한다. 따라서, 동일한 로우에 속한 픽셀들(예컨대, P11~P1m) 각각에 포함된 전송 트랜지스터의 임계 전압은 동일한 벌크 제어 신호(BCS1~BCSn 중 어느 하나)에 따라 제어될 수 있다.
픽셀 어레이(110)를 제조하는 공정 중 포토리소그래피(photolithography) 공정 상의 오차로 인해 Gr/Gb 색 차이(Gr/Gb color difference)가 발생할 수 있다. 상기 Gr/Gb 색 차이는 베이어 패턴(bayer pattern)으로 배열된 픽셀들 중 서로 다른 로우에 속한 그린 픽셀들(Gr/Gb) 간의 색 차이를 말한다. 상기 Gr/Gb 색 차이는 인접하는 로우에 속한 그린 픽셀들(Gr/Gb)의 전송 트랜지스터들의 임계 전압들 간의 차이에 기인한다.
실시예에 따라, 상기 Gr/Gb 색 차이를 줄이기 위해 픽셀 어레이(110)의 각 로우마다 서로 다른 벌크 제어 신호(BCS1~BCSn 중 어느 하나)가 인가될 수 있다. 예컨대, 제1 로우에 속한 픽셀들(P11~P1m)에는 양의 레벨의 벌크 제어 신호(BCS1)가 인가되고, 제2 로우에 속한 픽셀들(P21~P2m)에는 음의 레벨의 벌크 제어 신호(BCS2)가 인가될 수 있다. 마찬가지로 제3 로우 내지 제n 로우에도 양과 음의 레벨의 벌크 제어 신호들(BCS3~BCSn)이 번갈아 인가될 수 있다.
각 로우에 인가되는 벌크 제어 신호(BCS1~BCSn)에 따라 상기 각 로우에 속한 픽셀들의 전송 트랜지스터의 임계 전압이 조절될 수 있다. 상기 임계 전압이 조절됨에 따라 FWC(Full Well Capacity) 또는 플로팅 디퓨젼으로의 광전하 전송 효율이 달라질 수 있다. 따라서, 각 로우에 인가되는 벌크 제어 신호(BCS1~BCSn)의 레벨을 달리 인가하여 인접하는 로우에 속한 그린 픽셀들(Gr/Gb)의 전송 트랜지스터들의 임계 전압들을 제어함으로써, 상기 Gr/Gb 색 차이가 감소될 수 있다.
도 4는 도 1에 도시된 픽셀 어레이와 로우 드라이버의 또 다른 실시예를 나타내는 블록도이다.
도 1 내지 도 4를 참조하면, 복수의 픽셀들(P11~Pnm)은 각각 서로 다른 벌크 제어 신호(BCS11~BCSnm 중 어느 하나)를 수신한다. 벌크 제어 신호들(BCS11~BCSnm)은 각각 서로 다른 레벨을 가질 수 있고, 각각 서로 동일한 레벨을 가질 수 있다. 따라서, 복수의 픽셀들(P11~Pnm) 각각에 포함된 전송 트랜지스터의 임계 전압은 벌크 제어 신호(BCS11~BCSnm 중 어느 하나)에 따라 제어될 수 있다.
즉, 복수의 픽셀들(P11~Pnm) 각각에 포함된 전송 트랜지스터의 임계 전압이 독립적으로 제어됨으로써, FWC와 관련된 픽셀들의 특성이 개별적으로 조절될 수 있다.
도 2 내지 도 4에서 설명된 벌크 제어 신호들의 레벨은 도 8과 도 9의 제1 레벨(LV1) 또는 제2 레벨(LV2)일 수 있다.
도 5a는 도 2 내지 도 4에 도시된 픽셀의 일 실시예를 나타내는 도면이다. 도 5b는 도 2 내지 도 4에 도시된 픽셀의 다른 실시예를 나타내는 도면이다. 도 5c는 도 2 내지 도 4에 도시된 픽셀의 또 다른 실시예를 나타내는 도면이다.
도 1 내지 도 5c를 참조하면, 픽셀(112a)은 포토 다이오드(PD), 트랜스퍼 트랜지스터(TX), 플로팅 디퓨젼 노드 (FD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다.
도 5a에서는 하나의 포토다이오드(PD)와 4개의 MOS트랜지스터들(TX, RX, DX, 및 SX)을 포함하는 4T 구조의 픽셀을 예시하고 있지만, 본 발명에 따른 실시 예가 이에 한정되는 것은 아니며, 적어도 3 개의 트랜지스터들과 포토다이오드(PD)를 포함하는 모든 회로들에 본 발명에 따른 실시 예가 적용될 수 있다.
여기서, 포토 다이오드(PD)는 광전 변환 소자의 예시로서, 포토트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토다이오드(pinned photo diode(PPD)) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
픽셀(112a)의 동작을 살펴보면, 포토 다이오드(PD)는 대상물(350)로부터 입사되는 광의 세기에 따라 가변되는 광전하를 생성한다. 포토 다이오드(PD)의 일측단은 전송 트랜지스터(TX)와 접속되고 타측단은 로우 드라이버(120)로부터 벌크 제어 신호(BCS)를 수신한다. 벌크 제어 신호(BCS)는 픽셀(112a)이 도 2에 도시된 픽셀 어레이(110)의 일부임을 가정하고 도시되었으나 본 발명의 범위는 이에 한정되지 않는다.
전송 트랜지스터(TX)는 로우 드라이버(120)로부터 출력되는 전송 제어 신호(TG)에 따라 상기 생성된 광전하를 플로팅 디퓨젼 노드(FD)로 전송할 수 있다.
플로팅 디퓨젼 노드(FD)에 축적된 광전하에 따른 전위에 따라 드라이브 트랜지스터(DX)는 선택 트랜지스터(SX)로 상기 광전하를 증폭하여 전송할 수 있다.
선택 트랜지스터(SX)는 드레인 단자가 상기 드라이브 트랜지스터(DX)의 소스 단자에 연결되고, 로우 드라이버(120)로부터 출력되는 선택 신호(SEL)에 따라 픽셀(112a)에 연결된 칼럼 라인으로 픽셀 신호를 출력할 수 있다.
리셋 트랜지스터(RX)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 픽셀 전압(VPIX)으로 리셋할 수 있다. 픽셀 전압(VPIX)은 픽셀 어레이(110)의 구동 전압을 의미하며, 예컨대 2V에서 5V의 범위를 가질 수 있다.
픽셀의 다른 실시 예가 도 5b 및 도 5c에 도시된다.
도 5b에 도시된 픽셀(112b)은 3-트랜지스터(3T) 구조의 픽셀로서, 포토다이오드(PD), 전송 트랜지스터(TX), 리셋 트랜지스터(RX) 및 드라이브 트랜지스터(TX)를 포함할 수 있다. 리셋 트랜지스터(RX)는 n 채널 디플리션형 트랜지스터(n-channel depletion type transistor)로 구현될 수 있다. 리셋 트랜지스터(RX)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 픽셀 전압(VPIX)으로 리셋하거나, 로우 레벨(예컨대, 0V)로 셋팅하여 선택 트랜지스터(SX)와 유사한 기능을 수행할 수 있다.
도 5c에 도시된 픽셀(112c)은 5-트랜지스터 픽셀로서, 포토다이오드(PD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX)와 선택 트랜지스터(SX)를 포함하며, 이외에 한 개의 트랜지스터(Px)를 더 포함한다.
도 6은 도 5a에 도시된 픽셀의 레이아웃을 나타내는 블록도이다. 도 7은 도 6에 도시된 픽셀의 레이아웃의 수직 단면을 나타내는 블록도이다.
도 5a, 도 6 및 도 7을 참조하면, 픽셀의 레이아웃(400)은 픽셀(405)에 포함되는 각 소자들의 배치 상태의 실시예를 나타내고 있다. 픽셀(405)은 m x n 매트릭스 형태(m 및 n은 2 이상의 자연수)로 도 1의 픽셀 어레이(110)를 구성할 수 있다.
픽셀의 레이아웃(400)은 DTI 영역(410) 및 액티브 영역(420)을 포함할 수 있다. DTI 영역(410)은 인접하는 픽셀들(미도시) 사이의 전기적 크로스토크와 광학적 크로스토크 현상을 방지하기 위해 형성될 수 있다.
액티브 영역(420)은 STI(Shallow Trench Isolation, 422), 플로팅 디퓨젼(424), 전송 트랜지스터(TX)의 게이트(426), 드라이브 트랜지스터(DX)의 게이트(428), 선택 트랜지스터(SX)의 게이트(430), 리셋 트랜지스터(RX)의 게이트(432), 접지 단자(434) 및 P-WELL 영역(436)을 포함할 수 있다. 도 6에서는 도 5a에 도시된 4T 구조의 픽셀의 레이아웃을 나타내고 있으나, 본 발명은 이에 한정되지 않고 3T 구조, 5T 구조 등 다른 구조의 픽셀에도 적용될 수 있다. 또한, 액티브 영역(420)에 포함되는 각각의 소자들의 배치는 도 6에 한정되지 않고 얼마든지 설계 변경이 가능할 수 있다.
STI(422)는 DTI 영역(410)의 안쪽에서 플로팅 디퓨젼(424), 전송 트랜지스터(TX)의 게이트(426), 드라이브 트랜지스터(DX)의 게이트(428), 선택 트랜지스터(SX)의 게이트(430), 리셋 트랜지스터(RX)의 게이트(432), 접지 단자(434) 및 P-WELL 영역(436)의 주변에 형성될 수 있다. STI(422)는 상기 각 영역의 전기적인 분리를 위해 STI 공정으로 형성될 수 있고, DTI 영역(410)에 비해 얕은 깊이를 가질 수 있다.
플로팅 디퓨젼(424)은 전송 트랜지스터(TX)의 게이트(426)와 인접하여 형성될 수 있다. 플로팅 디퓨젼(424)은 도 5a 내지 도 5c의 플로팅 디퓨젼 노드(FD)에 해당하며, 포토 다이오드(PD)에 의해 생성되는 광전하가 전송 트랜지스터(TX)를 통해 전송되는 노드이다.
전송 트랜지스터(TX), 드라이브 트랜지스터(DX), 선택 트랜지스터(SX) 및 리셋 트랜지스터(RX)의 게이트들(426, 428, 430, 432)은 도 5a 내지 도 5c에서 설명한 바와 같이 각각의 제어 신호를 입력받거나 플로팅 디퓨젼 노드(FD)에 연결될 수 있다.
접지 단자(434)는 로우 드라이버(160)로부터 벌크 제어 신호(예컨대, 도 2의 BCS)를 수신하여 P-WELL 영역(436)에 상기 벌크 제어 신호에 따른 전압을 공급할 수 있다.
P-WELL 영역(436)은 접지 단자(434), 드라이브 트랜지스터(DX)의 게이트(428), 선택 트랜지스터(SX)의 게이트(430), 및 리셋 트랜지스터(RX)의 게이트(432)의 주변에 형성될 수 있다. P-WELL 영역(436)에는 n++로 도핑된 영역(미도시)이 형성될 수 있고 n++로 도핑된 영역(미도시)은 드라이브 트랜지스터(DX), 선택 트랜지스터(SX), 리셋 트랜지스터(RX)의 소스 단자 또는 드레인 단자로서의 역할을 할 수 있다. P-WELL 영역(436)은 상기 n++로 도핑된 영역(미도시)을 전기적으로 절연시킬 수 있다.
P-WELL 영역(436)은 벌크(bulk)로 불리며, 접지 단자(434)가 공급하는 상기 벌크 제어 신호에 따른 전압에 따라 전압 레벨이 가변될 수 있다. 도 8에서 후술하는 바와 같이 P-WELL 영역(436)의 달라진 전압 레벨은 포토 다이오드(470) 및 전송 게이트(TX)의 게이트(426)의 포텐셜(potential)에 영향을 줄 수 있다.
도 7은 픽셀(405)을 수직선(A-A')을 따라 수직으로 자른 수직 단면을 나타낸다. 픽셀(405)은 마이크로 렌즈(micro lens, 460), 컬러 필터(color filter, 462), 반사 방지층(anti-reflection layer, 463), 반도체 기판(466)이 적층되어 형성될 수 있고, 반도체 기판(466)은 DTI 영역(410), 에픽택셜층(epitaxial layer, 464), 포토 다이오드(470), P-WELL(436), STI(422), 리셋 트랜지스터(RX)의 게이트(432), 전송 트랜지스터(TX)의 게이트(426), 접지 단자(434) 및 플로팅 디퓨젼(424)을 포함할 수 있다. 도 7에서는 대상물로부터 반사되는 빛이 입사되는 방향을 가장 하부로 정의하며, 픽셀(405)에 포함되는 트랜지스터들이 NMOS 트랜지스터로 가정하고 설명하기로 한다. 실시예에 따라 픽셀(405)에 포함되는 트랜지스터들은 PMOS 트랜지스터로 구현될 수 있다.
마이크로 렌즈(460)는 픽셀(405)의 하부에 픽셀(405)에 대응하는 위치에 형성될 수 있으며, 마이크로 렌즈(460)는 집광력(light gathering power)을 높여 이미지 품질을 높이기 위해 사용될 수 있다.
컬러 필터(462)는 마이크로 렌즈(460)의 상부에 형성될 수 있고, 특정 파장의 빛(예컨대, 레드(Red), 그린(Green), 블루(Blue), 마젠타(Magenta), 옐로우(Yellow), 사이언(Cyan))을 선택적으로 투과시킬 수 있다. 실시예에 따라, 컬러 필터(462)의 하부에는 오버 코팅 레이어(over-coating layer)라고 불리는 평탄층(미도시)이 형성될 수 있다.
반사 방지층(463)은 컬러 필터(462)의 상부에 형성될 수 있고, 마이크로 렌즈(460) 및 컬러 필터(462)를 통해 입사하는 입사광이 반사되는 것을 방지할 수 있다. 즉, 반사 방지층(463)은 입사광을 효율적으로 투과시킴으로써 이미지 센서의 성능(예컨대, 수광 효율 및 광 감도)을 향상시킬 수 있다.
DTI 영역(410)은 인접하는 픽셀(미도시)과의 관계에서 전기적 크로스토크 및 광학적 크로스토크 현상을 방지할 수 있다. DTI 영역(410)은 인접하는 픽셀(미도시)과의 전기적/광학적 분리를 위해 산화물(oxide, 412) 및/또는 폴리 실리콘(polysilicon, 414)을 포함할 수 있다. 에픽택셜층(464)은 p형 실리콘 기판 상에 형성되는 p형 에피택셜 층일 수 있다.
포토 다이오드(470)는 이온 주입(ion implantation) 공정을 수행함으로써 P-WELL 영역(436) 내에 n형 영역으로 형성될 수 있다. 실시예에 따라, 포토다이오드(470)는 복수의 도핑 영역들이 적층된 형태로 형성될 수 있다. 이 경우 상부 도핑 영역은 n+형 이온이 주입되어 형성될 수 있고, 하부 도핑 영역은 n-형 이온이 주입되어 형성될 수 있다. 포토 다이오드(470)는 높은 필팩터(fill-factor)를 얻기 위해, 픽셀(405)에서 DTI 영역(410)을 제외한 대부분의 면적에 걸쳐 형성될 수 있다. 필팩터는 픽셀의 면적과 수광 영역의 비율로 정의할 수 있으며, 그 값이 높을수록 수광 효율이 높다.
P-WELL 영역(436)은 포토 다이오드(470)를 감싸는 형태로 형성될 수 있고, 상부의 트랜지스터들과 포토 다이오드(470)를 전기적으로 절연시킬 수 있다. 또한, 각 트랜지스터들의 게이트(428, 430, 432)와 인접하여 n++로 도핑되는 영역(미도시)은 각 트랜지스터들의 소스 및 드레인 단자로 동작할 수 있다. 반도체 기판(466)의 상부에는 다층의 도전 라인들(미도시)이 포함될 수 있으며, 다층의 도전 라인(미도시)들은 예를 들어, 구리, 알루미늄과 같은 금속 물질을 포함하는 도전 물질을 패터닝하는 방식으로 형성될 수 있다.
STI(422)는 인접하는 소자들 사이의 전기적인 분리를 위해 형성될 수 있다.
리셋 트랜지스터(RX)의 게이트(432) 및 전송 트랜지스터(TX)의 게이트(426)는 각각 대응하는 게이트 절연막(409) 상부에 형성될 수 있다. 게이트 절연막(409)은 SiO2, SiON, SiN, Al2O3, Si3N4, GexOyNz, GexSiyOz 또는 고유전율 물질일 수 있고, 고유전율 물질은 HfO2, ZrO2, Al2O3, Ta2O5, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합 등을 원자층 증착법으로 형성된 것일 수 있다.
특히, 전송 트랜지스터(TX)의 게이트(426)는 포토 다이오드(470)가 반도체 기판(466)의 중간에 형성된 것에 대응하여 트렌치(trench) 공정으로 형성될 수 있다. 실시예에 따라 전송 트랜지스터(TX)의 게이트(426)는 포토 다이오드(470)의 상부 경계면 깊이 이상 또는 이하로 형성될 수 있다.
플로팅 디퓨젼(470)은 전송 트랜지스터(TX)의 게이트(426)와 인접하여 형성될 수 있고, 포토 다이오드(470)와의 사이에 P-WELL 영역(436)이 형성되어 전기적으로 절연될 수 있다.
DTI 영역(410)은 트랜치 공정(trench process)으로 형성될 수 있다. 상기 트랜치 공정은 픽셀(405)을 포함하는 반도체 기판(466)에 적당한 깊이의 트랜치를 형성하는 것으로, 상기 트랜치의 깊이가 상대적으로 깊은 DTI 공정과 상대적으로 얕은 STI 공정으로 나뉠 수 있다. DTI 영역(410)으로 인해 픽셀(405)은 인접하는 픽셀(미도시)와 전기적으로 분리되며, 각 픽셀이 포함하는 벌크 즉, P-WELL 영역 역시 분리된다. 이에 따라 접지 단자(434)로 공급되는 벌크 제어 신호(예컨대, BCS)에 따라 각 픽셀이 포함하는 벌크는 독립적으로 제어될 수 있다.
도 8은 도 5a에 도시된 픽셀에 인가되는 제어 신호들의 일 실시예를 나타낸 타이밍도이다. 도 9는 도 5a에 도시된 픽셀에 인가되는 제어 신호들의 다른 실시예를 나타낸 타이밍도이다.
도 5a, 도 8 및 도 9를 참조하면, 도 8은 도 5a에 도시된 픽셀(112a)에 인가되는 선택 제어 신호(SEL), 리셋 제어 신호(RS), 벌크 제어 신호(BCS) 및 전송 제어 신호(TG)의 일 실시예(600)를 나타낸다. 비록 도 5a에 도시된 픽셀(112a)에 인가되는 제어 신호만이 도시되어 있으나, 본 발명의 범위는 이에 한정되지 않는다.
하나의 프레임은 픽셀 어레이(110)에 포함된 모든 픽셀들에 대한 픽셀 신호가 생성되어 출력되는데 걸리는 시간으로 정의될 수 있다. 즉, 도 8 또는 도 9에서는 t1에서 t16 까지의 시간을 하나의 프레임으로 가정하기로 한다.
선택 제어 신호(SEL)는 t9에서 t14까지의 구간에서 하이 레벨을 가지며, 이는 픽셀(112a)이 포함된 로우에 대한 리드아웃이 수행됨을 의미한다.
리셋 제어 신호(RS)는 t1에서 t3, t6에서 t10 및 t13에서 t16까지의 구간에서 하이 레벨을 가진다. 리셋 제어 신호(RS)가 하이 레벨인 구간에서 리셋 트랜지스터(RX)는 턴온되어 플로팅 디퓨젼 노드(FD)를 픽셀 전압(VPIX)으로 고정 즉, 리셋한다.
전송 제어 신호(TG)는 t4에서 t5 및 t11에서 t12까지의 구간에서 하이 레벨을 가진다. 전송 제어 신호(TG)가 하이 레벨인 구간에서 전송 트랜지스터(TX)는 턴온되어 포토 다이오드(PD)에 축적된 광전하를 플로팅 디퓨젼 노드(FD)로 전송한다.
즉, 리셋 제어 신호(RS)가 t3에서 t6까지 로우 레벨이 되면, 리셋 트랜지스터(RX)는 턴오프되어 플로팅 디퓨젼 노드(FD)는 주변의 영향에 따라 포텐셜이 가변되는 플로팅 상태로 된다. 전송 제어 신호(TG)가 t4에서 t5까지 하이 레벨이 되면, 전송 트랜지스터(TX)는 포토 다이오드(PD)에 잔존하는 광전하를 플로팅 디퓨젼 노드(FD)로 전송한다. 따라서, 포토 다이오드(PD)는 t5 이후부터 새로이 생성되는 광전하를 축적하기 시작한다.
리셋 제어 신호(RS)가 t6에서 t10까지 하이 레벨이 되면, 리셋 트랜지스터(RX)는 턴온되어 플로팅 디퓨젼 노드(FD)를 리셋한다. 리셋 제어 신호(RS)가 t10 이후 로우 레벨이 되면, 다시 플로팅 디퓨젼 노드(FD)는 플로팅 상태로 된다.
전송 제어 신호(TG)가 t11에서 t12까지 하이 레벨이 되면, 전송 트랜지스터(TX)는 포토 다이오드(PD)에 축적된 광전하를 플로팅 디퓨젼 노드(FD)로 전송한다. 플로팅 상태의 플로팅 디퓨젼 노드(FD)의 포텐셜은 전송되는 광전하의 양에 따라 가변되며, 플로팅 디퓨젼 노드(FD)의 포텐셜에 따라 드라이브 트랜지스터(DX)와 선택 트랜지스터는 칼럼 라인(COL)으로 픽셀 신호를 출력할 수 있다.
벌크 제어 신호(BCS)는 적어도 2 개 이상의 레벨을 가질 수 있다. 제1 레벨(LV1)은 음의 전압 레벨(예컨대, -1 V)이고 제2 레벨(LV2)은 통상적인 접지 전압 예컨대, 0 V일 수 있다.
벌크 제어 신호(BCS)는 t2에서 t7 및 t8에서 t15까지의 구간에서 제1 레벨(LV1)을 가질 수 있고, 그 이외의 구간에서 제2 레벨(LV2)을 가질 수 있다.
벌크 제어 신호(BCS)가 제1 레벨(LV1)을 가지는 구간은 리셋 제어 신호(RS)가 로우 레벨을 가지는 구간을 각각 포함한다. 즉, 리셋 제어 신호(RS)가 로우 레벨을 가지는 구간은 최소한 벌크 제어 신호(BCS)가 제1 레벨(LV1)을 가지는 각각의 구간이 시작된 이후에 시작될 수 있다. 이는 포토 다이오드의 포텐셜(PP)과 플로팅 디퓨젼 노드의 포텐셜(FP)의 차이를 최대화하기 위한 것으로 도 10 내지 도 13를 참조해 후술하기로 한다.
도 9는 도 5a에 도시된 픽셀(112a)에 인가되는 선택 제어 신호(SEL), 리셋 제어 신호(RS), 벌크 제어 신호(BCS) 및 전송 제어 신호(TG)의 다른 실시예(700)를 나타낸다. 도 9에서는 도 8과 달리 벌크 제어 신호(BCS)는 모든 구간에서 제2 레벨(LV2)을 가질 수 있다.
벌크 제어 신호(BCS)의 타이밍은 벌크 제어 신호(BCS)가 제1 레벨(LV1)을 가지는 구간은 리셋 제어 신호(RS)가 로우 레벨을 가지는 구간을 포함하는 범위에서 얼마든지 설계 변경이 가능할 수 있다.
도 10 내지 도 13은 도 8과 도 9에 도시된 제어 신호들에 따른 픽셀의 각 부분의 포텐셜 분포를 나타내는 도면들이다.
도 5a, 도 8 내지 도 13을 참조하면, 도 10 내지 도 13은 각각 픽셀(112a)에 인가되는 선택 제어 신호(SEL), 리셋 제어 신호(RS), 벌크 제어 신호(BCS) 및 전송 제어 신호(TG)에 따라 가변되는 벌크 포텐셜(BP), 포토 다이오드 포텐셜(PP), 전송 트랜지스터의 게이트 포텐셜(TGP), 플로팅 디퓨젼 노드 포텐셜(FP), 리셋 트랜지스터의 게이트 포텐셜(RGP) 및 리셋 트랜지스터의 드레인 포텐셜(RDP)을 나타낸다.
도 10 내지 도 13에서 수직 방향을 따른 포텐셜 즉, 전압 레벨은 위로 갈수록 음의 포텐셜을, 아래로 갈수록 양의 포텐셜을 나타낸다.
도 10은 벌크 제어 신호(BCS)가 제2 레벨(LV2)이고, 전송 제어 신호(TG)가 로우 레벨이고, 리셋 제어 신호(RS)가 하이 레벨인 경우의 제1 포텐셜 분포(POT1)를 나타낸다. 즉, 제1 포텐셜 분포(POT1)는 도 8의 t1에서 t2, t7에서 t8, t15에서 t16까지의 구간에서의 포텐셜 분포를 나타낸다.
벌크 포텐셜(BP)은 벌크 제어 신호(BCS)가 제2 레벨(LV2)임에 따라 제2 레벨(LV2)을 가지며, 전송 트랜지스터의 게이트 포텐셜(TGP)은 전송 제어 신호(TG)가 로우 레벨임에 따라 제2 레벨(LV2)보다 약간 높은 레벨을 가진다.
벌크 포텐셜(BP)과 전송 트랜지스터의 게이트 포텐셜(TGP)에 따라 포토 다이오드 포텐셜(PP)은 전송 트랜지스터의 게이트 포텐셜(TGP)보다 피닝 포텐셜(pinning potential; ΔV)만큼 높게 결정된다. 피닝 포텐셜(ΔV)은 FWC를 결정하는 요소이며, 제1 포텐셜 분포(POT1)에서 포토 다이오드(PD) 내에 존재하는 광전하 중 피닝 포텐셜(ΔV) 내에 있는 광전하들이 포토 다이오드(PD)에 축적되어 있다.
리셋 트랜지스터의 드레인 포텐셜(RDP)은 도 5a에서와 같이 리셋 트랜지스터(RX)의 드레인은 픽셀 전압(VPIX)을 공급받으므로 픽셀 전압(VPIX)의 레벨로 결정된다. 리셋 트랜지스터의 게이트 포텐셜(RGP)은 리셋 제어 신호(RS)가 하이 레벨임에 따라 픽셀 전압(VPIX)보다 약간 높은 레벨을 가진다.
또한, 플로팅 디퓨젼 노드 포텐셜(FP)은 리셋 트랜지스터(RX)가 턴온됨에 따라 픽셀 전압(VPIX)으로 결정된다.
도 11은 벌크 제어 신호(BCS)가 제1 레벨(LV1)이고, 전송 제어 신호(TG)가 로우 레벨이고, 리셋 제어 신호(RS)가 하이 레벨인 경우의 제2 포텐셜 분포(POT2)를 나타낸다. 즉, 제2 포텐셜 분포(POT2)는 도 8의 t2에서 t3, t6에서 t7, t8에서 t10, t13에서 t15까지의 구간과 도 9의 t1에서 t3, t6에서 t10, t13에서 t16까지의 구간에서의 포텐셜 분포를 나타낸다.
벌크 포텐셜(BP)은 벌크 제어 신호(BCS)가 제1 레벨(LV1)로 변경됨에 따라 제1 레벨(LV1)을 가지며, 전송 트랜지스터의 게이트 포텐셜(TGP)은 전송 제어 신호(TG)가 로우 레벨임에 따라 제1 레벨(LV1)보다 약간 높은 레벨을 가진다.
벌크 포텐셜(BP)이 낮아짐에 따라 포토 다이오드 포텐셜(PP)은 벌크 포텐셜(BP)와의 레벨 차이를 유지하므로 벌크 포텐셜(BP)의 변화량만큼 낮아지게 된다.
플로팅 디퓨젼 노드 포텐셜(FP), 리셋 트랜지스터의 게이트 포텐셜(RGP) 및 리셋 트랜지스터의 드레인 포텐셜(RDP)은 제1 포텐셜 분포(POT1)과 동일하게 유지된다.
따라서, 플로팅 디퓨젼 노드 포텐셜(FP)이 유지된 상태에서 포토 다이오드 포텐셜(PP)이 낮아짐에 따라 포토 다이오드 포텐셜(PP)과 플로팅 디퓨젼 노드 포텐셜(FP)의 포텐셜 차이가 증가될 수 있다. 즉, 포토 다이오드 포텐셜(PP)과 플로팅 디퓨젼 노드 포텐셜(FP)의 포텐셜 차이가 작을 때 발생되는 포토 다이오드(PD)로부터 플로팅 디퓨젼 노드(FD)로의 광전하 전송 효율(photocharge transfer efficiency)이 높아질 수 있으며, 플로팅 디퓨젼 노드(FD)로부터 포토 다이오드(PD)로의 광전하 역류(photocharge back flow) 현상이 방지될 수 있다.
도 12는 벌크 제어 신호(BCS)가 제1 레벨(LV1)이고, 전송 제어 신호(TG)가 로우 레벨이고, 리셋 제어 신호(RS)가 로우 레벨인 경우의 제3 포텐셜 분포(POT3)를 나타낸다. 즉, 제3 포텐셜 분포(POT3)는 도 8의 t3에서 t4, t5에서 t6, t10에서 t11, t12에서 t13까지의 구간과 도 9의 t3에서 t4, t5에서 t6, t10에서 t11, t12에서 t13까지의 구간에서의 포텐셜 분포를 나타낸다.
벌크 포텐셜(BP), 포토 다이오드 포텐셜(PP), 전송 트랜지스터의 게이트 포텐셜(TGP), 플로팅 디퓨젼 노드 포텐셜(FP) 및 리셋 트랜지스터의 드레인 포텐셜(RDP)은 제2 포텐셜 분포(POT2)과 동일하게 유지된다.
리셋 트랜지스터의 게이트 포텐셜(RGP)은 리셋 제어 신호(RS)가 로우 레벨로 변경됨에 따라 제2 레벨(LV2)보다 약간 높은 레벨을 가진다.
도 11과 도 12에서 나타나는 바와 같이 벌크 제어 신호(BCS)의 레벨을 제1 레벨(LV1)로 변경시켜 벌크 포텐셜(BP), 포토 다이오드 포텐셜(PP) 및 전송 트랜지스터의 게이트 포텐셜(TGP)을 변경시킨 후에 리셋 제어 신호(RS)를 로우 레벨로 변경시킴으로써 포토 다이오드 포텐셜(PP)과 플로팅 디퓨젼 노드 포텐셜(FP) 간의 레벨 차이가 최대로 유지될 수 있다.
만일 리셋 제어 신호(RS)를 로우 레벨로 변경시켜 플로팅 디퓨젼 노드(FD)가 플로팅 상태가 된 후에 벌크 포텐셜(BP), 포토 다이오드 포텐셜(PP) 및 전송 트랜지스터의 게이트 포텐셜(TGP)이 변경된다면, 전송 트랜지스터(TX)의 게이트와 플로팅 디퓨젼 노드(FD) 사이의 커플링 작용으로 인해 전송 트랜지스터의 게이트 포텐셜(TGP)이 낮아질 때 플로팅 디퓨젼 노드 포텐셜(FP) 역시 낮아질 수 있다.
도 13은 벌크 제어 신호(BCS)가 제1 레벨(LV1)이고, 전송 제어 신호(TG)가 하이 레벨이고, 리셋 제어 신호(RS)가 로우 레벨인 경우의 제4 포텐셜 분포(POT4)를 나타낸다. 즉, 제4 포텐셜 분포(POT4)는 도 8의 t4에서 t5, t11에서 t12까지의 구간과 도 9의 t4에서 t5, t11에서 t12까지의 구간에서의 포텐셜 분포를 나타낸다.
벌크 포텐셜(BP), 포토 다이오드 포텐셜(PP), 리셋 트랜지스터의 게이트 포텐셜(RGP) 및 리셋 트랜지스터의 드레인 포텐셜(RDP)은 제3 포텐셜 분포(POT3)과 동일하게 유지된다.
전송 트랜지스터의 게이트 포텐셜(TGP)은 전송 제어 신호(TG)가 하이 레벨로 변경됨에 따라 포토 다이오드 포텐셜(PP)보다 약간 높은 레벨을 가진다. 전송 트랜지스터의 게이트 포텐셜(TGP)이 높아짐에 따라 포토 다이오드(PD)에 축적되어 있던 광전하가 플로팅 디퓨젼 노드(FD)로 전송될 수 있다. 이때, 포토 다이오드 포텐셜(PP)과 플로팅 디퓨젼 노드 포텐셜(FP)의 포텐셜 차이가 증가된 상태이므로 보다 효율적으로 광전하가 전송될 수 있다.
또한, 전송 트랜지스터(TX)의 게이트와 플로팅 디퓨젼 노드(FD) 사이의 커플링 작용으로 인해 플로팅 디퓨젼 노드 포텐셜(FP)은 전송 트랜지스터의 게이트 포텐셜(TGP)이 높아질 때 플로팅 디퓨젼 노드 포텐셜(FP) 역시 높아지는 FD 부스팅(boosting)이 발생한다. 상기 FD 부스팅으로 인해 플로팅 디퓨젼 노드 포텐셜(FP)은 픽셀 전압(VPIX)보다 더 높아져 포토 다이오드 포텐셜(PP)과 플로팅 디퓨젼 노드 포텐셜(FP)의 포텐셜 차이는 더욱 커질 수 있다.
제1 포텐셜 분포(POT1)에서 제2 포텐셜 분포(POT2)으로 변경될 때(예컨대, 도 8의 t2), 포토 다이오드(PD)의 포텐셜이 변경된다고 표현될 수 있다. 또한, 제2 포텐셜 분포(POT2)에서 제1 포텐셜 분포(POT1)으로 변경될 때(예컨대, 도 8의 t7), 포토 다이오드(PD)의 포텐셜이 복원된다고 표현될 수 있다.
따라서, 본 발명의 실시예에 따른 이미지 센서에 의하면, 픽셀의 벌크의 전압 레벨을 조절함으로써 픽셀의 특성을 개선할 수 있는 효과가 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서의 동작 방법을 설명하기 위한 흐름도이다. 도 15는 본 발명의 다른 실시예에 따른 이미지 센서의 동작 방법에 추가적인 단계를 설명하기 위한 흐름도이다.
도 1 내지 도 5a, 도 8 내지 도 15를 참조하면, 픽셀(112a)에 포함되는 리셋 트랜지스터(RX)는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 픽셀 전압(VPIX)으로 리셋할 수 있다(S95). 즉, 제1 포텐셜 분포(POT1)와 같이 플로팅 디퓨젼 노드(FD)는 픽셀 전압(VPIX)으로 유지될 수 있다.
플로팅 디퓨젼 노드(FD)가 픽셀 전압(VPIX)으로 유지된 상태에서 로우 드라이버(160)는 접지 단자(434)에 제1 레벨(LV1)을 갖는 벌크 제어 신호(BCS)를 인가하여 포토 다이오드(PD)의 포텐셜을 변경할 수 있다(S100). 즉, 제2 포텐셜 분포(POT2)와 같이 플로팅 디퓨젼 노드(FD)가 픽셀 전압(VPIX)으로 유지된 상태에서 벌크 포텐셜(BP)을 변경함으로써 포토 다이오드 포텐셜(PP)을 낮출 수 있다.
또한, 포토 다이오드(PD)의 포텐셜을 변경하는 구간(예컨대, t2~t7 또는 t8~t15)은 리셋 제어 신호(RS)가 로우 레벨인 구간(예컨대, t3~t6 또는 t10~t13)을 포함한다.
로우 드라이버(160)는 하이 레벨의 전송 제어 신호(TG)를 인가하여 전송 트랜지스터(TX)를 턴온시킬 수 있다. 이에 따라 포토 다이오드(PD)에 축적된 광전하는 플로팅 디퓨젼 노드(FD)로 전송될 수 있다(S110). 즉, 제3 포텐셜 분포(POT3)와 같이 플로팅 디퓨젼 노드(FD)를 플로팅 상태로 한 뒤, 제4 포텐셜 분포(POT)와 같이 전송 트랜지스터의 게이트 포텐셜(TGP)을 높이면 포토 다이오드(PD)에 축적된 광전하는 플로팅 디퓨젼 노드(FD)로 전송될 수 있다.
로우 드라이버(160)는 선택 제어 신호(SEL)를 하이 레벨로 하여 플로팅 디퓨젼 노드의 포텐셜(FP)에 따른 픽셀 신호를 생성하여 컬럼 라인(COL)으로 출력할 수 있다(S120).
로우 드라이버(160)는 접지 단자(434)에 제2 레벨(LV2)을 갖는 벌크 제어 신호(BCS)를 인가하여 포토 다이오드의 포텐셜(PP)을 복원할 수 있다(S125). 즉, 플로팅 디퓨젼 노드(FD)로의 광전하 전송이 완료되고 리셋 트랜지스터(RX)가 턴온된 후 제1 포텐셜 분포(POT1)와 같이 포토 다이오드 포텐셜(PP)은 제2 레벨(LV)로 복원될 수 있다.
실시예에 따라 도 14와 같이 S100 단계 내지 S120 단계만으로 본 발명이 구현될 수 있고, 도 15와 같이 S95 단계와 S125 단계를 더 포함할 수 있다.
도 2 내지 도 4에서 설명한 바와 같이 벌크 제어 신호(BCS)가 갖는 제1 레벨(LV1) 또는 제2 레벨(LV2)은 픽셀 어레이(110)에 포함된 픽셀들에 모두 동일하거나, 로우 별로 상이하거나, 또는 상기 픽셀들마다 상이할 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이미지 센서(100)
픽셀 어레이(110)
로우 드라이버(160)
리드아웃 블록(190)
DSP(200)
이미지 신호 프로세서(220)
디스플레이 유닛(300)

Claims (20)

  1. 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하는 이미지 센서의 동작 방법에 있어서,
    접지 단자에 제1 레벨을 갖는 벌크 제어 신호를 인가하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 단계를 포함하는 이미지 센서의 동작 방법.
  2. 제1항에 있어서,상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 단계; 및
    상기 플로팅 디퓨젼 노드의 포텐셜에 따른 픽셀 신호를 생성하는 단계를 더 포함하며,
    상기 제1 레벨은 0 V가 아닌 레벨이고,
    상기 각각의 픽셀은 인접하는 픽셀들과 전기적으로 분리되는 이미지 센서의 동작 방법.
  3. 제1항에 있어서,
    상기 접지 단자에 제2 레벨을 갖는 상기 벌크 제어 신호를 인가하여 상기 포토 다이오드의 포텐셜(potential)을 복원하는 단계를 더 포함하며,
    상기 제2 레벨은 0 V의 레벨인 이미지 센서의 동작 방법.
  4. 제1항에 있어서,
    리셋 제어 신호에 따라 상기 플로팅 디퓨젼 노드를 픽셀 전압으로 리셋하는 단계를 더 포함하고,
    상기 포토 다이오드의 포텐셜을 변경하는 단계가 수행되는 구간은 상기 리셋 제어 신호가 로우 레벨을 갖는 구간을 포함하는 이미지 센서의 동작 방법.
  5. 제1항에 있어서,
    상기 제1 레벨은 음의 전압 레벨인 이미지 센서의 동작 방법.
  6. 제1항에 있어서,
    상기 포텐셜을 변경하는 단계는 상기 복수의 픽셀들 각각에 서로 동일한 상기 제1 레벨의 상기 벌크 제어 신호를 인가하는 단계를 포함하는 이미지 센서의 동작 방법.
  7. 제1항에 있어서,
    상기 복수의 픽셀들은 복수의 로우들과 복수의 컬럼들을 가진 매트릭스 형태로 배열되고,
    상기 포텐셜을 변경하는 단계는 상기 각각의 로우마다 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 인가하는 단계를 포함하는 이미지 센서의 동작 방법.
  8. 제1항에 있어서,
    상기 포텐셜을 변경하는 단계는 상기 각각의 픽셀마다 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 인가하는 단계를 포함하는 이미지 센서의 동작 방법.
  9. 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하며,
    상기 픽셀들 각각은
    제1 레벨을 갖는 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 접지 단자를 포함하는 이미지 센서.
  10. 제9항에 있어서,
    상기 픽셀들 각각은
    상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 전송 트랜지스터; 및
    상기 플로팅 디퓨젼 노드의 포텐셜에 따른 픽셀 신호를 생성하는 드라이브 트랜지스터를 더 포함하며,
    상기 제1 레벨은 0 V가 아닌 레벨이고,
    상기 픽셀들 각각은 인접하는 픽셀들을 전기적으로 분리하는 DTI(Deep Trench Isolation) 영역을 더 포함하는 이미지 센서.
  11. 제9항에 있어서,
    상기 접지 단자는 제2 레벨을 갖는 상기 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜을 복원하며,
    상기 제2 레벨은 0 V의 레벨인 이미지 센서.
  12. 제9항에 있어서,
    리셋 제어 신호에 따라 상기 플로팅 디퓨젼 노드를 픽셀 전압으로 리셋하는 리셋 트랜지스터를 더 포함하고,
    상기 벌크 제어 신호가 상기 제1 레벨을 갖는 구간은 상기 리셋 제어 신호가 로우 레벨을 갖는 구간을 포함하는 이미지 센서.
  13. 제9항에 있어서,
    상기 제1 레벨은 음의 전압 레벨인 이미지 센서.
  14. 제9항에 있어서,
    상기 복수의 픽셀들 각각은 서로 동일한 상기 제1 레벨의 상기 벌크 제어 신호를 수신하는 이미지 센서.
  15. 제9항에 있어서,
    상기 복수의 픽셀들은 복수의 로우들과 복수의 컬럼들을 가진 매트릭스 형태로 배열되고,
    상기 각각의 로우는 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 수신하는 이미지 센서.
  16. 제9항에 있어서,
    상기 각각의 픽셀은 서로 다른 상기 제1 레벨의 상기 벌크 제어 신호를 수신하는 이미지 센서.
  17. 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들;
    벌크 제어 신호를 생성하여 상기 각각의 픽셀의 접지 단자로 상기 벌크 제어 신호를 전송하는 로우 드라이버; 및
    상기 복수의 픽셀들 각각이 출력하는 픽셀 신호를 처리하는 리드아웃 블록을 포함하며,
    상기 픽셀들 각각은 제1 레벨을 갖는 상기 벌크 제어 신호에 따라 변경된 포텐셜의 상기 포토 다이오드에 축적된 광전하에 대응하는 상기 픽셀 신호를 생성하고, 상기 제1 레벨은 0 V가 아닌 레벨인 이미지 센서.
  18. 제17항에 있어서,
    상기 픽셀들 각각은 인접하는 픽셀들을 전기적으로 분리하는 DTI(Deep Trench Isolation) 영역을 더 포함하는 이미지 센서.
  19. 제17항에 있어서,
    상기 픽셀들 각각은 제2 레벨을 갖는 상기 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜을 복원하며,
    상기 제2 레벨은 0 V의 레벨인 이미지 센서.
  20. 각각이 입사광에 따라 생성되는 광전하를 축적하는 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고 상기 복수의 픽셀들 각각이 출력하는 픽셀 신호를 리드아웃하는 이미지 센서; 및
    상기 픽셀 신호를 처리하여 이미지 데이터를 생성하는 이미지 신호 프로세서를 포함하며,
    상기 픽셀들 각각은
    제1 레벨을 갖는 벌크 제어 신호를 수신하여 상기 포토 다이오드의 포텐셜(potential)을 변경하는 접지 단자;
    상기 포토 다이오드에 축적된 광전하를 플로팅 디퓨젼 노드로 전송하는 전송 트랜지스터; 및
    상기 플로팅 디퓨젼 노드의 포텐셜에 따른 상기 픽셀 신호를 생성하는 드라이브 트랜지스터를 포함하며,
    상기 제1 레벨은 0 V가 아닌 레벨인 이미지 처리 시스템.
KR20130108175A 2013-09-10 2013-09-10 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 KR20150029262A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130108175A KR20150029262A (ko) 2013-09-10 2013-09-10 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
US14/454,144 US20150070553A1 (en) 2013-09-10 2014-08-07 Image sensor, image processing system including the same, and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130108175A KR20150029262A (ko) 2013-09-10 2013-09-10 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150029262A true KR20150029262A (ko) 2015-03-18

Family

ID=52625251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130108175A KR20150029262A (ko) 2013-09-10 2013-09-10 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US20150070553A1 (ko)
KR (1) KR20150029262A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011977A (ko) * 2017-07-26 2019-02-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11343448B2 (en) * 2020-05-05 2022-05-24 Pixart Imaging Incorporation Method of operating an HDR pixel circuit achieving high precision
KR20220108609A (ko) * 2021-01-27 2022-08-03 삼성전자주식회사 이미지 센서, 픽셀 및 이미지 센서의 동작 방법
KR20230005605A (ko) 2021-07-01 2023-01-10 삼성전자주식회사 깊이 센서 및 이를 포함하는 이미지 검출 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120453B2 (ja) * 2003-04-18 2008-07-16 ソニー株式会社 固体撮像装置とその駆動制御方法
US20060092316A1 (en) * 2004-11-03 2006-05-04 Gazeley William G Boost signal interface method and apparatus
US7368976B2 (en) * 2004-11-29 2008-05-06 Stmicroelectronics Pvt. Ltd. Method and apparatus for providing compensation against temperature, process and supply voltage variation
KR101145059B1 (ko) * 2004-12-30 2012-05-11 인텔렉츄얼 벤처스 투 엘엘씨 Ｃｍｏｓ 이미지센서 및 그 구동방법
CA2518276A1 (en) * 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP4670675B2 (ja) * 2006-02-16 2011-04-13 ソニー株式会社 電荷転送部の駆動回路及び電荷転送部の駆動方法
KR101610825B1 (ko) * 2009-02-19 2016-04-11 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
JP5535685B2 (ja) * 2010-02-26 2014-07-02 パナソニック株式会社 固体撮像装置及び駆動方法
US8599307B2 (en) * 2011-07-25 2013-12-03 Aptina Imaging Corporation Method and apparatus for rapid verification of imaging systems
JP5646420B2 (ja) * 2011-09-14 2014-12-24 株式会社東芝 固体撮像装置
US8436674B1 (en) * 2012-03-23 2013-05-07 Altasens, Inc. Self-scaled voltage booster
US9160949B2 (en) * 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
KR102114344B1 (ko) * 2013-06-05 2020-05-22 삼성전자주식회사 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템

Also Published As

Publication number Publication date
US20150070553A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
KR101967835B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
KR102286109B1 (ko) 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
KR102263042B1 (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
CN109786403B (zh) 图像传感器
KR102114344B1 (ko) 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템
KR20160022087A (ko) 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
KR102072359B1 (ko) 이미지 센서
KR20180080469A (ko) 이미지 센서
KR20170018206A (ko) 이미지 센서 및 이를 포함하는 이미지 처리 장치
KR102382183B1 (ko) 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR20160112775A (ko) 이미지 센서
WO2015198878A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20210005647A1 (en) Image sensing device
KR20150029262A (ko) 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
US20180240826A1 (en) Image sensor
KR20160025939A (ko) 이미지 센서, 및 상기 이미지 센서의 픽셀
CN112135072B (zh) 图像传感器
KR100606906B1 (ko) 씨모스 이미지 센서의 포토다이오드 및 그 제조방법
KR20160037420A (ko) 이미지 센서 및 그 구동방법
US8395687B2 (en) Methods for operating image sensors
CN112188123A (zh) 图像感测装置
KR102006387B1 (ko) 이미지 센서, 이의 동작 방법 및 이를 포함하는 이미지 처리 시스템
US20230133670A1 (en) Image sensing device
KR101580323B1 (ko) 이미지 센서
KR20160008877A (ko) 이미지 센서

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid