KR20180080469A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20180080469A
KR20180080469A KR1020170001228A KR20170001228A KR20180080469A KR 20180080469 A KR20180080469 A KR 20180080469A KR 1020170001228 A KR1020170001228 A KR 1020170001228A KR 20170001228 A KR20170001228 A KR 20170001228A KR 20180080469 A KR20180080469 A KR 20180080469A
Authority
KR
South Korea
Prior art keywords
reset
region
signal
floating diffusion
voltage
Prior art date
Application number
KR1020170001228A
Other languages
English (en)
Other versions
KR102576338B1 (ko
Inventor
이태연
이귀덕
마사루 이시이
진영구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170001228A priority Critical patent/KR102576338B1/ko
Priority to US15/704,690 priority patent/US10529755B2/en
Publication of KR20180080469A publication Critical patent/KR20180080469A/ko
Application granted granted Critical
Publication of KR102576338B1 publication Critical patent/KR102576338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N5/369—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/3696—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서가 제공된다. 이미지 센서는, 기판 상에 배치되고, 광을 제공받아 제1 신호를 제공하는 제1 광전 변환층, 제1 광전 변환층에 연결되어 제1 신호를 저장하는 스토리지 노드 영역과, 전송 신호에 의해 제어되어 저장된 제1 신호를 전송하는 전송 게이트와, 전송 게이트에 의해 제1 신호를 제공받는 플로팅 확산 영역을 포함하는 전송 트랜지스터, 리셋 신호에 의해 제어되어 플로팅 확산 영역을 리셋하는 리셋 트랜지스터, 픽셀 전압을 제공받고, 플로팅 확산 영역에 의해 제어되어 출력 전압을 생성하는 드라이브 트랜지스터, 및 선택 신호에 의해 제어되어 출력 전압을 출력하는 선택 트랜지스터를 포함하고, 리셋 트랜지스터의 드레인 전극에 인가되는 리셋 드레인 전압은 픽셀 전압에 독립적이고, 0.1V 내지 1.0V 이하이다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 센서로서, 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본 발명이 해결하고자 하는 기술적 과제는 기능이 향상된 이미지 센서를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 기판 상에 배치되고, 광을 제공받아 제1 신호를 제공하는 제1 광전 변환층, 제1 광전 변환층에 연결되어 제1 신호를 저장하는 스토리지 노드 영역과, 전송 신호에 의해 제어되어 저장된 제1 신호를 전송하는 전송 게이트와, 전송 게이트에 의해 제1 신호를 제공받는 플로팅 확산 영역을 포함하는 전송 트랜지스터, 리셋 신호에 의해 제어되어 플로팅 확산 영역을 리셋하는 리셋 트랜지스터, 픽셀 전압을 제공받고, 플로팅 확산 영역에 의해 제어되어 출력 전압을 생성하는 드라이브 트랜지스터, 및 선택 신호에 의해 제어되어 출력 전압을 출력하는 선택 트랜지스터를 포함하고, 리셋 트랜지스터의 드레인 전극에 인가되는 리셋 드레인 전압은 픽셀 전압에 독립적이고, 0.1V 내지 1.0V 이하이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 픽셀을 포함하는 액티브 픽셀 센서 어레이, 및 액티브 픽셀 센서 어레이가 배치된 기판을 포함하고, 기판은 서로 대향되는 제1 및 제2 면을 포함하고, 제2 면 상에서 광을 제공받고, 제1 픽셀은, 제2 면 상에 배치되고, 제1 전압이 인가되는 제1 하부 전극과, 제1 하부 전극 상에 배치되는 제1 광전 변환층과, 제1 광전 변환층 상에 배치되고, 제1 전압보다 높은 제2 전압이 인가되는 상부 전극과, 제1 면에 인접하여 기판 내에 배치되는 제1 스토리지 노드 영역, 제1 플로팅 확산 영역, 리셋 소스 영역, 및 리셋 드레인 영역과, 제1 면 상에서 제1 스토리지 노드 영역 및 제1 플로팅 확산 영역 사이에 배치되는 제1 전송 게이트와, 제1 면 상에서 리셋 소스 영역 및 리셋 드레인 영역 사이에 배치되는 리셋 게이트와, 기판을 관통하여 제1 하부 전극과 제1 스토리지 노드 영역을 전기적으로 연결하는 제1 관통 비아를 포함하고, 리셋 소스 영역은 제1 플로팅 확산 영역과 전기적으로 연결되고, 리셋 드레인 영역에 0.1V 내지 1.0V의 전압이 인가된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 회로도이다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 다이어그램이다.
도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작에 따른 플로팅 확산 영역의 전압 변화를 설명하기 위한 그래프이다.
도 6a는 도 2에 따른 이미지 센서의 몇몇 실시예를 설명하기 위한 평면도이다.
도 6b는 도 6a의 A-A'를 따라 절단한 단면도이다.
도 6c는 도 6a의 B-B'를 따라 절단한 단면도이다.
도 7a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 7b는 7a의 C-C'를 따라 절단한 단면도이다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 회로도이다.
도 9는 도 8에 따른 이미지 센서의 몇몇 실시예를 설명하기 위한 평면도이다.
도 10은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다.
이하에서, 도 1 내지 도 2를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; Active Pixel Sensor array), 행 디코더(row decoder; 20), 행 드라이버(30; row driver), 열 디코더(40; column decoder), 타이밍 발생기(50; timing generator), 상관 이중 샘플러(60; CDS; Correlated Double Sampler), 아날로그 디지털 컨버터(70; ADC; Analog to Digital Converter) 및 입출력 버퍼(80; I/O buffer)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀을 포함하고, 광 신호를 전기적 신호로 변환한다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 선택 신호(도 3의 SS), 리셋 신호(도 3의 SR) 및 전송 신호(도 3의 ST)와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공된다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 다수의 단위 픽셀을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공한다. 단위 픽셀이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링한다. 상관 이중 샘플러(60)는 특정한 잡음(noise)을 포함하는 기준 레벨(reference level)과, 전기적 신호에 의한 신호 레벨(signal level)을 이중으로 샘플링하여, 기준 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 디지털 신호를 출력한다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 2를 참조하면, 몇몇 실시예에 따른 이미지 센서의 단위 픽셀은 광전 변환부(PD), 전송 트랜지스터(TX), 및 복수의 논리 트랜지스터(RX, SX, DX)를 포함한다. 여기서, 복수의 논리 트랜지스터는 리셋 트랜지스터(RX; reset transistor), 선택 트랜지스터(SX; selection transistor) 및 드라이브 트랜지스터 또는 소스 팔로워 트랜지스터(DX; Drive transistor or source follower transistor)를 포함할 수 있다.
광전 변환부(PD)는 외부로부터 입사되는 광의 양에 비례하여 광전하를 생성한다. 즉, 광전 변환부(PD)는 광을 제공받아 광 신호를 전기적 신호로 변환한다.
몇몇 실시예에 따른 광전 변환부(PD)는, 외부로부터 입사되는 광으로 정공(hole)을 생성하고, 생성된 정공을 이용하여 광 신호를 전기적 신호인 제1 신호로 변환한다. 즉, 몇몇 실시예에 따른 광전 변환부(PD)는 정공을 생성하여 제1 신호를 제공한다.
광전 변환부(PD)는 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(PPD; Pinned Photo Diode), 유기 포토 다이오드(OPD; Organic Photo Diode), 퀀텀닷(QD; Quantum Dot), 및 이들의 조합을 포함할 수 있다.
전송 트랜지스터(TX)는 스토리지 노드 영역(SN; Storage Node Region), 플로팅 확산 영역(FD; Floating Diffusion Region), 및 전송 게이트(TG; Transfer Gate)를 포함한다.
단위 픽셀 내에 전송 트랜지스터(TX)는 1개인 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 단위 픽셀 내에 복수의 전송 트랜지스터가 포함될 수 있다.
예를 들어, 단위 픽셀 내에 복수의 광전 변환부가 포함될 수 있고, 복수의 광전 변환부에 각각 대응되는 전송 게이트가 포함될 수 있다. 또한 예를 들어, 단위 픽셀 내에 복수의 전송 트랜지스터가 포함되는 경우에, 플로팅 확산 영역은 공유될 수 있다.
스토리지 노드 영역(SN)은 광전 변환부(PD)와 연결되어 전기적 신호를 저장한다. 광전 변환부(PD)가 정공을 생성하여 제1 신호를 제공하는 경우에, 스토리지 노드 영역(SN)은 광전 변환부(PD)에서 생성된 정공을 제공받아 제1 신호를 저장할 수 있다.
전송 게이트(TG)는 전송 신호(도 3의 ST)에 의해 제어되어 스토리지 노드 영역(SN)에 저장된 전기적 신호를 플로팅 확산 영역(FD)으로 전송한다. 광전 변환부(PD)가 정공을 생성하여 제1 신호를 제공하는 경우에, 전송 게이트(TG)는 스토리지 노드 영역(SN)에 저장된 정공을 플로팅 확산 영역(FD)으로 전송하여 제1 신호를 전송할 수 있다.
플로팅 확산 영역(FD)은 전송 게이트(TG)에 의해 스토리지 노드 영역(SN)에 저장된 전기적 신호를 제공받는다. 광전 변환부(PD)가 정공을 생성하여 제1 신호를 제공하는 경우에, 플로팅 확산 영역(FD)은 스토리지 노드 영역(SN)에 저장된 정공을 제공받을 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)에 축적된 전기적 신호를 리셋시킨다. 광전 변환부(PD)가 정공을 생성하여 제1 신호를 제공하는 경우에, 리셋 트랜지스터(RX)의 소스 전극은 플로팅 확산 영역(FD)과 연결될 수 있고, 리셋 트랜지스터(RX)의 드레인 전극에는 리셋 드레인 전압(VRD)이 인가될 수 있다.
몇몇 실시예에서, 리셋 드레인 전압(VRD)은 픽셀 전압(Vpix)에 독립적일 수 있다. 즉, 리셋 드레인 전압(VRD)과 픽셀 전압(Vpix)은 서로 다른 전원에 의해 서로 다른 전압이 인가될 수 있다.
리셋 트랜지스터(RX)는 리셋 게이트(RG)를 포함하고, 리셋 신호(도 3의 SR)에 의해 제어될 수 있다. 구체적으로, 리셋 트랜지스터(RX)가 리셋 신호(도 3의 SR)에 의해 턴 온(turn-on)되면, 리셋 트랜지스터(RX)의 드레인 전극에 인가되는 리셋 드레인 전압(VRD)이 플로팅 확산 영역(FD)으로 전달된다.
광전 변환부(PD)가 정공을 생성하여 제1 신호를 제공하는 경우에, 리셋 트랜지스터(RX)가 턴 온되면 플로팅 확산 영역(FD)이 제공받은 정공이 배출되어 플로팅 확산 영역(FD)이 리셋될 수 있다.
드라이브 트랜지스터(DX)는 단위 픽셀 외부에 위치하는 정전류원(미도시)과 조합되어 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 한다. 이에 따라, 드라이브 트랜지스터(DX)는 플로팅 확산 영역(FD)에서의 전압 변화를 증폭하고 이를 출력 전압(Vout)으로 생성한다. 구체적으로, 드라이브 트랜지스터(DX)는 플로팅 확산 영역(FD)이 제공받은 전기적 신호에 따라 제어되어, 드라이브 트랜지스터(DX)의 소스 전극과 연결된 픽셀 전압(Vpix)은 출력 전압(Vout)으로 변환될 수 있다.
광전 변환부(PD)가 정공을 생성하여 제1 신호를 제공하는 경우에, 플로팅 확산 영역(FD)이 제공받은 정공의 양에 따라 드라이브 트랜지스터(DX)가 제어될 수 있다. 즉, 픽셀 전압(Vpix)은 플로팅 확산 영역(FD)이 제공받은 정공의 양에 따라 출력 전압(Vout)으로 변환될 수 있다.
선택 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀을 선택할 수 있다. 선택 트랜지스터(SX)는 선택 게이트(SG)를 포함하고, 선택 신호(도 3의 SS)에 의해 제어될 수 있다. 선택 트랜지스터(SX)가 선택 신호(도 3의 SS)에 의해 턴 온되면, 드라이브 트랜지스터(DX)에 의해 생성된 출력 전압(Vout)이 출력될 수 있다.
이하에서, 도 1 내지 도 5를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작을 설명한다. 설명의 편의를 위해, 도 1 내지 도 2를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다. 도 4는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 다이어그램이다. 도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 동작에 따른 플로팅 확산 영역의 전압 변화를 설명하기 위한 그래프이다.
도 3 내지 도 5를 참조하면, t0 내지 t1 사이의 구간에서, 리셋 신호(SR) 및 전송 신호(ST)가 활성화된다. 활성화된 리셋 신호(SR) 및 전송 신호(ST)에 의해, 플로팅 확산 영역(FD) 및 스토리지 노드 영역(SN)이 리셋된다.
구체적으로, 활성화된 리셋 신호(SR) 및 전송 신호(ST)에 의해, 리셋 게이트 전압(VRG) 및 전송 게이트 전압(VTG)은 각각 문턱 전압 이상의 전압을 가질 수 있다. 이에 따라, 리셋 드레인 영역(RD)에 인가되는 리셋 드레인 전압(VRD)이 스토리지 노드 영역(SN) 및 플로팅 확산 영역(FD)에 전달될 수 있다.
전달된 리셋 드레인 전압(VRD)에 의해, 리셋 드레인 영역(RD)으로부터 플로팅 확산 영역(FD) 및 스토리지 노드 영역(SN)으로 전자(electron)가 전달될 수 있다. 이에 따라, 도 4에 도시된 것처럼, t1 직후에 전자는 스토리지 노드 영역(SN) 및 플로팅 확산 영역(FD)에 채워질 수 있다. 즉, 도 5에 도시된 것처럼, t0 내지 t1 사이의 구간에서, 플로팅 확산 영역(FD)에 인가되는 전압이 감소될 수 있다.
몇몇 실시예에서, 리셋 트랜지스터(RX)는 저전압으로 제어될 수 있다. 예를 들어, 리셋 드레인 전압(VRD)은 0.1V 내지 1.0V일 수 있다. 바람직하게는, 리셋 드레인 전압(VRD)은 0.3V 내지 0.7V일 수 있다.
리셋 드레인 전압(VRD)이 0.1V 이상인 경우에, 리셋 게이트(RG)는 리셋 동작을 용이하게 제어할 수 있다. 구체적으로, 리셋 신호(SR) 및 전송 신호(ST)가 활성화되지 않을 때, 리셋 게이트(RG) 및 전송 게이트(TG)에는 전압이 인가되지 않을 수 있다(VRG = 0V, VTG = 0V). 이 때, 리셋 드레인 전압(VRD)이 0.1V 이상이면, 리셋 드레인 영역(RD)으로부터 스토리지 노드 영역(SN) 및 플로팅 확산 영역(FD)으로 전자가 전달되는 것을 용이하게 차단할 수 있다. 즉, 리셋 드레인 전압(VRD)이 0.1V 이상이면, 리셋 게이트(RG)는 리셋 동작을 용이하게 제어할 수 있다. 또한, 리셋 드레인 전압(VRD)이 0.3V 이상이면, 리셋 게이트(RG)는 리셋 동작을 더 용이하게 제어할 수 있다.
리셋 드레인 전압(VRD)이 1.0V 이하인 경우에, 플로팅 확산 영역(FD)에서 발생하는 암전류(dark current)를 현저히 감소시킬 수 있다. 플로팅 확산 영역(FD)에 인가되는 전압이 커지는 경우에, 플로팅 확산 영역(FD)에서 발생하는 암전류는 상승한다. 플로팅 확산 영역(FD)에서 발생하는 암전류는 이미지 센서의 랜덤 노이즈(random noise)를 증가시킨다. 예를 들어, 플로팅 확산 영역(FD)에 높은 수준의 전압이 인가되면, 플로팅 확산 영역(FD)의 PN접합 부분에서 높은 수준의 암전류가 발생하고, 이는 이미지 센서의 랜덤 노이즈를 증가시킨다. 즉, 리셋 드레인 전압(VRD)이 1.0V 이하이면 이미지 센서의 랜덤 노이즈를 감소시킬 수 있다. 또한, 리셋 드레인 전압(VRD)이 0.7V 이하인 경우에, 플로팅 확산 영역(FD)에서 발생하는 암전류를 더 감소시킬 수 있다.
t2 이후에서, 외부로부터 입사되는 광에 의해 광전 변환부(도 2의 PD)에서 광전 변환이 수행된다.
구체적으로, 광전 변환부(PD)는 정공을 생성하고, 생성된 정공을 스토리지 노드 영역(SN)으로 제공할 수 있다. 스토리지 노드 영역(SN)에 제공되는 정공은 스토리지 노드 영역(SN)에 채워져 있던 전자와 재결합(recombination)할 수 있다. 이에 따라, 도 4에 도시된 것처럼, 스토리지 노드 영역(SN)에 채워진 전자는 t2에서 감소될 수 있다. 그러나, t1 내지 t2 사이의 구간에서 전송 신호(ST)는 활성화되지 않으므로, t2에서 플로팅 확산 영역(FD)에 채워진 전자는 스토리지 노드 영역(SN)과 달리 감소되지 않을 수 있다. 즉, 도 5에 도시된 것처럼, t1 내지 t2 사이의 구간에서 플로팅 확산 영역(FD)에 인가되는 전압은 변하지 않을 수 있다.
t2 내지 t3 사이의 구간에서, 선택 신호(SS) 및 리셋 신호(SR)가 활성화된다. 활성화된 리셋 신호(SR)에 의해, 플로팅 확산 영역(FD)이 리셋된다.
t3 내지 t4 사이의 구간에서, 선택 신호(SS) 및 기준 샘플링 신호(Sref)가 활성화된다. 이에 따라, t4 이후의 플로팅 확산 영역(FD)에 인가되는 전압에 상응하는 출력 전압(Vout)인 기준 전압(Vref)이 샘플링될 수 있다.
구체적으로, t2 내지 t3 사이의 구간에서 플로팅 확산 영역(FD)은 리셋되고, 리셋된 플로팅 확산 영역(FD)에 인가되는 전압에 상응하는 기준 전압(Vref)이 샘플링될 수 있다. 즉, 도 4 및 도 5에 도시된 것처럼, t3 내지 t4 사이의 구간에서, 기준 전압(Vref)이 샘플링될 수 있다. 이 때, 기준 전압(Vref)은 기준 상태에서의 특정한 노이즈를 포함할 수 있다.
t4 내지 t5 사이의 구간에서, 선택 신호(SS) 및 전송 신호(ST)가 활성화된다. 활성화된 전송 신호(ST)에 의해, 스토리지 노드 영역(SN)으로부터 플로팅 확산 영역(FD)으로 전기적 신호가 전달된다.
구체적으로, 활성화된 전송 신호(ST)에 의해, 전송 게이트 전압(VTG)은 문턱 전압 이상의 전압을 가질 수 있다. 예를 들어, 전송 게이트 전압(VTG)은 3V일 수 있다. 즉, 플로팅 확산 영역(FD)으로부터 스토리지 노드 영역(SN)으로 전자가 전달될 수 있다. 이에 따라, 도 4에 도시된 것처럼, t5 직전에 전자는 플로팅 확산 영역(FD)에서 감소될 수 있다. 즉, 도 5에 도시된 것처럼, t4 내지 t5 사이의 구간에서, 플로팅 확산 영역(FD)에 인가되는 전압이 증가될 수 있다.
t5 내지 t6 사이의 구간에서, 선택 신호(SS) 및 신호 샘플링 신호(Ssig)가 활성화된다. 이에 따라, t5 이후의 플로팅 확산 영역(FD)에 인가되는 전압에 상응하는 신호 전압(Vsig)이 샘플링될 수 있다.
구체적으로, t4 내지 t5 사이의 구간에서 플로팅 확산 영역(FD)에 인가되는 전압은 증가되고, 플로팅 확산 영역(FD)에 인가되는 증가된 전압에 상응하는 출력 전압(Vout)인 신호 전압(Vsig)이 샘플링될 수 있다. 즉, 도 4 및 도 5에 도시된 것처럼, t5 내지 t6 사이의 구간에서, 기준 전압(Vref)이 샘플링될 수 있다. 이 때, 신호 전압(Vsig)은 특정한 노이즈 및 이미지 데이터를 포함할 수 있다.
이에 따라, 상관 이중 샘플러(도 1의 60; CDS)는 활성화된 리셋 신호(SR) 직후의 기준 전압(Vref)을 먼저 읽고, 전송 신호(ST) 직후의 신호 전압(Vsig)을 읽을 수 있다. 이어서, 상관 이중 샘플러(60)는 기준 전압(Vref)과 신호 전압(Vsig)의 차이에 해당하는 전압을 제공하여, 이미지 센서의 노이즈를 효과적으로 제거할 수 있다. 즉, 상관 이중 샘플러(60)는 완전 CDS(complete CDS) 동작을 수행할 수 있다.
이하에서, 도 6a 내지 도 6c를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 5를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 6a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다. 도 6b는 도 6a의 A-A'를 따라 절단한 단면도이다. 도 6c는 도 6a의 B-B'를 따라 절단한 단면도이다.
도 6a 내지 도 6c를 참조하면, 이미지 센서(1)는 픽셀(PX)을 포함한다. 픽셀(PX)은 액티브 픽셀 센서 어레이(도 1의 10)에 2차원적으로 배열된 복수의 단위 픽셀의 일부일 수 있다. 액티브 픽셀 센서 어레이(10)는 기판(100)에 배치될 수 있다.
기판(100)은 서로 대향되는 제1 및 제2 면(100a, 100b)을 포함한다. 기판(100)은 제2 면(100b) 상에서 광을 제공받을 수 있다.
또한, 기판(100)은 베이스 기판과 에피층이 적층된 구조일 수 있다. 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
픽셀(PX)은 제2 광전 변환층(110), 웰 불순물층(120), 제1 소자 분리막(130), 제2 소자 분리막(140), 복수의 제1 층간 절연막(300), 제2 층간 절연막(400), 하부 전극(200), 제1 광전 변환층(210), 상부 전극(220), 컬러 필터(410), 반사 방지막(420), 및 마이크로 렌즈(440), 관통 비아(430), 스토리지 노드 영역(SN), 플로팅 확산 영역(FD), 전송 게이트(TG), 리셋 소스 영역(RS), 리셋 드레인 영역(RD), 리셋 게이트(RG), 소스 팔로워 게이트(SF), 및 선택 게이트(SG)를 포함한다.
제2 광전 변환층(110)은 기판(100) 내에 배치될 수 있다. 제2 광전 변환층(110)은 외부로부터 입사되는 광의 양에 비례하여 광전하를 생성한다. 즉, 제2 광전 변환층(110)은 광을 제공받아 광 신호를 전기적 신호로 변환한다.
예를 들어, 제2 광전 변환층(110)은 외부로부터 입사되는 광으로 광전하를 생성하고, 생성된 광전하를 이용하여 전기적 신호인 제2 신호를 제공할 수 있다. 제2 광전 변환층(110)은 예를 들어, 포토 다이오드일 수 있다.
제2 광전 변환층(110)은 기판(100) 내에 불순물을 도핑하여 형성될 수 있다. 예를 들어, 제2 광전 변환층(110)은 기판(100) 내에 n형 불순물이 이온주입되어 형성될 수 있다. 또한, 제2 광전 변환층(110)은 포텐셜 기울기를 가질 수 있도록, 제2 광전 변환층(110)의 상부 및 하부 사이에 불순물 농도 차이를 가질 수 있다. 예를 들어, 제2 광전 변환층(110)은 복수 개의 불순물 영역들이 적층된 형태로 형성될 수 있다.
설명의 편의를 위해, 도 6a에서처럼, 제2 광전 변환층(110)과 연결되어 제2 신호를 처리하기 위한 다양한 트랜지스터는 도시하지 않는다. 그러나, 도 6a에 도시된 픽셀(PX)의 빈 영역은, 제2 신호를 처리하기 위한 다양한 트랜지스터를 배치하기 위해 활용될 수 있다. 예를 들어, 픽셀(PX)의 빈 영역은, 제2 신호를 처리하기 위한 전송 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터, 또는 선택 트랜지스터를 배치하기 위해 활용될 수 있다.
웰 불순물층(120)은 제2 광전 변환층(110) 아래에 배치될 수 있다. 구체적으로, 웰 불순물층(120)은 제1 면(100a)에 인접하여 기판(100) 내에 배치될 수 있다. 웰 불순물층(120)은 제2 광전 변환층(110)과 반대의 도전형을 갖는 불순물을 기판(100) 내에 도핑하여 형성될 수 있다. 예를 들어, 웰 불순물층(120)은 p형 불순물이 이온주입되어 형성될 수 있다.
제1 소자 분리막(130)은 액티브 픽셀 센서 어레이 영역(도 1의 10)에 배치되어 픽셀(PX)을 정의할 수 있다. 구체적으로, 제1 소자 분리막(130)은 픽셀(PX)을 둘러싸고, 제1 면(100a)으로부터 제2 면(100b)으로 연장되어 픽셀 센서 어레이 영역(10)의 픽셀(PX)을 정의할 수 있다.
제1 소자 분리막(130)은 기판(100)을 패터닝하여 깊은 트렌치(deep trench)를 형성한 후, 깊은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다. 이에 따라, 제1 소자 분리막(130)은 제1 면(100a)으로부터 제2 면(100b)으로 연장되도록 형성될 수 있다. 패터닝 공정에 따라, 제1 소자 분리막(130)은 제1 면(100a)으로부터 제2 면(100b)으로 연장됨에 따라 그 폭이 달라지는 형상을 가질 수도 있다.
제1 소자 분리막(130)은 기판(100)보다 굴절률이 낮은 절연 물질로 형성될 수 있다. 예를 들어, 기판(100)이 실리콘으로 형성된 경우에, 제1 소자 분리막(130)은 실리콘 산화막, 실리콘 질화막, 도핑되지 않은 폴리실리콘막(undoped polysilicon layer), 에어(air), 또는 이들의 조합으로 형성될 수 있다.
이에 따라, 제1 소자 분리막(130)은 제2 광전 변환층(110)으로 비스듬히 입사되는 입사광을 굴절시킬 수 있다. 또한, 제1 소자 분리막(130)은 입사광에 의해 특정 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 픽셀 영역으로 이동하는 것을 방지할 수 있다. 즉, 제1 소자 분리막(130)은 광전 변환층(110)의 수광률을 향상시켜 이미지 데이터의 품질을 향상시킬 수 있다.
제2 소자 분리막(140)은 픽셀(PX)에 배치되어 활성 영역을 정의할 수 있다. 구체적으로, 제2 소자 분리막(140)은 제1 면(100a)에 인접하여 기판(100) 내에 배치되고, 웰 불순물층(120)에 형성될 수 있다. 이에 따라, 제2 소자 분리막(140)은 제2 소자 분리막(140)이 형성되지 않은 웰 불순물층(120)의 영역을 활성 영역으로 정의할 수 있다.
제2 소자 분리막(140)은 기판(100)을 패터닝하여 얕은 트렌치(shallow trench)를 형성한 후, 얕은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다. 예를 들어, 제2 소자 분리막(140)은 웰 불순물층(120)과 동일한 도전형을 갖는 불순물 영역일 수 있다. 이 경우에, 제2 소자 분리막(140) 내의 불순물 농도는 웰 불순물층(120)의 불순물 농도보다 클 수 있다. 이 때, 제2 소자 분리막(140)이 형성되는 깊이는 제1 소자 분리막(130)이 형성되는 깊이보다 얕을 수 있다. 또한, 제2 소자 분리막(140)은 광전 변환층(110)과 이격되도록 형성될 수 있다.
제2 소자 분리막(140)은 예를 들어, 웰 불순물층(120)에 스토리지 노드 영역(SN), 플로팅 확산 영역(FD), 리셋 소스 영역(RS), 및 리셋 드레인 영역(RD)을 정의할 수 있다. 구체적으로, 스토리지 노드 영역(SN), 플로팅 확산 영역(FD), 리셋 소스 영역(RS), 및 리셋 드레인 영역(RD)은 웰 불순물층(120)과 반대의 도전형을 갖는 불순물이 도핑되어 형성될 수 있다. 예를 들어, 스토리지 노드 영역(SN), 플로팅 확산 영역(FD), 리셋 소스 영역(RS), 및 리셋 드레인 영역(RD)은 n형 불순물이 이온주입되어 형성될 수 있다.
제1 층간 절연막(300)은 제1 면(100a) 상에 배치될 수 있고, 제2 층간 절연막(400)은 제2 면(100b) 상에 배치될 수 있다.
제1 및 제2 층간 절연막(300, 400)은 절연 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 층간 절연막(300, 400)은 HDP(High Density Plasma), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silca Glass) 등으로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 6b 및 도 6c에 도시된 것처럼, 하부 전극(200)은 제2 면(100b) 상에 배치될 수 있다. 구체적으로, 하부 전극(200)은 제1 소자 분리막(130)에 의해 정의되는 픽셀(PX) 내에서 제2 면(100b) 상에 배치될 수 있다.
제1 광전 변환층(210)은 하부 전극(200) 상에 배치될 수 있다. 제1 광전 변환층(210)은 외부로부터 입사되는 광의 양에 비례하여 광전하를 생성한다. 즉, 제1 광전 변환층(210)은 광을 제공받아 광 신호를 전기적 신호로 변환한다.
예를 들어, 제1 광전 변환층(210)은 외부로부터 입사되는 광으로 광전하를 생성하고, 생성된 광전하를 이용하여 전기적 신호인 제1 신호를 제공할 수 있다.
제1 광전 변환층(210)은 도 2의 광전 변환부(PD)에 대응될 수 있다. 예를 들어, 제1 광전 변환층(210)은 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(PPD; Pinned Photo Diode), 유기 포토 다이오드(OPD; Organic Photo Diode), 퀀텀닷(QD; Quantum Dot), 및 이들의 조합을 포함할 수 있다.
상부 전극(220)은 제1 광전 변환층(210) 상에 배치될 수 있다. 이에 따라, 제1 광전 변환층(210)은 하부 전극(200) 및 상부 전극(220) 사이에 개재될 수 있다.
하부 전극(200) 및 상부 전극(220)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 하부 전극(200) 및 상부 전극(220)은 ITO(Indium tin oxide), ZnO(Zinc oxide), SnO2(Tin dioxide), ATO(Antimony-doped tin oxide), AZO(Aluminium-doped zinc oxide), GZO(Gallium-doped zinc oxide), TiO2(Titanium dioxide), FTO(Fluorine-doped tin oxide), 또는 이들의 조합을 포함할 수 있다.
컬러 필터(410)는 제2 광전 변환층(110) 상에 배치될 수 있다. 구체적으로, 컬러 필터(410)는 제1 면(100a) 상에 배치되어, 기판(100)과 하부 전극(200) 사이에 개재될 수 있다.
컬러 필터(410)는 픽셀에 따라 적색, 녹색, 또는 청색의 컬러 필터를 포함할 수 있다. 컬러 필터(410)는 2차원적으로 배열될 수 있고, 옐로우 필터(yellow filter), 마젠타 필터(magenta filter), 시안 필터(cyan filter), 및 화이트 필터(white filter)를 포함할 수도 있다.
반사 방지막(420)은 컬러 필터(410) 아래에 배치될 수 있다. 구체적으로, 반사 방지막(420)은 제1 면(100a) 상에 배치되어, 기판(100)과 컬러 필터(410) 사이에 개재될 수 있다. 또한, 반사 방지막(420)은 컬러 필터(410)의 하면 및 측면을 컨포멀하게(conformally) 감쌀 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
반사 방지막(420)은 제1 면(100a)으로부터 기판(100)의 내부로 입사하는 광의 반사를 방지할 수 있다. 반사 방지막(200)은 단층 또는 다층으로 형성될 수 있다.
마이크로 렌즈(440)는 상부 전극(220) 상에 배치될 수 있다. 마이크로 렌즈(440)는 볼록한 형상을 가지며, 소정의 곡률 반경을 가질 수 있다. 이에 따라, 마이크로 렌즈(440)는 제1 및 제1 광전 변환층(110, 210)에 입사되는 광을 집광시킬 수 있다. 마이크로 렌즈(440)는 예를 들어, 광투과성 수지를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 광전 변환층(210)은 녹색 파장의 광을 흡수하여 광전하를 생성하고, 녹색 파장의 광에 대한 전기적 신호를 제1 신호로 제공할 수 있다.
이에 따라, 녹색 파장의 광을 제외한 다른 파장의 광은 제1 광전 변환층(210)을 통과할 수 있다. 즉, 마이크로 렌즈(440)를 통과하여 입사되는 광은 상부 전극(220)을 통과하고, 통과한 광 중에서 녹색 파장의 광은 제1 광전 변환층(210)에 의해 흡수될 수 있다. 이어서, 녹색 파장의 광을 제외한 다른 파장의 광은 하부 전극(200)을 통과할 수 있다.
또한 몇몇 실시예에서, 컬러 필터(410)는 적색 또는 청색의 컬러 필터를 포함할 수 있다. 즉, 컬러 필터(410)는 적색 또는 청색의 광을 제2 광전 변환층(110)에 제공할 수 있다.
이에 따라, 마이크로 렌즈(440)를 통과하여 제1 광전 변환층(210)에서 녹색 파장의 광이 흡수된 광은, 적색 또는 청색의 컬러 필터를 통과하여 적색 또는 청색의 광을 제2 광전 변환층(110)에 제공할 수 있다. 제2 광전 변환층(110)은 적색 또는 청색 파장의 광을 흡수하여 광전하를 생성하고, 적색 또는 청색 파장의 광에 대한 전기적 신호를 제2 신호로 제공할 수 있다.
관통 비아(430)는 기판(100)을 관통하여 하부 전극(200)과 스토리지 노드 영역(SN)을 연결할 수 있다. 관통 비아(430)는 기판(100)을 관통하여 제2 면(100b)으로부터 제1 면(100a)으로 연장되는 도전체(431)와, 도전체(431)의 측벽을 감싸 기판(100)과 도전체(431)를 절연시키는 절연막(432)을 포함할 수 있다.
구체적으로, 도전체(431)는 제2 층간 절연막(400)에 배치된 컨택(310)에 의해 하부 전극(200)과 연결될 수 있고, 제1 층간 절연막(300)에 배치된 컨택(310) 및 제1 배선(320)에 의해 스토리지 노드 영역(SN)과 연결될 수 있다.
몇몇 실시예에서, 하부 전극(200) 및 상부 전극(220)에 전압이 인가될 수 있다. 구체적으로, 상부 전극(220)에는 하부 전극(200)보다 높은 전압이 인가될 수 있다. 예를 들어, 하부 전극(200)에 제1 전압이 인가될 수 있고, 상부 전극(220)에 제1 전압보다 높은 제2 전압이 인가될 수 있다. 이에 따라, 제1 광전 변환층(210)에서 발생하는 광전하 중 정공(hole)은 하부 전극(200)으로 이동될 수 있다. 즉, 제1 광전 변환층(210)은 정공을 생성하여 제1 신호를 제공할 수 있다.
스토리지 노드 영역(SN) 및 플로팅 확산 영역(FD)은 제1 면에 인접하여 기판(100) 내에 배치될 수 있다. 구체적으로, 스토리지 노드 영역(SN) 및 플로팅 확산 영역(FD)은 제2 소자 분리막(140)에 의해 정의되는 활성 영역에 서로 이격되어 배치될 수 있다.
스토리지 노드 영역(SN)은 관통 비아(430)를 통해 제1 광전 변환층(210)에서 생성된 정공을 제공받아 제1 신호를 저장할 수 있다. 예를 들어, 스토리지 노드 영역(SN)에 제공되는 정공은 스토리지 노드 영역(SN)에 채워져 있던 전자와 재결합되고, 이에 따라 제1 신호가 저장될 수 있다.
몇몇 실시예에서, 스토리지 노드 영역(SN)은 기판(100) 내에 배치되는 피닝층(150)을 포함할 수 있다. 구체적으로, 피닝층(150)은 제1 면(100a)에 인접하여 기판(100) 내에 배치되고, 제1 광전 변환층(210)과 연결될 수 있다. 피닝층(150)은 n형 불순물이 이온주입되어 형성된 스토리지 노드 영역(SN)에 p형 불순물이 이온주입되어 형성될 수 있다.
피닝층(150)은 스토리지 노드 영역(SN)에서 발생하는 암전류를 감소시켜 이미지 센서(1)의 노이즈를 감소시킬 수 있다. 예를 들어, 피닝층(150)은 스토리지 노드 영역(SN)의 상면인 제1 면(100a)에서 열적인 원인에 의해 발생될 수 있는 암전류를 감소시킬 수 있다.
전송 게이트(TG)는 제1 면(100a) 상에서 스토리지 노드 영역(SN)과 플로팅 확산 영역(FD) 사이에 배치될 수 있다. 이에 따라, 전송 게이트(TG)는 스토리지 노드 영역(SN)으로부터 플로팅 확산 영역(FD)으로 제1 신호를 전송할 수 있다. 예를 들어, 전송 게이트(TG)는 플로팅 확산 영역(FD)의 전자를 스토리지 노드 영역(SN)으로 전송할 수 있다.
리셋 소스 영역(RS) 및 리셋 드레인 영역(RD)은 제1 면에 인접하여 기판(100) 내에 배치될 수 있다. 구체적으로, 리셋 소스 영역(RS) 및 리셋 드레인 영역(RD)은 제2 소자 분리막(140)에 의해 정의되는 활성 영역에 서로 이격되어 배치될 수 있다.
리셋 소스 영역(RS)은 플로팅 확산 영역(FD)과 전기적으로 연결될 수 있다. 구체적으로, 리셋 소스 영역(RS)은 제2 층간 절연막에 배치된 컨택(310) 및 제2 배선에 의해 플로팅 확산 영역(FD)과 전기적으로 연결될 수 있다.
리셋 게이트(RG)는 제1 면(100a) 상에서 리셋 소스 영역(RS)과 리셋 드레인 영역(RD) 사이에 배치될 수 있다. 또한, 리셋 게이트(RG)는 전송 게이트(TG)와 이격되어 배치될 수 있다. 이에 따라, 리셋 게이트(RG)는 플로팅 확산 영역(FD) 및 스토리지 노드 영역(SN)을 리셋할 수 있다. 예를 들어, 리셋 게이트(RG)는 리셋 드레인 영역(RD)으로부터 플로팅 확산 영역(FD) 및 스토리지 노드 영역(SN)으로 전자를 전달할 수 있다.
몇몇 실시예에서, 리셋 드레인 영역(RD)에 0.1V 내지 1.0V의 전압이 인가될 수 있다. 바람직하게는, 리셋 드레인 영역(RD)에 0.3V 내지 0.7V의 전압이 인가될 수 있다. 이에 따라, 도 3 내지 도 5에 관한 설명에서 상술한 것처럼, 리셋 게이트(RG)는 리셋 동작을 더 용이하게 제어할 수 있고, 플로팅 확산 영역(FD)에서 발생하는 암전류는 감소될 수 있다.
소스 팔로워 게이트(SF)는 제1 면(100a) 상에 배치될 수 있다. 또한, 소스 팔로워 게이트(SF)는 전송 게이트(TG) 및 리셋 게이트(RG)와 이격되어 배치될 수 있다.
소스 팔로워 게이트(SF)는 도 2의 드라이브 트랜지스터(DX)의 게이트에 대응될 수 있다. 즉, 소스 팔로워 게이트(SF)에 인접하는 드라이브 소스 영역에는 픽셀 전압(도 2의 Vpix)이 인가될 수 있다.
몇몇 실시예에서, 드라이브 트랜지스터(DX)는 공핍형(depletion type)일 수 있다. 즉, 소스 팔로워 게이트(SF)에 인가되는 전압이 약 0V일 때, 전하 전송을 위한 드라이브 소스 영역과 드라이브 드레인 영역 사이의 채널이 형성될 수 있다.
예를 들어, 드라이브 트랜지스터(DX)의 문턱 전압은 0.5V 이하일 수 있다. 즉, 소스 팔로워 게이트(SF)에 인가되는 전압이 0.5V 이하일 때, 전하 전송을 위한 드라이브 소스 영역과 드라이브 드레인 영역 사이의 채널이 형성될 수 있다.
선택 게이트(SG)는 제1 면(100a)상에 배치될 수 있다. 또한, 선택 게이트(SG)는 전송 게이트(TG), 리셋 게이트(RG), 및 소스 팔로워 게이트(SF)와 이격되어 배치될 수 있다.
선택 게이트(SG)는 도 2의 선택 트랜지스터(SX)의 게이트에 대응될 수 있다. 즉, 선택 게이트(SG)에 인접하는 선택 드레인 영역으로부터 출력 전압(도 2의 Vout)이 출력될 수 있다.
따라서, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서(1)는 전송 트랜지스터를 이용하여 완전 CDS 수행할 수 있다. 또한, 이미지 센서(1)는 정공을 생성하여 전기적 신호를 제공함으로써, 리셋 트랜지스터를 저전압으로 제어할 수 있다. 즉, 플로팅 확산 영역에서 발생하는 암전류가 현저히 감소될 수 있다. 이에 따라, 이미지 센서(1)는 기능이 향상된 이미지 센서를 제공한다.
이하에서, 도 7a 및 도 7b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 6c를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 7a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다. 도 7b는 도 7a의 C-C'를 따라 절단한 단면도이다.
도 7a를 참조하면, 이미지 센서(2)는 픽셀(PX')을 포함한다. 픽셀(PX')은 도 6a의 픽셀(PX)에 대응될 수 있다.
픽셀(PX')은 제1 및 제2 스토리지 노드 영역(SNa, SNb), 제1 및 제2 플로팅 확산 영역(FDa, FDb), 제1 및 제2 전송 게이트(TGa, TGb)를 포함할 수 있다. 즉, 이미지 센서(2)는 하나의 픽셀에 두 개의 전송 게이트를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 이미지 센서(2)는 하나의 픽셀에 더 많은 전송 게이트를 포함할 수도 있다.
또한, 픽셀(PX')은 리셋 소스 영역(RS'), 리셋 드레인 영역(RD'), 및 리셋 게이트(RG')를 포함한다.
설명의 편의를 위해, 도 7a에서처럼, 일부 배선 및 일부 논리 트랜지스터들은 도시하지 않는다. 그러나, 도 7a에 도시된 픽셀(PX')의 빈 영역은, 제1 또는 제2 신호를 처리하기 위한 다양한 트랜지스터를 배치하기 위해 활용될 수 있다. 예를 들어, 픽셀(PX')의 빈 영역은, 제1 또는 제2 신호를 처리하기 위한 전송 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터, 또는 선택 트랜지스터를 배치하기 위해 활용될 수 있다.
몇몇 실시예에서, 제1 및 제2 플로팅 확산 영역(FDa, FDb)은 서로 전기적으로 연결되어 하나의 플로팅 확산 영역을 구성할 수 있다. 이에 따라, 제1 및 제2 플로팅 확산 영역(FDa, FDb)은 리셋 소스 영역(RS')과 전기적으로 연결되어 리셋 게이트(RG')를 공유할 수 있다.
도 7b를 참조하면, 픽셀(PX')은 제1 및 제2 하부 전극(200a, 200b), 제1 및 제2 관통 비아(430a, 430b)를 포함한다.
제1 및 제2 하부 전극(200a, 200b)은 도 6b 및 도 6c의 하부 전극(200)에 대응될 수 있다. 제1 및 제2 관통 비아(430a, 430b)는 도 6b 및 도 6c의 관통 비아(430)에 대응될 수 있다. 이 때, 제1 하부 전극(200a)과 제2 하부 전극(200b)은 서로 이격되어 배치될 수 있고, 제1 관통 비아(430a)와 제2 관통 비아(430b)는 서로 이격되어 배치될 수 있다.
즉, 제1 관통 비아(430a)는 제1 하부 전극(200a)과 제1 스토리지 노드 영역(SNa)을 연결하고, 제2 관통 비아(430b)는 제2 하부 전극(200b)과 제2 스토리지 노드 영역(SNb)을 연결한다.
몇몇 실시예에서, 제1 하부 전극(200a)에 인가되는 전압(이하에서, 제3 전압)과 제2 하부 전극(200b)에 인가되는 전압(이하에서, 제4 전압)을 다르게 제어할 수 있다.
예를 들어, 제3 전압을 인가하는 동안 제4 전압을 인가하지 않을 수 있다. 반대로, 제4 전압을 인가하는 동안 제3 전압을 인가하지 않을 수 있다. 또한, 제3 전압 및 제4 전압을 동시에 인가할 수도 있다.
제3 전압을 인가하는 동안 제4 전압을 인가하지 않는 경우에, 제1 하부 전극(200a) 상에 배치되는 제1 광전 변환층(210)만이 광 신호를 전기적 신호(이하에서, 제3 신호)로 변환할 수 있다. 반대로, 제4 전압을 인가하는 동안 제3 전압을 인가하지 않는 경우에, 제2 하부 전극(200b) 상에 배치되는 제1 광전 변환층(210)만이 광 신호를 전기적 신호(이하에서, 제4 신호)로 변환할 수 있다. 제3 전압 및 제4 전압을 동시에 인가하는 경우에, 대부분의 제1 광전 변환층(210)은 광 신호를 전기적 신호(이하에서, 제5 신호)로 변환할 수 있다.
이에 따라, 이미지 센서(2)는 자동 초점(AF; Auto Focusing) 동작을 수행할 수 있다. 예를 들어, 이미지 센서(2)는 제3 내지 제5 신호를 이용하여 위상차 검출(phase difference detection) 방식으로 자동 초점 동작을 수행할 수 있다.
즉, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서(2)는 하부 전극을 분리하여 하나의 픽셀 내에서 실질적으로 복수의 광전 변환부를 형성할 수 있다. 이로써, 이미지 센서(2)는 픽셀마다 자동 초점 동작을 수행할 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 이미지 센서(2)는 상부 전극을 분리하여 하나의 픽셀 내에서 실질적으로 복수의 광전 변환부를 형성할 수 있다.
또한, 이미지 센서(2)는 제1 및 제2 전송 게이트(TGa, TGb)를 다르게 제어하여 하나의 픽셀 내에서 실질적으로 복수의 광전 변환부를 형성할 수도 있다. 예를 들어, 이미지 센서(2)는 제1 전송 게이트(TGa)를 이용하여 제3 신호를 전달하고, 제2 전송 게이트(TGb)를 이용하여 제4 신호를 전달하고, 제1 및 제2 전송 게이트(TGa, TGb)를 동시에 이용하여 제5 신호를 전달할 수 있다.
또한, 이미지 센서(2)는 전송 트랜지스터를 이용하여 완전 CDS 동작을 수행할 수 있다. 또한, 이미지 센서(2)는 정공을 생성하여 전기적 신호를 제공함으로써, 리셋 트랜지스터를 저전압으로 제어할 수 있다. 이에 따라, 플로팅 확산 영역에서 발생하는 암전류가 현저히 감소될 수 있다.
이하에서, 도 8 및 도 9을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 6c를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 회로도이다. 도 9은 도 8에 따른 이미지 센서의 몇몇 실시예를 설명하기 위한 평면도이다.
도 8을 참조하면, 몇몇 실시예에 따른 이미지 센서의 단위 픽셀은 제1 내지 제4 광전 변환부(PD1~PD4), 제1 내지 제4 전송 트랜지스터(TX1~TX4), 리셋 트랜지스터(RX'), 제1 및 제2 드라이브 트랜지스터(DX1, DX2), 선택 트랜지스터(SX)를 포함한다.
제1 내지 제4 광전 변환부(PD1~PD4), 제1 내지 제4 전송 트랜지스터(TX1~TX4), 리셋 트랜지스터(RX'), 제1 및 제2 드라이브 트랜지스터(DX1, DX2), 및 선택 트랜지스터(SX)는 각각 도 2의 광전 변환부(PD), 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX), 및 선택 트랜지스터(SX)에 대응된다.
제1 내지 제4 전송 트랜지스터(TX1~TX4)는 각각 제1 내지 제4 스토리지 노드 영역(SN1~SN4), 및 제1 내지 제4 전송 게이트(TG1~TG4)를 포함한다. 이 때, 제1 내지 제4 전송 트랜지스터(TX1~TX4)는 플로팅 확산 영역(FD')을 공유할 수 있다.
제1 및 제2 드라이브 트랜지스터(DX1, DX2)는 플로팅 확산 영역(FD')에서의 전압 변화를 증폭하고 이를 출력 전압(Vout ')으로 생성한다.
도 9을 참조하면, 이미지 센서(3)는 제1 내지 제4 픽셀(PX1~PX4)을 포함한다. 제1 내지 제4 픽셀(PX1~PX4)은 액티브 픽셀 센서 어레이(도 1의 10)에 2차원적으로 배열된 복수의 단위 픽셀의 일부일 수 있다.
제1 내지 제4 픽셀(PX1~PX4)은 각각 제1 내지 제4 스토리지 노드 영역(SN1~SN4), 제1 내지 제4 플로팅 확산 영역(FD1~FD4), 제1 내지 제4 전송 게이트(TG1~TG4)를 포함한다.
이 때, 제1 픽셀(PX1)은 제1 소스 팔로워 게이트(SF1)를 포함하고, 제2 픽셀(PX2)은 제2 소스 팔로워 게이트(SF2)를 포함한다. 제3 픽셀(PX3)은 리셋 드레인 영역(RD'), 리셋 소스 영역(RS'), 및 리셋 게이트(RG')를 포함하고, 제4 픽셀(PX4)은 선택 게이트(SG')를 포함한다.
제1 내지 제4 플로팅 확산 영역(FD1~FD4)은 도 8의 플로팅 확산 영역(FD')에 대응될 수 있다. 즉, 제1 내지 제4 플로팅 확산 영역(FD1~FD4)은 서로 전기적으로 연결되어 하나의 플로팅 확산 영역을 구성할 수 있다.
이에 따라, 제1 내지 제4 플로팅 확산 영역(FD1~FD4)은 리셋 소스 영역(RS')와 전기적으로 연결되어 리셋 게이트(RG')를 공유할 수 있다. 또한, 제1 내지 제4 플로팅 확산 영역(FD1~FD4)은 제1 및 제2 소스 팔로워 게이트(SF1, SF2)와 전기적으로 연결되어 제1 및 제2 소스 팔로워 게이트(SF1, SF2) 및 선택 게이트(SG')를 공유할 수 있다.
즉, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서(3)는 복수의 픽셀에서 플로팅 확산 영역을 공유하여 이미지 센서의 소형화를 가능하게 한다. 구체적으로, 이미지 센서(3)는 전송 트랜지스터를 이용하여, 복수의 픽셀에서 플로팅 확산 영역을 공유할 수 있다. 예를 들어, 제1 내지 제4 픽셀(PX4)은 플로팅 확산 영역을 공유하여, 리셋 게이트, 소스 팔로워 게이트, 또는 선택 게이트를 공유할 수 있다. 이에 따라, 이미지 센서(3)는 픽셀에 공간을 확보하게 하고, 이는 픽셀의 소형화를 가능하게 한다.
또한, 이미지 센서(3)는 전송 트랜지스터를 이용하여 완전 CDS 동작을 수행할 수 있다. 또한, 이미지 센서(3)는 정공을 생성하여 전기적 신호를 제공함으로써, 리셋 트랜지스터를 저전압으로 제어할 수 있다. 즉, 플로팅 확산 영역에서 발생하는 암전류가 현저히 감소될 수 있다.
이하에서, 도 10을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 9을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 10를 참조하면, 이미지 센서(4)는 제1 내지 제4 픽셀(PX1'~PX4')을 포함한다. 제1 내지 제4 픽셀(PX1'~PX4')은 도 9의 제1 내지 제4 픽셀(PX1~PX4)에 대응될 수 있다.
제1 픽셀(PX1')은 제1 및 제2 스토리지 노드 영역(SN1a, SN1b), 제1 및 제2 플로팅 확산 영역(FD1a, FD1b), 제1 및 제2 전송 게이트(TG1a, TG1b)를 포함한다.
제2 픽셀(PX2')은 제3 및 제4 스토리지 노드 영역(SN2a, SN2b), 제3 및 제4 플로팅 확산 영역(FD2a, FD2b), 제1 및 제2 전송 게이트(TG2a, TG2b)를 포함한다. 또한, 제2 픽셀(PX2')은 제1 소스 팔로워 게이트(SF1') 및 선택 게이트(SG'')를 포함한다.
제3 픽셀(PX3')은 제5 및 제6 스토리지 노드 영역(SN3a, SN3b), 제5 및 제6 플로팅 확산 영역(FD3a, FD3b), 제5 및 제6 전송 게이트(TG3a, TG3b)를 포함한다.
제4 픽셀(PX4')은 제7 및 제8 스토리지 노드 영역(SN4a, SN4b), 제7 및 제8 플로팅 확산 영역(FD4a, FD4b), 제7 및 제8 전송 게이트(TG4a, TG4b)를 포함한다. 또한, 제4 픽셀(PX4')은 제2 소스 팔로워 게이트(SF2') 및 리셋 게이트(RG'')를 포함한다.
제1 내지 제8 플로팅 확산 영역(FD1a~FD4b)은 도 9의 제1 내지 제4 플로팅 확산 영역(FD1~FD4)과 마찬가지로, 서로 전기적으로 연결되어 하나의 플로팅 확산 영역을 구성할 수 있다.
이에 따라, 제1 내지 제8 플로팅 확산 영역(FD1a~FD4b)은 리셋 소스 영역(RS'')와 전기적으로 연결되어 리셋 게이트(RG'')를 공유할 수 있다. 또한, 제1 내지 제8 플로팅 확산 영역(FD1a~FD4b)은 제1 및 제2 소스 팔로워 게이트(SF1', SF2')와 전기적으로 연결되어 제1 및 제2 소스 팔로워 게이트(SF1', SF2') 및 선택 게이트(SG'')를 공유할 수 있다.
제1 내지 제4 픽셀(PX1'~PX4')은 도 7a의 픽셀(PX')과 마찬가지로, 각각 두 개의 전송 게이트를 포함할 수 있다. 즉, 이미지 센서(4)는 하나의 픽셀에 두 개의 전송 게이트를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이미지 센서(4)는 하나의 픽셀에 더 많은 전송 게이트를 포함할 수도 있다.
이에 따라, 도 7a 및 도 7b에 관한 설명에서 상술한 것처럼, 이미지 센서(4)는 자동 초점(AF; Auto Focusing) 동작을 수행할 수 있다. 예를 들어, 이미지 센서(4)는 위상차 검출(phase difference detection) 방식으로 자동 초점 동작을 수행할 수 있다.
또한, 이미지 센서(4)는 전송 트랜지스터를 이용하여 완전 CDS 동작을 수행할 수 있따. 또한, 이미지 센서(4)는 정공을 생성하여 전기적 신호를 제공함으로써, 리셋 트랜지스터를 저전압으로 제어할 수 있다. 이에 따라, 플로팅 확산 영역에서 발생하는 암전류가 현저히 감소될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110, 210: 광전 변환층
120: 웰 불순물층 130, 140: 소자 분리막
SN: 스토리지 노드 영역 FD: 플로팅 확산 영역
TG: 전송 게이트 RG: 리셋 게이트
200: 하부 전극 220: 상부 전극
300, 400: 층간 절연막 410: 컬러 필터
420: 반사 방지막 440: 마이크로 렌즈

Claims (10)

  1. 기판 상에 배치되고, 광을 제공받아 제1 신호를 제공하는 제1 광전 변환층;
    상기 제1 광전 변환층에 연결되어 상기 제1 신호를 저장하는 스토리지 노드 영역과, 전송 신호에 의해 제어되어 상기 저장된 제1 신호를 전송하는 전송 게이트와, 상기 전송 게이트에 의해 상기 제1 신호를 제공받는 플로팅 확산 영역을 포함하는 전송 트랜지스터;
    리셋 신호에 의해 제어되어 상기 플로팅 확산 영역을 리셋하는 리셋 트랜지스터;
    픽셀 전압을 제공받고, 상기 플로팅 확산 영역에 의해 제어되어 출력 전압을 생성하는 드라이브 트랜지스터; 및
    선택 신호에 의해 제어되어 상기 출력 전압을 출력하는 선택 트랜지스터를 포함하고,
    상기 리셋 트랜지스터의 드레인 전극에 인가되는 리셋 드레인 전압은 상기 픽셀 전압에 독립적이고, 0.1V 내지 1.0V 이하인 이미지 센서.
  2. 제 1항에 있어서,
    상기 기판 내에 배치되고, 상기 광을 제공받아 제2 신호를 제공하는 제2 광전 변환층을 더 포함하고,
    상기 광은 서로 다른 파장을 갖는 제1 및 제2 성분을 포함하고,
    상기 제1 및 제2 광전 변환층은 각각 상기 제1 및 제2 성분을 이용하여 상기 제1 및 제2 신호를 제공하는 이미지 센서.
  3. 제 1항에 있어서,
    상기 리셋 드레인 전압은 0.3V 내지 0.7V인 이미지 센서.
  4. 제 1항에 있어서,
    상기 리셋 신호 직후의 상기 출력 전압인 기준 전압을 읽고, 상기 리셋 신호에 후속하는 상기 전송 신호 직후의 상기 출력 전압인 신호 전압을 읽고, 상기 기준 전압 및 상기 신호 전압을 비교하여 상관 이중 샘플 동작을 수행하는 상관 이중 샘플러(Correlated Double Sampler)를 더 포함하는 이미지 센서.
  5. 제 1항에 있어서,
    상기 드라이브 트랜지스터는 공핍형(depletion type)인 이미지 센서.
  6. 제1 픽셀을 포함하는 액티브 픽셀 센서 어레이; 및
    상기 액티브 픽셀 센서 어레이가 배치된 기판을 포함하고,
    상기 기판은 서로 대향되는 제1 및 제2 면을 포함하고, 상기 제2 면 상에서 광을 제공받고,
    상기 제1 픽셀은,
    상기 제2 면 상에 배치되고, 제1 전압이 인가되는 제1 하부 전극과,
    상기 제1 하부 전극 상에 배치되는 제1 광전 변환층과,
    상기 제1 광전 변환층 상에 배치되고, 상기 제1 전압보다 높은 제2 전압이 인가되는 상부 전극과,
    상기 제1 면에 인접하여 상기 기판 내에 배치되는 제1 스토리지 노드 영역, 제1 플로팅 확산 영역, 리셋 소스 영역, 및 리셋 드레인 영역과,
    상기 제1 면 상에서 상기 제1 스토리지 노드 영역 및 상기 제1 플로팅 확산 영역 사이에 배치되는 제1 전송 게이트와,
    상기 제1 면 상에서 상기 리셋 소스 영역 및 상기 리셋 드레인 영역 사이에 배치되는 리셋 게이트와,
    상기 기판을 관통하여 상기 제1 하부 전극과 상기 제1 스토리지 노드 영역을 전기적으로 연결하는 제1 관통 비아를 포함하고,
    상기 리셋 소스 영역은 상기 제1 플로팅 확산 영역과 전기적으로 연결되고,
    상기 리셋 드레인 영역에 0.1V 내지 1.0V의 전압이 인가되는 이미지 센서.
  7. 제 6항에 있어서,
    상기 스토리지 노드 영역 및 상기 플로팅 확산 영역은 n형 불순물을 포함하는 이미지 센서.
  8. 제 7항에 있어서,
    상기 스토리지 노드 영역은, 상기 제1 광전 변환층과 연결되고 p형 불순물을 포함하는 피닝층을 포함하는 이미지 센서.
  9. 제 6항에 있어서,
    상기 제1 픽셀은,
    상기 제2 면 상에서 상기 제1 하부 전극과 이격되어 배치되고, 상기 제2 전압보다 낮은 제3 전압이 인가되는 제2 하부 전극과,
    상기 제1 면에 인접하여 상기 기판 내에 배치되고, 상기 제1 스토리지 노드 영역 및 상기 제1 플로팅 확산 영역과 이격되어 배치되는 제2 스토리지 노드 영역 및 제2 플로팅 확산 영역과,
    상기 제1 면 상에서 상기 제2 스토리지 노드 영역 및 상기 제2 플로팅 확산 영역 사이에 배치되는 제2 전송 게이트와,
    상기 기판을 관통하여 상기 제2 하부 전극과 상기 제2 스토리지 노드 영역을 연결하는 제2 관통 비아를 더 포함하는 이미지 센서.
  10. 제 6항에 있어서,
    상기 액티브 픽셀 센서 어레이는 상기 제1 픽셀과 이격되어 배치되는 제2 픽셀을 더 포함하고,
    상기 제2 픽셀은,
    상기 제1 면에 인접하여 상기 기판 내에 배치되는 제2 스토리지 노드 영역 및 제2 플로팅 확산 영역과,
    상기 제1 면 상에서 제2 스토리지 노드 영역 및 상기 제2 플로팅 확산 영역 사이에 배치되는 제2 전송 게이트를 포함하고,
    상기 제2 플로팅 확산 영역은 상기 제1 플로팅 확산 영역과 전기적으로 연결되는 이미지 센서.
KR1020170001228A 2017-01-04 2017-01-04 이미지 센서 KR102576338B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170001228A KR102576338B1 (ko) 2017-01-04 2017-01-04 이미지 센서
US15/704,690 US10529755B2 (en) 2017-01-04 2017-09-14 Image sensor having a photoelectric conversion layer coupled to a storage node through a pinning layer with P-type impurities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170001228A KR102576338B1 (ko) 2017-01-04 2017-01-04 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180080469A true KR20180080469A (ko) 2018-07-12
KR102576338B1 KR102576338B1 (ko) 2023-09-07

Family

ID=62712156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170001228A KR102576338B1 (ko) 2017-01-04 2017-01-04 이미지 센서

Country Status (2)

Country Link
US (1) US10529755B2 (ko)
KR (1) KR102576338B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031851A (ko) * 2018-09-17 2020-03-25 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
KR20200041144A (ko) * 2018-10-11 2020-04-21 에스케이하이닉스 주식회사 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서
US11682687B2 (en) 2020-05-13 2023-06-20 SK Hynix Inc. Image sensing device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129453B1 (ko) * 2018-06-08 2020-07-02 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
CN110970453A (zh) * 2018-10-01 2020-04-07 松下知识产权经营株式会社 摄像装置
CN114095674A (zh) * 2019-05-17 2022-02-25 Oppo广东移动通信有限公司 一种有源像素图像传感器及图像处理方法、存储介质
KR20210099350A (ko) * 2020-02-04 2021-08-12 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210114786A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 이미지 센서
US11069402B1 (en) * 2020-03-17 2021-07-20 Globalfoundries U.S. Inc. Integrated pixel and three-terminal non-volatile memory cell and an array of cells for deep in-sensor, in-memory computing
KR20210150722A (ko) * 2020-06-04 2021-12-13 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220005697A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100022670A (ko) * 2008-08-20 2010-03-03 크로스텍 캐피탈, 엘엘씨 전기적 제어가능한 피닝층을 갖는 이미지 센서의 픽셀
US20130020466A1 (en) * 2011-01-02 2013-01-24 Pixim, Inc. Conversion Gain Modulation Using Charge Sharing Pixel
US20160329375A1 (en) * 2014-01-21 2016-11-10 Sony Corporation Imaging device and electronic apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445166B (zh) 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5564847B2 (ja) 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5458869B2 (ja) 2009-12-21 2014-04-02 ソニー株式会社 固体撮像装置およびその駆動方法、カメラ
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5677103B2 (ja) * 2011-01-20 2015-02-25 富士フイルム株式会社 固体撮像素子、固体撮像素子の駆動方法、撮像装置
JP2012238648A (ja) 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
KR102105284B1 (ko) 2013-06-21 2020-04-28 삼성전자 주식회사 이미지 센서, 이의 제조 방법, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
KR102095494B1 (ko) * 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
GB2516971A (en) * 2013-08-09 2015-02-11 St Microelectronics Res & Dev A Pixel
JP6108172B2 (ja) 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2015115345A (ja) 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
JP6443667B2 (ja) 2014-05-23 2018-12-26 パナソニックＩｐマネジメント株式会社 撮像装置
KR20160015788A (ko) 2014-07-31 2016-02-15 삼성전자주식회사 광 전하 저장 소자와 이를 포함하는 장치들
JP2016058559A (ja) 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
KR20160100569A (ko) 2015-02-16 2016-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 촬상 장치
KR102546197B1 (ko) * 2016-07-25 2023-06-21 에스케이하이닉스 주식회사 단위 픽셀 장치 및 그 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100022670A (ko) * 2008-08-20 2010-03-03 크로스텍 캐피탈, 엘엘씨 전기적 제어가능한 피닝층을 갖는 이미지 센서의 픽셀
US20130020466A1 (en) * 2011-01-02 2013-01-24 Pixim, Inc. Conversion Gain Modulation Using Charge Sharing Pixel
US20160329375A1 (en) * 2014-01-21 2016-11-10 Sony Corporation Imaging device and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031851A (ko) * 2018-09-17 2020-03-25 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
KR20200041144A (ko) * 2018-10-11 2020-04-21 에스케이하이닉스 주식회사 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서
US11804510B2 (en) 2018-10-11 2023-10-31 SK Hynix Inc. Image sensor including active regions
US11682687B2 (en) 2020-05-13 2023-06-20 SK Hynix Inc. Image sensing device

Also Published As

Publication number Publication date
US20180190699A1 (en) 2018-07-05
KR102576338B1 (ko) 2023-09-07
US10529755B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
KR102576338B1 (ko) 이미지 센서
US8625016B2 (en) Image sensors having multiple photoelectric conversion devices therein
CN106783898B (zh) 图像传感器
KR102482051B1 (ko) 고체 촬상 소자 및 전자 기기
KR102263042B1 (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
US8698265B2 (en) Image sensor including a light shielding pattern
KR101845257B1 (ko) 이미지 센서
JP5207594B2 (ja) イメージセンサ
US11322536B2 (en) Image sensor and method of fabricating the same
US10748968B2 (en) Image sensor having an etch stop layer on the insulation layer
KR101389790B1 (ko) 이미지 센서 및 그 구동 방법
CN110034138B (zh) 图像传感器
US11107850B2 (en) Image sensors
KR20170094693A (ko) 이미지 센서
JP7479850B2 (ja) イメージセンサー
US11818904B2 (en) Image sensor and method for fabricating the same
CN111048539A (zh) 图像传感器
KR20160060997A (ko) 수직 전송 게이트를 갖는 이미지 센서 및 이를 구비한 전자장치
US20230036152A1 (en) Image sensor
KR102634245B1 (ko) 이미지 센서
US9219094B2 (en) Backside illuminated image sensor
US20240170522A1 (en) Image sensors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant