CN111048539A - 图像传感器 - Google Patents
图像传感器 Download PDFInfo
- Publication number
- CN111048539A CN111048539A CN201910959846.0A CN201910959846A CN111048539A CN 111048539 A CN111048539 A CN 111048539A CN 201910959846 A CN201910959846 A CN 201910959846A CN 111048539 A CN111048539 A CN 111048539A
- Authority
- CN
- China
- Prior art keywords
- dummy
- pixel
- pixel region
- image sensor
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000004020 conductor Substances 0.000 claims description 14
- 239000012777 electrically insulating material Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 29
- 238000006243 chemical reaction Methods 0.000 description 17
- 102100025691 Dapper homolog 1 Human genes 0.000 description 16
- 101100031414 Dictyostelium discoideum psmE3 gene Proteins 0.000 description 16
- 101100120432 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RAM1 gene Proteins 0.000 description 16
- 101150113198 dact1 gene Proteins 0.000 description 16
- 238000012546 transfer Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 8
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000007667 floating Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 7
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000002596 correlated effect Effects 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 6
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101150056585 DACT2 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 101100054773 Caenorhabditis elegans act-2 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Abstract
一种成像装置可以包括：有源像素区域，有源像素包括在光电信号的生成中；和虚设像素区域，虚设像素不包括在光电信号的生成中。虚设像素的电特性可影响有源像素产生的光电信号，除非在两者之间提供降低导电性的绝缘。图像传感器包括：衬底，其包括有源像素区域和虚设像素区域；像素隔离结构，其至少部分地穿透衬底并且配置为降低有源像素区域中的有源像素与虚设像素区域中的虚设像素之间的导电性；以及虚设隔离结构，其至少部分地穿透虚设像素区域中的衬底。
Description
相关申请的交叉引用
本申请要求于2018年10月12日在韩国知识产权局提交的韩国专利申请No.10-2018-0121588的优先权，其公开内容通过引用整体地并入本文。
技术领域
本公开的示例实施例涉及图像传感器及制造图像传感器的方法。
背景技术
图像传感器是用于将光学图像转换为电信号的半导体装置。随着计算机和通信工业的发展，对各种装置(例如，数字相机、摄像机、个人通信系统(PCS)、游戏装置、安全相机、医疗微型相机)中的高性能图像传感器存在强烈需求。
发明内容
根据本发明构思的示例实施例，图像传感器可包括：衬底，其包括有源像素区域和虚设像素区域；像素隔离结构，其配置为至少部分地穿透衬底，其中，像素隔离结构配置为降低有源像素区域中的有源像素与虚设像素区域中的虚设像素之间的导电性。
根据本发明构思的示例实施例，图像传感器可包括：有源像素区域，其包括有源像素；虚设像素区域，其包括虚设像素；第二虚设像素区域；以及像素隔离结构，其配置为降低虚设像素与第二虚设像素区域之间的导电性。
根据本发明构思的示例实施例，图像传感器可包括：衬底，其包括至少两个像素区域，所述至少两个像素区域包括有源像素区域和虚设像素区域；以及位于衬底中的像素隔离结构，其配置为降低所述至少两个像素区域之间的导电性并且具有格子形状。
附图说明
图1是根据示例实施例的图像传感器的框图。
图2是根据示例实施例的图像传感器的像素阵列的示意电路图。
图3是根据示例实施例的图像传感器的像素阵列的电路图。
图4是根据示例实施例的图像传感器的平面图。
图5A是图4的部分A的放大示图。
图5B是沿图5A的线I-I'截取的截面图。
图5C是沿图5A的线II-II'截取的截面图。
图6是根据示例实施例的图像传感器的示图。
图7A是根据示例实施例的图像传感器的示图。
图7B是沿图7A的线III-III'截取的截面图。
图8是根据示例实施例的图像传感器的示图。
具体实施方式
现在将在下文中参照附图更完整地描述各种示例实施例。相似的附图标记在全文中可以指代相似的元件。
一些成像装置设计为基于来自像素阵列的输入来生成图像。这种生成可包括诸如将数字信号与背景噪声(诸如电流)进行比较的处理。这种比较可包括有源像素与虚设像素的比较，其中虚设像素在结构上类似于有源像素，但是不包括在生成光电信号中。可期望的是在有源像素与虚设像素的各区域之间设置电绝缘，以降低在其它情况下可能在它们之间出现并改变成像装置的性能的电流。
图1是根据本文呈现的技术的示例实施例的图像传感器的框图。
参照图1，根据示例实施例的图像传感器可包括像素阵列1、行解码器2、行驱动器3、列解码器4、时序生成器5、相关双采样器(CDS)6、模数转换器(ADC)7、以及/或者输入/输出(I/O)缓冲器8。
像素阵列1可包括排列成行和/或列的多个单元像素，并且可将入射在单元像素上的光转换为电信号。
像素阵列1可由从行解码器2提供的多个驱动信号(诸如选择信号、复位信号、以及/或者电荷传输信号)驱动。
行解码器2可将驱动信号提供给每一行中的单元像素。此外，可将像素阵列1响应于驱动信号而转换的电信号提供给相关双采样器6。
行驱动器3可根据由行解码器2解码的结果，将用于驱动所述多个单元像素的多个驱动信号提供给像素阵列1。当单元像素排列成行和/或列时，可将驱动信号提供给每一行中的单元像素。
时序生成器5可控制行解码器2和/或列解码器4、相关双采样器6、模数转换器7和/或输入/输出缓冲器8，并且可为它们的操作提供控制信号，诸如时钟信号、时序控制信号等。时序生成器5可包括逻辑控制电路、锁相环电路、时序控制电路、通信接口电路等。
相关双采样器6可通过接收从像素阵列1生成的输出信号来保持和采样。例如，相关双采样器6可按一定噪声电平和/或电信号来双采样信号电平，从而输出与噪声电平和信号电平之间的差异相对应的差异电平。
模数转换器7可将与从相关双采样器6输出的差异电平相对应的模拟信号转换为数字信号并且可输出该数字信号。
输入/输出缓冲器8可锁存从模数转换器7输出的数字信号。锁存的信号可根据由列解码器4解码的结果来将数字信号顺序地输出至图像信号处理单元。
图2是根据示例实施例的图像传感器的像素阵列的示意电路图。
参照图2，像素阵列1可包括沿行和/或列二维地排列的多个像素区域P。可通过入射光在每个像素区域P中生成电信号。可通过经由与像素区域P连接的像素选择线SEL、电荷传输线Tx和/或复位线Rx而传输的驱动信号来驱动像素区域P。可通过输出线Vout将像素区域P中的转换的电信号提供给控制电路。
图3是根据示例实施例的图像传感器的像素阵列的电路图。
参照图3，像素阵列1可包括多个像素区域P，并且可沿行方向和/或列方向排列成矩阵形态。像素区域P可包括第一光电转换元件PD1和第二光电转换元件PD2、传输晶体管TX1和TX2、以及/或者逻辑晶体管RX、SX和DX。逻辑晶体管RX、SX和DX可包括复位晶体管RX、选择晶体管SX和/或驱动晶体管(或源极跟随晶体管)DX。第一传输晶体管TX1和第二传输晶体管TX2、复位晶体管RX和选择晶体管SX的各栅电极可分别与驱动信号线TG1、TG2、RG和SG连接。
第一传输晶体管TX1可包括第一传输门和第一光电转换元件PD1。第二传输晶体管TX2可包括第二传输门和第二光电转换元件PD2。第一传输晶体管TX1和第二传输晶体管TX2可共享电荷检测节点(即，浮置扩散区域)FD。
第一光电转换元件PD1和第二光电转换元件PD2可与来自外部的入射光的量成比例地生成和累积光电荷。第一光电转换元件PD1和第二光电转换元件PD2可各自包括光电二极管、光电晶体管、光门、固定光电二极管(pinned photo diode)、或它们的组合。
第一传输门和第二传输门可将第一光电转换元件PD1和第二光电转换元件PD2中累积的电荷传输至电荷检测节点FD。可将互补信号施加至第一传输门和第二传输门。换言之，可将电荷从第一光电转换元件PD1和第二光电转换元件PD2中的任一个传输至电荷检测节点FD。
电荷检测节点FD可接收从第一光电转换元件PD1和第二光电转换元件PD2生成的电荷，并且可积累地存储该电荷。可根据电荷检测节点FD中累积的电荷的量来控制驱动晶体管DX。
复位晶体管RX可周期性地复位电荷检测节点FD中累积的电荷。复位晶体管RX的漏电极可连接至电荷检测节点FD，并且复位晶体管RX的源电极可连接至电源电压VDD。当复位晶体管RX导通时，与复位晶体管RX的源电极连接的电源电压VDD可传输至电荷检测节点FD。因此，当复位晶体管RX导通时，电荷检测节点FD中累积的电荷可被放电，使得电荷检测节点FD可被复位。
驱动晶体管DX可与位于像素区域P外的恒流源组合，以用作源极跟随缓冲放大器(source follower buffer amplifier)，使得驱动晶体管DX可放大电荷检测节点FD处的电势变化值并且可将放大的值输出到输出线Vout。
选择晶体管SX可逐行选择要读取的像素区域P。当选择晶体管SX导通时，与驱动晶体管DX的漏电极连接的电源电压VDD可被传输至选择晶体管SX的漏电极。
图4是根据示例实施例的图像传感器的平面图。在图5A的上下文中更详细地讨论图4的部分A的示例。
参照图4，图像传感器10可包括有源像素区域APR和虚设像素区域DPR。在平面图中，有源像素区域APR可位于图像传感器10的中心区域中，并且虚设像素区域DPR可位于图像传感器10的周边区域中。虚设像素区域DPR可围绕有源像素区域APR。有源像素区域APR可以是有源像素可位于其中的区域。虚设像素区域DPR可以是虚设像素可位于其中的区域。有源像素可对应于参照图2和图3描述的像素区域P。每个虚设像素可具有与每个有源像素类似的结构，但是可不执行与每个有源像素的操作类似的操作(即，接收光并且生成光电信号的操作)。在示例实施例中，图像传感器10可包括周边电路可位于其中的周边区域。
图5A至图5C是根据示例实施例的图像传感器的示图。图5A是图4的部分A的放大示图。图5B是沿图5A的线I-I'截取的截面图。图5C是沿图5A的线II-II'截取的截面图。
参照图5A至图5C，图像传感器10可包括衬底100。衬底100可具有彼此相对的第一表面100a和第二表面100b。在示例实施例中，第一表面100a可为衬底100的前表面，并且第二表面100b可为衬底100的后表面。电路可位于衬底100的第一表面100a上。光可入射在衬底100的第二表面100b上。在示例实施例中，衬底100可为掺杂有第一导电类型杂质(例如，n型杂质)的硅衬底。在示例实施例中，衬底100可为以下各项之一：锗衬底、硅锗衬底、II-V族化合物半导体衬底、III-V族化合物半导体衬底、以及/或者绝缘体上硅(SOI)衬底。在示例实施例中，衬底100中的第一导电类型杂质浓度可以在从第一表面100a到第二表面100b的方向上降低。
衬底100可包括有源像素区域APR和虚设像素区域DPR。有源像素区域APR可为衬底100的一个区域，并且虚设像素区域DPR可为衬底100的另一个区域。
有源像素AP可设置在有源像素区域APR中。有源像素AP可对应于参照图2和图3描述的像素区域P。虚设像素DP可设置在虚设像素区域DPR中。虚设像素DP可各自具有与每个有源像素AP的结构相同或类似的结构，但是可不执行与每个有源像素AP的操作类似的操作(即，接收光并且生成光电信号的操作)。
像素隔离结构PIS可位于衬底100中并且可配置为降低沿第一方向D1和第二方向D2排列成矩阵形态的多个单元像素区域之间的导电性。单元像素区域可指包括有源像素AP位于其中的区域和虚设像素DP位于其中的区域两者的区域。在平面图中，像素隔离结构PIS可围绕每个单元像素区域。在示例实施例中，像素隔离结构PIS可包括沿第一方向D1平行延伸的第一部分和与第一部分相交并且沿第二方向D2平行延伸的第二部分。在平面图中，像素隔离结构PIS可具有格子形状。
像素隔离结构PIS可配置为至少部分地穿透衬底100。像素隔离结构PIS可从衬底100的第一表面100a到衬底100的第二表面100b竖直地延伸。像素隔离结构PIS的竖直厚度可与衬底100的竖直厚度实质上相同。像素隔离结构PIS可包括位于衬底100中的深槽隔离(DTI)。像素隔离结构PIS可包括通过从衬底100的第一表面100a到衬底100的第二表面100b蚀刻衬底100并且沉积材料而形成的前侧深槽隔离(FDTI)。
像素隔离结构PIS可包括第一绝缘层103和位于第一绝缘层103上的第一导体102。在示例实施例中，第一绝缘层103可包括电绝缘材料，诸如氧化硅、氮化硅、空气、或它们的组合。在示例实施例中，第一导体102可包括导电材料，诸如未掺杂的多晶硅、金属硅化物、含金属的层、或它们的组合。在建立限定像素隔离结构PIS的形状的沟槽之后，可沿该沟槽的内表面建立第一绝缘层103，并且可建立第一导体102以填充具有第一绝缘层103的沟槽。
虚设像素区域DPR可包括第一虚设像素区域DPR1和第二虚设像素区域DPR2。第一虚设像素区域DPR1可为导电接触件140与有源像素区域APR之间的区域。第二虚设像素区域DPR2可为虚设像素区域DPR的除第一虚设像素区域DPR1之外的剩余区域。
导电接触件140可与外部布线电连接，并且可将负电压施加至像素隔离结构PIS。导电接触件140可连接至像素隔离结构PIS的第一导体102。当通过导电接触件140施加负电压时，衬底100中的空穴可朝着像素隔离结构PIS的界面移动，并且可在其中累积。因此，可降低图像传感器中的暗电流生成。如图中所示，导电接触件140可设置在衬底100的第二表面100b上。在示例实施例中，导电接触件140可设置在衬底100的第一表面100a上。
多个虚设像素DP可设置在第一虚设像素区域DPR1中。第一虚设像素区域DPR1可包括多个相邻虚设像素DP。在示例实施例中，如图中所示，第一虚设像素区域DPR1可包括三个虚设像素DP。然而，虚设像素的数量可不限于此。
在示例实施例中，第一虚设像素区域DPR1包括虚设隔离结构DIS。虚设隔离结构DIS可位于第一虚设像素区域DPR1的衬底100中。虚设隔离结构DIS可在平面图中位于虚设像素DP中，并且可将虚设像素DP分成至少两个部分。参照图5A，虚设隔离结构DIS可具有在第二方向D2上延伸的线形状。然而，虚设隔离结构DIS的方向和形状可不限于此。
在示例实施例中，虚设隔离结构DIS可配置为至少部分地穿透衬底100。虚设隔离结构DIS可从衬底100的第一表面100a到衬底100的第二表面100b竖直地延伸。虚设隔离结构DIS的竖直厚度可与衬底100的竖直厚度实质上相同。虚设隔离结构DIS可包括位于衬底100中的深槽隔离(DTI)。虚设隔离结构DIS可包括通过从衬底100的第一表面100a到衬底100的第二表面100b蚀刻衬底100并且沉积材料而形成的前侧深槽隔离(FDTI)。
在示例实施例中，虚设隔离结构DIS可包括第二绝缘层123和位于第二绝缘层123上的第二导体122。在示例实施例中，第二绝缘层123可包括电绝缘材料，诸如氧化硅、氮化硅、空气、或它们的组合。在示例实施例中，第二导体122可包括导电材料，诸如未掺杂的多晶硅、金属硅化物、含金属的层、或它们的组合。在建立用作虚设隔离结构DIS的沟槽之后，可沿该沟槽的内表面建立第二绝缘层123，并且可建立第二导体122以填充具有第二绝缘层123的沟槽。
在示例实施例中，虚设隔离结构DIS可与上述像素隔离结构PIS具有相同的结构和/或电绝缘材料。在示例实施例中，虚设隔离结构DIS连接至像素隔离结构PIS。在示例实施例中，虚设隔离结构DIS整体地耦接至像素隔离结构PIS。在一些示例实施例中，虚设隔离结构DIS可为像素隔离结构PIS的一部分。
在示例实施例中，虚设隔离结构DIS不设置在第二虚设像素区域DPR2中。在示例实施例中，导电接触件140不设置在第二虚设像素区域DPR2中。
参照图5B和图5C，由于虚设隔离结构DIS设置在第一虚设像素区域DPR中的虚设像素DP中，因此第一虚设像素区域DPR1中的虚设隔离结构DIS和与其相邻的像素隔离结构PIS之间的距离DD1可小于有源像素区域APR中的相邻像素隔离结构PIS之间的距离AD。在示例实施例中，第一虚设像素区域DPR1中的相邻像素隔离结构PIS之间的距离DD1可小于有源像素区域APR中的相邻像素隔离结构PIS之间的距离AD。第二虚设像素区域DPR2中的相邻像素隔离结构PIS之间的距离DD2可与有源像素区域APR中的相邻像素隔离结构PIS之间的距离AD相同。相邻像素隔离结构PIS之间的距离AD可实质上对应于每个单元像素AP和DP的宽度。由于单元像素AP和DP可具有类似的尺寸和/或形状，因此其中设置有虚设隔离结构DIS的区域(即，第一虚设像素区域DPR1)中的像素隔离结构PIS之间的距离可相对小。
为了抑制暗电流生成，可通过导电接触件140向虚设像素区域DPR施加负电压。因此，可存在对虚设像素区域DPR与有源像素区域APR(被施加接地电压的有源像素AP位于其中)之间进行隔离的需求。
在示例实施例中，虚设隔离结构DIS位于虚设像素区域DPR的一部分(诸如第一虚设像素区域DPR1)中，使得可将第一虚设像素区域DPR1有效地绝缘。在示例实施例中，通过调整一些区域的布局，可改善虚设像素区域DPR与有源像素区域APR之间的隔离而无需额外工艺。因此，可提供具有改善电特性的图像传感器。
在示例实施例中，虚设隔离结构DIS可设置在第一虚设像素区域DPR1中的每个虚设像素DP中。在示例实施例中，虚设隔离结构DIS可设置在第一虚设像素区域DPR1中的一些虚设像素DP中。
在示例实施例中，光电转换元件PD可位于每个有源像素AP的衬底100中。在示例实施例中，光电转换元件PD可与衬底100的第一表面100a间隔开。光电转换元件PD可为n型杂质掺杂区域。阱区域107可位于有源像素AP的衬底100中。阱区域107可邻近于衬底100的第一表面100a。阱区域107可为p型杂质掺杂区域。
在示例实施例中，隔离层105可邻近于衬底100的第一表面100a并且配置为降低第一有源部ACT1和第二有源部ACT2之间的导电性。隔离层105可位于阱区域107中。第一有源部ACT1和第二有源部ACT2可位于每个有源像素AP中。第一有源部ACT1和第二有源部ACT2可为阱区域107的部分。第一有源部ACT1和第二有源部ACT2可在每个有源像素AP中彼此间隔开并且/或者可具有不同尺寸。在示例实施例中，参照图5A，第二有源部ACT2可位于相邻有源像素AP中的第一有源部ACT1之间
在示例实施例中，传输门TG位于每个有源像素AP中的第一有源部ACT1上，并且在示例实施例中，浮置扩散区域FD位于每个有源像素AP中的第一有源部ACT1中，浮置扩散区域FD邻近于衬底100的第一表面100a。在示例实施例中，浮置扩散区域FD是掺杂有与阱区域107中掺杂的杂质的导电类型相反的导电类型的杂质的区域。在示例实施例中，浮置扩散区域FD可为n型杂质掺杂区域。在示例实施例中，传输门TG可位于衬底100的第一表面100a上并且/或者邻近于浮置扩散区域FD。
逻辑晶体管可位于有源像素AP中的第二有源部ACT2中。逻辑晶体管可包括以下各项中的至少一项：复位晶体管(参见图3的RX)、源极跟随晶体管(参见图3的DX)和选择晶体管(参见图3的SX)。相邻两个有源像素AP可共享逻辑晶体管。
布线结构110可位于衬底100的第一表面100a上。布线结构110可包括逻辑晶体管中的至少一个、以及与逻辑晶体管连接的布线113和接触插塞115。层间绝缘层111a、111b、和/或111c可堆叠在衬底100的第一表面100a上。层间绝缘层111a、111b、和/或111c可覆盖传输门TG。多个接触插塞115和/或多个布线113可位于层间绝缘层111a、111b、和111c中。逻辑晶体管可通过接触插塞115电连接至浮置扩散区域FD。
滤色器CF和微透镜150可位于衬底100的第一表面100a上。抗反射层132和第一上绝缘层134及第二上绝缘层136可位于衬底100的第二表面100b与滤色器CF之间。抗反射层132可防止光的反射，使得入射在衬底100的第二表面100b上的光可平滑地到达光电转换元件PD。第二上绝缘层136可覆盖导电接触件140。
滤色器CF和微透镜150可对应于每个有源像素AP。根据单元像素，滤色器CF可包括红色滤色器、绿色滤色器、或蓝色滤色器。滤色器CF可二维地排列，并且可包括黄色滤色器、品红色滤色器、和/或青色滤色器。在示例实施例中，滤色器CF可包括白色滤色器。
微透镜150可具有凸面形状和/或预定曲率半径。微透镜150可包括透明树脂，其配置为将入射光聚集在每个有源像素AP上。
在示例实施例中，像素隔离结构PIS和虚设隔离结构DIS可沿一方向具有实质上均匀的宽度。在示例实施例中，像素隔离结构PIS的宽度和/或虚设像素结构DIS的宽度可在从衬底100的第一表面100a到衬底100的第二表面100b的方向上逐渐减小。
下面描述根据示例实施例的制造图像传感器的方法。
可提供第一导电类型(例如，p型)的衬底100。衬底100可具有彼此相对的第一表面100a和第二表面100b。第一表面100a可为前表面，并且第二表面100b可为后表面。衬底100可具有其中第一导电类型外延层位于第一导电类型块状硅衬底(bulk siliconsubstrate)上的结构。在示例实施例中，衬底100是包括第一导电类型阱的块状半导体衬底。
隔离层105可与第一有源部ACT1和第二有源部ACT2一样位于有源像素区域APR的与衬底100的第一表面100a相邻的衬底100中。可在衬底100的第一表面100a中蚀刻隔离层105以建立浅沟槽并且/或者在浅沟槽中沉积绝缘材料。
可建立与有源像素AP相关联的像素隔离结构PIS和与虚设像素DP相关联的虚设隔离结构DIS。
可通过图案化衬底100的第一表面100a来建立深沟槽并且用绝缘材料和导体填充该深沟槽，来建立像素隔离结构PIS和虚设隔离结构DIS。多个有源像素AP和多个虚设像素DP可沿着彼此交叉的第一方向D1和第二方向D2排列成矩阵形态。
光电转换元件PD可位于有源像素区域APR的衬底100中。可利用具有与对应的有源像素AP相对应的开口的掩膜并且利用该掩膜用不同于第一导电类型杂质的第二导电类型(例如，n型)杂质掺杂衬底100，来建立光电转换元件PD。随后，可移除掩膜。可在建立光电转换元件PD之前或之后，建立第一导电类型的阱区域107。可在衬底100的第一表面100a上建立传输门TG，并且可在衬底100中建立浮置扩散区域FD。
可在衬底100的第一表面100a上建立布线结构110。布线结构110可包括逻辑晶体管、以及与逻辑晶体管连接的布线113和接触插塞115。层间绝缘层111a、111b、和111c可堆叠在衬底100的第一表面100a上，并且可覆盖传输门TG。多个接触插塞115和多个布线113可位于层间绝缘层111a、111b、和111c中。
可执行移除衬底100的一部分的薄化处理，以减小衬底100的竖直厚度。薄化处理可包括研磨或抛光衬底100的第二表面100b以及执行各向同性蚀刻处理和/或各向异性蚀刻处理。可颠倒衬底100的顶部和底部，以使得衬底100薄。可通过研磨或抛光处理来移除衬底100的一部分，并且可随后执行各向同性蚀刻处理和/或各向异性蚀刻处理来去除衬底100的表面缺陷。
随着对衬底100的第二表面100b执行薄化处理，可暴露出像素隔离结构PIS的表面和虚设隔离结构DIS的表面。因此，像素隔离结构PIS的暴露表面和虚设隔离结构DIS的暴露表面可位于与衬底100的第二表面100相同水平高度处。
抗反射层132、导电接触件140、和/或第一上绝缘层134及第二上绝缘层136可位于衬底100的第二表面100b上。滤色器CF和微透镜150可与对应的有源像素区域APR相对应地位于第二上绝缘层136上。
图6和图7呈现了一些示例实施例。与图5A的包括在平面图中具有实质上线形状的虚设隔离结构DIS的示例实施例相比，图6呈现了包括在平面图中具有实质上十字形状的虚设隔离结构的示例实施例，并且图7A呈现了包括在平面图中具有实质上块形状的虚设隔离结构的示例实施例。
图6是根据示例实施例的图像传感器的示图，并且是图4的部分A的放大图。将简单进行或省略对与参照图5A至图5C描述的相同元件的描述。
参照图6，图像传感器可包括在平面图中具有实质上十字形状的虚设隔离结构DISa。在示例实施例中，与其他区域(例如，第二虚设像素区域DPR2和有源像素区域APR)相比，像素隔离结构PIS可在第一虚设像素区域DPR1中更密集。在示例实施例中，虚设隔离结构DISa的形状和/或尺寸可不同地改变，不限于十字形状。
图7A是根据示例实施例的图像传感器的示图，并且是图4的部分A的放大图。图7B是沿图7A的线III-III'截取的截面图。将简单进行或省略对与参照图5A至图5C描述的相同元件的描述。
参照图7A，图像传感器可包括在平面图中位于相邻虚设像素DP之间的虚设隔离结构DISb。虚设隔离结构DISb可连接至相邻虚设像素DP之间的像素隔离结构PIS。在平面图中，虚设隔离结构DISb可呈现实质上块形状，其位于相邻虚设像素DP之间的像素隔离结构PIS的中心区域中。虚设隔离结构DISb可朝着相邻虚设像素DP的内部延伸。第一虚设像素区域DPR1中的至少一些虚设像素DP可包括宽度比其周边部分的宽度窄的中心部分。
参照图7B，第一虚设像素区域DPR1中的虚设隔离结构DISb与像素隔离结构PIS之间的距离DD3可小于有源像素区域APR中的相邻像素隔离结构PIS之间的距离AD。换言之，第一虚设像素区域DPR1中的像素隔离结构PIS之间的距离DD3可小于有源像素区域APR中的相邻像素隔离结构PIS之间的距离AD。
在示例实施例中，由于虚设隔离结构DISb位于第一虚设像素区域DPR1中的相邻虚设像素DP之间的中心区域中，因此可在相邻虚设像素DP之间形成空间，该空间提供虚设像素DP之间的蚀刻边缘。在其它实施例中，像素隔离结构PIS从第一表面100a朝向第二表面100b蚀刻进衬底100中，并且相邻虚设像素DP之间的蚀刻边缘不位于与衬底100的第二表面100b相邻的区域中。在示例实施例中，虚设像素DP之间的中心区域与虚设像素DP的周边区域相比被过蚀刻。
图8是根据示例实施例的图像传感器的示图，并且是图4的部分A的放大图。将简单进行或省略对与参照图5A至图5C及图7A和
图7B描述的相同元件的描述。
图8呈现了包括两个虚设隔离结构(识别为DIS和DISb)的图像传感器。第一虚设像素区域DPR1包括虚设像素DP中的虚设隔离结构DIS和位于相邻虚设像素DP之间的虚设隔离结构DISb。在示例实施例中，虚设隔离结构DIS可具有线形状，但是虚设隔离结构DIS的形状和/或尺寸可不同地改变。
虽然已经参照本发明构思的示例实施例示出和描述了本发明构思，但是本领域普通技术人员将理解，可在不脱离如随附权利要求中所阐述的本发明构思的精神和范围的情况下，对其做出形式和细节上的各种改变。
Claims (20)
1.一种图像传感器，包括：
衬底，其包括有源像素区域和虚设像素区域；
像素隔离结构，其配置为至少部分地穿透所述衬底，其中，所述像素隔离结构配置为降低所述有源像素区域中的有源像素与所述虚设像素区域中的虚设像素之间的导电性；和
虚设隔离结构，其配置为至少部分地穿透所述虚设像素区域的所述衬底。
2.根据权利要求1所述的图像传感器，其中，所述像素隔离结构是位于所述有源像素与所述虚设像素之间的隔离沟槽，所述隔离沟槽至少部分地填充有电绝缘材料。
3.根据权利要求1所述的图像传感器，还包括与所述虚设像素区域的一部分连接的导电接触件，并且
所述图像传感器还包括位于所述导电接触件与所述有源像素区域之间的所述虚设像素区域中的虚设隔离结构。
4.根据权利要求3所述的图像传感器，其中，在平面图中，所述虚设隔离结构位于所述虚设像素区域中。
5.根据权利要求4所述的图像传感器，其中，在平面图中，所述虚设隔离结构具有实质上线形状、实质上十字形状、或实质上块形状。
6.根据权利要求3所述的图像传感器，
其中，位于所述导电接触件与所述有源像素区域之间的所述虚设像素区域包括至少两个相邻虚设像素，并且
其中，所述虚设隔离结构位于所述至少两个相邻虚设像素之间。
7.根据权利要求6所述的图像传感器，其中，所述虚设隔离结构与所述相邻虚设像素之间的所述像素隔离结构连接。
8.根据权利要求3所述的图像传感器，
其中，所述像素隔离结构包括电绝缘材料，并且
其中，所述虚设隔离结构也包括所述电绝缘材料。
9.根据权利要求3所述的图像传感器，
其中，所述像素隔离结构包括第一绝缘层和位于所述第一绝缘层上的第一导体，并且
其中，所述导电接触件与所述虚设像素区域中的所述第一导体连接。
10.根据权利要求3所述的图像传感器，其中，所述导电接触件配置为向所述虚设像素区域施加负电压。
11.根据权利要求1所述的图像传感器，还包括：
虚设隔离结构，其包括第二绝缘层；和
第二导体，其位于所述第二绝缘层上。
12.一种图像传感器，包括：
有源像素区域，其包括有源像素；
第一虚设像素区域，其包括虚设像素；
第二虚设像素区域；和
虚设隔离结构，其位于所述第二虚设像素区域中，被配置为降低所述虚设像素与所述第二虚设像素区域之间的导电性。
13.根据权利要求12所述的图像传感器，还包括：
衬底，所述有源像素区域和所述第一虚设像素区域位于所述衬底上；
像素隔离结构，其配置为至少部分地穿透所述衬底，被配置为降低所述有源像素区域中的所述有源像素与所述第一虚设像素区域中的所述虚设像素之间的导电性；和
导电接触件，其与所述第一虚设像素区域中的所述像素隔离结构连接，
其中，所述第二虚设像素区域位于所述有源像素与所述导电接触件之间。
14.根据权利要求13所述的图像传感器，其中，所述虚设隔离结构配置为至少部分地穿透所述衬底。
15.根据权利要求13所述的图像传感器，
其中，所述像素隔离结构包括电绝缘材料，并且
其中，所述虚设隔离结构也包括所述电绝缘材料。
16.根据权利要求12所述的图像传感器，其中，所述虚设隔离结构包括绝缘层和导体。
17.根据权利要求12所述的图像传感器，其中，在平面图中，所述虚设隔离结构具有实质上线形状、实质上十字形状、或实质上块形状。
18.一种图像传感器，包括：
衬底，其包括至少两个像素区域，所述至少两个像素区域包括有源像素区域和虚设像素区域；和
像素隔离结构，其位于所述衬底中，被配置为降低所述至少两个像素区域之间的导电性并且具有格子形状，
其中，所述虚设像素区域包括第一虚设像素区域和第二虚设像素区域，
其中，所述第一虚设像素区域中的所述像素隔离结构的第一相邻部分之间的距离小于所述有源像素区域中的所述像素隔离结构的第二相邻部分之间的距离，并且
其中，所述第二虚设像素区域中的所述像素隔离结构的第三相邻部分之间的距离与所述有源像素区域中的所述像素隔离结构的所述第二相邻部分之间的距离相同。
19.根据权利要求18所述的图像传感器，还包括与所述虚设像素区域的至少一部分连接的导电接触件，
其中，所述第一虚设像素区域位于所述导电接触件与所述有源像素区域之间。
20.根据权利要求18所述的图像传感器，其中，所述像素隔离结构配置为至少部分地穿透所述衬底。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2018-0121588 | 2018-10-12 | ||
| KR1020180121588A KR102653348B1 (ko) | 2018-10-12 | 2018-10-12 | 이미지 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048539A true CN111048539A (zh) | 2020-04-21 |
Family
ID=70160429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910959846.0A Pending CN111048539A (zh) | 2018-10-12 | 2019-10-10 | 图像传感器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10998358B2 (zh) |
| KR (1) | KR102653348B1 (zh) |
| CN (1) | CN111048539A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725239A (zh) * | 2020-05-25 | 2021-11-30 | 爱思开海力士有限公司 | 图像感测装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020088066A (ja) * | 2018-11-20 | 2020-06-04 | キヤノン株式会社 | 電子部品および機器 |
| JP7133523B2 (ja) * | 2019-09-05 | 2022-09-08 | 株式会社東芝 | 光検出装置及び電子装置 |
| KR20220029072A (ko) | 2020-09-01 | 2022-03-08 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US20220406824A1 (en) * | 2021-06-18 | 2022-12-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor image sensor and method of manufacturing the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492865B2 (en) * | 2009-09-24 | 2013-07-23 | Omnivision Technologies, Inc. | Image sensor with contact dummy pixels |
| JP2012084816A (ja) | 2010-10-14 | 2012-04-26 | Fujifilm Corp | 裏面照射型撮像素子及び撮像装置 |
| CN105453674B (zh) | 2013-09-10 | 2019-07-16 | 英特尔公司 | 用于毫米波系统中的动态带宽管理的方法和系统 |
| KR102367384B1 (ko) * | 2015-01-13 | 2022-02-25 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| KR102437162B1 (ko) | 2015-10-12 | 2022-08-29 | 삼성전자주식회사 | 이미지 센서 |
| US9832399B2 (en) | 2016-01-29 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor and method for manufacturing the same |
| KR20180071802A (ko) | 2016-12-20 | 2018-06-28 | 삼성전자주식회사 | 이미지 센서 |
| KR102646901B1 (ko) | 2016-12-23 | 2024-03-12 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR102549541B1 (ko) * | 2017-01-11 | 2023-06-29 | 삼성전자주식회사 | 이미지 센서 |
-
2018
- 2018-10-12 KR KR1020180121588A patent/KR102653348B1/ko active IP Right Grant
-
2019
- 2019-04-12 US US16/382,651 patent/US10998358B2/en active Active
- 2019-10-10 CN CN201910959846.0A patent/CN111048539A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725239A (zh) * | 2020-05-25 | 2021-11-30 | 爱思开海力士有限公司 | 图像感测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102653348B1 (ko) | 2024-04-03 |
| US20200119067A1 (en) | 2020-04-16 |
| US10998358B2 (en) | 2021-05-04 |
| KR20200042034A (ko) | 2020-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230253430A1 (en) | Image sensor | |
| US10998358B2 (en) | Image sensor including dummy isolation structure | |
| KR102591008B1 (ko) | 이미지 센서 | |
| KR102575458B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US10192910B2 (en) | Image sensor | |
| CN106960855B (zh) | 互补金属氧化物半导体图像传感器 | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| US20220360730A1 (en) | Image sensor | |
| KR102643624B1 (ko) | 이미지 센서 | |
| KR20170128869A (ko) | 이미지 센서 | |
| US11183526B2 (en) | Image sensor | |
| US10038028B2 (en) | Image sensor including depletion inducing layer | |
| US10840285B2 (en) | Image sensor | |
| US20230036152A1 (en) | Image sensor | |
| US20230092590A1 (en) | Image sensor | |
| US20230044820A1 (en) | Image sensor | |
| US20220181376A1 (en) | Image sensor | |
| CN116646362A (zh) | 图像传感器 | |
| KR20230127113A (ko) | 이미지 센서 | |
| KR20220125930A (ko) | 이미지 센싱 장치 | |
| JP2023007450A (ja) | ダブルトレンチを含むピクセル分離構造物を含むイメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |