KR20160037420A - 이미지 센서 및 그 구동방법 - Google Patents
이미지 센서 및 그 구동방법 Download PDFInfo
- Publication number
- KR20160037420A KR20160037420A KR1020140129840A KR20140129840A KR20160037420A KR 20160037420 A KR20160037420 A KR 20160037420A KR 1020140129840 A KR1020140129840 A KR 1020140129840A KR 20140129840 A KR20140129840 A KR 20140129840A KR 20160037420 A KR20160037420 A KR 20160037420A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate
- reset
- turn
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000006243 chemical reaction Methods 0.000 claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims abstract description 45
- 238000007667 floating Methods 0.000 claims abstract description 44
- 230000004044 response Effects 0.000 claims abstract description 26
- 230000010287 polarization Effects 0.000 claims description 36
- 230000002269 spontaneous effect Effects 0.000 claims description 36
- 230000010354 integration Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000011017 operating method Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 11
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 8
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 5
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 5
- 241001125929 Trisopterus luscus Species 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Abstract
본 기술은 성능이 향상된 이미지 센서 및 그 구동방법에 관한 것으로, 입사광에 응답하여 광전하를 생성하는 광전변환소자; 상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터; 및 상기 플로팅디퓨젼노드를 공유하고 메모리게이트를 구비한 리셋 트랜지스터를 포함하는 이미지 센서를 제공한다.
Description
본 발명은 반도체 장치 제조 기술에 관한 것으로, 보다 구체적으로는 이미지 센서 및 그 구동방법에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명의 실시예는 성능이 향상된 이미지 센서 및 그 구동방법을 제공한다.
본 발명의 실시예에 따른 이미지 센서는 입사광에 응답하여 광전하를 생성하는 광전변환소자; 상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터; 및 상기 플로팅디퓨젼노드를 공유하고 메모리게이트를 구비한 리셋 트랜지스터를 포함할 수 있다.
상기 메모리게이트는 평형상태에서 상기 리셋 트랜지스터의 턴 온 상태 또는 턴 오프 상태를 유지할 수 있다. 상기 메모리게이트는 게이트절연막과 게이트전극이 적층된 적층구조물을 포함하고, 상기 게이트절연막은 자발분극을 갖는 강유전체를 포함할 수 있다. 상기 메모리게이트는 터널절연막, 전하트랩막, 전하차단막 및 게이트전극이 순차적으로 적층된 적층구조물을 포함하고, 상기 전하트랩막은 실리콘막 또는 질화막을 포함할 수 있다. 상기 메모리게이트는 특정 동작구간의 시작점에서 인가되는 펄스신호에 응답하여 상기 리셋 트랜지스터를 턴 온 시키고, 상기 동작구간의 종말점에서 인가되는 펄스신호에 응답하여 상기 리셋 트랜지스터를 턴 오프 시키며, 상기 동작구간 동안 상기 리셋 트랜지스터는 턴 온 상태를 유지할 수 있다. 이때, 상기 동작구간은 상기 광전변환소자의 인티그레이션 구간을 포함할 수 있다.
본 발명의 실시예에 따른 이미지 센서는 입사광에 응답하여 광전하를 생성하는 광전변환소자; 상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터; 및 상기 플로팅디퓨젼노드를 리셋시키기 위한 리셋 트랜지스터를 포함하고, 상기 리셋 트랜지스터는 자발분극을 갖고 리셋신호에 응답하여 자발분극의 방향이 변화하는 게이트절연막을 포함할 수 있다. 또한, 상기 플로팅디퓨젼노드에 게이트가 전기적으로 연결된 드라이브 트랜지스터를 더 포함할 수 있다. 여기서, 상기 드라이브 트래지스터의 게이트절연막과 상기 트랜스퍼 트랜지스터의 게이트절연막은 자발분극을 갖지 않을 수 있다.
상기 리셋 트랜지스터는 평형상태에서 자발분극의 방향에 따라 턴 온 상태 또는 턴 오프 상태를 유지할 수 있다. 상기 리셋 트랜지스터는 특정 동작구간의 시작점에서 인가되는 펄스신호에 응답하여 상기 게이트절연막의 자발분극 방향이 변화하여 상기 리셋 트랜지스터를 턴 온 시키고, 상기 동작구간의 종말점에서 인가되는 펄스신호에 응답하여 상기 게이트절연막의 자발분극 방향이 정반대로 변화하여 상기 리셋 트랜지스터를 턴 오프 시키며, 상기 동작구간 동안 상기 게이트절연막의 자발분극에 의해 상기 리셋 트랜지스터는 턴 온 상태를 유지할 수 있다. 이때, 상기 동작구간은 상기 광전변환소자의 인티그레이션 구간을 포함할 수 있다.
본 발명의 실시예에 따른 이미지 센서의 구동방법은 입사광에 응답하여 광전하를 생성하는 광전변환소자, 상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터 및 상기 플로팅디퓨젼노드를 공유하고 메모리게이트를 구비한 리셋 트랜지스터를 포함하는 이미지 센서에서, 제1구간에서 상기 메모리게이트에 제1리셋신호를 인가하여 상기 리셋 트랜지스터를 턴 온 시키는 단계; 상기 제1구간에 연속한 제2구간동안 입사광을 상기 광전변환소자에 입사시키고, 상기 제2구간의 종말점에서 상기 메모리게이트에 제2리셋신호를 인가하여 상기 리셋 트랜지스터를 턴 오프 시키는 단계; 및 상기 제2구간에 연속한 제3구간에서 상기 트랜스퍼 트랜지스터의 게이트에 전송신호를 인가하여 상기 트랜스퍼 트랜지스터를 턴 온 시키는 단계를 포함할 수 있다.
상기 메모리게이트는 평형상태에서 상기 리셋 트랜지스터의 턴 온 상태 또는 턴 오프 상태를 유지할 수 있다. 따라서, 상기 리셋 트랜지스터는 상기 제2구간동안 턴 온 상태를 유지할 수 있다. 상기 제1리셋신호 및 상기 제2리셋신호는 서로 다른 극성을 갖는 펄스전압신호를 포함할 수 있다. 상기 제1리셋신호 및 상기 제2리셋신호의 신호세기의 절대값은 상기 전송신호의 신호세기 절대값보다 클 수 있다. 상기 메모리게이트는 게이트절연막과 게이트전극이 적층된 적층구조물을 포함하고, 상기 게이트절연막은 자발분극을 갖는 강유전체를 포함할 수 있다. 상기 메모리게이트는 터널절연막, 전하트랩막, 전하차단막 및 게이트전극이 순차적으로 적층된 적층구조물을 포함하고, 상기 전하트랩막은 실리콘막 또는 질화막을 포함할 수 있다.
상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 리셋 트랜지스터가 메모리게이트를 구비함으로써, 광전변환소자의 인티그레이션 구간동안 게이트 바이어스의 소모없이 리셋 트랜지스터의 턴 온 상태를 유지할 수 있다. 이를 통해, 소비전력의 증가를 억제할 수 있으며, 이미지 레그 특성의 열화 및 플로팅디퓨젼노드의 전위 변화에 따른 신호대잡음비 특성 열화를 방지할 수 있다. 또한, 플로팅디퓨젼노드의 메모리게이트 사이의 누설에 기인한 노이즈 발생을 방지할 수 있다.
도 1은 비교예에 따른 이미지 센서의 단위픽셀 등가회로도
도 2는 비교예에 따른 이미지 센서의 구동방법을 설명하기 위한 타이밍도.
도 3은 비교예에 따른 이미지 센서의 개선된 구동방법을 설명하기 위한 타이밍도.
도 4는 실시예에 따른 이미지 센서의 단위픽셀 등가회로도.
도 5는 실시예에 따른 이미지 센서의 구동방법을 설명하기 위한 타이밍도.
도 2는 비교예에 따른 이미지 센서의 구동방법을 설명하기 위한 타이밍도.
도 3은 비교예에 따른 이미지 센서의 개선된 구동방법을 설명하기 위한 타이밍도.
도 4는 실시예에 따른 이미지 센서의 단위픽셀 등가회로도.
도 5는 실시예에 따른 이미지 센서의 구동방법을 설명하기 위한 타이밍도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 도면을 참조하여 설명하기로 한다. 도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
후술하는 본 발명의 실시예는 성능이 향상된 이미지 센서 및 그 구동방법을 제공한다. 여기서, 이미지 센서는 광학 영상을 전기 신호로 변환시키는 소자로서, CCD(Charge Coupled Device)와 CIS(CMOS Image Sensor)를 포함한다. 특히, CIS는 구동 방식이 간단하고, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있는 장점이 있다. CIS는 복수의 단위픽셀들이 2차원 배열된 픽셀어레이를 포함하며, 각각의 단위픽셀은 입사광으로부터 광전하를 생성하는 광전변환소자(photoelectric conversion element) 및 생성된 광전하에 응답하여 픽셀신호를 출력하는 픽셀 트랜지스터(pixel transistor)를 구비한다. 픽셀 트랜지스터는 둘 이상의 복수의 트랜지스터를 포함하여 다양한 구조(architecture)로 구현될 수 있으나, 일반적으로 4개의 트랜지스터로 구현된다. 이하에서는, 도면을 참조하여 본 발명의 실시예에 대한 비교예로서, 광전변환소자 및 4개의 트랜지스터를 포함한 픽셀 트랜지스터를 구비한 일반적인 단위픽셀구조에 대하여 설명하기로 한다.
도 1은 비교예에 따른 이미지 센서의 단위픽셀 등가회로도이고, 도 2는 비교예에 따른 이미지 센서의 구동방법을 설명하기 위한 타이밍도이다.
도 1 및 도 2에 도시된 바와 같이, 비교예에 따른 이미지 센서에서 단위픽셀 광전변환소자(PD), 트랜스퍼 트랜지스터(Tx, transfer transistor), 리셋 트랜지스터(Rx, reset transistor), 드라이브 트랜지스터(Dx, Drive transistor) 및 선택 트랜지스터(Sx, selection transistor)를 포함할 수 있다. 참고로, 드라이브 트랜지스터(Dx)는 '소스팔로워 트랜지스터(Source Follower transister)'라 지칭되기도 한다.
광전변환소자(PD)는 포토다이오드(photo diode)일 수 있다. 광전변환소자(PD)의 일측은 그라운드에 연결될 수 있다. 트랜스퍼 트랜지스터(Tx)의 일측(예컨대, 소스)은 광전변환소자(PD)에 연결되고, 타측(예컨대, 드레인)은 플로팅디퓨젼노드(FD)에 연결될 수 있다. 아울러, 플로팅디퓨젼노드(FD)는 리셋 트랜지스터(Rx)의 일측에 연결될 수 있다. 리셋 트랜지스터(Rx)의 타측은 전원전압단(VDD)에 연결될 수 있고, 드라이브 트랜지스터(Dx)의 일측도 전원전압단(VDD)에 연결될 수 있다. 드라이브 트랜지스터(Dx)의 드라이브 게이트는 플로팅디퓨젼노드(FD)에 연결될 수 있다. 드라이브 트랜지스터(Dx)의 타측은 선택 트랜지스터(Sx)의 일측에 연결될 수 있고, 선택 트랜지스터(Sx)의 타측을 통해 픽셀신호(POUT)가 출력될 수 있다.
이어서, 비교예에 따른 이미지 센서의 구동방법을 살펴보면 다음과 같다.
먼저, 제1구간(T1)은 입사광이 차단된 상태에서 트랜스퍼 트랜지스터(Tx)의 게이트 및 리셋 트랜지스터(Rx)의 게이트에 각각 전송신호(TRF) 및 리셋신호(RST)를 인가하여 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)를 턴 온 시킨다. 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)가 턴 온 되면서 플로팅디퓨젼노드(FD)에 잔류하는 전하를 방출시켜 플로팅디퓨젼노드(FD)를 리셋시킨다. 여기서, 전송신호(TRF) 및 리셋신호(RST)는 트랜지스터의 턴 온/턴 오프를 제어하는 펄스전압신호일 수 있으며, 이들의 신호세기 즉, 전압값은 동일할 수 있다.
제1구간(T1)에 연속한 제2구간(T2)은 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)가 턴 오프된 상태에서 외부로부터의 빛 즉, 피사체로부터 반사된 입사광을 광전변환소자(PD)을 입사시킨다. 입사광에 의해 광전변환소자(PD)에서 전자-정공 쌍(Electrin-Hole Pair, EHP) 즉, 광전하가 생성되고, 생성된 광전하는 광전변환소자(PD)에 축적된다. 따라서, 제2구간(T2)은 광전변환소자(PD)의 인티그레인션(integration) 구간이라 할 수 있다.
제2구간에 연속한 제3구간(T3)은 트랜스퍼 트랜지스터(Tx)의 게이트에 전송신호(TRF)를 인가하여 트랜스퍼 트랜지스터(Tx)를 턴 온 시켜 광전변환소자(PD)에 축적된 광전하를 플로팅디퓨젼노드(FD)로 전달시킨다. 플로팅디퓨젼노드(FD)로 전달되어 축적된 전하량에 비례하여 드라이브 트랜지스터(Dx)의 게이트 바이어스가 변화하게 되고, 드라이브 트랜지스터(Dx)의 소스 전위의 변화를 초래하게 된다. 이때, 선택 트랜지스터(Sx)의 게이트에 선택신호(SEL)를 인가하여 선택 트랜지스터(Sx)를 턴 온 시키면 픽셀신호(POUT)가 출력된다. 선택신호(SEL)는 트랜지스터의 턴 온/턴 오프를 제어하는 펄스전압신호일 수 있으며, 선택신호(SEL)의 신호세기 즉, 전압값은 전송신호(TRF) 및 리셋신호(RST)의 신호세기와 동일할 수 있다.
상술한 비교예에 따른 단위픽셀 및 그 구동방법은 광전변환소자(PD)의 인티그레이션 구간 즉, 제2구간(T2) 이전의 제1구간(T1)에서만 리셋 트랜지스터(Rx)가 턴 온 상태를 유지하기 때문에 플로팅디퓨젼노드(FD)에 잔류하는 전하가 완전히 제거할 수 없다는 문제점이 있다. 이로 인해, 이미지 레그(Image Lag) 특성이 저하되고, 인티그레이션 구간에서 플로팅디퓨젼노드(FD)의 전위가 변화하여 신호대잡음비(SNR) 특성이 열화되는 문제점이 있다.
통상적인 CIS에서는 픽셀 트랜지스터의 동작 타이밍을 제어하는 방법으로 특성 열화를 개선해왔다. 이러한 추세에 따라 상술한 비교예의 문제점을 개선하기 위해 또 다른 구동방법이 제안된 바, 이를 도 3을 참조하여 설명하기로 한다.
도 3은 비교예에 따른 이미지 센서의 개선된 구동방법을 설명하기 위한 타이밍도이다. 여기서는, 도 2를 참조하여 설명한 구동방법과 동일한 구성에 대해서는 자세한 설명을 생략하기로 한다.
도 1 및 도 3을 참조하여 개선된 구동방법을 살펴보면, 제1구간(T1) 및 제2구간(T2)에 대응하는 시간동안 지속적으로 리셋 트랜지스터(Rx)의 게이트에 리셋신호(RST)를 인가한다. 이를 통해, 리셋 트랜지스터(Rx)가 제1구간(T1)과 더불어서 제2구간(T2)에서도 턴 온 상태를 유지할 수 있다. 즉, 광전변환소자(PD)에 축적된 광전하를 플로팅디퓨젼노드(FD)로 전달하기 직전까지 리셋 트랜지스터(Rx)가 턴 온 상태를 유지함으로써, 플로팅디퓨젼노드(FD)에 잔류하는 전하를 완전히 제거하여 이미지 레그 특성을 향상시킬 수 있다. 아울러, 제2구간(T2)에서 플로팅디퓨젼노드(FD)의 전위가 변화하는 것을 원천적으로 차단하여 신호대잡음비 특성을 향상시킬 수 있다.
그러나, 개서된 구동방법은 제1구간(T1) 및 제2구간(T2)동안 리셋 트랜지스터(Rx)의 턴 온 상태를 유지하기 위해 지속적으로 리셋 트랜지스터(Rx)의 게이트에 리셋신호(RST)를 인가하기 때문에 소비전력이 증가하는 문제점이 있다. 또한, 장시간 리셋 트랜지스터(Rx)의 게이트에 리셋신호(RST)가 인가되기 때문에 플로팅디퓨젼노드(FD)와 리셋 트랜지스터(Rx)의 게이트 사이의 누설에 기인한 노이즈가 발생하는 문제점이 있다.
따라서, 후술하는 본 발명의 실시예에서는 소비전력의 증가를 억제함과 동시에 신호대잡음비 특성 및 이미지 레그 특성을 개선할 수 있는 이미지 센서 및 그 구동방법을 제공한다. 이를 위해, 실시예에 따른 이미지 센서는 메모리게이트(Memory Gate)를 구비한 리셋 트랜지스터를 포함할 수 있다. 여기서, 메모리게이트는 리셋신호에 응답하여 리셋 트랜지스터의 턴 온/턴 오프를 제어하되, 외부의 자극이 배제된 평형상태(equilibrium state)에서 리셋 트랜지스터의 턴 온 상태 또는 턴 오프 상태를 유지할 수 있다. 외부의 자극이 배제된 평형상태는 메모리게이트에 리셋신호가 인가되지 않은 상태를 의미할 수 있다. 즉, 메모리게이트는 리셋신호가 인가되지 않더라도, 리셋 트랜지스터는 턴 온 상태 또는 턴 오프 상태를 지속적으로 유지할 수 있다.
평형상태에서 리셋 트랜지스터의 턴 온 상태 또는 턴 오프 상태를 유지할 수 있는 메모리게이트는 게이트절연막과 게이트전극이 적층된 적층구조물을 포함할 수 있고, 게이트절연막은 자발분극을 갖는 강유전체를 포함할 수 있다. 여기서, 자발분극에 의해 트랜지스터는 특정 상태를 유지할 수 있으며, 자발분극의 방향에 따라 트랜지스터의 턴 온/턴 오프 상태를 결정할 수 있다. 또한, 메모리게이트는 터널절연막, 전하트랩막, 전하차단막 및 게이트전극이 순차적으로 적층된 적층구조물을 포함할 수 있고, 전하트랩막은 실리콘막 또는 질화막을 포함할 수 있으며, 터널절연막 및 전하차단막은 산화막을 포함할 수 있다. 여기서, 전하트랩막에 포획된 전하에 의해 트랜지스터는 특정 상태를 유지할 수 있으며, 전하트랩막 내 전하의 존재여부에 따라 트랜지스터의 턴 온/턴 오프 상태를 결정할 수 있다.
이하에서는, 도 4 및 도 5를 참조하여 실시예에 따른 이미지 센서의 단위픽셀 및 그 구동방법에 대하여 상세히 설명하기로 한다. 참고로, 실시예에서는 리셋 트랜지스터의 게이트절연막이 자발분극을 갖는 강유전체를 포함한 경우를 예시하여 설명하기로 한다.
도 4는 실시예에 따른 이미지 센서의 단위픽셀 등가회로도이고, 도 5는 실시예에 따른 이미지 센서의 구동방법을 설명하기 위한 타이밍도이다.
도 4 및 도 5에 도시된 바와 같이, 실시예에 따른 이미지 센서에서 단위픽셀은 입사광에 응답하여 광전하를 생성하는 광전변환소자(PD), 광전변환소자(PD)에서 생성된 광전하를 플로팅디퓨젼노드(FD)로 전달하기 위한 트랜스퍼 트랜지스터(Tx) 및 플로팅디퓨젼노드(FD)를 리셋시키기 위한 리셋 트랜지스터(Rx)를 포함할 수 있다. 여기서, 리셋 트랜지스터(Rx)는 자발분극을 갖고 리셋신호(RST)에 응답하여 자발분극의 방향이 변화하는 게이트절연막을 포함할 수 있다.
광전변환소자(PD)는 포토다이오드(photo diode)일 수 있다. 광전변환소자(PD)는 기판에 형성되어 수직적으로 중첩되는 복수의 광전변환부를 포함할 수 있다. 각각의 광전변환부는 N형 불순물영역과 P형 불순물영역을 포함할 수 있다. 광전변환소자(PD)의 일측은 그라운드에 연결될 수 있다.
트랜스퍼 트랜지스터(Tx)의 일측(예컨대, 소스)는 광전변환소자(PD)에 연결될 수 있고, 타측(예컨대, 드레인)은 플로팅디퓨젼노드(FD)에 연결될 수 있다. 트랜스퍼 트랜지스터(Tx)의 게이트에 인가되는 전송신호(TRF)에 응답하여 트랜스퍼 트랜지스터의 턴 온/턴 오프를 제어할 수 있다. 전송신호(TRF)는 펄스전압신호일 수 있으며, 펄스폭은 요구되는 트랜스퍼 트랜지스터(Tx)의 턴 온 시간에 따라 조절할 수 있다. 이는, 트랜스퍼 트랜지스터(Tx)에 전송신호(TRF)가 인가될 때에만 턴 온 상태를 유지할 수 있기 때문이다. 따라서, 트랜스퍼 트랜지스터(Tx)의 게이트절연막은 자발분극을 갖지 않는다. 참고로, 트랜스퍼 트랜지스터(Tx)의 게이트절연막은 리셋 트랜지스터(Rx)의 게이트절연막과 동일한 물질이거나, 서로 상이한 물질일 수 있다. 동종물질이라도 형성방법에 따라 자발분극의 존재여부를 제어할 수 있으며, 이들이 서로 동일한 물질인 경우에 트랜스퍼 트랜지스터(Tx)의 게이트절연막 두께보다 리셋 트랜지스터(Rx)의 게이트절연막 두께가 더 클 수 있다.
트랜스퍼 트랜지스터(Tx)의 게이트는 다양한 형태를 가질 수 있다. 예컨대, 트랜스퍼 트랜지스터(Tx)의 게이트는 리세스게이트(Recess Gate), 세들핀게이트(Saddle-Fin Gate), 매립게이트(Buried Gate) 또는 수직게이트(Vertical Gate) 중 어느 하나의 형태를 가질 수 있다.
플로팅디퓨젼노드(FD)는 리셋 트랜지스터(Rx)의 일측에 연결될 수 있고, 리셋 트랜지스터(Rx)의 타측은 전원전압단(VDD)에 연결될 수 있다. 실시예에서는 하나의 트랜스퍼 트랜지스터(Tx)에 하나의 리셋 트랜지스터(Rx)가 연결된 경우를 예시하였으나, 집적도 향상을 위해 하나의 리셋 트랜지스터(Rx)에 둘 이상의 트랜스퍼 트랜지스터(Tx)가 연결될 수도 있다. 즉, 둘 이상의 단위픽셀이 하나의 리셋 트랜지스터(Rx)를 공유할 수도 있다.
리셋 트랜지스터(Rx)의 게이트는 메모리게이트일 수 있다. 메모리게이트는 평형상태에서 리셋 트랜지스터(Rx)의 턴 온 상태 또는 턴 오프 상태를 유지할 수 있다. 구체적으로, 메모리게이트는 게이트절연막과 게이트전극이 적층된 적층구조물일 수 있으며, 게이트절연막은 자발분극을 갖는 강유전체를 포함할 수 있다. 자발분극을 갖는 강유전체로는 HfTaO, HfSiO, ZrO2, Ta2O5, Al2O3 등을 사용할 수 있으며, 게이트절연막은 이들의 단일막 또는 이들이 다층막일 수 있다.
자발분극을 갖는 게이트절연막은 리셋 트랜지스터(Rx)의 게이트에 인가되는 리셋신호(RST)에 응답하여 자발분극의 방향이 변화할 수 있다. 자발분극의 방향에 따라 리셋 트랜지스터(Rx)의 턴 온 상태 또는 턴 오프 상태를 결정할 수 있다. 게이트절연막의 자발분극 방향을 변화시키는 리셋신호(RST)는 펄스전압신호일 수 있다. 리셋 트랜지스터(Rx)를 턴 온 시키기 위한 리셋신호(RST)와 턴 오프 시키기 위한 리셋신호(RST)는 서로 다른 극성을 가질 수 있다. 예컨대, 리셋 트랜지스터(Rx)를 턴 온 시키기 위한 제1리셋신호(RST1)는 포지티브 펄스전압신호일 수 있고, 턴 오프 시키기 위한 제2리셋신호(RST2)는 네거티브 펄스전압신호일 수 있다. 리셋신호(RST)의 신호세기(즉, 전압값) 절대값은 전송신호(TRF) 및 선택신호(SEL)의 신호세기보다 클 수 있다. 그리고, 리셋신호(RST)의 펄스폭은 메모리게이트의 특성에 따라 조절할 수 있다.
실시예에 따른 이미지 센서는 플로팅디퓨젼노드(FD)에 게이트가 전기적으로 연결된 드라이브 트랜지스터(Dx) 및 선택 트랜지스터(Sx)를 포함할 수 있다. 드라이브 트랜지스터(Dx)의 일측은 전원전압단(VDD)에 연결될 수 있고, 타측은 선택 트랜지스터(Sx)의 일측에 연결될 수 있다. 선택 트랜지스터(Sx)의 타측을 통해 픽셀신호(POUT)가 출력될 수 있다.
드라이브 트랜지스터는 플로팅디퓨젼노드에 응답하여 턴 온/턴 오프를 제어할 수 있고, 선택 트랜지스터는 선택신호(SEL)에 응답하여 턴 온/턴 오프를 제어할 수 있다. 선택신호(SEL)는 펄스전압신호일 수 있으며, 펄스폭은 요구되는 선택 트랜지스터(Sx)의 턴 온 시간에 따라 조절할 수 있다.
드라이브 트랜지스터(Dx) 및 선택 트랜지스터(Sx)는 트랜스퍼 트랜지스터(Tx)와 동일한 트랜지스터일 수 있다. 구체적으로, 드라이브 트랜지스터(Dx)의 게이트절연막 및 선택 트랜지스터(Sx)의 게이트절연막은 자발분극을 갖기 않는다. 참고로, 드라이브 트랜지스터(Dx)의 게이트절연막 및 선택 트랜지스터(Sx)의 게이트절연막은 리셋 트랜지스터(Rx)의 게이트절연막과 동일한 물질이거나, 서로 상이한 물질일 수 있다. 동종물질이라도 형성방법에 따라 자발분극의 존재여부를 제어할 수 있으며, 이들이 서로 동일한 물질인 경우에 드라이브 트랜지스터(Dx)의 게이트절연막 및 선택 트랜지스터(Sx)의 게이트절연막 두께보다 리셋 트랜지스터(Rx)의 게이트절연막 두께가 더 클 수 있다.
한편, 집적도 향상을 위해 둘 이상의 단위픽셀이 하나의 드라이브 트랜지스터(Dx) 및 하나의 선택 트랜지스터(Sx)를 공유할 수도 있다. 또한, 경우에 따라 단위픽셀은 선택 트랜지스터(Sx)를 생략할 수도 있다. 이 경우, 드라이브 트랜지스터(Dx)의 타측을 통해 픽셀신호(POUT)가 출력될 수 있다.
이어서, 실시예에 따른 이미지 센서의 구동방법을 살펴보면 다음과 같다.
먼저, 제1구간(T1)은 입사광이 차단된 상태에서 트랜스퍼 트랜지스터(Tx)의 게이트 및 리셋 트랜지스터(Rx)의 게이트에 각각 전송신호(TRF) 및 제1리셋신호(RST1)를 인가하여 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)를 턴 온 시킨다. 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)가 턴 온 되면서 플로팅디퓨젼노드(FD)에 잔류하는 전하를 방출시켜 플로팅디퓨젼노드(FD)를 리셋시킨다. 전송신호(TRF) 및 제1리셋신호(RST)는 펄스전압신호일 수 있으며, 신호세기의 절대값은 전송신호(TRF)보다 제1리셋신호(RST)가 더 클 수 있다. 이는, 제1리셋신호(RST1)가 단순히 트랜지스터의 턴 온/턴 오프를 제어하는 것이 아니라, 리셋 트랜지스터(Rx) 게이트절연막의 자발분극 방향을 변화시키기 위한 것이기 때문이다. 설명의 편의를 위해 전송신호(TRF)의 펄스폭과 제1리셋신호(RST1)의 펄스폭을 동일하게 도시하였으나, 전송신호(TRF)의 펄스폭 및 제1리셋신호(RST1)의 펄스폭은 요구되는 특성에 따라 각각 조절할 수 있다.
제1구간(T1) 에 연속한 제2구간(T2)은 광전변환소자(PD)의 인티그레인션(integration) 구간으로, 트랜스퍼 트랜지스터(Tx)가 턴 오프된 상태에서 제2구간(T2)동안 피사체로부터 반사된 입사광을 광전변환소자(PD)을 입사시켜 광전하를 생성한다. 생성된 광전하는 턴 오프 상태인 트랜스퍼 트랜지스터(Tx)에 의해 광전변환소자(PD)에 축적된다. 이때, 제1구간(T1)에서 리셋 트랜지스터(Rx)의 게이트절연막은 제1리셋신호(RST1)에 응답하여 리셋 트랜지스터(Rx)를 턴 온 시키는 자발분극 방향으로 전환되었기 때문에 제2구간(T2)에서 리셋 트랜지스터(Rx)는 별도의 리셋신호(RST)를 인가하지 않더라도, 턴 온 상태를 유지할 수 있다. 따라서, 소비전력 증가를 억제함과 동시에 이미지 레그 특성의 열화 및 플로팅디퓨젼노드(FD)의 전위 변화에 기인한 신호대잡음비(SNR) 특성 열화를 방지할 수 있다. 또한, 메모리게이트와 플로팅디퓨젼노드(FD) 사이의 누설에 기인한 노이즈 발생을 방지할 수 있다.
제2구간(T2)의 종말점에서 리셋 트랜지스터(Rx)의 게이트에 제2리셋신호(RST2)를 인가하여 리셋 트랜지스터(Rx)를 턴 오프 시킨다. 즉, 제2리셋신호(RST2)를 인가하여 리셋 트랜지스터(Rx) 게이트절연막의 자발분극 방향을 리셋 트랜지스터(Rx)를 턴 오프 시킬 수 있는 방향으로 전환시킨다. 이를 위한, 제2리셋신호(RST2)는 전압펄스신호일 수 있으며, 제1리셋신호(RST1)와 정반대의 극성을 가질 수 있다. 그리고, 제2리셋신호(RST2)는 제1리셋신호(RST1)와 신호세기의 절대값이 동일할 수 있다.
제2구간(T2)에 연속한 제3구간(T3)은 트랜스퍼 트랜지스터(Tx)의 게이트에 전송신호(TRF)를 인가하여 트랜스퍼 트랜지스터(Tx)를 턴 온 시켜 광전변환소자(PD)에 축적된 광전하를 플로팅디퓨젼노드(FD)로 전달시킨다. 플로팅디퓨젼노드(FD)로 전달되어 축적된 전하량에 비례하여 드라이브 트랜지스터(Dx)의 게이트 바이어스가 변화하게 되고, 드라이브 트랜지스터(Dx)의 소스 전위의 변화를 초래하게 된다. 이때, 선택 트랜지스터(Sx)의 게이트에 선택신호(SEL)를 인가하여 선택 트랜지스터(Sx)를 턴 온 시키면 픽셀신호(POUT)가 출력된다.
상술한 바와 같이, 실시예에 따른 이미지 센서는 리셋 트랜지스터(Rx)가 메모리게이트를 구비함으로써, 광전변환소자(PD)의 인티그레이션 구간동안 게이트 바이어스의 소모없이 리셋 트랜지스터(Rx)의 턴 온 상태를 유지할 수 있다. 이를 통해, 소비전력의 증가를 억제할 수 있으며, 이미지 레그 특성의 열화 및 플로팅디퓨젼노드(FD)의 전위 변화에 따른 신호대잡음비 특성 열화를 방지할 수 있다. 또한, 플로팅디퓨젼노드(FD)의 메모리게이트 사이의 누설에 기인한 노이즈 발생을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
PD : 광전변환소자
Tx : 트랜스퍼 트랜지스터
Rx : 리셋 트랜지스터
Dx : 드라이브 트랜지스터
Sx : 선택 트랜지스터
Tx : 트랜스퍼 트랜지스터
Rx : 리셋 트랜지스터
Dx : 드라이브 트랜지스터
Sx : 선택 트랜지스터
Claims (19)
- 입사광에 응답하여 광전하를 생성하는 광전변환소자;
상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터; 및
상기 플로팅디퓨젼노드를 공유하고 메모리게이트를 구비한 리셋 트랜지스터
를 포함하는 이미지 센서.
- 제1항에 있어서,
상기 메모리게이트는 평형상태에서 상기 리셋 트랜지스터의 턴 온 상태 또는 턴 오프 상태를 유지하는 이미지 센서.
- 제2항에 있어서,
상기 메모리게이트는 게이트절연막과 게이트전극이 적층된 적층구조물을 포함하고, 상기 게이트절연막은 자발분극을 갖는 강유전체를 포함하는 이미지 센서.
- 제2항에 있어서,
상기 메모리게이트는 터널절연막, 전하트랩막, 전하차단막 및 게이트전극이 순차적으로 적층된 적층구조물을 포함하고, 상기 전하트랩막은 실리콘막 또는 질화막을 포함하는 이미지 센서.
- 제1항에 있어서,
상기 메모리게이트는 특정 동작구간의 시작점에서 인가되는 펄스신호에 응답하여 상기 리셋 트랜지스터를 턴 온 시키고, 상기 동작구간의 종말점에서 인가되는 펄스신호에 응답하여 상기 리셋 트랜지스터를 턴 오프 시키며, 상기 동작구간 동안 상기 리셋 트랜지스터는 턴 온 상태를 유지하는 이미지 센서.
- 제5항에 있어서,
상기 동작구간은 상기 광전변환소자의 인티그레이션 구간을 포함하는 이미지 센서.
- 입사광에 응답하여 광전하를 생성하는 광전변환소자;
상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터; 및
상기 플로팅디퓨젼노드를 리셋시키기 위한 리셋 트랜지스터를 포함하고,
상기 리셋 트랜지스터는 자발분극을 갖고 리셋신호에 응답하여 자발분극의 방향이 변화하는 게이트절연막을 포함하는 이미지 센서.
- 제7항에 있어서,
상기 플로팅디퓨젼노드에 게이트가 전기적으로 연결된 드라이브 트랜지스터를 더 포함하는 이미지 센서.
- 제8항에 있어서,
상기 드라이브 트래지스터의 게이트절연막과 상기 트랜스퍼 트랜지스터의 게이트절연막은 자발분극을 갖지 않는 이미지 센서.
- 제7항에 있어서,
상기 리셋 트랜지스터는 평형상태에서 자발분극의 방향에 따라 턴 온 상태 또는 턴 오프 상태를 유지하는 이미지 센서.
- 제7항에 있어서,
상기 리셋 트랜지스터는 특정 동작구간의 시작점에서 인가되는 펄스신호에 응답하여 상기 게이트절연막의 자발분극 방향이 변화하여 상기 리셋 트랜지스터를 턴 온 시키고, 상기 동작구간의 종말점에서 인가되는 펄스신호에 응답하여 상기 게이트절연막의 자발분극 방향이 정반대로 변화하여 상기 리셋 트랜지스터를 턴 오프 시키며, 상기 동작구간 동안 상기 게이트절연막의 자발분극에 의해 상기 리셋 트랜지스터는 턴 온 상태를 유지하는 이미지 센서.
- 제11항에 있어서,
상기 동작구간은 상기 광전변환소자의 인티그레이션 구간을 포함하는 이미지 센서.
- 입사광에 응답하여 광전하를 생성하는 광전변환소자, 상기 광전변환소자에서 생성된 광전하를 플로팅디퓨젼노드로 전달하기 위한 트랜스퍼 트랜지스터 및 상기 플로팅디퓨젼노드를 공유하고 메모리게이트를 구비한 리셋 트랜지스터를 포함하는 이미지 센서에서,
제1구간에서 상기 메모리게이트에 제1리셋신호를 인가하여 상기 리셋 트랜지스터를 턴 온 시키는 단계;
상기 제1구간에 연속한 제2구간동안 입사광을 상기 광전변환소자에 입사시키고, 상기 제2구간의 종말점에서 상기 메모리게이트에 제2리셋신호를 인가하여 상기 리셋 트랜지스터를 턴 오프 시키는 단계; 및
상기 제2구간에 연속한 제3구간에서 상기 트랜스퍼 트랜지스터의 게이트에 전송신호를 인가하여 상기 트랜스퍼 트랜지스터를 턴 온 시키는 단계
를 포함하는 이미지 센서의 구동방법.
- 제13항에 있어서,
상기 메모리게이트는 평형상태에서 상기 리셋 트랜지스터의 턴 온 상태 또는 턴 오프 상태를 유지하는 이미지 센서의 구동방법.
- 제14항에 있어서,
상기 리셋 트랜지스터는 상기 제2구간동안 턴 온 상태를 유지하는 이미지 센서의 구동방법.
- 제13항에 있어서,
상기 제1리셋신호 및 상기 제2리셋신호는 서로 다른 극성을 갖는 펄스전압신호를 포함하는 이미지 센서의 구동방법.
- 제13항에 있어서,
상기 제1리셋신호 및 상기 제2리셋신호의 신호세기의 절대값은 상기 전송신호의 신호세기 절대값보다 큰 이미지 센서의 구동방법.
- 제13항에 있어서,
상기 메모리게이트는 게이트절연막과 게이트전극이 적층된 적층구조물을 포함하고, 상기 게이트절연막은 자발분극을 갖는 강유전체를 포함하는 이미지 센서의 구동방법.
- 제13항에 있어서,
상기 메모리게이트는 터널절연막, 전하트랩막, 전하차단막 및 게이트전극이 순차적으로 적층된 적층구조물을 포함하고, 상기 전하트랩막은 실리콘막 또는 질화막을 포함하는 이미지 센서의 구동방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140129840A KR102197480B1 (ko) | 2014-09-29 | 2014-09-29 | 이미지 센서 및 그 구동방법 |
| US14/566,409 US9865634B2 (en) | 2014-09-29 | 2014-12-10 | Image sensor with a reset transistor having spontaneous polarization characteristcs and method for operating the same |
| CN201410829789.1A CN105791719B (zh) | 2014-09-29 | 2014-12-26 | 图像传感器及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140129840A KR102197480B1 (ko) | 2014-09-29 | 2014-09-29 | 이미지 센서 및 그 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160037420A true KR20160037420A (ko) | 2016-04-06 |
| KR102197480B1 KR102197480B1 (ko) | 2020-12-31 |
Family
ID=55585319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140129840A KR102197480B1 (ko) | 2014-09-29 | 2014-09-29 | 이미지 센서 및 그 구동방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9865634B2 (ko) |
| KR (1) | KR102197480B1 (ko) |
| CN (1) | CN105791719B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102502955B1 (ko) * | 2016-04-12 | 2023-02-27 | 에스케이하이닉스 주식회사 | 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 |
| CN107682649A (zh) * | 2017-11-22 | 2018-02-09 | 德淮半导体有限公司 | 图像传感器、电子装置及其制造方法 |
| CN112054034A (zh) * | 2020-09-15 | 2020-12-08 | 中国科学院微电子研究所 | 一种存储器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111590A (ja) * | 2002-09-18 | 2004-04-08 | Sony Corp | 固体撮像装置およびその駆動制御方法 |
| KR20080050787A (ko) * | 2006-12-04 | 2008-06-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 제조방법 |
| KR101029618B1 (ko) * | 2009-12-30 | 2011-04-21 | 주식회사 하이닉스반도체 | Ｃｍｏｓ 이미지 센서 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808676A (en) * | 1995-01-03 | 1998-09-15 | Xerox Corporation | Pixel cells having integrated analog memories and arrays thereof |
| US7405757B2 (en) * | 2002-07-23 | 2008-07-29 | Fujitsu Limited | Image sensor and image sensor module |
| US6777662B2 (en) * | 2002-07-30 | 2004-08-17 | Freescale Semiconductor, Inc. | System, circuit and method providing a dynamic range pixel cell with blooming protection |
| US6707410B1 (en) * | 2002-08-23 | 2004-03-16 | Micron Technology, Inc. | Digital pixel sensor with a dynamic comparator having reduced threshold voltage sensitivity |
| US7417678B2 (en) * | 2003-01-08 | 2008-08-26 | Sensata Technologies, Inc. | Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses |
| US20060102827A1 (en) * | 2004-11-17 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device |
| JP5082574B2 (ja) * | 2007-05-07 | 2012-11-28 | 三菱電機株式会社 | 半導体装置 |
| JP5443789B2 (ja) * | 2009-03-09 | 2014-03-19 | 株式会社東芝 | 半導体装置 |
| CN102387316B (zh) * | 2010-08-31 | 2014-11-05 | 比亚迪股份有限公司 | 一种高动态范围的像素单元及图像传感器 |
| KR101967835B1 (ko) | 2012-05-31 | 2019-04-10 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이 |
| US9780137B2 (en) * | 2013-11-25 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming image-sensor device with epitaxial isolation feature |
-
2014
- 2014-09-29 KR KR1020140129840A patent/KR102197480B1/ko active IP Right Grant
- 2014-12-10 US US14/566,409 patent/US9865634B2/en active Active
- 2014-12-26 CN CN201410829789.1A patent/CN105791719B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111590A (ja) * | 2002-09-18 | 2004-04-08 | Sony Corp | 固体撮像装置およびその駆動制御方法 |
| KR20080050787A (ko) * | 2006-12-04 | 2008-06-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 제조방법 |
| KR101029618B1 (ko) * | 2009-12-30 | 2011-04-21 | 주식회사 하이닉스반도체 | Ｃｍｏｓ 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105791719A (zh) | 2016-07-20 |
| US20160093654A1 (en) | 2016-03-31 |
| CN105791719B (zh) | 2019-09-27 |
| KR102197480B1 (ko) | 2020-12-31 |
| US9865634B2 (en) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI779360B (zh) | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 | |
| US10270996B2 (en) | Image sensor including a pixel unit having an autofocusing pixel and a normal pixel and driving method thereof | |
| KR102263042B1 (ko) | 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템 | |
| KR102286109B1 (ko) | 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템 | |
| US9324746B2 (en) | Pixel circuit for global shutter of substrate stacked image sensor | |
| CN112911173A (zh) | 图像传感器 | |
| KR101679598B1 (ko) | 이미지 센서 | |
| US10084007B2 (en) | Image sensor having pickup region | |
| US20160273961A1 (en) | Image sensor | |
| KR20180080469A (ko) | 이미지 센서 | |
| KR20180080420A (ko) | 이미지 센서 | |
| US9704911B2 (en) | Image sensor having vertical transfer gate for reducing noise and electronic device having the same | |
| US10608025B2 (en) | Image sensor | |
| KR102382183B1 (ko) | 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 | |
| US20230261025A1 (en) | Image sensor and electronic camera | |
| KR102197480B1 (ko) | 이미지 센서 및 그 구동방법 | |
| US20150123173A1 (en) | 3d stacked image sensor with pmos components | |
| US20150070553A1 (en) | Image sensor, image processing system including the same, and method of operating the same | |
| KR101064495B1 (ko) | 광다이나믹 레인지 이미지 센서 및 그 동작방법 | |
| KR20220124484A (ko) | 이미지 센싱 장치 | |
| US20200137343A1 (en) | Image sensor and electronic camera | |
| KR100861404B1 (ko) | 다수의 전하 전송 경로를 갖는 이미지 센서 | |
| US20200099878A1 (en) | Cmos image sensor with multiple stage transfer gate | |
| KR20060077076A (ko) | 시모스 이미지센서 및 그의 제조방법 | |
| JP2024016837A (ja) | イメージセンサー及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |