KR20080050787A - 반도체 메모리 소자 및 제조방법 - Google Patents

반도체 메모리 소자 및 제조방법 Download PDF

Info

Publication number
KR20080050787A
KR20080050787A KR1020060121512A KR20060121512A KR20080050787A KR 20080050787 A KR20080050787 A KR 20080050787A KR 1020060121512 A KR1020060121512 A KR 1020060121512A KR 20060121512 A KR20060121512 A KR 20060121512A KR 20080050787 A KR20080050787 A KR 20080050787A
Authority
KR
South Korea
Prior art keywords
film
layer
blocking
gate electrode
high dielectric
Prior art date
Application number
KR1020060121512A
Other languages
English (en)
Other versions
KR101005638B1 (ko
Inventor
박경환
최은석
김세준
유현승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060121512A priority Critical patent/KR101005638B1/ko
Priority to TW096114526A priority patent/TWI334645B/zh
Priority to US11/740,882 priority patent/US20080128789A1/en
Priority to JP2007125211A priority patent/JP2008141153A/ja
Priority to CN200710123041XA priority patent/CN101197395B/zh
Publication of KR20080050787A publication Critical patent/KR20080050787A/ko
Application granted granted Critical
Publication of KR101005638B1 publication Critical patent/KR101005638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 정션이 형성된 반도체 기판, 반도체 기판상에 순차적으로 적층된 게이트 산화막, 질화막, 블로킹층 및 게이트 전극 패턴을 포함하고, 블로킹층은 블로킹 산화막이 고유전체막으로 둘러싸인 구조로 이루어지며, 이에 따라 이온주입 공정을 실시한 이후에 게이트 패턴 형성을 위한 블로킹층을 패터닝 하므로 정션의 손상을 방지하여 소자가 안정적인 동작을 수행하도록 하는 반도체 메모리 소자 및 제조방법을 개시한다.
반도체, SONOS, 고유전체, 블로킹, 습식식각

Description

반도체 메모리 소자 및 제조방법{Semiconductor device and manufacturing method thereof}
도 1a 내지 도 1f는 본 발명에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 절연막
104 : 전하 저장막 106 : 블로킹 절연막
108 : 게이트 전극 110 : 하드 마스크막
112 : 정션 114 : 고유전체막
116 : 블로킹층
본 발명은 반도체 메모리 소자 및 제조방법에 관한 것으로, 특히 SONOS 형의 반도체 메모리 소자 및 그에 대한 제조방법에 관한 것이다.
비휘발성 메모리 소자인 플래시 메모리는 전하의 저장 물질, 방법 또는 구조에 따라서 구분될 수 있다. 그 중에서 SONOS 형 플래시 메모리 소자는 실리콘-산화막-질화막-산화막-실리콘(silicon-oxide-nitride-oxide-silicon)의 구조로 형성되는 소자를 일컫는다. 이에 따라, 플로팅 게이트 구조의 소자는 플로팅 게이트에 전하가 저장되는 방식으로 동작하지만, SONOS 형 소자는 질화막에 전하가 저장되는 방식으로 동작한다.
본 발명은 SONOS 형의 반도체 메모리 소자의 제조에 있어서, 게이트 패터닝 공정 중, 고유전체막의 식각 시 반도체 기판의 손상으로 인한 정션 결함을 방지하기 위하여 이온주입 공정을 실시한 이후에 고유전체막을 패터닝한다.
이를 위하여, 게이트 전극과 질화막 사이에 블로킹 산화막 패턴을 형성하고 고유전체막이 형성될 공간을 확보하여, 이온주입 공정을 실시한 이후에 고유전체막을 형성함으로써 정션 형성영역의 결함을 방지하는 반도체 메모리 소자 및 제조방법을 제공하는 데 있다.
본 발명에 따른 반도체 메모리 소자는, 정션이 형성된 반도체 기판을 포함한다. 반도체 기판상에 순차적으로 적층된 게이트 산화막, 질화막, 블로킹층 및 게이트 전극 패턴을 포함하고, 블로킹층은 블로킹 절연막이 고유전체막으로 둘러싸인 구조로 이루어진 반도체 메모리 소자로 이루어진다.
본 발명에 따른 반도체 메모리 소자의 제조방법은, 반도체 기판상에 터널 절연막, 전하 저장막, 블로킹 절연막, 게이트 전극을 형성한다. 블로킹 절연막의 일부를 잔류시켜 블로킹 공간을 확보하는 제1 식각 공정을 수행한다. 반도체 기판에 이온주입 공정을 실시한다. 블로킹 공간을 채우면서 게이트 패턴을 포함한 전체구조 상부에 고유전체막을 형성한다. 게이트 패턴에 따라 고유전체막을 제거하는 제2 식각 공정을 수행하는 단계를 포함한다.
블로킹 절연막은 LPTEOS, HTO, PE-USG 또는 산화질화막 중 어느 하나를 사용하여 형성하고, 50 내지 1000Å의 두께로 형성한다.
게이트 전극은 불순물이 도핑된 P 타입의 폴리 실리콘, TiN 또는 TaN 중 어느 하나를 사용하여 형성한다.
제1 식각 공정은 습식 식각 공정으로 실시하며, BOE 또는 HF 용액을 사용하여 실시한다.
잔류되는 블로킹 절연막의 폭은 게이트 폭의 1/20 내지 1/2이 되도록 잔류시키고, 고유전체막은 블로킹 절연막의 1/2 내지 1의 두께가 되도록 형성한다.
고유전체 물질은 Al2O3, HfO2, ZrO2, TiO2, Ta2O5를 각각 사용하거나 혼합하여, 원자층 증착방법으로 형성한다.
이온주입 공정을 실시하기 이전에 전하 저장막을 게이트 전극 패턴에 따라 식각 하거나, 이온주입 공정을 실시한 이후에 전하 저장막을 게이트 전극 패턴에 따라 식각 하며, 제2 식각 공정은 습식 식각으로 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 소자 분리막(미도시)을 포함하는 반도체 기판(100)상에 터널 절연막(102), 전하 저장막(104), 블로킹 절연막(106), 게이트 전극(108) 및 하드 마스크막(110)을 순차적으로 형성한다. 터널 절연막(102)은 산화막으로 형성한다. 전하 저장막(104)은 질화막으로 형성한다. 블로킹 절연막(106)은 LPTEOS(Low Presure Tetra-Ethyl-Ortho-Silicate), HTO(High Temperature Oxide), PE-USG(undoped silicate glass) 또는 산화질화막(oxynitride) 중 어느 하나를 사용하여 50 내지 1000Å의 두께로 형성한다. 게이트 전극(108)은 불순물이 도핑된 P 타입의 폴리 실리콘을 사용하여 형성한다. 또는, TiN 및 TaN 중 어느 하나를 사용하여 형성할 수 있다.
도 1b를 참조하면, 게이트 패턴을 형성하기 위하여 식각 공정을 실시한다. 식각 공정으로 하드 마스크막 패턴(110a), 게이트 전극 패턴(108a), 블로킹 절연막 패턴(106a)을 형성한다. 이로써, 전하 저장막(104)의 일부가 노출된다.
도 1c를 참조하면, 식각 공정으로 블로킹 절연막 패턴의 가장자리를 제거하여 게이트 전극 패턴(108a)보다 폭이 좁은 블로킹 절연막 패턴(106b)을 형성한다. 식각 공정은 BOE(Buffed Oxide Etchant) 또는 HF를 사용하는 습식 식각 공정으로 실시한다. 식각 공정시 게이트가 유지되도록 게이트 전극 패턴(108a) 하부에 블로킹 절연막 일부(106b)을 잔류시킨다. 이때, 블로킹 절연막 패턴(106b)은 게이트 전극 패턴(108a) 폭의 1/20 내지 1/2이 되도록 하는 것이 바람직하다.
도 1d를 참조하면, 하드 마스크막 패턴(110a)에 따라 전하 저장막의 일부를 식각하여 전하 저장막 패턴(104a)을 형성한다. 이때, 전하 저장막 패턴(104a)의 폭은 게이트 전극 패턴(108a)의 폭과 동일한 것이 바람직하다. 또한, 전하 저장막 패턴(104a)을 형성하는 단계는 도 1b에서 게이트 전극 패턴(108a)을 형성하는 단계에서 동시에 실시할 수 있다. 터널 절연막(102)은 게이트 패턴에 따라 식각 될 수도 있고 식각되지 않을 수도 있다. 하지만, 후속 이온주입 공정시 스크린 산화막으로 사용하기 위하여 잔류시키는 것이 바람직하다. 게이트 패턴과 인접한 반도체 기판(100)에 이온주입 공정을 실시하여 정션(112)을 형성한다.
전하 저장막을 식각하는 단계는 이온주입 공정을 실시한 이후에도 할 수 있다. 하지만, 바람직하게는 전하 저장막을 게이트 패턴에 따라 식각 한 후에 이온주입을 실시한다.
도 1e를 참조하면, 게이트 패턴 및 반도체 기판(100) 상부에 고유전체막(114)을 형성한다. 게이트 전극 패턴(108a)과 전하 저장막 패턴(104a) 사이의 공 간에도 고유전체막(114)이 채워지는데, 고유전체막(114)은 블로킹 절연막 패턴(106b) 두께의 1/2 내지 1의 비율이 되도록 형성한다.
유전체 물질로 사용되는 물질은, 예를 들어 Al2O3, HfO2, ZrO2, TiO2, Ta2O5를 각각 사용하거나 혼합하여 사용하는 것이 바람직하다. 고유전체막(114)은 스텝 커버리지(step coverage)가 우수한 원자층 증착(Atomic Layer Deposition; ALD)방법으로 형성하므로 블로킹 절연막 패턴(106b)이 제거된 공간을 채울 수 있다.
도 1f를 참조하면, 게이트 전극 패턴(108a) 하부의 고유전체막을 제외한 나머지 고유전체막을 제거하기 위하여 식각 공정을 실시한다. 식각 공정은 습식 식각 방식으로 실시하여, 전하 저장막 패턴(104a)과 터널 절연막(102)이 접하는 모서리 부분에 잔류될 수 있는 고유전체막을 제거한다. 이에 따라서 블로킹 절연막 패턴(106b)의 양측에 고유전체막 패턴(114a)이 잔류되어 블로킹층(116)을 형성한다. 고유전체 물질은 동일한 캐패시턴스(capacitance)를 유지하면서 누설전류 특성이 우수하므로 사용된다.
고유전체 물질만으로 블로킹층(116)을 형성하기도 하지만, 이는 제조 공정상 원하는 프로파일을 얻기가 매우 어렵다. 구체적으로, 게이트 패턴을 형성하기 위하여 건식 식각 공정을 수행한다. 이때 고유전체막은 화학적으로 건식 식각에 위해 쉽게 식각이 되지 않는 특성을 가진다. 또한, 건식 식각 방법으로 식각 공정을 수행하게 되면 수직한 게이트 프로파일을 얻기가 어렵게 된다. 이는 하부층인 전하 저장막(104a) 및 터널 절연막(102) 간의 식각 선택비 차이가 나기 때문에 정 션(112)이 손상될 가능성이 매우 크며, 이는 소자를 열화시키는 요인이 되기도 한다.
따라서, 본 발명은 이온주입 공정을 실시하여 반도체 기판(100)에 정션(112)을 형성한 후, 고유전체막 패턴(114a)을 블로킹층(116)에 형성함으로써 정션(112)이 손상되는 결함을 방지할 수 있다. 또한, 고유전체막 패턴(114a)을 잔류시키기 위한 식각 공정으로 습식 식각 공정을 수행함으로써 게이트 측벽의 고유전체 물질을 용이하게 제거할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 실시예에 따르면, 이온주입 공정을 실시한 이후에 블로킹층 형성을 위한 패터닝 공정을 수행함으로써 반도체 기판의 손상을 방지하고 안정적인 동작을 가능하게 하는 정션을 형성할 수 있다.

Claims (15)

  1. 정션이 형성된 반도체 기판; 및
    상기 반도체 기판상에 순차적으로 적층된 터널 절연막, 전하 저장막, 블로킹층 및 게이트 전극 패턴을 포함하고,
    상기 블로킹층은 블로킹 절연막이 고유전체막으로 둘러싸인 구조로 이루어진 반도체 메모리 소자.
  2. 제 1 항에 있어서,
    상기 블로킹층의 폭은 상기 게이트 전극 패턴의 1/20 내지 1/2인 반도체 메모리 소자.
  3. 반도체 기판상에 터널 절연막, 전하 저장막, 블로킹 절연막, 게이트 전극을 형성하는 단계;
    상기 블로킹 절연막의 가장자리 부분을 제거하기 위하여 제1 식각 공정을 수행하는 단계;
    상기 반도체 기판에 이온주입 공정을 실시하는 단계;
    상기 블로킹 절연막이 제거된 부분을 포함한 전체구조 상부에 고유전체막을 형성하는 단계; 및
    상기 게이트 전극 패턴 및 전하 저장막 사이에만 상기 고유전체막이 잔류되도록 제2 식각 공정을 수행하는 단계를 포함하는 반도체 메모리 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 블로킹 절연막은 LPTEOS, HTO, PE-USG 또는 산화질화막 중 어느 하나를 사용하여 형성하는 반도체 메모리 소자의 제조방법.
  5. 제 3 항에 있어서,
    상기 블로킹 절연막은 50 내지 1000Å의 두께로 형성하는 반도체 메모리 소자의 제조방법.
  6. 제 3 항에 있어서,
    상기 게이트 전극은 불순물이 도핑된 P 타입의 폴리 실리콘, TiN 또는 TaN 중 어느 하나를 사용하여 형성하는 반도체 메모리 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 제1 식각 공정은 습식 식각 공정으로 실시하는 반도체 메모리 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 습식 식각 공정은 BOE 또는 HF 용액을 사용하여 실시하는 반도체 메모리 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 잔류되는 블로킹 절연막의 폭은 게이트 폭의 1/20 내지 1/2이 되도록 하는 반도체 메모리 소자의 제조방법.
  10. 제 3 항에 있어서,
    상기 고유전체막은 블로킹 절연막의 1/2 내지 1의 두께로 형성하는 반도체 메모리 소자의 제조방법.
  11. 제 3 항에 있어서,
    상기 고유전체 물질은 Al2O3, HfO2, ZrO2, TiO2, Ta2O5를 각각 사용하거나 혼합하여 사용하는 반도체 메모리 소자의 제조방법.
  12. 제 3 항에 있어서,
    상기 고유전체막은 원자층 증착방법으로 형성하는 반도체 메모리 소자의 제조방법.
  13. 제 3 항에 있어서,
    상기 이온주입 공정을 실시하기 이전에 상기 전하 저장막을 게이트 전극 패턴에 따라 식각 하는 단계를 포함하는 반도체 메모리 소자의 제조방법.
  14. 제 3 항에 있어서,
    상기 이온주입 공정을 실시한 이후에 상기 전하 저장막을 게이트 전극 패턴에 따라 식각 하는 단계를 포함하는 반도체 메모리 소자의 제조방법.
  15. 제 3 항에 있어서,
    상기 제2 식각 공정은 습식 식각으로 실시하는 반도체 메모리 소자의 제조방법.
KR1020060121512A 2006-12-04 2006-12-04 반도체 메모리 소자 및 제조방법 KR101005638B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060121512A KR101005638B1 (ko) 2006-12-04 2006-12-04 반도체 메모리 소자 및 제조방법
TW096114526A TWI334645B (en) 2006-12-04 2007-04-25 Semiconductor memory device and method of manufacturing the same
US11/740,882 US20080128789A1 (en) 2006-12-04 2007-04-26 Semiconductor memory device and method of manufacturing the same
JP2007125211A JP2008141153A (ja) 2006-12-04 2007-05-10 半導体メモリ素子およびその製造方法
CN200710123041XA CN101197395B (zh) 2006-12-04 2007-06-22 半导体存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121512A KR101005638B1 (ko) 2006-12-04 2006-12-04 반도체 메모리 소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR20080050787A true KR20080050787A (ko) 2008-06-10
KR101005638B1 KR101005638B1 (ko) 2011-01-05

Family

ID=39474716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121512A KR101005638B1 (ko) 2006-12-04 2006-12-04 반도체 메모리 소자 및 제조방법

Country Status (5)

Country Link
US (1) US20080128789A1 (ko)
JP (1) JP2008141153A (ko)
KR (1) KR101005638B1 (ko)
CN (1) CN101197395B (ko)
TW (1) TWI334645B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037420A (ko) * 2014-09-29 2016-04-06 에스케이하이닉스 주식회사 이미지 센서 및 그 구동방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5425378B2 (ja) * 2007-07-30 2014-02-26 スパンション エルエルシー 半導体装置の製造方法
JP4599421B2 (ja) * 2008-03-03 2010-12-15 株式会社東芝 半導体装置及びその製造方法
CN103887310B (zh) * 2012-12-19 2016-05-11 旺宏电子股份有限公司 非挥发性记忆体及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764898A (en) * 1984-12-13 1988-08-16 Nippon Telegraph And Telephone Corporation Vortex memory device
JPH11274327A (ja) * 1998-03-23 1999-10-08 Oki Electric Ind Co Ltd 不揮発性記憶装置及び不揮発性記憶装置の製造方法
US6140676A (en) * 1998-05-20 2000-10-31 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having an improved write speed
AU2002230574A1 (en) * 2000-10-30 2002-05-15 Advanced Micro Devices Inc. Doping for flash memory cell
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
KR100456580B1 (ko) * 2001-06-28 2004-11-09 삼성전자주식회사 비휘발성 반도체 메모리 장치의 부유 트랩형 메모리 소자
US6639271B1 (en) * 2001-12-20 2003-10-28 Advanced Micro Devices, Inc. Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
KR100480619B1 (ko) * 2002-09-17 2005-03-31 삼성전자주식회사 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법
US6815764B2 (en) * 2003-03-17 2004-11-09 Samsung Electronics Co., Ltd. Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same
KR100885910B1 (ko) * 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
KR101004814B1 (ko) * 2003-10-22 2011-01-04 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US7446371B2 (en) * 2004-10-21 2008-11-04 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same
KR100699830B1 (ko) * 2004-12-16 2007-03-27 삼성전자주식회사 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법
US7132337B2 (en) * 2004-12-20 2006-11-07 Infineon Technologies Ag Charge-trapping memory device and method of production
US7642585B2 (en) * 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
KR100674943B1 (ko) * 2005-01-15 2007-01-26 삼성전자주식회사 Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법
US7436018B2 (en) * 2005-08-11 2008-10-14 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
US20070075385A1 (en) * 2005-10-04 2007-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall SONOS gate structure with dual-thickness oxide and method of fabricating the same
US7521317B2 (en) * 2006-03-15 2009-04-21 Freescale Semiconductor, Inc. Method of forming a semiconductor device and structure thereof
KR100812933B1 (ko) * 2006-06-29 2008-03-11 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법
US7579238B2 (en) * 2007-01-29 2009-08-25 Freescale Semiconductor, Inc. Method of forming a multi-bit nonvolatile memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037420A (ko) * 2014-09-29 2016-04-06 에스케이하이닉스 주식회사 이미지 센서 및 그 구동방법

Also Published As

Publication number Publication date
KR101005638B1 (ko) 2011-01-05
CN101197395B (zh) 2010-06-02
CN101197395A (zh) 2008-06-11
JP2008141153A (ja) 2008-06-19
TWI334645B (en) 2010-12-11
US20080128789A1 (en) 2008-06-05
TW200826282A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
KR101221598B1 (ko) 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법.
US10297505B2 (en) Semiconductor device and fabrication method therefor
KR100745957B1 (ko) 플래쉬 메모리 소자의 제조 방법
TWI647822B (zh) 三維非揮發性記憶體及其製造方法
KR20080099460A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR101005638B1 (ko) 반도체 메모리 소자 및 제조방법
US10424593B2 (en) Three-dimensional non-volatile memory and manufacturing method thereof
JP2005064506A (ja) 自己整列型１ビットｓｏｎｏｓセル及びその形成方法
KR100673228B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100937818B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
KR100620217B1 (ko) 비휘발성 메모리 소자의 제조 방법
US10707225B2 (en) Semiconductor memory device and fabrication method thereof
JP2007142358A (ja) 半導体素子及びその製造方法
KR100673154B1 (ko) 플래쉬 메모리 소자의 소자 분리막 형성 방법
US20090146266A1 (en) Memory device and method of fabricating the same
KR20100004556A (ko) 플래시 메모리 소자 및 그의 형성 방법
CN110071113B (zh) 三维非易失性存储器及其制造方法
TWI559455B (zh) 非揮發性記憶體的製造方法
US20090218615A1 (en) Semiconductor device and method of manufacturing the same
CN107845634B (zh) 一种半导体器件及其制作方法、电子装置
US7144774B1 (en) Method of fabricating non-volatile memory
KR20060098101A (ko) 균일한 터널 절연막을 갖는 비휘발성 기억소자들 및 그 제조방법들
TW201423911A (zh) 非揮發性記憶體及其製作方法
KR100624947B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20070090355A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20091106

Effective date: 20101129

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee