KR100674943B1 - Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 - Google Patents
Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 Download PDFInfo
- Publication number
- KR100674943B1 KR100674943B1 KR1020050003982A KR20050003982A KR100674943B1 KR 100674943 B1 KR100674943 B1 KR 100674943B1 KR 1020050003982 A KR1020050003982 A KR 1020050003982A KR 20050003982 A KR20050003982 A KR 20050003982A KR 100674943 B1 KR100674943 B1 KR 100674943B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- semiconductor substrate
- memory device
- doped
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052797 bismuth Inorganic materials 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000002019 doping agent Substances 0.000 claims abstract description 18
- 238000003860 storage Methods 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 22
- 230000005641 tunneling Effects 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 230000001133 acceleration Effects 0.000 claims description 8
- 238000013500 data storage Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 230000014759 maintenance of location Effects 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
본 발명은 Sb, Ga 또는 Bi가 도핑된 반도체 메모리 소자 및 그 제조 방법에 관한 것이다. 반도체 메모리 소자에 있어서, 반도체 기판에 Sb, Ga 또는 Bi 중 어느 하나의 물질을 도펀트로 포함하여 각각 형성된 제 1불순물 영역 및 제 2불순물 영역; 상기 반도체 기판 상에 상기 제 1불순물 영역 및 상기 제 2불순물 영역과 각각 접하며 형성되며 전하 저장층 및 고유전체층을 포함하는 절연막; 및 상기 절연막 상에 형성된 게이트 전극층;을 포함하는 반도체 메모리 소자 및 그 제조 방법을 제공한다.
Description
도 1a 및 도 1b는 종래 기술에 의한 반도체 메모리 소자의 제조 방법에 관한 것이다.
도 2a는 상기 도 1a 및 도 1b에 의해 제조된 종래 기술에 의한 반도체 메모리 소자의 전기적 특성을 나타낸 도면이다.
도 2b는 상기 도 1a 및 도 1b에 의해 제조된 종래 기술에 의한 반도체 메모리 소자의 XRD 곡선을 나타낸 그래프이다.
도 2c는 상기 도 1a 및 도 1b에 의해 제조된 종래 기술에 의한 반도체 메모리 소자의 열처리 온도에 따른 Retention 특성을 나타낸 그래프이다.
도 3a 내지 도 3d는 본 발명에 의한 Sb, Ga 또는 Bi가 도핑된 반도체 메모리 소자의 제조 방법을 나타낸 도면이다.
도 4a는 Sb 또는 Ga를 불순물 영역에 도핑한 반도체 메모리 소자의 열처리 온도 및 시간에 대한 Rs(면저항) 측정 그래프이다.
도 4b는 Sb 또는 Ga를 불순물 영역에 도핑한 반도체 메모리 소자의 깊이에 따른 조성 특성을 나타낸 SIMS 그래프이다.
도 4c는 Sb 또는 Ga를 불순물 영역에 도핑한 반도체 메모리 소자의 누설 전 류 특성을 나타낸 그래프이다.
도 5a 및 도 5b는 Ga를 도핑한 뒤 열처리 전후의 TEM 분석 사진이다.
도 5c 및 도 5d는 Sb를 도핑한 뒤 열처리 전후의 TEM 분석 사진이다.
도 6a는 Bi를 불순물 영역에 도핑한 반도체 메모리 소자의 열처리 온도 및 시간에 대한 Rs(면저항) 측정 그래프이다.
도 6b는 Bi를 불순물 영역에 도핑한 반도체 메모리 소자의 깊이에 따른 조성 특성을 나타낸 SIMS 그래프이다.
도 6c는 Sb 또는 Ga를 불순물 영역에 도핑한 반도체 메모리 소자의 누설 전류 특성을 나타낸 그래프이다.
도 6d는 Bi를 불순물 영역에 도핑한반도체 메모리 소자에 대해 섭씨 600도에서 1분간 열처리를 실시한 상태에서 TEM으로 촬영한 이미지를 나타낸 것이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31... 기판 12a, 32a... 제 1불순물 영역
12b, 32b... 제 2불순물 영역 13, 33... 터널링 산화층
14, 34... 전하 저장층 15, 35... 블로킹 산화층
16, 36... 게이트 전극층
본 발명은 Sb, Ga 또는 Bi가 도핑된 반도체 메모리 소자 및 그 제조 방법에 관한 것으로 보다 상세하게는 반도체 메모리 소자의 제조시 그 열처리 온도를 낮춰 반도체 메모리 소자에 사용되는 유전 물질의 결정화를 방지하기 위하여 불순물 영역에 Sb, Ga 또는 Bi를 도핑한 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 메모리 소자(Semiconductor Memory Device)의 성능은 정보 저장 용량과 그 정보의 기록 및 소거 속도를 증가시키는데 초점을 맞추어 발전되어 왔다. 이와 같은 반도체 메모리는 회로적으로 연결된 수많은 메모리 단위 셀들을 포함한다.
DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 소자의 단위 셀은 한 개의 트랜지스터(transistor) 및 한 개의 캐패시터(capacitor)를 포함한다. DRAM의 경우에는 빠른 액세서 처리의 장점이 있으나, 저장된 신호의 보유 시간이 짧은 휘발성 메모리 소자이다.
비휘발성 메모리 소자의 대표적인 예는 플래쉬 메모리(flash memory) 소자이다. 그리고, 현재 소노스 메모리 소자, MRAM, RRAM, PRAM 등 다양한 형태의 메모리 소자가 개발되고 있다. 플래쉬 메모리 소자, 소노스 메모리 소자 또는 플로팅 게이트형 메모리 소자에서는 공통적으로 유전 상수가 높은 유전 물질(일명 High-k)을 사용하고 있다.
도 1a 및 도 1b는 종래 기술에 의한 메모리 소자, 구체적으로는 High-k를 사용한 소노스 메모리 소자의 제조 공정을 나타낸 도면이다.
도 1a를 참조하면, 반도체 기판(11) 상에 터널링 산화층(13), 전하 저장층(14), 블로킹 산화층(15) 및 게이트 전극층(16)을 순차적으로 형성시키고, 미리 설정된 게이트 폭에 맞춰어 터널링 산화층(13), 전하 저장층(14), 블로킹 산화층(15) 및 게이트 전극층(16)의 양측부를 제거하고, 반도체 기판(11)의 양측상부의 표면을 노출시킨다.
도 1b를 참조하면, 터널링 산화층(13), 전하 저장층(14), 블로킹 산화층(15) 및 게이트 전극층(16) 구조의 게이트 양쪽에 노출된 반도체 기판(11)의 양측상부에 소정의 불순물(dopant), 예를 들어 B 또는 P 등을 이온 주입 등에 의해 도핑한다. 이때 사용되는 불순물은 반도체 기판(11)의 도핑 형태에 따라 선택되며 반도체 기판(11)이 n형인 경우, 제 1불순물 영역(12a) 및 제 2불순물 영역(12b)은 주로 3족 물질을 주입하여 p형으로 도핑하고, 반도체 기판(11)이 p형인 경우에는 주로 5족 물질을 주입하여 n형으로 도핑한다. 각층의 물질의 예를 들면, 터널링 산화층(13)은 SiO2, 전하 저장층(14)은 HfO2, 그리고, 블로킹 산화층은 Al2O
3로 형성시킬 수 있으며, 이들 외에도 많은 선택 가능한 물질을 사용할 수 있다.
도 1b와 같이 반도체 기판(11)에 불순물을 주입한 뒤에, 통상 제 1불순물 영역(12a) 및 제 2불순물 영역(12b)을 활성화시키기 위하여 열처리 공정이 행해진다. 이를 위해 섭씨 약 900도 내지 1000도의 높은 온도로 가열하게 된다. 이와 같은 고온 열처리 공정에 의해 제 1불순물 영역(12a) 및 제 2불순물 영역(12b)이 활성화되면 반도체 메모리 소자로 유용하게 사용할 수 있게 된다.
그러나, 상술한 바와 같은 고온 열처리 공정은 반도체 메모리 소자의 게이트 구조에 사용한 고유전 상수를 지닌 유전 물질의 결정화를 유도할 우려가 있다. 통 상 초기 증착 상태에서 비정질(amorphous) 상태인 경우에는 반도체 메모리 소자의 작동 시 예를 들어, 게이트 전극(16)과의 절연 특성을 유지하는 것이 중요하다. 그러나, 블로킹 산화층(15) 물질이 높은 온도의 열처리 공정을 통하여 결정화되는 경우, 그레인 경계(grain boundary) 영역 등을 통해 누설 전류가 발생하여 메모리 소자의 특성에 악영향을 미칠 우려가 있다.
예를 들어, 터널링 산화층(13)은 약 30Å 두께의 SiO2, 전하 저장층(14)은 HfO2, 그리고, 블로킹 산화층(15)은 약 100Å 두께의 Al2O3로 형성시키고, 고온 열처리하여 제조한 메모리 소자의 특성을 도 2a 내지 도 2c에 나타내었다.
도 2a는 산소 분위기의 섭씨 700도, 800도 및 900도에서 열처리한 경우, 반도체 메모리 소자의 IV 특성 그래프이다. 도 2a를 참조하면, 0V에 접근하는 경우에 점차 전류 밀도도 감소하지만 전류 밀도의 경우 0보다 큰 값에 접근하는 것을 알 수 있다. 특히, 더욱 높은 온도(섭씨 900)에서 열처리를 한 경우에는 더 큰 값의 전류 밀도를 나타냄을 알 수 있다.
도 2b는 상기 도 1a 및 도 1b에 의해 제조한 반도체 메모리 소자를 섭씨 700도, 800도, 900도, 950도 및 1000도에서 열처리한 뒤 측정한 XRD(X-ray 회절) 그래프이다. 도 2b를 참조하면, 열처리 온도를 높일수록 70도 좌측의 Al2O3 픽이 점차 뚜렷하게 형성되어 결정화가 진행된 것을 알 수 있다. 즉, 열처리 온도가 높을 수록 결정화가 잘 일어나는 것을 알 수 있다.
도 2c는 상기 도 1a 및 도 1b에 의해 제조한 반도체 메모리 소자에 대해 열 처리 온도에 따른 리텐션(retention) 특성을 측정한 그래프이다. 열처리 온도가 섭씨 800도 이하에서는 0.2 이하의 좋은 리텐션 특성 값을 나타내지만 섭씨 900도에서 열처리를 한 경우에는 리텐션 특성이 특히 나빠지는 것을 알 수 있다.
결과적으로, 고온 열처리 공정에 의한 high-k 물질의 결정화가 반도체 메모리 소자의 특성에 악영향을 미치는 것을 확인할 수 있으며, 이에 따라 저온 열처리 공정으로 high-k 물질의 결정화를 방지할 수 있는 방안이 요구된다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여, 반도체 메모리 소자의 제조 공정 중 특히 제 1불순물 영역 및 제 2불순물 영역의 활성화를 위한 열처리 온도를 낮출 수 있는 반도체 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
반도체 메모리 소자에 있어서,
반도체 기판에 Sb, Ga 또는 Bi 중 어느 하나의 물질을 도펀트로 포함하여 각각 형성된 제 1불순물 영역 및 제 2불순물 영역;
상기 반도체 기판 상에 상기 제 1불순물 영역 및 상기 제 2불순물 영역과 각각 접하며 형성되며 전하 저장층 및 고유전체층을 포함하는 절연막; 및
상기 절연막 상에 형성된 게이트 전극층;을 포함하는 반도체 메모리 소자를 제공한다.
본 발명에 있어서, 상기 절연막은 순차적으로 형성된 터널링 산화층, 데이타 저장층 및 블로킹 산화층을 포함하여 상기 블로킹 산화층은 high-k 물질로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체 기판은 p형 기판이며, 상기 제 1불순물 영역 및 상기 제 2불순물 영역은 Sb 또는 Bi 중 어느 하나의 물질로 도핑된 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체 기판은 n형 기판이며, 상기 제 1불순물 영역 및 상기 제 2불순물 영역은 Ga로 도핑된 것을 특징으로 한다.
또한, 본 발명에서는 반도체 메모리 소자의 제조 방법에 있어서,
(가) 반도체 기판 상에 전하 저장층 및 고유전체층을 포함하는 절연막 및 게이트 전극층을 형성하는 단계;
(나) 상기 절연막 및 게이트 전극층의 양측부를 제거하여 상기 반도체 기판의 양측상부를 노출시키는 단계;
(다) 노출된 상기 반도체 기판의 양측상부에 Sb, Bi 또는 Ga 중 적어도 어느 하나의 물질을 도핑하여 제 1불순물 영역 및 제 2불순물 영역을 각각 형성시키는 단계; 및
(라) 상기 제 1불순물 영역 및 상기 제 2불순물 영역을 활상화시키기 위하여 열처릴를 실시하는 단계;를 포함하는 반도체 메모리 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 (다) 단계의 상기 도핑은 5 내지 15keV의 가속 에너지로 이루어지는 것을 특징으로 한다.
본 발명에 있어서, 상기 (다) 단계의 상기 도핑에 의해 도핑된 도펀트 양은 5×1014/cm2 내지 1016/cm2 인 것을 특징으로 한다.
본 발명에 있어서, 상기 (라) 단계의 상기 열처리는 섭씨 600도 내지 850도에서 실시하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 의한 Sb, Ga 또는 Bi를 도핑한 반도체 메모리 소자 및 그 제조 방법에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3d는 본 발명에 의한 반도체 메모리 소자의 제조 공정에 대한 도면이다. 여기서 각층의 두께는 과장될 수 있음을 명심하여야 한다. 여기서는 소노스 메모리의 예를 들어 설명하지만, 본 발명은 플래쉬 메모리 소자 또는 플로팅 게이트형 메모리 등 high-k 물질을 사용한 메모리 소자 전반에 적용될 수 있음을 명심하여야 한다.
도 3a를 참조하면, 반도체 기판(31) 상에 제 1산화층(33), 전하 저장층(34) 및 제 2산화층(35) 및 게이트 전극층(36)이 순차적으로 형성되어 있다. 소노스 메모리 소자의 경우, 제 1산화층(33)은 터널링 산화층, 제 2산화층(35)은 블로킹 산화층이란 용어로 사용되며 이하, 터널링 산화층(33) 및 블로킹 산화층(35)으로 칭한다. 각층의 물질의 예를 들면, 터널링 산화층(13)은 SiO2, 전하 저장층(14)은 Si3N4 또는 HfO2, 그리고, 블로킹 산화층은 Al2O3
등으로 형성시킬 수 있으며, 이들 외에도 많은 선택 가능한 물질을 사용할 수 있다.
도 3b를 참조하면, 게이트 구조를 특정하기 위하여 반도체 기판(31) 상에 순 차적으로 형성된 터널링 산화층(33) 내지 게이트 전극층(36)의 양측부를 식각한다. 결과적으로 반도체 기판(31)의 양측상부가 노출된 상태가 된다. 상술한 도 3a 및 도 3b는 일반적으로 알려진 종래의 반도체 공정에 의해 용이하게 제조할 수 있다.
다음으로 도 3c를 참조하면, 노출된 반도체 기판(31) 양측 상부에 이온 주입 등의 공정을 통하여, Sb, Ga 또는 Bi 중 어느 한 물질을 도핑한다. 여기서, Ga는 p형 도펀트이며, Sb 및 Bi는 n형 도펀트이다. Ga, Sb 또는 Bi는 반도체 기판(31)의 도핑 상태에 따라 선택적으로 사용할 수 있다. 만일 반도체 기판(31)이 p형인 경우에는 Sb 또는 Bi를 도핑하여 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)을 형성할 수 있으며, 반도체 기판(31)이 n형인 경우 Ga를 도핑하여 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)를 형성할 수 있다.
이들의 구체적인 도핑 조건은 약 15keV의 가속 에너지로 반도체 기판(31)에 주입하며, 도펀트 양은 5×1014/cm2 내지 1016/cm2 정도로 조절하면 바람직하다.
마지막으로 도 3d를 참조하면, 섭씨 약 850도 이하의 온도에서 열처리 공정을 실시한다. 이때의 온도 범위는 통상의 종래 기술에 의한 열처리 온도 범위인 섭씨 950도 내지 1000도보다 낮은 섭씨 850도 이하이다. 수초 내지 수분동안의 열처리 공정을 실시하면, 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)을 활성화 시킬 수 있다.
이하, 도면을 참조하여 본 발명에 의해 제조한 Sb, Ga 또는 Bi를 도핑한 반도체 메모리 소자의 특성에 대해 상세히 설명하고자 한다.
도 4a 내지 도 4c는 Sb 또는 Ga를 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)에 도핑한 경우의 특성에 대해 측정한 그래프들이다.
도 4a는 각각의 열처리 온도 및 시간에 따른 반도체 메모리 소자의 면저항 값을 나타낸 것으로, 이때, Sb를 도펀트로 사용한 경우에는 5keV의 가속 전압에 의해 1.5×1015/cm2의 밀도로 도핑하였으며, Ga를 도펀트로 사용한 경우에는 10keV의 가속 전압에 의해 5×1015/cm2의 밀도로 도핑하였다. 도 4a를 참조하면, Ga를 도핑한 경우에는 전반적으로 낮은 면저항을 지닌 것을 알 수 있으며, Sb를 도핑한 경우에는 전반적으로 Ga보다 높으며, 열처리 온도 및 시간이 증가할 수록 면저항 값이 증가하는 것을 알 수 있다.
도 4b는 상기 도 4a와 같은 Sb 또는 Ga를 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)에 도핑한 반도체 메모리 소자에 대해 열처리 온도 및 시간을 조절하여 불순물 영역의 깊이에 따른 도펀트의 밀도를 측정한 SIMS 그래프이다. 도 4b를 참조하면, Sb를 도핑한 경우에는 섭씨 600도에서 도핑한 경우와 800도에서 도핑한 경우의 시편은 그리 차이가 나지 않는 것을 알 수 있다. 그러나, Ga를 도핑한 메모리 소자 시편에서는 섭씨 600도에서 1분간 열처리를 한 시편에 비해, 섭씨 950도에서 30도간 열처리를 한 시편의 경우 도펀트의 확산이 촉진되어 120nm의 깊이까지 Ga가 존재하는 것을 알 수 있다. 섭씨 600도에서 1분간 열처리를 한 경우에는 열처리 하지 않은 경우와 그리 차이가 나지 않는 깊이에서만 도펀트들이 존재하는 것을 확인할 수 있다.
도 4c는 상기 도 4a와 같은 Sb 또는 Ga를 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)에 도핑한 반도체 메모리 소자에 대해 1분간 섭씨 600도에서 열처리를 실시한 후 누설 전류를 측정한 그래프이다. Sb 또는 Ga를 도핑한 두가지 시편 모두 낮은 누설 전류 값을 지니고 있어 매우 우수한 누설 전류 특성을 지닌 것을 확인할 수 있다.
도 5a는 Ga를 도핑하고 열처리를 실시하지 않은 상태에서 TEM으로 촬영한 이미지를 나타내었다. 도 5b는 도 5a에 나타낸 바와 같은 Ga를 불순물 영역에 도핑한반도체 메모리 소자에 대해 섭씨 600도에서 1분간 열처리를 실시한 상태에서 TEM으로 촬영한 이미지를 나타내었다. 여기서 Ga를 10keV의 가속 전압에 의해 5×1015/cm2의 도핑 밀도로 도핑한 것이다. 도 5c는 Sb를 도핑하고 열처리를 실시하지 않은 상태에서 TEM으로 촬영한 이미지를 나타내었으며, 도 5d는 도 5c에 나타낸 바와 같은 Sb를 불순물 영역에 도핑한 반도체 메모리 소자에 대해 섭씨 600도에서 1분간 열처리를 실시한 상태에서 TEM으로 촬영한 이미지를 나타내었다. 여기서는 Sb를 5keV의 가속 전압에 의해 1.5×1015/cm2의 밀도로 도핑한 것이다. 도 5a 내지 도 5d를 참조하면, 초기 도핑 직후에는 도핑 영역의 결정화가 이루어지지 않았으나, 섭씨 600도에서 1분간의 열처리에 의해 결정화가 이루어져 불순물 영역이 활성화가 된 것을 확인할 수 있다.
도 6a 내지 도 6d는 Bi를 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)에 도핑한 경우의 특성에 대해 측정한 그래프 및 이미지들이다. 이때 측정에 사용된 시편은 Bi를 도펀트로 사용하여 5keV의 가속 전압에 의해 7×1014/cm2의 밀도로 도핑한 후, 온도 및 시간을 조절하여 열처리를 실시한 것이다.
도 6a는 열처리 온도 및 시간에 따른 반도체 메모리 소자의 면저항 값을 나타낸 것으로, 측정온도를 달리하였다. 전반적으로 섭씨 800도 이하에서 열처리한 시편들은 낮은 면저항을 지닌 것을 알 수 있으며, 섭씨 950도에서 열처리한 시편들의 경우 면저항 값이 증가함을 알 수 있다.
도 6b는 Bi를 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)에 도핑한 반도체 메모리 소자에 대해 열처리 온도 및 시간을 조절하여 불순물 영역의 깊이에 따른 도펀트의 밀도를 측정한 SIMS 그래프이다. 도 6b를 참조하면, 섭씨 700도 이하에서 열처리한 경우에는 열처리 하지 않은 시편에 비해 깊이에 따른 농도 분포가 유사함을 알 수 있다. 그러나, 섭씨 950도에서 10초간 열처리한 시편의 경우 확산이 촉진되어 특히, 15nm 이하의 깊이에서의 농도 값이 상대적으로 큰 것을 알 수 있다.
도 6c는 Bi를 제 1불순물 영역(32a) 및 제 2불순물 영역(32b)에 도핑한 반도체 메모리 소자에 대해 1분간 섭씨 600도에서 열처리를 실시한 후 누설 전류를 측정한 그래프이다. 낮은 누설 전류 값을 지니고 있어 매우 우수한 누설 전류 특성을 지닌 것을 확인할 수 있다.
도 6d는 Bi를 불순물 영역에 도핑한반도체 메모리 소자에 대해 섭씨 600도에서 1분간 열처리를 실시한 상태에서 TEM으로 촬영한 이미지를 나타내었다. 도 6d를 참조하면, 초기 도핑 직후에는 도핑 영역의 결정화가 이루어지지 않았으나, 섭씨 600도에서 1분간의 열처리에 의해 결정화가 이루어져 불순물 영역이 활성화가 된 것을 확인할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 여기서는 소노스 메모리 소자를 예를 들어 설명하였으나, 본 발명은 종래의 플래쉬 메모리 소자, 플로팅 게이트형 메모리 소자 또는 차지-트랩 메모리(charge-trap memory)에서, higk-k 물질들들 사용하는 경우에도 역시 적용 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의하면, 플래쉬 메모리 소자, 소노스 메모리 소자, 플로팅 게이트형 메모리 소자 또는 차지-트랩 메모리(charge-trap memory)에서 제 1불순물 영역 및 제 2불순물 영역에 Sb, Ga 또는 Bi를 도펀트로 사용함으로써 열처리 온도를 낮출 수 있으므로 메모리 소자에 사용하는 high-k 물질(강유전체층)의 결정화를 방지할 수 있다. 따라서, 누설 전류를 감소시킬 수 있으므로 반도체 메모리 소자의 리텐션 특성을 향상시킬 수 있는 장점이 있다. 또한, 종래 일반적으로 사용하는 반도체 소자 제조 공정을 그대로 이용할 수 있는 장점이 있다.
Claims (12)
- 반도체 메모리 소자에 있어서,반도체 기판에 Sb, Ga 또는 Bi 중 어느 하나의 물질을 도펀트로 포함하여 각각 형성된 제 1불순물 영역 및 제 2불순물 영역;상기 반도체 기판 상에 상기 제 1불순물 영역 및 상기 제 2불순물 영역과 각각 접하며 형성되며 전하 저장층 및 고유전체층을 포함하는 절연막; 및상기 절연막 상에 형성된 게이트 전극층;을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항에 있어서,상기 절연막은 순차적으로 형성된 터널링 산화층, 데이타 저장층 및 블로킹 산화층을 포함하여 상기 블로킹 산화층은 high-k 물질로 형성된 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항에 있어서,상기 반도체 기판은 p형 기판이며, 상기 제 1불순물 영역 및 상기 제 2불순물 영역은 Sb 또는 Bi 중 어느 하나의 물질로 도핑된 것을 특징으로 하는 도핑된 반도체 메모리 소자.
- 제 1항에 있어서,상기 반도체 기판은 n형 기판이며, 상기 제 1불순물 영역 및 상기 제 2불순물 영역은 Ga로 도핑된 것을 특징으로 하는 도핑된 반도체 메모리 소자.
- 반도체 메모리 소자의 제조 방법에 있어서,(가) 반도체 기판 상에 전하 저장층 및 유전체층을 포함하는 절연막 및 게이트 전극층을 형성하는 단계;(나) 상기 절연막 및 게이트 전극층의 양측부를 제거하여 상기 반도체 기판의 양측상부를 노출시키는 단계;(다) 노출된 상기 반도체 기판의 양측상부에 Sb, Bi 또는 Ga 중 적어도 어느 하나의 물질을 도핑하여 제 1불순물 영역 및 제 2불순물 영역을 각각 형성시키는 단계; 및(라) 상기 제 1불순물 영역 및 상기 제 2불순물 영역을 활상화시키기 위하여 열처릴를 실시하는 단계;를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
- 제 5항에 있어서,상기 반도체 기판은 p형 기판이며, 상기 제 1불순물 영역 및 상기 제 2불순물 영역은 Sb 또는 Bi 중 어느 하나의 물질로 도핑하는 것을 특징으로 하는 도핑된 반도체 메모리 소자의 제조 방법.
- 제 5항에 있어서,상기 반도체 기판은 n형 기판이며, 상기 제 1불순물 영역 및 상기 제 2불순물 영역은 Ga로 도핑하는 것을 특징으로 하는 도핑된 반도체 메모리 소자의 제조 방법.
- 제 5항에 있어서, 상기 (다) 단계의 상기 도핑은 5keV 내지 15keV의 가속 에너지로 이루어지는 것을 특징으로 반도체 메모리 소자의 제조 방법.
- 제 5항에 있어서, 상기 (다) 단계의 상기 도핑에 의해 도핑된 도펀트 양은 5×1014/cm2 내지 1016/cm2 인 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
- 제 5항에 있어서, 상기 (라) 단계의 상기 열처리는 섭씨 600도 내지 850도에서 실시하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
- 제 5항에 있어서,상기 (가) 단계의 상기 절연막은 상기 반도체 기판 상에 터널링 산화층, 데이타 저장층 및 터널링 산화층을 순차적으로 증착하여 형성시키는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
- 제 11항에 있어서,상기 터널링 산화층은 high-k 물질로 형성시키는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050003982A KR100674943B1 (ko) | 2005-01-15 | 2005-01-15 | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 |
| CNB2006100061208A CN100530692C (zh) | 2005-01-15 | 2006-01-16 | 掺有锑、镓或铋的半导体器件及其制造方法 |
| JP2006007968A JP2006196909A (ja) | 2005-01-15 | 2006-01-16 | Ｓｂ、ＧａまたはＢｉがドーピングされた半導体メモリ素子及びその製造方法 |
| US11/333,959 US7531865B2 (en) | 2005-01-15 | 2006-01-17 | Semiconductor device doped with Sb, Ga or Bi and method of manufacturing the same |
| US12/417,432 US7670916B2 (en) | 2005-01-15 | 2009-04-02 | Semiconductor device doped with Sb, Ga, or Bi and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050003982A KR100674943B1 (ko) | 2005-01-15 | 2005-01-15 | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060083071A KR20060083071A (ko) | 2006-07-20 |
| KR100674943B1 true KR100674943B1 (ko) | 2007-01-26 |
Family
ID=36683001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050003982A KR100674943B1 (ko) | 2005-01-15 | 2005-01-15 | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7531865B2 (ko) |
| JP (1) | JP2006196909A (ko) |
| KR (1) | KR100674943B1 (ko) |
| CN (1) | CN100530692C (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005638B1 (ko) * | 2006-12-04 | 2011-01-05 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 제조방법 |
| KR101140271B1 (ko) * | 2010-11-23 | 2012-04-26 | 고려대학교 산학협력단 | 다중 기능 비휘발성 메모리 소자 및 그 제조 방법 |
| CN106653603B (zh) * | 2015-11-04 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 改善半导体结构漏电流的方法 |
| US10249542B2 (en) | 2017-01-12 | 2019-04-02 | International Business Machines Corporation | Self-aligned doping in source/drain regions for low contact resistance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218069A (ja) * | 1992-02-07 | 1993-08-27 | Sharp Corp | Ｍｏｓトランジスタおよびその製造方法 |
| KR19980057025A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 소자 제조방법 |
| KR20000076854A (ko) * | 1999-03-16 | 2000-12-26 | 카네코 히사시 | 반도체 장치의 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340378A (ja) | 1986-08-05 | 1988-02-20 | Fujitsu Ltd | Ｅｐｒｏｍの製造方法 |
| DE19620032C2 (de) | 1996-05-17 | 1998-07-09 | Siemens Ag | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren |
| US6329257B1 (en) * | 1997-12-19 | 2001-12-11 | Advanced Micro Devices, Inc. | Method for laterally peaked source doping profiles for better erase control in flash memory devices |
| US6518122B1 (en) * | 1999-12-17 | 2003-02-11 | Chartered Semiconductor Manufacturing Ltd. | Low voltage programmable and erasable flash EEPROM |
| TW520506B (en) * | 2001-08-09 | 2003-02-11 | Macronix Int Co Ltd | Structure of non-volatile memory |
| EP1487013A3 (en) * | 2003-06-10 | 2006-07-19 | Samsung Electronics Co., Ltd. | SONOS memory device and method of manufacturing the same |
| US6982433B2 (en) * | 2003-06-12 | 2006-01-03 | Intel Corporation | Gate-induced strain for MOS performance improvement |
| TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
| US7319618B2 (en) * | 2005-08-16 | 2008-01-15 | Macronic International Co., Ltd. | Low-k spacer structure for flash memory |
-
2005
- 2005-01-15 KR KR1020050003982A patent/KR100674943B1/ko active IP Right Grant
-
2006
- 2006-01-16 JP JP2006007968A patent/JP2006196909A/ja active Pending
- 2006-01-16 CN CNB2006100061208A patent/CN100530692C/zh active Active
- 2006-01-17 US US11/333,959 patent/US7531865B2/en active Active
-
2009
- 2009-04-02 US US12/417,432 patent/US7670916B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218069A (ja) * | 1992-02-07 | 1993-08-27 | Sharp Corp | Ｍｏｓトランジスタおよびその製造方法 |
| KR19980057025A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 소자 제조방법 |
| KR20000076854A (ko) * | 1999-03-16 | 2000-12-26 | 카네코 히사시 | 반도체 장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060157777A1 (en) | 2006-07-20 |
| CN1828938A (zh) | 2006-09-06 |
| KR20060083071A (ko) | 2006-07-20 |
| US7670916B2 (en) | 2010-03-02 |
| US7531865B2 (en) | 2009-05-12 |
| CN100530692C (zh) | 2009-08-19 |
| JP2006196909A (ja) | 2006-07-27 |
| US20090227081A1 (en) | 2009-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688521B1 (ko) | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 | |
| KR100674965B1 (ko) | 지우기 특성이 개선된 메모리 소자의 제조 방법 | |
| Takahashi et al. | Self-aligned-gate metal/ferroelectric/insulator/semiconductor field-effect transistors with long memory retention | |
| US8390053B2 (en) | Nonvolatile semiconductor device including a field effect transistor having a charge storage layer of predetermined length | |
| KR101618160B1 (ko) | 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법 | |
| JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| US11848193B2 (en) | Ferroelectric semiconductor device and method of manufacturing the same | |
| US10847541B2 (en) | Ferroelectric memory device and a method of manufacturing the same | |
| Yoon et al. | Improvement in long-term and high-temperature retention stability of ferroelectric field-effect memory transistors with metal–ferroelectric–metal–insulator–semiconductor gate-stacks using Al-doped HfO 2 thin films | |
| JPWO2007064048A1 (ja) | 半導体記憶装置、その駆動方法およびその製造方法 | |
| Shin et al. | Comprehensive and accurate analysis of the working principle in ferroelectric tunnel junctions using low-frequency noise spectroscopy | |
| KR100674943B1 (ko) | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 | |
| KR100636022B1 (ko) | 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법. | |
| KR20120081950A (ko) | 온도 센서, 온도 센서의 제조 방법, 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 제어 방법 | |
| KR20060095819A (ko) | 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법 | |
| US20070267679A1 (en) | Nonvolatile memory devices including floating gates formed of silicon nano-crystals and methods of manufacturing the same | |
| KR100695140B1 (ko) | 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 | |
| KR101163720B1 (ko) | Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 | |
| US7704865B2 (en) | Methods of forming charge-trapping dielectric layers for semiconductor memory devices | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100975941B1 (ko) | 금속도핑에 의해 형성된 불순물트랩을 전하저장준위로이용한 비휘발성 메모리소자 및 그 제조방법 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR20230126382A (ko) | 메모리 윈도우 및 내구성 향상을 위한 강유전 메모리 소자 및 그의 제조 방법 | |
| KR100996292B1 (ko) | ＡｌＯ－이온 주입에 의해 Ａｌ２Ｏ３에 형성한 트랩을 전하 저장준위로 이용한 비휘발성 메모리소자 및 그 제조방법 | |
| Yoon et al. | Fabrication of ferroelectric gate memory device using BLT/HfO2/Si gate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |