CN112054034A - 一种存储器件 - Google Patents

一种存储器件 Download PDF

Info

Publication number
CN112054034A
CN112054034A CN202010967831.1A CN202010967831A CN112054034A CN 112054034 A CN112054034 A CN 112054034A CN 202010967831 A CN202010967831 A CN 202010967831A CN 112054034 A CN112054034 A CN 112054034A
Authority
CN
China
Prior art keywords
device structure
electrode
layer
material layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010967831.1A
Other languages
English (en)
Inventor
杨美音
崔岩
罗军
许静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010967831.1A priority Critical patent/CN112054034A/zh
Publication of CN112054034A publication Critical patent/CN112054034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供的一种存储器件，包括：第一器件结构和第二器件结构，第一器件结构包括依次层叠的底电极、本征材料层、第一掺杂材料层、第二掺杂材料层和顶电极。第二器件结构包括衬底，位于衬底上的鳍部，覆盖于鳍部的铁电层，铁电层上的栅极层，栅极层两侧露出的鳍部分别为源极和漏极。底电极与源极连接，顶电极与漏极连接。这样，第一器件结构感光后产生光电流信号，光电流流入第二器件结构中，第二器件结构中预先存储有图像识别模型的训练结果，从而能够进行图像的识别。由于第一器件结构为自驱动功能的PN结器件，无需额外的电流，能耗低，局限性较小，且第一器件结构的光吸收范围较宽、响应速度较快，进一步提高了存储器件的适用范围。

Description

一种存储器件
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种存储器件。
背景技术
图像识别是人工智能的一个重要领域，图像识别是指利用计算机对图像进行处理、分析和理解，以识别各种不同模式的目标和对象的技术。
目前人工智能图像识别主要是采用CMOS图像传感器的摄像头采集图像，图像以数字信号的形式传输至计算机的内存储器中，而后计算机的处理器将传输的图像信息与内存储器中预先存储的图像信息进行匹配，识别传输的图像信息。
但是，人工智能图像识别的过程需要外接电源才能实现，能耗较高，并且不适合应用于野外极端条件等特殊环境，具有较大的局限性。
发明内容
有鉴于此，本发明的目的在于提供一种存储器件，突破目前图像识别的局限性。
为实现上述目的，本发明有如下技术方案：
一种存储器件，包括：
第一器件结构和第二器件结构；
所述第一器件结构包括由下至上依次层叠的底电极、第一掺杂材料层、本征材料层、第二掺杂材料层和顶电极；
所述第二器件结构包括衬底，位于所述衬底上的鳍部，以及覆盖于所述鳍部的铁电层，所述铁电层上的栅极层，所述栅极层两侧露出的鳍部分别为源极和漏极；
所述底电极与所述源极连接，所述顶电极与所述漏极连接。
可选的，所述鳍部和所述铁电层之间还形成有绝缘层。
可选的，所述底电极与所述源极之间形成有第一开关，所述顶电极和所述漏极之间形成有第二开关。
可选的，所述底电极与所述源极通过第一金属线或第一硅通孔连接，所述顶电极与所述漏极通过第二金属线或第二硅通孔连接。
可选的，所述第一器件结构为可见光二极管、红外光二极管或紫外光二极管。
一种存储器件，包括：
第一器件结构和第二器件结构；
所述第一器件结构包括由下至上依次层叠的底电极、第一掺杂材料层、第二掺杂材料层和顶电极；
所述第二器件结构包括衬底，位于所述衬底上的鳍部，以及覆盖于所述鳍部的铁电层，所述铁电层上的栅极层，所述栅极层两侧露出的鳍部分别为源极和漏极；
所述底电极与所述源极连接，所述顶电极与所述漏极连接。
可选的，所述鳍部和所述铁电层之间还形成有绝缘层。
可选的，所述底电极与所述源极之间形成有第一开关，所述顶电极和所述漏极之间形成有第二开关。
可选的，所述底电极与所述源极通过第一金属线或第一硅通孔连接，所述顶电极与所述漏极通过第二金属线或第二硅通孔连接。
可选的，所述第一器件结构为可见光二极管、红外光二极管或紫外光二极管。
本发明实施例提供的存储器件，包括：第一器件结构和第二器件结构，第一器件结构包括依次层叠的底电极、本征材料层、第一掺杂材料层、第二掺杂材料层和顶电极。第二器件结构包括衬底，位于衬底上的鳍部，覆盖于鳍部的铁电层，铁电层上的栅极层，栅极层两侧露出的鳍部分别为源极和漏极。底电极与源极连接，顶电极与漏极连接。这样，第一器件结构感光后产生光电流信号，光电流流入第二器件结构中，第二器件结构中预先存储有图像识别模型的训练结果，从而能够进行图像的识别。由于第一器件结构为自驱动功能的PN结器件，无需额外的电流，能耗低，局限性较小，且第一器件结构的光吸收范围较宽、响应速度较快，进一步提高了存储器件的适用范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1和2示出了根据本发明实施例的一种存储器件的立体结构示意图；
图3示出了根据本发明实施例的另一种存储器件的立体结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，人工智能图像识别的过程需要外接电源才能实现，能耗较高，并且不适合应用于野外极端条件等特殊环境，具有较大的局限性。
为此，本申请提出了一种存储器件，包括：第一器件结构和第二器件结构，第一器件结构包括依次层叠的底电极、本征材料层、第一掺杂材料层、第二掺杂材料层和顶电极。第二器件结构包括衬底，位于衬底上的鳍部，覆盖于鳍部的铁电层，铁电层上的栅极层，栅极层两侧露出的鳍部分别为源极和漏极。底电极与源极连接，顶电极与漏极连接。这样，第一器件结构感光后产生光电流信号，光电流流入第二器件结构中，第二器件结构中预先存储有图像识别模型的训练结果，从而能够进行图像的识别。由于第一器件结构为自驱动功能的PN结器件，无需额外的电流，能耗低，局限性较小，且第一器件结构的光吸收范围较宽、响应速度较快，进一步提高了存储器件的适用范围。
为了便于理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的说明。
参考图1和图2所示，存储器件包括：
第一器件结构10和第二器件结构20；
第一器件结构10包括由下至上依次层叠的底电极102、第一掺杂材料层104、本征材料层110、第二掺杂材料层106和顶电极108；
第二器件结构20包括衬底201，位于衬底201上的鳍部，以及覆盖于鳍部上的铁电层208，铁电层208上的栅极层，栅极层两侧露出的鳍部分别为源极202和漏极204；
底电极102与源极202连接，顶电极108与漏极204连接。
本申请实施例中，第一器件结构10可以为PIN光电二极管，包括第一掺杂材料层104、本征材料层110和第二掺杂材料层106，第一掺杂材料层104和第二掺杂材料层106具有相反的掺杂类型，第一掺杂材料层104为p型半导体材料层，则第二掺杂材料层106为n型半导体材料层；第一掺杂材料层104为n型半导体材料层，则第二掺杂材料层106为p型半导体材料层。第一掺杂材料层104和第二掺杂材料层106可以为半导体材料或半导体化合物材料，例如可以为硅、锗或砷化铟镓等材料。第一掺杂材料层104和第二掺杂材料层106之间的本征材料层110可以为掺杂浓度很低的材料层，由于在第一掺杂材料层104和第二掺杂材料层106之间掺入本征材料层110，可以增大耗尽区的宽度，提高响应速度。本征材料层110的厚度可以大于第一掺杂材料层104的厚度和第二掺杂材料层106的厚度。本实施例中，第一器件结构10可以为可见光二极管、红外光二极管或紫外光二极管。
本实施例中，底电极102和顶电极108可以由导电材料形成，例如可以为金(Au)、银(Ag)、铜(Cu)、钕(Nd)、钛(Ti)、Al及其合金或半导体材料。底电极102和顶电极108可以为相同的材料，也可以为不同的材料，可以具有相同的面积，也可以具有不同的面积。
在具体的实施例中，光线沿着垂直于第一掺杂材料层102、本征材料层110以及第二掺杂材料层106的方向照射第一器件结构10，参考图1所示，这样入射光能够很快耦合至第一器件结构10中，提高光响应速度。光线也可以沿着平行于第一掺杂材料层102、本征材料层110以及第二掺杂材料层106的方向照射第一器件结构10，参考图2所示，从而利用波导将光信号传输至器件结构中。
第二器件结构20可以为铁电随机存取存储器(Ferroelectric Random AcessMemory，FeRAM)。铁电随机存取存储器的存储原理是利用铁电晶体材料的自发极化和在外界电场的作用下改变极化方向的特性来进行数据存储。铁电是指具有电滞效应的薄膜材料，当铁电薄膜接受外界电压时，会造成内部离子的移动而产生极化现象。由于离子的偏移位置而产生的电偶并不会随着电压的去除而完全消失，形成所谓的残存极化。残存极化会随着施加电场方向改变而改变，不同的极化方向提供“0”和“1”两种记忆状态。
第二器件结构20包括衬底201，位于衬底201上的鳍部，以及覆盖于鳍部的铁电层208，铁电层208上的栅极层(图未示出)，栅极层两侧的鳍部分别为源极202和漏极204。
衬底201可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，衬底201可以为单晶硅衬底，用于支撑在其上的器件结构。
在衬底201上形成鳍部，形成鳍部的方法可以为，在衬底201上依次形成半导体材料层、硬掩膜层和光刻胶层，而后利用曝光、显影等工艺对光刻胶层进行图案化工艺，以在光刻胶层中形成鳍部的图案。而后，以图案化的光刻胶层为遮蔽刻蚀掩膜层，将鳍部的图案转移至硬掩模层中。随后，以硬掩模层为遮蔽，刻蚀半导体材料层，从而在衬底202上形成鳍部。
铁电层208覆盖于鳍部的部分顶部表面和部分侧壁表面，栅极层覆盖于铁电层208上。即铁电层208和栅极层覆盖鳍部的部分顶部表面和部分侧壁表面。为了便于描述，将鳍部延伸的方向记为第一方向，将铁电层208延伸的方向记为第二方向，第一方向和第二方向垂直。鳍部包括沟道结构和位于沟道结构两侧的源极202和漏极204。铁电层208下方的鳍部结构即为沟道结构，铁电层298两侧露出的鳍部分别为源极202和漏极204，即栅极层两侧露出的鳍部分别为源极202和漏极204。
本实施例中，铁电层208的材料可以为金属氧化物，例如氧化铪、氧化锆、氧化铪锆等，还可以包括至少一种掺杂剂，例如可以包括钽、硅、镁、钇、锗、锡、锶、铅、钙、钡、钛、锆或它们的组合作为掺杂剂。栅极层的材料可以为导电材料，例如可以为，例如可以为W、Ti、Cu、Al、Pt、Ir、Ru中的一种或多种组成的合金。
在鳍部和铁电层208之间还形成有绝缘层206，绝缘层206用于抑制铁电层208与鳍部之间的界面反应，绝缘层206的材料可以为氧化硅、氮化硅或氮氧化硅等。
第一器件结构10的底电极102与第二器件结构20的源极202连接，第一器件结构10的顶电极108与第二器件结构20的漏极204连接，使得第一器件结构10与第二器件结构20形成串联的回路，第一器件结构10在探测到光线之后，产生光电流信号，光电流的电流大小和铁电随机存取存储器的读取电流大小量级相似，光电流流入铁电随机存取存储器中，铁电随机存取存储器预先经过训练，存储有训练结果，铁电随机存取存储器在接收到光电流信号，将光电流信号与预先存储的训练结果进行识别、归类，从而实现图像识别。底电极102与源极202可以通过第一金属线、第一硅通孔或者封装工艺等实现电连接，顶电极108与漏极204可以通过第二金属线、第二硅通孔或者封装工艺实现电连接。本实施例中，第一器件结构10和第二器件结构20可以形成于同一基座100上，也可以形成于不同基座上。
在具体的应用中，第一器件结构10相当于人的眼睛，铁电随机存取存储器相当于人的大脑突出，第一器件结构10产生的光电流信号直接被铁电随机存取存储器识别，相当于人的眼睛看到的信号直接传输至大脑中进行处理，不需要经过模拟数字信号转化的过程。
本实施例中，底电极102和源极202之间形成有第一开关(图未示出)，顶电极108和漏极204之间形成有第二开关(图未示出)，第一开关和第二开关可以为晶体管器件，第一开关和第二开关控制第一器件结构10和第二器件结构20的导通状态，当第一开关处于断开状态，或者第二开关处于断开状态，或者第一开关和第二开关均处于断开状态时，第一器件结构10和第二器件结构20为独立状态，第二器件结构20进行图像识别模型的训练。当第一开关和第二开关均处于闭合状态时，第一器件结构10和第二器件结构20处于导通状态，第一器件结构10将接收的光信号转化为光电流，传输至第二器件结构20，第二器件结构20通过光电流信号进行图像的识别。
实施例二
与实施例一不同的是，本实施例中采用PN型光电二极管构成器件单元，以下将重点描述与实施例一中不同的部分，相同的部分将不再赘述。
参考图3所示，存储器件包括：
第一器件结构10和第二器件结构20；
第一器件结构10包括由下至上依次层叠的底电极102、第一掺杂材料层104、第二掺杂材料层106和顶电极108；
第二器件结构20包括衬底201，位于衬底201上的鳍部，以及覆盖于鳍部上的铁电层208，铁电层208上的栅极层，栅极层两侧露出的鳍部分别为源极202和漏极204；
底电极102与源漏区中的源区202连接，顶电极108和漏区204连接。
本申请实施例中，第一器件结构10可以为PN光电二极管，包括第一掺杂材料层104、本征材料层110和第二掺杂材料层106，第一掺杂材料层104和第二掺杂材料层106具有相反的掺杂类型，第一掺杂材料层104为p型半导体材料层，则第二掺杂材料层106为n型半导体材料层；第一掺杂材料层104为n型半导体材料层，则第二掺杂材料层106为p型半导体材料层。第一掺杂材料层104和第二掺杂材料层106可以为半导体材料或半导体化合物材料，例如可以为硅、锗或砷化铟镓等材料。本实施例中，第一器件结构10可以为可见光二极管、红外光二极管或紫外光二极管。
第二器件结构20可以为铁电随机存取存储器(Ferroelectric Random AcessMemory，FeRAM)，包括衬底201，位于衬底201上的鳍部，以及覆盖于鳍部的铁电层208，铁电层208上的栅极层(图未示出)，栅极层两侧的鳍部分别为源极202和漏极204。
衬底201可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，衬底201可以为单晶硅衬底，用于支撑在其上的器件结构。
在衬底201上形成鳍部，铁电层208覆盖于鳍部的部分顶部表面和部分侧壁表面，栅极层覆盖于铁电208层上，即铁电层208和栅极层覆盖鳍部的部分顶部表面和部分侧壁表面。为了便于描述，将鳍部延伸的方向记为第一方向，将铁电层208延伸的方向记为第二方向，第一方向和第二方向垂直。鳍部包括沟道结构和位于沟道结构两侧的源极202和漏极204。铁电层208下方的鳍部结构即为沟道结构，铁电层298两侧露出的鳍部分别为源极202和漏极204，即栅极层两侧露出的鳍部分别为源极202和漏极204。
在鳍部和铁电层208之间还形成有绝缘层206，绝缘层206用于抑制铁电层208与鳍部之间的界面反应，绝缘层206的材料可以为氧化硅、氮化硅或氮氧化硅等。
第一器件结构10的底电极102与第二器件结构20的源极202连接，第一器件结构10的顶电极108与第二器件结构20的漏极204连接，使得第一器件结构10与第二器件结构20形成串联的回路，第一器件结构10在探测到光线之后，产生光电流信号，光电流的电流大小和铁电随机存取存储器的读取电流大小量级相似，光电流流入铁电随机存取存储器中，铁电随机存取存储器预先经过训练，存储有训练结果，铁电随机存取存储器在接收到光电流信号，将光电流信号与预先存储的训练结果进行识别、归类，从而实现图像识别。底电极102与源极202可以通过第一金属线、第一硅通孔或者封装工艺等实现电连接，顶电极108与漏极204可以通过第二金属线、第二硅通孔或者封装工艺实现电连接。
本实施例中，底电极102和源极202之间形成有第一开关(图未示出)，顶电极108和漏极204之间形成有第二开关(图未示出)，第一开关和第二开关可以为晶体管器件，第一开关和第二开关控制第一器件结构10和第二器件结构20的导通状态，当第一开关处于断开状态，或者第二开关处于断开状态，或者第一开关和第二开关均处于断开状态时，第一器件结构10和第二器件结构20为独立状态，第二器件结构20进行图像识别模型的训练。当第一开关和第二开关均处于闭合状态时，第一器件结构10和第二器件结构20处于导通状态，第一器件结构10将接收的光信号转化为光电流，传输至第二器件结构20，第二器件结构20通过光电流信号进行图像的识别。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于方法实施例而言，由于其具有与存储器件实施例相同的部分，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种存储器件，其特征在于，包括：
第一器件结构和第二器件结构；
所述第一器件结构包括由下至上依次层叠的底电极、第一掺杂材料层、本征材料层、第二掺杂材料层和顶电极；
所述第二器件结构包括衬底，位于所述衬底上的鳍部，以及覆盖于所述鳍部的铁电层，所述铁电层上的栅极层，所述栅极层两侧露出的鳍部分别为源极和漏极；
所述底电极与所述源极连接，所述顶电极与所述漏极连接。
2.根据权利要求1所述的存储器件，其特征在于，所述鳍部和所述铁电层之间还形成有绝缘层。
3.根据权利要求1所述的存储器件，其特征在于，所述底电极与所述源极之间形成有第一开关，所述顶电极和所述漏极之间形成有第二开关。
4.根据权利要求1所述的存储器件，其特征在于，所述底电极与所述源极通过第一金属线或第一硅通孔连接，所述顶电极与所述漏极通过第二金属线或第二硅通孔连接。
5.根据权利要求1所述的存储器件，其特征在于，所述第一器件结构为可见光二极管、红外光二极管或紫外光二极管。
6.一种存储器件，其特征在于，包括：
第一器件结构和第二器件结构；
所述第一器件结构包括由下至上依次层叠的底电极、第一掺杂材料层、第二掺杂材料层和顶电极；
所述第二器件结构包括衬底，位于所述衬底上的鳍部，以及覆盖于所述鳍部的铁电层，所述铁电层上的栅极层，所述栅极层两侧露出的鳍部分别为源极和漏极；
所述底电极与所述源极连接，所述顶电极与所述漏极连接。
7.根据权利要求6所述的存储器件，其特征在于，所述鳍部和所述铁电层之间还形成有绝缘层。
8.根据权利要求6所述的存储器件，其特征在于，所述底电极与所述源极之间形成有第一开关，所述顶电极和所述漏极之间形成有第二开关。
9.根据权利要求6所述的存储器件，其特征在于，所述底电极与所述源极通过第一金属线或第一硅通孔连接，所述顶电极与所述漏极通过第二金属线或第二硅通孔连接。
10.根据权利要求6所述的存储器件，其特征在于，所述第一器件结构为可见光二极管、红外光二极管或紫外光二极管。
CN202010967831.1A 2020-09-15 2020-09-15 一种存储器件 Pending CN112054034A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010967831.1A CN112054034A (zh) 2020-09-15 2020-09-15 一种存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010967831.1A CN112054034A (zh) 2020-09-15 2020-09-15 一种存储器件

Publications (1)

Publication Number Publication Date
CN112054034A true CN112054034A (zh) 2020-12-08

Family

ID=73603362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010967831.1A Pending CN112054034A (zh) 2020-09-15 2020-09-15 一种存储器件

Country Status (1)

Country Link
CN (1) CN112054034A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140675A (zh) * 2021-04-16 2021-07-20 西安电子科技大学 基于铁电掺杂的pn结存储器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105791719A (zh) * 2014-09-29 2016-07-20 爱思开海力士有限公司 图像传感器及其操作方法
US20170229486A1 (en) * 2016-02-05 2017-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN109768065A (zh) * 2019-01-14 2019-05-17 中国科学院微电子研究所 一种半导体器件单元以及图像识别装置
CN110021323A (zh) * 2018-01-10 2019-07-16 中电海康集团有限公司 一次写入多次读取的数据存储器件及系统
CN111627920A (zh) * 2020-06-02 2020-09-04 湘潭大学 一种铁电存储单元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105791719A (zh) * 2014-09-29 2016-07-20 爱思开海力士有限公司 图像传感器及其操作方法
US20170229486A1 (en) * 2016-02-05 2017-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN110021323A (zh) * 2018-01-10 2019-07-16 中电海康集团有限公司 一次写入多次读取的数据存储器件及系统
CN109768065A (zh) * 2019-01-14 2019-05-17 中国科学院微电子研究所 一种半导体器件单元以及图像识别装置
CN111627920A (zh) * 2020-06-02 2020-09-04 湘潭大学 一种铁电存储单元

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140675A (zh) * 2021-04-16 2021-07-20 西安电子科技大学 基于铁电掺杂的pn结存储器件
CN113140675B (zh) * 2021-04-16 2023-04-07 西安电子科技大学 基于铁电掺杂的pn结存储器件

Similar Documents

Publication Publication Date Title
US9318622B1 (en) Fin-type PIN diode array
US8835831B2 (en) Polarized light detecting device and fabrication methods of the same
US4951113A (en) Simultaneously deposited thin film CMOS TFTs and their method of fabrication
JP2013502735A (ja) 単一またはいくつかの層のグラフェン・ベースの光検出デバイスおよびその形成方法
CN108281455B (zh) 一种带有雪崩增益的电荷耦合器件
US10615188B2 (en) Array substrate and manufacturing method thereof
CN109411490A (zh) 用于减少暗电流的凸起电极
CN102576720B (zh) 硅光子检测器
CN112054034A (zh) 一种存储器件
US20050277211A1 (en) Semiconductor optical devices and method for forming
CN110709991B (zh) 由分层结构制造单片传感器器件的方法
CN109904180B (zh) 图像传感器及其形成方法和工作方法
KR100365744B1 (ko) 이미지 센서의 포토다이오드 및 그 제조 방법
US20100015745A1 (en) Method and structure for a cmos image sensor using a triple gate process
JP3325536B2 (ja) 半導体集積回路装置
US20160070078A1 (en) Intra chip optical interconnect structure
US9395490B2 (en) Variable buried oxide thickness for a waveguide
CN113314625B (zh) 集成电路、集成器件及其形成方法
US10063800B2 (en) Image sensor using nanowire and method of manufacturing the same
CN108281445A (zh) 半导体结构及其形成方法
US20240178264A1 (en) Integrated circuit photodetector
CN108281450A (zh) 图像传感器及其形成方法
US11508817B2 (en) Passivation layer for epitaxial semiconductor process
US20220310681A1 (en) Image sensing device
CN104282702A (zh) 器件隔离区域内的拾取器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination