CN108281450A - 图像传感器及其形成方法 - Google Patents

图像传感器及其形成方法 Download PDF

Info

Publication number
CN108281450A
CN108281450A CN201810090245.6A CN201810090245A CN108281450A CN 108281450 A CN108281450 A CN 108281450A CN 201810090245 A CN201810090245 A CN 201810090245A CN 108281450 A CN108281450 A CN 108281450A
Authority
CN
China
Prior art keywords
area
groove
well region
gate structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810090245.6A
Other languages
English (en)
Inventor
大石周
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201810090245.6A priority Critical patent/CN108281450A/zh
Publication of CN108281450A publication Critical patent/CN108281450A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种图像传感器及其形成方法，其中图像传感器包括：基底，所述基底内具有阱区，所述阱区包括第二区以及分别位于第二区两侧的第一区和第三区，且所述第一区和第三区分别与第二区两侧邻接；位于第二区阱区内的若干沟槽；位于沟槽内以及沟槽顶部两侧基底表面的栅极结构，所述栅极结构充满沟槽；位于所述第一区的阱区内的掺杂区；位于所述第三区的阱区内的浮置扩散区。所述图像传感器的成本较低。

Description

图像传感器及其形成方法
技术领域
本发明涉及半导体制造和光电成像技术领域，特别涉及一种图像传感器及其形成方法。
背景技术
图像传感器是把图像信号转化成电信号的半导体装置，图像传感器被分为电荷耦合传感器(CCD)和CMOS图像传感器。
电荷耦合传感器(CCD)虽然成像质量好，但是由于制造工艺复杂，只有少数的厂商能够掌握，所以导致制造成本居高不下，特别是大型CCD，价格非常高昂，而且其复杂的驱动模式、高能耗以及多级光刻工艺，使其制造工艺中存在很大困难，不能满足产品的需求。
CMOS图像传感器的低能耗，以及相对少的光刻工艺步骤使其制造工艺相对简单，而且CMOS图像传感器允许控制电路、信号处理电路和模数转化器被集成在芯片上，使其可以适用于各种尺寸的产品中，且广泛适用于各种领域。
然而，CMOS图像传感器并不是完美无缺的，CMOS图像传感器的性能有待进一步改进。
发明内容
本发明解决的技术问题是提供一种图像传感器及其形成方法，以降低成像滞后。
为解决上述技术问题，本发明实施例提供一种图像传感器，包括：基底，所述基底内具有阱区，所述阱区包括第二区以及分别位于第二区两侧的第一区和第三区，且所述第一区和第三区分别与第二区两侧邻接；位于所述第二区阱区内的若干沟槽；位于沟槽内以及沟槽顶部两侧基底表面的栅极结构，所述栅极结构充满沟槽；位于所述第一区的阱区内的光电二极管；位于所述第三区的阱区内的浮置扩散区。
可选的，所述沟槽的深度为：0.05微米～0.5微米。
可选的，所述沟槽的个数为2个或者2个以上。
可选的，所述第一区、第二区和第三区沿第一方向分布；若干所述沟槽平行于所述第一方向，且沿垂直于所述第一方向的第二方向排列。
可选的，沿垂直于第一方向上，所述沟槽的尺寸为：0.05微米～0.3微米。
可选的，所述阱区内具有第一掺杂离子；所述掺杂区内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反；所述浮置扩散区内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反。
本发明还提供一种图像传感器的形成方法，包括：提供基底，所述基底内具有阱区，所述阱区包括第二区以及分别位于第二区两侧的第一区和第三区，且所述第一区和第三区分别与第二区两侧邻接；去除部分第二区阱区，在所述第二区阱区内形成若干沟槽；在所述沟槽内以及沟槽顶部两侧基底表面形成栅极结构，所述栅极结构充满沟槽；在所述第一区的阱区内形成光电二极管；在所述第三区的阱区内形成浮置扩散区。
可选的，所述沟槽的形成方法包括：在所述第一区和第三区基底表面形成第一掩膜层，所述第一掩膜层暴露出部分第二区阱区的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述阱区，形成所述沟槽。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的图像传感器中，所述掺杂区和阱区构成光电二极管。所述第二区阱区内具有沟槽，所述沟槽用于后续容纳部分栅极结构。所述栅极结构不仅与沟槽两侧的基底以及沟槽底部的基底接触，所述栅极结构还与沟槽的侧壁接触，使得所述栅极结构与基底的接触面积较大，则栅极结构底部的沟道面积较大，因此，栅极结构对基底的控制能力较强。后续图像传感器在读取过程中，在所述栅极结构顶部施加额外电路来降低栅极结构底部的电势。由于栅极结构对基底的控制能力较强，因此，额外电路较容易降低栅极结构的电势，即可达到栅极结构底部的电势低于光电二极管底部的电势。所需额外电路的功耗较低，有利于降低成本。
附图说明
图1是一种图像传感器的结构示意图；
图2至图3是一种图像传感器工作时的电势状态图；
图4至图9是本发明图像传感器的形成方法一实施例各步骤的结构示意图；
图10至图11是本发明图像传感器工作时的电势状态图。
具体实施方式
正如背景技术所述，图像传感器的性能较差。
图1是一种图像传感器的结构示意图。
请参考图1，基底100，所述基底100内具有阱区(图中未示出)；位于部分阱区表面的栅极结构103；位于所述栅极结构103两侧阱区内的掺杂区101和浮置扩散区102。
上述图像传感器为CMOS图像传感器，所述阱区内具有第一掺杂离子，所述掺杂区101内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反，所述掺杂区101和阱区之间形成光电二极管。所述光电二极管用于产生电子，所述浮置扩散区102用于存储由光电二极管产生的电子，所述栅极结构103用于将由所述光电二极管产生的电子传递到所述浮置扩散区102。
请参考图2，图2是光电二极管内电子传输前的电势分布示意图，所述栅极结构103底部的沟道关闭，光生电子存储在光电二极管内。
请参考图3，图3是光电二极管内电子传输的电势分布示意图，所述栅极结构103底部的沟道开启，所述栅极结构103将光电二极管产生的电子传输至浮置扩散区102内。
上述方法中，为了提高光电二极管的满阱容量(Full Well Capacity，FWC)，增加光电二极管顶部和底部的电势差。然而，增加光电二极管101顶部和底部的电势差，使得光电二极管底部的电势较低，则后续传输电子时，所述光电二极管底部的电势低于栅极结构103底部的电势，即：所述栅极结构103难以完全开启，则电子难以完全传输至浮置扩散区102，导致出现成像滞后(Image lag)。一种降低成像滞后的方法包括：在所述栅极结构103顶部施加额外的电路来降低所述栅极结构103底部的电势。
然而，由于所述栅极结构103与基底100的接触面积较小，则所述栅极结构103底部的沟道面积较小，使得栅极结构103对基底100的控制能力较弱，则额外电路降低栅极结构103底部电势的能力较弱。为了达到栅极结构103底部的电势低于光电二极管底部的电势，需要增大额外电路的功耗，使得成本较高。
为解决所述技术问题，本发明提供了一种图像传感器的形成方法，包括：去除部分第二区阱区，在所述第二区阱区内形成沟槽；在所述沟槽内以及沟槽顶部两侧基底表面形成栅极结构，所述栅极结构充满沟槽；在所述第一区阱内形成光电二极管；在所述第三区阱区内形成浮置扩散区。所述方法形成的图像传感器的成本较低。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明图像传感器的形成方法一实施例各步骤的结构示意图。
请参考图4和图5，图5是图4的俯视图，图4是图5沿第一方向X的剖面示意图，提供基底200，所述基底200内具有阱区250，所述阱区250包括第二区B以及分别位于第二区B两侧的第一区A和第三区C，且所述第一区A和第三区C分别与第二区B两侧邻接；去除部分第二区B阱区250，在所述第二区阱区250内形成若干沟槽201。
所述阱区250内具有第一掺杂离子。
在本实施例中，所述第一掺杂离子为P型离子。在其他实施例中，所述第一掺杂离子为N型离子。
在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料为锗、硅锗、绝缘体上硅或者绝缘体上锗。
在本实施例中，所述沟槽201的个数为两个。在其他实施例中，所述沟槽的个数为两个以上。
所述第一区A、第二区B和第三区C沿第一方向X分布；若干所述沟槽201平行于所述第一方向X，且沿垂直于所述第一方向X的第二方向Y排列。
在本实施例中，所述沟槽201的形成方法包括：在所述第一区A和第三区C阱区250表面形成第一掩膜层，所述第一掩膜层暴露出部分第二区B阱区250的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述阱区250，形成所述沟槽201。
所述第一掩膜层的材料包括氮化硅或者氮化钛，所述第一掩膜层作为形成沟槽201的掩膜。
以所述第一掩膜层为掩膜，刻蚀所述阱区250的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述沟槽201用于后续容纳部分栅极结构，使得栅极结构不仅与沟槽201两侧的基底200以及沟槽201底部的基底接触，所述栅极结构还与沟槽201侧壁的基底200接触，使得所述栅极结构与基底200的接触面积较大，有利于提高栅极结构对基底200的控制。后续图像传感器在读取过程中，在所述栅极结构顶部加额外电路来降低栅极结构底部的电势，由于栅极结构对基底200的控制能力较强，因此，较容易实现栅极结构底部的电势低于光电二极管底部的电势，有利于后续将光电二极管产生的电子传输至浮置扩散区内，有利于降低成像滞后。所述额外电路所需的功耗较低，有利于降低成本。
所述沟槽201的深度为：0.05微米～0.5微米，选择所述沟槽201深度的意义：若所述沟槽201的深度小于0.05微米，使得后续栅极结构底部沟道的面积较小，则栅极结构对基底200的控制能力仍较弱，因此，需要额外电路的功耗仍较大，不利于降低成本，；若所述沟槽201的深度大于0.5微米，使得栅极结构底部的电势低于浮置扩散区顶部的电势，不利于栅极结构将电子传输至浮置扩散区。
沿垂直于第一方向X上，所述沟槽201的尺寸为：0.05微米～0.3微米。
所述基底200内还具有隔离结构(图中未示出)，所述隔离结构用于实现不同器件之间的电隔离。
所述隔离结构的材料包括氧化硅或者氮氧化硅。
请参考图6，在所述沟槽201(见图5)内以及沟槽201顶部两侧的部分基底200表面形成栅极结构202，所述栅极结构202充满沟槽201。
需要说明的是，图6与图5的剖面方向一致。
所述栅极结构202包括位于部分基底200表面、沟槽201侧壁和底部表面的栅介质层(图中未标出)以及位于栅介质层表面的栅极层。
所述栅极结构202的形成方法包括：在所述基底200表面、以及沟槽201的侧壁和底部表面形成栅介质膜；在所述栅介质膜表面形成栅极膜，所述栅极膜的表面具有第二掩膜层(图中未示出)，所述第二掩膜层暴露出部分栅极膜的顶部表面；以所述第二掩膜层为掩膜，刻蚀所述栅极膜和栅介质膜，直至暴露出基底200表面，形成所述栅介质层和位于栅介质层表面的栅极层。
所述栅介质膜的材料包括氧化硅，相应的，栅介质层的材料包括：氧化硅。所述栅介质膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述栅极膜的材料包括硅，相应的，所述栅极层的材料包括硅。所述栅极膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述第二掩膜层的材料包括氮化硅或者氮化钛。所述第二掩膜层用于形成栅介质层和栅极层的掩膜。
以所述第二掩膜层为掩膜，刻蚀所述栅极膜和栅介质膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述栅极结构202用于将后续光电二极管产生的电子传输至后续浮置扩散区。
部分栅极结构202位于所述沟槽201内，使得栅极结构202不仅与沟槽201底部的基底200以及沟槽201两侧的基底200表面接触，所述栅极结构202还与沟槽201侧壁的基底200的接触，使得所述栅极结构202与基底200的接触面积较大，则所述栅极结构202底部的沟道面积较大，因此，有利于提高栅极结构202对基底200的控制。后续在栅极结构202顶部加额外电路，额外电路用于降低栅极结构202底部的电势。由于栅极结构202对基底200的控制能力较强，因此，额外电路较容易实现所述栅极结构202底部的电势低于光电二极管底部的电势，有利于栅极结构202将光电二极管产生的电子传输至后续的浮置扩散区内。所需额外电路的功耗较低，有利于降低成本。
请参考图7，在所述第一区A的阱区250内形成掺杂区204。
所述掺杂区204的形成步骤包括：在所述栅极结构202的侧壁和顶部表面、以及第三区C基底200表面形成第一光刻胶203；以所述第一光刻胶203为掩膜，在所述第一区A阱区250内形成掺杂区204。
所述第一光刻胶203用于保护栅极结构202顶部和部分侧壁、以及第三区C基底200，防止栅极结构202和第三区C基底200内也形成掺杂区204。
以所述第一光刻胶203为掩膜，在所述第一区A阱区250内形成掺杂区204的工艺包括：第一离子注入工艺，所述第一离子注入工艺包括第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反，因此，所述掺杂区204与阱区250之间形成光电二极管。所述光电二极管用于吸收光子产生电子。
在本实施例中，则第二掺杂离子为N型离子，例如：磷离子或者砷离子。在其他实施例中，所述第二掺杂离子为P型离子，例如：硼离子或者BF2 +离子。
请参考图8和图9，图9是图8的俯视图，图8是图9沿第一方向X的剖面示意图，去除所述第一光刻胶203；去除所述第一光刻胶203之后，在所述栅极结构202顶部和侧壁和第一区A阱区250表面形成第二光刻胶205，所述第二光刻胶205暴露出第三区C部分阱区250的部分表面；以所述第二光刻胶205为掩膜，在所述阱区250内形成浮置扩散区206。
需要说明的是，图8与图4的剖面方向一致，图9与图5的剖面方向一致。
去除所述第一光刻胶203的工艺包括：灰化工艺。
所述第二光刻胶205用于保护栅极结构202顶部和部分侧壁、以及第一区A的阱区250。
以所述第二光刻胶205为掩膜，在所述阱区250内形成浮置扩散区206的工艺包括第二离子注入工艺，所述第二离子注入工艺包括第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反。
在本实施例中，第三掺杂离子为N型离子，例如：磷离子或者砷离子。在其他实施例中，所述第三掺杂离子为P型离子，例如：硼离子或者BF2 +离子。
所述浮置扩散区206用于存储光电二极管204产生的电子。
由于栅极结构202底部具有沟槽201，使得栅极结构202与基底200的接触面积较大，则所述栅极结构202底部的沟道面积较大，因此，栅极结构202对基底200的控制能力较强。后续图像传感器在读取过程中，在所述栅极结构202顶部加额外电路，额外电路用于降低栅极结构202底部的电势，由于栅极结构202对基底200的控制能力较强，因此，较容易实现栅极结构202底部的电势低于光电二极管204底部的电势，有利于栅极结构202将光电二极管产生的电子传输至浮置扩散区206，有利于降低成像滞后。额外电路所需的功耗较低，有利于降低成本。
图10至图11是本发明图像传感器工作时的电势状态图。
请参考图10，光电二极管内电子传输前的电势分布示意图。
所述栅极结构202底部的沟道关闭，光生电子存储在光电二极管内。
请参考图11，光电二极管内电子传输的电势分布示意图。
所述栅极结构202底部的沟道开启，所述栅极结构202将光电二极管产生的电子传输至浮置扩散区206内。
在电子传输的过程中在栅极结构202顶部加额外电路来降低栅极结构202底部的电势。
当所述栅极结构202底部无沟槽201时，当所述栅极结构202底部的沟道开启后，所述栅极结构202的电势为11。当所述栅极结构202底部有沟槽201时，所述栅极结构202不仅与沟槽201底部的基底200以及沟槽201两侧的基底200接触，所述栅极结构202还具有沟槽201侧壁的基底200接触，则所述栅极结构202与基底200的接触面积较大，则所述栅极结构202对基底200的控制能力较强。则额外电路需要的功耗较低，即可实现栅极结构202底部的电势22低于光电二极管底部的电势，有利于栅极结构202将光电二极管内的电子传输至浮置扩散区206内，有利于降低成像滞后。
相应的，本发明还提供一种图像传感器，请继续参考图8和图9，包括：
基底200，所述基底200内具有阱区250，所述阱区250包括第二区B以及分别位于第二区B两侧且的第一区A和第三区C，且所述第一区A和第三区C分别与第二区B两侧邻接；
位于所述第二区B阱区250内的若干沟槽201(见图2)；
位于沟槽201内以及沟槽201顶部两侧阱区250表面的栅极结构202，所述栅极结构202充满沟槽201；
位于所述第一区A阱区250内的掺杂区204；
位于所述第三区C阱区250内的浮置扩散区206。
所述沟槽201的深度为：0.05微米～0.5微米。
所述沟槽201的个数为2个或者2个以上，所述第一区A、第二区B和第三区C沿第一方向X分布；若干所述沟槽201平行于所述第一方向X，且沿垂直于所述第一方向X的第二方向Y排列。
沿垂直于第一方向X上，所述沟槽201的尺寸为：0.05微米～0.3微米。
所述阱区250内具有第一掺杂离子；所述掺杂区204内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反；所述浮置扩散区206内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种图像传感器，其特征在于，包括：
基底，所述基底内具有阱区，所述阱区包括第二区以及分别位于第二区两侧的第一区和第三区，所述第一区和第三区分别与第二区两侧邻接；
位于所述第二区阱区内的若干沟槽；
位于沟槽内以及沟槽顶部两侧基底表面的栅极结构，所述栅极结构充满沟槽；
位于所述第一区的阱区内的掺杂区；
位于所述第三区的阱区内的浮置扩散区。
2.如权利要求1所述的图像传感器，其特征在于，所述沟槽的深度为：0.05微米～0.5微米。
3.如权利要求1所述的图像传感器，其特征在于，所述沟槽的个数为2个或者2个以上。
4.如权利要求3所述的图像传感器，其特征在于，所述第一区、第二区和第三区沿第一方向分布；若干所述沟槽平行于所述第一方向，且沿垂直于所述第一方向的第二方向排列。
5.如权利要求4所述的图像传感器，其特征在于，沿垂直于第一方向上，所述沟槽的尺寸为：0.05微米～0.3微米。
6.如权利要求1所述的图像传感器，其特征在于，所述阱区内具有第一掺杂离子；所述掺杂区内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反；所述浮置扩散区内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反。
7.一种形成如权利要求1至权利要求6任一项图像传感器的方法，其特征在于，包括：
提供基底，所述基底内具有阱区，所述阱区包括第二区以及分别位于第二区两侧的第一区和第三区，且所述第一区和第三区分别与第二区两侧邻接；
去除部分第二区阱区，在所述第二区阱区内形成若干沟槽；
在所述沟槽内以及沟槽顶部两侧基底表面形成栅极结构，所述栅极结构充满沟槽；
在所述第一区的阱区内形成光电二极管；
在所述第三区的阱区内形成浮置扩散区。
8.如权利要求7所述的图像传感器的形成方法，其特征在于，所述沟槽的形成方法包括：在所述第一区和第三区基底表面形成第一掩膜层，所述第一掩膜层暴露出部分第二区阱区的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述阱区，形成所述沟槽。
CN201810090245.6A 2018-01-30 2018-01-30 图像传感器及其形成方法 Pending CN108281450A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810090245.6A CN108281450A (zh) 2018-01-30 2018-01-30 图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810090245.6A CN108281450A (zh) 2018-01-30 2018-01-30 图像传感器及其形成方法

Publications (1)

Publication Number Publication Date
CN108281450A true CN108281450A (zh) 2018-07-13

Family

ID=62807011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810090245.6A Pending CN108281450A (zh) 2018-01-30 2018-01-30 图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN108281450A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933651A (zh) * 2020-08-13 2020-11-13 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819237A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN101192570A (zh) * 2006-11-27 2008-06-04 东部高科股份有限公司 Cmos图像传感器
CN101221966A (zh) * 2006-12-29 2008-07-16 东部高科股份有限公司 Cmos图像传感器及其制造方法
CN101924135A (zh) * 2009-06-11 2010-12-22 索尼公司 半导体器件、其制作方法以及固态图像传感器件
CN102376730A (zh) * 2010-08-20 2012-03-14 美商豪威科技股份有限公司 嵌入传送栅
CN102693989A (zh) * 2011-03-23 2012-09-26 索尼公司 固体摄像装置、固体摄像装置的制造方法以及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819237A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN101192570A (zh) * 2006-11-27 2008-06-04 东部高科股份有限公司 Cmos图像传感器
CN101221966A (zh) * 2006-12-29 2008-07-16 东部高科股份有限公司 Cmos图像传感器及其制造方法
CN101924135A (zh) * 2009-06-11 2010-12-22 索尼公司 半导体器件、其制作方法以及固态图像传感器件
CN102376730A (zh) * 2010-08-20 2012-03-14 美商豪威科技股份有限公司 嵌入传送栅
CN102693989A (zh) * 2011-03-23 2012-09-26 索尼公司 固体摄像装置、固体摄像装置的制造方法以及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933651A (zh) * 2020-08-13 2020-11-13 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法
CN111933651B (zh) * 2020-08-13 2024-01-30 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法

Similar Documents

Publication Publication Date Title
JP5281008B2 (ja) 半導体基板に形成された素子を分離する方法
KR102288778B1 (ko) 고성능 이미지 센서
KR101617950B1 (ko) 포토다이오드 게이트 유전체 보호 층
KR102583440B1 (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
KR20190136895A (ko) 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스
CN109411490B (zh) 用于减少暗电流的凸起电极
CN104517976A (zh) Cmos图像传感器的像素结构及其形成方法
US11948949B2 (en) Vertical gate field effect transistor
CN108364965A (zh) 图像传感器及其形成方法
CN103715133A (zh) Mos晶体管及其形成方法
CN106558478A (zh) 形成半导体器件结构的方法
CN109065557A (zh) 背照式cmos图像传感器及其形成方法
KR101461633B1 (ko) 이미지 센서 및 그의 제조방법
CN108281450A (zh) 图像传感器及其形成方法
WO2013178078A1 (zh) 图像传感器与晶体管的制作方法
TW201916388A (zh) 製作影像感測器的方法
KR20070038339A (ko) 이미지 센서의 제조 방법
CN108155241B (zh) 一种抗辐照多栅器件及其制备方法
KR100789624B1 (ko) 시모스 이미지 센서 및 이의 제조 방법
CN105633104A (zh) 图像传感器及其形成方法
CN108231815A (zh) 图像传感器及其形成方法
CN104332481A (zh) 图像传感器及其形成方法
CN112331686B (zh) Cmos图像传感器的像素结构及像素结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180713

WD01 Invention patent application deemed withdrawn after publication