CN112135072B - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN112135072B
CN112135072B CN201911010510.6A CN201911010510A CN112135072B CN 112135072 B CN112135072 B CN 112135072B CN 201911010510 A CN201911010510 A CN 201911010510A CN 112135072 B CN112135072 B CN 112135072B
Authority
CN
China
Prior art keywords
transfer
photodiodes
transistor
floating diffusion
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911010510.6A
Other languages
English (en)
Other versions
CN112135072A (zh
Inventor
李在原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112135072A publication Critical patent/CN112135072A/zh
Application granted granted Critical
Publication of CN112135072B publication Critical patent/CN112135072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器包括像素组，该像素组包括：第一至第四光电二极管，其各自被配置为累积与入射光的强度对应转换的光电荷；浮置扩散区，其被配置为接收并累积光电荷；第一至第四传输晶体管，其分别与第一至第四光电二极管联接，并且各自被配置为传输光电荷；以及公共传输晶体管，其联接在第一至第四传输晶体管与浮置扩散区之间，并且被配置为将光电荷传输到浮置扩散区。

Description

图像传感器
技术领域
本专利文献所公开的技术和实现方式涉及一种图像传感器装置和成像像素结构。
背景技术
图像传感器是利用将入射光转换为电信号的光敏半导体元件的性质来捕获来自光学图像或一个或更多个对象的光的装置。最近，随着汽车、医疗、计算机和通信行业的发展，在诸如智能电话、数字相机、游戏机、使用物联网操作的装置、机器人、安全相机和医疗微型相机的各种装置中对高性能图像传感器的需求与日俱增。
一种常见类型的图像传感器是电荷耦合器件(CCD)。另一种常见类型的图像感测装置是互补金属氧化物半导体(CMOS)图像传感器。CCD图像传感器在噪声特性和图像质量方面优于CMOS图像传感器。然而，由于优于CCD对应物的特定优点(包括例如更高的帧频和快门速度)，CMOS图像传感器现在被广泛使用。另外，CMOS图像传感器和信号处理电路可被集成到单个芯片中，使得易于使产品小型化并消耗非常低的功率。此外，使用CMOS工艺技术可导致更低的制造成本。CMOS图像传感器的这些特性使得这些传感器更适合于实现于移动装置中。
发明内容
除了其它特征和益处之外，本专利文献描述了图像感测装置，其包括联接在多个传输晶体管和对应浮置扩散区之间的公共传输晶体管以将光电荷有效地传输到浮置扩散区。
在实施方式中，一种图像传感器可包括像素组，该像素组包括：第一至第四光电二极管，其各自被配置为累积与入射光的强度对应转换的光电荷；浮置扩散区，其被配置为接收并累积光电荷；第一至第四传输晶体管，其分别与第一至第四光电二极管联接，并且各自被配置为传输光电荷；以及公共传输晶体管，其联接在第一至第四传输晶体管与浮置扩散区之间，并且被配置为将光电荷传输到浮置扩散区。
浮置扩散区可设置在第一至第四光电二极管的中央部分。
公共传输晶体管可具有环形状以围绕浮置扩散区。
公共传输晶体管可包括设置为围绕浮置扩散区的第一至第四子传输晶体管。
公共传输晶体管的栅电极可与各个第一至第四传输晶体管的栅电极电隔离。
施加到公共传输晶体管的低电平电压可不同于施加到各个第一至第四传输晶体管的低电平电压。
施加到公共传输晶体管的高电平电压可不同于施加到各个第一至第四传输晶体管的高电平电压。
在对第一光电二极管的重置操作中，第一传输晶体管可通过第一高电平的第一传输控制信号导通，并且公共传输晶体管可通过高于第一高电平的第二高电平的公共传输控制信号导通。
在对第一光电二极管的重置操作中，可在具有低于第一光电二极管的电位的第一传输晶体管与具有高于浮置扩散区的电位的公共传输晶体管之间引起第一电位的电位差。
可考虑浮置扩散区的光电荷累积容量来确定第一电位。
在对第一光电二极管的重置操作中，公共传输晶体管可将存在于浮置扩散区与各个第二至第四传输晶体管之间的光电荷传输到浮置扩散区。
在对第一光电二极管的光电荷累积操作中，第一传输晶体管可通过第二低电平的第一传输控制信号截止，并且公共传输晶体管可通过高于第二低电平的第一低电平的公共传输控制信号截止。
在对第一光电二极管的光电荷累积操作中，可在具有高于第一光电二极管的电位的第一传输晶体管与公共传输晶体管之间引起第二电位的电位差。
可考虑第一光电二极管的光电荷累积容量来确定第二电位。
在对第一光电二极管的光电荷传输操作中，第一传输晶体管可通过第一高电平的第一传输控制信号导通，并且公共传输晶体管可通过高于第一高电平的第二高电平的公共传输控制信号导通。
共享像素可包括按照2×2布置的第一至第四单元像素。
第一至第四单元像素可共享重置晶体管、驱动晶体管和选择晶体管。
在实施方式中，一种图像传感器可包括共享像素，该共享像素包括：第一至第四传输晶体管，其被配置为分别传输第一至第四光电二极管中累积的光电荷；以及公共传输晶体管，其联接在第一至第四传输晶体管与浮置扩散区之间，并且被配置为将光电荷传输到浮置扩散区，其中，施加到第一至第四传输晶体管的低电平电压或高电平电压不同于施加到公共传输晶体管的低电平电压或高电平电压。
在对第一光电二极管的光电荷累积操作中，第一传输晶体管可通过第二低电平的第一传输控制信号截止，并且公共传输晶体管可通过高于第二低电平的第一低电平的公共传输控制信号截止。
在实施方式中，一种图像传感器可包括：像素阵列，其包括由第一至第四单元像素配置的共享像素；以及行解码器，其被配置为驱动像素阵列，其中，第一单元像素包括第一传输晶体管和公共传输晶体管，第一传输晶体管和公共传输晶体管串联联接在累积与入射光的强度对应转换的光电荷的第一光电二极管与浮置扩散区之间。
根据本文献所公开的实施方式，通过将在光电二极管和浮置扩散区之间执行光电荷传输的传输晶体管分成两个传输晶体管，并且独立地控制要施加到各个传输晶体管的偏置电压，可提供这样的优点：当重置浮置扩散区，累积光电荷并将光电荷传输到浮置扩散区时，像素操作特性可改进，像素信号的噪声可降低并且功耗可最小化。
附图说明
图1示出基于所公开的技术的实施方式的图像传感器的示例。
图2示出图1所示的像素阵列中包括两个或更多个像素的像素组的示例。
图3示出图2所示的像素组的示例布局。
图4是沿着图3的第一方向A-A’截取的横截面图，示出像素组的示例。
图5是示出图2至图4所示的像素组如何操作的示例时序图。
图6示出图5所示的第一时间段中的像素组的电压分布。
图7示出图5所示的第二时间段中的像素组的电压分布。
图8示出图5所示的第三时间段中的像素组的电压分布。
图9示出由图1所示的像素阵列中所包括的单元像素集合共享的像素组的另一示例。
图10是图9所示的像素组的另一示例布局。
图中的各个元件的符号
100：图像传感器
110：像素阵列
120：行解码器
130：CDS
140：ADC
150：输出缓冲器
160：列解码器
170：定时控制器
具体实施方式
以下，将参照附图公开本技术的各种实施方式。然而，该描述并非旨在将本公开限于特定实施方式，应该被解释为包括根据本公开的实施方式的各种修改、等同形式和/或另选形式。
图1示出基于所公开的技术的实施方式的图像传感器的示例。
作为示例而非限制，图像传感器100可包括像素阵列110、行解码器120、相关双采样器(CDS)130、模数转换器(ADC)140、输出缓冲器150、列解码器160和定时控制器170。
像素阵列110可包括按照行和列布置的多个单元像素UP，其中两个或更多个像素被分组在一起以形成像素组。在所公开的技术的一些实施方式中，多个单元像素(例如，构成图2中的像素组200的单元像素)可基于像素组将光学信号转换为电信号，其中同一像素组中的至少两个单元像素共享诸如浮置扩散区的至少一个公共元件。像素阵列110可从行解码器120接收诸如行选择信号、像素重置信号和传输信号的控制信号，并且可基于控制信号来操作。
行解码器120可用于根据定时控制器170所提供的定时来选择像素阵列110的一个或更多个像素。在一些实现方式中，行解码器120可通过生成行选择信号在布置在像素阵列110中的多行当中选择至少一行。行解码器120可相对于联接到所选择的至少一行的像素依次启用像素重置信号和传输信号。在启用像素重置信号和传输信号时，从与所选行对应的各个像素生成的参考信号和模拟图像信号被依次传输到相关双采样器130。这里，参考信号和图像信号可被统称为像素信号。
相关双采样器130可依次采样并保持从像素阵列110提供给多个列线中的每一个列线的参考信号和图像信号。换言之，相关双采样器130可采样并保持与像素阵列110的各列对应的参考信号和图像信号的电压电平。
在定时控制器170的控制下，相关双采样器130可将各列的参考信号和图像信号作为相关双采样信号传输到ADC 140。
CMOS图像传感器可使用相关双采样(CDS)通过对像素信号采样两次以去除这两个样本之间的差异来去除像素的不期望的偏移值。在一个示例中，相关双采样(CDS)可通过比较在光信号入射在像素上之前和在光信号入射在像素上之后获得的像素输出电压以使得可仅测量基于入射光的像素输出电压来去除像素的不期望的偏移值。
ADC 140可针对各列将通过相关双采样器130使用相关双采样去除了偏移值的模拟像素信号转换为数字信号。ADC 140的示例可包括斜坡比较型ADC，其中模拟像素信号与斜升或斜降的斜坡信号进行比较并且定时器计数直至斜坡信号的电压与模拟像素信号匹配。在一个示例中，通过相关双采样去除了偏移值的模拟像素信号与从定时控制器170提供的斜坡信号进行比较，以生成去除了与各列对应的噪声(例如，各个像素特定的重置噪声)的数字图像数据。
ADC 140可包括分别与像素阵列110的列对应的多个列计数器，并且可使用列计数器将分别与列对应的去除偏移的信号转换为数字信号。在所公开的技术的一些实施方式中，ADC 140可包括一个全局计数器，并且可使用从全局计数器提供的全局代码将与各列对应的去除偏移的信号转换为数字信号。
输出缓冲器150可捕获并输出从ADC 140提供的各个列单元的图像数据。输出缓冲器150可根据定时控制器170所提供的定时来暂时地存储从ADC 140输出的图像数据。输出缓冲器150可作为对图像传感器100和与之连接的另一装置之间的传输(或处理)速度差异进行补偿的接口来操作。
列解码器160可根据定时控制器170所提供的定时来选择输出缓冲器150的列，并且暂时地存储在输出缓冲器150的所选列中的图像数据可依次被输出。在一个示例中，在接收到来自定时控制器170的地址信号时，列解码器160可通过基于地址信号生成列选择信号来选择输出缓冲器150的列，以从输出缓冲器150的所选列输出图像数据作为输出信号SO。
定时控制器170可控制行解码器120、ADC 140、输出缓冲器150和列解码器160。
定时控制器170可将图像传感器100的各个组件的操作所需的时钟信号、用于定时控制的控制信号以及用于选择行或列的地址信号提供给行解码器120、列解码器160、ADC140和输出缓冲器150。在所公开的技术的一些实施方式中，定时控制器170可包括逻辑控制电路、锁相环(PLL)电路、定时控制电路和通信接口电路。
图2示出图1所示的像素阵列中包括两个或更多个单元像素的像素组的示例。
如图2所示，像素组200可包括四个单元像素。也就是说，像素组200可包括四个单元像素(例如，四个光电二极管PD1至PD4和四个传输晶体管TX1至TX4，其中各个单元像素包括一个光电二极管和一个传输晶体管)，并且剩余元件被构造为由四个单元像素(例如，四个光电二极管PD1至PD4和四个传输晶体管TX1至TX4)共享。
在实现方式中，像素组200可包括第一光电二极管PD1至第四光电二极管PD4、第一传输晶体管TX1至第四传输晶体管TX4、公共传输晶体管TXc、浮置扩散区(浮置扩散区域)FD、重置晶体管RX、驱动晶体管DX和选择晶体管SX。在本专利文献的上下文中，传输晶体管可指示可用于将光电二极管上累积的电荷传输到浮置扩散区的晶体管或其它组件。
第一光电二极管PD1至第四光电二极管PD4中的每一个可基于入射光生成与入射光的量对应的光电荷。第一光电二极管PD1至第四光电二极管PD4中的每一个是光电转换元件的示例。在所公开的技术的各种实施方式中，光电转换元件可包括光电晶体管、光门、钉扎光电二极管或其组合。
各个第一传输晶体管TX1至第四传输晶体管TX4可联接在各个第一光电二极管PD1至第四光电二极管PD4与公共传输晶体管TXc之间。各个第一传输晶体管TX1至第四传输晶体管TX4可分别响应于与之对应的第一传输控制信号TG1至第四传输控制信号TG4而导通或截止，并且导通的传输晶体管可将对应光电二极管中累积的光电荷传输到公共传输晶体管TXc。
公共传输晶体管TXc可联接在各个第一传输晶体管TX1至第四传输晶体管TX4与浮置扩散区FD之间。公共传输晶体管TXc可响应于公共传输控制信号TGc而导通或截止，并且导通的公共传输晶体管TXc可将从第一传输晶体管TX1至第四传输晶体管TX4中的每一个传输的光电荷传输到浮置扩散区FD。
浮置扩散区FD可累积通过公共传输晶体管TXc传输的第一光电二极管PD1至第四光电二极管PD4中的每一个的光电荷。浮置扩散区FD可形成在结电容器上。
重置晶体管RX可联接在电源电压VDD与浮置扩散区FD之间，并且可响应于重置控制信号RG将浮置扩散区FD的电压电平重置为电源电压VDD。
驱动晶体管DX可放大接收第一光电二极管PD1至第四光电二极管PD4所生成的光电荷的浮置扩散区FD处的电压，并且可将放大的电压传输到选择晶体管SX；因此，例如，驱动晶体管DX可作为源极跟随器晶体管而操作。
选择晶体管SX可基于行来选择要读取的像素组。选择晶体管SX可响应于选择控制信号SEL而导通，并且与提供给选择晶体管SX的漏极(即，源极跟随器晶体管的源极)的浮置扩散区FD处的电荷对应的信号可作为输出电压Vout输出。
在一些实现方式中，选择晶体管SX的输出电压Vout可对应于上面参照图1描述的参考信号(即，与重置状态下的浮置扩散区FD对应的信号)或图像信号(即，在累积从光电二极管PD1至PD4传输的光电荷的状态下浮置扩散区FD处的电压)。
图3示出图2所示的像素组的示例布局。
参照图3，像素组300可包括四个单元像素(例如，光电二极管和传输晶体管)。
尽管图3所示的四个单元像素(例如，四个光电二极管和四个传输晶体管)以2×2矩阵的形式布置，但它们可按照诸如1×4或4×1矩阵的不同方式布置。
浮置扩散区FD可设置在四个单元像素之间的中央处，并且公共传输晶体管TXc可被设置为围绕浮置扩散区FD的周边。例如，公共传输晶体管TXc可具有环形状或任何多边形形状。在公共传输晶体管TXc的各侧与各个光电二极管PD1至PD4之间，各个传输晶体管TX1至TX4可被设置为沿着公共传输晶体管TXc的各侧延伸。
光电二极管PD1至PD4中的每一个的至少一部分可暴露以增加光接收效率，并且图3中未示出的其它元件RX、DX和SX可设置在光电二极管PD1至PD4的上、下、左和/或右外围区域(未示出)中。
作为示例而非限制，各个光电二极管PD1至PD4和各个传输晶体管TX1至TX4或公共传输晶体管TXc和浮置扩散区FD可彼此至少部分地交叠。
图3所示的三个方向A-A’、B-B’和C-C’可分别指示从第一光电二极管PD1通过浮置扩散区FD延伸到第二光电二极管PD2至第四光电二极管PD4的方向。由于与各个方向A-A’、B-B’和C-C’对应的横截面具有基本上相同的结构，所以将参照图4描述沿着第一方向A-A’的横截面。
尽管为了说明方便将参照图3和图4描述设置各个传输晶体管TX1至TX4和TXc，但是各个传输晶体管TX1至TX4和TXc可指示各个传输晶体管TX1至TX4和TXc的栅极。
图4是沿着图3的第一方向A-A’截取的横截面图400，示出像素组的示例。
像素组的横截面图400示意性地示出在图3所示的像素组中沿第一方向A-A’截取的横截面结构。
在半导体基板410可具有彼此背对的前侧和后侧的情况下，图4所示的区域可指示前侧。像素组可具有通过后侧接收入射光的后侧照明型结构，并且可具有通过前侧接收入射光的前侧照明型结构。
半导体基板410可由p型外延层形成，并且第一光电二极管PD1和第二光电二极管PD2与浮置扩散区FD由掺杂到半导体基板410中的n型杂质层形成。
在第一光电二极管PD1与浮置扩散区FD之间的区域上方，第一传输晶体管TX1和公共传输晶体管TXc的各个栅极可串联设置。第一传输晶体管TX1和公共传输晶体管TXc的各个栅极可包括接收第一传输控制信号TG1和公共传输控制信号TGc的栅电极以及将各个栅电极和半导体基板410电隔离的栅极介电层。栅极隔离层420可设置在第一传输晶体管TX1和公共传输晶体管TXc的各个栅电极之间，由此，第一传输晶体管TX1和公共传输晶体管TXc的各个栅电极可彼此电隔离和物理隔离。作为示例而非限制，栅电极可包括多晶硅并且栅极介电层和栅极隔离层420可包括氧化物。
第一传输晶体管TX1和公共传输晶体管TXc可分别通过第一传输控制信号TG1和公共传输控制信号TGc而导通，并且可通过各个栅极介电层下方的沟道将第一光电二极管PD1中累积的光电荷传输到浮置扩散区FD。
在第二光电二极管PD2与浮置扩散区FD之间的区域上方，第二传输晶体管TX2和公共传输晶体管TXc的各个栅极可串联设置。第二传输晶体管TX2和公共传输晶体管TXc的各个栅极可包括接收第二传输控制信号TG2和公共传输控制信号TGc的栅电极以及将各个栅电极和半导体基板410电隔离的栅极介电层。栅极隔离层430可设置在第二传输晶体管TX2和公共传输晶体管TXc的各个栅电极之间，并且第二传输晶体管TX2和公共传输晶体管TXc的各个栅电极可彼此电隔离和物理隔离。作为示例而非限制，栅电极可包括多晶硅并且栅极介电层和栅极隔离层430可包括氧化物。
第二传输晶体管TX2和公共传输晶体管TXc可分别通过第二传输控制信号TG2和公共传输控制信号TGc而导通，并且可通过各个栅极介电层下方的沟道将第二光电二极管PD2中累积的光电荷传输到浮置扩散区FD。
图5是示出图2至图4所示的像素组如何操作的示例时序图。图6至图8是示出在图5所示的时间段内像素组的电压分布的示例表示的图。
参照图5，控制信号RG、TG1、TG2和TGc施加到像素组200以控制上面参照图2至图4描述的像素组200。尽管为了说明方便，图5中示出用于第一光电二极管PD1和第二光电二极管PD2的重置、光电荷累积和光电荷传输操作的控制信号和定时，但是第三光电二极管PD3和第四光电二极管PD4的重置、光电荷累积和光电荷传输操作也可按照与第一光电二极管PD1和第二光电二极管PD2基本上相同的方式依次执行。
控制信号RG、TG1、TG2和TGc中的每一个可具有与四个逻辑电平H1、H2、L1和L2中的任一个对应的电压电平。第一高电平H1低于第二高电平H2，第一低电平L1高于第二低电平L2，并且第一高电平H1高于第一低电平L1。晶体管RX、TX1、TX2和TXc中的每一个在高电平H1或H2的信号施加到对应栅极的情况下可导通，在低电平L1或L2的信号施加到对应栅极的情况下可截止。
重置控制信号RG是在第一高电平H1和第一低电平L1之间摆动的信号。第一传输控制信号TG1和第二传输控制信号TG2是在第一高电平H1和第二低电平L2之间摆动的信号。公共传输控制信号TGc是在第二高电平H2和第一低电平L1之间摆动的信号。
首先，在第一时段t1至t2中，重置控制信号RG、第一传输控制信号TG1和公共传输控制信号TGc中的每一个可具有高电平，并且第二传输控制信号TG2可具有低电平。由于这一事实，重置晶体管RX、第一传输晶体管TX1和公共传输晶体管TXc中的每一个可导通，并且第二传输晶体管TX2可截止。
图6示出第一时段t1至t2中的像素组200的电压分布。在图6中，垂直轴可指示各个区域处的电压电平。如果各个晶体管截止，则晶体管可形成电压差势垒，从而阻挡源极和漏极之间的电荷传输。如果各个晶体管导通，则可在源极和漏极之间传输电荷。第一光电二极管PD1和第二光电二极管PD2处的电压可高于浮置扩散区FD处的电压电平以具有预定电压差斜率。作为示例而非限制，第一光电二极管PD1和第二光电二极管PD2处的电压电平彼此相同。
当重置晶体管RX、第一传输晶体管TX1和公共传输晶体管TXc中的每一个导通时，存在于第一光电二极管PD1、第一传输晶体管TX1和公共传输晶体管TXc中的光电荷可被传输到浮置扩散区FD，并且传输到浮置扩散区FD的光电荷可被排放至电源电压VDD。
由于施加到第一传输晶体管TX1和公共传输晶体管TXc的导通电压分别具有第一高电平H1和第二高电平H2，所以可在具有低于第一光电二极管PD1的电压电平的第一传输晶体管TX1与具有高于浮置扩散区FD的电压的公共传输晶体管TXc之间引起第一电压差ΔV1。考虑从第一光电二极管PD1到浮置扩散区FD的光电荷的传输效率并防止传输到浮置扩散区FD的光电荷的溢出(或浮置扩散区FD的光电荷累积容量)，可实验地确定第一电压差ΔV1。
第一传输晶体管TX1和公共传输晶体管TXc可提供从第一光电二极管PD1斜降至浮置扩散区FD的电压差斜率。因此，由于这种电压差斜率，存在于第一光电二极管PD1、第一传输晶体管TX1和公共传输晶体管TXc中的光电荷可有效地传输到浮置扩散区FD。
另外，当被设置为围绕浮置扩散区FD的周边的公共传输晶体管TXc导通时，在像素组结构中，包括可为噪声源的光电荷的区域(FD与TX2至TX4之间的区域)可被一起重置，而不重置其它光电二极管PD2至PD4，从而使像素信号中的潜在噪声源最小化。
再参照图5，在第二时段t2至t3中，重置控制信号RG、第一传输控制信号TG1和第二传输控制信号TG2以及公共传输控制信号TGc中的每一个可具有低电平，因此重置晶体管RX、第一传输晶体管TX1和第二传输晶体管TX2以及公共传输晶体管TXc中的每一个可截止。
图7示出第二时段t2至t3中的像素组200的电压分布。在重置晶体管RX、第一传输晶体管TX1和第二传输晶体管TX2以及公共传输晶体管TXc中的每一个截止的状态下，与浮置扩散区FD处的电压电平对应的电信号可通过驱动晶体管DX和选择晶体管SX输出。该电信号可对应于上面参照图1描述的参考信号。
另外，在重置晶体管RX、第一传输晶体管TX1和第二传输晶体管TX2以及公共传输晶体管TXc中的每一个截止的状态下，与入射光的强度对应转换的光电荷可累积在第一光电二极管PD1和第二光电二极管PD2中的每一个中。
由于施加到第一传输晶体管TX1和公共传输晶体管TXc的截止电压分别具有第二低电平L2和第一低电平L1，所以可在具有比第一光电二极管PD1的电压差高的电压差的第一传输晶体管TX1和公共传输晶体管TXc之间引起第二电压差ΔV2的电压差。考虑防止从光电二极管PD1至PD4的光电荷的溢出(或光电二极管PD1至PD4的光电荷累积容量)和功耗优化，可实验地确定第二电压差ΔV2。
由于这种电压差，可防止第一光电二极管PD1和第二光电二极管PD2中的每一个中累积的光电荷溢出到周围元件，并且第一光电二极管PD1和第二光电二极管PD2中的每一个的灵敏度可进一步增加。
再参照图5，在第三时段t3至t4中，第一传输控制信号TG1和公共传输控制信号TGc中的每一个可具有高电平，并且重置控制信号RG和第二传输控制信号TG2中的每一个可具有低电平。因此，第一传输晶体管TX1和公共传输晶体管TXc中的每一个可导通，并且重置晶体管RX和第二传输晶体管TX2中的每一个可截止。
图8示出第三时段t3至t4中的像素组200的电压差分布。
当第一传输晶体管TX1和公共传输晶体管TXc中的每一个导通并且重置晶体管RX和第二传输晶体管TX2中的每一个截止时，第一光电二极管PD1中累积的光电荷可被传输到并累积在浮置扩散区FD中。
由于施加到第一传输晶体管TX1和公共传输晶体管TXc的导通电压分别具有第一高电平H1和第二高电平H2，所以可按照与图6中相同的方式在第一传输晶体管TX1和公共传输晶体管TXc之间引起第一电压差ΔV1。
因此，第一传输晶体管TX1和公共传输晶体管TXc可提供从第一光电二极管PD1斜降至浮置扩散区FD的电压斜率。因此，由于这种电压斜率，第一光电二极管PD1中累积的光电荷可有效地传输到浮置扩散区FD。
再参照图5，在第四时段t4至t5中，重置控制信号RG、第一传输控制信号TG1和第二传输控制信号TG2以及公共传输控制信号TGc中的每一个可具有低电平。因此，重置晶体管RX、第一传输晶体管TX1和第二传输晶体管TX2以及公共传输晶体管TXc中的每一个可截止。在重置晶体管RX、第一传输晶体管TX1和第二传输晶体管TX2以及公共传输晶体管TXc中的每一个截止的状态下，与浮置扩散区FD处的电压对应的电信号可通过驱动晶体管DX和选择晶体管SX输出(图8的读出)。该电信号可对应于上面参照图1描述的图像信号。
此后，在第五时段t5至t6至第七时段t7至t8中，可针对第二光电二极管PD2执行重置、光电荷累积和光电荷传输操作。由于第五时段t5至t6至第七时段t7至t8中的详细操作和电压差分布对应于上面参照第一时段t1至t2至第三时段t3至t4描述的第一光电二极管PD1的重置、光电荷累积和光电荷传输操作，所以将省略其重复描述。例如，第五时段t5至t6至第七时段t7至t8中的电压差分布可关于浮置扩散区FD与上面参照图6至图8描述的第一时段t1至t2至第三时段t3至t4中的电压差分布左右对称。
另外，在随后的第八时段t8中，与接收第二光电二极管PD2所累积的光电荷的浮置扩散区FD的电压差对应的图像信号可通过驱动晶体管DX和选择晶体管SX输出。
此外，在第八时段t8之后，可依次执行第三光电二极管PD3和第四光电二极管PD4的重置、光电荷累积、光电荷传输和读出操作。
如上面参照图5所述，在用于向浮置扩散区FD的光电荷传输(例如，重置或光电荷传输操作)的时段中，通过将高于第一高电平H1的第二高电平H2仅施加到靠近浮置扩散区FD的公共传输晶体管TXc，可实现浮置扩散区FD的方向上的适当电压斜率和功耗降低(例如，更低的第一高电平H1施加到第一传输晶体管TX1)。
此外，在光电二极管PD1至PD4和浮置扩散区FD之间的光电荷传输被阻挡(例如，光电荷累积操作)的时段中，通过将低于第一低电平L1的第二低电平L2仅施加到靠近光电二极管PD1至PD4的传输晶体管TX1至TX4，可防止光电二极管PD1至PD4中累积的光电荷溢出，并且可实现功耗降低(更高的第一低电平L1施加到公共传输晶体管TXc)。
如果传输晶体管是单个晶体管，则为了浮置扩散区FD的方向上的适当电压斜率和防止光电荷的溢出现象，该单个晶体管需要在第二低电平L2和第二高电平H2之间摆动。然而，在如所公开的技术的实施方式中一样实现双传输晶体管的情况下，即使各个传输晶体管TX1至TX4和TXc具有相对窄的摆动宽度L2至H1或L1至H2，也可按照相同的方式实现浮置扩散区FD的方向上的适当电压斜率和防止光电荷的溢出现象。这样，可减轻热载流子感染的负担并改进像素操作的可靠性。
在基于本公开的实施方式的像素中，通过将在光电二极管和浮置扩散区之间执行光电荷传输的传输晶体管分成两个传输晶体管，并且通过独立地控制要施加到各个传输晶体管的偏置电压，当重置浮置扩散区，累积光电荷并将光电荷传输到浮置扩散区时，像素操作特性可改进，像素信号的噪声可降低，并且功耗可最小化。
图9示出由图1所示的像素阵列中所包括的像素集合共享的像素组的另一示例。
参照图9，像素组900可包括图1所示的四个单元像素UP。也就是说，像素组900可包括共享公共元件的四个单元像素UP。因此，相应的四个单元像素UP具有独立的光电二极管PD1至PD4、传输晶体管TX1至TX4和子传输晶体管TXS1至TXS4，但是剩余元件被构造为由四个单元像素UP共享。
作为示例而非限制，像素组900可包括第一光电二极管PD1至第四光电二极管PD4、第一传输晶体管TX1至第四传输晶体管TX4、第一子传输晶体管TXS至第四子传输晶体管TXS4、浮置扩散区FD、重置晶体管RX、驱动晶体管DX和选择晶体管SX。
由于除了第一子传输晶体管TXS至第四子传输晶体管TXS4之外的组件与图2的对应组件基本上相同，所以将省略其详细描述。
各个第一子传输晶体管TXS1至第四子传输晶体管TXS4可串联联接在各个第一传输晶体管TX1至第四传输晶体管TX4与浮置扩散区FD之间。第一子传输晶体管TXS1至第四子传输晶体管TXS4可分别响应于第一子传输控制信号TGS1至第四子传输控制信号TGS4而导通或截止，并且各个导通的第一子传输晶体管TXS1至第四子传输晶体管TXS4可将从各个第一传输晶体管TX1至第四传输晶体管TX4传输的光电荷传输到浮置扩散区FD。
图10是图9所示的像素组的另一示例布局。
参照图10，像素组1000包括配置图9所示的像素组900的四个单元像素UP。
尽管图10所示的四个单元像素(例如，四个光电二极管和四个传输晶体管)以2×2矩阵的形式布置，但是它们可按照诸如1×4或4×1矩阵的不同方式布置。
浮置扩散区FD可设置在四个单元像素之间的中央处，并且第一子传输晶体管TXS1至第四子传输晶体管TXS4可被设置为围绕浮置扩散区FD的周边。当与图3的公共传输晶体管TXc相比时，公共传输晶体管TXc具有一个元件物理地围绕浮置扩散区FD的周边的形状，而第一子传输晶体管TXS1至第四子传输晶体管TXS4可设置成彼此物理地分离的独立的四个元件围绕浮置扩散区FD的周边的形状。
第一子传输晶体管TXS1至第四子传输晶体管TXS4可对应于公共传输晶体管TXc的另一实施方式，并且可被统称为公共传输晶体管。
在各个第一子传输晶体管TXS1至第四子传输晶体管TXS4与各个光电二极管PD1至PD4之间，各个传输晶体管TX1至TX4可被设置为沿着各个第一子传输晶体管TXS1至第四子传输晶体管TXS4延伸。
光电二极管PD1至PD4中的每一个的至少一部分可暴露以增加光接收效率，并且图10中未示出的其它元件RX、DX和SX可设置在光电二极管PD1至PD4的上、下、左和/或右外围区域(未示出)中。
作为示例而非限制，各个光电二极管PD1至PD4和各个传输晶体管TX1至TX4或各个子传输晶体管TXS1至TXS4和浮置扩散区FD可彼此至少部分地交叠。
图10中示出三个方向A-A’、B-B’和C-C’。各个方向A-A’、B-B’和C-C’分别指示从第一光电二极管PD1通过浮置扩散区FD延伸到第二光电二极管PD2至第四光电二极管PD4的方向。由于除了在对应位置处公共传输晶体管TXc由第一子传输晶体管TXS1和第二子传输晶体管TXS2代替之外，与各个方向A-A’、B-B’和C-C’对应的横截面与上面参照图4描述的沿着第一方向A-A’的横截面基本上相同，所以将省略其详细描述。
各个第一子传输晶体管TXS1至第四子传输晶体管TXS4接收与上述公共传输控制信号TGc相同的信号作为第一子传输控制信号TGS1至第四子传输控制信号TGS4，并且可按照与公共传输晶体管TXc相同的定时操作。
在所公开的技术的另一实施方式中，各个第一子传输控制信号TGS1至第四子传输控制信号TGS4的整个波形可与公共传输控制信号TGc的波形相同，但是在特定光电二极管(例如，PD1)中累积的光电荷被传输到浮置扩散区FD的时段(例如，图5的第三时段t3至t4)中，仅与该特定光电二极管PD1对应的子传输控制信号(例如，TGS1)可具有高电平，并且与剩余光电二极管PD2至PD4对应的子传输控制信号(例如，TGS2至TGS4)可具有低电平。这样，可防止从特定光电二极管PD1传输到浮置扩散区FD的光电荷扩散到另一区域，并且防止存在于另一区域中的光电荷传输到浮置扩散区FD。
一种图像感测装置包括联接在四个传输晶体管与对应浮置扩散区之间的公共传输晶体管以将光电荷有效地传输到浮置扩散区。
尽管在本说明书中作为示例描述了4像素组，但是本公开的范围不限于此，基本上相同的技术构思甚至可应用于可选数量的单元像素配置像素组的情况或者没有像素组的情况。
相关申请的交叉引用
本专利文献要求2019年6月25日提交于韩国知识产权局的韩国专利申请No.10-2019-0075939的优先权和权益，其整体通过引用并入本文。

Claims (18)

1.一种图像传感器，该图像传感器包括：
像素组，该像素组包括：
多个光电二极管，所述多个光电二极管被配置为响应于入射在所述多个光电二极管上的光而生成光电荷；
浮置扩散区，该浮置扩散区被配置为接收并累积由所述多个光电二极管生成的光电荷；
分别联接到所述多个光电二极管的多个传输晶体管，所述多个传输晶体管中的每一个被配置为传输由对应光电二极管生成的光电荷；以及
公共传输晶体管，该公共传输晶体管联接在所述多个传输晶体管与所述浮置扩散区之间，并且被配置为将由所述多个光电二极管生成的光电荷传输到所述浮置扩散区，
其中，为了允许对所述多个光电二极管中的一个光电二极管的重置操作，所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的一个传输晶体管被配置为接收第一逻辑高电平的第一传输控制信号，并且所述公共传输晶体管被配置为接收第二逻辑高电平的公共传输控制信号，并且其中，所述第二逻辑高电平高于所述第一逻辑高电平，并且
其中，为了允许对所述多个光电二极管中的所述一个光电二极管的重置操作，所述公共传输晶体管被配置为将存在于所述浮置扩散区与除了所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的所述一个传输晶体管之外的传输晶体管之间的光电荷传输到所述浮置扩散区。
2.根据权利要求1所述的图像传感器，其中，所述浮置扩散区设置在所述多个光电二极管的中央部分。
3.根据权利要求1所述的图像传感器，其中，所述公共传输晶体管为环形并且围绕所述浮置扩散区。
4.根据权利要求1所述的图像传感器，其中，所述公共传输晶体管包括被设置为围绕所述浮置扩散区的多个子传输晶体管。
5.根据权利要求1所述的图像传感器，其中，所述公共传输晶体管的栅电极与各个所述传输晶体管的栅电极电隔离。
6.根据权利要求1所述的图像传感器，其中，所述公共传输晶体管被配置为接收第一逻辑低电平电压，并且所述多个传输晶体管被配置为接收第二逻辑低电平电压，并且其中，所述第一逻辑低电平电压不同于所述第二逻辑低电平电压。
7.根据权利要求1所述的图像传感器，其中，所述公共传输晶体管被配置为接收第一逻辑高电平电压，并且所述多个传输晶体管被配置为接收第二逻辑高电平电压，并且其中，所述第一逻辑高电平电压不同于所述第二逻辑高电平电压。
8.根据权利要求1所述的图像传感器，其中，为了允许对所述多个光电二极管中的所述一个光电二极管的重置操作，所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的所述一个传输晶体管被配置为具有低于所述多个光电二极管中的所述一个光电二极管的第一电压，并且所述公共传输晶体管被配置为具有高于所述浮置扩散区的第二电压，并且其中，所述第一电压不同于所述第二电压。
9.根据权利要求8所述的图像传感器，其中，所述第一电压与所述第二电压之间的电压差是基于所述浮置扩散区的光电荷累积容量来确定的。
10.根据权利要求1所述的图像传感器，其中，为了允许对所述多个光电二极管中的一个光电二极管的光电荷累积操作，所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的一个传输晶体管被配置为接收第二逻辑低电平的第一传输控制信号，并且所述公共传输晶体管被配置为接收高于所述第二逻辑低电平的第一逻辑低电平的公共传输控制信号。
11.根据权利要求10所述的图像传感器，其中，在对所述多个光电二极管中的所述一个光电二极管的光电荷累积操作中，所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的所述一个传输晶体管处的电压不同于高于所述多个光电二极管中的所述一个光电二极管的所述公共传输晶体管处的电压。
12.根据权利要求11所述的图像传感器，其中，所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的所述一个传输晶体管与所述公共传输晶体管之间的电压差是基于所述多个光电二极管中的所述一个光电二极管的光电荷累积容量来确定的。
13.根据权利要求1所述的图像传感器，其中，为了允许对所述多个光电二极管中的一个光电二极管的光电荷传输操作，所述多个传输晶体管中的与所述多个光电二极管中的所述一个光电二极管对应的一个传输晶体管被配置为接收第一逻辑高电平的第一传输控制信号，并且所述公共传输晶体管被配置为接收高于所述第一逻辑高电平的第二逻辑高电平的公共传输控制信号。
14.根据权利要求1所述的图像传感器，其中，所述像素组包括以2×2矩阵设置的第一单元像素至第四单元像素，并且其中，各个单元像素包括所述多个光电二极管中的一个光电二极管和所述多个传输晶体管中的一个传输晶体管。
15.根据权利要求14所述的图像传感器，其中，所述第一单元像素至所述第四单元像素共享重置晶体管、驱动晶体管和选择晶体管。
16.一种图像传感器，该图像传感器包括：
像素组，该像素组包括：
被配置为响应于入射的光而生成光电荷的第一光电二极管至第四光电二极管；
被配置为分别传输所述第一光电二极管至所述第四光电二极管中累积的光电荷的第一传输晶体管至第四传输晶体管；以及
公共传输晶体管，该公共传输晶体管联接在所述第一传输晶体管至所述第四传输晶体管与浮置扩散区之间，并且被配置为将光电荷传输到所述浮置扩散区，
其中，施加到所述第一传输晶体管至所述第四传输晶体管以使所述第一传输晶体管至所述第四传输晶体管导通或截止的逻辑低电平电压或逻辑高电平电压不同于施加到所述公共传输晶体管以使所述公共传输晶体管导通或截止的逻辑低电平电压或逻辑高电平电压，
其中，为了允许对所述第一光电二极管至所述第四光电二极管中的一个光电二极管的重置操作，所述第一传输晶体管至所述第四传输晶体管中的与所述第一光电二极管至所述第四光电二极管中的所述一个光电二极管对应的一个传输晶体管被配置为接收第一逻辑高电平的第一传输控制信号，并且所述公共传输晶体管被配置为接收第二逻辑高电平的公共传输控制信号，并且其中，所述第二逻辑高电平高于所述第一逻辑高电平，并且
其中，为了允许对所述第一光电二极管至所述第四光电二极管中的所述一个光电二极管的重置操作，所述公共传输晶体管被配置为将存在于所述浮置扩散区与除了所述第一传输晶体管至所述第四传输晶体管中的与所述第一光电二极管至所述第四光电二极管中的所述一个光电二极管对应的所述一个传输晶体管之外的传输晶体管之间的光电荷传输到所述浮置扩散区。
17.根据权利要求16所述的图像传感器，其中，为了允许对所述第一光电二极管至所述第四光电二极管中的所述一个光电二极管的光电荷累积操作，所述第一传输晶体管至所述第四传输晶体管中的与所述第一光电二极管至所述第四光电二极管中的所述一个光电二极管对应的所述一个传输晶体管被配置为接收第二逻辑低电平的第一传输控制信号，并且所述公共传输晶体管被配置为接收高于所述第二逻辑低电平的第一逻辑低电平的公共传输控制信号。
18.一种图像传感器，该图像传感器包括：
像素阵列，该像素阵列包括像素组，该像素组包括第一单元像素至第四单元像素；以及
行解码器，该行解码器被配置为驱动所述像素阵列，
其中，所述第一单元像素包括第一传输晶体管和公共传输晶体管，所述第一传输晶体管和所述公共传输晶体管联接在被配置为与入射光的强度对应地累积光电荷的第一光电二极管与浮置扩散区之间，
其中，为了允许对所述第一光电二极管的重置操作，所述第一传输晶体管被配置为接收第一逻辑高电平的第一传输控制信号，并且所述公共传输晶体管被配置为接收第二逻辑高电平的公共传输控制信号，并且其中，所述第二逻辑高电平高于所述第一逻辑高电平，并且
其中，为了允许对所述第一光电二极管的所述重置操作，所述公共传输晶体管被配置为将存在于所述浮置扩散区与对应于第二单元像素至所述第四单元像素中所包括的第二光电二极管至第四光电二极管的传输晶体管之间的光电荷传输到所述浮置扩散区。
CN201911010510.6A 2019-06-25 2019-10-23 图像传感器 Active CN112135072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0075939 2019-06-25
KR1020190075939A KR20210000600A (ko) 2019-06-25 2019-06-25 이미지 센서

Publications (2)

Publication Number Publication Date
CN112135072A CN112135072A (zh) 2020-12-25
CN112135072B true CN112135072B (zh) 2023-05-19

Family

ID=73849822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911010510.6A Active CN112135072B (zh) 2019-06-25 2019-10-23 图像传感器

Country Status (3)

Country Link
US (1) US11011569B2 (zh)
KR (1) KR20210000600A (zh)
CN (1) CN112135072B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210125744A (ko) * 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 이미지 센싱 장치
CN112614862B (zh) * 2020-12-29 2023-05-12 长春长光辰芯微电子股份有限公司 新型cmos图像传感器像素结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828919A (zh) * 2005-02-07 2006-09-06 三星电子株式会社 传感器阵列
CN105321969A (zh) * 2014-06-05 2016-02-10 瑞萨电子株式会社 半导体装置
CN108257990A (zh) * 2016-12-29 2018-07-06 三星电子株式会社 图像传感器和包括其的电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
KR100690169B1 (ko) * 2005-10-25 2007-03-08 매그나칩 반도체 유한회사 시모스 이미지센서
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서
EP2192615A4 (en) 2007-09-05 2011-07-27 Univ Tohoku SOLID-BODY IMAGING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
KR20120001405A (ko) 2010-06-29 2012-01-04 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
JP5680979B2 (ja) 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
KR20130019082A (ko) 2011-08-16 2013-02-26 삼성전자주식회사 비휘발성 메모리 장치의 설계 방법
WO2013173729A1 (en) 2012-05-18 2013-11-21 Cornell University Methods and systems for providing hardware security functions using flash memories
KR20130129785A (ko) 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9548137B2 (en) 2013-12-26 2017-01-17 Intel Corporation Integrated circuit defect detection and repair
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
KR20160061673A (ko) 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 그것의 동작 방법
US9830998B2 (en) 2015-05-19 2017-11-28 Sandisk Technologies Llc Stress patterns to detect shorts in three dimensional non-volatile memory
KR20180059208A (ko) 2016-11-25 2018-06-04 삼성전자주식회사 리클레임 제어부를 갖는 메모리 콘트롤러 및 그에 따른 동작 제어 방법
US10075663B2 (en) * 2017-01-20 2018-09-11 Semiconductor Components Industries, Llc Phase detection pixels with high speed readout
KR102591011B1 (ko) 2018-02-26 2023-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828919A (zh) * 2005-02-07 2006-09-06 三星电子株式会社 传感器阵列
CN105321969A (zh) * 2014-06-05 2016-02-10 瑞萨电子株式会社 半导体装置
CN108257990A (zh) * 2016-12-29 2018-07-06 三星电子株式会社 图像传感器和包括其的电子设备

Also Published As

Publication number Publication date
US11011569B2 (en) 2021-05-18
CN112135072A (zh) 2020-12-25
US20200411583A1 (en) 2020-12-31
KR20210000600A (ko) 2021-01-05

Similar Documents

Publication Publication Date Title
KR102263042B1 (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
KR102286111B1 (ko) 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
KR102286109B1 (ko) 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
US9025063B2 (en) Unit pixel of image sensor and pixel array including the unit pixel
CN106030804B (zh) 成像装置和电子设备
US20170208272A1 (en) Image sensor with depletion-level pixel charge transfer control
JP2013031226A (ja) Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル
KR101460585B1 (ko) 웰 바운스가 감소된 이미지 센서
KR102486651B1 (ko) 이미지 센서
US20230307480A1 (en) Image sensing device
CN112135072B (zh) 图像传感器
CN112243094B (zh) 图像感测装置
KR20150029262A (ko) 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
US11588989B2 (en) Image sensing device
US8395687B2 (en) Methods for operating image sensors
US11652117B2 (en) Image sensing device
US11227883B2 (en) Image sensing device having a shared pixel structure including MOS transistors
US20220262836A1 (en) Image sensing device
US20230335571A1 (en) Image sensing device
US11595597B2 (en) Image sensing device
US20230133670A1 (en) Image sensing device
US20240022800A1 (en) Image sensor and electronic device including the same
KR100658926B1 (ko) 시모스 이미지센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant