JP5084430B2 - 撮像ユニット - Google Patents

撮像ユニット Download PDF

Info

Publication number
JP5084430B2
JP5084430B2 JP2007259715A JP2007259715A JP5084430B2 JP 5084430 B2 JP5084430 B2 JP 5084430B2 JP 2007259715 A JP2007259715 A JP 2007259715A JP 2007259715 A JP2007259715 A JP 2007259715A JP 5084430 B2 JP5084430 B2 JP 5084430B2
Authority
JP
Japan
Prior art keywords
pixel
row
column
pixels
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007259715A
Other languages
English (en)
Other versions
JP2008141728A (ja
Inventor
協子 菅原
彰文 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Imaging Co Ltd
Original Assignee
Ricoh Imaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Imaging Co Ltd filed Critical Ricoh Imaging Co Ltd
Priority to JP2007259715A priority Critical patent/JP5084430B2/ja
Publication of JP2008141728A publication Critical patent/JP2008141728A/ja
Application granted granted Critical
Publication of JP5084430B2 publication Critical patent/JP5084430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels

Description

本発明は、フレームレートを確保しつつモアレの発生が少ない画像を撮影する撮像ユニットに関する。
画素数の大きな撮像素子を有し、静止画および動画を撮影可能なデジタルカメラが知られている。このようなデジタルカメラによって動画を撮影するときは、撮像素子から信号を出力させる画素を間引くことが知られている。なお、画素の間引きとは、撮像素子から画像信号を出力させるときに、画像全体の読出し期間中に一部の画素から信号を読出すことである。
出力する画素を間引くことにより、フレームレートの低下が防止されている。すなわち、単一の画素による画素信号の生成と出力とにかかる時間を一定に保ったまま、受光面全体の読出し動作の高速化が図られている。しかし、フレームレートの低下を防ぐために必要な画素の間引きを行なうことにより、実際の情報が欠落するために偽の模様や、モアレが発生する問題が生じていた。
そこで、撮像素子の全画素から信号を出力させ、後段の画像処理において画素加算することにより、間引き出力を行ったときと同じデータサイズの画像信号を得ることが提案されている(特許文献1参照)。画素加算することによりモアレの発生を防ぐことが可能であるが、撮像素子の全画素から信号を出力させる必要があるため撮像素子における出力の速度を高速化することは困難だった。
特開2003−333610号公報
したがって、本発明ではフレームレートを確保しながら、モアレなどの発生を防ぐ撮像ユニットの提供を目的とする。
本発明の撮像ユニットは、第1の方向に沿って配列され第1の方向に沿って色の異なるm種類(mは2以上の整数)のカラーフィルタによって順番に繰返して覆われカラーフィルタを透過する光の受光量に応じた画素信号を生成する画素を有する撮像素子と、第1の方向に沿って並ぶ画素の一部から画素信号を出力させる第1の間引き出力を行なうときには第1の方向に沿って連続して並ぶα×m個(αは自然数)の画素により形成される画素ブロックにおいて別々の種類のカラーフィルタに覆われるm個の画素に画素信号を出力させる撮像素子駆動部と、複数の画素ブロックから出力される画素信号を画素を覆うカラーフィルタ毎に分けて平均化する画像信号処理部とを備えることを特徴としている。
さらに、画像信号処理部は第1の方向に沿って連続して並ぶs個(sは2以上の整数)画素ブロックから出力される画素信号を、画素を覆うカラーフィルタ毎に分けて平均化することが好ましい。
また、撮像素子には複数の種類のカラーフィルタの中で単一の種類の第1のカラーフィルタのみが第1の方向と第1の方向に垂直な第2の方向に沿った市松状に配列され、画像信号処理部は第1の画素ブロックにおける第1のカラーフィルタに覆われる画素から出力される画素信号と第1の画素ブロックの斜方の第2の画素ブロックにおける第1のカラーフィルタに覆われる画素から出力される画素信号とを平均化することが好ましい。
また、画素は第1の方向に垂直な第2の方向に沿って配列され第2の方向に沿って色の異なるn種類の(nは2以上の整数)カラーフィルタによって順番に繰返し覆われ、撮像素子駆動部は第1、第2の方向に沿って並ぶ画素の一部から画素信号を出力させる第2の間引き出力を行うときには第1の方向に沿って連続して並ぶα×m個(αは自然数)の画素により形成される画素ブロックにおいて別々の種類のカラーフィルタに覆われるm個の画素に画素信号と第2の方向に沿ってβ×n+1個(βは正の整数)おきの画素から画素信号を出力させることが好ましい。
本発明によれば、画素信号を間引き出力させた画素の位置に関わらずにモアレの発生を低減化させることが可能になる。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の一実施形態を適用した撮像ユニットを有するデジタルカメラの内部構成を概略的に示すブロック図である。デジタルカメラ10は、レンズ11、撮像素子20、デジタル信号処理回路12、システムコントローラ13、およびタイミングジェネレータ14などによって構成される。
レンズ11は、撮像素子20に光学的に接続される。レンズ11を透過する被写体の光学像が撮像素子20の受光面に入射する。撮像素子20は、例えばCMOSイメージセンサである。受光面において被写体の光学像が受光されることにより、光学像に対応する画像信号が生成される。
撮像素子20において生成された画像信号は、A/Dコンバータ15においてアナログ信号からデジタル信号に変換される。デジタル信号に変換された画像信号はデジタル信号処理回路12に送られる。
デジタル信号処理回路12に送られた画像信号は、信号処理の作業用メモリであるDRAM16に格納される。DRAM16に格納された画像信号は、デジタル信号処理回路12において、所定の信号処理が施される。
なお、撮像素子20によって、後述するように全画素出力方式または間引き出力方式に応じた画像信号が生成される。間引き出力方式に応じた画像信号には、全画素出力方式に応じた画像信号に対して施される信号処理に加えて、平均化処理が行われる。平均化処理については、後述する。
所定の信号処理が施された画像信号は、モニタ17に送られる。モニタ17において、送られた画像信号に対応する画像が表示される。また、所定の信号処理が施された画像信号は、コネクタ(図示せず)を介して接続される外部メモリ18に格納可能である。
デジタルカメラ10の各部位は、システムコントローラ13によって制御される。タイミングジェネレータ14により撮像素子20およびシャッタ19が駆動される。撮像素子20およびシャッタ19が駆動されることにより、画像信号を生成させる。
次に撮像素子20の構成について、図2を用いて説明する。図2は、撮像素子の構成を示すブロック図である。
撮像素子20はCMOS撮像素子であり、撮像部21、行選択回路22、列選択回路23、水平読出し線24、および列選択トランジスタ25などによって構成される。撮像部21と行選択回路22とが直接接続される。水平読出し線24は列選択トランジスタ25を介して撮像部21と接続される。列選択回路23と列選択トランジスタ25とが接続される。
撮像部21の撮像面には複数の画素26がマトリックス状に配置される。各画素26はR(ed)カラーフィルタ、G(reen)カラーフィルタ、およびB(lue)カラーフィルタのいずれかのカラーフィルタによって覆われる。カラーフィルタはベイヤー方式に従って配置される。
したがって、行方向にはRカラーフィルタおよびGカラーフィルタの2種類のカラーフィルタが交互に繰返し配置される。またはGカラーフィルタおよびBカラーフィルタの2種類のカラーフィルタが交互に繰返し配置される。
また、列方向にもRカラーフィルタおよびGカラーフィルタの2種類ンカラーフィルタが交互に繰返し配置される。またはGカラーフィルタおよびBカラーフィルタが交互に繰返し配置される。
Rカラーフィルタに覆われた画素26は、赤色成分の受光量に応じた画素信号を生成する。Gカラーフィルタに覆われた画素26は、緑色成分の受光量に応じた画素信号を生成する。Bカラーフィルタに覆われた画素26は、青色成分の受光量に応じた画素信号を生成する。被写体像全体の画像信号は複数の画素信号によって構成される。
生成した画素信号の出力は画素26毎に行われる。出力を行う画素26は行選択回路22及び列選択回路23により直接的あるいは間接的に選択される。
行選択回路22により読出しを行う画素26の行が選択される。選択された画素26から出力される画素信号が、列選択トランジスタ25に出力される。列選択トランジスタ25に出力された画素信号は、列選択回路23に選択され、水平読出し線24に出力される。
水平読出し線24に出力された画素信号は、出力部27およびA/Dコンバータ15を介してデジタル信号処理回路12に送られる。画素信号はデジタル信号処理回路12において所定の信号処理が行われ、画像信号としてモニタ17や外部メモリ18などに送られる。
行選択回路22および列選択回路23は、タイミングジェネレータ14に接続される。タイミングジェネレータ14により行選択回路22および列選択回路23が駆動され、画素信号を出力させる画素26が選択される。
すべての画素26から画素信号を出力させる全画素出力方式、列方向の一部の画素26から画素信号を出力させる第1の間引き出力方式、行方向の一部の画素26から画素信号を出力させる第2の間引き出力方式、列方向および行方向の一部の画素26から画素信号を出力させる第3、第4の間引き出力方式のいずれかの方式により、撮像素子26からの画素信号の出力が行なわれる。
全画素出力方式のとき、最上段から1行目の画素26が行選択回路22により選択される。1行目の画素26の選択により、1行目に配置されたすべての画素26から画素信号が出力可能になる。
1行目の画素26が選択されている状態で、左側の1列目の画素26に接続される列選択トランジスタ25から2、3、・・・、最後の列であるa列目の列選択トランジスタ25が順番に、列選択回路23により選択される。列選択トランジスタ25の選択は、列選択トランジスタ25の導通/非導通により実行される。列選択トランジスタ25を導通することにより、1行1列目、1行2列目、・・・、1行a列目の画素26の画素信号が順番に出力される。
1行目に配置された画素26からの画素信号の出力が終わると、1行目の画素26の選択が解除され、2行目の画素26が行選択回路22により選択される。1行目と同様に列選択回路23による列選択トランジスタ25の選択により、2行1列目、2行2列目、・・・、2行a列目の画素26の画素信号が順番に出力される。
以後、同様に3行目、・・・、最後の行であるb行目の画素26が選択され、3行目に配置された全画素26から、・・・、b行目に配置された全画素26まで順番に画素信号が出力される。
第1の間引き出力方式のとき、列方向に沿って1/2の画素26から画素信号が出力される。各列において連続して並ぶ4個の画素26により列画素ブロック28が形成される(図3参照)。第1の間引き出力方式では、各列画素ブロック28内における1、2行目の画素26から画素信号の出力が行なわれる。
例えば、第1の間引き出力方式のとき、撮像部21の上から1番目の列画素ブロック28における1行目の画素26、すなわち全体における1行目の画素26が行選択回路22により選択される。1行目の画素26の選択により、1行目に配置されたすべての画素26から画素信号が出力可能になる。
1行目の画素26が選択されている状態で、全画素読出しと同様にすべての列選択トランジスタ25が順番に選択され、1行1列目、1行2列目、・・・、1行a列目の画素26の画素信号が順番に出力される。
1行目に配置された画素26からの画素信号の出力が終わると、1行目の画素26の選択が解除される。次に、1番目の列画素ブロック28における2行目の画素26、すなわち全体における2行目の画素26が行選択回路22により選択される。1行目と同様にして、2行1列目、2行2列目、・・・、2行a列目の画素26の画素信号が順番に出力される。
以後、2番目の列画素ブロック28における1、2行目、・・・、c番目の列画素ブロック28cにおける1、2行目の画素26が選択され、列方向に1/2の間引きを行う第1の間引き出力が実行される。
第2の間引き出力方式のとき、最上段から1行目の画素26が行選択回路22により選択される。1行目の画素26の選択により、1行目に配置されたすべての画素26から画素信号が出力可能になる。
全画素出力と異なり、行方向に沿って1/2の画素26から画素信号が出力される。各行において連続して並ぶ4個の画素26により行画素ブロック29が形成される(図4参照)。第2の間引き出力方式では、各行画素ブロック29内における1、2列目の画素26から画素信号の出力が行なわれる。
例えば、第2の間引き出力方式のとき、1行目の画素26が選択されている状態で、1番目の行画素ブロック29における1列目の画素26、すなわち全体における1列目の画素26が列選択回路23により選択される。次に1番目の行画素ブロック29における2列目の画素26、すなわち全体における2列目の画素26が列選択回路23により選択される。
以後、1行目の画素26が選択されている状態で、2番目の行画素ブロック29における1、2列目、・・・、d番目の行画素ブロック29dにおける1、2列目の画素26が選択され、行方向に1/2の間引きを行なう第2の間引き出力が実行される。
1行目に配置された画素26からの画素信号の出力が終わると、1行目の画素26の選択が解除され、2行目の画素26が選択される。1行目の画素26の選択と同様に、1番目の行画素ブロック29の1、2列目、2番目の行画素ブロック29の1、2列目、・・・、d番目の行画素ブロック29dの1、2列目の列選択トランジスタ25が順番に選択され、選択された列の画素26の画素信号が順番に出力される。以後、3行目、・・・、b行目の画素が選択され、行方向に2画素分の画素信号を間引いた第2の間引き出力が実行される。
第3の間引き出力方式では、第1の間引き出力方式における列方向に沿った間引きに加え、行方向に沿っても間引きが行なわれる。第1の間引き出力方式のように撮像部21の上から1番目の列画素ブロック28における1行目の画素26、すなわち全体における1行目の画素26が行選択回路22により選択される。1行目の画素26の選択により、1行目に配置されたすべての画素26から画素信号が出力可能になる。
第1の間引き出力方式と異なり、1行目の画素26が選択されている状態で、行方向に2画素分の画素信号が間引かれる。例えば、1列目、4列目、・・・、3×e−2列目(eは正の整数)の列選択トランジスタ25が順番に選択される。列選択トランジスタ25の選択により、1行1列目、1行4列目、・・・、1行3×e−2列目の画素26の画素信号が順番に出力される。
1行目に配置された画素26からの画素信号の出力が終わると、1行目の画素26の選択が解除される。次には第1の間引き出力方式と同じく1番目の列画素ブロック28における2行目の画素26、すなわち全体における2行目の画素26が行選択回路22により選択される。1行目と同様にして、2行1列目、2行4列目、・・・、2行3×e−2列目の画素26の画素信号が順番に出力される。
以後、上から1番目の列画素ブロック28における1、2行目のときの出力と同様に、2、・・・、c番目の列画素ブロック28cにおける1、2行目の一部の画素26から画素信号が出力される。このように、行方向に1/3、列方向に1/2の間引きを行なう第3の間引き出力が実行される。
第4の間引き出力方式では、第2の間引き出力方式における行方向に沿った間引きに加え、列方向に沿っても間引きが行なわれる。第2の間引き出力方式のように最上段から1行目の画素26が行選択回路22により選択され、1行目に配置されたすべての画素26から画素信号が出力可能になる。
第2の間引き出力方式と同じく、1行目の各行画素ブロック29内における1、2列目の画素26から画素信号の出力が行なわれる。第2の間引き出力方式と異なり、1行目における間引き出力が終わると、列方向に2画素分の画素信号が間引かれる。例えば、4行目、・・・、3×f−2行目(fは正の整数)の各行画素ブロック29内における1、2列目の画素26から画素信号の出力が行なわれる。このように、行方向に1/2、列方向に1/3の間引きを行なう第4の間引き出力が実行される。
次に、撮像素子20に第1〜第4の間引き出力方式で画素信号を出力させたときに、デジタル信号処理回路12において行われる平均化処理について説明する。
先ず、第1の間引き出力方式に対応した第1、第1’の平均化処理について図5、図6を用いて説明する。図5は、第1の間引き出力方式で出力させた画素信号に対して行なわれる第1の平均化処理について説明するための概念図である。図6は、第1の間引き出力方式で出力させた画素信号に対して行なわれる第1’の平均化処理について説明するための概念図である。
図5の左端には、撮像素子20上において12行2列に配列された画素26が表示される。前述のように、第1の間引き出力方式では1、2、5、6、9、10行目の画素26において生成される画素信号R1、G1、G2、B2、R5、G5、G6、B6、R9、G9、G10、B10が出力される(図5左端太枠および中央部参照)。
第1の間引き出力方式で出力させた画素信号において、同じ色の2つの画素信号が平均化され平均化画素信号が生成される。互いに列方向に最も近い2つの画素26の画素信号が平均化される。したがって、赤色および青色に相当する平均化画素信号は、間引き出力後に列方向に隣合う2つの画素26が生成する画素信号の平均化により生成される。
例えば、1、5行目の1列目の画素信号R1、R5を平均化することにより1行1列目の平均化画素信号R1’が生成される(図5右端部参照)。同様に、5、9行目の1列目の画素信号R5、R9から3行1列目の平均化画素信号R3’が生成される。また、2、6行目の2列目の画素信号B2、B6から2行2列目の平均化画素信号B2’が生成される。また、6、10行目の2列目の画素信号B6、B10から4行2列目の平均化画素信号B4’が生成される。
また、緑色に相当する平均化画素信号は、間引き出力後に斜方に隣合う2つの画素26が生成する画素信号の平均化により生成される。例えば、1行2列目と2行1列目の画素信号G1、G2から1行2列目の平均化画素信号G1’が生成される(図5右端部参照)。同様に2行1列目と5行2列目の画素信号G2、G5から2行1列目の平均化画素信号G2’が生成される。また、6行1列目と9行2列目の画素信号G6、G9から3行2列目の平均化画素信号G3’が生成される。また、9行2列目と10行1列目の画素信号G9、G10から4行1列目の平均化画素信号G4’が生成される。
なお、緑色に相当する平均化画素信号は、赤色および青色に相当する平均化画素信号と同様に、間引き出力後に列方向に隣合う2つの画素26が生成する画素信号の平均化によって生成されてもよい。第1’の平均化処理では、緑色に相当する平均化画素信号も列方向に隣合う2つの画素26が生成する画素信号の平均化によって生成される。
例えば、1、5行目の2列目の画素信号G1、G5から1行2列目の平均化画素信号G1’が生成される(図6右端部参照)。同様に、2、6行目の1列目の画素信号G2、G6から2行1列目の平均化画素信号G2’が生成される。また、5、9行目の2列目の画素信号G5、G9から3行2列目の平均化画素信号G3’が生成される。また、6、10行目の1列目の画素信号G6、G10から4行1列目の平均化画素信号G4’が生成される。
次に、第2の間引き出力方式に対応した第2、第2’の平均化処理について図7、図8を用いて説明する。図7は、第2の間引き出力方式で出力させた画素信号に対して行なわれる第2の平均化処理について説明するための概念図である。図8は、第2の間引き出力方式で出力させた画素信号に対して行なわれる第2’の平均化処理について説明するための概念図である。
図7の上端には、撮像素子20上において2行12列に配列された画素26が表示される。前述のように第2の間引き出力方式では、1、2、5、6、9、10列目の画素26において生成される画素信号R1、G1、G2、B2、R5、G5、G6、B6、R9、G9、G10、B10が出力される(図7上端太枠および中央部参照)。
第2の間引き出力方式で出力させた画素信号において、同じ色の2つの画素信号が平均化され平均化画素信号が生成される。互いに行方向に最も近い2つの画素信号が平均化される。したがって、赤色および青色に相当する平均化画素信号は、間引き出力後に行方向に隣合う2つの画素26が生成する画素信号の平均化により生成される。
例えば、1行目の1、5列目の画素信号R1、R5を平均化することにより1行1列目の平均化画素信号R1’が生成される(図7下端部参照)。同様に、1行目の5、9列目の画素信号R5、R9から1行3列目の平均化画素信号R3’が生成される。また、2行目の2、6列目の画素信号B2、B6から2行2列目の平均化画素信号B2’が生成される。また、2行目の6、10列目の画素信号B6、B10から2行4列目の平均化画素信号B4’が生成される。
また、緑色に相当する平均化画素信号は、間引き出力後に斜方に隣合う2つの画素26が生成する画素信号の平均化により生成される。例えば、2行1列目と1行2列目の画素信号G1、G2から2行1列目の平均化画素信号G1’が生成される(図7下端部参照)。同様に1行2列目と2行5列目の画素信号G2、G5から1行2列目の平均化画素信号G2’が生成される。また、1行6列目と2行9列目の画素信号G6、G9から2行3列目の平均化画素信号G3’が生成される。また、2行9列目と1行10列目の画素信号G9、G10から1行4列目の平均化画素信号G4’が生成される。
なお、緑色に相当する平均化画素信号は、赤色および青色に相当する平均化画素信号と同様に、間引き出力後に行方向に隣合う2つの画素26が生成する画素信号の平均化によって生成されてもよい。第2’の平均化処理では、緑色に相当する平均化画素信号も行方向に隣合う2つの画素26が生成する画素信号の平均化によって生成される。
例えば、2行目の1、5列目の画素信号G1、G5から2行1列目の平均化画素信号G1’が生成される(図8下端部参照)。同様に、1行目の2、6列目の画素信号G2、G6から1行2列目の平均化画素信号G2’が生成される。また、2行目の5、9列目の画素信号G5、G9から2行3列目の平均化画素信号G3’が生成される。また、1行目の6、10列目の画素信号G6、G10から1行4列目の平均化画素信号G4’が生成される。
次に、第3の間引き出力方式に対応した平均化処理について図9、図10を用いて説明する。図9は、第3の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第1の概念図である。図10は、第3の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第2の概念図である。
図9の上端には、撮像素子20上において12行12列に配列された画素26が表示される。前述のように、第3の間引き出力方式では1行1、4、7、10列目、2行1、4、7、10列目、5行1、4、7、10列目、6行1、4、7、10列目、9行1、4、7、10列目、10行1、4、7、10列目の画素26において生成される画素信号R(1、1)、G(1、4)、R(1、7)、G(1、10)、G(2、1)、B(2、4)、G(2、7)、B(2、10)、R(5、1)、G(5、4)、R(5、7)、G(5、10)、G(6、1)、B(6、4)、G(6、7)、B(6、10)、R(9、1)、G(9、4)、R(9、7)、G(9、10)、G(10、1)、B(10、4)、G(10、7)、B(10、10)が出力される(図9上端太枠および下端部参照)。
第3の間引き出力方式で出力させた画素信号において、第1の平均化処理と同じ平均化処理が行われる。すなわち、赤色および青色に相当する平均化画素信号は、間引き出力後に列方向に隣合う2つの画素26が生成する画素信号の平均化により生成される。
例えば、1、5行目の1列目の画素信号R(1、1)、R(5、1)を平均化することにより1行1列目の平均化画素信号R(1、1)’が生成される(図10下端部参照)。同様に、5、9行目の1列目の画素信号R(5、1)、R(9、1)から3行1列目の平均化画素信号R(3、1)’が生成される。また、2、6行目の4列目の画素信号B(2、4)、B(6、4)から2行2列目の平均化画素信号B(2、2)’が生成される。また、6、10行目の4列目の画素信号B(6、4)、B(10、4)から4行2列目の平均化画素信号B(4、2)’が生成される。
また、1、5行目の7列目の画素信号R(1、7)、R(5、7)を平均化することにより1行3列目の平均化画素信号R(1、3)’が生成される。同様に、5、9行目の7列目の画素信号R(5、7)、R(9、7)から3行3列目の平均化画素信号R(3、3)’が生成される。また、2、6行目の10列目の画素信号B(2、10)、B(6、10)から2行4列目の平均化画素信号B(2、4)’が生成される。また、6、10行目の10列目の画素信号B(6、10)、B(10、10)から4行4列目の平均化画素信号B(4、4)’が生成される。
さらに、1行4列目と2行1列目の画素信号G(1、4)、G(2、1)から1行2列目の平均化画素信号G(1、2)’が生成される(図10下端部参照)。同様に2行1列目と5行4列目の画素信号G(2、1)、G(5、4)から2行1列目の平均化画素信号G(2、1)’が生成される。また、6行1列目と9行4列目の画素信号G(6、1)、G(9、4)から3行2列目の平均化画素信号G(3、2)’が生成される。また、9行4列目と10行1列目の画素信号G(9、4)、G(10、1)から4行1列目の平均化画素信号G(4、1)’が生成される。
また、1行10列目と2行7列目の画素信号G(1、10)、G(2、7)から1行4列目の平均化画素信号G(1、4)’が生成される(図10下端部参照)。同様に2行7列目と5行10列目の画素信号G(2、7)、G(5、10)から2行3列目の平均化画素信号G(2、3)’が生成される。また、6行7列目と9行10列目の画素信号G(6、7)、G(9、10)から3行4列目の平均化画素信号G(3、4)’が生成される。また、9行10列目と10行7列目の画素信号G(9、10)、G(10、7)から4行3列目の平均化画素信号G(4、3)’が生成される。
なお、第1’の平均化処理と同様に、緑色に相当する平均化画素信号が列方向に隣合う2つの画素26が生成する画素信号の平均化により生成されてもよい。
次に、第4の間引き出力方式に対応した平均化処理について図11、図12を用いて説明する。図11は、第4の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第1の概念図である。図12は、第4の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第2の概念図である。
図11の上端には、撮像素子20上において12行12列に配列された画素26が表示される。前述のように、第4の間引き出力方式では1行1、2、5、6、9、10列目、4行1、2、5、6、9、10列目、7行1、2、5、6、9、10列目、10行1、2、5、6、9、10列目の画素26において生成される画素信号R(1、1)、G(1、2)、R(1、5)、G(1、6)、R(1、9)、G(1、10)、G(4、1)、B(4、2)、G(4、5)、B(4、6)、G(4、9)、B(4、10)、R(7、1)、G(7、20)、R(7、5)、G(7、6)、R(7、9)、G(7、10)、G(10、1)、B(10、2)、G(10、5)、B(10、6)、G(10、9)、B(10、10)が出力される(図11上端太枠および下端部参照)。
第4の間引き出力方式で出力させた画素信号において、第2の平均化処理と同じ平均化処理が行われる。すなわち、赤色および青色に相当する平均化画素信号は、間引き出力後に行方向に隣合う2つの画素26が生成する画素信号の平均化により生成される。
例えば、1行目の1、5列目の画素信号R(1、1)、R(1、5)を平均化することにより1行1列目の平均化画素信号R(1、1)’が生成される(図12下端部参照)。同様に、1行目の5、9列目の画素信号R(1、5)、R(1、9)から1行3列目の平均化画素信号R(1、3)’が生成される。また、4行目の2、6列目の画素信号B(4、2)、B(4、6)から2行2列目の平均化画素信号B(2、2)’が生成される。また、4行目の6、10列目の画素信号B(4、6)、B(4、10)から2行4列目の平均化画素信号B(2、4)’が生成される。
また、7行目の1、5列目の画素信号R(7、1)、R(7、5)を平均化することにより3行1列目の平均化画素信号R(3、1)’が生成される。同様に、7行目の5、9列目の画素信号R(7、5)、R(7、9)から3行3列目の平均化画素信号R(3、3)’が生成される。また、10行目の2、6列目の画素信号B(10、2)、B(10、6)から4行2列目の平均化画素信号B(4、2)’が生成される。また、10行目の6、10列目の画素信号B(10、6)、B(10、10)から4行4列目の平均化画素信号B(4、4)’が生成される。
さらに、4行1列目と1行2列目の画素信号G(4、1)、G(1、2)から2行1列目の平均化画素信号G(2、1)’が生成される(図12下端部参照)。同様に1行2列目と4行5列目の画素信号G(1、2)、G(4、5)から1行2列目の平均化画素信号G(1、2)’が生成される。また、1行6列目と4行9列目の画素信号G(1、6)、G(4、9)から2行3列目の平均化画素信号G(2、3)’が生成される。また、4行9列目と1行10列目の画素信号G(4、9)、G(1、10)から1行4列目の平均化画素信号G(1、4)’が生成される。
また、10行1列目と7行2列目の画素信号G(10、1)、G(7、2)から4行1列目の平均化画素信号G(4、1)’が生成される(図12下端部参照)。同様に7行2列目と10行5列目の画素信号G(7、2)、G(10、5)から3行2列目の平均化画素信号G(3、2)’が生成される。また、7行6列目と10行9列目の画素信号G(7、6)、G(10、9)から4行3列目の平均化画素信号G(4、3)’が生成される。また、10行9列目と7行10列目の画素信号G(10、9)、G(7、10)から3行4列目の平均化画素信号G(3、4)’が生成される。
なお、第2’の平均化処理と同様に、緑色に相当する平均化画素信号が行方向に隣合う2つの画素26が生成する画素信号の平均化により生成されてもよい。
以上のような構成の撮像素子駆動装置によれば、一部の画素26の画素信号を間引いて出力させることが出来る。したがって、1フレームの画像信号の出力の高速化を図ることが可能になる。
また、以下に説明するようにモアレの発生を低減化することも可能となった。従来の間引き出力では、所望の画素数、すなわち表示する画像の画素数と同じ数の画素に画素信号を出力させていた。例えば、所望の画素数が撮像素子の画素数の1/3である場合に、1/3の画素に画素信号を出力させていた。そのため、他の画素の画素信号を用いないため、撮像した画像にモアレが発生することが多かった。
一方、本実施形態のデジタルカメラ10では、所望の画素数以上の画素から画素信号を出力するように間引き出力させ、所望の画素数となるように平均化処理を行うので、モアレの発生を低減化することが可能である。
また、第3、第4の間引き出力方式のように行方向および列方向の一方には平均化処理を施し、他方の方向には覆うカラーフィルタの種類によらず、列方向および/または行方向に沿った画素同士の間隔が一定となる間引き出力が行なわれる(図9、図11参照)。それゆえ、出力させる画素26が均等となるためモアレの発生を低減化させることが可能になる。
なお、本実施形態では、第1〜第4の間引き出力方式のいずれかの方式にしたがって間引き出力可能な構成であるが、第1〜第4の間引き出力方式の少なくとも一つの間引き出力方式にしたがって間引き出力が可能な構成であってもよい。
また、本実施形態では、列方向および行方向に沿って2種類のカラーフィルタにより各画素が順番に繰返し覆われる構成であるが、少なくともいずれかの方向に沿って2以上のm種類のカラーフィルタにより各画素が順番に覆われてもよい。
ただし、平均化処理を行う場合は、列画素ブロック28または行画素ブロック29において、色の異なるカラーフィルタに覆われた画素26からのm種類の画素信号を出力させる必要がある。
また、第3、第4の間引き出力のように一方の方向に均等な間引きを行なうためには、β×m(βは正の整数)画素おきに画素信号の間引き出力を行なわせる必要がある。
したがって、カラーフィルタの配置は本実施形態のようなベイヤー方式に限られず、他の配列方式によりカラーフィルタが配置されてもよい。さらには、補色フィルタのように列方向と行方向に沿ったカラーフィルタの種類が異なる配置であっても、本実施形態と同様の効果を得ることは可能である。
また、本実施形態において列画素ブロック28および行画素ブロック29に含まれる画素数は4であるが、2×α以上(αは正の整数)であればよい。ただし、列方向または行方向においてm種類のカラーフィルタが用いられる場合にはα×m以上の画素26が列画素ブロック28または行画素ブロック29に含まれる必要がある。
また、本実施形態において列方向に隣接する2つの列画素ブロック28または行方向に隣接する2つの行画素ブロック29から出力される画素信号の平均化が行なわれる構成であるが、連続して並ぶ列画素ブロック28または行画素ブロック29から出力される2以上のs個の画素信号の平均化が行われてもよい。
また、本実施形態では、撮像素子はCMOS撮像素子であるが、CCD撮像素子などの他の種類の撮像素子であってもよい。
本発明の一実施形態を適用した撮像素子駆動装置および撮像素子を有するデジタルカメラの内部構成を概略的に示すブロック図である。 撮像素子駆動装置および撮像素子駆動装置に駆動される撮像素子の構成を示すブロック図である。 第1の間引き出力方式において画素信号が出力される画素の位置を示すための概念図である。 第2の間引き出力方式において画素信号が出力される画素の位置を示すための概念図である。 第1の平均化処理について説明するための概念図である。 第1’の平均化処理について説明するための概念図である。 第2の平均化処理について説明するための概念図である。 第2’の平均化処理について説明するための概念図である。 第3の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第1の概念図である。 第3の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第2の概念図である。 第4の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第1の概念図である。 第4の間引き出力方式で出力させた画素信号に対して行なわれる平均化処理について説明するための第2の概念図である。
符号の説明
10 デジタルカメラ
13 システムコントローラ
14 タイミングジェネレータ
20 撮像素子
22 行選択回路
23 列選択回路
25 列選択トランジスタ
26 画素
28 列画素ブロック
29 行画素ブロック

Claims (3)

  1. 第1の方向に沿って配列され、前記第1の方向に沿って色の異なるm種類(mは2以上の整数)のカラーフィルタによって順番に繰返して覆われ、前記カラーフィルタを透過する光の受光量に応じた画素信号を生成する画素を有する撮像素子と、
    前記第1の方向に沿って並ぶ画素の一部から前記画素信号を出力させる第1の間引き出力を行なうときには、前記第1の方向に沿って連続して並ぶα×m個(αは自然数)の前記画素により形成される画素ブロックにおいて色の異なるカラーフィルタに覆われるm個の前記画素に前記画素信号を出力させる撮像素子駆動部と、
    複数の前記画素ブロックから出力される前記画素信号を、前記画素を覆う前記カラーフィルタ毎に分けて平均化する画像信号処理部とを備え、
    前記撮像素子には、複数の種類の前記カラーフィルタの中で単一の種類の第1のカラーフィルタのみが、前記第1の方向と前記第1の方向に垂直な第2の方向に沿った市松状に配列され、
    前記画像信号処理部は、第1の前記画素ブロックにおける前記第1のカラーフィルタに覆われる前記画素から出力される前記画素信号と前記第1の画素ブロックの斜方の第2の前記画素ブロックにおける前記第1のカラーフィルタに覆われる前記画素から出力される前記画素信号とを平均化する
    ことを特徴とする撮像ユニット。
  2. 前記画像信号処理部は、前記第1の方向に沿って連続して並ぶs個(sは2以上の整数)前記画素ブロックから出力される前記画素信号を、前記画素を覆う前記カラーフィルタ毎に分けて平均化することを特徴とする請求項1に記載の撮像ユニット。
  3. 前記画素は前記第1の方向に垂直な第2の方向に沿って配列され、前記第2の方向に沿って色の異なるn種類の(nは2以上の整数)カラーフィルタによって順番に繰返し覆われ、
    前記撮像素子駆動部は、前記第1、第2の方向に沿って並ぶ前記画素の一部から前記画素信号を出力させる第2の間引き出力を行うときには、前記第1の方向に沿って連続して並ぶα×m個(αは自然数)の前記画素により形成される画素ブロックにおいて色の異なるカラーフィルタに覆われるm個の前記画素に前記画素信号を出力させ、前記第2の方向に沿ってβ×n個(βは正の整数)おきの前記画素から前記画素信号を出力させる
    ことを特徴とする請求項1〜請求項2のいずれか1項に記載の撮像ユニット。
JP2007259715A 2006-11-02 2007-10-03 撮像ユニット Expired - Fee Related JP5084430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007259715A JP5084430B2 (ja) 2006-11-02 2007-10-03 撮像ユニット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006299367 2006-11-02
JP2006299367 2006-11-02
JP2007259715A JP5084430B2 (ja) 2006-11-02 2007-10-03 撮像ユニット

Publications (2)

Publication Number Publication Date
JP2008141728A JP2008141728A (ja) 2008-06-19
JP5084430B2 true JP5084430B2 (ja) 2012-11-28

Family

ID=39359392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259715A Expired - Fee Related JP5084430B2 (ja) 2006-11-02 2007-10-03 撮像ユニット

Country Status (2)

Country Link
US (1) US7782370B2 (ja)
JP (1) JP5084430B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701975B2 (ja) 2005-10-05 2011-06-15 パナソニック株式会社 固体撮像装置および撮像装置
JP4917060B2 (ja) * 2007-02-26 2012-04-18 Hoya株式会社 撮像ユニット及び携帯用電子機器
JP5446291B2 (ja) 2009-02-02 2014-03-19 株式会社ニコン 撮像装置
JP5572960B2 (ja) * 2009-02-16 2014-08-20 株式会社ニコン 撮像装置およびその画素加算方法
JP5853166B2 (ja) * 2011-06-08 2016-02-09 パナソニックIpマネジメント株式会社 画像処理装置及び画像処理方法並びにデジタルカメラ
RU2547140C1 (ru) * 2011-12-27 2015-04-10 Фуджифилм Корпорэйшн Устройство формирования изображений и способ управления устройством формирования изображений

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247689A (ja) 1996-03-11 1997-09-19 Olympus Optical Co Ltd カラー撮像装置
JPH11103407A (ja) * 1997-09-29 1999-04-13 Nec Corp Ccdデータ画素補間回路およびこのccdデータ画素 補間回路を備えたデジタルスチルカメラ
JP4518616B2 (ja) * 2000-04-13 2010-08-04 ソニー株式会社 固体撮像装置およびその駆動方法並びにカメラシステム
JP2002320235A (ja) * 2001-04-19 2002-10-31 Fujitsu Ltd 空間解像度の低下を抑えて縮小画像信号を生成するcmosイメージセンサ
JP3947969B2 (ja) 2002-05-15 2007-07-25 ソニー株式会社 画像処理装置、および画像処理方法、記録媒体、並びにプログラム
JP4190805B2 (ja) 2002-06-12 2008-12-03 オリンパス株式会社 撮像装置
JP2006041913A (ja) 2004-07-27 2006-02-09 Canon Inc カラー撮像装置及びカラー撮像システム
JP4524609B2 (ja) * 2004-10-29 2010-08-18 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP4715210B2 (ja) 2005-01-19 2011-07-06 カシオ計算機株式会社 カメラ装置
JP2007124295A (ja) 2005-10-28 2007-05-17 Pentax Corp 撮像手段駆動装置、撮像手段駆動方法、および信号処理装置
JP2007228015A (ja) 2006-02-21 2007-09-06 Pentax Corp 撮像素子制御ユニット及びデジタルカメラ
JP4628281B2 (ja) 2006-02-22 2011-02-09 Hoya株式会社 撮像動作制御ユニット及びデジタルカメラ

Also Published As

Publication number Publication date
JP2008141728A (ja) 2008-06-19
US20080106631A1 (en) 2008-05-08
US7782370B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
JP4951440B2 (ja) 撮像装置及び固体撮像素子の駆動方法
JP3970185B2 (ja) 固体撮像素子及びデジタルカメラ
JP5084430B2 (ja) 撮像ユニット
JP4905279B2 (ja) 撮像回路および撮像装置
US7655892B2 (en) Solid-state imaging device, and method of driving solid-state imaging device
US7355156B2 (en) Solid-state image pickup device, image pickup unit and image processing method
JP2007124295A (ja) 撮像手段駆動装置、撮像手段駆動方法、および信号処理装置
JP3902525B2 (ja) 画像信号処理装置
JP4538337B2 (ja) 固体撮像素子
JP4020041B2 (ja) 固体撮像装置およびその駆動方法ならびに撮像装置
JP3967853B2 (ja) 固体撮像装置および信号読出し方法
JP5127476B2 (ja) 撮像装置
JP4458864B2 (ja) 撮像装置及びその制御方法及びプログラム及び記憶媒体
US6809770B1 (en) Imaging device and a digital camera having same
US20030146996A1 (en) Imaging apparatus
JP2002057943A (ja) 撮像装置
JP2008078794A (ja) 撮像素子駆動装置
JP5124549B2 (ja) 固体撮像素子の動画像信号読出方法及び撮像装置
JP3909930B2 (ja) 単板カラー固体撮像装置
JP4059837B2 (ja) 静止画カラーカメラ装置
JP2009141578A (ja) 固体撮像素子の駆動方法および信号処理方法、ならびに撮像装置
JP2005018723A (ja) ラインセンサカメラ装置
JP4745676B2 (ja) 撮像装置
JP2007243819A (ja) 画像処理装置
JP2008244738A (ja) 撮像装置および撮像素子の駆動制御方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Ref document number: 5084430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees