JP2014192542A - 撮像装置、半導体集積回路装置、及び、a/d変換方法 - Google Patents
撮像装置、半導体集積回路装置、及び、a/d変換方法 Download PDFInfo
- Publication number
- JP2014192542A JP2014192542A JP2013063522A JP2013063522A JP2014192542A JP 2014192542 A JP2014192542 A JP 2014192542A JP 2013063522 A JP2013063522 A JP 2013063522A JP 2013063522 A JP2013063522 A JP 2013063522A JP 2014192542 A JP2014192542 A JP 2014192542A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- conversion
- circuit
- pixel data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】暗い部分を撮像した画素回路から出力される画素信号をA/D変換して得られる画素データの分解能を改善する。
【解決手段】半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、サンプルホールド回路に保持されている画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定する変換レンジ設定回路と、A/D変換レンジに従って、サンプルホールド回路に保持されている画素信号をA/D変換して画素データを出力するA/D変換回路と、A/D変換レンジに従って、画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一する画素データ補正回路とを含む。
【選択図】図1
【解決手段】半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、サンプルホールド回路に保持されている画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定する変換レンジ設定回路と、A/D変換レンジに従って、サンプルホールド回路に保持されている画素信号をA/D変換して画素データを出力するA/D変換回路と、A/D変換レンジに従って、画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一する画素データ補正回路とを含む。
【選択図】図1
Description
本発明は、イメージセンサーを用いて被写体を撮像するドライブレコーダー、ハンディカム、及び、ディジタルカメラ等の撮像装置に関する。さらに、本発明は、そのような撮像装置において用いられる半導体集積回路装置、及び、A/D変換方法等に関する。
イメージセンサーを用いて被写体を撮像する撮像装置において、イメージセンサーのセル(画素回路)から出力される画素信号は、ADC(アナログ/ディジタル変換回路)によってディジタル信号に変換される。その際に、ADCにおけるA/D変換レンジが固定されているので、暗い部分を撮像した画素回路から出力されて低い信号レベルを有する画素信号については、画素信号をA/D変換して得られる画素データの分解能も低くなってしまう。その結果、階調のない黒つぶれしたような画像しか得ることができない。特に、ダイナミックレンジが広いディスプレイで画像を再生する場合には、その影響が顕著となる。
関連する技術として、特許文献1には、全ての蓄積電荷を1回の読み出しで出力できない場合に分割して電荷転送及び信号出力を行う構成において、アナログ/ディジタル変換の高速化及び低消費電力化を目的とする固体撮像装置が開示されている。この固体撮像装置は、光信号を信号電荷に変換する光電変換部と、信号電荷を転送する転送素子と、転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置された画素アレイ部と、一単位の蓄積期間中に光電変換部に蓄積された信号電荷を転送素子によって少なくとも2回に分割して出力手段を介して読み出す駆動手段とを備えており、単位画素から分割して読み出された複数の出力信号に対して異なる変換精度でアナログ/ディジタル変換を行うことを特徴としている。
特許文献1によれば、単位画素から分割して読み出された複数の出力信号に対して異なる変換精度でアナログ/ディジタル変換を行うので、変換精度によって決まる階調数と実行時間とが比例し、また、アナログ/ディジタル変換部を構成するカウンタの遷移数が階調数に比例するので、アナログ/ディジタル変換の実行時間を短縮できると共に、アナログ/ディジタル変換部で消費される電力を低減できる。
しかしながら、A/D変換レンジは一定であるので、高輝度の場合に変換精度を低下させて変換速度を高速化することはできても、低輝度の場合に変換精度を向上させることはできない。従って、暗い部分を撮像した画素回路から出力される画素信号をA/D変換して得られる画素データの分解能を改善することができない。
そこで、上記の点に鑑み、本発明の目的の1つは、イメージセンサーを用いて被写体を撮像する際に、暗い部分を撮像した画素回路から出力される画素信号をA/D変換して得られる画素データの分解能を改善することである。本発明は、上述した課題若しくは問題の少なくとも1つを解決するためになされたものである。
本発明の第1の観点に係る半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、サンプルホールド回路に保持されている画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定する変換レンジ設定回路と、A/D変換レンジに従って、サンプルホールド回路に保持されている画素信号をA/D変換して画素データを出力するA/D変換回路と、A/D変換レンジに従って、画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一する画素データ補正回路とを具備する。
また、本発明の第1の観点に係るA/D変換方法は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ(a)と、ステップ(a)において保持された画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定するステップ(b)と、A/D変換レンジに従って、ステップ(a)において保持された画素信号をA/D変換して画素データを出力するステップ(c)と、A/D変換レンジに従って、画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一するステップ(d)とを具備する。
本発明の第1の観点によれば、保持された画素信号の信号レベルが小さい場合にA/D変換レンジを小さく設定し、A/D変換レンジに従って画素信号をA/D変換すると共に、A/D変換レンジに従って画素データの値を補正することにより、暗い部分の画素から得られる画素データの分解能を改善することができる。
本発明の第1の観点に係る半導体集積回路装置において、変換レンジ設定回路が、少なくとも1つの比較電圧を発生する電圧発生回路と、サンプルホールド回路に保持されている画素信号の信号レベルを少なくとも1つの比較電圧と比較して、比較結果を出力する少なくとも1つのコンパレーターと、比較結果に基づいて、サンプルホールド回路に保持されている画素信号の信号レベルがどの範囲にあるかを判定し、該範囲に対応するA/D変換レンジを設定する信号レベル判定回路とを含んでも良い。その場合には、画素信号の信号レベルを複数の範囲に分類し、適切なA/D変換レンジを設定することができる。
本発明の第2の観点に係る半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、フォトセンサーから出力されるエリア毎の検出信号に基づいて、光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得する露光量取得回路と、露光量に関する情報に応じて、A/D変換レンジをエリア毎に設定する変換レンジ設定回路と、A/D変換レンジに従って、サンプルホールド回路に保持されている画素信号をA/D変換して画素データを出力するA/D変換回路と、A/D変換レンジに従って、画素データの値を補正することにより、画素データのA/D変換比率を複数のエリアについて統一する画素データ補正回路とを具備する。
また、本発明の第2の観点に係るA/D変換方法は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ(a)と、フォトセンサーから出力されるエリア毎の検出信号に基づいて、光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得するステップ(b)と、露光量に関する情報に応じて、A/D変換レンジをエリア毎に設定するステップ(c)と、A/D変換レンジに従って、ステップ(a)において保持された画素信号をA/D変換して画素データを出力するステップ(d)と、A/D変換レンジに従って、画素データの値を補正することにより、画素データのA/D変換比率を複数のエリアについて統一するステップ(e)とを具備する。
本発明の第2の実施形態によれば、光電変換部の受光面のエリアにおける露光量が少ない場合にA/D変換レンジを小さく設定し、A/D変換レンジに従って画素信号をA/D変換すると共に、A/D変換レンジに従って画素データの値を補正することにより、暗い部分のエリアから得られる画素データの分解能を改善することができる。
以上の半導体集積回路装置において、A/D変換回路が、変換候補の画素データを設定する逐次比較レジスターと、基準電圧に基づいて、変換候補の画素データをD/A変換することによりアナログ電圧を生成するD/A変換回路と、アナログ電圧をサンプルホールド回路に保持されている画素信号の信号レベルと比較して、比較結果を逐次比較レジスターに出力するコンパレーターとを含むようにしても良い。このように構成されたA/D変換回路は、高分解能を実現し、また、消費電力を削減することができる。
また、変換レンジ設定回路が、A/D変換レンジに従って、基準電圧を複数の電圧の中から選択する電圧選択回路を含むようにしても良い。これにより、A/D変換回路において、基準電圧に応じて適切なA/D変換レンジを実現することができる。
本発明の幾つかの観点に係る撮像装置は、本発明のいずれかの観点に係る半導体集積回路装置と、画素データ補正回路から順次出力される画素データをメモリーに蓄積して、1フレームの画像を表す画像データを生成する画像処理回路とを具備する。これにより、暗い部分を撮像して得られる画素データの分解能を改善して、黒くつぶれた画像の生成を防ぐことができる。この技術は、ダイナミックレンジの広い画像を生成する場合や、ダイナミックレンジの広いディスプレイに画像を表示する場合において、特に有効である。
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図1は、本発明の第1の実施形態に係る撮像装置の構成例を示すブロック図である。本発明は、イメージセンサーを用いて被写体を撮像するドライブレコーダー、ハンディカム、及び、ディジタルカメラ等の撮像装置に適用される。
図1は、本発明の第1の実施形態に係る撮像装置の構成例を示すブロック図である。本発明は、イメージセンサーを用いて被写体を撮像するドライブレコーダー、ハンディカム、及び、ディジタルカメラ等の撮像装置に適用される。
図1に示すように、この撮像装置は、撮像部1と、画像処理部2とを含んでいる。撮像部1及び画像処理部2は、それぞれ別個の半導体集積回路装置に内蔵されても良いし、全体として1つの半導体集積回路装置に内蔵されても良い。あるいは、撮像部1と画像処理部2の一部とが1つの半導体集積回路装置に内蔵されても良いし、画像処理部2と撮像部1の一部とが1つの半導体集積回路装置に内蔵されても良い。
撮像部1は、光電変換部10と、行デコーダー11と、列デコーダー12と、バッファーアンプ13aと、キャパシター13bと、OB(オプティカルブラック)クランプ回路13cと、CDS(correlated double sampling:相関2重サンプリング)回路14と、サンプルホールド(S/H)回路15と、変換レンジ設定回路16と、ADC(アナログ/ディジタル変換器)17と、画素データ補正回路18と、タイミング設定回路19とを含んでいる。
図2は、図1に示す撮像装置における光電変換部の構成例を示す回路図である。本実施形態においては、一例として、ACDT(advanced carrier detection and transfer technology)が適用されたCMOSイメージセンサーの一種が用いられる。ACDTイメージセンサーは、非破壊読み出し可能なイメージセンサーであり、高画質と低電圧及び低消費電力という2つの長所を併せ持つ。
光電変換部10において、露光量に応じた信号レベルを有する複数の画素信号を非破壊読み出しによってそれぞれ出力する複数の画素回路10aが、2次元マトリックス状に配列されている。図2においては、複数の画素回路10aと、それらの画素回路10aに接続されたドレイン電位線VDと、図中横方向に配列された画素回路10aに各々が接続されたゲート電位線VG1、VG2、・・・と、図中縦方向に配列された画素回路10aに各々が接続された読み出し線VS1、VS2、・・・とが示されている。
例として、図中左上の画素回路10aについて説明する。画素回路10aは、NチャネルMOSトランジスターQ1と、フォトダイオードD1とを含んでいる。トランジスターQ1のドレインは、ドレイン電位線VDに接続されており、ゲートは、ゲート電位線VG1に接続されており、ソースは、読み出し線VS1に接続されている。また、フォトダイオードD1のカソードは、ドレイン電位線VDに接続されており、アノードは、トランジスターQ1のバックゲートに接続されている。
例えば、ドレイン電位線VDには、3.3Vの電位が供給される。また、ゲート電位線VG1には、リセット時に6V、露光時に1V、読み出し時に3Vの電位が供給される。ゲート電位線VG1に6Vの電位が供給されて画素回路10aがリセットされると、トランジスターQ1のバックゲートに蓄積された電荷が放出される。
ゲート電位線VG1の電位が6Vから1Vに変更されると、露光が開始され、露光量に応じた光電流がフォトダイオードD1に流れて、トランジスターQ1のバックゲートに電荷が蓄積される。その後、画素回路10aから画素信号を読み出す際に、ゲート電位線VG1の電位が1Vから3Vに変更される。トランジスターQ1のバックゲートに蓄積される電荷が多くなれば、トランジスターQ1の閾値が上昇し、トランジスターQ1のソース電位が低下する。このソース電位が、画素信号として出力される。
再び図1を参照すると、行デコーダー11は、光電変換部10の複数行の画素回路を順次リセットすると共に、複数行の画素回路を順次選択する。列デコーダー12は、複数のNチャネルMOSトランジスター12aを含んでおり、行デコーダー11によって選択された行の複数の画素回路から出力される画素信号を順次選択して、選択された画素信号を順次出力する。このようにして選択された行及び列の画素回路から出力される画素信号は、バッファーアンプ13a及びカップリング用のキャパシター13bを介して、OBクランプ回路13cに供給される。
OBクランプ回路13cは、光電変換部10においてフォトダイオードが遮光されたOB領域が走査される際に、画素信号を黒レベルにクランプする。これにより、温度上昇等によって発生する暗電流の増加分をキャンセルすることができる。OBクランプ回路13cから出力される画素信号は、CDS回路14に供給される。
画素回路10aから出力される画素信号には、検出ノードの特性に起因した固定パターンノイズが含まれている。そこで、CDS回路14は、画素回路10aのリセットによって電荷が放出される前後のレベルの差を検出することによって、固定パターンノイズが低減された画素信号を得るCDS処理を行う。
CDS回路14は、複数のサンプルホールド(S/H)回路141及び142と、差分演算器143とを含んでいる。サンプルホールド回路141は、露光時間に応じて蓄積された電荷量に比例する信号レベルの画素信号をサンプリングして保持する。その後、行デコーダー11が、画素回路10aをリセットして電荷を放出させ、サンプルホールド回路142が、リセット後のノイズレベルの画素信号をサンプリングして保持する。
差分演算器143は、サンプルホールド回路141に保持されている信号レベルの画素信号と、サンプルホールド回路142に保持されているノイズレベルの画素信号との差分を演算して、固定パターンノイズが低減された画素信号を得る。これらの動作は、タイミング設定回路19によって設定されたタイミングに従って行われる。
サンプルホールド回路15は、複数の画素回路10aから順次読み出され、列デコーダー12〜CDS回路14を介して供給される画素信号を、タイミング設定回路19によって設定されたタイミングでサンプリングして保持する。また、変換レンジ設定回路16は、サンプルホールド回路15に保持されている画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定する。
ここで、A/D変換レンジとは、A/D変換回路において最小値から最大値までの出力ディジタル値を得るためのアナログ入力電圧の入力レンジのことをいう。従って、量子化ビット数が一定である場合に、A/D変換レンジは、A/D変換における1LSB当りの分解能又は変換精度を決定する。
ADC17は、変換レンジ設定回路16によって設定されたA/D変換レンジに従って、サンプルホールド回路15に保持されている画素信号をA/D変換して画素データを出力する。例えば、暗くて露光量の少ない画素においては、画素信号の信号レベルが小さいので、A/D変換レンジを小さく設定することにより、分解能の高い画素データを得ることができる。
画素データ補正回路18は、変換レンジ設定回路16によって設定されたA/D変換レンジに従って、ADC17から出力される画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一する。ここで、A/D変換比率とは、アナログ入力電圧と、そのアナログ入力電圧をA/D変換して得られるディジタル値との比率をいう。
タイミング設定回路19は、行デコーダー11、列デコーダー12、OBクランプ回路13c、CDS回路14、サンプルホールド回路15、及び、ADC17の動作タイミングを設定する。また、タイミング設定回路19は、画像処理部2の動作タイミングを設定する。
図3は、図1に示すサンプルホールド回路15〜画素データ補正回路18を詳しく説明するための回路図である。サンプルホールド回路15は、タイミング設定回路19から供給されるサンプリングクロック信号に同期して、画素信号をサンプリングして保持する。画素信号は、直流電圧VINの信号レベルを有している。
変換レンジ設定回路16は、少なくとも1つのコンパレーター(図3においては、複数のコンパレーター161、162・・・を示す)と、信号レベル判定回路163と、電圧選択回路164と、電圧発生回路165とを含んでいる。この構成によれば、画素信号の信号レベルを複数の範囲に分類し、適切なA/D変換レンジを設定することができる。
例えば、画素信号のダイナミックレンジが最小値0ボルト〜最大値VFSボルトに設定されている場合に、電圧発生回路165は、最大値の電圧VFS、及び、最小値よりも大きくて最大値よりも小さい少なくとも1つの比較電圧を発生する。以下においては、電圧発生回路165が、電圧VFS、VFS/2、VFS/4を生成する場合について説明する。
コンパレーター161は、サンプルホールド回路15に保持されている画素信号の信号レベルVINを電圧VFS/2と比較して、比較結果を信号レベル判定回路163に出力する。また、コンパレーター162は、サンプルホールド回路15に保持されている画素信号の信号レベルVINを電圧VFS/4と比較して、比較結果を信号レベル判定回路163に出力する。
信号レベル判定回路163は、コンパレーター161及び162から出力される比較結果に基づいて、サンプルホールド回路15に保持されている画素信号の信号レベルVINがどの範囲にあるかを判定し、該範囲に対応するA/D変換レンジを設定するための変換レンジ設定信号を出力する。
電圧選択回路164は、変換レンジ設定信号に従って、ADC17において用いられる基準電圧VREFを、電圧発生回路165が発生する複数の電圧の中から選択する。これにより、ADC17において、基準電圧VREFに応じて適切なA/D変換レンジを実現することができる。
例えば、画素信号の信号レベルVINが電圧VFS/2以上であれば、信号レベル判定回路163は、変換レンジ設定信号「0」を出力し、電圧選択回路164は、電圧VFSを選択する。画素信号の信号レベルVINが電圧VFS/2よりも小さくて電圧VFS/4以上であれば、信号レベル判定回路163は、変換レンジ設定信号「1」を出力し、電圧選択回路164は、電圧VFS/2を選択する。画素信号の信号レベルVINが電圧VFS/4よりも小さければ、信号レベル判定回路163は、変換レンジ設定信号「2」を出力し、電圧選択回路164は、電圧VFS/4を選択する。
ADC17は、逐次比較クロック信号生成回路171と、逐次比較レジスター172と、DAC(ディジタル/アナログ変換回路)173と、コンパレーター174と、出力レジスター175とを含んでいる。逐次比較クロック信号生成回路171は、タイミング設定回路19から供給されるクロック信号に同期して、逐次比較のタイミングを与える逐次比較クロック信号を生成する。
逐次比較レジスター172は、逐次比較クロック信号に同期して、変換候補の画素データを設定する。DAC173は、基準電圧VREFに基づいて、逐次比較レジスター172によって設定される変換候補の画素データをD/A変換することによりアナログ電圧を生成する。
コンパレーター174は、DAC173によって生成されるアナログ電圧を、サンプルホールド回路15に保持されている画素信号の信号レベルVINと比較して、比較結果を逐次比較レジスター172に出力する。逐次比較レジスター172は、コンパレーター174から出力される比較結果に従って、変換候補の画素データを変更する。このように構成されたADC17は、高分解能を実現し、また、消費電力を削減することができる。
図4は、図3に示すADCの動作例を説明するための波形図である。ここでは、画素信号の信号レベルVINが4ビットの画素データD3〜D0に変換される場合について説明する。まず、逐次比較レジスター172は、変換候補の画素データを中間スケール「1000」に設定する。これにより、DAC173の出力電圧VDACが、(1/2)VREFとなる。
コンパレーター174は、DAC173の出力電圧VDACを画素信号の信号レベルVINと比較して、比較結果を表す比較結果信号を逐次比較レジスター172に出力する。比較結果がVIN>VDACであれば、コンパレーター174がハイレベルの比較結果信号を出力し、逐次比較レジスター172は、D3(MSB)を「1」に決定する。一方、図4に示すように、比較結果がVIN<VDACであれば、コンパレーター174がローレベルの比較結果信号を出力し、逐次比較レジスター172は、D3(MSB)を「0」に決定する。
その後、次の下位ビットの比較が行われる。逐次比較レジスター172は、変換候補の画素データを「0100」に設定する。これにより、DAC173の出力電圧VDACが、(1/4)VREFとなる。コンパレーター174は、DAC173の出力電圧VDACを画素信号の信号レベルVINと比較する。図4に示すように、VIN>VDACであれば、コンパレーター174がハイレベルの比較結果信号を出力し、逐次比較レジスター172は、D2を「1」に決定する。
次に、逐次比較レジスター172は、変換候補の画素データを「0110」に設定する。これにより、DAC173の出力電圧VDACが、(3/8)VREFとなる。コンパレーター174は、DAC173の出力電圧VDACを画素信号の信号レベルVINと比較する。図4に示すように、VIN<VDACであれば、コンパレーター174がローレベルの比較結果信号を出力し、逐次比較レジスター172は、D1を「0」に決定する。
次に、逐次比較レジスター172は、変換候補の画素データを「0101」に設定する。これにより、DAC173の出力電圧VDACが、(5/16)VREFとなる。コンパレーター174は、DAC173の出力電圧VDACを画素信号の信号レベルVINと比較する。図4に示すように、VIN>VDACであれば、コンパレーター174がハイレベルの比較結果信号を出力し、逐次比較レジスター172は、D0(LSB)を「1」に決定する。
このようにして最終的に決定された画素データは、逐次比較クロック信号生成回路171から供給される比較終了クロック信号に同期して、出力レジスター175に保持される。画素データ補正回路18は、逐次比較クロック信号生成回路171から供給される補正開始クロック信号に同期して、出力レジスター175から出力される画素データを補正する。
画素データ補正回路18は、変換レンジ設定信号「1」が供給される場合に、画素データの値を2で除算する。例えば、画素データ「1000」の値を2で除算すると、画素データ「0100」が得られる。これは、画素データの各ビットを下位方向に1ビットだけ移動させることによって行うことができる。
また、画素データ補正回路18は、変換レンジ設定信号「2」が供給される場合に、画素データの値を4で除算する。例えば、画素データ「1000」の値を4で除算すると、画素データ「0010」が得られる。これは、画素データの各ビットを下位方向に2ビットだけ移動させることによって行うことができる。なお、画素データ補正回路18は、変換レンジ設定信号「0」が供給された場合には、画素データの値をそのままにする。
このようにして、画素データ補正回路18は、変換レンジ設定回路16から供給される変換レンジ設定信号に従って、ADC17から出力される画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一する。補正された画素データは、図1に示す画像処理部2に供給される。
再び図1を参照すると、画像処理部2は、画像処理回路21と、メモリー22とを含んでいる。画像処理回路21は、画素データ補正回路18から順次出力される画素データをメモリー22に蓄積して、1フレームの画像を表す画像データを生成すると共に、画像データに対して各種の画像処理を施す。例えば、画像処理回路21は、互いに異なる複数種類の露光時間に対応して生成された複数種類の画像データを合成することにより、ダイナミックレンジが拡張された1つの画像を表す合成画像データを生成するダイナミックレンジ拡張処理を行うようにしても良い。
次に、本発明の第1の実施形態に係るA/D変換方法について、図1及び図5を参照しながら説明する。図5は、図1に示す撮像装置において行われるA/D変換方法の例を示すフローチャートである。
図5に示すステップS11において、サンプルホールド回路15が、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路10aを含む光電変換部10から供給される画素信号を、タイミング設定回路19によって設定されたタイミングでサンプリングして保持する。
ステップS12において、変換レンジ設定回路16が、ステップS11において保持された画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定する。ステップS13において、ADC17が、ステップS12において設定されたA/D変換レンジに従って、ステップS11において保持された画素信号をA/D変換して画素データを出力する。
ステップS14において、画素データ補正回路18が、ステップS12において設定されたA/D変換レンジに従って画素データの値を補正することにより、画素データのA/D変換比率を複数の画素について統一する。これにより、画素信号の信号レベルの変化に対して一義的に変化する画素データが得られる。
本発明の第1の実施形態によれば、保持された画素信号の信号レベルが小さい場合にA/D変換レンジを小さく設定し、A/D変換レンジに従って画素信号をA/D変換すると共に、A/D変換レンジに従って画素データの値を補正することにより、暗い部分の画素から得られる画素データの分解能を改善することができる。
次に、本発明の第2の実施形態について説明する。
図6は、本発明の第2の実施形態に係る撮像装置の構成例を示すブロック図である。第2の実施形態においては、第1の実施形態に係る撮像装置に対して、AE(automatic exposure:自動露光)のために、フォトセンサー3及び露光量取得回路20が追加され、図1に示す変換レンジ設定回路16の替りに、変換レンジ設定回路16aが用いられる。その他の点に関しては、第1の実施形態と同様である。
図6は、本発明の第2の実施形態に係る撮像装置の構成例を示すブロック図である。第2の実施形態においては、第1の実施形態に係る撮像装置に対して、AE(automatic exposure:自動露光)のために、フォトセンサー3及び露光量取得回路20が追加され、図1に示す変換レンジ設定回路16の替りに、変換レンジ設定回路16aが用いられる。その他の点に関しては、第1の実施形態と同様である。
フォトセンサー3の受光面は複数のエリアに分割されており、それらのエリアには、それぞれの検出素子が設けられている。図6には、受光面が9つのエリアに分割されたフォトセンサー3が示されている。光電変換部10の受光面に入射する光と同じ光が、ビームスプリッター等によって分岐されて、フォトセンサー3の受光面にも入射する。フォトセンサー3は、複数のエリアにおける露光量に応じた電圧を有するエリア毎の検出信号を、露光量取得回路20に出力する。
フォトセンサー3の受光面における複数のエリアに対応して、光電変換部10の受光面も複数のエリアに分類される。露光量取得回路20は、フォトセンサー3から出力されるエリア毎の検出信号に基づいて、光電変換部10の受光面の複数のエリアにおける露光量に関する情報を取得する。露光量取得回路20は、取得された露光量に関する情報を、変換レンジ設定回路16a及びタイミング設定回路19に出力する。
タイミング設定回路19は、露光量取得回路20から出力される露光量に関する情報に基づいて、画素回路10aにおけるリセットから画素信号読み出しまでの露光時間をエリア毎に設定する。これにより、複数のエリアに含まれている画素回路10aから出力される画素信号の信号レベルが、一定の範囲内に収束する。ただし、被写体の明暗に応じて、露光量の多いエリアと露光量の少ないエリアとが存在する。
変換レンジ設定回路16aは、露光量取得回路20から出力される露光量に関する情報に応じて、A/D変換レンジをエリア毎に設定する。A/D変換レンジを設定するタイミングは、タイミング設定回路19によって設定される。ADC17は、変換レンジ設定回路16aによって設定されたA/D変換レンジに従って、サンプルホールド回路15に保持されている画素信号をA/D変換して画素データを出力する。例えば、暗くて露光量の少ないエリアにおいては、画素信号の信号レベルが小さいので、A/D変換レンジを小さく設定することにより、分解能の高い画素データを得ることができる。
さらに、画素データ補正回路18は、変換レンジ設定回路16aによって設定されたA/D変換レンジに従って、ADC17から出力される画素データの値を補正することにより、画素データのA/D変換比率を光電変換部10の受光面の複数のエリアについて統一する。これにより、画素信号の信号レベルの変化に対して一義的に変化する画素データが得られる。
次に、本発明の第2の実施形態に係るA/D変換方法について、図6及び図7を参照しながら説明する。図7は、図6に示す撮像装置において行われるA/D変換方法の例を示すフローチャートである。
図7に示すステップS21において、サンプルホールド回路15が、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路10aを含む光電変換部10から供給される画素信号を、タイミング設定回路19によって設定されたタイミングでサンプリングして保持する。
ステップS22において、露光量取得回路20が、フォトセンサー3から出力されるエリア毎の検出信号に基づいて、光電変換部10の受光面の複数のエリアにおける露光量に関する情報を取得する。ステップS23において、変換レンジ設定回路16aが、ステップS22において取得された露光量に関する情報に応じて、A/D変換レンジをエリア毎に設定する。
ステップS24において、ADC17が、ステップS23において設定されたA/D変換レンジに従って、ステップS21において保持された画素信号をA/D変換して画素データを出力する。ステップS25において、画素データ補正回路18が、ステップS23において設定されたA/D変換レンジに従って画素データの値を補正することにより、画素データのA/D変換比率を光電変換部10の受光面の複数のエリアについて統一する。
本発明の第2の実施形態によれば、光電変換部10の受光面のエリアにおける露光量が少ない場合にA/D変換レンジを小さく設定し、A/D変換レンジに従って画素信号をA/D変換すると共に、A/D変換レンジに従って画素データの値を補正することにより、暗い部分のエリアから得られる画素データの分解能を改善することができる。
以上の実施形態においては、1行分の画素回路から出力される画素信号を列デコーダーによって順次選択してからA/D変換する例について説明したが、1行分の画素回路から出力される画素信号をA/D変換してから列デコーダーによって順次選択するようにしても良い。本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
1…撮像部、2…画像処理部、3…フォトセンサー、10…光電変換部、10a…画素回路、11…行デコーダー、12…列デコーダー、12a…NチャネルMOSトランジスター、13a…バッファーアンプ、13b…キャパシター、13c…OBクランプ回路、14…CDS回路、141、142…サンプルホールド回路、143…差分演算器、15…サンプルホールド回路、16、16a…変換レンジ設定回路、161、162…コンパレーター、163…信号レベル判定回路、164…電圧選択回路、165…電圧発生回路、17…ADC、171…逐次比較クロック信号生成回路、172…逐次比較レジスター、173…DAC、174…コンパレーター、175…出力レジスター、18…画素データ補正回路、19…タイミング設定回路、20…露光量取得回路、21…画像処理回路、
22…メモリー、Q1…NチャネルMOSトランジスター、D1…フォトダイオード、VD…ドレイン電位線、VG1、VG2…ゲート電位線、VS1、VS2…読み出し線
22…メモリー、Q1…NチャネルMOSトランジスター、D1…フォトダイオード、VD…ドレイン電位線、VG1、VG2…ゲート電位線、VS1、VS2…読み出し線
Claims (8)
- 露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、
前記サンプルホールド回路に保持されている画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定する変換レンジ設定回路と、
前記A/D変換レンジに従って、前記サンプルホールド回路に保持されている画素信号をA/D変換して画素データを出力するA/D変換回路と、
前記A/D変換レンジに従って、前記画素データの値を補正することにより、前記画素データのA/D変換比率を複数の画素について統一する画素データ補正回路と、
を具備する半導体集積回路装置。 - 前記変換レンジ設定回路が、
少なくとも1つの比較電圧を発生する電圧発生回路と、
前記サンプルホールド回路に保持されている画素信号の信号レベルを前記少なくとも1つの比較電圧と比較して、比較結果を出力する少なくとも1つのコンパレーターと、
前記比較結果に基づいて、前記サンプルホールド回路に保持されている画素信号の信号レベルがどの範囲にあるかを判定し、該範囲に対応する前記A/D変換レンジを設定する信号レベル判定回路と、
を含む、請求項1記載の半導体集積回路装置。 - 露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、
フォトセンサーから出力されるエリア毎の検出信号に基づいて、前記光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得する露光量取得回路と、
前記露光量に関する情報に応じて、A/D変換レンジをエリア毎に設定する変換レンジ設定回路と、
前記A/D変換レンジに従って、前記サンプルホールド回路に保持されている画素信号をA/D変換して画素データを出力するA/D変換回路と、
前記A/D変換レンジに従って、前記画素データの値を補正することにより、前記画素データのA/D変換比率を前記複数のエリアについて統一する画素データ補正回路と、
を具備する半導体集積回路装置。 - 前記A/D変換回路が、
変換候補の画素データを設定する逐次比較レジスターと、
基準電圧に基づいて、前記変換候補の画素データをD/A変換することによりアナログ電圧を生成するD/A変換回路と、
前記アナログ電圧を前記サンプルホールド回路に保持されている画素信号の信号レベルと比較して、比較結果を前記逐次比較レジスターに出力するコンパレーターと、
を含む、請求項1〜3のいずれか1項記載の半導体集積回路装置。 - 前記変換レンジ設定回路が、前記A/D変換レンジに従って、前記基準電圧を複数の電圧の中から選択する電圧選択回路を含む、請求項4記載の半導体集積回路装置。
- 請求項1〜5のいずれか1項記載の半導体集積回路装置と、
前記画素データ補正回路から順次出力される画素データをメモリーに蓄積して、1フレームの画像を表す画像データを生成する画像処理回路と、
を具備する撮像装置。 - 露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ(a)と、
ステップ(a)において保持された画素信号の信号レベルに応じて、A/D変換レンジを画素毎に設定するステップ(b)と、
前記A/D変換レンジに従って、ステップ(a)において保持された画素信号をA/D変換して画素データを出力するステップ(c)と、
前記A/D変換レンジに従って、前記画素データの値を補正することにより、前記画素データのA/D変換比率を複数の画素について統一するステップ(d)と、
を具備するA/D変換方法。 - 露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ(a)と、
フォトセンサーから出力されるエリア毎の検出信号に基づいて、前記光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得するステップ(b)と、
前記露光量に関する情報に応じて、A/D変換レンジをエリア毎に設定するステップ(c)と、
前記A/D変換レンジに従って、ステップ(a)において保持された画素信号をA/D変換して画素データを出力するステップ(d)と、
前記A/D変換レンジに従って、前記画素データの値を補正することにより、前記画素データのA/D変換比率を前記複数のエリアについて統一するステップ(e)と、
を具備するA/D変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063522A JP2014192542A (ja) | 2013-03-26 | 2013-03-26 | 撮像装置、半導体集積回路装置、及び、a/d変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063522A JP2014192542A (ja) | 2013-03-26 | 2013-03-26 | 撮像装置、半導体集積回路装置、及び、a/d変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014192542A true JP2014192542A (ja) | 2014-10-06 |
Family
ID=51838483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013063522A Pending JP2014192542A (ja) | 2013-03-26 | 2013-03-26 | 撮像装置、半導体集積回路装置、及び、a/d変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014192542A (ja) |
-
2013
- 2013-03-26 JP JP2013063522A patent/JP2014192542A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7786921B2 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
US8264580B2 (en) | Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears | |
JP5094498B2 (ja) | 固体撮像装置及び撮像システム | |
US7800526B2 (en) | Data processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus | |
US7586523B2 (en) | Amplification-type CMOS image sensor of wide dynamic range | |
US9264634B2 (en) | Signal processing device and method, imaging element, and imaging device | |
US20170208278A1 (en) | Solid-state image pickup device and control method thereof | |
JP4882652B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US9602751B2 (en) | Imaging apparatus, imaging system, and method for reducing a difference in resolutions | |
JP5591586B2 (ja) | 固体撮像装置、画像処理装置、カメラシステム | |
TWI615031B (zh) | 信號處理裝置及方法、攝像元件與攝像裝置 | |
US9848150B2 (en) | Image pickup apparatus comprising A/D converter with offset and gain correction based on amplitude of input signal | |
JP2008271279A (ja) | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 | |
TW200810543A (en) | Solid-state image-pickup device, camera system, and method for driving same | |
US9179073B2 (en) | Solid-state image sensor and driving method using gain to set ADC and grayscale outputs | |
US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
US20110102646A1 (en) | Solid-state imaging device, camera system, solid-state imaging device reading method and program | |
US20100073539A1 (en) | Solid-state imaging device | |
JP2014176065A (ja) | 撮像装置及び方法 | |
JP2014192542A (ja) | 撮像装置、半導体集積回路装置、及び、a/d変換方法 | |
JP2017028513A (ja) | 撮像装置、撮像システム及び信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |