CN117768797A

CN117768797A - 图像传感器和包括图像传感器的图像处理装置

Info

Publication number: CN117768797A
Application number: CN202311231554.8A
Authority: CN
Inventors: 沈喜成; 金昇埴; 李宰圭; 林承贤; 全星宰
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2022-09-23
Filing date: 2023-09-21
Publication date: 2024-03-26

Abstract

公开了图像传感器和包括图像传感器的图像处理装置。所述图像传感器包括：像素阵列，多个像素被布置在像素阵列中；以及行驱动器。每个像素包括：光电二极管；传输晶体管，用于将光电二极管的光电荷传输到浮置扩散节点(FD)；转换增益控制晶体管；第一源极跟随器，用于放大FD的电压并且将放大后的电压输出到第一节点；预充电选择晶体管，连接在第一节点与第二节点之间；第一电容器；第一采样晶体管，连接在第二节点与第一电容器之间；第二电容器；第二采样晶体管，连接在第二节点与第二电容器之间；第二源极跟随器，用于放大第二节点的电压；第一选择晶体管，连接在第二源极跟随器与列线之间；以及第二选择晶体管，连接在第一节点与列线之间。

Description

图像传感器和包括图像传感器的图像处理装置

本申请基于并要求于2022年9月23日在韩国知识产权局提交的第10-2022-0121123号韩国专利申请和于2023年1月13日在韩国知识产权局提交的第10-2023-0005643号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

发明构思的方面涉及图像传感器，并且更具体地，涉及能够支持全局快门(globalshutter)驱动和滚动快门(rolling shutter)驱动的图像传感器。

背景技术

捕获图像并且将捕获的图像转换为电信号的图像传感器用于数码相机、移动电话相机和将被安装在一般消费电子装置(诸如，便携式摄像机、汽车、安全装置和机器人)上的相机中。

图像传感器可通过控制曝光时间来确定作为电信号的基础的光电荷的量。图像传感器可通过使用全局快门方法和滚动快门方法来控制曝光时间。根据全局快门方法，像素阵列的多个像素具有相同的曝光开始时间和曝光时段，并且在曝光时段之后，像素阵列的多个行被顺序地读出。根据滚动快门方法，像素阵列的多个行被顺序地曝光并且被顺序地读出。

发明内容

发明构思的方面提供了能够支持全局快门驱动和滚动快门驱动的图像传感器和包括图像传感器的图像处理装置。

根据实施例的一种图像传感器包括：像素阵列，多个像素排列在该像素阵列中；以及行驱动器，被配置为将控制信号发送到像素阵列，其中，所述多个像素中的每一个包括：第一光电二极管；第一传输晶体管，被配置为将由第一光电二极管生成的光电荷传输到浮置扩散节点；转换增益控制晶体管，连接到浮置扩散节点并且被配置为调节光电荷被转换为浮置扩散节点的电压的比率；第一源极跟随器，被配置为放大浮置扩散节点的电压并且将放大后的电压输出到第一节点；预充电选择晶体管，具有连接到第一节点的一端和连接到第二节点的另一端；第一电容器，被配置为对与被重置的浮置扩散节点的电压电平对应的重置电压进行采样；第一采样晶体管，具有连接到第二节点的一端和连接到第一电容器的另一端；第二电容器，被配置为对与根据由第一光电二极管生成的光电荷的浮置扩散节点的电压电平对应的第一图像电压进行采样；第二采样晶体管，具有连接到第二节点的一端和连接到第二电容器的另一端；第二源极跟随器，被配置为放大第二节点的电压并且输出放大后的电压；第一选择晶体管，连接在列线与第二源极跟随器的输出端子之间；以及第二选择晶体管，连接在第一节点与列线之间。

根据实施例的一种图像传感器包括：像素阵列，多个像素排列在像素阵列中；以及行驱动器，被配置为将控制信号发送到像素阵列，其中，所述多个像素中的每一个包括：多个子像素，各自包括第一光电二极管和第二光电二极管；转换增益控制晶体管，连接到浮置扩散节点并且被配置为调节光电荷被转换为浮置扩散节点的电压的比率，其中，从所述多个子像素中的至少一个传输的光电荷被累积在浮置扩散节点；第一源极跟随器，被配置为放大浮置扩散节点的电压并且将放大后的电压输出到第一节点；预充电选择晶体管，具有连接到第一节点的一端和连接到第二节点的另一端；第一采样晶体管，具有连接到第二节点的一端；第一电容器，具有连接到第一采样晶体管的另一端的一端和电源电压被施加到的另一端；第二采样晶体管，具有连接到第二节点的一端；第二电容器，具有连接到第二采样晶体管的另一端的一端和电源电压被施加到的另一端；第三采样晶体管，具有连接到第二节点的一端；第三电容器，具有连接到第三采样晶体管的另一端的一端和电源电压被施加到的另一端；第二源极跟随器，被配置为放大第二节点的电压并且输出放大后的电压；第一选择晶体管，连接在列线与第二源极跟随器的输出端子之间；以及第二选择晶体管，连接在第一节点与列线之间。

根据实施例的一种图像处理装置包括：图像传感器，包括像素阵列，多个像素以矩阵形式排列在该像素阵列中，图像传感器被配置为基于由像素阵列接收的光信号来生成图像数据；以及应用处理器，被配置为处理从图像传感器接收的图像数据，并且将用于设置第一快门模式或第二快门模式的模式设置信号提供给图像传感器，其中，所述多个像素中的每一个还包括：多个子像素，所述多个子像素中的每一个包括第一光电二极管和第二光电二极管；转换增益控制晶体管，连接到浮置扩散节点并且被配置为调节光电荷被转换为浮置扩散节点的电压的比率，其中，从所述多个子像素中的至少一个传输的光电荷被累积在浮置扩散节点；第一源极跟随器，被配置为放大浮置扩散节点的电压并且将放大后的电压输出到第一节点；预充电选择晶体管，具有连接到第一节点的一端和连接到第二节点的另一端；第一采样晶体管，具有连接到第二节点的一端；第一电容器，具有连接到第一采样晶体管的另一端的一端和电源电压被施加到的另一端；第二采样晶体管，具有连接到第二节点的一端；第二电容器，具有连接到第二采样晶体管的另一端的一端和电源电压被施加到的另一端；第三采样晶体管，具有连接到第二节点的一端；第三电容器，具有连接到第三采样晶体管的另一端的一端和电源电压被施加到的另一端；第二源极跟随器，被配置为放大第二节点的电压并且输出放大后的电压；第一选择晶体管，连接在列线与第二源极跟随器的输出端子之间；以及第二选择晶体管，连接在第一节点与列线之间。

附图说明

根据以下结合附图的详细描述，将更清楚地理解实施例，在附图中：

图1是示出根据实施例的图像传感器的框图；

图2A和图2B是示出全局快门模式的操作和滚动快门模式的操作的时序图；

图3是示出根据实施例的像素的电路图；

图4A和图4B示出根据实施例的全局快门模式和滚动快门模式下的像素的读出操作；

图5是示出根据实施例的提供给像素的控制信号和斜坡信号的时序图；

图6A和图6B是示出根据实施例的提供给像素的控制信号和斜坡信号的时序图；

图7是示出根据实施例的像素的电路图；

图8A是图7的像素的平面图，图8B是图7的像素的垂直剖视图；

图9A和图9B是示出根据实施例的提供给像素的控制信号和斜坡信号的时序图；

图10是示出根据实施例的像素的电路图；

图11是示出根据实施例的像素的电路图；

图12是示意性地示出图11的像素的平面图；

图13是示出根据实施例的提供给像素的控制信号的时序图；

图14是示出根据实施例的像素的电路图；

图15是示意性地示出图14的像素的平面图；

图16A和图16B分别示出根据实施例的图像传感器的堆叠结构；

图17A和图17B分别是示出根据实施例的电子装置的框图；以及图18是示意性地示出根据实施例的包括图像传感器的电子装置的框图。

具体实施方式

在下文中，将参照附图详细描述实施例。

图1是示出根据实施例的图像传感器100的框图。

图像传感器100可被安装在具有图像或光感测功能的电子装置上。例如，图像传感器100可被安装在电子装置(诸如，相机、智能电话、可穿戴装置、物联网(IoT)装置、家用电器、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航系统、无人机或高级驾驶员辅助系统(ADAS))上。另外，图像传感器100可被安装在作为例如车辆、家具、制造设施、门和各种测量装置中的组件而被设置的电子装置上。

参照图1，图像传感器100可包括像素阵列110、行驱动器120、斜坡信号生成器130、模数转换(ADC)电路140、数据输出电路170和时序控制器180。图像传感器100还可包括信号处理器190。包括斜坡信号生成器130、ADC电路140和数据输出电路170的构造可被称为读出电路。

像素阵列110可包括多条行线RL、多条列线CL以及连接到行线RL和列线CL并以矩阵形式布置的多个像素PX。像素PX可均是有源像素传感器(APS)。

像素PX可均包括至少一个光电转换元件。像素PX可均通过使用光电转换元件感测光，并基于感测的光输出作为电信号的图像信号。例如，光电转换元件可包括光电二极管、光电晶体管、光电门或钉扎光电二极管。

像素PX可均感测特定光谱区域的光。例如，像素PX可包括将红色光谱区域的光转换为电信号的红色像素、将绿色光谱区域的光转换为电信号的绿色像素、以及将蓝色光谱区域的光转换为电信号的蓝色像素。在实施例中，像素PX可具有拜耳模式颜色布置。然而，发明构思的方面不限于此，像素PX还可包括白色像素。作为另一示例，像素PX可包括以不同颜色配置组合的像素(例如，黄色像素、青色像素和品红色像素)。

透射特定光谱区域的光的滤色器阵列可设置在像素PX上方。可根据设置在像素上方的滤色器来确定能够由像素感测的颜色。然而，发明构思的方面不限于此。在一些实施例中，特定光电转换元件可根据施加到光电转换元件的电信号的电平，将特定波长带的光转换为电信号。

在实施例中，像素PX可均具有能够根据全局快门方法和滚动快门方法操作的像素结构。像素阵列110可根据全局快门方法或滚动快门方法操作。根据全局快门方法，像素阵列110的像素PX具有相同的曝光开始时间和曝光时段，并且在曝光时段之后，像素阵列110的行被顺序地读出。根据滚动快门方法，像素阵列110的行被顺序地曝光并被顺序地读出。

在实施例中，像素PX可均具有双转换增益。双转换增益可包括低转换增益和高转换增益。转换增益可表示在浮置扩散节点(参见图3的浮置扩散节点FD)处累积的电荷被转换为电压的比率。由光电转换元件生成的电荷可被传输到浮置扩散节点FD并在浮置扩散节点FD处累积，并且在浮置扩散节点FD处累积的电荷可根据转换增益被转换为电压。在这种情况下，转换增益可根据浮置扩散节点FD的电容而变化。当电容增大时，转换增益可减小，并且当电容减小时，转换增益可增大。

在实施例中，像素PX可均包括至少两个光电二极管。图像传感器100可基于与从至少两个光电二极管输出的光电荷对应的像素信号来提供自动聚焦(AF)功能。

参照图3、图7、图10、图11和图14详细描述根据发明构思的方面的像素PX的像素结构。

行驱动器120可以以行为单位驱动像素阵列110。行驱动器120可对从时序控制器180接收的行控制信号(例如，地址信号)进行解码，并且可响应于解码后的行控制信号来选择构成像素阵列110的行线RL中的至少一条。例如，行驱动器120可生成用于选择行中的一行的选择信号。像素阵列110可输出来自由从行驱动器120提供的选择信号选择的行的像素信号(例如，像素电压)。像素信号可包括重置信号和图像信号。行驱动器120可将用于输出像素信号的控制信号发送到像素阵列110，并且像素PX可响应于控制信号进行操作以输出像素信号。

斜坡信号生成器130可生成斜坡信号(例如，斜坡电压)，斜坡信号(例如，斜坡电压)的电平在时序控制器180的控制下以特定斜率上升或下降。斜坡信号RAMP可被提供给包括在ADC电路140中的多个相关双采样(CDS)电路150中的每个。

ADC电路140可包括CDS电路150和多个计数器(CNTR)160。ADC电路140可将从像素阵列110输入的像素信号(例如，像素电压)转换为作为数字信号的像素值。CDS电路150和计数器160可将通过列线CL接收的像素信号转换为作为数字信号的像素值。

CDS电路150可将通过列线CL接收的像素信号(例如，像素电压)与斜坡信号RAMP进行比较，并且可输出比较结果作为比较信号。当斜坡信号RAMP的电平等于像素信号的电平时，CDS电路150可输出从第一电平(例如，逻辑高)转变为第二电平(例如，逻辑低)的比较信号。可根据像素信号的电平来确定比较信号的电平转变的时间点。在下文中，为了便于说明，第一电平被称为高电平，第二电平被称为低电平。

CDS电路150可根据CDS方法对从像素PX提供的像素信号进行采样。CDS电路150可通过对作为像素信号被接收的重置信号进行采样并且将重置信号与斜坡信号RAMP进行比较，来根据重置信号生成比较信号。此后，CDS电路150可通过对与重置信号相关的图像信号进行采样并且将图像信号与斜坡信号RAMP进行比较来根据图像信号生成比较信号。

计数器160可通过基于从时序控制器180提供的计数时钟CNT_CLK对从CDS电路150输出的比较信号的电平转变时间点进行计数来输出计数值。

在一些实施例中，计数器160可被实现为计数值基于计数时钟CNT_CLK顺序地增加的递增计数器和计算电路。可选地，计数器160可被实现为递增/递减计数器或逐位反转(bit-wise inversion)计数器。

在一些实施例中，图像传感器100还可包括计数码生成器，计数码生成器生成计数码(例如，格雷码)并且将计数码提供给计数器160，该计数码的值周期性地改变。计数器160可包括锁存电路和计算电路。锁存电路可在比较信号的电平转变的时间点对计数码的码值进行锁存。锁存电路可对与重置信号对应的码值(例如，重置值)和与图像信号对应的码值(例如，图像信号值)进行锁存。计算电路可通过计算重置值和图像信号值来生成从其中去除了像素PX的重置电平的图像信号值。计数器160可输出从其中去除了重置电平的图像信号值作为像素值。

数据输出电路170可临时存储从ADC电路140输出的像素值，然后输出像素值。数据输出电路170可包括多个列存储器171(也被称为缓冲器BF)和列解码器172。列存储器171可存储从对应的计数器160接收的像素值。在一些实施例中，列存储器171可分别包括在计数器160中。存储在列存储器171中的像素值可在列解码器172的控制下作为图像数据IDTA被输出。

时序控制器180可将控制信号输出到行驱动器120、斜坡信号生成器130、ADC电路140和数据输出电路170，并且可控制行驱动器120、斜坡信号生成器130、ADC电路140和数据输出电路170的操作或时序。

信号处理器190可对图像数据IDTA执行降噪处理、增益控制、波形整形处理、插值处理、白平衡处理、伽马处理、边缘增强处理、像素合并等。在一些实施例中，信号处理器190可被设置在位于图像传感器100外部的外部处理器(未示出)中。

图2A和图2B是示出全局快门模式的操作和滚动快门模式的操作的时序图。

参照图1和图2A，图像传感器100可在全局快门模式下操作。

一个帧时段FP可包括第一时段P1和第二时段P2。在第一时段P1中，像素阵列110的像素PX(即，像素阵列110的行(例如，第一行R1至第n行Rn))可同时执行重置操作、曝光操作和全局信号转储操作。在第二时段P2中，像素阵列110的行可顺序地执行读出操作。第二时段P2可被称为帧读出时段。

第一时段P1可包括重置时段、累积(即，曝光)时段和全局信号转储时段GSDP。在重置时段中，像素PX可执行去除在光电二极管(和浮置扩散节点)处累积的电荷的重置操作。在累积时段中，像素PX可执行光电二极管生成并累积与接收的光信号对应的光电荷的累积操作。在全局信号转储时段GSDP中，像素PX可将根据浮置扩散节点的重置电平的重置信号和与光电二极管处累积的光电荷对应的图像信号存储在设置在其中的至少两个电容器中。

在第二时段P2中，可执行在读出时段期间执行的读出操作针对每一行顺序地执行的滚动读出操作。例如，在对像素阵列110的第一行R1执行读出操作之后，可对第一行R1之后的第二行R2执行读出操作。在对第二行R2执行读出操作之后，可对第二行R2之后的第三行R3执行读出操作。因此，在对第一行R1执行读出操作之后，第一时段P1与后续行(即，R2至Rn)的读出时段之间的等待时段可递增地增加。在读出操作中，可从每个像素PX输出在全局信号转储时段GSDP期间分别存储在至少两个电容器中的重置信号和图像信号作为像素信号。

参照图1和图2B，图像传感器100可在滚动快门模式下操作。

在一个帧时段FP中，像素阵列110的行(例如，第一行R1至第n行Rn)可顺序地执行重置操作、曝光操作和读出操作。

在重置时段中，像素阵列110的一行的像素PX可执行重置操作。在累积时段中，像素阵列110的一行的像素可执行累积操作。在读出时段中，像素阵列110的一行的像素PX可输出与浮置扩散节点的重置电平对应的重置信号(例如，重置电压)和与由光电二极管生成的光电荷对应的图像信号(例如，图像电压)作为像素信号。像素阵列110的行的读出时段彼此不重叠。在读出时段之后，像素阵列110的一行的像素PX可在等待时段之后再次执行重置操作。在实施例中，可设置等待时段，使得“在帧时段FP的初期读出的至少一行(例如，第一行R1、第二行R2等)在后续帧时段中的读出时段”不与“在帧时段FP的末期读出的至少另一行(例如，第n-1行Rn-1、第n行Rn等)在当前帧时段中的读出时段”重叠。

如上所述，根据发明构思的方面的图像传感器100可选择性地在全局快门模式或滚动快门模式下操作。在实施例中，安装有图像传感器100的电子装置(例如，图像处理装置)可在高速运动图像捕获期间以全局快门模式操作，并且可在高质量静止图像捕获或低速运动图像捕获期间(即，在高质量图像生成期间)以滚动快门模式操作。在实施例中，图像传感器100可在高照度环境中以滚动快门模式操作，并且可在低照度环境中以全局快门模式操作。

图3是示出根据实施例的像素PXa的电路图。

参照图3，像素PXa可包括光电二极管PD和像素信号生成电路PSCa(也被称为像素电路)。像素信号生成电路PSCa也可包括多个晶体管、第一电容器C1和第二电容器C2。晶体管可包括传输晶体管TX、重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1、第二采样晶体管SMP2、第二驱动晶体管DX2、第一选择晶体管SX1和第二选择晶体管SX2。控制信号可被施加到像素信号生成电路PSCa。控制信号可包括传输控制信号TS、重置控制信号RS、增益控制信号CGS、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一采样信号SPS1、第二采样信号SPS2、第一选择信号SEL1和第二选择信号SEL2。控制信号中的至少一些可由行驱动器120生成。

光电二极管PD可生成根据光的强度而变化的光电荷。例如，光电二极管PD可与入射光的量成比例地生成电荷(即，具有负电荷的电子和具有正电荷的空穴)。

传输晶体管TX可连接在光电二极管PD与浮置扩散节点FD之间。传输晶体管TX的第一端子可连接到光电二极管PD的输出端子，并且传输晶体管TX的第二端子可连接到浮置扩散节点FD。传输晶体管TX可响应于从行驱动器120接收的传输控制信号TS而被导通或截止。传输晶体管TX可被导通，使得由光电二极管PD生成的光电荷被传输到浮置扩散节点FD。

重置晶体管RX可重置在浮置扩散节点FD处累积的电荷。像素电压VPIX可被施加到重置晶体管RX的第一端子，并且重置晶体管RX的第二端子可连接到转换增益控制晶体管DCG的第一端子。重置晶体管RX可响应于从行驱动器120接收的重置控制信号RS而被导通或截止。当重置晶体管RX和转换增益控制晶体管DCG被导通时，在浮置扩散节点FD处累积的电荷可被释放以重置浮置扩散节点FD。

转换增益控制晶体管DCG可控制像素PXa的转换增益。转换增益可表示在浮置扩散节点FD处累积的电荷被转换为电压的比率。转换增益可根据浮置扩散节点FD的电容而变化。当电容增大时，转换增益可减小，并且当电容减小时，转换增益可增大。

转换增益控制晶体管DCG可响应于增益控制信号CGS而被导通或截止。当转换增益控制晶体管DCG被导通时，浮置扩散节点FD的电容可增大，因此，转换增益可减小。当转换增益控制晶体管DCG被截止时，浮置扩散节点FD的电容可减小，因此，转换增益可增大。因此，像素PXa可根据转换增益控制晶体管DCG的导通/截止状态在高转换增益(HCG)模式或低转换增益(LCG)模式下操作。例如，像素PXa可在双转换增益模式下操作。转换增益模式可由转换增益控制晶体管DCG的导通/截止状态确定。

像素电压VPIX可被施加到第一驱动晶体管DX1的第一端子，并且第一驱动晶体管DX1的第二端子可连接到第一节点N1。第一驱动晶体管DX1在此可被称为“第一源极跟随器”。第一驱动晶体管DX1可作为根据在浮置扩散节点FD处充入的电荷量来对信号进行缓冲的缓冲放大器操作缓冲放大器。浮置扩散节点FD的电位可根据在浮置扩散节点FD处累积的电荷量而改变，并且第一驱动晶体管DX1可放大浮置扩散节点FD中的电位变化(即，电压)并且将放大的电位变化输出到第一节点N1。第一驱动晶体管DX1可将与浮置扩散节点FD的电压对应的电压输出到第一节点N1。

像素信号生成电路PSCa可操作第一驱动晶体管DX1，并且包括对第二节点N2预充电的多个晶体管(例如，预充电晶体管PCX、第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2)。

预充电晶体管PCX的第一端子可连接到第一节点N1，并且预充电晶体管PCX的第二端子可连接到第二预充电选择晶体管PSX2的第一端子。第二预充电选择晶体管PSX2的第二端子可连接到预充电源PC_SRC。例如，预充电源PC_SRC可以是接地电压。第二预充电选择晶体管PSX2可响应于第二预充电选择信号PSEL2而被导通或截止。第二预充电选择晶体管PSX2可被导通，使得预充电源PC_SRC被提供给预充电晶体管PCX的第二端子。预充电晶体管PCX可作为电流源操作，并且可根据预充电信号PC生成负载电流。第一驱动晶体管DX1可根据负载电流操作。

第一预充电选择晶体管PSX1的第一端子可连接到第一节点N1，并且第一预充电选择晶体管PSX1的第二端子可连接到第二节点N2。第一预充电选择晶体管PSX1可响应于第一预充电选择信号PSEL1而被导通或截止。第一预充电选择晶体管PSX1可被导通，使得第二节点N2被预充电。

尽管图3示出像素PXa包括两个预充电选择晶体管PSX1和PSX2，但是发明构思的方面不限于此。像素PXa可包括基于第一节点N1的电压对第二节点N2进行预充电的各种数量的预充电选择晶体管。

第一采样晶体管SMP1、第二采样晶体管SMP2、第一电容器C1和第二电容器C2可作为当像素PXa在全局快门模式下操作时对通过第一节点N1输出的第一电压(例如，重置电压)和第二电压(例如，图像电压)进行采样的采样电路操作。

第一采样晶体管SMP1的第一端子可连接到第二节点N2，并且第一采样晶体管SMP1的第二端子可连接到第三节点N3。第一电容器C1的第一端子可连接到第三节点N3，并且像素电压VPIX可被施加到第一电容器C1的第二端子。在实施例中，接地电压可被施加到第一电容器C1的第二端子。第一采样晶体管SMP1可响应于第一采样信号SPS1而被导通或截止。第一采样晶体管SMP1可被导通，使得第一电容器C1连接到第二节点N2。第二采样晶体管SMP2的第一端子可连接到第二节点N2，并且第二采样晶体管SMP2的第二端子可连接到第四节点N4。第二电容器C2的第一端子可连接到第四节点N4，并且像素电压VPIX可被施加到第二电容器C2的第二端子。在实施例中，接地电压可被施加到第二电容器C2的第二端子。第二采样晶体管SMP2可响应于第二采样信号SPS2而被导通或截止。第二采样晶体管SMP2可被导通，使得第二电容器C2连接到第二节点N2。

第一电容器C1和第二电容器C2可对根据重置操作的重置电压进行采样，或者可对根据在光电二极管PD处累积的光电荷的图像电压进行采样。

在全局信号转储时段(参见图2的全局信号转储时段GSDP)中，第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2可处于导通状态。在这种情况下，当第一采样晶体管SMP1处于导通状态时，可在第一电容器C1处对电荷进行累积，并且可在第一电容器C1中对重置电压RST进行采样(存储)。此后，当第二采样晶体管SMP2处于导通状态时，可在第二电容器C2处对电荷进行累积，并且可在第二电容器C2中对图像电压SIG进行采样(存储)。

像素电压VPIX可被施加到第二驱动晶体管DX2的第一端子，并且第二驱动晶体管DX2的第二端子可连接到第一选择晶体管SX1的第一端子。第二驱动晶体管DX2在此可被称为“第二源极跟随器”。第二驱动晶体管DX2可放大第二节点N2中的电位变化(即，电压)并且输出放大后的电位变化。

第一选择晶体管SX1的第一端子可连接到第二驱动晶体管DX2的第二端子，并且第一选择晶体管SX1的第二端子可连接到列线CL。第一选择晶体管SX1可响应于第一选择信号SEL1而被导通或截止。

当像素PXa以全局快门模式操作时，第一选择晶体管SX1可在像素PXa的读出时段期间被导通，使得第二驱动晶体管DX2的输出(例如，重置电压RST或图像电压SIG)作为像素信号PXS被输出到列线CL。

例如，当第一选择晶体管SX1处于导通状态、第一采样晶体管SMP1处于导通状态并且第二采样晶体管SMP2处于截止状态时，在第一电容器C1中采样的重置电压RST可作为像素信号PXS被输出。当第一选择晶体管SX1处于导通状态、第二采样晶体管SMP2处于导通状态并且第一采样晶体管SMP1处于截止状态时，在第二电容器C2中存储的图像电压SIG可作为像素信号PXS被输出。

第二选择晶体管SX2的第一端子可连接到第一节点N1，并且第二选择晶体管SX2的第二端子可连接到列线CL。第二选择晶体管SX2可响应于第二选择信号SEL2而被导通或截止。

当像素PXa以滚动快门模式操作时，第二选择晶体管SX2可在像素PXa的读出时段期间被导通，使得第一驱动晶体管DX1的输出(例如，重置电压RST或图像电压SIG)作为像素信号PXS被输出到列线CL。

图4A和图4B分别示出根据实施例的全局快门模式和滚动快门模式下的像素PXa的读出操作。

参照图4A，当像素PXa在全局快门模式下操作时，第一选择晶体管SX1可被导通并且第二选择晶体管SX2可被截止。在全局信号转储时段中，分别存储在第一电容器C1和第二电容器C2中的重置电压RST和图像电压SIG可通过第一选择晶体管SX1作为像素信号PXS被输出到列线CL。

参照图4B，当像素PXa在滚动快门模式下操作时，第一选择晶体管SX1可被截止并且第二选择晶体管SX2可被导通。在这种情况下，作为采样电路操作的第一采样晶体管SMP1、第二采样晶体管SMP2和第一预充电选择晶体管PSX1可被截止。

重置电压RST和图像电压SIG可通过第二选择晶体管SX2作为像素信号PXS被输出到列线CL。

图5是示出根据实施例的提供给像素的控制信号和斜坡信号的时序图。

图5示出当图3的像素PXa以全局快门模式操作时，在全局信号转储时段GSDP和滚动读出时段ROP中提供给像素PXa的控制信号和斜坡信号。参照图3和图5给出描述。

当像素PXa在全局快门模式下操作时，第二选择信号SEL2可处于低电平，并且第二选择晶体管SX2可响应于低电平的第二选择信号SEL2而被截止。在本实施例中，假设像素PXa在HCG模式下操作。转换增益控制晶体管DCG可响应于低电平的增益控制信号CGS而被截止。然而，因为转换增益控制晶体管DCG连接在重置晶体管RX与浮置扩散节点FD之间，所以当重置晶体管RX被导通时，转换增益控制晶体管DCG也可被导通，以便重置浮置扩散节点FD。

在全局信号转储时段GSDP中，预充电信号PC、第一预充电选择信号PSEL1和第二预充电选择信号PSEL2可保持高电平。因此，第一驱动晶体管DX1可操作，并且从第一驱动晶体管DX1输出的信号可被传输到第一节点N1。另外，在全局信号转储时段GSDP中，第一选择信号SEL1可处于低电平，并且第一选择晶体管SX1可响应于低电平的第一选择信号SEL1而被截止。

重置控制信号RS和增益控制信号CGS可在全局信号转储时段GSDP开始时在第一重置时间RT11内保持高电平，并且重置晶体管RX和转换增益控制晶体管DCG可响应于高电平的重置控制信号RS和高电平的增益控制信号CGS而被导通，使得浮置扩散节点FD被重置(或初始化)。例如，浮置扩散节点FD可被重置为像素电压VPIX。此后，增益控制信号CGS可转变为低电平，并且转换增益控制晶体管DCG可响应于低电平的增益控制信号CGS而被截止。因此，像素PXa可在HCG模式下操作。

第一驱动晶体管DX1将指示重置浮置扩散节点FD的电压电平的第一电压(例如，重置电压)输出到第一节点N1。

第一采样晶体管SMP1可在第一稳定时间ST1内响应于高电平的第一采样信号SPS1而被导通。可在第一稳定时间ST1内基于第一节点N1的第一电压对第一电容器C1充电。可对第一电容器C1充电，直到第一电压在第三节点N3处稳定为止。因此，可在第一电容器C1中对第一电压(例如，重置电压)进行采样。例如，可将与像素电压VPIX和第一电压之间的差对应的电压存储在第一电容器C1中。在实施例中，当接地电压被施加到第一电容器C1的第二端子时，第一电压可被存储在第一电容器C1中。

此后，在传输时段TT中，传输晶体管TX可响应于高电平的传输控制信号TS而被导通，并且由光电二极管PD生成的电荷(光电荷)可被传输到浮置扩散节点FD。电荷可在浮置扩散节点FD处累积。第一驱动晶体管DX1可将指示电荷被累积的浮置扩散节点FD的电压的第二电压(例如，图像电压)输出到第二节点N2。

第二采样晶体管SMP2可在第二稳定时间ST2内响应于高电平的第二采样信号SPS2而被导通。可在第二稳定时间ST2内基于第二电压对第二电容器C2充电。可对第二电容器C2充电，直到第二电压在第四节点N4处稳定为止。因此，可在第二电容器C2中对第二电压(例如，图像电压)进行采样。例如，可将与像素电压VPIX和第二电压之间的差对应的电压存储在第二电容器C2中。在实施例中，当接地电压被施加到第二电容器C2的第二端子时，第二电压可被存储在第二电容器C2中。

此后，在滚动读出时段ROP中，可读出分别在第一电容器C1和第二电容器C2中采样的第一电压(例如，重置电压)和第二电压(例如，图像电压)。在滚动读出时段ROP中，预充电信号PC和第一选择信号SEL1可保持高电平，并且预充电晶体管PCX可响应于高电平的预充电信号PC而保持导通状态。

重置晶体管RX和转换增益控制晶体管DCG可在第二重置时间RT12内响应于高电平的重置控制信号RS和高电平的转换增益控制信号CGS分别被导通，使得浮置扩散节点FD被重置。此时，传输晶体管TX可在第二重置时间RT12的至少一部分内响应于高电平的传输控制信号TS而被导通，使得光电二极管PD中剩余的光电荷被去除。

第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2可在第一预充电时间PT1内响应于高电平的第一预充电选择信号PSEL1和高电平的第二预充电选择信号PSEL2而被导通。在实施例中，第一预充电时间PT1可与第二重置时间RT12的至少一部分重叠。可基于指示浮置扩散节点FD的重置电平的第一电压来对第二节点N2进行预充电。根据本发明构思的方面，对第二节点N2进行预充电可具有与对第二节点N2进行重置相同的含义。

此后，在第一电荷共享时段CS1中，第一采样晶体管SMP1可响应于高电平的第一采样信号SPS1而被导通。第二节点N2和第三节点N3可彼此连接，使得在第二节点N2与第三节点N3之间发生电荷共享。因此，第二节点N2可稳定到第三节点N3的第一电压。第二驱动晶体管DX2可生成与第一电压对应的重置电压RST。第一选择晶体管SX1可将重置电压RST输出到列线CL。

在第一采样晶体管SMP1在第一电荷共享时段CS1期间被导通之后，斜坡信号RAMP可在重置读出时间RRT内以恒定斜率减小(或增大)。

对于重置读出时间RRT，CDS电路(参见图1的CDS电路150)可将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，重置电压RST)进行比较。因此，ADC电路(参见图1中的ADC电路140)可将重置电压RST转换为作为数字值的重置值。

在重置读出时间RRT已经流逝并且第一采样信号SPS1从高电平转变到低电平之后，第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2可在第二预充电时间PT2内响应于高电平的第一预充电选择信号PSEL1和高电平的第二预充电选择信号PSEL2分别被导通。可基于指示浮置扩散节点FD的重置电平的第一电压来对第二节点N2进行预充电。例如，第二节点N2可被重置。

如上所述，因为第二节点N2在第一预充电时间PT1内和第二预充电时间PT2内被预充电，所以可防止第二节点N2的电压电平由于外部改变(例如，当第一采样晶体管SMP1被截止时的电荷注入或时钟馈通)而改变。因此，每个像素的暗偏移可被最小化。

此后，在第二电荷共享时段CS2中，第二采样晶体管SMP2可响应于高电平的第二采样信号SPS2而被导通。第二节点N2和第四节点N4可彼此连接，使得在第二节点N2与第四节点N4之间发生电荷共享。因此，第二节点N2可稳定到第二电压。第二驱动晶体管DX2可生成与第二电压对应的图像电压SIG。第一选择晶体管SX1可将图像电压SIG输出到列线CL。

在第二采样晶体管SMP2在第二电荷共享时段CS2期间被导通之后，斜坡信号RAMP可在图像读出时间SRT内以恒定斜率减小(或增大)。

对于图像读出时间SRT，CDS电路(参见图1的CDS电路150)可将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，图像电压SIG)进行比较。因此，ADC电路(参见图1中的ADC电路140)可将图像电压SIG转换为作为数字值的图像值。因此，在全局快门模式下操作的像素阵列(参见图1的像素阵列110)的一行中的像素PXa的读出操作可被完成。

图6A和图6B是示出根据实施例的提供给像素的控制信号和斜坡信号的时序图。

图6A示出当像素PXa在滚动快门模式和HCG模式下操作时提供给图3的像素PXa的控制信号和斜坡信号，并且图6B示出当像素PXa在滚动快门模式和内部双转换增益模式下操作时提供给图3的像素PXa的控制信号和斜坡信号。在下文中，参照图3、图6A和图6B给出描述。

参照图3、图6A和图6B，可在读出时段(例如，一个水平时段1H)期间读出像素阵列(参见图1的像素阵列110)的一行的像素PXa。

当像素PXa在滚动快门模式下操作时，第一选择信号SEL1、第一采样信号SPS1、第二采样信号SPS2和第一预充电选择信号PSEL1处于低电平，并且第一选择晶体管SX1、第一采样晶体管SMP1、第二采样晶体管SMP2和第一预充电选择晶体管PSX1可被截止。预充电信号PC和第二预充电选择信号PSEL2处于高电平，并且预充电晶体管PCX和第二预充电选择晶体管PSX2可被导通。

参照图6A，转换增益控制晶体管DCG可响应于低电平的增益控制信号CGS而被截止。然而，因为转换增益控制晶体管DCG连接在重置晶体管RX与浮置扩散节点FD之间，所以当重置晶体管RX被导通时，转换增益控制晶体管DCG也可被导通，以便重置浮置扩散节点FD。

重置控制信号RS和增益控制信号CGS可在重置时间RT内保持高电平，并且重置晶体管RX和转换增益控制晶体管DCG可响应于高电平的重置控制信号RS和高电平的增益控制信号CGS而分别被导通，使得浮置扩散节点FD被重置。例如，浮置扩散节点FD可被重置为像素电压VPIX。在实施例中，重置时间RT可从读出时段(例如，图2B的累积时段)之前持续。此后，增益控制信号CGS可转变为低电平，并且转换增益控制晶体管DCG可响应于低电平的增益控制信号CGS而被截止。因此，像素PXa可在HCG模式下操作。

第一驱动晶体管DX1可将指示重置浮置扩散节点FD的电压电平的第一电压(例如，重置电压)输出到第一节点N1。

当像素PXa在滚动快门模式下操作时，第二选择信号SEL2可在读出时段期间保持高电平，并且第二选择晶体管SX2可响应于高电平的第二选择信号SEL2而被导通。第二选择晶体管SX2可将从第一节点N1输出的第一电压(即，重置电压RST)作为像素信号PXS输出到列线CL。

斜坡信号RAMP可在重置读出时间RRT内以恒定斜率减小(或增大)。

此后，传输控制信号TS可从低电平转变到高电平，并且传输晶体管TX可在传输时段TT期间响应于高电平的传输控制信号TS而被导通。传输晶体管TX可将由光电二极管PD生成并累积的光电荷传输到浮置扩散节点FD。

第一驱动晶体管DX1可将指示光电荷被累积的浮置扩散节点FD的电压电平的第二电压(例如，图像电压SIG)输出到第一节点N1。第二选择晶体管SX2可将从第一节点N1输出的第二电压(例如，图像电压SIG)作为像素信号PXS输出到列线CL。

斜坡信号RAMP可在图像读出时间SRT内以恒定斜率减小(或增大)。对于图像读出时间SRT，CDS电路(参见图1的CDS电路150)可将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，图像电压SIG)进行比较。因此，ADC电路(参见图1中的ADC电路140)可将图像电压SIG转换为作为数字值的图像值。

因此，在滚动快门模式和HCG模式下操作的像素阵列(参见图1的像素阵列110)的一行的像素PXa的读出操作可被完成。

参照图6B，增益控制信号CGS可在读出时段的第一子时段SP1和第四子时段SP4期间处于高电平，并且增益控制信号CGS可在读出时段的第二子时段SP2和第三子时段SP3期间处于低电平。例如，像素PXa可在第一子时段SP1和第四子时段SP4期间在LCG模式下操作，并且可在第二子时段SP2和第三子时段SP3期间在HCG模式下操作。例如，像素PXa可在一次曝光之后的一个读出时段期间以双转换增益模式操作。因此，像素阵列(参见图1的像素阵列110)可在一个帧期间在双转换增益模式下操作。

转换增益控制晶体管DCG可在第一子时段SP1期间响应于高电平的增益控制信号CGS而被导通，并且像素PXa可在LCG模式下操作。

重置控制信号RS可在重置时间RT内保持高电平，并且重置晶体管RX可响应于高电平的重置控制信号RS而被导通，使得浮置扩散节点FD被重置。例如，浮置扩散节点FD可被重置为像素电压VPIX。

第一驱动晶体管DX1可将指示LCG模式下的被重置的浮置扩散节点FD的电压电平的第一重置电压RST_L输出到第一节点N1。第一重置电压RST_L指示LCG模式下的重置电压。第二选择晶体管SX2可将第一重置电压RST_L作为像素信号PXS输出到列线CL。

斜坡信号RAMP可在第一重置读出时间RRT1内以恒定斜率减小(或增大)。对于第一重置读出时间RRT1，CDS电路(参见图1的CDS电路150)可将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，第一重置电压RST_L)进行比较。因此，ADC电路(参见图1中的ADC电路140)可将第一重置电压RST_L转换为作为数字值的第一重置值。

此后，增益控制信号CGS可从高电平转变到低电平。转换增益控制晶体管DCG可在第二子时段SP2期间响应于低电平的增益控制信号CGS而被截止，并且像素PXa可在HCG模式下操作。

当转换增益控制晶体管DCG被截止时，被重置的浮置扩散节点FD的电压电平可改变。例如，转换增益控制晶体管DCG的栅极端子与浮置扩散节点FD之间的寄生电容器的电容可改变。因此，浮置扩散节点FD的电压电平可改变。

第一驱动晶体管DX1可将指示HCG模式下的被重置的浮置扩散节点FD的电压电平的第二重置电压RST_H输出到第一节点N1。第二重置电压RST_H指示HCG模式下的重置电压。第二选择晶体管SX2可将第二重置电压RST_H作为像素信号PXS输出到列线CL。

斜坡信号RAMP可在第二重置读出时间RRT2内以恒定斜率减小(或增大)。对于第二重置读出时间RRT2，CDS电路(参见图1的CDS电路150)可将斜坡信号RAMP与第二重置电压RST_H进行比较。因此，ADC电路(参见图1中的ADC电路140)可将第二重置电压RST_H转换为作为数字值的第二重置值。

在第三子时段SP3中，增益控制信号CGS可继续保持低电平。转换增益控制晶体管DCG可响应于低电平的增益控制信号CGS而被截止，并且像素PXa可在HCG模式下操作。

在第一传输时段TT1中，传输控制信号TS可切换到高电平。传输晶体管TX可响应于高电平的传输控制信号TS而被导通，使得由光电二极管PD生成并累积的光电荷被传输到浮置扩散节点FD。浮置扩散节点FD的电压电平可被降低。

第一驱动晶体管DX1可将指示HCG模式下的光电荷被累积的浮置扩散节点FD的电压电平的第二图像电压SIG_H输出到第一节点N1。第二图像电压SIG_H指示HCG模式下的图像电压。第二选择晶体管SX2可将第二图像电压SIG_H作为像素信号PXS输出到列线CL。

斜坡信号RAMP可在第一图像读出时间SRT1内以恒定斜率减小(或增大)。CDS电路(参见图1的CDS电路150)可在第一图像读出时间SRT1内将斜坡信号RAMP与第二图像电压SIG_H进行比较。因此，ADC电路(参见图1的ADC电路140)可将第二图像电压SIG_H转换为作为数字值的第二图像值。

此后，增益控制信号CGS可从低电平转变到高电平。转换增益控制晶体管DCG可在第四子时段SP4期间响应于高电平的增益控制信号CGS而被导通，并且像素PXa可在LCG模式下操作。

当转换增益控制晶体管DCG被导通时，在浮置扩散节点FD处形成的寄生电容器的电容可比第二子时段SP2中的电容增加得多。因此，浮置扩散节点FD的电压电平可被降低。

在第二传输时段TT2中，传输控制信号TS可切换到高电平。传输晶体管TX可响应于高电平的传输控制信号TS而被导通，使得在光电二极管PD中剩余的光电荷和从第一传输时段TT1之后至第二传输时段TT2之前在光电二极管PD处生成并累积的光电荷被传输到浮置扩散节点FD。

第一驱动晶体管DX1可将指示LCG模式下的光电荷被累积的浮置扩散节点FD的电压电平的第一图像电压SIG_L输出到第一节点N1。第一图像电压SIG_L指示LCG模式下的图像电压。第二选择晶体管SX2可将第一图像电压SIG_L作为像素信号PXS输出到列线CL。

斜坡信号RAMP可在第二图像读出时间SRT2内以恒定斜率减小(或增大)。CDS电路(参见图1的CDS电路150)可在第二图像读出时间SRT2内将斜坡信号RAMP与第一图像电压SIG_L进行比较。因此，ADC电路(参见图1的ADC电路140)可将第一图像电压SIG_L转换为作为数字值的第一图像值。

可生成通过从第一图像值减去第一重置值获得的值作为LCG模式下的像素值，并且可生成通过从第二图像值减去第二重置值获得的值作为HCG模式下的像素值。可基于在LCG模式下的多个像素值生成LCG图像数据，并且可基于在HCG模式下的多个像素值生成HCG图像数据。HCG图像数据的亮度可与LCG图像数据的亮度不同。信号处理器(参见图1的信号处理器190)或外部处理器可通过将LCG图像数据与HCG图像数据合并来生成高动态范围(HDR)图像数据。

图7是示出根据实施例的像素PXb的电路图。

参照图7，像素PXb可包括第一光电二极管PD1、第二光电二极管PD2和像素信号生成电路PSCb。像素信号生成电路PSCb也可包括多个晶体管、第一电容器C1、第二电容器C2和第三电容器C3。晶体管可包括第一传输晶体管TX1、第二传输晶体管TX2、重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1、第二采样晶体管SMP2、第三采样晶体管SMP3、第二驱动晶体管DX2、第一选择晶体管SX1和第二选择晶体管SX2。控制信号可被施加到像素信号生成电路PSCb。控制信号可包括第一传输控制信号TS1、第二传输控制信号TS2、重置控制信号RS、增益控制信号CGS、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一采样信号SPS1、第二采样信号SPS2、第三采样信号SPS3、第一选择信号SEL1和第二选择信号SEL2。控制信号中的至少一些可由行驱动器(参见图1的行驱动器120)生成。

将图7与图3进行比较，图3的像素PXa可包括光电二极管PD和传输晶体管TX，图7的像素PXb可包括第一光电二极管PD1、第一传输晶体管TX1、第二光电二极管PD2和第二传输晶体管TX2。例如，像素PXb还可包括一对光电二极管和与该对光电二极管对应的一对传输晶体管。

另外，图3的像素PXa可包括第一电容器C1、第二电容器C2、连接在第一电容器C1与第二节点N2之间的第一采样晶体管SMP1以及连接在第二电容器C2与第二节点N2之间的第二采样晶体管SMP2，图7的像素PXb还可包括第三电容器C3和连接在第三电容器C3与第二节点N2之间的第三采样晶体管SMP3。

第一传输晶体管TX1可连接在第一光电二极管PD1与浮置扩散节点FD之间。第一传输晶体管TX1可响应于第一传输控制信号TS1而被导通或截止。第一传输晶体管TX1可被导通，使得由第一光电二极管PD1生成的光电荷被传输到浮置扩散节点FD。

第二传输晶体管TX2可连接在第二光电二极管PD2与浮置扩散节点FD之间。第二传输晶体管TX2可响应于第二传输控制信号TS2而被导通或截止。第二传输晶体管TX2可被导通，使得由第二光电二极管PD2生成的光电荷被传输到浮置扩散节点FD。

第一采样晶体管SMP1、第二采样晶体管SMP2、第三采样晶体管SMP3、第一电容器C1、第二电容器C2和第三电容器C3可作为当像素PXb在全局快门模式下操作时对通过第一节点N1输出的第一电压(例如，重置电压)、第二电压(例如，第一图像电压)和第三电压(例如，第二图像电压)进行采样的采样电路操作。第一图像电压可以是当由第一光电二极管PD1生成的光电荷在浮置扩散节点FD处累积时生成的与浮置扩散节点FD的电压电平对应的图像电压。第二图像电压可以是当由第二光电二极管PD2生成的光电荷或者由第一光电二极管PD1和第二光电二极管PD2生成的光电荷在浮置扩散节点FD处累积时生成的与浮置扩散节点FD的电压电平对应的图像电压。

第一采样晶体管SMP1的第一端子可连接到第二节点N2，并且第一采样晶体管SMP1的第二端子可连接到第三节点N3。第一电容器C1的第一端子可连接到第三节点N3，并且像素电压VPIX可被施加到第一电容器C1的第二端子。在实施例中，接地电压可被施加到第一电容器C1的第二端子。第一采样晶体管SMP1可响应于第一采样信号SPS1而被导通或截止。第一采样晶体管SMP1可被导通，使得第一电容器C1连接到第二节点N2。

第二采样晶体管SMP2的第一端子可连接到第二节点N2，并且第二采样晶体管SMP2的第二端子可连接到第四节点N4。第二电容器C2的第一端子可连接到第四节点N4，并且像素电压VPIX可被施加到第二电容器C2的第二端子。在实施例中，接地电压可被施加到第二电容器C2的第二端子。第二采样晶体管SMP2可响应于第二采样信号SPS2而被导通或截止。第二采样晶体管SMP2可被导通，使得第二电容器C2连接到第二节点N2。

第三采样晶体管SMP3的第一端子可连接到第二节点N2，并且第三采样晶体管SMP3的第二端子可连接到第五节点N5。第三电容器C3的第一端子可连接到第五节点N5，并且像素电压VPIX可被施加到第三电容器C3的第二端子。在实施例中，接地电压可被施加到第三电容器C3的第二端子。第三采样晶体管SMP3可响应于第三采样信号SPS3而被导通或截止。第三采样晶体管SMP3可被导通，使得第三电容器C3连接到第三节点N3。

第一电容器C1可对根据重置操作的重置电压进行采样，第二电容器C2可对第一图像电压进行采样，并且第三电容器C3可对第二图像电压进行采样。

像素PXb的其他配置(例如，重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1、第二采样晶体管SMP2、第二驱动晶体管DX2、第一选择晶体管SX1和第二选择晶体管SX2)的操作与图3的像素PXa的操作相同，因此其冗余描述被省略。

图8A是图7的像素PXb的平面图，图8B是图7的像素PXb的垂直剖视图。

参照图8A和图8B，像素PXb可包括微透镜ML、滤色器CF、第一光电二极管PD1、第二光电二极管PD2、浮置扩散节点FD和布线层WL。

滤色器CF可布置在微透镜ML下方，并且第一光电二极管PD1和第二光电二极管PD2可布置在滤色器CF下方。第一光电二极管PD1和第二光电二极管PD2可形成在基底SUB上，并且浮置扩散节点FD也可形成在基底SUB上。尽管未示出，但是可在基底SUB上形成晶体管(例如，重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1、第二采样晶体管SMP2、第二驱动晶体管DX2、第一选择晶体管SX1和第二选择晶体管SX2)。可在布线层WL中形成使晶体管通过其彼此连接的布线和使晶体管的控制信号通过其发送的行线。

在本实施例中，第一光电二极管PD1和第二光电二极管PD2可并排排列在微透镜ML下方。第一光电二极管PD1和第二光电二极管PD2可相对于微透镜ML的光轴MLX分别布置在左侧和右侧(或者顶部和底部)。第一光电二极管PD1可接收通过光轴MLX的右侧收集的第一光信号L1，并且第二光电二极管PD2可接收通过光轴MLX的左侧收集的第二光信号L2。

图像传感器(参见图1的图像传感器100)可生成用于成像装置的自动聚焦的自动聚焦数据。图7的像素PXb可基于第一光信号L1和第二光信号L2生成第一像素值和第二像素值。基于第一像素值和第二像素值生成的双目视差信号可用作自动聚焦数据。图7的像素PXb可以是用于生成自动聚焦数据的焦点像素。

在实施例中，包括在像素阵列(参见图1的像素阵列110)中的多个像素PX可以是焦点像素。在实施例中，包括在像素阵列(参见图1的像素阵列110)中的一些像素PX可以是焦点像素。例如，焦点像素可布置在像素阵列(参见图1的像素阵列110)的像素PX之间。

图9A和图9B是示出根据实施例的提供给图7的像素PXb的控制信号和斜坡信号的时序图。

图9A示出当图7的像素PXb在全局快门模式下操作时在全局信号转储时段GSDP和滚动读出时段ROP中提供给图7的像素PXb的控制信号和斜坡信号，并且图9B示出当图7的像素PXb在滚动快门模式下操作时在读出时段中提供给图7的像素PXb的控制信号和斜坡信号。参照图7、图9A和图9B给出描述。

在图9A和图9B中，假设像素PXb在LCG模式下操作。因此，增益控制信号CGS可处于高电平。当像素PXb在HCG模式下操作时，增益控制信号CGS可处于低电平。然而，当重置控制信号RS处于高电平时，增益控制信号CGS也可处于高电平。

参照图7和图9A，因为像素PXb在全局快门模式下操作，所以第二选择信号SEL2可处于低电平，并且第二选择晶体管SX2可响应于低电平的第二选择信号SEL2而被截止。

第一传输晶体管TX1和第二传输晶体管TX2可在重置时段RSTP的部分时段期间响应于高电平的第一传输控制信号TS1和高电平的第二传输控制信号TS2而被导通，并且在第一光电二极管PD1和第二光电二极管PD2中剩余的光电荷可被传输到浮置扩散节点FD。因此，第一光电二极管PD1和第二光电二极管PD2可被重置。光电二极管的重置表示光电荷被去除。此后，重置控制信号RS可从低电平转变到高电平，并且浮置扩散节点FD可被重置。因此，传输到浮置扩散节点FD的光电荷可被去除。

在累积时段INTP中，第一光电二极管PD1和第二光电二极管PD2可基于接收的光信号生成并累积光电荷。

在全局信号转储时段GSDP中，预充电信号PC、第一预充电选择信号PSEL1和第二预充电选择信号PSEL2可保持高电平。因此，第一驱动晶体管DX1可操作，并且从第一驱动晶体管DX1输出的信号可在第一电容器C1、第二电容器C2和第三电容器C3中被采样。

第一采样晶体管SMP1可在第一稳定时间ST1内响应于高电平的第一采样信号SPS1而被导通，并且第一电容器C1可被充电，直到基于与被重置的浮置扩散节点FD的电压电平对应的第一电压(例如，重置电压)在第三节点N3处使第一电压稳定。因此，可在第一电容器C1中对第一电压(例如，重置电压)进行采样。

此后，第一传输控制信号TS1可从低电平转变为高电平。在第一传输时段TT1中，第一传输晶体管TX1可响应于高电平的第一传输控制信号TS1而被导通，并且由第一光电二极管PD在第一累积时间IT1内生成的光电荷可被传输到浮置扩散节点FD。由第一光电二极管PD1生成的光电荷可在浮置扩散节点FD处累积，并且第一驱动晶体管DX1可将与光电荷被累积的浮置扩散节点FD的电压电平对应的第二电压(例如，第一图像电压)输出到第一节点N1。

第二采样晶体管SMP2可在第二稳定时间ST2内响应于高电平的第二采样信号SPS2而被导通，并且第二电容器C2可被充电，直到基于第二电压在第四节点N4处使第二电压稳定为止。因此，可在第二电容器C2中对第二电压(例如，第一图像电压)进行采样。如上面参照图8B所描述的，第一图像电压可以是与通过像素PXb的光轴MLX的右侧收集的第一光信号(参见图8B的第一光信号L1)对应的像素信号。

此后，第一传输控制信号TS1和第二传输控制信号TS2可从低电平转变到高电平。在第二传输时段TT2中，第二传输晶体管TX2可响应于高电平的第二传输控制信号TS2而被导通，使得由第二光电二极管PD2在第二累积时间IT2内生成的光电荷被传输到浮置扩散节点FD。另外，第一传输晶体管TX1可响应于高电平的第一传输控制信号TS1而被导通，使得在第一光电二极管PD中剩余的光电荷和在第一传输时段TT1之后生成的光电荷被传输到浮置扩散节点FD。由第一光电二极管PD1和第二光电二极管PD2生成的光电荷可在浮置扩散节点FD处累积，并且第一驱动晶体管DX1可将与光电荷被累积的浮置扩散节点FD的电压电平对应的第三电压(例如，第二图像电压)输出到第一节点N1。

第三采样晶体管SMP3可在第三稳定时间ST3内响应于高电平的第三采样信号SPS3而被导通，并且第三电容器C3可被充电，直到基于第三电压在第五节点N5处使第三电压稳定为止。因此，可在第三电容器C3中对第三电压(例如，第二图像电压)进行采样。第二图像电压可以是与第一光信号(参见图8B的第一光信号L1)和第二光信号(参见图8B的第二光信号L2)之和(即，由像素PXb接收的全部光信号)对应的像素信号。

此后，浮置扩散节点FD可在重置时间RT内响应于高电平的重置控制信号RS被重置。第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2可在第一预充电时间PT1内响应于高电平的第一预充电选择信号PSEL1和高电平的第二预充电选择信号PSEL2分别被导通。因此，可基于从第一驱动晶体管DX1输出的指示浮置扩散节点FD的重置电平的第一电压来对第二节点N2进行预充电。

CDS电路(参见图1的CDS电路150)可在重置读出时间RRT内将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，重置电压RST)进行比较。因此，ADC电路(参见图1的ADC电路140)可将重置电压RST转换为作为数字值的重置值。

在重置读出时间RRT已经流逝并且第一采样信号SPS1从高电平转变到低电平之后，第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2可在第二预充电时间PT2内响应于高电平的第一预充电选择信号PSEL1和高电平的第二预充电选择信号PSEL2分别被导通。可基于指示浮置扩散节点FD的重置电平的第一电压来对第二节点N2进行预充电。

在第二电荷共享时段CS2中，第二采样晶体管SMP2可响应于高电平的第二采样信号SPS2而被导通。第二节点N2和第四节点N4可彼此连接，使得在第二节点N2与第四节点N4之间发生电荷共享。因此，第二节点N2可稳定到第二电压。第二驱动晶体管DX2可生成与第二电压对应的第一图像电压SIG_L。第一选择晶体管SX1可将第一图像电压SIG_L输出到列线CL。

在第二采样晶体管SMP2在第二电荷共享时段CS2期间被导通之后，斜坡信号RAMP可在第一图像读出时间SRT1内以恒定斜率减小(或增大)。

CDS电路(参见图1的CDS电路150)可在第一图像读出时间SRT1内将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，第一图像电压SIG_L)进行比较。因此，ADC电路(参见图1的ADC电路140)可将第一图像电压SIG_L转换为作为数字值的第一图像值。

在第二电荷共享时段CS2已经流逝并且第二采样信号SPS2从高电平转变到低电平之后，第一预充电选择晶体管PSX1和第二预充电选择晶体管PSX2可在第三预充电时间PT3内响应于高电平的第一预充电选择信号PSEL1和高电平的第二预充电选择信号PSEL2分别被导通。可基于指示浮置扩散节点FD的重置电平的第一电压来对第二节点N2进行预充电。

在第三电荷共享时段CS3中，第三采样晶体管SMP3可响应于高电平的第三采样信号SPS3而被导通。第二节点N2和第五节点N5可彼此连接，使得在第二节点N2与第五节点N5之间发生电荷共享。因此，第二节点N2可稳定到第三电压。第二驱动晶体管DX2可生成与第三电压对应的第二图像电压SIG_LR。第一选择晶体管SX1可将第二图像电压SIG_LR输出到列线CL。

在第三采样晶体管SMP3在第三电荷共享时段CS3期间被导通之后，斜坡信号RAMP可在第二图像读出时间SRT2内以恒定斜率减小(或增大)。

CDS电路(参见图1的CDS电路150)可在第二图像读出时间SRT2内将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，第二图像电压SIG_LR)进行比较。因此，ADC电路(参见图1的ADC电路140)可将第二图像电压SIG_LR转换为作为数字值的第二图像值。

参照图7和图9B，因为像素PXb以滚动快门模式操作，所以第一选择信号SEL1、第一采样信号SPS1、第二采样信号SPS2、第三采样信号SPS3和第一预充电选择信号PSEL1可处于低电平，并且第一选择晶体管SX1、第一采样晶体管SMP1、第二采样晶体管SMP2、第三采样晶体管SMP3和第一预充电选择晶体管PSX1可响应于低电平的第一选择信号SEL1、低电平的第一采样信号SPS1、低电平的第二采样信号SPS2、低电平的第三采样信号SPS3和低电平的第一预充电选择信号PSEL1而分别被截止。预充电信号PC和第二预充电选择信号PSEL2可处于高电平，并且预充电晶体管PCX和第二预充电选择晶体管PSX2可响应于高电平的预充电信号PC和高电平的第二预充电选择信号PSEL2而分别被导通。

因为在重置时段RSTP和累积时段INTP期间像素PXb的操作与参照图9A所描述的相同，所以其冗余描述被省略。

第二选择信号SEL2可在读出时段期间处于高电平，并且第二选择晶体管SX2可响应于高电平的第二选择信号SEL2而被导通。第二选择晶体管SX2可将从第一驱动晶体管DX1输出的像素信号PXS输出到列线CL。

重置晶体管RX可在重置时间RT内响应于高电平的重置控制信号RS而被导通，使得浮置扩散节点FD被重置。第一驱动晶体管DX1可输出指示被重置的浮置扩散节点FD的电压电平的第一电压(例如，重置电压RST)。第二选择晶体管SX2可将重置电压RST输出到列线CL。

斜坡信号RAMP可在重置读出时间RRT内以恒定斜率减小(或增大)。CDS电路(参见图1的CDS电路150)可在重置读出时间RRT内将斜坡信号RAMP与通过列线CL输出的像素信号PXS(即，重置电压RST)进行比较。因此，ADC电路(参见图1中的ADC电路140)可将重置电压RST转换为作为数字值的重置值。

此后，第一传输控制信号TS1可从低电平转变为高电平。在第一传输时段TT1中，第一传输晶体管TX1可响应于高电的第一传输控制信号TS1而被导通，使得由第一光电二极管PD在第一累积时间IT1内生成的光电荷被传输到浮置扩散节点FD。由第一光电二极管PD1生成的光电荷可在浮置扩散节点FD处累积，并且第一驱动晶体管DX1可将与光电荷被累积的浮置扩散节点FD的电压电平对应的第二电压(例如，第一图像电压SIG_L)输出到第一节点N1。第二选择晶体管SX2可将第一图像电压SIG_L输出到列线CL。

斜坡信号RAMP可在第一图像读出时间SRT1内以恒定斜率减小(或增大)。CDS电路(参见图1的CDS电路150)可在第一图像读出时间SRT1内将斜坡信号RAMP与通过列线CL输出的第一图像电压SIG_L进行比较。因此，ADC电路(参见图1的ADC电路140)可将第一图像电压SIG_L转换为作为数字值的第一图像值。

此后，第一传输控制信号TS1和第二传输控制信号TS2可从低电平转变到高电平。在第二传输时段TT2中，第二传输晶体管TX2可响应于高电平的第二传输控制信号TS2而被导通，使得由第二光电二极管PD2在第二累积时间IT2内生成的光电荷被传输到浮置扩散节点FD。另外，第一传输晶体管TX1可响应于高电平的第一传输控制信号TS1而被导通，使得在第一光电二极管PD中剩余的光电荷和在第一传输时段TT1之后生成的光电荷被传输到浮置扩散节点FD。由第一光电二极管PD1和第二光电二极管PD2生成的光电荷可在浮置扩散节点FD处累积，并且第一驱动晶体管DX1可将与光电荷被累积的浮置扩散节点FD的电压电平对应的第三电压(例如，第二图像电压)输出到第一节点N1。第二选择晶体管SX2可将第二图像电压SIG_LR输出到列线CL。

斜坡信号RAMP可在第二图像读出时间SRT2内以恒定斜率减小(或增大)。CDS电路(参见图1的CDS电路150)可在第二图像读出时间SRT2内将斜坡信号RAMP与通过列线CL输出的第二图像电压SIG_LR进行比较。因此，ADC电路(参见图1的ADC电路140)可将第二图像电压SIG_LR转换为作为数字值的第二图像值。

参照图9A和图9B，像素PXb可在全局快门模式和滚动快门模式下操作以输出重置电压RST、第一图像电压SIG_L和第二图像电压SIG_LR，并且ADC电路(参见图1的ADC电路140)可对其执行ADC转换以生成重置值、第一图像值和第二图像值。可通过从第一图像值和第二图像值减去重置值来计算消除了噪声的第一信号值和第二信号值。第一信号值可指示由像素PXb接收的第一光信号(参见图8B的第一光信号L1)的光量，并且第二信号值可指示由像素PXb接收的第一光信号和第二光信号(参见图8B的第二光信号L2)的光量。

图像传感器(参见图1的图像传感器100)的信号处理器(参见图1的信号处理器190)或外部处理器可通过从第二信号值减去第一信号值来计算与第二光信号对应的第三信号值。与第一光信号对应的第一信号值和与第二光信号对应的第三信号值可用作自动聚焦数据。另外，可生成与像素阵列(参见图1的像素阵列110)的多个像素PX对应的多个第二信号值作为图像数据(参见图1的图像数据IDTA)。

图10是示出根据实施例的像素PXc的电路图。

参照图10，像素PXc可包括第一光电二极管PD1、第二光电二极管PD2和像素信号生成电路PSCc。像素信号生成电路PSCc可包括多个晶体管、第一电容器C1、第二电容器C2和第三电容器C3。晶体管可包括第一传输晶体管TX1、第二传输晶体管TX2、重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1、第二采样晶体管SMP2、第三采样晶体管SMP3、第二驱动晶体管DX2、第一选择晶体管SX1、第二选择晶体管SX2、第三选择晶体管SX3。控制信号可被施加到像素信号生成电路PSCc。控制信号可包括第一传输控制信号TS1、第二传输控制信号TS2、重置控制信号RS、增益控制信号CGS、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一采样信号SPS1、第二采样信号SPS2、第三采样信号SPS3、第一选择信号SEL1、第二选择信号SEL2和第三选择信号SEL3。控制信号中的至少一些可由行驱动器(参见图1的行驱动器120)生成。

图10的像素PXc是图7的像素PXb的修改。与图7的像素PXb相比，像素PXc还可包括第三选择晶体管SX3。第三选择晶体管SX3的第一端子可连接到第一驱动晶体管DX1的第二端子，并且第三选择晶体管SX3的第二端子可连接到第一节点N1。第三选择晶体管SX3可响应于第三选择信号SEL3而被导通或截止。提供给像素PXc的控制信号TS1、TS2、RS、CGS、PSEL1、PSEL2、PC、SPS1、SPS2、SPS3、SEL1和SEL2可与提供给图7的像素PXb的控制信号TS1、TS2、RS、CGS、PSEL1、PSEL2、PC、SPS1、SPS2、SPS3、SEL1和SEL2相同。因此，像素PXc的操作可类似于上面参照图9A和图9B描述的图7的像素PXb的操作。

当像素PXc在全局快门模式和滚动快门模式下操作时，第三选择信号SEL3可与第二预充电选择信号PSEL2相同。在实施例中，当像素PXc在全局快门模式下操作时，第三选择信号SEL3可在全局信号转储时段和滚动读出时段期间处于高电平。因此，第三选择晶体管SX3可在全局信号转储时段和滚动读出时段期间被导通。

图像传感器(参见图1的图像传感器100)可形成在多个层压基底上，并且包括在像素阵列(参见图1的像素阵列110)中的像素(参见图1的像素PX)可单独地布置在基底中的至少两个基底上。在实施例中，像素PXc的第一光电二极管PD1和第二光电二极管PD2以及像素信号生成电路PSCc的一些晶体管(例如，第一传输晶体管TX1、第二传输晶体管TX2、重置晶体管RX、转换增益控制晶体管DCG、第三选择晶体管SX3和第一驱动晶体管DX1)可形成在第一基底SUB1上。像素信号生成电路PSCc的剩余晶体管(例如，预充电晶体管PCX、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、第一采样晶体管SMP1、第二采样晶体管SMP2、第三采样晶体管SMP3、第二驱动晶体管DX2、第一选择晶体管SX1、第二选择晶体管SX2)以及第一电容器C1、第二电容器C2和第三电容器C3可形成在第二基底SUB2上。在实施例中，第一基底SUB1可布置在基底的顶部，并且第二基底SUB2可布置在基底的中间(例如，在第一基底SUB1下方)。

图11是示出根据实施例的像素PXd的电路图。

参照图11，像素PXd可包括多个光电二极管和像素信号生成电路PSCd。例如，光电二极管可包括第一光电二极管PD1、第二光电二极管PD2、第三光电二极管PD3、第四光电二极管PD4、第五光电二极管PD5、第六光电二极管PD6、第七光电二极管PD7和第八光电二极管PD8。像素信号生成电路PSCd可包括多个晶体管、第一电容器C1、第二电容器C2和第三电容器C3。晶体管可包括第一传输晶体管TX1、第二传输晶体管TX2、第三传输晶体管TX3、第四传输晶体管TX4、第五传输晶体管TX5、第六传输晶体管TX6、第七传输晶体管TX7、第八传输晶体管TX8、重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1、第二采样晶体管SMP2、第三采样晶体管SMP3、第二驱动晶体管DX2、第一选择晶体管SX1、第二选择晶体管SX2、第三选择晶体管SX3。控制信号可被施加到像素信号生成电路PSCd。控制信号可包括第一传输控制信号TS1至第八传输控制信号TS8、重置控制信号RS、增益控制信号CGS、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一采样信号SPS1、第二采样信号SPS2、第三采样信号SPS3、第一选择信号SEL1、第二选择信号SEL2和第三选择信号SEL3。控制信号中的至少一些可由行驱动器(参见图1的行驱动器120)生成。

在实施例中，第一光电二极管PD1至第八光电二极管PD8、与第一光电二极管PD1至第八光电二极管PD8对应的第一传输晶体管TX1至第八传输晶体管TX8、重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1和第三选择晶体管SX3可形成在第一基底SUB1上，并且第一采样晶体管SMP1至第三采样晶体管SMP3、预充电晶体管PCX、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、第二驱动晶体管DX2、第一选择晶体管SX1、第二选择晶体管SX2以及第一电容器C1至第三电容器C3可形成在第二基底SUB2上。

第一传输晶体管TX1可响应于第一传输控制信号TS1而被导通或截止。第二传输晶体管TX2可响应于第二传输控制信号TS2而被导通或截止。第三传输晶体管TX3可响应于第三传输控制信号TS3而被导通或截止。第四传输晶体管TX4可响应于第四传输控制信号TS4而被导通或截止。第五传输晶体管TX5可响应于第五传输控制信号TS5而被导通或截止。第六传输晶体管TX6可响应于第六传输控制信号TS6而被导通或截止。第七传输晶体管TX7可响应于第七传输控制信号TS7而被导通或截止。第八传输晶体管TX8可响应于第八传输控制信号TS8而被导通或截止。

图12是示意性地示出图11的像素PXd的平面图。

参照图11和图12，一对光电二极管和与该对光电二极管对应的一对传输晶体管可被称为子像素。例如，第一光电二极管PD1和第二光电二极管PD2以及第一传输晶体管TX1和第二传输晶体管TX2可构成第一子像素SPX1。第三光电二极管PD3和第四光电二极管PD4以及第三传输晶体管TX3和第四传输晶体管TX4可构成第二子像素SPX2。第五光电二极管PD5和第六光电二极管PD6以及第五传输晶体管TX5和第六传输晶体管TX6可构成第三子像素SPX3。第七光电二极管PD7和第八光电二极管PD8以及第七传输晶体管TX7和第八传输晶体管TX8可构成第四子像素SPX4。子像素SPX1、SPX2、SPX3和SPX4可彼此共享浮置扩散节点FD和像素信号生成电路PSCd。另外，滤色器和微透镜可被堆叠在子像素SPX1、子像素SPX2、子像素SPX3和子像素SPX4中的每个上。在实施例中，子像素SPX1、SPX2、SPX3和SPX4可感测相同颜色的光信号。例如，子像素SPX1、SPX2、SPX3和SPX4可包括相同颜色的滤色器(例如，透射相同颜色的光信号的滤色器)。

另一方面，图11和图12示出像素PXd包括四个子像素，但是发明构思的方面不限于此。像素PXd可包括两个或更多子像素。

参照图11，根据像素阵列(参见图1的像素阵列110)的操作模式，分别与子像素SPX1、SPX2、SPX3和SPX4对应的像素信号PXS可通过列线CL被输出并且被转换为像素值，或者子像素SPX1、SPX2、SPX3和SPX4公共的像素信号PXS可通过列线CL被输出并且被转换为像素值。

当像素阵列(参见图1的像素阵列110)在像素合并模式(binning mode)下操作时，像素PXd可以以与上面参照图9A描述的方式类似的方式根据全局快门方法执行快门操作。例如，像素PXd可在全局快门模式下操作。第三传输控制信号TS3、第五传输控制信号TS5和第七传输控制信号TS7可与第一传输控制信号TS1相同。第四传输控制信号TS4、第六传输控制信号TS6和第八传输控制信号TS8可与第二传输控制信号TS2相同。

在第一传输时段(参见图9A的第一传输时段TT1)中，第一传输晶体管TX1、第三传输晶体管TX3、第五传输晶体管TX5和第七传输晶体管TX7可被导通，使得由第一光电二极管PD1、第三光电二极管PD3、第五光电二极管PD5和第七光电二极管PD7生成并累积的光电荷被传输到浮置扩散节点FD。在第二传输时段(参见图9A的第二传输时段TT2)中，第二传输晶体管TX2、第四传输晶体管TX4、第六传输晶体管TX6和第八传输晶体管TX8可被导通，使得由第二光电二极管PD2、第四光电二极管PD4、第六光电二极管PD6和第八光电二极管PD8生成并累积的光电荷被传输到浮置扩散节点FD。另外，在第二传输时段TT2中，第一传输晶体管TX1、第三传输晶体管TX3、第五传输晶体管TX5和第七传输晶体管TX7可被导通，使得第一光电二极管PD1、第三光电二极管PD3、第五光电二极管PD5和第七光电二极管PD7中剩余的光电荷以及在第一传输时段TT1之后生成并累积的光电荷被传输到浮置扩散节点FD。

因此，可生成与由子像素SPX1、SPX2、SPX3和SPX4中的每个的一个光电二极管(例如，第一光电二极管PD1、第三光电二极管P3、第五光电二极管PD5和第七光电二极管PD7)生成并累积的光电荷对应的电压作为第一图像电压SIG_L，并且可生成与由第一光电二极管PD1至第八光电二极管PD8生成并累积的光电荷对应的电压作为第二图像电压SIG_LR。

这样，因为子像素SPX1、SPX2、SPX3和SPX4在像素合并模式下以相同方式操作，所以像素PXd可生成子像素SPX1、SPX2、SPX3和SPX4共同的像素信号PXS。例如，可针对像素PXd生成一个像素值。

当像素阵列(参见图1的像素阵列110)在全模式(full mode)下操作时，像素PXd可以以与上面参照图9B描述的方式类似的方式根据滚动快门方法执行快门操作。例如，像素PXd可在滚动快门模式下操作。

第一传输控制信号TS1、第三传输控制信号TS3、第五传输控制信号TS5和第七传输控制信号TS7可彼此不同，并且第二传输控制信号TS2、第四传输控制信号TS4、第六传输控制信号TS6和第八传输控制信号TS8可彼此不同。因此，子像素SPX1、SPX2、SPX3和SPX4可如位于像素阵列110的不同行中的像素一样顺序地操作。分别与子像素SPX1、SPX2、SPX3和SPX4对应的像素信号PXS可通过列线CL被顺序地输出。这样，因为子像素SPX1、SPX2、SPX3和SPX4在全模式下顺序地操作，所以像素PXd可生成分别与子像素SPX1、SPX2、SPX3和SPX4对应的像素信号PXS。可针对像素PXd生成多个像素值。因此，图像传感器(参见图1的图像传感器100)可生成高分辨率图像数据IDTA。

图13是示出根据实施例的提供给像素的控制信号的时序图。

图13示出当像素PXd在滚动快门模式下操作时提供给图11的像素PXd的重置控制信号RS和第一传输控制信号TS1至第八传输控制信号TS8。

其他控制信号(例如，增益控制信号CGS、第一采样信号SPS1至第三采样信号SPS3、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一择信号SEL1和第二选择信号SEL2)可与上面参照图9A描述的增益控制信号CGS、第一采样信号SPS1至第三采样信号SPS3、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一选择信号SEL1和第二选择信号SEL2相同。第三选择信号SEL3可与第二选择信号SEL2相同。

参照图11和图13，在重置时段RSTP和累积时段INTP期间提供给第一子像素SPX1至第四子像素SPX4的传输控制信号(例如，第一传输控制信号TS1和第二传输控制信号TS2、第三传输控制信号TS3和第四传输控制信号TS4、第五传输控制信号TS5和第六传输控制信号TS6以及第七传输控制信号TS7和第八传输控制信号TS8)可顺序地切换，使得设置在第一子像素SPX1至第四子像素SPX4中的光电二极管被顺序地重置。例如，第一光电二极管PD1和第二光电二极管PD2可在第一重置时段RST1期间被重置。在特定时间之后，第三光电二极管PD3和第四光电二极管PD4可在第二重置时段RST2期间被重置。在特定时间之后，第五光电二极管PD5和第六光电二极管PD6可在第三重置时段RST3期间被重置。在特定时间之后，第七光电二极管PD7和第八光电二极管PD8可在第四重置时段RST4期间被重置。特定时间可基于读出时段的子读出时段(例如，第一子读出时段SR1)的持续时间被确定。

在第一光电二极管PD1至第八光电二极管PD8被重置之后，第一光电二极管PD1至第八光电二极管PD8可根据接收的光信号生成并累积光电荷。

读出时段(例如，一个水平时段)可包括多个子读出时段SR1、SR2、SR3和SR4。可在第一子读出时段SR1期间读出第一子像素SPX1。可在第二子读出时段SR2期间读出第二子像素SPX2。可在第三子读出时段SR3期间读出第三子像素SPX3。可在第四子读出时段SR3期间读出第四子像素SPX4。

在第一光电二极管PD1和第二光电二极管PD2被重置之后，光电荷可由第一光电二极管PD1生成并累积第一累积时间IT1，并且光电荷可由第二光电二极管PD2生成并累积第二累积时间IT2。

在第一子读出时段SR1的第一传输时段TT1期间，第一传输控制信号TS1可处于高电平。第一传输晶体管TX1可响应于高电平的第一传输控制信号TS1而被导通，使得在第一光电二极管PD1处累积的光电荷被传输到浮置扩散节点FD。在第二传输时段TT2期间，第一传输控制信号TS1和第二传输控制信号TS2可处于高电平。第一传输晶体管TX1和第二传输晶体管TX2可响应于高电平的第一传输控制信号TS1和高电平的第二传输控制信号TS2而分别被导通，使得在第一光电二极管PD1和第二光电二极管PD2处累积的光电荷被传输到浮置扩散节点FD。

在第一传输时段TT1之前，与从第一驱动晶体管DX1输出的被重置的浮置扩散节点FD的电压电平对应的重置电压可通过第二选择晶体管SX2被输出到列线CL。在第一传输时段TT1之后并且在第二传输时段TT2之前，从第一驱动晶体管DX1输出的第一图像电压可通过第二选择晶体管SX2被输出到列线CL。第一图像电压可对应于由第一光电二极管PD1生成并累积的光电荷。在第二传输时段TT2之后，从第一驱动晶体管DX1输出的第二图像电压可通过第二选择晶体管SX2被输出到列线CL。第二图像电压可对应于由第一光电二极管PD1和第二光电二极管PD2生成并累积的光电荷。因此，与第一子像素SPX1对应的重置电压、第一图像电压和第二图像电压可通过列线CL被顺序地输出。

在第二子读出时段SR2、第三子读出时段SR3和第四子读出时段SR4中，第三传输控制信号TS3至第八传输控制信号TS8可类似于第一子读出时段SR1的第一传输控制信号TS1和第二传输控制信号TS2。因此，与第二子像素SPX2、第三子像素SPX3和第四子像素SPX4中的每个对应的重置电压、第一图像电压和第二图像电压可通过列线CL被顺序地输出。

处理器(参见图1的信号处理器190)(或外部处理器)可基于第一图像电压和第二图像电压针对每个子像素(例如，第一子像素SPX1至第四子像素SPX4)生成双目视差信号。另外，信号处理器190可生成构成针对像素PXd的第一子像素SPX1至第四子像素SPX4中的每个的两个光电二极管的图像数据IDTA的像素值。因此，可生成高分辨率图像数据IDTA。

图14是示出根据实施例的像素PXe的电路图，并且图15是示意性地示出图14的像素PXe的平面图。

参照图14，像素PXe可包括多个光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44以及像素信号生成电路PSCe。像素信号生成电路PSCe可包括多个晶体管、第一电容器C1、第二电容器C2和第三电容器C3。晶体管可包括第一传输晶体管TX11至TX14、第二传输晶体管TX21至TX24、第三传输晶体管TX31至TX34、第四传输晶体管TX41至TX44、第一重置晶体管RX1、第一转换增益控制晶体管DCG1、第二重置晶体管RX2、第二转换增益控制晶体管DCG2、第一驱动晶体管DX11和DX12、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、预充电晶体管PCX、第一采样晶体管SMP1至第三采样晶体管SMP3、第二驱动晶体管DX2、第一选择晶体管SX1、第二选择晶体管SX2、以及第三选择晶体管SX31和SX32。控制信号可被施加到像素信号生成电路PSCe。控制信号可包括第一传输控制信号TS11至TS14、第二传输控制信号TS21至TS24、第三传输控制信号TS31至TS34、第四传输控制信号TS41至TS44、重置控制信号RS_L和RS_R、增益控制信号CGS、第一预充电选择信号PSEL1、第二预充电选择信号PSEL2、预充电信号PC、第一采样信号SPS1至第三采样信号SPS3、选择信号SEL1、SEL2、SEL3_L和SEL3_R。控制信号可由行驱动器(参见图1的行驱动器120)生成。

在实施例中，光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44、与光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44对应的传输晶体管TX11至TX14、TX21至TX24、TX31至TX34和TX41至TX44、重置晶体管RX1和RX2、转换增益控制晶体管DCG1和DCG2、第一驱动晶体管DX11和DX12以及第三选择晶体管SX31和SX32可形成在第一基底SUB1上。第一采样晶体管SMP1至第三采样晶体管SMP3、预充电晶体管PCX、第一预充电选择晶体管PSX1、第二预充电选择晶体管PSX2、第二驱动晶体管DX2、第一选择晶体管SX1、第二选择晶体管SX2、以及第一电容器C1至第三电容器C3可形成在第二基底SUB2上。

参照图14和图15，四个第一光电二极管PD11至PD14和分别与其连接的四个第一传输晶体管TX11至TX14可构成第一子像素SPX1。四个第二光电二极管PD21至PD24和分别与其连接的四个第二传输晶体管TX21至TX24可构成第二子像素SPX2。四个第三光电二极管PD31至PD34和分别与其连接的四个第三传输晶体管TX31至TX34可构成第三子像素SPX3。四个第四光电二极管PD41至PD44和分别与其连接的四个第四传输晶体管TX41至TX44可构成第四子像素SPX4。

微透镜可堆叠在第一子像素SPX1至第四子像素SPX4中的每个上。例如，四个第一光电二极管PD11至PD14可接收通过同一微透镜接收的光信号。滤色器可设置在光电二极管与微透镜之间。设置在第一子像素SPX1至第四子像素SPX4中的滤色器可透射相同颜色的光信号。

在图15中，第一传输栅极TG11至TG14可分别是第一传输晶体管TX11至TX14的栅极端子。第二传输栅极TG21至TG24可分别是第二传输晶体管TX21至TX24的栅极端子。第三传输栅极TG31至TG34可分别是第三传输晶体管TX31至TX34的栅极端子。第四传输栅极TG41至TG44可分别是第四传输晶体管TX41至TX44的栅极端子。传输栅极可连接到对应的光电二极管和对应的浮置扩散节点。例如，第一传输栅极TG11可连接到第一光电二极管PD11和第一浮置扩散节点FD1。

第一子像素SPX1的浮置扩散节点和第三子像素SPX3的浮置扩散节点可彼此电连接，并且可被称为第一浮置扩散节点FD1。第二子像素SPX2的浮置扩散节点和第四子像素SPX4的浮置扩散节点可彼此电连接，并且可被称为第二浮置扩散节点FD2。例如，子像素的浮置扩散节点可通过过孔和金属线彼此电连接。

第一子像素SPX1和第三子像素SPX3可彼此共享重置晶体管RX1、转换增益控制晶体管DCG1、第一驱动晶体管DX11和第三选择晶体管SX31(在下文中，重置晶体管RX1、转换增益控制晶体管DCG1、第一驱动晶体管DX11和第三选择晶体管SX31被称为第一子像素电路)。第二子像素SPX2和第四子像素SPX4可彼此共享重置晶体管RX2、转换增益控制晶体管DCG2、第一驱动晶体管DX12和第三选择晶体管SX32(在下文中，重置晶体管RX2、转换增益控制晶体管DCG2、第一驱动晶体管DX12和第三选择晶体管SX32被称为第二子像素电路)。

第一子像素电路和第二子像素电路中的每个的操作可与图11的像素PXd的重置晶体管RX、转换增益控制晶体管DCG、第一驱动晶体管DX1和第三选择晶体管SX3的操作相同或相似。像素信号生成电路PSCe中的从第一节点N1到列线CL的电路的结构和操作可与图11的像素信号生成电路PSCd中的从第一节点N1到列线CL的电路的结构和操作相同。

传输晶体管TX11至TX14、TX21至TX24、TX31至TX34和TX41至TX44可响应于传输控制信号TS11至TS14、TS21至TS24、TS31至TS34和TS41至TS44之中的相应的传输控制信号而被导通或截止。传输晶体管TX11至TX14、TX21至TX24、TX31至TX34和TX41至TX44可被导通，因此，在对应的光电二极管处累积的电荷可被传输到浮置扩散节点。例如，第一传输晶体管TX11可响应于具有激活电平的第一传输控制信号TS11而被导通，因此，在第一光电二极管PD11处累积的电荷可被传输到第一浮置扩散节点FD1。

第一驱动晶体管DX11可生成与第一浮置扩散节点FD1的电压对应的电压。当第三选择晶体管SX31处于导通状态时，第三选择晶体管SX31可将生成的电压输出到第一节点N1。第一驱动晶体管DX12可生成与第二浮置扩散节点FD2的电压对应的电压。当第三选择晶体管SX32处于导通状态时，第三选择晶体管SX32可将生成的电压输出到第一节点N1。

当像素阵列(参见图1的像素阵列110)以像素合并模式操作时，像素PXe可以以与上面参照图9A描述的方式类似的方式根据全局快门方法执行快门操作。例如，像素PXe可在全局快门模式下操作。第一传输控制信号TS11至TS14和第三传输控制信号TS31至TS34可与图9A的第一传输控制信号TS1相同，并且第二传输控制信号TS21至TS24和第四传输控制信号TS41至TS44可与图9A的第二传输控制信号TS2相同。

因此，可生成与由第一子像素SPX1和第三子像素SPX3生成并累积的光电荷对应的电压作为第一图像电压SIG_L，并且可生成与由第一子像素SPX1至第四子像素SPX4生成并累积的光电荷对应的电压作为第二图像电压SIG_LR。

当像素阵列(参见图1的像素阵列110)在全模式下操作时，像素PXe可以以与上面参照图13描述的方式类似的方式根据滚动快门方法执行快门操作。例如，像素PXe可在滚动快门模式下操作。

传输控制信号TS11至TS14、TS21至TS24、TS31至TS34和TS41至TS44可彼此不同。传输晶体管TX11至TX14、TX21至TX24、TX31至TX34和TX41至TX44可在重置时段RSTP和累积时段INTP期间被顺序地导通，使得光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44被顺序地重置。另外，读出时段可具有多个子读出时段，例如16个子读出时段。在16个子读出时段期间，与由光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44生成的光电荷对应的重置电压和图像电压可通过列线CL被顺序地输出。因此，可生成分别与光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44对应的像素值。

在实施例中，与上面参照图13描述的实施例类似，一对传输控制信号可彼此相同。在重置时段RSTP和累积时段INTP中，一对光电二极管可被同时重置。在一个子读出时段中，重置信号、与由该对光电二极管中的一个光电二极管生成的光电荷对应的第一图像电压、以及与由该对光电二极管生成的光电荷对应的第二图像电压可通过列线CL被顺序地输出。

例如，一对控制信号TS11和TS12可彼此相同。在重置时段RSTP和累积时段INTP中，一对传输晶体管TX11和TX12可响应于一对传输控制信号TS11和TS12而被同时导通，使得一对光电二极管PD11和PD12被同时重置。在第一子读出时段SR1中，重置电压、与由光电二极管PD11生成的光电荷对应的第一图像电压、以及与由光电二极管PD11和PD12生成的光电荷对应的第二图像电压可通过列线CL被顺序地输出。类似地，与由其他光电二极管PD13、PD14、PD21至PD24、PD31至PD34和PD41至PD44生成的电荷对应的图像电压可通过列线CL被顺序地输出。

可基于对应于每对光电二极管而生成的重置电压、第一图像电压和第二图像电压来生成双目视差信号。另外，可基于对应于每对光电二极管而生成的重置电压、第一图像电压和第二图像电压来生成与两个光电二极管对应的像素值。因此，可生成分别与光电二极管PD11至PD14、PD21至PD24、PD31至PD34和PD41至PD44对应的像素值。

图16A和图16B分别示出根据实施例的图像传感器的堆叠结构。

参照图16A，图像传感器1可包括上芯片40和下芯片60。上芯片40可包括感测区域SA，在感测区域SA中设置有多个像素PX和驱动像素PX的元件。上芯片40还可包括围绕感测区域SA的第一垫区域PA1。多个上垫PAD可位于第一垫区域PA1中。上垫PAD可通过过孔连接到设置在下芯片60中的元件。

下芯片60可包括电路区域LC。像素阵列(参见图1的像素阵列110)的外围电路(例如，行驱动器(参见图1的行驱动器120)、ADC电路(参见图1的ADC电路140)、斜坡信号生成器(参见图1的斜坡信号生成器130)、时序控制器(参见图1的时序控制器180)和信号处理器(参见图1的信号处理器190))可形成在电路区域LC中。例如，下芯片60还可包括第二垫区域PA2。在一个实施例中，尽管未示出，但是下芯片60可包括存储器区域和虚设区域。存储器元件(诸如，动态随机存取存储器(DRAM)元件或静态随机存取存储器(SRAM)元件)可排列在存储器区域中。然而，排列在存储器区域中的存储器元件不限于DRAM元件或SRAM元件。虚设区域可具有支撑上芯片40的功能而不是存储数据的功能。

参照图16B，图像传感器2可包括多个堆叠芯片。例如，像素阵列110可形成在上芯片40和中间芯片50上，并且存储器或像素阵列110的外围电路可形成在下芯片60中。如上面参照图10所描述的，像素PXc中的第一光电二极管PD1、第二光电二极管PD2以及一些晶体管可形成在上芯片40中，并且剩余晶体管和电容器C1、C2和C3可形成在中间芯片50中。

下芯片60可包括电路区域LC，并且像素阵列(参见图1的像素阵列110)的外围电路可形成在电路区域LC中。在一个实施例中，尽管未示出，但是下芯片60可包括存储器区域和虚设区域。

在实施例中，上芯片40和中间芯片50可在晶片级堆叠，并且下芯片60可在芯片级附接到中间芯片50的下部。

图17A和图17B分别是示意性地示出根据实施例的均包括图像传感器的电子装置1000a和1000b的框图。

参照图17A和图17B，电子装置1000a和1000b可均包括图像传感器1100和应用处理器(AP)1200。

AP 1200可将用于控制图像传感器1100的操作的控制信号发送到图像传感器1100。控制信号可包括例如用于设置图像传感器1100的操作模式、快门模式、转换增益模式等的设置信息SET_IF。控制信号的发送可基于例如基于内部集成电路(I2C)的接口来执行。控制信号还可包括图像传感器1100的配置数据(诸如，镜头阴影校正值、串扰系数、模拟增益、数字增益、帧速率设置值等)。

图像传感器1100可通过基于接收的控制信号捕获对象的图像来生成图像数据IDTA。图像数据IDTA可包括静止图像和运动图像。图像传感器1100可对图像数据IDTA执行信号处理(诸如，图像质量补偿、像素合并和缩小尺寸)。图像质量补偿可包括例如信号处理(诸如，暗电平补偿、镜头阴影补偿、串扰补偿和坏像素补偿)。

以上参照图1至图16B描述的图像传感器100、1和2可用作图像传感器1100。图像传感器1100的像素阵列(参见图1的像素阵列110)可在全局快门模式或滚动快门模式下操作。另外，像素阵列110可在高转换增益模式、低转换增益模式或双转换增益模式下操作。在实施例中，像素阵列110的至少一些像素可以是生成自动聚焦数据的焦点像素。焦点像素可包括一对光电二极管。

在实施例中，像素阵列110的像素可均包括多个子像素。子像素可均包括至少一对光电二极管和连接到至少一对光电二极管的至少一对传输晶体管。在实施例中，像素可包括四个子像素。四个子像素可均包括四个光电二极管和四个传输晶体管。两个子像素可彼此共享子像素电路。像素阵列110可在像素合并模式或全模式下操作。当像素阵列110在像素合并模式下操作时，像素阵列110可根据全局快门方法执行快门操作。当像素阵列110在全模式下操作时，像素阵列110可根据滚动快门方法执行快门操作。

图像传感器1100可将图像数据IDTA或信号处理后的图像数据IDTA发送到AP1200。可通过使用例如基于移动工业处理器接口(MIPI)的相机串行接口(CSI)来执行图像数据IDTA的发送，但是实施例不限于此。

AP 1200可对接收的图像数据IDTA执行图像处理(诸如，坏像素校正、3A控制(自动聚焦校正、自动白平衡和自动曝光)、降噪、锐化、伽马控制、马赛克重排(remosaicing)、去马赛克(demosaicing)或分辨率缩放(视频/预览))。

另外，AP 1200可通过对具有不同亮度的多条图像数据IDTA执行高动态范围(HDR)处理来生成HDR图像。

参照图17B，电子装置1000b还可包括照度传感器1300。照度传感器1300可感测电子装置1000b的环境照度，并且将关于环境照度的信息发送到AP 1200。

AP 1200可基于关于环境照度的信息来确定图像传感器1100的操作模式、快门模式或转换增益模式。例如，当照度小于参考值时，AP 1200可确定图像传感器1100在全局快门模式下操作，并且当照度大于或等于参考值时，AP 1200可确定图像传感器1100在滚动快门模式下操作。例如，当照度小于参考值时，AP 1200可确定图像传感器1100在像素合并模式下操作，并且当照度大于或等于参考值时，AP 1200可确定图像传感器1100在全模式下操作。

图18是示出根据实施例的包括图像传感器的电子装置2000的框图。图18的电子装置2000可以是便携式终端。

参照图18，电子装置2000可包括AP 2100、相机模块2200、显示装置2600、工作存储器2300、存储装置2400和用户接口2500。电子装置2000还可包括其他通用组件(例如，通信模块和传感器模块)。

AP 2100可被实现为控制电子装置2000的整体操作并驱动应用程序和操作系统的片上系统(SoC)。AP 2100可将从相机模块2200接收的图像数据提供给显示装置2600，或者可将图像数据存储在存储装置2400中。在实施例中，AP 2100可包括图像处理电路，并且可对从相机模块2200接收的图像数据执行图像处理(诸如，图像质量调节、数据格式改变和HDR处理)。

相机模块2200可包括多个相机，例如，第一相机2210和第二相机2220。第一相机2210可包括第一图像传感器2211，并且第二相机2220可包括第二图像传感器2221。第一图像传感器2211和第二图像传感器2221中的至少一个可被实现为上面参照图1至图16B描述的图像传感器100、1和2。第一图像传感器2211和第二图像传感器2221中的至少一个可根据滚动快门方法(滚动快门模式)或全局快门方法(全局快门模式)选择性地执行快门操作。第一图像传感器2211和第二图像传感器2221中的至少一个可在像素合并模式或全模式下操作。当在像素合并模式下操作时，第一图像传感器2211和第二图像传感器2221中的至少一个可根据全局快门方法执行快门操作。当在全模式下操作时，第一图像传感器2211和第二图像传感器2221中的至少一个可根据滚动快门方法执行快门操作。

工作存储器2300可被实现为易失性存储器(诸如，DRAM和SRAM)或者非易失性存储器(诸如，铁电RAM(FeRAM)、电阻式RAM(RRAM)和相变RAM(PRAM))。工作存储器2300可存储由AP 2100处理或执行的程序和/或数据。

存储装置2400可被实现为非易失性存储器装置(诸如，NAND闪存和RRAM)。例如，存储装置2400可被设置为存储卡(多媒体卡(MMC)、嵌入式MMC(eMMC)、安全数字(SD)卡或微型SD等)。存储装置2400可存储从相机模块2200提供的图像数据。

用户接口2500可被实现为能够接收用户输入的各种装置(诸如，键盘、幕墙键盘面板、触摸面板、指纹传感器或麦克风)。用户接口2500可接收用户输入并将与接收的用户输入对应的信号提供给AP 2100。

虽然已经参照发明构思的实施例具体示出和描述了发明构思的方面，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims

1.一种图像传感器，包括：

像素阵列，多个像素排列在该像素阵列中；以及

行驱动器，被配置为将控制信号发送到像素阵列，

其中，所述多个像素中的每一个包括：

第一光电二极管；

第一传输晶体管，被配置为将由第一光电二极管生成的光电荷传输到浮置扩散节点；

转换增益控制晶体管，连接到浮置扩散节点并且被配置为调节光电荷被转换为浮置扩散节点的电压的比率；

第一源极跟随器，被配置为放大浮置扩散节点的电压并且将放大后的电压输出到第一节点；

预充电选择晶体管，具有连接到第一节点的一端和连接到第二节点的另一端；

第一电容器，被配置为对重置电压进行采样，重置电压与被重置的浮置扩散节点的电压电平对应；

第一采样晶体管，具有连接到第二节点的一端和连接到第一电容器的另一端；

第二电容器，被配置为对第一图像电压进行采样，第一图像电压与根据由第一光电二极管生成的光电荷的浮置扩散节点的电压电平对应；

第二采样晶体管，具有连接到第二节点的一端和连接到第二电容器的另一端；

第二源极跟随器，被配置为放大第二节点的电压并且输出放大后的电压；

第一选择晶体管，连接在列线与第二源极跟随器的输出端子之间；以及

第二选择晶体管，连接在第一节点与列线之间。

2.根据权利要求1所述的图像传感器，其中，第一选择晶体管被配置为当像素阵列在第一快门模式下操作时，将第二源极跟随器的输出电压作为像素信号输出到列线，并且

第二选择晶体管被配置为当像素阵列在第二快门模式下操作时，将第一节点的电压作为像素信号输出到列线。

3.根据权利要求2所述的图像传感器，其中，当像素阵列在第一快门模式下操作时，第二选择晶体管被截止，并且

当像素阵列在第二快门模式下操作时，预充电选择晶体管、第一采样晶体管、第二采样晶体管和第一选择晶体管被截止。

4.根据权利要求2所述的图像传感器，其中，当像素阵列在第一快门模式下操作时，在所述多个像素中，在第一时段期间重置电压在第一电容器中被采样，并且第一图像电压在第二电容器中被采样。

5.根据权利要求4所述的图像传感器，其中，所述多个像素被配置为在第一时段之后的第二时段期间，以行为单位将在第一电容器中采样的重置电压和在第二电容器中采样的第一图像电压作为像素信号顺序地输出到列线。

6.根据权利要求5所述的图像传感器，其中，预充电选择晶体管在第二时段期间被导通，使得第二节点基于重置电压被预充电，

在第二节点被预充电之后，第一采样晶体管被导通，使得在第一电容器中采样的重置电压作为像素信号被输出到列线，

在重置电压作为像素信号被输出到列线之后，预充电选择晶体管被导通，使得第二节点基于重置电压再次被预充电，并且

在第二节点再次被预充电之后，第二采样晶体管被导通，使得在第二电容器中采样的第一图像电压作为像素信号被输出到列线。

7.根据权利要求5所述的图像传感器，其中，所述多个像素被配置为当像素阵列在第一快门模式下操作时，以行为单位将像素信号顺序地输出到列线，

所述多个像素被配置为在所述多个像素将从第二源极跟随器输出的重置电压作为像素信号输出到列线之后，将第一图像电压作为像素信号输出到列线，并且

第一选择晶体管还被配置为在第一时段之后的第二时段期间，将从第二源极跟随器输出的浮置扩散节点的第一图像电压作为像素信号输出到列线。

8.根据权利要求2所述的图像传感器，其中，所述多个像素中的每一个还包括：

第二光电二极管；

第二传输晶体管，被配置为将由第二光电二极管生成的光电荷传输到浮置扩散节点；

第三电容器，被配置为对第二图像电压进行采样，第二图像电压与对应于由第一光电二极管和第二光电二极管生成的光电荷的浮置扩散节点的电压电平对应；以及

第三采样晶体管，具有连接到第二节点的一端和连接到第三电容器的另一端。

9.根据权利要求8所述的图像传感器，其中，当像素阵列在第一快门模式下操作时，在所述多个像素中，在第一时段期间重置电压在第一电容器中被采样，第一图像电压在第二电容器中被采样，并且第二图像电压在第三电容器中被采样。

10.根据权利要求9所述的图像传感器，其中，所述多个像素被配置为在第一时段之后的第二时段期间，以行为单位将在第一电容器中采样的重置电压、在第二电容器中采样的第一图像电压和在第三电容器中采样的第二图像电压作为像素信号顺序地输出到列线。

11.一种图像传感器，包括：

像素阵列，多个像素排列在该像素阵列中；以及

行驱动器，被配置为将控制信号发送到像素阵列，

其中，所述多个像素中的每一个包括：

多个子像素，所述多个子像素中的每一个包括第一光电二极管和第二光电二极管；

转换增益控制晶体管，连接到浮置扩散节点并且被配置为调节光电荷被转换为浮置扩散节点的电压的比率，其中，从所述多个子像素中的至少一个传输的光电荷被累积在浮置扩散节点；

第一采样晶体管，具有连接到第二节点的一端；

第一电容器，具有连接到第一采样晶体管的另一端的一端和电源电压被施加到的另一端；

第二采样晶体管，具有连接到第二节点的一端；

第二电容器，具有连接到第二采样晶体管的另一端的一端和电源电压被施加到的另一端；

第三采样晶体管，具有连接到第二节点的一端；

第三电容器，具有连接到第三采样晶体管的另一端的一端和电源电压被施加到的另一端；

第二选择晶体管，连接在第一节点与列线之间。

12.根据权利要求11所述的图像传感器，其中，当像素阵列以全局快门模式操作时，第一选择晶体管被导通，使得第二源极跟随器的输出电压作为像素信号被输出到列线，并且

当像素阵列以滚动快门模式操作时，第二选择晶体管被导通，使得第一节点的电压作为像素信号被输出到列线。

13.根据权利要求12所述的图像传感器，其中，第一电容器被配置为当像素阵列在全局快门模式下操作时，在全局转储时段的第一时段期间，对重置电压进行采样，重置电压与被重置的浮置扩散节点的电压电平对应，

第二电容器被配置为在第一时段之后的第二时段期间，对第一图像电压进行采样，第一图像电压与根据由所述多个子像素中的每个的第一光电二极管生成的第一光电荷的浮置扩散节点的电压电平对应，并且

第三电容器被配置为在第二时段之后的第三时段期间，对第二图像电压进行采样，第二图像电压与根据由所述多个子像素中的每个的第一光电二极管和第二光电二极管生成的第二光电荷的浮置扩散节点的电压电平对应。

14.根据权利要求12所述的图像传感器，其中，当像素阵列在滚动快门模式下操作时，在所述多个像素中的一行的读出时段期间，所述多个子像素被顺序地读出。

15.根据权利要求14所述的图像传感器，其中，在所述多个子像素之中的第一子像素被读出的第一子像素读出时段的第一时段期间，指示被重置的浮置扩散节点的电压电平的重置电压通过第二选择晶体管被输出到列线，

在第一时段之后的第二时段期间，指示根据由第一子像素的第一光电二极管生成的第一光电荷的浮置扩散节点的电压电平的第一图像电压通过第二选择晶体管被输出到列线，并且

在第二时段之后的第三时段期间，指示根据由第一子像素的第一光电二极管和第二光电二极管生成的第二光电荷的浮置扩散节点的电压电平的第二图像电压通过第二选择晶体管被输出到列线。

16.根据权利要求11所述的图像传感器，其中，像素阵列形成在第一半导体基底和第二半导体基底上，

所述多个子像素、第一源极跟随器和转换增益控制晶体管形成在第一半导体基底上，并且

预充电选择晶体管、第一电容器、第一采样晶体管、第二电容器、第二采样晶体管、第三电容器、第三采样晶体管、第一选择晶体管和第二选择晶体管形成在第二半导体基底上。

17.一种图像处理装置，包括：

如权利要求1至16中的任一项所述的图像传感器，所述图像传感器被配置为基于由像素阵列接收的光信号来生成图像数据。

18.根据权利要求17所述的图像处理装置，其中，所述图像处理装置还包括：应用处理器，被配置为处理从所述图像传感器接收的图像数据，并且将用于设置针对所述图像传感器的模式的第一快门模式或第二快门模式的模式设置信号提供给所述图像传感器。