JP2008042305A - 撮像装置 - Google Patents

Abstract

【課題】ＣＭＯＳイメージセンサ等の撮像装置においてゲート酸化膜へのストレスを増やすことなく、残像防止や白点防止の最適化を行う。
【解決手段】温度特性付き参照電圧回路や温度検出回路を用いてチャージポンプ回路等の電圧制御回路を制御し、画素内の転送トランジスタに印加する電圧値を制御する。これにより、環境条件（温度）が変化した際に、残像を少なくするための転送トランジスタに印加する昇圧電圧と、暗電流による白点の増加を防ぐ負電圧を、電位差がほぼ等しくなるように制御することができ、ゲート酸化膜へのストレスを増やすことなく、画素の残像、白点の最適化を行うことができる。これにより酸化膜を厚膜化するなどによる対応が不要になり、製造コストの低減を実現できる。
【選択図】図５

Description

本発明は、例えばＣＭＯＳイメージセンサやＣＣＤイメージセンサ等の固体撮像素子を用いた撮像装置に関し、特に環境条件に応じて固体撮像素子を最適化した撮影を行うことができる撮像装置に関する。

従来、撮像装置に用いる固体撮像素子として、撮像部を構成する複数の画素毎に、光電変換を行うフォトダイオードと、このフォトダイオードで生成した信号電荷を読み出す読み出しトランジスタと、読み出された信号電荷を画素信号に変換する増幅トランジスタと、信号電荷をリセットするリセットトランジスタと、読み出す画素を選択する選択トランジスタ等を設けたＣＭＯＳイメージセンサが各種提供されている。
しかし、このようなＣＭＯＳイメージセンサでは残像が問題となっている。一般に、残像は、前タイミングでのシャッター不足による電荷残りや蓄積電荷読み出し時の転送不良のために起こり、低照度時（信号量が少ない）場合にリニアリティーを悪化させるものである。
特に、一眼レフなどに用いる大判センサーなど、光電変換部の受光面積が大きくなる程、残像対策は必要である。

このための対策として、（１）読み出し（＝転送）ゲートのＬ長を伸ばす、（２）読み出し時の読み出しパルス幅を広げる、（３）オーバーフローバリアを下げる（蓄積電荷量を少なくする）、（４）読み出し（転送）時の印加電圧を上げて転送ゲート下のポテンシャルを下げる、などの対策がある。
しかし、（１）の場合は、光電変換部側にゲートを伸ばすことになり、ゲート上での光のケラレが多くなり（＝光電変換部の面積が減少し）、（３）の場合と同様に蓄積電荷量が少なくなってしまう。
また最近は、動画撮影時に静止画を鮮明に撮影したいため、高速撮影が求められており、入力クロック周波数の増大、フレームレートが高速化している。そのため、各々の画素列において、（２）のようにシャッター時、読み出し時共に読み出しパルス幅を広げると、動作の遅延につながるため好ましくない。また、（４）については、画素内の読み出し（転送）ＴｒのＯＮ時の印加電圧のみに昇圧電源（ＥＸ：３Ｖ以上）を供給し、他の画素Ｔｒ（リセットＴｒ、選択Ｔｒ、画素電源）には、ＣＭＯＳロジック（周辺回路）で使用する電源電圧（ＥＸ：３Ｖ）を印加するという従来技術が提案されている（例えば特許文献１参照）。
国際公開ＷＯ２００３−０８５９６４号公報

ところで、従来技術において、暗電流防止のために、転送ゲートにかかる負電圧に温度特性を持たせる構成の撮像装置がある。この際には、転送ゲートの酸化膜に、Ｈｉｇｈレベル（電源電圧)、Ｌｏｗレベル（負電圧）が印加されるわけであるが、高温ほど電位差が大きくなる構成になってしまう。これにより、転送ゲートを駆動するインバータの酸化膜の信頼性に欠陥を及ぼす要因となってしまう。
また、駆動回路の酸化膜耐圧が耐えられない場合には、ゲート酸化膜厚を他の領域より厚膜化しておくという対策もあるが、これではプロセスの工程が増えてしまいコストアップにつながってしまう。

そこで本発明は、ゲート酸化膜へのストレスを増やすことなく、残像防止や白点防止の最適化を行うことができる撮像装置を提供することを目的とする。

上述の目的を達成するため、本発明の撮像装置は、所定の物理量の変化を検知する検知部と、所定の単位信号を出力する単位信号生成部と、通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部とを有することを特徴とする。

本発明の撮像装置によれば、検知部で検知した所定の物理量の変化に基づいて、単位信号を出力する所定の端子にローカル電圧を供給するようにしたことから、種々の環境条件の変化に応じて各部に供給する駆動電圧等を最適化することが可能となる。特に、全体の電圧レベルでなく、ある特定の部位を制御する単位信号をローカル電圧によって個別に制御できるため、全体の電力消費を抑えつつ、微妙な制御が要求される個別部位の最適な制御動作を確保できる。
したがって、例えば残像を少なくするための画素内の転送トランジスタ等に印加する昇圧電圧と、暗電流による白点の増加を防ぐための負電圧とを電位差がほぼ等しくなるように制御することも可能となり、ゲート酸化膜へのストレスを増やすことなく、画素の残像、白点の最適化を行うことができ、酸化膜を厚膜化するなどの対応が不要になる。

また、検知部、単位信号生成部、及びローカル電圧生成部をそれぞれ複数設け、また、所定の順序で配された複数の単位構成要素毎に、検知部、単位信号生成部、及びローカル電圧生成部を配置することで、装置の各部に最適なローカル電圧を供給できる。
また、物理量の変化に応じて複数のローカル電圧を互いに相関をもって変動させることにより、複数のローカル電圧のさらに高度な最適化が可能となる。
また、検知部において、物理量の検知範囲を設定することで、簡易な構成で物理量の検知を行うことができ、例えばヒステリシスコンパレータを用いることで閾値近傍でのノイズ等に強い安定的な検知を行うことが可能となる。また、電圧制御部はローカル電圧を同期信号によって変動させることで、適正な動作を実現できる。
また、ダイオードを用いた温度検出回路を検知部とすることにより、簡易かつ適切な温度測定を行うことができ、温度の変化に対して適正な電圧制御を行える。具体的には、温度検出回路の検出信号を出力電圧に反映させる出力電圧設定部を設けたり、あるいは、温度検出回路の検出信号を参照電圧に反映させる参照電圧部を設けることによって実現できる。
また、電圧制御部は電圧差を維持する複数のローカル電圧を所定の端子に供給することにより、絶縁膜の耐圧を適正に維持して安定した動作を得ることができる。

図１は本発明の実施の形態による撮像装置（ＣＭＯＳイメージセンサ）の画素と駆動回路（垂直ドライバ部）の一例を示す概略回路図であり、図２は本実施の形態における画素の駆動方法を示すタイミングチャートである。
図１において、ＣＭＯＳイメージセンサは、多数の画素を２次元配列した撮像部と、この撮像部の外側に配置された周辺回路部とで構成されており、図中の各画素１００は撮像部に設けられ、垂直（Ｖ）ドライバ部２００は周辺回路部に設けられている。
各画素１００には、光電変換部としてのフォトダイオードと、このフォトダイオードで生成された信号電荷をＦＤ（フローティングデフュージョン）に転送する読み出しトランジスタ（転送ゲート）と、ＦＤの電位を検出して画素信号を生成する増幅トランジスタと、画素信号を出力する画素行を選択する選択トランジスタと、ＦＤのリセットを行うリセットトランジスタ等を有する。なお、図１では、各画素内にフォトダイオード１０１と転送ゲート１０２だけを示している。

また、Ｖドライバ部２００には、ＯＮ時とＯＦＦ時に印加する電源を切り替えるローカル電圧生成回路としてのレベルシフト回路２１０が内蔵されており、デコーダ２２０により選択された行の転送ゲートに、転送パルスＴＲＧとしてのVOUT1（昇圧）、VOUT2（負電圧）を入力する構成をとっている。ここで転送ゲートを駆動するインバータ２３０には、VOUT1、VOUT2がそれぞれ印加され、その差電圧が酸化膜の耐圧に影響する。
また、デコーダ２２０からは、バッファ２４０を介して各画素のリセットトランジスタにリセット信号ＲＳＴが供給され、バッファ２５０を介して各画素の選択トランジスタに選択信号ＳＥＬが供給される。

次に、図２に示すタイミングチャートに沿って各画素の動作を説明する。
まず、選択信号ＳＥＬにより画素が選択され、リセット信号ＲＳＴの後、無信号時の電圧が出力される。次に、フォトダイオードの所定の電荷蓄積時間が経過した後、転送ゲート（ＴＲＧ）がＯＮし、信号電圧が読み出される。そして、この信号電圧と先の無信号時の電圧との差をとることでＣＤＳ（相関二重サンプリング）を行い、画素間の特性差を除去した状態の信号が出力される。
本例では、このような信号読み出し動作において、転送ゲートの印加電圧のHighレベルを温度によって可動としていることを一つの特徴とする。詳細には画素内の転送ゲートの印加電圧を、他の画素トランジスタ（リセットトランジスタや選択トランジスタ）のＯＮ時の印加電圧より、低温時に高い電圧を印加する（例えば、転送ゲートＯＮ時：３．２Ｖ、その他の画素トランジスタＯＮ時：３Ｖ等）構成になっている。
また、本例の特徴のもう一つとして、転送ゲートにピンニング強化のため蓄積時にかける負電圧の温度特性を考慮することで、転送ゲートにかかる電位差を一定にすることで、転送ゲートを駆動するインバータのゲート酸化膜への信頼性を向上する。なお、リセットトランジスタ、選択トランジスタのＯＮ時の印加電圧は、ＣＭＯＳロジック回路（周辺回路部）の電源電圧と同等（例えば、３Ｖ）である。

次に図３は本実施の形態によるイメージセンサの画素内ポテンシャル分布を示す説明図であり、横方向に各素子の配置を示し、縦方向にポテンシャルを示している。図中、ＴＲＧは転送ゲート電圧、ＲＳＴはリセットゲート電圧、ＶＤＤは画素の駆動電源電圧、ＡＭＰは増幅ゲート（＝ＦＤ）電圧、ＳＥＬは選択ゲート電圧、ＶＳＬは垂直信号線電圧、ＬｏｇｉｃＶＤＤは論理回路部の駆動電源電圧を示しており、図は転送ゲート電圧を昇圧した状態である。
ＣＭＯＳセンサの場合、フォトダイオード部の空電位（＝フォトダイオード部の深部電位）はおよそ１．０〜２．０Ｖ位なので、転送ゲートのＯＮ時の印加電圧を昇圧すればする程、転送ゲート下のポテンシャルが下がり、読み出しがし易くなる。
この場合、ＦＤの深部の電位はリセットトランジスタに印加する電位と等しくなるので、転送ゲートがＯＮの時の電位はＦＤの深部電位より深くなるため、転送ゲート下に電子が溜まってしまい、残像が懸念される。しかし、転送ゲートをＯＮするパルスは瞬時であるため、残像が出ない程度に、転送ゲートに印加する昇圧電圧を大きくしておく。

図４は本例のＣＭＯＳセンサにおける低照度時の入出力リニアリティーの読み出し電源電圧及び温度への依存性を示す説明図であり、横軸に蓄積時間、縦軸に出力を表し、図４（Ａ）は図４（Ｂ）の部分的な拡大図である。
本図において、図中の矢印方向に示すように、読み出し電源電圧が大きくなる程、低照度時のリニアリティーは改善する。また、高温では電子が熱励起されることにより、見えていなかった残像が低温で電位障壁のため発生することがある。

図５は本例でレベルシフト回路２１０に用いるチャージポンプ回路の第１の例を示す回路図である。
本例で用いるチャージポンプ回路は、昇圧型チャージポンプ回路と反転型チャージポンプ回路とを組み合わせたものである。
まず、昇圧型チャージポンプ回路３００Ａは、発振回路３０１、アンプ３０２、スイッチＳＷ１〜ＳＷ４、分圧抵抗Ｒ１、Ｒ２、ポンプ用コンデンサ（ポンプ容量）Ｃ_Ｐ１、出力用コンデンサＣ_ＯＵＴ１、インバータ３０３、温度特性付き参照電圧回路３０４等で構成され、ポンプ用コンデンサＣ_Ｐ１の両端にスイッチＳＷ１、ＳＷ４を介してアンプ３０２による電源電圧Ｖa1が印加され、ポンプ用コンデンサＣ_Ｐ１の片端がスイッチＳＷ２を介して出力用コンデンサＣ_ＯＵＴ１に接続され、他端がスイッチＳＷ３を介して接地されている。
そして、発振回路３０１、インバータ３０３、及びスイッチＳＷ１〜ＳＷ４によるスイッチング動作によって、アンプ３０２からの電荷をポンプ用コンデンサＣ_Ｐ１に充電し、昇圧された出力を出力用コンデンサＣ_ＯＵＴ１にて平滑化し、電圧出力Ｖ_ＯＵＴとして出力する。
また、この回路では、抵抗Ｒ１、Ｒ２により出力電圧Ｖ_ＯＵＴ１を分割し、その分割電圧と温度特性付き参照電圧回路３０４による参照電圧Ｖ_ｒｅｆ０とをアンプ３０２によって比較し、そのアンプ３０２の出力電圧Ｖa1をポンプ用コンデンサＣ_Ｐ１の電源とすることで昇圧動作を行う。

次に、反転型チャージポンプ３００Ｂは、基準電圧源３１１、アンプ３１２、スイッチＳＷ５〜ＳＷ８、分圧抵抗Ｒ３、Ｒ４、ポンプ用コンデンサ（ポンプ容量）Ｃ_Ｐ２、出力用コンデンサＣ_ＯＵＴ２、インバータ３１３、３１４、及び昇圧型チャージポンプ回路３００Ａとの共用の発振回路３０１、温度特性付き参照電圧回路３０４等で構成され、ポンプ用コンデンサＣ_Ｐ２の片端がスイッチＳＷ５を介して接地（ＧＮＤ）され、スイッチＳＷ６を介して出力用コンデンサＣ_ＯＵＴ２に接続され、他端がスイッチＳＷ７を介して駆動電圧Ｖｄｄに接続され、スイッチＳＷ８を介してアンプ３１２の出力に接続されている。
そして、まず、スイッチＳＷ５、ＳＷ７によりＶｄｄとＧＮＤとの間を接続することでポンプ用コンデンサＣ_Ｐ２に電荷を充電し、その後、スイッチＳＷ８をアンプ３１２の出力電圧Ｖa2に接続し、逆端をスイッチＳＷ６に接続することによって負電圧出力Ｖ_ＯＵＴ２を生成する。
また、この回路では、抵抗Ｒ３、Ｒ４を上述した出力電圧VOUT2と基準電圧源３１１による基準電圧(Vrefout)との間に設け、その分圧電圧をアンプ３１２の反転入力に出力する。また、アンプ３１２の非反転入力には、昇圧型に用いた基準電圧Vref0を与えている。このアンプの出力Ｖa2を容量Ｃ_Ｐ２の電圧レベルとして用いることで、反転動作を行うものである。

本例では、参照電圧Ｖref0を共通化し、かつ、温度特性を設けることを特徴としている。図６は本例で用いる参照電圧回路を示す回路図である。図示のように、この回路は、定電流回路３２１、ダイオード３２２、アンプ３２３、トランジスタ３２４、分圧抵抗Ｒ５、Ｒ６等で構成される。そして、ダイオード３２２と定電流回路３２１により、温度依存する電圧Ｖfを生成し、その後、抵抗Ｒ５、Ｒ６の分圧によりレベルシフトしてVref0を作り出している。
実測によるダイオードの温度特性（ただし、Ｉ＝１０μＡ）を図７に示す。図示のように、温度Ｔaが上昇するにつれ、Ｖfは減少していく。また、図８にＲ５＝Ｒ６（ただし、Ｉ＝１０μＡ）の値をとったときのVref0の温度特性を算出したグラフを示す。
また、このような温度特性付き参照電圧Vref0を用いた場合の図５に示すチャージポンプ回路での出力電圧特性を図９に示す。
ここでは、設定例として、Ｒ１＝Ｒ３＝１００ｋΩ、Ｒ２＝１２０ｋΩ、Ｒ４＝４５０ｋΩ、Ｖｒｅｆｏｕｔ＝２Ｖとして測定した。
図示のように、昇圧電圧と反転電圧がVref0の相関をもって変動することにより、転送ゲート（ＴＲＧ）への印加電圧差がほぼ同様に変動していることが分かる。これにより、温度変化時の電位変動によるゲートの信頼性を損なうことがなくなる。

図１０は本例でレベルシフト回路２１０に用いるチャージポンプ回路の第２の例を示す回路図である。
図示のように、このチャージポンプ回路は、基本的には図５に示したチャージポンプ回路と共通であるが、本例では、昇圧型チャージポンプ回路と反転型チャージポンプ回路とで共用の温度検出回路３３１を搭載し、各分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を可変分割型とし、温度検出値に応じた出力電圧設定部３３２、３３３としたことを特徴とする。なお、その他は図５に示す構成と同様であり、同一の構成要素には同一符号を付して説明は省略する。

図１１は温度検出回路３３１と出力電圧設定部３３２、３３３の詳細を示す回路図である。
本図において、温度検出回路３３１は、検出する温度範囲を３段階に設定したものであり、固定電位Vrefによる分割電圧Ｖ１、Ｖ２を得るための分圧抵抗Ｒａ、Ｒｂ、Ｒｃと、温度に依存する電圧値Vtempを測定するための定電流回路３４１及びダイオード３４２と、温度に依存する電圧値Vtempと固定の電圧値Ｖ１、Ｖ２とを比較するアンプ３４３、３４４と、各アンプ３４３、３４４の比較値の組み合わせ信号を生成するアンド回路３４５と、各組み合わせ信号を同期信号ＸＶＳに基づいてラッチするＤ型フリップフロップ回路３４６とを有する。なお、ここで用いている同期信号ＸＶＳは、画像フレームの先頭でアクティブとなる垂直同期信号である。これにより出力電圧の変化はブランキング期間に変化するよう設計することができ有効期間に電圧変動することなくシェーディングを引き起こすことはない。
また、出力電圧設定部３３２は、分割抵抗Ｒ１、Ｒ２の間に設けられた分割抵抗Ｒ、３Ｒ、４Ｒと、ラッチ信号を用いて各分割抵抗Ｒ、３Ｒ、４Ｒを選択的に短絡するスイッチ回路３４７とを有する。
また、出力電圧設定部３３３は、分割抵抗Ｒ３、Ｒ４の間に設けられた分割抵抗Ｒ、２Ｒ、４Ｒと、ラッチ信号を用いて各分割抵抗Ｒ、２Ｒ、４Ｒを選択的に短絡するスイッチ回路３４８とを有する。

このような構成において、温度検出回路３３１では図７にあるようなダイオードの温度特性を利用し、環境温度とともに変化する電圧値Vtempを固定電位Vrefによる分割電圧Ｖ１、Ｖ２と比較する。ここで、固定電位Vrefはバンドギャップレファレンスなどから生成する温度依存の少ない電圧源とする。なお、図示の例では、温度範囲として３段階に出力電圧を変化させる場合の例を示すが、これに限定されないものとする。
そして、温度範囲はダイオードの順方向Vtempの閾値をＶ１、Ｖ２とすることで設定する。そのときの出力電圧は、Vtemp＞Ｖ１、Ｖ２＜Vtemp＜Ｖ１、Vtemp＜Ｖ２のとき、それぞれＸＶＳ信号に同期して設定（１）、（２）、（３）をHighとして選択出力する。
この出力は、出力電圧設定部の抵抗分割比を変えて、チャージポンプ出力電圧VOUT1、VOUT2を以下の式１〜式４に従って変化することができる（なお、式２、式４は（１）の条件のときの式である）。

VOUT1＝（Ｒ１＋Ｒ２'）／Ｒ１＊Vref0 ……式１
Ｒ２'＝Ｒ２＋３Ｒ＋４Ｒ ……式２
VOUT2＝（Ｒ３＋Ｒ４'）／Ｒ３＊Vref0−Ｒ４'／Ｒ３＊Vrefout ……式３
Ｒ４'＝Ｒ４＋Ｒ＋２Ｒ ……式４
この電圧の変化は、ＸＶＳに同期して起こるためブランキング期間内に変化するよう設計することで黒レベルを決めるＯＰＢ領域や有効期間に電圧変動することなくシェーディングを引き起こすことはない。
図１２は出力電圧特性の例を示しており、Ｒ１＝Ｒ３＝Ｒ４＝１００ｋΩ、Ｒ２＝４００ｋΩ、Ｒ＝１０ｋΩ、Ｖref0＝０．５Ｖ、Ｖrefout＝１．５Ｖとしたときの出力電圧の計算結果を示す。これにより電位差が一定に保たれていることが分かる。

図１３は本例でレベルシフト回路２１０に用いるチャージポンプ回路の第３の例を示す回路図である。
図示のように、このチャージポンプ回路は、基本的には図１０に示したチャージポンプ回路と共通であるが、本例では、温度検出回路３３１の結果を参照電圧にフィードバックする構成である。ここではバンドギャップなどの電圧からＲ７、Ｒ８の抵抗分割によって生成されるVref0を温度検出回路３３１からの信号によって抵抗分割比を選択する構成である。なお、その他は図１０に示す構成と同様であり、同一の構成要素には同一符号を付して説明は省略する。

図１４は温度検出回路３３１と参照電圧回路３０４の詳細を示す回路図である。
図示のように、温度検出回路３３１は図１１に示す例と同様である。また、参照電圧回路３０４は、分割抵抗Ｒ７、Ｒ８の間に設けられた分割抵抗Ｒ、２Ｒ、４Ｒと、ラッチ信号を用いて各分割抵抗Ｒ、２Ｒ、４Ｒを選択的に短絡するスイッチ回路３５１と、分割抵抗に印加する電源電圧を制御するトランジスタ３５２と、このトランジスタ３５２のゲートにＢＧＲ電圧回路３５４による電圧を印加するアンプ３５３とを有する。ここで、ＢＧＲ電圧回路３５４は、シリコンのバンドギャップリファレンス（ＢＧＲ）電圧を生成して出力する回路であり、温度の変化に影響されない電圧の出力源として用いている。ただし、他の基準電圧の生成源を用いても良い。
この回路の動作は図１１で示した回路と同様であり、例えば設定例として、ＢＧＲ＝１．２５Ｖ、Ｒ７＝４０ｋΩ、Ｒ８＝６０ｋΩ、Ｒ＝１０ｋΩとすると、電位差は４Ｖ程度でほぼ一定になる。

図１５は温度検出回路の他の例を示す回路図である。
図示のように、この回路は、固定電位の分圧回路が上述した例と異なるものであり、分割抵抗として、新たに抵抗Ｒｄ、Ｒｅが付加され、さらに各抵抗Ｒｄ、Ｒｅを短絡するスイッチ３６１、３６２を設け、これらをアンプ３４３、３４４の出力に応じて開閉するようにしてヒステリシス特性を持たせることにより、閾値近傍でのノイズ等の影響を受け難いヒステリシスコンパレータの構成となっている。なお、その他の温度検出回路の構成は図１１と同様であるので、同一符号を付して説明は省略する。
また、以上の例では、ローカル電圧電源を固体撮像装置の同一チップ上に搭載した例を示したが、外部供給の電源でも同様な構成は可能である。その際に、温度検出回路はチップの内部に設けても、外部に設けても良い。
また、以上はローカル電圧を生成する回路にチャージポンプ型回路を用いて説明したが、コイルを用いたチョッパ型のＤＣ／ＤＣコンバータでも同様な構成を用いて実現することは可能である。
また、環境変化を検出する手段として、温度以外の物理量（例えば受光光量等）を検知するような手段を設け、その検知結果を用いて必要な箇所のローカル電圧を制御するような構成としても良いし、温度や光量等の複数の物理量によって異なる部位に供給する信号電圧を個別に制御するような構成も勿論可能である。
また、環境変化に応じてローカル電圧を変化させる単位信号として、転送ゲートパルス信号に適用した例を説明したが、他の信号に適用することも可能である。また、同期信号についても、上述した垂直同期信号ＸＶＳに限らず、制御する単位信号に合わせて適宜変更が可能である。
また、以上は本発明をＣＭＯＳイメージセンサについて適用した場合を説明したが、本発明は必ずしもＣＭＯＳイメージセンサに限定されず、ＣＣＤイメージセンサ等の撮像装置にも適用できるものである。

本発明の実施の形態による撮像装置（ＣＭＯＳイメージセンサ）の画素と駆動回路の一例を示す概略回路図である。 図１に示すＣＭＯＳイメージセンサにおける画素の駆動方法を示すタイミングチャートである。 図１に示すＣＭＯＳイメージセンサの画素内ポテンシャル分布を示す説明図である。 図１に示すＣＭＯＳイメージセンサにおける低照度時の入出力リニアリティーの読み出し電源電圧及び温度への依存性を示す説明図である。 図１に示すＣＭＯＳイメージセンサのレベルシフト回路に用いるチャージポンプ回路の第１の例を示す回路図である。 図５に示すチャージポンプ回路で用いる参照電圧回路を示す回路図である。 図６に示す参照電圧回路で用いるダイオードの実測による温度特性を示す説明図である。 図６に示す参照電圧回路でＲ５＝Ｒ６の値をとったときのVref0の温度特性を示す説明図である。 図５に示すチャージポンプ回路の出力電圧特性を示す説明図である。 図１に示すＣＭＯＳイメージセンサのレベルシフト回路に用いるチャージポンプ回路の第２の例を示す回路図である。 図１０に示すチャージポンプ回路の温度検出回路と出力電圧設定部の詳細を示す回路図である。 図１０に示すチャージポンプ回路の出力電圧特性の例を示す説明図である。 図１に示すＣＭＯＳイメージセンサのレベルシフト回路に用いるチャージポンプ回路の第３の例を示す回路図である。 図１３に示すチャージポンプ回路の温度検出回路と参照電圧回路の詳細を示す回路図である。 図１３に示すチャージポンプ回路の温度検出回路の他の例を示す回路図である。

符号の説明

１００……画素、１０１……フォトダイオード、１０２……転送ゲート、２００……Ｖドライバ部、２１０……レベルシフト回路、２２０……デコーダ、２３０、３０３……インバータ、３００Ａ……昇圧型チャージポンプ回路、３００Ｂ……反転型チャージポンプ回路、３０１……発振回路、３０２……アンプ、３０４……温度特性付き参照電圧回路、３３１……温度検出回路、ＳＷ１〜ＳＷ８……スイッチ、Ｒ１〜Ｒ８……分圧抵抗、Ｃ_Ｐ１……ポンプ用コンデンサ、Ｃ_ＯＵＴ１……出力用コンデンサ。

Claims (11)

1. 所定の物理量の変化を検知する検知部と、
   所定の単位信号を出力する単位信号生成部と、
   通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
   前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、
   を有することを特徴とする撮像装置。
2. 前記検知部、単位信号生成部、及びローカル電圧生成部はそれぞれ複数設けられていることを特徴とする請求項１記載の撮像装置。
3. 複数の単位構成要素が所定の順序で配され、それぞれの単位構成要素毎に前記検知部、単位信号生成部、及びローカル電圧生成部が配置されていることを特徴とする請求項２記載の撮像装置。
4. 前記電圧制御部は前記物理量の変化に応じて複数のローカル電圧を互いに相関をもって変動させることを特徴とすることを特徴とする請求項１記載の撮像装置。
5. 前記検知部は前記物理量の検知範囲を設定する手段を有することを特徴とする請求項１記載の撮像装置。
6. 前記物理量の検知範囲を設定する手段はヒステリシスコンパレータを有することを特徴とする請求項５記載の撮像装置。
7. 前記電圧制御部はローカル電圧を同期信号によって変動させる手段を有することを特徴とする請求項１記載の撮像装置。
8. 前記検知部はダイオードを用いた温度検出回路を有することを特徴とする請求項１記載の撮像装置。
9. 前記電圧制御部は前記温度検出回路の検出信号を出力電圧に反映させる出力電圧設定部を有することを特徴とする請求項８記載の撮像装置。
10. 前記電圧制御部は前記温度検出回路の検出信号を参照電圧に反映させる参照電圧部を有することを特徴とする請求項８記載の撮像装置。
11. 前記電圧制御部は電圧差を維持する複数のローカル電圧を所定の端子に供給することを特徴とする請求項１記載の撮像装置。
    

Images