CN111757026B - 图像传感器像素结构 - Google Patents

Abstract

一种图像传感器像素结构。所述像素结构包括：光电转换电路、传输电路、开关电路、复位电路、第一电容及电荷泄放电路；其中：所述电荷泄放电路，耦接于所述第一电容及所述电源电压输出端之间，适于至少两个第二开关控制信号的控制下，将所述第一电容溢出的电荷泄放至所述电源电压输出端；所述至少两个第二开关控制信号具有不同的控制电压。应用上述方案，可以提高CMOS图像传感器的性能。

Description

图像传感器像素结构

技术领域

本发明涉及半导体制造领域，尤其涉及一种图像传感器像素结构。

背景技术

图像传感器是一种将光信号转化为电信号的半导体器件。

图像传感器分为互补金属氧化物(Complementary Metal Oxide Semiconductor，CMOS)图像传感器和电荷耦合器件(Charge Coupled Device，CCD)图像传感器。其中CMOS图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，随着图像传感技术的发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前，CMOS图像传感器已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。

然而，现有CMOS图像传感器的性能仍有待提高。

发明内容

本发明解决的技术问题是：如何提高CMOS图像传感器的性能。

为解决上述技术问题，本发明实施例提供一种图像传感器的像素结构，包括：光电转换电路、传输电路、开关电路、复位电路、第一电容及电荷泄放电路；其中：

所述光电转换电路，适于将光信号转换为曝光信号；

所述传输电路，与所述光电转换电路耦接，适于将所述曝光信号传输至浮动扩散节点；

所述开关电路，第一端与所述浮动扩散节点耦接，第二端与所述第一电容耦接，适于控制所述浮动扩散节点与所述第一电容之间连接的通断；所述第一电容的另一端接地；

所述复位电路，第一端与电源电压输出端耦接，第二端与所述浮动扩散节点耦接，适于对所述浮动扩散节点、所述第一电容及所述光电转换电路进行复位；

所述电荷泄放电路，耦接于所述第一电容及所述电源电压输出端之间，适于至少两个第二开关控制信号的控制下，将所述第一电容溢出的电荷泄放至所述电源电压输出端；所述至少两个第二开关控制信号具有不同的控制电压。

可选地，所述开关电路包括：

第一晶体管；

所述第一晶体管的栅极适于接入第一开关控制信号，所述第一晶体管的第一端与所述浮动扩散节点连接，所述第一晶体管的第二端与所述第一电容连接。

可选地，所述开关电路包括：

第二晶体管；

所述第二晶体管的栅极适于接入第一开关控制信号，所述第二晶体管的第一端与所述浮动扩散节点连接，所述第二晶体管的第二端与所述复位电路连接。

可选地，所述电荷泄放电路，包括：

第三晶体管；

所述第三晶体管的栅极适于接入所述第二开关控制信号，所述第三晶体管的第一端与所述第一电容连接，所述第三晶体管的第二端与所述电源电压输出端连接。

可选地，所述第三晶体管为PMOS管或NMOS管。

可选地，所述电荷泄放电路，适于在所述第一电容的电压下降至相应控制电压的对应的沟道电势时，在具有所述相应控制电压的控制信号的控制下，将所述第一电容溢出的电荷泄放至所述电源电压输出端。

可选地，所述第二开关控制信号的控制电压，小于高电平电压，且大于所述第三晶体管的阈值电压。

可选地，所述第二开关控制信号的数量为三个。

可选地，所述传输电路包括：第四晶体管，所述第四晶体管的源极与所述光电转换电路连接，漏极与所述浮动扩散节点连接，栅极适于接入传输控制信号。

可选地，所述复位电路，包括：第五晶体管，所述第五晶体管的源极与所述浮动扩散节点耦接，漏极与所述与电源电压输出端连接，栅极适于接入复位控制信号。

可选地，所述像素结构还包括：

源跟随电路，与所述浮动扩散节点耦接，适于对所述浮动扩散节点的电压进行跟随；

行选择电路，耦接于所述源跟随电路及位线之间，适于在行选择信号的控制下，将所述像素结构所在行的信号输出至所述位线上。

可选地，所述第一电容为横向溢出集成电容。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

采用上述方案，由于电荷泄放电路，可以在多个具有不同控制电压的第二开关控制信号的控制下，将第一电容溢出的电荷泄放至电源电压输出端，由此可以使得在曝光阶段，像素结构的响应随着光强的增加而变缓，而不再呈线性增加，因此，所述像素结构在曝光阶段可以探测到的最大光强增加。而像素结构在曝光阶段探测到的最大光强越大，图像传感器的动态范围也就越大，性能也就越好。

附图说明

图1是一种现有像素结构的电路图；

图2是图1中像素结构的工作时序示意图；

图3是一种电荷从光电二极管溢出的示意图；

图4是本发明实施例中一种像素结构的电路图；

图5是本发明实施例中另一种像素结构的电路图；

图6是图4中像素结构的工作时序示意图；

图7是两种像素结构的像素响应随光强变化的对比曲线示意图。

具体实施方式

动态范围是图像传感器一项很重要的指标参数。动态范围表示图像传感器在同一幅图像中同时能探测到的最大光强和最小光强的范围，一般用dB来表示。具体公式如下：

其中，P_max表示可探测的最大光强，P_max表示可探测的最小光强。一般图像传感器的动态范围在60-70dB之间，人眼的动态范围在100-120dB之间。高动态范围图像传感器对于兼顾暗处细节和亮出细节非常重要。

图像传感器的满阱容量是指：像素结构所能收集并容纳的最大的电子的数量。大的满阱容量可以有效提高图像传感器的动态范围。对于一般线性响应图像传感器来讲，可探测的最大饱和光强对应满阱容量，最小饱和光强对应图像噪声电子数，所以动态范围也可用满阱容量/底噪噪声电子数来表示。

图1为现有的一种CMOS图像传感器的像素结构10。参照图1，所述像素结构可以包括：光电二极管11，传输晶体管12，开关晶体管13，复位晶体管14，电容C1，源跟随晶体管15及行选择晶体管16。

其中，所述传输晶体管12，栅极施加传输控制信号TX，源极与光电二极管11的阴极连接，漏极连接至浮动扩散节点FD。所述开关晶体管13的栅极施加开关控制信号SS1，所述开关晶体管13的漏极与复位晶体管14的源极连接，所述开关晶体管13的源极连接至浮动扩散节点FD。所述复位晶体管14的栅极施加复位控制信号RST，漏极与电源电压VDD连接。所述电容C1的一端与复位晶体管14的源极连接，另一端接地。所述源跟随晶体管15的栅极连接至浮动扩散节点FD并施加跟随控制信号SF，所述源跟随晶体管15的漏极与电源电压VDD连接，所述源跟随晶体管15的源极与行选择晶体管16的漏极连接。行选择晶体管16的栅极施加行选择信号SEL，源极连接至位线BITLINE。

图2为图1示出的像素结构10的工作时序示意图。结合图1及图2，所述像素结构10的工作过程如下：

t1时刻，复位控制信号RST为高电平，传输控制信号TX为高电平，开启复位晶体管14和传输晶体管12，此时，光电二极管11处于复位状态。

接着，将传输控制信号TX及复位控制信号RST切换为低电平，像素结构10开始曝光。在曝光期间，开关晶体管13处于导通状态。当光强相对较弱时，因吸收光信号而产生的电荷仅存储于光电二极管11中。当光强相对较强时，如图3所示，由于传输晶体管12管下面浮动扩散节点FD的电子电势低于光电二极管11周围的电势，因此，当因吸收光信号而产生的电荷在光电二极管11中存满后，会溢出至浮动扩散节点FD和电容C1中。

在曝光结束之后，将行选择信号SEL置为高电平，行选择晶体管16开启。随后，开关晶体管13关断，并在t2时刻采样高增益帧的复位电平。

接着，开启光电二极管11及传输晶体管12，完成电荷信号从光电二极管11到浮动扩散节点FD的转移。在t3时刻采样信号电荷，并与t2时刻采样的复位电平做差，完成相关双采样和高增益帧的量化。

之后，开关晶体管13管切换成高电平，传输控制信号TX变为高电平脉冲，再次开启传输晶体管12，使得残留在光电二极管11的电荷彻底转移到电容C1上。

在t4时刻采样低增益帧的信号电平后，复位控制信号RST变为高电平，复位晶体管14开启。在t5时刻，采样低增益帧的复位电平，与信号电平做差，完成低增益帧的量化。最后，可以用数字算法将高增益帧和低增益帧融合成一帧。

上述像素结构10的满阱容量明显增加。具体地，若电容C1的电容值，为浮动扩散节点FD寄生电容的电容值的32倍，则可使得图像传感器的动态范围增加30dB左右，图像传感器的总动态范围可达100dB左右。

然而，上述像素结构10仍不能满足某些需要更高动态范围的应用，比如全天候监控和车载等。

针对上述问题，本发明实施例提供了一种图像传感器的像素结构，所述像素结构中设置有电荷泄放电路，所述电荷泄放电路可以在至少两个控制信号的控制下，对第一电容溢出的电荷进行多次泄放，由此可以增加像素结构在曝光阶段探测到的最大光强，进而提高图像传感器的动态范围，改善图像传感器的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

参照图4及图5，本发明实施例提供了一种图像传感器像素结构40，所述像素结构40可以包括：光电转换电路41、传输电路42、开关电路43、复位电路44、第一电容C2及电荷泄放电路45。其中：

所述光电转换电路41，适于将光信号转换为曝光信号；

所述传输电路42，与所述光电转换电路41耦接，适于将所述曝光信号传输至浮动扩散节点FD；

所述开关电路43，第一端与所述浮动扩散节点FD耦接，第二端与所述第一电容C2耦接，适于控制所述浮动扩散节点FD与所述第一电容C2之间连接的通断；所述第一电容C2的另一端接地；

所述复位电路44，第一端与电源电压输出端VDD耦接，第二端与所述浮动扩散节点FD耦接，适于对所述浮动扩散节点FD、所述第一电容C2及所述光电转换电路41进行复位；

所述电荷泄放电路45，耦接于所述第一电容C2及所述电源电压输出端VDD之间，适于至少两个第二开关控制信号的控制下，将所述第一电容C2溢出的电荷泄放至所述电源电压输出端VDD；所述至少两个第二开关控制信号具有不同的控制电压。

由于电荷泄放电路45耦接于所述第一电容C2及所述电源电压输出端VDD之间，故在第一电容C2存储的电荷溢出时，通过所述电荷泄放电路45，可以将所述第一电容C2溢出的电荷，多次泄放至电源电压输出端VDD，由此使得整个像素结构可探测到最大光强增加，从而提高图像传感器的动态范围，改善图像传感器的性能。

需要说明的是，在本发明以下的实施例中，所谓耦接可以包括直接连接，也可以包括间接连接，只要具备耦接关系的二者之间存在相关性即可。所谓连接，指的是直接连接，即具备连接双方之间不存在其它器件。

在具体实施中，所述开关电路43可以存在多种电路结构，具体不作限制，只有能够控制所述浮动扩散节点FD与所述第一电容C2之间连接的通断即可。比如，所述开关电路43可以为单一晶体管组成的电路，也可以为多个晶体管组成的电路，还可以为其它可作为开关的器件组成的电路。

在本发明的一实施例中，参照图4，所述开关电路43可以包括：第一晶体管N1。

在具体实施中，所述第一晶体管N1的栅极适于接入第一开关控制信号SS1，所述第一晶体管N1的第一端与所述浮动扩散节点FD连接，所述第一晶体管N1的第二端与所述第一电容C2连接。所述第一晶体管N1可以为PMOS管，也可以为NMOS晶体管。第一晶体管N1的第一端，即所述第一晶体管N1的漏极，第一晶体管N1的第二端，即所述第一晶体管N1的源极。

本发明的实施例中，如图4所示，所述第一晶体管N1为NMOS管。

在本发明的另一实施例中，参照图5，所述开关电路43包括：第二晶体管N2。

在具体实施中，第二晶体管N2的栅极适于接入第一开关控制信号SS1，所述第二晶体管N2的第一端与所述浮动扩散节点FD连接，所述第二晶体管N2的第二端与所述复位电路44连接。所述第二晶体管N2的第一端，为所述第二晶体管N2的漏极，所述第二晶体管N2的第二端，为所述第二晶体管N2的源极。第二晶体管N2可以为PMOS管，也可以为NMOS晶体管。

本发明的实施例中，如图5所示，所述第二晶体管N2为NMOS管。

在具体实施中，所述电荷泄放电路45也可以存在多种电路结构，只要能够将第一电容C2溢出的电荷泄放至所述电源电压输出端VDD即可。

在本发明的一实施例中，参照图4及图5，所述电荷泄放电路45可以包括：第三晶体管N3。所述第三晶体管N3可以为PMOS管，也可以为NMOS晶体管。

在具体实施中，所述第三晶体管N3的栅极适于接入第二开关控制信号SS2，所述第三晶体管N3的第一端与所述第一电容C2连接，所述第三晶体管N3的第二端与所述电源电压输出端VDD连接。所述第三晶体管N3的第一端，为所述第三晶体管N3的源极。所述第三晶体管N3的第二端，为所述第三晶体管N3的漏极。

本发明的实施例中，如图4及图5所示，所述第三晶体管N3为NMOS管。

在曝光阶段，所述第三晶体管N3可以在多个第二开关控制信号的控制下，多次将第一电容C2泄放至所述电源电压输出端VDD。其中，所述多个第二开关控制信号具有不同的控制电压。所述第二开关控制信号的数量，与将第一电容C2泄放至电源电压输出端VDD的次数相同。比如，当所述第二开关控制信号的数量为N个时，将第一电容C2泄放至电源电压输出端VDD的次数相应为N次。

具体地，所述电荷泄放电路45，可以在所述第一电容C2的电压下降至相应控制电压的对应的沟道电势时，在具有所述相应控制电压的第二开关控制信号的控制下，将所述第一电容C2溢出的电荷泄放至所述电源电压输出端。也就是说，所述至少两个第二开关控制信号的控制电压，随着第一电容C2的电压下降，是依次减小的。

比如，所述第二开关控制信号的数量为两个，相应的控制电压分别为V1及V2，且V1＞V2，则第一电容C2的电压先下降至控制电压V1对应的沟道电势时，由控制电压V1对应的沟道电势对第一电容C2溢出的电荷进行泄放。待第一电容C2的电压进一步下降至控制电压V2对应的沟道电势时，由控制电压V2对应的沟道电势对第一电容C2溢出的电荷进行泄放。

在具体实施中，为了使得第三晶体管N3在曝光阶段始终导通且能够对第一电容C2溢出的电荷进行泄放，各所述第二开关控制信号的控制电压，可以小于高电平电压，且大于所述第三晶体管N3的阈值电压。

在具体实施中，所述第二开关控制信号的数量不作限制，基于曝光阶段所需的时长合理设置即可。

在本发明的一实施例中，为了降低控制复杂度并尽可能地增大图像传感器的动态范围，所述第二开关控制信号的数量为三个。

在本发明的一实施例中，所述传输电路42可以包括：第四晶体管N4，所述第四晶体管N4的源极与所述光电转换电路41连接，漏极与所述浮动扩散节点FD连接，栅极适于接入传输控制信号TX。

在本发明的一实施例中，所述复位电路44可以包括：第五晶体管N5，所述第五晶体管N5的源极与所述浮动扩散节点FD耦接，漏极与电源电压输出端VDD连接，栅极适于接入复位控制信号RST。

具体地，如图4所示，当所述开关电路43包括第一晶体管N1时，所述第五晶体管N5的源极与所述浮动扩散节点FD连接，漏极电源电压输出端VDD连接。

如图5所示，当所述开关电路43包括第二晶体管N2时，所述第五晶体管N5的源极与所述第二晶体管N2的漏极连接，漏极电源电压输出端VDD连接。

在具体实施中，所述光电转换电路41，可以采用多种器件实现。在本发明的一实施例中，所述光电转换电路41可以由光电二极管实现，所述光电二极管的阴极与传输电路42连接，阳极接地。所述光电二极管可以吸收光信号并转换为电信号，同时产生电荷。

在本发明的一实施例中，为了增大像素结构40的满阱容量，所述第一电容C1可以为横向溢出集成电容(Lateral Overflow Integration Capacitor，LOFIC)。采用LOFIC的像素结构40，其动态范围可以达到100dB左右。

在本发明的一实施例中，所述像素结构40，除包括光电转换电路41、传输电路42、开关电路43、复位电路44、第一电容C2及电荷泄放电路45外，还可以包括：源跟随电路46及行选择电路47。其中：

所述源跟随电路46，与所述浮动扩散节点FD耦接，适于对所述浮动扩散节点FD的电压进行跟随。所述行选择电路47，耦接于所述源跟随电路46及位线BITLINE之间，适于在行选择信号SEL的控制下，将所述像素结构40所在行的信号输出至所述位线BITLINE上。

在具体实施中，源跟随电路46可以包括第六晶体管N6，所述行选择电路47可以包括第七晶体管N7。第六晶体管N6的栅极与浮动扩散节点FD连接，源极与第七晶体管N7连接，漏极与电源电压输出端VDD连接。第七晶体管N7的栅极适于接入行选择信号SEL，源极与位线BITLINE连接。

在具体实施中，为了简化工艺，所述像素结构40中各晶体管可以均为NMOS管，也可以均为PMOS管。

图6为图4中示出的像素结构40的工作时序示意图。所述像素结构40在同一曝光过程中，获取关于同一目标场景的rowa帧、rowb帧两帧图像，并进行图像融合，得到一帧图像。下面结合图4及图6，对所述像素结构40的工作说明如下：

m1时刻，复位控制信号RST为高电平，传输控制信号TX为高电平，第二开关控制信号SS2由低电平变为高电平，开启第五晶体管N5、第四晶体管N4及第三晶体管N3，这时光电转换电路41中的光电二极管处于复位状态。

接着，传输控制信号TX、及复位控制信号RST由高电平变低电平，第二开关控制信号SS2由高电平变低电平，像素结构40曝光开始。

在曝光过程中，第一晶体管N1处于导通状态。当光强相对较弱时，光信号产生的电荷存储于光电二极管中。当光强相对较强时，光信号产生的电荷在光电二极管中存满后，会溢出到浮动扩散节点FD和第一电容C1中(类似图3的情况)。

在本发明的实施例中，像素曝光期间，第三晶体管N3处于多电平状态。以所述第二开关控制信号SS2数量为3个为例，如图6所示，第二开关控制信号SS2在t1、t2、t3内的电平分别为V1、V2、V3(V1>V2>V3)。对于光强更强的像素结构40，在t1时间段，如果第一电容C2电压下降到至V1对应的沟道电势时，第三晶体管N3管处于弱开启状态，多余的电荷通过第三晶体管N3溢出到电源电压输出端VDD上。在t2时间段及t3时间段内，类似地，如果第一电容C2电压下降到V2或V3对应的沟道电势，则多余的电荷从第三晶体管N3溢出到电源电压输出端VDD。依此类推，电源电压输出端VDD在曝光期间还可以实现更多电平的信号控制。

在曝光结束之后，行选择信号SEL置为高电平，第七晶体管开启，随后第一晶体管N1关断，后端读出电路采样rowa帧复位信号的电平SHR_rowa。

随后，开启光电二极管及第四晶体管N4，电荷从光电二极管转移到浮动扩散节点FD上。第四晶体管N4脉冲结束后采样rowa帧曝光信号的电平SHS_rowa，并与rowa帧的复位电平做差，完成相关双采样和rowa帧的量化。

将第一晶体管N1切换成高电平，再次开启第四晶体管N4，使得残留在光电二极管的电荷转移到第一电容C2上，后端读出电路采样rowb帧曝光信号的电平SHS_rowb。

将复位控制信号RST变为高电平，第五晶体管N5开启，后端读出电路采样rowb帧的复位信号的复位电平SHR_rowb，与曝光信号的电平SHS_rowb做差完成rowb帧的量化。

最后，用数字算法将rowa帧、rowb帧融合成高动态范围图像。

图7为采用像素结构10及像素结构40，所分别得到的像素响应随光强的变化示意图。如图7所示，曲线71为像素结构10的像素响应随光强的变化曲线，曲线72为像素结构40的像素响应随光强的变化曲线。

由图7可以看出，像素结构10的像素响应，随光强变化始终呈线性增长。像素结构40的像素响应，在光强达到F1后，随光强变化增长较为缓慢，不再呈线性增长。因此，采用本发明实施例中的像素结构40，可以探测到的最大光强更大，结合公式(1)可知，本发明实施例中像素结构40构成的图像传感器，动态范围也就更大，性能也就更好。

由上述内容可知，本发明实施例中的像素结构40，通过电荷泄放电路将第一电容溢出的电荷进行多次泄放，由此可以使得像素结构40可以探测到的最大光强增加，从而可以有效提高图像传感器的动态范围，改善图像传感器的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种图像传感器像素结构，其特征在于，包括：光电转换电路、传输电路、开关电路、复位电路、第一电容及电荷泄放电路；其中：

所述光电转换电路，适于将光信号转换为曝光信号；

所述传输电路，与所述光电转换电路耦接，适于将所述曝光信号传输至浮动扩散节点；

所述开关电路，第一端与所述浮动扩散节点耦接，第二端与所述第一电容耦接，适于控制所述浮动扩散节点与所述第一电容之间连接的通断；所述第一电容的另一端接地；

所述复位电路，第一端与电源电压输出端耦接，第二端与所述浮动扩散节点耦接，适于对所述浮动扩散节点、所述第一电容及所述光电转换电路进行复位；

所述电荷泄放电路，耦接于所述第一电容及所述电源电压输出端之间，适于至少两个第二开关控制信号的控制下，将所述第一电容溢出的电荷泄放至所述电源电压输出端；所述至少两个第二开关控制信号具有不同的控制电压。

2.如权利要求1所述的图像传感器像素结构，其特征在于，所述开关电路包括：

第一晶体管；

所述第一晶体管的栅极适于接入第一开关控制信号，所述第一晶体管的第一端与所述浮动扩散节点连接，所述第一晶体管的第二端与所述第一电容连接。

3.如权利要求1所述的图像传感器像素结构，其特征在于，所述开关电路包括：

第二晶体管；

所述第二晶体管的栅极适于接入第一开关控制信号，所述第二晶体管的第一端与所述浮动扩散节点连接，所述第二晶体管的第二端与所述复位电路连接。

4.如权利要求2或3所述的图像传感器像素结构，其特征在于，所述电荷泄放电路，包括：

第三晶体管；

所述第三晶体管的栅极适于接入所述第二开关控制信号，所述第三晶体管的第一端与所述第一电容连接，所述第三晶体管的第二端与所述电源电压输出端连接。

5.如权利要求4所述的图像传感器像素结构，其特征在于，所述第三晶体管为PMOS管或NMOS管。

6.如权利要求4所述的图像传感器像素结构，其特征在于，所述电荷泄放电路，适于在所述第一电容的电压下降至相应控制电压的对应的沟道电势时，在具有所述相应控制电压的控制信号的控制下，将所述第一电容溢出的电荷泄放至所述电源电压输出端。

7.如权利要求6所述的图像传感器像素结构，其特征在于，所述第二开关控制信号的控制电压，小于高电平电压，且大于所述第三晶体管的阈值电压。

8.如权利要求6所述的图像传感器像素结构，其特征在于，所述第二开关控制信号的数量为三个。

9.如权利要求1所述的图像传感器像素结构，其特征在于，所述传输电路包括：第四晶体管，所述第四晶体管的源极与所述光电转换电路连接，漏极与所述浮动扩散节点连接，栅极适于接入传输控制信号。

10.如权利要求1所述的图像传感器像素结构，其特征在于，所述复位电路，包括：第五晶体管，所述第五晶体管的源极与所述浮动扩散节点耦接，漏极与所述与电源电压输出端连接，栅极适于接入复位控制信号。

11.如权利要求1所述的图像传感器像素结构，其特征在于，还包括：

源跟随电路，与所述浮动扩散节点耦接，适于对所述浮动扩散节点的电压进行跟随；

行选择电路，耦接于所述源跟随电路及位线之间，适于在行选择信号的控制下，将所述像素结构所在行的信号输出至所述位线上。

12.如权利要求1所述的图像传感器像素结构，其特征在于，所述第一电容为横向溢出集成电容。

Images