JP2011055196A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011055196A5 JP2011055196A5 JP2009201522A JP2009201522A JP2011055196A5 JP 2011055196 A5 JP2011055196 A5 JP 2011055196A5 JP 2009201522 A JP2009201522 A JP 2009201522A JP 2009201522 A JP2009201522 A JP 2009201522A JP 2011055196 A5 JP2011055196 A5 JP 2011055196A5
- Authority
- JP
- Japan
- Prior art keywords
- unit
- latch unit
- delay
- comparison process
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明は、上記の課題を解決するためになされたもので、時間の経過とともに増加また減少する参照信号を生成する参照信号生成部と、AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、前記比較処理の終了に係る第1のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、前記円環遅延回路からのクロックをカウントし、前記比較処理の終了に係る前記第1のタイミングでカウント値を上位論理状態として保持するカウント部と、前記下位ラッチ部および前記カウント部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部とを有するAD変換器である。
また、本発明のAD変換器において、前記円環遅延回路は、奇数個の遅延ユニットを有し、その出力は等価的に偶数となる非対称発振回路である。
また、本発明のAD変換器において、前記偶数は、2のべき乗である。
また、本発明のAD変換器において、前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される。
また、本発明のAD変換器において、前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される。
また、本発明のAD変換器において、前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、前記演算部は、前記比較処理の終了に係る前記第1のタイミングでの前記信号群における状態の遷移位置を検出する。
また、本発明のAD変換器において、前記参照信号生成部は、積分回路を用いて構成される。
また、本発明のAD変換器において、前記参照信号生成部は、DAC回路を用いて構成される。
また、本発明のAD変換器において、前記参照信号生成部は、前記DAC回路の後段に更にLPF回路を有する。
また、本発明のAD変換器において、前記LPF回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される。
また、本発明は、入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする請求項1から請求項10に係るAD変換器と、前記撮像部および前記AD変換器を制御する制御部とを有する固体撮像装置である。
また、本発明の固体撮像装置において、前記撮像部の1列毎に前記カウント部を設けてカラムカウント部とし、前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる。
また、本発明の固体撮像装置において、前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、前記第1の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、前記第2の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う。
また、本発明は、時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、複数の同一構成の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、前記円環遅延回路からのクロックをカウントするカウント部と、前記比較処理の終了に係る第1のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、前記比較処理の終了に係る前記第1のタイミングで、前記カウント部の論理状態である上位論理状態をラッチする上位ラッチ部と、前記下位ラッチ部および前記上位ラッチ部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、を有するAD変換器である。
また、本発明のAD変換器において、前記円環遅延回路は、奇数個の遅延ユニットを有し、その出力は等価的に偶数となる非対称発振回路である。
また、本発明のAD変換器において、前記偶数は、2のべき乗である。
また、本発明のAD変換器において、前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される。
また、本発明のAD変換器において、前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される。
また、本発明のAD変換器において、前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、前記演算部は、前記比較処理の終了に係る前記第1のタイミングでの前記信号群における状態の遷移位置を検出する。
また、本発明のAD変換器において、前記参照信号生成部は、積分回路を用いて構成される。
また、本発明のAD変換器において、前記参照信号生成部は、DAC回路を用いて構成される。
また、本発明のAD変換器において、前記参照信号生成部は、前記DAC回路の後段に更にLPF回路を有する。
また、本発明のAD変換器において、前記LPF回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される。
また、本発明は、入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする請求項1から請求項10に係るAD変換器と、前記撮像部および前記AD変換器を制御する制御部とを有する固体撮像装置である。
また、本発明の固体撮像装置において、前記撮像部の1列毎に前記カウント部を設けてカラムカウント部とし、前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる。
また、本発明の固体撮像装置において、前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、前記第1の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、前記第2の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う。
また、本発明は、時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、複数の同一構成の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、前記円環遅延回路からのクロックをカウントするカウント部と、前記比較処理の終了に係る第1のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、前記比較処理の終了に係る前記第1のタイミングで、前記カウント部の論理状態である上位論理状態をラッチする上位ラッチ部と、前記下位ラッチ部および前記上位ラッチ部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、を有するAD変換器である。
また、本発明のAD変換器において、前記複数の遅延ユニットの個数は、奇数個であり、前記複数の遅延ユニットの各々は、更に奇数個の反転素子を有する、ことを特徴とする。
また、本発明のAD変換器において、前記奇数個の遅延ユニットで構成された前記円環遅延回路の出力は等価的に偶数となる非対称発振回路である。
また、本発明のAD変換器において、前記偶数は、2のべき乗である。
また、本発明のAD変換器において、前記奇数個の遅延ユニットで構成された前記円環遅延回路の出力は等価的に偶数となる非対称発振回路である。
また、本発明のAD変換器において、前記偶数は、2のべき乗である。
Claims (36)
- 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、
複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、
前記比較処理の終了に係る第1のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、
前記円環遅延回路からのクロックをカウントし、前記比較処理の終了に係る前記第1のタイミングでカウント値を上位論理状態として保持するカウント部と、
前記下位ラッチ部および前記カウント部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、
を有するAD変換器。 - 前記円環遅延回路は、奇数個の遅延ユニットを有し、その出力は等価的に偶数となる非対称発振回路である、
請求項1に係るAD変換器。 - 前記偶数は、2のべき乗である、
請求項2に係るAD変換器。 - 前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される、
請求項1から請求項3の何れか1つに係るAD変換器。 - 前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される、
請求項4に係るAD変換器。 - 前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、
前記演算部は、前記比較処理の終了に係る前記第1のタイミングでの前記信号群における状態の遷移位置を検出する、
請求項1から請求項5の何れか1つに係るAD変換器。 - 前記参照信号生成部は、積分回路を用いて構成される、
請求項1から請求項6の何れか1つに係るAD変換器。 - 前記参照信号生成部は、DAC回路を用いて構成される、
請求項1から請求項6の何れか1つに係るAD変換器。 - 前記参照信号生成部は、前記DAC回路の後段に更にLPF回路を有する、
請求項8に係るAD変換器。 - 前記LPF回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される、
請求項9に係るAD変換器。 - 入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、
前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする請求項1から請求項10に係るAD変換器と、
前記撮像部および前記AD変換器を制御する制御部と、
を有する固体撮像装置。 - 前記撮像部の1列毎に前記カウント部を設けてカラムカウント部とし、
前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる、
請求項11に係る固体撮像装置。 - 前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、前記第1の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、前記第2の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う、
請求項12に係る固体撮像装置。 - 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、
複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、
前記円環遅延回路からのクロックをカウントするカウント部と、
前記比較処理の終了に係る第1のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、
前記比較処理の終了に係る前記第1のタイミングで、前記カウント部の論理状態である上位論理状態をラッチする上位ラッチ部と、
前記下位ラッチ部および前記上位ラッチ部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、
を有するAD変換器。 - 前記複数の遅延ユニットの個数は、奇数個である、
請求項14に係るAD変換器。 - 前記複数の遅延ユニットの個数は、奇数個であり、前記複数の遅延ユニットの各々は、更に奇数個の反転素子を有する、
請求項14に係るAD変換器。 - 前記奇数個の遅延ユニットで構成された前記円環遅延回路の出力は等価的に偶数となる非対称発振回路である、
請求項15または請求項16の何れか1つに係るAD変換器。 - 前記偶数は、2のべき乗である、
請求項17に係るAD変換器。 - 前記遅延ユニットを構成する前記奇数個の前記反転素子は全差動型反転回路で構成される、
請求項16に係るAD変換器。 - 前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される、
請求項14から請求項19の何れか1つに係るAD変換器。 - 前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される、
請求項20に係るAD変換器。 - 前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、
前記演算部は、前記比較処理の終了に係る前記第1のタイミングでの前記信号群における状態の遷移位置を検出する、
請求項14から請求項21の何れか1つに係るAD変換器。 - 前記カウント部は、前記上位論理状態以外に冗長上位論理状態を出力し、
ラッチ部として前記下位ラッチ部および前記上位ラッチ部以外に、前記冗長上位論理状態をラッチする冗長上位ラッチ部を有し、
前記冗長上位論理状態は前記上位論理状態の少なくとも一部をある時間だけ遅延させたものである、または前記上位論理状態は前記冗長上位論理状態の少なくとも一部をある時間だけ遅延させたものである、
請求項14から請求項21の何れか1つに係るAD変換器。 - 前記比較部は、前記比較処理の終了に係る前記第1のタイミングを示す信号と、前記第1のタイミングをある遅延時間だけ遅延させた第2のタイミングを示す信号とを出力する、
請求項14から請求項21の何れか1つに係るAD変換器。 - 前記参照信号生成部は、積分回路を用いて構成される、
請求項14から請求項24の何れか1つに係るAD変換器。 - 前記参照信号生成部は、DAC回路を用いて構成される、
請求項14から請求項24の何れか1つに係るAD変換器。 - 前記参照信号生成部は、前記DAC回路の後段に更にLPF回路を有する、
請求項26に係るAD変換器。 - 前記LPF回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される、
請求項27に係るAD変換器。 - 入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、
前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする請求項14から請求項28のいずれか1つに係るAD変換器と、
前記撮像部および前記AD変換器を制御する制御部と、
を有する固体撮像装置。 - 前記画素信号は、基準レベルと信号レベルとを含んでおり、
前記比較部は、前記基準レベルと前記参照信号とを比較する第1の比較処理と、前記信号レベルと前記参照信号とを比較する第2の比較処理とを実行し、
前記上位ラッチ部は、第1の上位ラッチ部および第2の上位ラッチ部を有し、
前記下位ラッチ部は、第1の下位ラッチ部および第2の下位ラッチ部を有し、
前記第1の比較処理に係る第1のデータと、前記第2の比較処理に係る第2のデータと、を保持する、
請求項29に係る固体撮像装置。 - 前記第1のデータを前記第1の上位ラッチ部および前記第1の下位ラッチ部に保持し、保持された第1のデータを前記第2の上位ラッチ部および前記第2の下位ラッチ部に転送した後、前記第2のデータを前記第1の上位ラッチ部および前記第1の下位ラッチ部に保持する、
請求項30に係る固体撮像装置。 - 前記カウント部は、前記上位論理状態以外に、更に前記冗長上位論理状態を出力し、
前記上位ラッチ部は、前記第1の上位ラッチ部および前記第2の上位ラッチ部以外に、更に第1の前記冗長上位ラッチ部および第2の前記冗長上位ラッチ部を有し、
前記下位ラッチ部は、第1の下位ラッチ部および第2の下位ラッチ部を有する、
請求項30に係る固体撮像装置。 - 前記第1のデータを前記第1の上位ラッチ部、前記第1の冗長上位ラッチ部、および前記第1の下位ラッチ部に保持し、保持されたデータを前記第2の上位ラッチ部、前記第2の冗長上位ラッチ部、および前記第2の下位ラッチ部に転送した後、前記第2のデータを前記第1の上位ラッチ部、前記第1の冗長上位ラッチ部、および前記第1の下位ラッチ部に保持する、
請求項32に係る固体撮像装置。 - 前記第1あるいは前記第2の上位ラッチ部でのデータの保持は、前記比較処理の終了に係る前記第1のタイミングまたは前記比較処理の終了に係る前記第1のタイミングをある遅延時間だけ遅延させた前記第2のタイミングの一方で行い、前記第1あるいは前記第2の冗長上位ラッチ部のデータ保持は、前記比較処理の終了に係る前記第1のタイミングまたは前記比較処理の終了に係る前記第1のタイミングをある遅延時間だけ遅延させた前記第2のタイミングの他方で行う、
請求項32に係る固体撮像装置。 - 前記撮像部の1列、または複数列毎に前記カウント部を設けてカラムカウント部とし、
前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる、
請求項29〜請求項34のいずれか1つに係る固体撮像装置。 - 前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、前記第1の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、前記第2の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う、
請求項35に係る固体撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201522A JP5372667B2 (ja) | 2009-09-01 | 2009-09-01 | Ad変換器および固体撮像装置 |
PCT/JP2010/064891 WO2011027768A1 (ja) | 2009-09-01 | 2010-09-01 | Ad変換器および固体撮像装置 |
US13/408,508 US8885081B2 (en) | 2009-09-01 | 2012-02-29 | A/D converter and solid-state imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201522A JP5372667B2 (ja) | 2009-09-01 | 2009-09-01 | Ad変換器および固体撮像装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011055196A JP2011055196A (ja) | 2011-03-17 |
JP2011055196A5 true JP2011055196A5 (ja) | 2012-10-11 |
JP5372667B2 JP5372667B2 (ja) | 2013-12-18 |
Family
ID=43649303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201522A Expired - Fee Related JP5372667B2 (ja) | 2009-09-01 | 2009-09-01 | Ad変換器および固体撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8885081B2 (ja) |
JP (1) | JP5372667B2 (ja) |
WO (1) | WO2011027768A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5728826B2 (ja) | 2010-04-30 | 2015-06-03 | ソニー株式会社 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
JP5540901B2 (ja) * | 2010-06-01 | 2014-07-02 | ソニー株式会社 | 積分型a/d変換器、積分型a/d変換方法、固体撮像素子、およびカメラシステム |
JP2012204842A (ja) * | 2011-03-23 | 2012-10-22 | Olympus Corp | 固体撮像装置 |
JP5784377B2 (ja) * | 2011-06-14 | 2015-09-24 | オリンパス株式会社 | Ad変換回路および撮像装置 |
JP5749579B2 (ja) * | 2011-06-14 | 2015-07-15 | オリンパス株式会社 | Ad変換回路および固体撮像装置 |
JP5659112B2 (ja) * | 2011-09-12 | 2015-01-28 | オリンパス株式会社 | Ad変換回路および撮像装置 |
JP5943576B2 (ja) * | 2011-10-07 | 2016-07-05 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
JP5738739B2 (ja) * | 2011-10-27 | 2015-06-24 | オリンパス株式会社 | 固体撮像装置 |
JP5786669B2 (ja) * | 2011-11-17 | 2015-09-30 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP5769601B2 (ja) * | 2011-11-24 | 2015-08-26 | オリンパス株式会社 | Ad変換回路および撮像装置 |
US9571113B2 (en) | 2012-02-17 | 2017-02-14 | National University Corporation Hokkaido University | Integral A/D converter and CMOS image sensor |
US8963759B2 (en) | 2012-05-03 | 2015-02-24 | Semiconductor Components Industries, Llc | Imaging systems with per-column analog-to-digital converter non-linearity correction capabilities |
JP2013255101A (ja) | 2012-06-07 | 2013-12-19 | Olympus Corp | 撮像装置 |
JP5911408B2 (ja) * | 2012-09-19 | 2016-04-27 | オリンパス株式会社 | Ad変換回路および固体撮像装置 |
JP5753154B2 (ja) * | 2012-12-27 | 2015-07-22 | オリンパス株式会社 | 参照信号生成回路、ad変換回路、および撮像装置 |
JP6184153B2 (ja) * | 2013-04-18 | 2017-08-23 | オリンパス株式会社 | Ad変換回路および撮像装置 |
JP6273126B2 (ja) * | 2013-11-14 | 2018-01-31 | キヤノン株式会社 | Ad変換器、固体撮像素子および撮像システム |
JP6466645B2 (ja) | 2014-03-17 | 2019-02-06 | オリンパス株式会社 | 撮像装置 |
JP6249881B2 (ja) | 2014-05-22 | 2017-12-20 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
WO2016031066A1 (ja) | 2014-08-29 | 2016-03-03 | オリンパス株式会社 | 撮像装置および撮像システム |
WO2016046904A1 (ja) | 2014-09-24 | 2016-03-31 | オリンパス株式会社 | エンコード回路、ad変換回路、撮像装置、および撮像システム |
KR102262941B1 (ko) * | 2014-12-18 | 2021-06-10 | 에스케이하이닉스 주식회사 | 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 |
JPWO2016151837A1 (ja) | 2015-03-26 | 2018-01-18 | オリンパス株式会社 | 固体撮像装置 |
JP2016213549A (ja) * | 2015-04-30 | 2016-12-15 | 国立大学法人北海道大学 | デジタル回路及びA/D(Analog/Digital)変換回路並びにデジタル信号処理方法 |
JP6910255B2 (ja) * | 2017-09-14 | 2021-07-28 | シャープ株式会社 | Ad変換器、および固体撮像素子 |
CN111294531B (zh) * | 2020-03-12 | 2021-11-05 | 西安微电子技术研究所 | 一种高帧频cmos图像传感器及其实现方法 |
CN115379146B (zh) * | 2022-08-25 | 2023-10-27 | 成都微光集电科技有限公司 | 读出电路及读取方法、图像传感器 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2868266B2 (ja) | 1990-01-25 | 1999-03-10 | 株式会社日本自動車部品総合研究所 | 信号位相差検出回路及び信号位相差検出方法 |
JP3424282B2 (ja) * | 1993-01-29 | 2003-07-07 | 株式会社デンソー | パルス位相差符号化回路 |
US20020158127A1 (en) * | 2001-04-30 | 2002-10-31 | Pulnix America, Inc. | Matrix code reader |
JP4140534B2 (ja) | 2004-02-27 | 2008-08-27 | 株式会社デンソー | A/d変換装置 |
JP4289206B2 (ja) * | 2004-04-26 | 2009-07-01 | ソニー株式会社 | カウンタ回路 |
JP4423111B2 (ja) | 2004-06-01 | 2010-03-03 | キヤノン株式会社 | 撮像素子および撮像システム |
JP4349266B2 (ja) * | 2004-11-22 | 2009-10-21 | 株式会社デンソー | A/d変換装置 |
JP3992049B2 (ja) * | 2005-04-21 | 2007-10-17 | 株式会社デンソー | A/d変換回路の試験方法、及びa/d変換回路 |
JP4442508B2 (ja) * | 2005-04-28 | 2010-03-31 | 株式会社デンソー | A/d変換装置 |
JP2007006368A (ja) * | 2005-06-27 | 2007-01-11 | Denso Corp | A/d変換回路 |
JP4654857B2 (ja) * | 2005-09-26 | 2011-03-23 | ソニー株式会社 | Da変換装置、ad変換装置、半導体装置 |
US7728754B2 (en) | 2005-11-11 | 2010-06-01 | Nxp B.V. | Integrating analog to digital converter |
JP4650242B2 (ja) * | 2005-11-30 | 2011-03-16 | 株式会社デンソー | A/d変換回路 |
JP2008092091A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Institute Of Technology | 積分型a/d変換器、a/d変換器を有する撮像装置及び電子機器 |
US7755017B2 (en) * | 2006-10-13 | 2010-07-13 | Sony Corporation | Solid-image-pickup device, image-pickup device, and method of driving solid-image-pickup device |
JP4953970B2 (ja) * | 2007-08-03 | 2012-06-13 | パナソニック株式会社 | 物理量検知装置およびその駆動方法 |
JP4953959B2 (ja) | 2007-07-25 | 2012-06-13 | パナソニック株式会社 | 物理量検知装置およびその駆動方法 |
JP4389981B2 (ja) * | 2007-08-06 | 2009-12-24 | ソニー株式会社 | 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置 |
JP4900200B2 (ja) * | 2007-11-15 | 2012-03-21 | ソニー株式会社 | 固体撮像素子、およびカメラシステム |
JP5089405B2 (ja) * | 2008-01-17 | 2012-12-05 | キヤノン株式会社 | 画像処理装置及び画像処理方法並びに撮像装置 |
JP2009272858A (ja) * | 2008-05-07 | 2009-11-19 | Olympus Corp | A/d変換回路 |
JP2009290748A (ja) * | 2008-05-30 | 2009-12-10 | Olympus Corp | A/d変換装置、およびサーボ制御装置 |
JP2009296500A (ja) * | 2008-06-09 | 2009-12-17 | Olympus Corp | 撮像装置 |
JP5407523B2 (ja) * | 2009-04-24 | 2014-02-05 | ソニー株式会社 | 積分型ad変換装置、固体撮像素子、およびカメラシステム |
JP5536584B2 (ja) * | 2010-08-06 | 2014-07-02 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
-
2009
- 2009-09-01 JP JP2009201522A patent/JP5372667B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-01 WO PCT/JP2010/064891 patent/WO2011027768A1/ja active Application Filing
-
2012
- 2012-02-29 US US13/408,508 patent/US8885081B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011055196A5 (ja) | ||
US8749420B2 (en) | A/D converter, A/D conversion method, and program | |
US8994832B1 (en) | Calibration in multiple slope column parallel analog-to-digital conversion for image sensors | |
JP5040427B2 (ja) | データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器 | |
KR101911374B1 (ko) | 이미지 센서용의 열 병렬 싱글-슬로프 아날로그-디지털 변환기의 디지털 교정을 위한 자동 오프셋 조정 | |
EP1592134B1 (en) | Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus | |
US8816893B1 (en) | Adaptive multiple conversion ramp analog-to-digital converter | |
JP2009159331A (ja) | 固体撮像装置、その駆動方法およびカメラ | |
JP6019793B2 (ja) | カウンタ、カウント方法、ad変換装置、固体撮像素子、および電子装置 | |
US10609317B2 (en) | Time detection circuit, AD conversion circuit, and solid-state imaging device | |
JP2015130611A (ja) | アナログデジタル変換器およびイメージセンサ | |
JP2009527167A5 (ja) | ||
JP2011250395A (ja) | A/d変換器、a/d変換方法、固体撮像素子およびカメラシステム | |
WO2019183912A1 (zh) | 模数转换电路、图像传感器和模数转换方法 | |
US8816888B2 (en) | Ad conversion circuit, semiconductor device, and ad conversion method | |
JP2017079452A (ja) | 固体撮像装置 | |
JP2015095891A5 (ja) | ||
KR102082288B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
JP5507309B2 (ja) | 信号処理方法及び固体撮像装置 | |
KR102332942B1 (ko) | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
JP2015056856A (ja) | 撮像装置 | |
KR101111638B1 (ko) | Cds를 이용한 adc 및 이를 이용한 ad 변환방법 | |
JP6112871B2 (ja) | 撮像素子及び撮像装置 | |
JP2016184893A (ja) | バイナリ値変換回路及びその方法、ad変換器並びに固体撮像装置 | |
US9912896B2 (en) | Latch based parallel-to-serial readout circuitry and image sensor utilizing the circuitry |